DE1564139A1 - Isolierter Feldeffekttransistor - Google Patents

Isolierter Feldeffekttransistor

Info

Publication number
DE1564139A1
DE1564139A1 DE19661564139 DE1564139A DE1564139A1 DE 1564139 A1 DE1564139 A1 DE 1564139A1 DE 19661564139 DE19661564139 DE 19661564139 DE 1564139 A DE1564139 A DE 1564139A DE 1564139 A1 DE1564139 A1 DE 1564139A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
substrate
field effect
effect transistor
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564139
Other languages
English (en)
Other versions
DE1564139C (de
DE1564139B2 (de
Inventor
King Geoffrey Arthur Leonard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1564139A1 publication Critical patent/DE1564139A1/de
Publication of DE1564139B2 publication Critical patent/DE1564139B2/de
Application granted granted Critical
Publication of DE1564139C publication Critical patent/DE1564139C/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

INTERNATIONAL STANDARD EiECTRIC CORPORATION, NEW YORK
Isolierter Feldeffekttransistor
Die Erfindung bezieht sich, auf Feldeffekttransistoren mi isolierter Steuerelektrode (insulated-gate field-effect transistors), im folgenden kurz "isolierter Feldeffekttransistor" genannt, mit einem Strompfad zwischen einer Quell- und einer Senkenelektrode und Verfahren zu ihrer Herstellung,
Aufgabe der Erfindung ist es, ein Mittel anzugeben, womit die Festlegung des Abstandes zwischen der Quellen- und der Senken-Elektrode verbessert wird. Erfindungsgemäß wird dies dadurch erreicht, daß die Länge des Strompfades gleich ist der Dicke einer am Ort des Strompfades epitaktisch gewachsenen Schicht aus Halbleitermaterial.
Ein Verfahren zum Herstellen eines solchen Feldeffekttransistors besteht darin, daß eine erste epitaktische Schicht aus Halbleitermaterial eines Leitfähigkeitstype auf einem Substrat aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps erzeugt wird, wobei das Substrat eine erste und diese epitaktische Schicht eine zweite Zone des
90 9 851/1057
ISE/Reg. 3350 - Pl 311 - 2 - G.A.L. King 3
Feldeffekttransistors bilden, daß eine zweite epitaktische Schicht des genannten entgegengesetzten Leitfähigkeitstyps auf dem Substrat aufwachst, die die erste epitaktische Schicht berührt und die Formgebung einur dritten Zone bestimmt, daß der Abstand zwischen der zweiten und dritten Zone durch die Dicke der zweiten epitaktischen Schicht bestimmt wird, daß die zweite und dritte Zone mit einem Teil der ersten Zone eine gemeinsame Oberfläche haben, daß an dieser Oberfläche die zweite und dritte Zone mit metallischen Kontaktelektroden und die erste Zone mit einer über einer Isolierschicht aufgebrachten Metallelektrode versehen werden.
Die Erfindung wird nun im einzelnen mit Bezug auf die beigefügte Zeichnung beschrieben.
Pig. 1 zeigt im Schnitt eine bekannte Konstruktion für einen isolierten Feldeffekttransistor, und
Pig.2a zeigt im Schnitt Fertigungsstufen eines isolierten bis 2e peldöffekttransistors nach der Erfindung.
Nach einer allgemein gebräuchlichen Konstruktion eines Feldeffekttransistors, wie in Fig. 1 gezeigt, werden in einem einen Halbleiterkristall 1 vom entgegengesetzten Leitfähigkeitstyp enthaltenden Substrat mittels der sogenannten PIanardlffusionstechnik durch eine maskierende Schicht 2 hindurch zwei diffundierte Zonen 3 des einen Leitfähigkeitstyps gebildet. Eine dünne Isolierschicht 4 wird auf die Oberfläche zwischen die diffundierten Zonen 3 und ein metallischer Kontakt 6 auf diese Schicht aufgebracht. Dann werden metallische Kontakte 5 und 7 als nicht gleichrichtende Verbindungen mit den diffundierten Zonen 3 angebracht.
909851 / 1057
ISE/Reg. 3350 - Pl 311 - 3 - G.A.L. King 3
Die Metallschicht 6 dient als Steuerelektrode und die Kontakte 5 und 7 als Quellen- und Senkenelektroden.
Eine zwischen der Steuerelektrode und dem Substrat 1 angelegte Potentialdifferenz verändert die an der Oberfläche des Halbleiters induzierte Ladung und kann dazu benutzt werden, den zwischen der Quellen- und Senkenelektrode fließenden Strom zu steuern.
In einem solchen Bauelement wird die minimale Länge des Strompfades ( oder Kanals ) swiechen der Quelle und der Senke durch die Genauigkeit begrenzt, mit der die diffundierten Zonen nebeneinander unter Vermeidung von gegenseitigem Kontakt angeordnet werden können. In der Praxis werden gewöhhlich Längen von 25 /u oder größer angewendet.
Der Frequenzgang dieses Bauelements ijs bei hohen Frequenzen umgekehrt proportional der Lange L des Kanals. Für das optimale Verhalten bei hohen Frequenzen ist es auch wünschenswert, daß dieser Parameter so klein wie möglich gemacht wird. Bei Anwendung der Epitaxialtechniken entsprechend der Erfindung können Längen des Kanals in der Größenordnung von wenigen /U oder sogar kleiner leicht erreicht werden.
Entsprechend einer Ausführungsform der vorliegenden Erfindung läßt man eine epitaxiale η-Schicht von sehr kleinem spezifischem Widerstand (beispielsweise 0,001 Qcm) auf einer p-Siliciumscheibe von einem spezifischem Widerstand in der Größenordnung von 1 Qcm aufwachsen. Dies wird bei 11 und 10 in Fig. 2a - 2e gezeigt. Eine Oxydschicht 12 läßt man auf der epitaxialen Schicht thermisch aufwachsen und maskiert sie unter Anwendung der photolithographischen Technik. In die Oxydschicht wird ein Loch 13 von annähernd 100 px Durchmesser geätzt. Unter Verwendung der ·
BAD 90985171057
ISE/Reg. 3350 - Pl 311 - 4 - G.A.L. King 3
• verbleibenden Oxydschicht als Maske wird die Scheibe bei annähernd 1000 ° O in einer WasserstoffChlorid enthaltenden Atmosphäre erhitzt. Dadurch wird ein loch 14 durch die epitaxiale Schicht 11 hindurch geätzt. Dann läßt man eine weitere Schicht 15 von p-Silicium eines spezifischen Widerstandes von ungefähr 5 ßcm und einer Dicke von 5 /U aufwachsen, die dieses Loch auskleidet wie in Pig. 2c gezeigt. Nun läßt man eine weitere epitaxiale Schicht 10, jetzt aber mit n-Leitfähigkeit von etwa 0,001 Qcm aufwachsen, um den verbliebenen Teil des Loches zu füllen. Eine Oxydschicht 17 von ungefähr 1000 Α Dicke läßt man über der Stelle des nun angefüllten Loches an der Oberfläche der Scheibe aufwachsen.
Durch das Oxyd hindurch werden Löcher wieder unter Anwendung der photolithographischen Technik geätzt. Als Elektroden für die Quellen- und Senken-Zonen vom η-Typ dienende metallische Kontakte 18 und 20 werden auf dem Silicium angebracht. Ein weiterer metallischer Kontakt 19 als Steuerelektrode wird auf die Oxydschicht zwischen der Quellen- und der Senken-Zone angebracht. Die Endmontage und das Verkapseln des Bauteiles wird in bekannter Weise ausgeführt.
Daraus wird ersichtlich, daß der Abstand zwischen der und der Senken-Zone im wesentlichen durch die Dicke der epitaxialen Schicht 15 bestimmt wird.
Es sei darauf hingewiesen, daß die Erfindung nicht auf Silicium als Halbleitermaterial beschränkt ist. Einige andere Halbleiter, wie z.B. Germanium besitzen kein beständiges Oxyd. In diesem Falle ist es notwendig, beispielsweise durch Aufdampfen geeignete Masken und Isolierschichten aufzubringen. Zu diesem Zweck kann Siliciumoxyd verwendet werden. Bauteile mit n- oder p-Typ- Kanälen können ebenso leicht hergestellt werden. Während
909851/1057 - 5 -
ISE/Reg. 5350 - Pl 311 - 5 - G.A.l. King 3
nach der beschriebenen Ausführungsform die Unterschiede in der Oxyddicke die Lage des Strompfades anaeigen, können dazu auch andere Methoden z.B. Prüfaonden verwendet werden.
Außerdem sind zum Erreichen der erforderlichen Beziehungen zwischen den einzelnen Zonen andere räumliche Anordnungen möglich, wobei das Substrat 10 überflüssig wird und die Zone 15 (die "zweite epitaxiale Schicht") anderweitig als in einem Hohlraum der Zone 11 erzeugt wird. Das Substrat 10 dient hauptsächlich als ein Mittel, um die Steuere:.0eneleL-;rode zu erhalten, welche ebenso auf anderen Wegen erhalten werden kann.
Es ist selbstverständlich, daß die obige Beschreibung eines einzelnen Beispiels der Erfindung nicht als Begrenzung des allgemeinen Erfindungsgedankens aufgefaßt werden darf.
Pat.Mo./P. - 10. März 1966
BAD ORIGINAL 909851/10 57 _ 6 -

Claims (9)

ISE/Reg. 3350 - Fl 311 - S - O.A.L. King 3 PATENTAN S'PRÜCHE
1. Isoliertsr Feldeffekttransistor mit einem Strompfad zwischen einer Quellen- und einer Senkenelektrode, dadurch gekennzeichnet, daß die Länge des Strompfades gleich ist der Sicke einer am Ort des Strompfades epitaktisch gewachsenen Schicht (15) aus Halbleitermaterial.
2. Verfahren zum Herstellen eines Feldeffekttransistorβ nach Anspruch 1, dadurch gekennzeichnet, daß eine erste epitaktische Schicht aus Halbleitermaterial eines Leitfähigkeitstyps auf einem Substrat aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps erzeugt wird, wobei das Substrat eine erste und diese epitaktische Schicht eine zweite Zone des Feldeffekttransistors bilden, daß eine zweite epitaktische Schicht des genannten entgegengesetzten Leitfähigkeitstyps auf dem Substrat aufwächst, die die erste epitaktische Schicht berührt und die Formgebung einer dritten Zone bestimmt, daß der Abstand zwischen der zweiten und dritten Zone durch die Dicke der zweiten epitaktischen Schicht bestimmt wird, daß die zweite und dritte Zone mit einem Teil der ersten Zone eine gemeinsame Oberfläche haben, daß an dieser Oberfläche die zweite und dritte Zone mit metallischen Kontaktelektroden und die erste Zone mit einer über einer Isolierschicht aufgebrachten Metallelektrode versehen werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweite epitaktische Schicht in einem durch die erste epitaktische Schicht hindurch in die Oberfläche des Halbleitersubstrates geätzten Loch aufwächst.
- 7 909851/1057
ISE/Reg. 3350 - Fl 311 - 7 - G.A.L. King 3
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Halbleitermaterial des Substrates und der' epitaktischen Schichten aus Silicium besteht.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Halbleitermaterial des Substrates und der epitaktischen Schichten aus Germanium besteht.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Oberfläche des Halbleitersubstrates vor dem Ätzen durch eine mindestens teilweise aus einem Oxyd des SAIiciums bestehende, isolierende Schicht maskiert wird.
Pat.Mo/F. - 10.
März 1966
9 0 9 8 51/10 5 7
DE19661564139 1965-03-31 1966-03-30 Feldeffekttransistor mit isolierter Steuerelektrode Expired DE1564139C (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB13629/65A GB1045429A (en) 1965-03-31 1965-03-31 Transistors
GB1362965 1965-03-31
DEJ0030477 1966-03-30

Publications (3)

Publication Number Publication Date
DE1564139A1 true DE1564139A1 (de) 1969-12-18
DE1564139B2 DE1564139B2 (de) 1970-09-10
DE1564139C DE1564139C (de) 1973-03-01

Family

ID=

Also Published As

Publication number Publication date
BE678737A (de) 1966-09-30
NL6603633A (de) 1966-10-03
FR1473633A (fr) 1967-03-17
GB1045429A (en) 1966-10-12
DE1564139B2 (de) 1970-09-10

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2242026A1 (de) Mis-feldeffekttransistor
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3241184A1 (de) Leistungs-mos-fet
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1514374B1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3038571C2 (de) Zenerdiode
DE1589687A1 (de) Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
DE2833068C2 (de)
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1464395C3 (de) Feldeffekt-Transistor
DE2727944C2 (de)
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE3022122C2 (de)
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2201833A1 (de) Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)