DE1541923A1 - Anordnung zur Verzoegerung von Analogsignalen - Google Patents

Anordnung zur Verzoegerung von Analogsignalen

Info

Publication number
DE1541923A1
DE1541923A1 DE19671541923 DE1541923A DE1541923A1 DE 1541923 A1 DE1541923 A1 DE 1541923A1 DE 19671541923 DE19671541923 DE 19671541923 DE 1541923 A DE1541923 A DE 1541923A DE 1541923 A1 DE1541923 A1 DE 1541923A1
Authority
DE
Germany
Prior art keywords
memory
information
arrangement
analog signals
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671541923
Other languages
English (en)
Inventor
Gerhard Krause
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch Fernsehanlagen GmbH
Original Assignee
Fernseh GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fernseh GmbH filed Critical Fernseh GmbH
Priority to GB5723070A priority Critical patent/GB1244362A/en
Priority to GB5723170A priority patent/GB1244363A/en
Priority to GB4451768A priority patent/GB1244361A/en
Publication of DE1541923A1 publication Critical patent/DE1541923A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Electronic Switches (AREA)

Description

R.-Nr. 1181/67 PLI/Go/KI
11.10.1967
P E R N S E II GMBH, Darmstadt, Am Alten Bahnhof
Anordnung zur Verzögerung von Analogsignalen· (Zusatz zu DBP ...·, (P 53 536 I3^2ig) If1/ /
Die Erfindung betrifft eine Anordnung zur Verzögerung von Analogsignalen.
Im DBP ...»..··., (Anmeldung P 53 536 IXd/21g) ist eine Schaltungsanordnung zur Verzögerung von Analogsignalen mit einer Keihe von Analogspeiohern besohrieben, die durch aktive Bauelemente verbunden sind, welche im Takt von Steuerimpulsen, deren Folgefrequeiiz mindestens doppelt so groß wie die höchste zu übertragende Frequenz des Analogsignals ist,
die Information von einem Speicher in den nächsten überführen, ™ In den dazu aufgezeigten Ausführungsbeispielen werden die aktiven Bauelemente, welche die Information überführen 3 derart angesteuert, daß jeder zweite Speicher jeweils aufgeladen oder entladen wird, bzw. daß zwischen den einzelnen Vorgängen der Iiiformationsüberführung jeder zweite Speicher leer ist.
Das bedeutet, daß in der Regel eine große Anzahl von Speichern benötigt wird, .
109823/0059
Die vorliegende Erfindung löst die Aufgabe, bei gegebener Verzögerungszeit die Anzahl der Speicher zu verringern.
Bei der erfindungsgemäßen Anordnung zur Verzögerung von Analogsignalen mit einer Reihe von Analogspeichern, die durch aktive Bauelemente verbunden sind, welche im Takt von Steuerimpulsen, deren Folgefrequenz mindestens doppelt so groß wie die höchste zu übertragende Frequenz des Analogsignals ist, die Information von einem Speichor an den näohsten überführen, nach DBP «»··»·.··· (Anmeldung F 53 536 IXd/2±g), geschieht erfindungsgemäß das Überführen der Information innerhalb jedes Taktes der Steuerimpulse in den folgenden η-Schritten nacheinander:
1. Information des letzten Speichers zum Ausgang der Schaltungsanordnung,
2. Information des vorletzten Speichers in den letzten Speicher,
3. Information des drittletzten Speichers in den vorletzten Speicher,
n*-2. Information des zweiten Speichers in den dritten Speicher,
n-1. Information des ersten Speichers in den zweiten Speicher,
n. Information des Eingangs der Schaltungsanordnung in den ersten Speicher,
Zur Erläuterung der Erfindung dienen folgende Figuren; Von diesen zeigt
Figur 1 eine sohematische Darstellung einer Anordnung einer Reihe von durch aktive Bauelemente verbundenen Analogspeiohern nach dem Haiiptpatent DBP ...·,........ (Anmeldung F 53 536),
Figur 2 die Überführungsvorgänge und den Zustand der Speioher bei den Ausführungsbeispielon dos Hauptpatentes,
109823/0059
- 3 -E.-Nr. 1181/67 I 54 1923
Figur 3 die ÜberfUhrungsvorgänge und den Zustand der Speicher, sowie Zeitdiagramme der Ansteuerimpulse gemäß der
vorliegenden Erfindung und
Figur 4 schematisch die Ansteuerung der aktiven Bauelemente, welche die Informationen im Sinne der vorliegenden Erfindung übertragen.
In den Figuren sind zur Erhöhung der Übersichtlichkeit nur fünf Analogspeicher vorgesehen. Ihre Anzahl kann jedoch beliebig groß sein« Gleiche Bauelemente sind in den Figuren mit gleichen Bezugszeiohen versehen. In den Figuren 2 und 3 sind diejenigen Speicher, in denen z.Zt, Informationen gespeichert sind, durch Sohraffur hervorgehoben.
In Figur i sind die Speioher 1,2,3,4,5 durch die Schalter 12, 23, 34, 45 verbunden, Weitere Schalter Ol und 56 stellen die Verbindung mit dem Eingang und mit dem Ausgang der Anordnung her. Die Schaltersymbole stellen in dieser Figur nicht nur die Schalter selbst, sondern auch evtl. vorhandene Verstärker, sowie Einrichtungen dar, die den jeweils vorhergehenden Speicher gleichzeitig oder nach erfolgter Aufladung des folgenden Speichers entladen. Die Schalter sind abwechselnd an die beiden Festkontakte eines Umschalters gelegt, Durch Betätigen dieses Umschalters mit der Taktfrequenz werden die Informationen in der in Figur 2 dargestellten Weise überführt.
In Figur 2 sind nebeneinander die fünf Speicher aus Figur 1 dargestellt. Während der ersten Phase des Taktimpulses (Schalter auf Stellung i) werden Informationen vom Speicher in den Speicher 2, vom Speioher 3 in den Speicher 4 und vom Speicher 5 zum Ausgang überführt. In der zweiten Phase (Sohaltjstellung II) werden die Informationen wiederum um einen Speichel* weiter gebracht» Daraus ergibt sich, daß während einer Periode T^ des Steuertaktes die Information
109823/0059 "BAD
- 4 R.-Nr. 1181/67 I S 4 1
um zwei Speicher fortschreitet, d,h« daß man zur Verzögerung um die Zeit t=n · T. die Anzahl m=2n Speioher braucht. jBei der erfindungsgemäßen Anordnung werden die aktiven Bauelemente zur überführung der Informationen im Sinne von Figur 4 angesteuert.
Figur 3 verdeutlicht den zeltliehen Verlauf bei einer Ansteuerung nach Figur 4, Wie in Figur 2 sind die Speioher 1, 2, 3, 4, 5 nebeneinander dargestellt. In der ersten Phase des Steuertaktes wird die Information des Speichers zum Ausgang geführt. Während der zweiten Phase gelangt die ) Information des Speichers 4 in den Speicher 5, Diese Vorgänge verlaufen entsprechend weiter, bis die Information des Eingangs in den Speioher 1 überführt ist. Sämtliche Vorgänge laufen innerhalb der Periode T. des Steuertaktes ab. Der Umschalter 10 in Figur^macht während dieser Zeit eine Umdrehung. Sine am Eingang der Anordnung zugeführte Information gelangt um einen Speicher weiter. Daraus folgt, daß die zur Verzögerung um die Zeit t=n · T, benötigte Anzahl der Speicher m = η + 1 ist.
Die Ansteüervorrichtung, die in Figur 4 sohematisoh als Umschalter 10 dargestellt ist, kann mit verschiedenen ^ Schaltungen der Elektronik, z.B« Ringzählern oder Sohieberegistern, verwirklicht werden, was dem Fachmann vorbehalten wird.
Bei gegebener oberer Grenzfrequenz der Anordnung nach Figur 4, also bei gegebener Steuerfrequenz, werden die Zeiten, die zu den einzelnen Überführungsvorgängen zur Verfügung stehen, kleiner, je größer die Anzahl der hintereinandergeschalteten Speioher ist, d.h. je größer die Verzögerungszeit ist. Um die genannten Zeiten bei längerer Verzögerungszeit noch genügend lang zu bemessen, kann man eine Anordnung zur Verzögerung \ um längere Zeiten aus mehreren der eriiudungsgemäßen Anordnung
109823/00 5 9
11.-Nr. 1181/67
entsprechenden Teilstrecken zusammensetzen« Diese müssen dann derart synchron gesteuert werden, daß der erste Speicher einer Teilstrecke seine Information abgibt, bevor er die nächste Information vom letzten Speicher der vorhergehenden Teilstrecke erhält.
BAD
109823/0059

Claims (3)

Ii.-Nr. 1181/67 11.10.1967 Patentanspruch Schaltungsanordnung zur Verzögerung von Analogsignalen mit einer Reihe von Analogspeichern, die duroh aktive Bauelemente verbunden sind, welche im Takt von Steuerimpulsen, deren Folgefrequenz mindestens doppelt so groß wie die höchste zu Übertragende Frequenz des Analogsignals ist, die Information von einem Speicher an den nächsten über- fUhren nach DBP .. (Anmeldung F 53 536 IXd/21g), dadurch gekennzeichnet, daß das Überführen der Information innerhalb jedes Taktes der Steuerimpulse in den folgenden η-Schritten nacheinander geschieht:
1. Information des letzten Speichers zum Ausgang der Schaltungsanordnung,
2. Information des vorletzten Speichers in den letzten Speicher,
3. Information des drittletzten Speichers in den vorletzten Speicher,
ή~2. Information des zweiten Speichers in den dritten Speicher,
n-1. Information des ersten Speichers in den zweiten P Speioher,
n. Information des Eingangs der Schaltungsanordnung in den ersten Speicher.
109823/0059
DE19671541923 1967-09-19 1967-10-18 Anordnung zur Verzoegerung von Analogsignalen Pending DE1541923A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB5723070A GB1244362A (en) 1967-09-19 1968-09-19 Charge storage diode circuits for delaying analogue signals
GB5723170A GB1244363A (en) 1967-09-19 1968-09-19 Transistor circuit for delaying analogue signals
GB4451768A GB1244361A (en) 1967-09-19 1968-09-19 Transistor circuits for delaying analogue signals

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DEF0053536 1967-09-19
DEF0053818 1967-10-18
DEF0053813 1967-10-18
DEF0054072 1967-11-18
DEF0054687 1968-01-31
DEF0054734 1968-02-03
DEF0054984 1968-03-05

Publications (1)

Publication Number Publication Date
DE1541923A1 true DE1541923A1 (de) 1971-06-03

Family

ID=27561647

Family Applications (6)

Application Number Title Priority Date Filing Date
DE19671541921 Withdrawn DE1541921B2 (de) 1967-09-19 1967-09-19 Schaltungsanordnung zum verzoegern von analogsignalen
DE19671541923 Pending DE1541923A1 (de) 1967-09-19 1967-10-18 Anordnung zur Verzoegerung von Analogsignalen
DE19671541924 Pending DE1541924A1 (de) 1967-09-19 1967-11-18 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616397 Pending DE1616397A1 (de) 1967-09-19 1968-01-31 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616398 Pending DE1616398A1 (de) 1967-09-19 1968-02-03 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616402 Pending DE1616402A1 (de) 1967-09-19 1968-03-05 Schaltungsanordnung zur Verzoegerung von Analogsignalen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19671541921 Withdrawn DE1541921B2 (de) 1967-09-19 1967-09-19 Schaltungsanordnung zum verzoegern von analogsignalen

Family Applications After (4)

Application Number Title Priority Date Filing Date
DE19671541924 Pending DE1541924A1 (de) 1967-09-19 1967-11-18 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616397 Pending DE1616397A1 (de) 1967-09-19 1968-01-31 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616398 Pending DE1616398A1 (de) 1967-09-19 1968-02-03 Schaltungsanordnung zur Verzoegerung von Analogsignalen
DE19681616402 Pending DE1616402A1 (de) 1967-09-19 1968-03-05 Schaltungsanordnung zur Verzoegerung von Analogsignalen

Country Status (3)

Country Link
US (1) US3712988A (de)
DE (6) DE1541921B2 (de)
NL (1) NL6813329A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0099931A1 (de) * 1982-01-29 1984-02-08 Sony Corporation Schieberegister

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430649A1 (fr) * 1978-07-06 1980-02-01 Ebauches Sa Registre a decalage integre
NL7902968A (nl) * 1979-04-17 1980-10-21 Philips Nv Werkwijze voor het transporteren van lading en inrich- ting voor het uitvoeren van de werkwijze.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0099931A1 (de) * 1982-01-29 1984-02-08 Sony Corporation Schieberegister
EP0099931A4 (de) * 1982-01-29 1986-07-17 Sony Corp Schieberegister.

Also Published As

Publication number Publication date
DE1541921A1 (de) 1971-03-18
DE1616397A1 (de) 1971-06-24
NL6813329A (de) 1969-03-21
DE1541924A1 (de) 1971-06-16
DE1541921B2 (de) 1972-01-05
US3712988A (en) 1973-01-23
DE1616398A1 (de) 1971-07-01
DE1616402A1 (de) 1971-06-03

Similar Documents

Publication Publication Date Title
DE2551797C3 (de) Ladungsgekoppelte Schaltung
DE1449765B2 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE2604238C2 (de) Flüssigkristallanzeige
DE3015887C2 (de) Serien-Parallel-Signalumsetzer
DE2263114C3 (de) Dynamisches Anzeigesystem
DE2706807C2 (de) Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale
DE1153553B (de) Steuerregister
EP0006466B1 (de) Ladungsverschiebungseinrichtung und Verfahren zum Betrieb dieser Einrichtung
DE2558287A1 (de) Informationsspeicher
DE1541923A1 (de) Anordnung zur Verzoegerung von Analogsignalen
DE1474351B2 (de) Datenspeicher
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2417654A1 (de) Anordnung zum durchschalten von datensignalen
DE2312952C3 (de) Ladungsübertragungs-Bildemrichtung
DE2430349C3 (de) Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen
DE1599080C3 (de) Zahlendarstellungseinnchtung zur Anzeige einer mehrstelligen Zahl
CH509706A (de) Digital-Analog-Wandler
EP0243528B1 (de) Serieller FIFO-Speicher
DE2017879B2 (de) Speicheranordnung mit freiem Zugriff
DE1263858C2 (de) Verfahren zum periodischen abtasten einer vielzahl von leitungen auf ihren elektrischen zustand hin und vorrichtungen zur durchfuehrung dieses verfahrens
CH620036A5 (en) Liquid-crystal display device and use of the device as an oscillograph
DE1574784C3 (de) Elektrische Signalverzögerungsschaltung
EP1212834B1 (de) Elektronische schaltung und verfahren zur speicherung von information mit ferroelektrischen flipflops
DE3227900C2 (de) Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen
DE2446244C2 (de) Schaltungsanordnung zum Einschreiben bzw. Auslesen von Informationen

Legal Events

Date Code Title Description
OHN Withdrawal