DE1524090B2 - Einrichtung zur Modifizierung eines Befehls im Befehlsregister einer elektronischen Datenverarbeitungsanlage - Google Patents
Einrichtung zur Modifizierung eines Befehls im Befehlsregister einer elektronischen DatenverarbeitungsanlageInfo
- Publication number
- DE1524090B2 DE1524090B2 DE19661524090 DE1524090A DE1524090B2 DE 1524090 B2 DE1524090 B2 DE 1524090B2 DE 19661524090 DE19661524090 DE 19661524090 DE 1524090 A DE1524090 A DE 1524090A DE 1524090 B2 DE1524090 B2 DE 1524090B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- circuits
- command
- arithmetic
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims description 14
- 238000012986 modification Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Description
1 2
Die Erfindung betrifft eine Einrichtung zur Modifi- Die Erfindung ist an einem Ausführungsbeispiel
zierung eines Befehls im Befehlsregister einer elek- nachstehend beschrieben und zeichnerisch dargestellt,
tronischen Datenverarbeitungsanlage vor seiner Aus- Es zeigt
führung. Fig. 1 die Datenverarbeitungsanlage im Block-Die bekannten, in den deutschen Auslegeschriften 5 schaltbild,
1197 650 und 1206181 beschriebenen elektroni- F i g. 2 eine achtstellige Rechen-und Befehlsschal-
schen Datenverarbeitungsanlagen verfügen über ein tung in vereinfachter Darstellung,
oder mehrere Indexregister, um Befehle vor ihrer F i g. 3 die Zusatzschaltung zur Modifizierung von
Ausführung im Befehlsregister mit dem Inhalt eines Befehlen.
dieser Indexregister zu modifizieren. Vorteilhaft ist io Die elektronische Datenverarbeitungsanlage (F ig. 1)
es dabei, mehrere Indexregister zur Verfügung zu besteht aus einem Steuerpult 1, einer Zentraleinheit 2
haben, um möglichst beweglich zu sein. Dies hat je- mit Operationssteuerwerk, Rechenwerk und Zentraldoch
einen erheblichen schaltungstechnischen Auf- speicher, einem Druckwerkspeicher 3, einer Kontowand
zur Folge. Außerdem ist im allgemeinen am karteneinheit 4 mit Druckwerk, einem Belegleser 5,
Befehlswort selbst eine zusätzliche Stelle zur Angabe 15 einem Lochstreifenleser 6 sowie einem Magnetbanddes
Indexregisters erforderlich, was weiteren Auf- leser 7. Das Operationssteuerwerk der Zentraleinheit 2
wand bedingt. (Fig· ?) umfaßt unter anderem ein im Ausführungs-Ferner
ist es nicht mehr neu, bestimmte Kern- beispiel aus acht Zählstufen 8 bestehendes Befehlsspeicherzellen einer elektronischen Datenverarbei- register BR, das einen Operanden-Adressenteil 9 sotungsanlage
zur Adressenmodifikation als Index- 20 wie einen Operanden-Befehlsteil 10 aufweist, ein aus
register zu verwenden oder die gleiche Anlage je acht Zählstufen 11 bestehendes Rechenregister RR, ·
nach Kemspeicherstellenkapazität für den gleichen den damit verbundenen Addierschaltungen AS sowie
Zweck mit zusätzlichen Indexregistern auszurüsten - den aus acht Zählstufen 12 bestehenden' Akkumula-(vgl.
hierzu das Handbuch Datenverarbeitungssystem tor RX. Die Zählstufen 11 des Rechenregisters RR
IBM 1440, Ausgabe November 1964). 25 sind an den Rechenimpulse führerKte'n Leiter 13 an-Nachteilig
ist bei dieser Anlage, daß echte arith- geschlossen, und ihre Ausgänge 14 sind" mit den
metische Operationen nur bei Anlagen mit 2000 oder Rechenschaltungen .4/1 bis AIS verbunden, die mit-4000
Kernspeicherstellen zur Adreßmodifikation ver- tels der Leiter 15 an die Eingänge der Zählstufen 12
wendet werden können, bei Anlagen mit mehr als des Akkumulators RX angeschlossen sind. Die zur
4000 Kernspeicherstellen hingegen können keine 30 Zehnerübertragung zur Vorzeichenrechnung und für
arithmetischen — weder echte noch komplemen- die Verschiebeimpulse vorgesehenen Verbindungen
täre — Operationen zur Adreßmodifikation durch- zwischen dem Rechenregister RR und dem Akkugeführt
werden. mulator RX sind nicht eingezeichnet. Die Zähl-Der Erfindung liegt daher die Aufgabe zugrunde, stufen 8, 11 und 12 bestehen aus je vier bistabilen
Befehle oder Instruktionen bzw. Teile derselben, die 35 Kippstufen α bis d, in denen die Ziffern 0 bis 9 in
bereits in das Befehlsregister eingeschrieben sind, vor dualer Form (Wertigkeit 1, 2, 4, 2) gespeichert werder
Ausführung mit möglichst geringem schaltungs- den können. Ihr Zähleingang ist jeweils mit dem
technischem Aufwand und größtmöglicher Flexibilität Buchstaben E gekennzeichnet. Der normale Rechenbeliebig zu modifizieren. Vorgang verläuft so, daß eine Zahl aus einer Speicher-Erfindungsgemäß
wird von einer Schaltungsanord- 4° zelle des zentralen Speichers in das Rechenregister RR
nung zur Modifizierung eines Befehls in einem Regi- eingeschrieben und von hier mittels eines Addierster
einer programmgesteuerten elektronischen Daten- befehls über die Rechenschaltungen ^4/1 bis AIS zu
Verarbeitungsanlage, bei der jede im Kernspeicher dem Inhalt der Zählstufen 12 des Akkumulators RX
eingeschriebene Information bzw. Konstante als addiert wird.
Modifikationssummand in das arithmetische Register 45 Die bisher beschriebenen Einrichtungen und ihre
eingeführt werden kann^md die parallelen Ausgänge Wirkungsweise sind hinreichend bekannt. Die Imdes
arithmetischen Registers über Addierschaltungen pulse an den Ausgängen 15/1 bis 15/4 (F i g. 3) der
mittels zugeordneter programmgesteuerter Schalt- Rechenschaltungen All bis A14 werden durch eine'
glieder zur Durchführung von Rechenoperationen mit zusätzliche bistabile Kippschaltung FF in Kombiden
entsprechenden Stufen des Akkumulators ver- 50 nation mit »UND«-Schaltungen 16 bis 19 bei Bedarf
bunden sind, ausgegangen, die dadurch gekennzeich- — nämlich zum Modifizieren — nicht zum Akkunet
ist, daß wahlweise zur Durchführung von Modi- mulator RX geleitet, sondern zu den Eingängen der
fizieroperationen die parallelen Ausgänge des arith- entsprechenden Stufen des Befehlsregisters BR.
metischen Registers auch mit den zur Aufnahme des In F i g. 3 sind die entsprechenden Steuerschaltunzu verarbeitenden Befehls vorgesehenen Stufen des, 55 gen zur Beschreibung der Modifizierung am Beispiel Befehlsregisters zusammengeschaltet werden. einer Operandenadresse eingezeichnet. Bei einer Durch die vorgeschlagene Schaltungsanordnung Normaladdition steht die bistabile Kippschaltung FF erübrigt sich eine besondere Kennzeichnung des zu in der in Fig. 3 eingestellten Lage, und die »UND«- modifizierenden Befehls bei der Programmnieder- Gatter 16/2 bis 19/2 zum Akkumulator RX sind für schrift, wodurch die Programmiervorgänge wesentlich 60 die aus den Rechenschaltungen All bis Al 4 ankomvereinfacht, die Wortlängen der Befehle gekürzt und menden Impulse zum Akkumulator RX hin durchbinäre Wertstellen in den Registern eingespart werden. lässig, weil der rechte Ausgang 17 der bistabilen Ein wesentlicher Vorzug der Schaltungsanordnung Kippschaltung FF negatives »Ein«-Potential liefert, besteht auch darin, daß durch eine geeignete Aus- Die »UND«-Gatter 16/1 bis 19/1 hingegen, deren bildung aller Wertstellen des Befehlsregisters zur 65 Ausgänge 20/1 bis 20/4 mit den Zählstufen 8/1 Aufnahme des Modifikationssummanden, jede be- bis 8/4 des Befehlsregisters BR verbunden sind, beliebige Wertstelle eines Befehls und beliebig viele kommen von der linken Seite der bistabilen Kipp-Wertstellen eines Befehls modifiziert werden können. schaltung FF über den Leiter 23 Sperrspannung
metischen Registers auch mit den zur Aufnahme des In F i g. 3 sind die entsprechenden Steuerschaltunzu verarbeitenden Befehls vorgesehenen Stufen des, 55 gen zur Beschreibung der Modifizierung am Beispiel Befehlsregisters zusammengeschaltet werden. einer Operandenadresse eingezeichnet. Bei einer Durch die vorgeschlagene Schaltungsanordnung Normaladdition steht die bistabile Kippschaltung FF erübrigt sich eine besondere Kennzeichnung des zu in der in Fig. 3 eingestellten Lage, und die »UND«- modifizierenden Befehls bei der Programmnieder- Gatter 16/2 bis 19/2 zum Akkumulator RX sind für schrift, wodurch die Programmiervorgänge wesentlich 60 die aus den Rechenschaltungen All bis Al 4 ankomvereinfacht, die Wortlängen der Befehle gekürzt und menden Impulse zum Akkumulator RX hin durchbinäre Wertstellen in den Registern eingespart werden. lässig, weil der rechte Ausgang 17 der bistabilen Ein wesentlicher Vorzug der Schaltungsanordnung Kippschaltung FF negatives »Ein«-Potential liefert, besteht auch darin, daß durch eine geeignete Aus- Die »UND«-Gatter 16/1 bis 19/1 hingegen, deren bildung aller Wertstellen des Befehlsregisters zur 65 Ausgänge 20/1 bis 20/4 mit den Zählstufen 8/1 Aufnahme des Modifikationssummanden, jede be- bis 8/4 des Befehlsregisters BR verbunden sind, beliebige Wertstelle eines Befehls und beliebig viele kommen von der linken Seite der bistabilen Kipp-Wertstellen eines Befehls modifiziert werden können. schaltung FF über den Leiter 23 Sperrspannung
(0 Volt) und unterdrücken damit die Impulse zur Modifizierung im Befehlsregister BR.
Soll jedoch modifiziert werden, wird das Rechenregister RR durch den Befehl »Laden des Rechenregisters
RR zur Modifizierung« mit der Information bzw. der ausgewählten Konstanten geladen, mit der
im Beispiel die Operandenadresse modifiziert werden soll. Nach Ausführung dieses Befehls wird die
bistabile Kippschaltung FF durch ein von der Programmsteuerung über den Eingang 21 eingegebenes
Signal umgeschaltet. Dieser Schaltvorgang wird durch den mittels der Programmsteuerung wirksam
werdenden Befehl »Setzen nach Ausführung des Befehls Rechenregister RR laden für Modifikation
im Befehlsregister BR« ausgelöst. Als nächster Vorgang wird das Befehlswort, das modifiziert werden
soll, in den Operandenadressenteil 9 des Befehlsregisters BR übertragen. Die gesetzte bistabile Kippschaltung
FF sperrt in dieser Stellung die Ausführung des eingelaufenen Befehls und leitet den Additionsvorgang
zur Modifizierung ein. Das heißt, die aus den Rechenschaltungen All bis Al 4 kommenden
Impulse werden zum Befehlsregister BR durch die »UND«-Gatter 16/1 bis 19/1 freigegeben und zum
Akkumulator RX gesperrt.
Sobald "der Modifizierungsvorgang beendet ist, wird durch den von der Programmsteuerung ausgehenden
Befehl »Rückstellung nach durchgeführter Modifikation« über den Leiter 22 die bistabile Kippschaltung
FF in die Ausgangslage zurückgekippt und die Ausführung des Befehls im Befehlsregister BR
mit der geänderten Operandenadresse freigegeben.
Die im Beispiel benutzte Operanden-Adresse kann sowohl erhöht als auch vermindert werden, jedoch
muß zur Verminderung das Rechenregister RR mit entsprechenden Komplementwerten geladen werden.
Zur Ladung des Rechenregisters RR zwecks Modifizierung eines Befehls kann jede beliebige Speicherzelle
des zentralen Speichers benutzt werden. Damit ist eine recht variable Modifizierung von Befehlen
vor ihrer Ausführung im Befehlsregister BR auch ohne zusätzliche Indexregister gewährleistet.
Claims (2)
1. Schaltungsanordnung zur Modifizierung eines Befehls in einem Register einer programmgesteuerten
elektronischen Datenverarbeitungsanlage, bei der eine im Kernspeicher eingeschriebene
Information bzw. Konstante als Modifikationssummand in das arithmetische Register eingeführt
werden kann und die parallelen Ausgänge des arithmetischen Registers über Addierschaltungen
mittels zugeordneter programmgesteuerter Schaltglieder zur Durchführung von Rechenoperationen
mit den entsprechenden Stufen des Akkumulators verbunden sind, dadurch gekennzeichnet,
daß wahlweise zur Durchführung von Modifizieroperationen die parallelen Ausgänge (15/1
bis 15/4) des arithmetischen Registers (RR) auch mit den zur Aufnahme des zu verarbeitenden Befehls
vorgesehenen Stufen (8/1 bis 8/4) des Befehlsregisters (BR) zusammengeschaltet werden.
2. Schaltungsanordnung nach Anspruch 1, da-. durch gekennzeichnet, daß die für Rechen- uncT
Modifiziervorgänge vorgesehenen'übef die Addierschaltungen (Al bis A4) geführten parallelen
Ausgänge (15/1 bis 15/4) des arithmetischen Registers (RR) über Abzweigleiter (17,23) mit pro
Wertstelle paarweise angeordneten »Und«-Schaltungen (16/1, 16/2 bis 19/1, 19/2) verbunden
sind, von denen die zweiten Eingänge einer ersten Gruppe von »Und«-Schaltungen (16/1 bis
19/1) mit einer Schaltstufe der vom Programmwerk steuerbaren bistabilen Kippschaltung (FF)
und eine zweite Gruppe von »Unde-Schaltungen (16/2 bis 19/2) mit der anderen Schaltstufe der
bistabilen Kippschaltung (FF) verbunden sind, und die Ausgänge (20/1 bis 20/4) der ersten
Gruppe von »Und«-Schaltungen (16/1 bis 19/1) mit den Zählstufen (8/1 bis 8/4) des Befehlsregisters
(BR) und die Ausgänge der zweiten Gruppe von »Und«-Schaltungen (16/2 bis 19/2)
mit den entsprechenden Zählstufen des Akkumulators (RX) verbunden sind.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEA0052326 | 1966-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1524090A1 DE1524090A1 (de) | 1970-07-23 |
DE1524090B2 true DE1524090B2 (de) | 1970-11-19 |
Family
ID=6938418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524090 Pending DE1524090B2 (de) | 1966-04-30 | 1966-04-30 | Einrichtung zur Modifizierung eines Befehls im Befehlsregister einer elektronischen Datenverarbeitungsanlage |
Country Status (7)
Country | Link |
---|---|
US (1) | US3503046A (de) |
JP (1) | JPS4811651B1 (de) |
CH (1) | CH453760A (de) |
DE (1) | DE1524090B2 (de) |
GB (1) | GB1186521A (de) |
NL (1) | NL6616763A (de) |
SE (1) | SE322930B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3634883A (en) * | 1969-11-12 | 1972-01-11 | Honeywell Inc | Microinstruction address modification and branch system |
US4441153A (en) * | 1981-04-03 | 1984-04-03 | International Business Machines Corp. | Instruction register content modification using plural input gates and a data flow register |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3015441A (en) * | 1957-09-04 | 1962-01-02 | Ibm | Indexing system for calculators |
BE568797A (de) * | 1958-03-01 | |||
US3094610A (en) * | 1959-06-02 | 1963-06-18 | Sylvania Electric Prod | Electronic computers |
US3166668A (en) * | 1960-03-24 | 1965-01-19 | Ibm | Computer program system |
US3111648A (en) * | 1960-03-31 | 1963-11-19 | Ibm | Conversion apparatus |
DE1160222B (de) * | 1962-01-04 | 1963-12-27 | Siemens Ag | Schaltungsanordnung zur Adressenmodifikation bei einer programmgesteuerten digitalen Rechenmaschine |
-
1966
- 1966-04-30 DE DE19661524090 patent/DE1524090B2/de active Pending
- 1966-10-14 CH CH1486166A patent/CH453760A/de unknown
- 1966-11-29 NL NL6616763A patent/NL6616763A/xx unknown
- 1966-12-30 SE SE17953/66A patent/SE322930B/xx unknown
-
1967
- 1967-03-20 GB GB02872/67A patent/GB1186521A/en not_active Expired
- 1967-04-28 US US634513A patent/US3503046A/en not_active Expired - Lifetime
- 1967-05-01 JP JP42027915A patent/JPS4811651B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE1524090A1 (de) | 1970-07-23 |
NL6616763A (de) | 1967-10-31 |
CH453760A (de) | 1968-03-31 |
SE322930B (de) | 1970-04-20 |
JPS4811651B1 (de) | 1973-04-14 |
GB1186521A (en) | 1970-04-02 |
US3503046A (en) | 1970-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2364408B2 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE1168127B (de) | Schaltungsanordnung zum Vergleich von Zahlen | |
DE1303416B (de) | ||
DE2224389A1 (de) | Speichersystem | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2325151A1 (de) | Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen | |
DE1774870A1 (de) | Verfahren und Anordnung zur Adressierung von Informationen in einer Datenverarbeitungsanlage | |
DE2310553A1 (de) | Vorrichtung zur durchfuehrung arithmetischer und logischer operationen | |
DE1799012B1 (de) | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner | |
DE1524090B2 (de) | Einrichtung zur Modifizierung eines Befehls im Befehlsregister einer elektronischen Datenverarbeitungsanlage | |
DE1524090C (de) | Einrichtung zur Modifizierung eines Be fehls im Befehlsregister einer elektroni sehen Datenverarbeitungsanlage | |
DE2161940A1 (de) | Speichersystem mit geringem Energiebedarf | |
DE1184122B (de) | Addiervorrichtung | |
DE1115483B (de) | Vorrichtung zum Abfragen eines Ziffernspeichers | |
DE1524211C3 (de) | Datenverarbeitungsanlage | |
DE1222290B (de) | Binaere Recheneinrichtung zur Bildung und Akkumulation von Produkten | |
DE3686615T2 (de) | Digitale integrierte schaltungen. | |
DE2713068A1 (de) | Sequentielle datenverarbeitungsanlage | |
DE1549423A1 (de) | Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage | |
DE1549446A1 (de) | Digitalrechner | |
DE69516817T2 (de) | Peripheriegerät zur Ausführung von Bitfeldbefehlen | |
DE3340078A1 (de) | Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung | |
DE1148783B (de) | Verbesserung an Ziffernrechenmaschinen |