DE1499717C3 - Treiberschaltung für einen Magnetkernspeicher - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Auswahl von gleich- und erdpotentialfreien Koordinatenleitungen in Magnetkernmatrizen, wie es im einzelnen dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist.

Die in Zeilen und Spalten einer Magnetkernmatrix angeordneten Magnetkerne mit rechteckförmiger Hystereseschleife werden zur Informationsspeicherung in vorgegebener Auswahl durch Treiberschaltungen adressiert und umgeschaltet. Hierzu dienen den mit den Magnetkernen ausgestatteten Spalten- und Zeilenleitungen als Lese- bzw. Schreibimpulse zugeführte bipolare Stromimpulse. Zum Bereitstellen der zum Umschalten der Magnetkerne erforderlichen Stromimpulse können aktive und/oder passive Bauelemente wie z. B. Schalttransistoren und Schaltkerne verwendet werden.

In heutigen Datenverarbeitungsanlagen mit Magnetkernspeichern werden üblicherweise Transistoren als Schalter benutzt, um Treiberströme selektiv den Spalten- und Zeilenleitungen zuzuführen. Treiberschaltungen dieser Art haben sich als äußerst zweckmäßig und vorteilhaft zum Betrieb von Hauptspeichern der Datenverarbeitungsanlagen erwiesen. In derartigen Speicheranordnungen werden zusätzlich Sperrleitungen zu den genannten Zeilen- und Spaltenleitungen verwendet, um während des Schreibzyklusses den jeweils gewählten Magnetkern in einer vorbestimmten

Magnetkerngruppe durch entsprechende Ansteuerung über die Spalten- und Zeilenleitungen in den jeweils entgegengesetzten Magnetisierungszustand zu bringen.

Raumbedarfs- und Packungsdichteforderungen führen zu Magnetkernspeicherariordnungen vom dreidimensionalen Typ, bei denen die Magnetkerne in mehreren Speicherebenen angeordnet sind, wobei eine Ebene also aus einer entsprechenden Anzahl von Spalten- und Zeilenleitungen mit den hierauf aufgereihten Magnetkernen besteht Bei diesen dreidimensionalen Magnetkernspeichern ergeben sich insofern schwerwiegende Probleme, als die in den Leseleitungen auftretenden Störimpulse sehr viel mehr ins Gewicht fallen, als es bei zweidimensionalen Anordnungen der Fall ist. Da bei einer zweidimensionalen Magnetkernan-Ordnung die Magnetkerne sich in einer Ebene befinden, läßt sich auch sehr leicht in unmittelbarer Nachbarschaft aller Magnetkerne eine Erdungsebene zur Verringerung der schädlichen Einwirkungen anbringen; hierdurch wird nämlich die schädliche Einwirkung von Streukapazitäten und damit der Störimpulse bis zu einem gewissen Grade ausgeschaltet Es ist jedoch äußerst schwierig, ein geeignetes Erdungsebenensystem für einen dreidimensionalen Magnetkernspeicher bereitzustellen. Außerdem ist zu berücksichtigen, daß bei derartigen Speicheranordnungen das Streukapazitätsproblem sehr viel mehr in Erscheinung tritt, bzw. von Natur aus größer ist, als es bei einer zweidimensionalen Anordnung der Fall ist.

Es ist also festzuhalten, daß bei Magnetkernspeichern von Datenverarbeitungsanlagen schwerwiegende Störimpulsprobleme zu verzeichnen sind. Wenn auch magnetische Matrizenspeicher mit innerer Zellenauswahl äußerst wirtschaftlich in ihrem Aufbau und im Betrieb sind, so ist ihre Betriebsweise doch nicht so zuverlässig, wie es bei Verwendung einer zwar sehr aufwendigen jedoch verläßlich zu betreibenden sogenannten lastverteilenden Magnetkernmatrix der Fall ist. Die herabgesetzte Betriebszuverlässigkeit von Magnetkernspeichern mit innerer Zellenauswahl beruht dabei in erster Linie auf nicht unbeachtlichen Streukapazitätseinflüssen, und zwar sowohl bei drei als auch bei zweidimensionalen Kernspeicheranordnungen, welche über durch Leseleitungen und Leseverstärker der Anordnung dargestellte Rückkopplungswege Störimpulse beim Betrieb der Treiberschaltung selbst bilden.

Bei üblichen Treiberschaltungen dienen zur Bereitstellung der Betriebsspannung eine oder mehrere Gleichspannungsquellen. Die in derartigen Treiberschaltungen angewendeten Maßnahmen zum Verringern der Störimpulse und damit zum Erhöhen der Betriebszuverlässigkeit besteht in der Verwendung von zwei vollkommen voneinander getrennten Gleichspannungsquellen mit gleich hohem aber entgegengesetzt gerichtetem Potential, die dann mit beiden Enden der Treiberleitungen und den zugeordneten Schalttransistoren verbunden sind, so daß sich eine erdsymmetrische Schaltungsanordnung ergibt Bei vollkommener Symmetrie dieser Treiberschaltung ist der an der einen Seite der Schaltungsanordnung eintretende Strom gleich dem an der anderen Seite austretenden. Das bedeutet aber, daß die Treiberschaltung selbst keinen Strom in den Leseleitungen erzeugt Durch die Verwendung von zwei Gleichspannungsquellen entgegengesetzten Potentials werden zwar die Betriebszuverlässigkeit etwas erhöht und die Störimpulsprobleme im gewissen Grade verringert jedoch eine voll befriedigende Lösung lassen diese Maßnahmen nicht zu, weil eine praktisch vollständige Symmetrierung mit vertretbarem Aufwand nicht zu erzielen ist. Impedanzunterschiede in der Schaltungsanordnung, Ungenauigkeiten in der zeitlichen Steuerung und außerdem Toleranzen der verwendeten Gleichspannungsquelleii bedingen weiterhin nicht unwesentliche Unsymmetrien.

Schädliche Auswirkungen der Störimpulse lassen sich weiterhin durch Verringern der Anstiegs- und Abfallzeiten der Treiberstfomimpulse herabsetzen. Eine Verringerung der Anstiegs- und Abfallzeiten der Treiberstromimpulse erfordert jedoch im allgemeinen die Bereitstellung höherer Potentiale der zugeordneten Spannungsqüellen. Höhere Potentiale wiederum bedingen eine erhöhte Beachtung der Spannungsfestigkeit der in den Treiberschaltungen verwendeten Schalttransistoren. Es ist nämlich zu berücksichtigen, daß bei Anlegen von hohen Potentialen die Verwendung entsprechend teurerer Schalttransistoren erforderlich wird, was bei der in einem großen Magnetkernspeicher benötigten Anzahl von Schalttransistoren zu einem unzulässig hohen Aufwand führen kann, so daß eine derartige Lösung aus praktischen Erwägungen heraus nicht realisierbar ist.

In der deutschen Auslegeschrift Nr. 10 44 467 ist eine mit aktiven Bauelementen als Schalter bestückte Treiberschaltung für die Spalten- bzw. Zeilenleitungen einer Speichermatrix gezeigt, bei der die Sekundärwicklung des Treibertransformators über ihren Mittelabgriff auf festem Potential, nämlich Masse, liegt. Jedem Zeilenbzw. Spaltenleiter ist dabei ein besonderer Treibertransformator zugeordnet. Um die Dämpfung der jeweiligen Zeilen- bzw. Spaltenleitung zu kompensieren, ist eine symmetrische Einspeisung über den Treibertransformator vorgesehen. Neben dem, bedingt durch die erforderliche Anzahl von Treibertransformatoren, erheblichen Aufwand ist es hierbei weiterhin nachteilig, daß über die Treiberschaltung Leistung geschaltet werden muß und außerdem die verwendete Treiberschaltung nicht für kurze Schaltzeiten, die den heutigen Anforderungen genügen, geeignet ist. In der Druckschrift »The Institution of Electrical Engineers«, Paper Nr. 2 954 E, Mai 1959 im Band 106 B, Nr. 16, Supplement Mai 1959 der »Proceedings of the Institution of Electrical Engineers«, Seiten 644 bis 648 werden verschiedene Dioden-Transistor-Magnetkernmatrix-Treiberschaltungen beschrieben. Aus den Fig.2 und 6 ist eine Treiberschaltung zu entnehmen, bei der sowohl das Erfordernis nach symmetrischer Einspeisung jeder Zeilen- bzw. Spaltenleitung als auch der Gleich- und Erdpotentialfreiheit der Magnetkernleitungen verwirklicht ist. Jedoch auch diese Schaltung weist erhebliche Nachteile auf. So lassen sich hiermit nicht die an sich zur Umschaltung der Magnetkerne beanspruchten niedrigen Umschaltzeiten erzielen, da die Schalttransistoren voll unter Last der Treiberströme geschaltet werden müssen. Dadurch, daß die Schalttransistoren an Gleichspannungspotential liegen, sind nämlich die Basiszonen der Schalttransistoren beim Umschalten unter Umständen nicht schnell genug von Ladungsträgern zu räumen, so daß auch hierdurch schon eine nicht unbeachtliche Zeitverzögerung zu verzeichnen ist. Schließlich ist unter ungleicher Schreib- und Leseimpulsdauer der Treiberimpulse in der bekannten Dioden-Transformator-Magnetkernmatrix bei häufig aufeinanderfolgendem Umschalten der Magnetkerne zu befürchten, daß die Magnetkernmagnetisierung sich verschiebt, so daß die hierdurch bedingten Magnetisierungsströme von den Schalttransistoren aufgefangen

werden müssen, was nicht nur der Grund für eine weitere Herabsetzung der Schaltgeschwindigkeit sein kann sondern je nach Fall auch eine fehlerhafte Magnetkernumschaltung veranlassen kann. Abgesehen davon ist auch der Bauelementaufwand beträchtlich, da jeder Spalten- und Zeilenleitung jeweils ein Hochleistungstransformator, ein Hochleistungstransistor und zwei Hochleistungsdioden zuzuordnen sind, so daß bei einem Magnetkernspeicher großer Kapazität hiermit nicht unbeachtliche Kosten verbunden sind.

Die Aufgabe der Erfindung besteht in Behebung oben aufgezeigter Nachteile darin, eine Treiberschaltungsanordnung für eine Dioden-Transformator-Magnetkernmatrix bereitzustellen, die bei möglichst geringem Bauelementaufwand einen weitgehend störungsfreien Betrieb unter Rausch- bzw. Störimpulsunterdrückung bei kurzen Schaltzeiten gestattet.

Diese Aufgabe wird erfindungsgemäß gelöst, wie es im Kennzeichen des Patentanspruchs 1 angegeben ist.

Mit der erfindungsgemäßen Schaltungsanordnung _J0 ergibt sich gegenüber bekannten Treiberschaltungsanordnungen der Vorteil, daß eine vollständige Trennung von Leistungsquelle und Signalquelle zur Auswahl der Spalten- bzw. Zeilenleitung in der Treiberschaltung vorliegt, so daß Festpotentiale bzw. Gleichspannungs- ₂$ Potentiale nur an Primärwicklungen der entsprechenden Transformatoren und Übertrager anliegen. Dies bedeutet aber, daß bei Verwendung der erfindungsgemäßen Schaltungsanordnung die unvermeidliche Verlustleistung auf ein Mindestmaß herabgesetzt ist. Dadurch, daß die mit den Spalten- bzw. Zeilenleitungen verbundenen Schalttransistoren ebenfalls gleichpotential- bzw. erdpotentialfrei sind und lediglich aus Sekundärwicklungen der Decodiertransformatoren ihre jeweilige Betriebsspannung erhalten, ist somit ihr schnelles Umschalten begünstigt, da dank der Erfindung nicht die Gefahr besteht, daß die Schalttransistoren in die Sättigung gelangen können, so daß bei praktisch leistungsloser Umschaltung der Leistungsverbrauch selbst wie oben angegeben, gering gehalten werden ^o kann. Außerdem entfällt der oben erwähnte Effekt der Magnetisierungsverschiebung der Magnetkerne bei häufigem Ummagnetisieren unter ungleicher Schreibund Leseimpulsdauer der Treiberimpulse, wie es bei einer bekannten Schaltungsanordnung der Fall ist. ^j

Schließlich zeigt sich noch der Vorteil, daß ein Übersprechen zwischen den einzelnen Spalten- bzw. Zeilenleitungen unter der Wirkung der Schalttransistoren in Verbindung mit den Dioden zuverlässig und in jeder Hinsicht zufriedenstellend unterbunden werden kann. Zum Betrieb der erfindungsgemäßen Schaltung ergibt sich gegenüber den bekannten Treiberschaltungen der weitere Vorteil, daß die Schalttransistoren vor Auftreten der Treiberstromimpulse in den Sekundärwicklungen der Leistungstransformatoren in ihren niederohmigen Zustand und erst nach Abklingen der Treiberstromimpulse wieder in ihren hochohmigen Zustand geschaltet werden können; mit anderen Worten: Bei Anwendung der Erfindung brauchen die Schalttransistoren nicht unter Last geschaltet zu werden, so daß auch hierdurch schon kürzere Umschaltzeiten begünstigt werden.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung lassen sich den Unteransprüchen entnehmen.

Wenn, wie gemäß Patentanspruch 4, besondere Schreibauswahlübertrager und Leseauswahlübertrager verwendet werden, dann ergibt sich zusätzlich noch der Vorteil, daß in Verbindung mit einer Dioden-Transformator-Wählmatrix eine zusätzliche Störspannungsunterdrückung bei äußerst zuverlässiger Betriebsweise herbeigeführt wird, indem gewissermaßen die Vorteile der inneren Zellenauswahl mit denen der äußeren Zellenauswahl verbunden werden, ohne die Nachteile zu übernehmen.

Die Erfindung wird anhand einer eingehenden Beschreibung eines bevorzugten Ausführungsbeispieles in Verbindung mit Zeichnungen näher erläutert. Es zeigen

F i g. 1 eine ausschnittsweise parallelperspektivische, i schematische Darstellung einer dreidimensionalen ! Kernspeicheranordnung mit Lese/Schreib-Schaltern, ! Sperr-Treiberschaltungen, Leseverstärkern und Treiberschaltungen gemäß der Erfindung, !

F i g. 2a, 2b, 2c Teilschaltbilder der Gesamtanordnung gemäß der Erfindung, welche die Zeilen- und Spalten- ! Lese/Schreibschalter im einzelnen darstellen,

Fig.3 Art und Weise, in der Fig.2a, 2b und 2c zusammengehören und

Fig.4 Diagramme, die den Verlauf des den Lese/Schreib-Schaltern zugeführten Eingangssignals und den Verlauf des den Leistungstransformatoren in , den Treiberschaltungen entnommenen Ausgangsimpulses darstellen.

Die Speicheranordnung 1 enthält, wie in F i g. 1 dargestellt, einen Magnetkernspeicher 2 mit bistabilen Ferritkernen 3, die in einer Reihe von vertikal übereinander angebrachten Ebenen 4-1 bis 4-n angeordnet sind. Die Magnetkerne jeder Ebene sind in Zeilen und Spalten geordnet.

Eine Anzahl von Zeilen-Treiberleitungen 5-1 bis 5-n ist vorgesehen, wobei jede Leitung (z. B. die Leitung 5-m) in jeder Ebene durch die gleiche Magnetkernzeile verläuft. Weiterhin ist eine Anzahl von Spalten-Treiberleitungen 6-1 bis 6-n vorgesehen. Hiervon verläuft die Spalten-Treiber-Leitung 6-1 durch die Magnetkerne einer bestimmten Spalte in jeder der Ebenen fortlaufend in erster Richtung und im Anschluß hieran durch die Magnetkerne einer anderen vorgegebenen Spalte der Ebenen in zweiter gegenüber zuvor entgegengesetzter Richtung. Jede der anderen Spalten-Treiberleitungen verläuft so ebenfalls jeweils durch zwei bestimmte Spalten der Magnetkerne in den Ebenen, um eine Betriebsweise zu ermöglichen, die gewöhnlich als »Phasenumkehr« bezeichnet wird, wie noch weiter unten genauer beschrieben.

In jeder Ebene sind die Magnetkerne weiterhin in acht Gruppen unterteilt, z. B. 7-1 bis 7-8. Eine Leitung 8-1 verläuft durch jeden der Magnetkerne in der Gruppe 7-1 und 7-2 und ist einerseits mit einer Sperr-Treiberstufe 9-1 und andererseits mit einem Leseverstärker 10-1 verbunden, um sowohl sperren bzw. blockieren als auch lesen zu können. In gleicher Weise sind der Übersichtlichkeit halber nicht dargestellte Blockier-Treiberstufen und Leseverstärker, zusammen mit einer gemeinsamen Leitung ähnlich der Leitung 8, für jedes Magnetgruppenpaar 7-3, 7-4; 7-5, 7-6 und 7-7,7-8 der Ebene 4-1 vorgesehen, so daß jede Ebene mit vier Blockier-Treiberstufen, vier Leseverstärkern zusammen mit den ihnen gemeinsamen vier Leitungen versehen ist, die mit Ausnahme der Blockier-Treiberstufen 9-n und des Leseverstärkers 10-n nicht dargestellt sind.

Eine erste Gruppe von Zeilen-Lese/Schreib-Schaltern 11-1 und eine zweite Gruppe von Zeilen-Lese/ Schreib-Schaltern 11-2 sind mit den Zeilen-Treiberlei-

tungen 5-1 bis 5-/7 über Diodenmatrizen 12-1 und 12-2 verbunden. Eine Gruppe von Spalten-Lese/Schreib-Schaltern 13 ist mit den Spalten-Treiberleitungen 6-1 bis 6-/7 über eine Diodenmatrix 14 verbunden.

Die Sekundärwicklung eines ersten Leistungstransformators 20 ist mit der Spalten-Lese/Schreib-Schaltergruppe 13 verbunden. Die Sekundärwicklung 23 eines zweiten Leistungstransformators 22 ist ebenfalls mit der Spalten-Lese/Schreib-Schaltergruppe 13 verbunden und bildet zusammen mit der Sekundärwicklung des Leistungstransformators 20 die einzige Quelle für den Lese- und Schreibstrom der Spalten-Treiberleitungen 6-1 bis 6-n.

Die Sekundärwicklung 25 eines Leistungstransformators 24 ist mit den Zeilen-Lese/Schreib-Schaltergruppen 11-1 und 11-2 verbunden. In ähnlicher Weise ist die Sekundärwicklung 27 eines Leistungstransformators 26 mit den Zeilen-Lese/Schreib-Schaltergruppen 11-1 und 11-2 verbunden und bildet so mit der des Leistungstransformators 24 die einzige Stromquelle für den Lese- und Schreibstrom der Zeilen-Treiberleitungen 5-1 bis 5-n.

Die Teilschaltbilder der Fig.2a, 2b und 2c zeigen bevorzugte Ausführungen der Leistungstransformatoren 20, 22, 24 und 26, Einzelheiten jeweils eines der Lese/Schreib-Schalter in Gruppe 11-1 und 11-2, ferner Einzelheiten zweier der Lese/Schreib-Schalter in Gruppe 13, die Zeilen- und Spalten-Treiberleitungen 5-m und 6-/77, die durch die obengenannten Schalter auswählbar sind, eine. Blockier-Treiberstufe 9-rn, einen Leseverstärker IO-777 mit Leitung 8-m, die der Blockier-Treiberstufe und dem Leseverstärker gemeinsam ist und gewisse Schalter-Auswählkreise.

Im bevorzugten Ausführungsbeispiel ist eine Klemme der Primärwicklung des Leistungstransformators 20 über Widerstand 41 mit Erdpotential und die andere Klemme über eine Treiberschaltung 43 mit dem negativen Pol 42 einer Spannungsquelle verbunden. Die Sekundärwicklung des Leistungstransformators 20 besteht aus einem Paar über eine Diode 45 in Serie geschalteten Wicklungen 21a und 21b. Parallel zu dieser ersten Serienschaltung liegt eine zweite Serienschaltung, bestehend aus einer Diode 46 mit einem Widerstand 47.

Die Leistungstransformatoren 20, 22, 24 und 26 sind vorzugsweise gleich aufgebaut. So ist die Primärwicklung 50 des Leistungstransformators 22 ebenfalls über Widerstand 51 mit Erdpotential und über eine Treiberschaltung 53 mit dem negativen Pol 52 einer Spannungsquelle verbunden. Die Sekundärwicklungen 23a und 23b sind wiederum über eine Diode 55 in Serie geschaltet. Parallel dazu liegt die zweite Serienschaltung bestehend aus einer Diode 56 mit einem Widerstand 57.

Auch die Primärwicklung 60 des Leistungstransformators 24 ist über einen Widerstand 61 mit Erdpotential und über eine Treiberschaltung 63 mit dem negativen Pol 62 einer Spannungsquelle verbunden. Die Sekundärwicklungen 25a und 25b sind über eine Diode 65 in Serie geschaltet. Parallel auch dazu liegt die zweite Serienschaltung bestehend aus einer Diode 66 mit einem Widerstand 67.

Schließlich ist die Primärwicklung 70 des Leistungstransformators 26 über einen Widerstand 71 mit Erdpotential und über eine Treiberschaltung 73 mit dem negativen Pol 72 einer Spannungsquelle verbunden. Die Sekundärwicklungen 27a und 27b sind über eine Diode 75 in Serie geschaltet. Parallel dazu liegt dann die zweite Serienschaltung bestehend aus einer Diode 76 mit einem Widerstand 77.

Eine Klemme der Sekundärwicklung 21a des Leistungstransformators 20 ist mit jedem der Spalten-Lese/Schreib-Schalter 90-1 bis 90-/3 der Gruppe 13 verbunden. Eine der Klemmen der Sekundärwicklung 216 ist mit jedem der Spalten-Lese/Schreib-Schalter 91-1 bis 91-/2 der Gruppe 13 verbunden.

In ähnlicher Weise ist eine Klemme der Sekundärwicklung 23a des Leistungstransformators 22 mit jedem der Spalten-Lese/Schreib-Schalter 90-1 bis 90-/7 verbunden. Eine der Klemmen der Sekundärwicklung 23b ist mit jedem der Spalten-Lese/Schreib-Schalter 91-1 bis 91-/7 verbunden.

Eine Klemme der Sekundärwicklung 25a des Leistungstransformators 24 ist mit jedem der Zeilen-Lese/Schreib-Schalter 92-1 bis 92-/7 der Gruppe 11-1 verbunden. Eine der Klemmen der Sekundärwicklung 25έ> ist mit jedem der Zeilen-Lese/Schreib-Schalter 93-1 bis 93-/7 verbunden.

Eine der Klemmen der Sekundärwicklung 27a des Leistungstransformators 26 ist mit jedem der Zeilen-Lese/Schreib-Schalter 92-1 bis 92-/7 verbunden. Eine der Klemmen der Sekundärwicklung 27b ist mit jedem der Spalten-Lese/Schreib-Schalter 93-1 bis 93-/7 verbunden.

Die Leistungstransformatoren 20 und 22 erregen daher die Spalten-Treiberleitüngen durch entsprechende Lese- und Schreibströme, während Leistungstransformatoren 24 und 26 die Erregung der Zeilen-Treiberleitung durch entsprechende Lese- und Schreibströme herbeiführen.

Der Spalten-Lese/Schreib-Schalter 90-1 enthält ein Paar Schalttransistoren 100 und 101. Der Kollektor des Schalttransistors 100 ist mit der Sekundärwicklung 21a und der Emitter über eine Diode 102-/7 aus einer Gruppe von Dioden 102-1 bis 102-/7 mit der Spalten-Treiberleitung 6-/77 verbunden, von denen jede jeweils an eine Spalten-Treiberleitung angeschlossen ist, die zusammen mit den anderen Spaltentreiberleitungen an die Spalten-Lese/Schreib-Schalter 91-1 bis 91-/7 bzw. jeweils zugeordneten Diodengruppen führen. Die Sekundärwicklung 103 eines Decodiertransformators 104 liegt parallel zur Basis-Emitterstrecke des Schalttransistors 100. Eine zusätzliche Sekundärwicklung 105 in Serie mit einer Diode 106 liegen parallel zur Emitter-Kollektorstrecke des Schalttransistors 100.

. Eine Klemme der Primärwicklung 107 des Decodiertransformators 104 läßt sich über einen Decodiertransistor 108 auf Erdpotential legen. Ein Widerstand 109 liegt parallel zur Primärwicklung 107. Die andere Klemme der Primärwicklung 107 liegt über eine Diode 110-1 und einem Widerstand 111 an Erdpotential. Die Sekundärwicklung 112 eines Auswahlübertragers 113 liegt parallel zum Widerstand 111, die Primärwicklung 114 des Auswahlübertragers 113 ist einmal mit dem positiven Pol 119 einer Spannungsquelle verbunden und zum anderen über einen Widerstand 115 und einen Treiber-Transistor 116 an Erdpotential legbar. Der Verbindungspunkt zwischen Diode 110-1 und Widerstand 111 ist über eine Diode 117 mit dem negativen Pol 118 einer Spannungsquelle verbunden, um negative Potentialabweichungen in der Wicklung 112 auszugleichen. Durch Einschalten des Decodiertransistors 108 und des Treibertransistors 116 entsteht in der Primärwicklung 107 ein Impuls, so daß der Schalttransistor 100 in seinen niederohmigen Zustand gelangt.

Der Emitter des Schalttransistors 101 ist mit einer Klemme der Sekundärwicklung 23a des Leistungstransformators 22 und sein Kollektor über eine Diode 125-/7

609 551/152

einer Gruppe von Dioden 125-1 bis 125-n mit der Spalten-Treiberleitung 6-/77 verbunden, von denen jede mit einer der Treiberleitungen verbunden ist, die andererseits auch den Dioden 102-1 bis 102-/? zugeordnet sind. Die Sekundärwicklung 126 des Decodiertransformators 127 liegt parallel zur Basis-Emitterstrecke des Schalttransistors 101. Eine zusätzliche Sekundärwicklung 128 des Decodiertransformators 127 und eine Diode 129 sind in Reihe geschaltet und liegen parallel zur Emitter-Kollektorstrecke des Schalttransistors 101. Die Primärwicklung 130 des Decodiertransformators 127 und ein dazu parallelliegender Widerstand 131 lassen sich über Decodiertransistor 108 auf Erdpotential legen. Die Primärwicklung 130 und ihr Parallelwiderstand 131 sind außerdem über eine Diode 132-1 und einen Widerstand 133 auf Erdpotential gelegt.

Der Widerstand 133 liegt parallel zur Sekundärwicklung 134 eines Auswahlübertragers 135. Eine Klemme der Primärwicklung 136 des Auswahlübertragers 135 ist mit dem positiven Pol 137 einer Spannungsquelle verbunden während sich die andere Klemme der Primärwicklung 136 über einen Widerstand 138 und einen Treibertransistor 139 auf Erdpotential legen läßt. Der Verbindungspunkt zwischen Widerstand 133 und der Diode 132-1 ist über eine Begrenzerdiode 140 mit dem negativen Pol 141 einer Spannungsquelle verbunden.

Durch gleichzeitiges Leitendmachen des Decodiertransistors 108 und des Treibertransistors 139 wird auch der Schalttransistor 10 leitend. Die Treibertransistoren 116 und 139 steuern über ihre jeweils zugehörigen Schaltungen in Verbindung mit jeweils gemeinsam hieran wahlweise anschaltbaren Decodiertransistoren wie Decodiertransistor 108, die jeweils einem der Spalten-Lese/Schreib-Schalter 90-2 bis 90-/7 mit angeschlossenen Dioden 110-1 bis HO-/? einerseits und 132-1 bis 132-/7 andererseits zugeordnet sind, die jeweilige Auswahl aus diesen Spalten-Lese/Schreib-Schaltern 90-1 bis 90-/7.

Vorzugsweise sind alle Spalten-Lese/Schreib-Schalter 90-1 bis 90-/7 gleich aufgebaut. Außerdem ähnelt jeder der Spalten-Lese/Schreib-Schalter 91-1 bis 91-/7 dem Spalten-Lese/Schreib-Schalter 91-1. Daher wird nur der Spalten-Lese/Schreib-Schalter 91-1 kurz beschrieben. Der Spalten-Lese/Schreib-Schalter 91-1 enthält auch ein Paar Schalttransistoren 150 und 151, die über Dioden 152-/7 und 153-/7 mit dem anderen Ende der Spalten-Treiberleitung 6-/n verbunden sind. Der Schalttransistor 150 ist mit einer bis auf die Leitung 6-m nicht dargestellten Gruppe von Spalten-Treiberleitungen über die Diodengruppe 152-1 bis 152-π verbunden. Der Schalttransistor 151 ist mit den genannten Spalten-Treiberleitungen über eine Gruppe von Dioden 153-1 bis 153-/7 verbunden. Der Schalttransistor 150 wird durch gleichzeitiges Leitendmachen des Treibertransistors 161 und des Decodiertransistors 160 eingeschaltet. Der Schalttransistor 151 wird durch gleichzeitiges Leitendmachen des Decodiertransistors 160 und des Treibertransistors 162 eingeschaltet.

Die Treibertransistoren 161 und 162 in Verbindung mit hier nicht dargestellten Decodiertransistoren, ähnlich dem Decodiertransistor 160, die den Spalten-Lese/Schreib-Schaltern 91-2 bis 91-/7 zugeordnet sind, steuern die jeweilige Auswahl hieraus.

Sowohl die Zeilen-Lese/Schreib-Schalter 92-1 bis 92-/7 und 93-1 bis 93-n als auch die Mittel zur Auswahl dieser Schalter sind vorzugsweise denjenigen ähnlich, wie sie mit Bezug auf die Spalten-Lese/Schreib-Schalter 90-1 bis 90-/7 und 91-1 bis 91-/7 beschrieben sind.

Die Zeilen-Lese/Schreib-Schalter 92-1 bis 92-n und 93-1 bis 93-/7 werden daher nur kurz beschrieben.
Der Zeilen-Lese/Schreib-Schalter 92-1 enthält die

•5 Schalttransistoren 200 und 201, die über Dioden 202-/7 bzw. 203-/7 mit einem Ende der Zeilen-Treiberleitung 5-/77 verbunden sind. Allgemein wiederum sind die Schalttransistoren 200 und 201 mit einer Gruppe von Zeilen-Treiberleitungen einschließlich der Leitung 5-m

ίο über die Diodengruppe 202-1 bis 202-/7 und 203-1 bis 203-/7 verbunden. Die Einschaltung des Schalttransistors 200 erfolgt durch gleichzeitiges Leitendmachen eines Treibertransistors 205 und eines Decodiertransistors 206. Der Schalttransistor 201 wird durch gleichzeitiges Einschalten der Treibertransistoren 206 und 207 leitend. Der Zeilen-Lese/Schreib-Schalter 93-1 enthält die Schalttransistoren 210 und 211, die über Dioden 212-n bzw. 213-n mit dem anderen Ende der Zeilen-Treiberleitung 5-m verbunden sind. Die Schalttransistoren 210 und 211 sind wiederum allgemein mit einer Gruppe von Zeilen-Treiberleitungen einschließlich der Zeilen-Treiberleitung 5-m über die Diodengruppen 212-1 bis 212-/7 und 213-1 bis 213-/7 verbunden.

Das Einschalten des Schalttransistors 210 erfolgt <' durch gleichzeitiges Leitendmachen der Treibertransistoren 215 und 216. Der Schalttransistor 211 wird durch gleichzeitiges Leitendmachen der Treibertransistoren 216 und 217 eingeschaltet.

Die Betriebsweise der Schaltung nach F i g. 2a, 2b und 2c wird anhand des Zuführens von Lese-Schreibströmen zur Dateneingabe in den in Magnetkerngruppe 7-6 der F i g. 2 dargestellten Magnetkern 3 beschrieben.

Nicht dargestellte Adressiervorrichtungen lassen gleichzeitig den Treibertransistor 116 und den Decodiertransistor 108 leitend werden, so daß die Basis-Emitterstrecke des Schalttransistors 100 ebenfalls leitend wird. Gleichzeitig veranlassen diese Adressierschaltungen das gleichzeitige Leitendwerden des Treibertransistors 161 und des Decodiertransistors 160, so daß auch die Basis-Emitterstrecke des Schalttransistors 150 leitend wird. Im bevorzugten Ausführungsbeispiel ist dabei der Leistungstransformator 20 immer noch nicht erregt, solange also der Schalttransistor 100 und der Schalttransistor 150 in den leitenden Zustand gelangen. Das geschieht aber sehr rasch, da die Schalttransistoren 100 und 150 überhaupt nicht unter Last geschaltet werden. In ihrem niederohmigen Zustand ergibt sich dann eine Reihenschaltung, in der die Spalten-Treiberleitung 6-m liegt. Diese Reihenschaltung besteht aus der Sekundärwicklung 21a, der Kollektor-Emitterstrecke des Schalttransistors 100, der Diode 102-/7, der Spalten-Treiberleitung 6-m, der Diode 152-/7, der Kollektor-Emitterstrecke des Schalttransistors 150 und der Sekundärwicklung 21 b.

25 Nanosekunden nach Leitendwerden der Schalttransistoren 100 und 150 wird ein Impuls der Treiberschaltung 43 zugeführt, so daß ein Rechteckimpuls an die Primärwicklung 40 des Leistungstransformators 20 angelegt wird. Dadurch wird aber dann ein Rechteckimpuls auch in den Sekundärwicklungen 21a und 2\b hervorgerufen, der der Spalten-Treiberleitung 6-m über die oben angegebene Reihenschaltung zugeleitet wird. Dieser Spannungsimpuls stellt somit einen Halbwähl-Schreibstromimpuls in der ausgewählten Spalten-Treiberleitung bereit.

Zur gleichen Zeit, in der der Treibertransistor 116 und der Schalttransistor 108 leitend werden, und damit der Schalttransistor 100, werden auch der Treibertransistor

207 und der Decodiertransistor 206 in den leitenden Zustand gebracht, so daß der Schalttransistor 201 ebenfalls leitend wird. Der Treibertransistor 217 und der Decodiertransistor 216 werden eingeschaltet, so daß auch der Schalttransistor 211 leitend wird. Die Schalttransistoren 201 und 211 gelangen also in ihren niederohmigen Zustand und vervollständigen hiermit eine Reihenschaltung für die Zeilen-Treiberleitung 5-/n, welche aus der Sekundärwicklung 276, der Kollektor-Emitter-Strecke, des Schalttransistors 211, der Diode 213-/7, der Zeilen-Treiberleitung 5-rn, der Diode 203-/7, der Transistorstufe 201 und der Sekundärwicklung 27a besteht.

25 Nanosekunden später wird dann ein Impuls der Treiberschaltung 73 zugeführt, um einen Rechteckimpuls in der Primärwicklung 70 des Leistungstransformators 26 zu erzeugen, so daß auch ein Rechteckimpuls in den Sekundärwicklungen 27a und 276 entsteht, der damit einen Halbwähl-Schreibstromimpuls in der ausgewählten Zeilen-Treiberleitung 5-m hervorruft. Wird angenommen, daß ein binäre-Eins-Bit im Magnetkern 3 der Magnetkern-Gruppe 7-6 gespeichert werden ^ soll, wobei die Blockier-Treiberschaltung 9-/n zu diesem Zeitpunkt nicht erregt ist, so daß die beiden HaIbwähl-Ströme in der Spalten-Treiberleitung 6-m und Zeilen-Treiberleitung 5-m einen ausreichenden Magnetfluß bereitstellen, dann wird dieser Magnetkern 3 in den zu bisher entgegengesetzten stabilen Zustand umgeschaltet. Soll ein binäre-Null-Bit im Magnetkern 3 gespeichert werden, wird die Blockier-Treiber-Schaltung 9-/7? so erregt, daß in Leitung 8-m ein Strom fließt, der zwar die gleiche Größe wie die des Spalten-Halbwählstromes aufweist, jedoch von demgegenüber entgegengesetzter Polarität ist, so daß dadurch ein Umschalten des Magnetkernes 3 verhindert wird.

Nach einem vorbestimmten Zeitintervall werden die Treiberschaltungen 73 und 43 abgeschaltet, so daß der Impuls in den Sekundärwicklungen 27a, 27b, 21a und 21 b abklingt. Die Dioden 75 und 45, die für das Zeitintervall des anliegenden Impulses leitend sind, sperren jetzt, so daß die vorher mit den Sekundärwicklungen einhergehenden Reihenschaltungen jetzt unterbrochen sind und unabhängig von den durch die jeweilige Reihenschaltung aus Widerstand 77 und Diode 76 sowie Widerstand 47 und Diode 46 gebildeten Parallelzweigen wieder Leerlaufbedingungen eintreten. Beim Abschalten des jeweils der Primärwicklung zugeführten Stromes werden die Dioden 46 und 76 leitend und unterbrechen so gleichzeitig mit dem Stromabfall die Zeilen- und Spalten-Treiberleitungen 5-m und 6-m. Die Widerstände 41 und 71 bilden einen Abschlußwiderstand, der auf den Impulsanstieg und das Dach eines jeweiligen Stromimpulses einwirkt.

Zur Erläuterung eines Lesezyklus anhand des Magnetkerns 3 in Magnetkern-Gruppe 7-6 wird angenommen, daß im Magnetkern durch einen vorangegangenen Schreibzyklus ein binäre-Eins-Bit gespeichert worden ist.

Der Treibertransistor 139 und der Decodiertransistor 108 werden in den leitenden Zustand gebracht, um den Schalttransistor 101 in seinen niederohmigen Zustand zu schalten. Ebenso werden der Treibertransistor 162 und der Decodiertransistor 160 eingeschaltet, um den Schalttransistor 151 in seinen niederohmigen Zustand zu bringen. Dadurch wird eine Reihenschaltung geschlossen, die aus der Spalten-Treiberleitung 6-m, der Kollektor-Emitter-Strecke des Schalttransistors 101, der Kollektor-Emitter-Strecke des Schalttransistors 151, den Dioden 125-n und 153-/? und den Sekundärwicklungen 23a und 236 des Leistungstransformators 22 besteht. Gleichzeitig werden der Treibertransistor 205 und der Decodiertransistor 206 in den leitenden Zustand geschaltet, um den Schalttransistor 200 in seinen niederohmigen Zustand zu schalten. Der Treibertransistor 215 und der Decodiertransistor 216 werden in den leitenden Zustand geschaltet, um den Schalttransistor 210 in seinen niederohmigen Zustand umzuschalten. Die leitenden Schalttransistoren 200 und 210 vervollständigen eine Reihenschaltung, die die Dioden 202-/7 und 212-/7 einschließt, die ihrerseits die Zeilen-Treiberleitung 5-/77 mit den Sekundärwicklungen 25a und 256 des Leistungstransformators 24 verbinden.

25 Nanosekunden nachdem der Schalttransistor 151 und die Schalttransistoren 101, 200 und 210 leitend geworden sind, werden Impulse auf die Treiberschaltungen 53 und 63 übertragen, so daß die zugehörigen Primärwicklungen 50 und 60 erregt werden. Dadurch wird in den Sekundärwicklungen 23a, 236, 25a und 256 je ein Rechteckimpuls erzeugt. Entsprechende Impulse in den Sekundärwicklungen stellen dann wie zuvor Halbwähl-Leseströme in den betreffenden Treiberleitungen bereit. Diese Leseströme schalten den in der Magnetkern-Gruppe 7-6 dargestellten Magnetkern 3 in seinen Anfangszustand um, so daß ein Ausgangsimpuls in der Leseleitung 8-/77 entsteht. Dieser Impuls wird dem Leseverstärker 10-m über eine symmetrische Eingangsschaltung 250 zugeführt, die jeweils ein Paar von Dioden 251 und 252 und Spulen 253 und 254 enthält, deren Verbindungspunkt die Leitung 8-/77 an Erdpotential legt. Der Ausgang des Leseverstärkers ist mit einer Detektorschaltung 255 verbunden. Um den Einfluß von Störimpulsen zu verringern und um eine bessere Unterscheidung zwischen ihnen und den Datenimpulsen zu erreichen, werden sowohl der Leseverstärker IO-/77 an seinem Toreingang 256 als auch der Detektor 255 an seinem Toreingang 257 je über einen Ausblendimpuls gesteuert.

Nach einem bestimmten Zeitintervall wird die Speisung der Leistungstransformatoren 24 und 22 unterbrochen, so daß der jeweils in den Sekundärwicklungen erzeugte Spannungsimpuls abfällt. Wie im oben beschriebenen Schreibzyklus werden die Dioden 55 und 65, die jeweils zwischen den Sekundärwicklungen der Leistungstransformatoren liegen, damit nichtleitend und begünstigen das Unterbrechen der mit den Sekundärwicklungen verbundenen Stromkreise so, daß diese in ihre Leerlaufbedingungen zurückfallen, und zwar ebenfalls wieder unabhängig von den parallel liegenden Reihenschaltungen, die jeweils aus Widerstand 57 bzw. 67 mit Diode 56 bzw. 66 bestehen. Die Dioden 56 und 66 werden jeweils beim Abklingen des den Leistungstransformator speisenden Stromimpulses leitend, und sorgen damit bei Stromabfall für rasche Unterbrechung der betreffenden Treiberleitungen.

Die Widerstände 51 und 61 bilden hier den Abschluß der Primärwicklungen mit entsprechendem Einfluß auf Impulsanstieg und Impulsdauer der jeweils anliegenden Impulse.

Für den Fall, daß der Magnetkern 3 in der Magnetkerngruppe 7-4 adressiert wird, liefert der Leistungstransformator 22 anstelle des Leistungstransformators 20 den Spalten-Schreibstrom und der Leistungstransformator 20 erzeugt dann anstelle des Leistungstransformators 22 den Spalten-Lesestrom. Die Lese- und Schreibströme für die Zeilen-Treiberleitungen, wie z. B. für Zeilen-Treiberleitung 5-m, sind dabei

die gleichen wie für die Kerne in beiden Magnetkerngruppen 7-4 und 7-6.

Die dargestellten Schaltungen sollen nur Beispiele für die Erfindung darstellen, wobei die verschiedensten Abänderungen möglich sind, ohne den Bereich der Erfindung zu verlassen. Beispielsweise können auch die Schaltanordnungen zur Auswahl der Treiberleitungen wesentlich verschieden von den hier beschriebenen sein. Es ist lediglich erforderlich, daß die Schaltanordnungen im jeweils leitenden Zustand vorgebbare Zeilen- und Spalten-Treiberleitungen mit den Leistungstransformatoren verbinden. Ebenso könnte es vorteilhaft sein, anstelle von je zwei Leistungstransformatoren nur einen vorzusehen, und zwar sowohl für Lese- als auch für Schreibströme der Spalten-Treiberleitungen und jeweils nur einen weiteren Leistungstransformator für Lese- und Schreibströme der Zeilen-Treiberleitungen. In diesem Fall ist es dann notwendig, bipolare Impulse

anstelle von unipolaren Impulsen in den Sekundärwicklungen der Leistungstransformatoren zu erzeugen. Es ist weiterhin möglich, nur einen einzigen Leistungstransformator für alle Treiberleitungen zu verwenden. Wie im vorhergehenden Fall muß dann dieser einzelne Leistungstransformator ebenfalls wieder an seinen Sekundärwicklungen bipolare Impulse anstelle von unipolaren Impulsen bereitstellen. Wenn so die Anzahl der Leistungstransformatoren auf einen anstelle von vier Leistungstransformatoren herabgesetzt wird, muß zwangsläufig dieser eine Leistungstransformator für eine wesentlich höhere Leistung ausgelegt sein als einer der Leistungstransformatoren in den vorangegangenen Ausführungsbeispielen. In beiden Fällen werden aber die Schaltanordnungen zum Anschalten der Treiberleitungen nach wie vor vorzugsweise vor Erregen der Sekundärwicklungen des Leistungstransformators geschlossen.

Hierzu 4 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   1. Schaltungsanordnung zur Auswahl von gleichpotential- bzw. erdpotentialfreien Treiberleitungen in Magnetkernmatrizen, welche in Form von Spalten- und/oder Zeilenleitungen Treiberimpulse auf ausgewählte Magnetkerne zu übertragen vermögen, wobei zur Bereitstellung der Treiberimpulse in allen Spalten- bzw. Zeilenleitungen gemeinsame Lese- und Schreibleistungstransformatoren vorgesehen sind, die über durch Decodierschaltungen selektiv anschaltbare, mittels Trenndioden mit den Leistungstransformator-Sekundärseiten in Verbindung stehende Wicklungen von Schreib- und Lese-Decodiertransformatoren, die jeder Zeile und Spalte zugeordnet sind, Treiberimpulse, auf die jeweils ausgewählten Spalten- und/oder Zeilenleitungen übertragen, dadurch gekennzeichnet, daß sowohl die Sekundärseiten (23a, 236; 27a, 276) der Lese-Leistungstransformatoren (22, 26) für die Spaltenleitungen (z. B. 6-m) bzw. für die Zeilenleitungen (z. B. 5-m) als auch die Sekundärseiten (21a, 21 6; 25a, 256) der Schreib-Leistungstransformatoren (20, 24) für die Spaltenleitungen (z. B. 6-m) bzw. für die Zeilenleitungen (z. B. 5-m) mit ihren jeweiligen Enden an eine Anzahl von Reihenschaltungen angeschlossen sind, die jeweils die elektrische Trennung bzw. Entkopplung zwischen den an die Lese-Leistungstransformatoren (22, 26) angeschlossenen und den an die Schreib-Leistungstransformatoren (20, 24) angeschlossenen Leitungen gewährleistet, wobei die Reihenschaltungen aus einem ersten gleich- oder erdpotentialfreien mittels eines jeweils zugeordneten ersten Decodiertransformators (z. B. 127) wahlweise zwischen Ein- und Auszustand umschaltbaren Lese- bzw. Schreib-Schalttransistor (z. B. 101), aus einer hiervon verzweigenden ersten Gruppe für die Lese- oder Schreibimpulse in Durchlaßrichtung gepolter Trenndioden (z. B. 125-1 bis 125-n), aus einer Gruppe von jeweils an die Trenndioden (z.B. 125-1 bis 125-λ) angeschlossenen Spaltenleitungen (z. B. 6-m), bzw. Zeilenleitungen (z. B. 5-m), aus hiermit verbundenen, zu einer zweiten Gruppe zusammengefaßten, für die Lese- oder Schreibimpulse in Durchlaßrichtung gepolten Trenndioden (z. B. 153-1 bis 153-/?) und aus einem hierfür gemeinsamen zweiten, gleich- oder erdpotentialfreien, mittels eines jeweils zugeordneten zweiten Decodiertransformators wahlweise umschaltbaren Lese- bzw. Schreib-Schalttransistor (z. B. 151) bestehen, die Spalten- und Zeilenleitungsgruppen innerhalb eines jeweiligen Spalten- bzw. Zeilen-Lese/Schreibschalters (z. B. 90-1) über die Trenndioden (z. B. 102-n, 125-n) mit den Schalttransistoren (z. B. 100,101) verbunden sind, die jeweilige Anzahl der Trenndioden (z. B. 125-1 bis 125-/7) in den Spalten- und Zeilenleitungsgruppen gleich der Anzahl der genannten Reihenschaltungen ist und die jeweilige Polung der Trenndiodengruppen gleiche Polung aller Trenndioden (z. B. 125-1 bis 125-/7) einer Gruppe voraussetzt.

   2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sowohl die Schreibwicklung (z. B. 21a, 216) als auch die Lesewicklung (z. B. 23a, 236) des Leistungstransformators aus zwei zumindest annähernd gleichen Wicklungshälften besteht, die über eine erste, bei Anlegen von Treiberimpulsen jeweils leitende Diode (z. B. 45, 55) miteinander verbunden sind, wobei jeweils die verbleibenden freien, mit den Lese- und Schreibleitungen (z. B. 6-m) zu verbindenden Wicklungsenden durch eine Serienschaltung bestehend aus einem Widerstand (47, 57) und einer zweiten Diode (46, 56) mit bezüglich der Wicklungsenden gleicher Polung wie die erste Diode (45,55) überbrückt sind.

   3. Schaltungsanordnung nach den Ansprüchen 1 ίο und 2, dadurch gekennzeichnet, daß zwischen Basis und Emitter der Schalttransistoren (z. B. 100, 101) jeweils eine erste Sekundärwicklung (103, 126) des jeweiligen Decodiertransformators (104, 127) angeschlossen ist, der eine zweite Sekundärwicklung (105, 128) besitzt, deren eines Ende jeweils am Verbindungspunkt der Schalttransistoren (100, 101) mit den Leseimpuls-Trenndioden (125-/J, 153-/7) bzw. Schreibimpuls-Trenndioden (102-n, 152-n) angeschlossen ist, und deren anderes Ende jeweils mit

   ίο einer Diode (106, 129) verbunden ist, die ihrerseits mit dem jeweils zugeordneten Verbindungspunkt der Schalttransistoren (100, 101, 150, 151) mit den Sekundärwicklungshälften (21a, 216, 23a, 236) der Leistungstransformatoren (20, 22) in derartiger Polung verbunden ist, daß die Schalttransistoren die jeweils erforderliche Betriebsspannung erhalten.

   4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die jeweilige Primärwicklung der Decodiertransformatoren (z. B.

   104) an ihrer einen Seite mit einem Decodiertransistor (z. B. 108) und an ihrer anderen Seite mit transistorgesteuerten Auswahlübertragern (z. B. 113) verbunden ist, wobei jeder Auswahlübertrager (z.B. 113) einer der Anzahl der Spalten- bzw. Zeilenleitungsgruppen entsprechenden Anzahl von Spalten- bzw. Zeilen-Lese/Schreibschaltern (z. B. 90-1) zugeordnet ist.