DE1499219A1 - Einrichtung zur Umwandlung einer Zahl einer ersten Basis in eine Zahl einer zweiten Basis - Google Patents
Einrichtung zur Umwandlung einer Zahl einer ersten Basis in eine Zahl einer zweiten BasisInfo
- Publication number
- DE1499219A1 DE1499219A1 DE19651499219 DE1499219A DE1499219A1 DE 1499219 A1 DE1499219 A1 DE 1499219A1 DE 19651499219 DE19651499219 DE 19651499219 DE 1499219 A DE1499219 A DE 1499219A DE 1499219 A1 DE1499219 A1 DE 1499219A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- register
- base
- digit
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/504—Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Complex Calculations (AREA)
Description
ρ Ate ntanwalt dipl-ing. η. ε. Böhmer
703 BÖBLINGEN SINDELFINGER STBASSE 49
FERNSPSECHER (0 70 31) 6 6130 40 j 49921 9
Böblingen, ll\ bi-sz
Dr. Expl.
Anmelderin:
Amtl. Aktenzeichen:
Aktenzeichen d. Anm.:
International Business Machines Corporation, Armonk 10 504, N. Y.
Neuanmeldung
Docket 11 155/11 187
Docket 11 155/11 187
einer zweiten Basis
Die Erfindung betrifft eine Einrichtung zur Umwandlung einer Zahl einer
ersten Basis in eine Zahl einer zweiten Basis, mittels Addition der niedrigsten
Ziffernwerte aller Potenzen der Zahl der ersten Basis ausgedrückt in Zahlen der zweiten Basis.
Die Basiswandlung von Zahlen wird in datenverarbeitenden Maschinen
häufig erforderlich. Es gibt dafür mehrere Gründe. Die Verarbeitung
von Dezimalzahlen oder Zahlen im Sterling-System ist nach dem Aufbau
datenverarbeitender Einrichtungen nicht die vorteilhafteste, denn die Binärdarstellung hat im Hinblick auf die derzeit benutzten Bauelemente
der Anlagen Vereinfachungen zur Folge. Andererseits muß die Ausgabe oder die Anzeige der Bedienungsperson leichter lesbar gemacht werden
als es bei Binär dar stellung der Fall wäre. Es ist deshalb die Umwandlung
aus der einen in die andere Zahlendarstellung notwendig. Das trifft auch zu, wenn Tasteneingaben in eine Rechenmaschine erforderlich werden.
Es ist bekannt zur Basiswandlung von Binär zahlen die niedrigsten Stellen aller Zweierpotenzen der Binär zahlen, ausgedrückt in Zahlen der gewünschten
Baäs unter Vernachlässigung von Überträgen zu addieren und solche
909839/1162
■- 2 -
Additionen auch für die höheren Stellen der Binärzahl durchzuführen und
dabei die Überträge aus der niedrigsten Stelle zu berücksichtigen. Die
vorliegende Erfindung geht von diesem Stande der Technik aus. Sie führt
die Addition der niedrigsten Stellen aller Potenzen der ersten ^ksis ebenso
durch, wie es bei bekannten Einrichtungen geschieht. Für die höheren Stellen der Potenzen der ersten Basis werden jedoch keine die Berücksichtigung
der Überträge erzwingenden Additionen vorgenommen. Vielmehr wird die
erstgenannte Addition wiederholt, nachdem nach der Bildung der ersten Ziffer
der Zahl der zweiten Basis die Ausgangszahl umgeformt wurde. Da die
Wiederholung der Additionsvorgänge nicht mit immer derselben Einrichtung erfolgt, ist der Aufwand für die erfindungsgemäße Einrichtung wesentlich
kleiner als für bekannte.
Gegenstand der Erfindung ist demnach eine Einrichtung zur Umwandlung einer
Zahl einer ersten Basis in eine Zahl einer zweiten Basis mit Addition der niedrigsten Ziffernwerte aller Potenzen der Zahl der ersten Basis ausgedrückt
in Zahlen der zweiten Basis, mit dem Merkmal, daß die in einem. Register enthaltene Zahl der ersten Basis stellenweise abgetastet, durch
einen Äquivalenz-Generator für jede Stelle das zugeordnete Äquivalent, ausgedrückt
in Zahlen der zweiten Basis, gebildet und die niedrigsten Stellen der Äquivalente in einem einstelligen Akkumulator aufaddiert werden; daß
der erhaltene Summenwert in einer Subtrahier-Einrichtung von der Ausgangszahl
subtrahiert und wieder in das Regisfe* übertragen wird, daß die
Differenz mittels der Subtrahier-Einrichtung durch die zweite Basis dividiert
und zum Register übertragen wird, und daß diese Operationen solange wiederholt werden als der Inhalt des Registers von Null verschieden ist.
Als besonders vorteilhaft hat es sich erwiesen die zur Umformung der
Ausgangs zahl erforderliche Subtraktion und Division durch teilweise die gleiche» Einrichtung vornehmen zu lassen. Durch Verbinden des Ausgangs
der Subtractions einrichtung mit dem Subtrahendeneingang über eine Ver-
909839/1162
1493219
zögerung,, die der Größe der zweiten Basis angepaßt ist, läßt sich in einem
Durchgang des Dividenden ein Quotient erzielen. Für den SpezialfalT der
Binär-Deziaaaal-Umwandlung beträgt diese Verzögerung zwei Bitstellen;
anschließend wird der Quotient um eine Bitstelle verschoben, wodurch sich
eine Division durch 10 ergibt.
Weitere Merkmale sind den TJnteransprüchen zu entnehmen. Das nachfolgend
beschriebene Äusführungsbeispiel wird durch Zeichnungen erläutert.
9 0-9-8-3-9 AtT β 2
Fig. 1 bis 6 zeigen ein Ausführungsbeispiel unter Berücksichtigung
der verschiedenen Funktionsschritte.
Zum Verständnis der Erfindung ist es wichtig zu erkennen, daß die Erfindung
nicht auf wiederholter Subtraktion des Divisors in bekannter Weise beruht.
Es wird zwar eine Subtraktion vorgenommen, aber für jede Binärstelle
ist höchstens eine Subtraktion vorgesehen. Um z. B. 5 wiederholt .von 100.000
zu subtrahieren, um den Quotienten zu erhalten, sind 20.000 Subtraktionen erforderlich.
Die Zahl lOOßOO in Binärdarstellung umfaßt jedoch weniger als Stellen. In Übereinstimmung mit der vorliegenden Erfindung wird die Division
mit weniger als 20 Subtraktionsvorgängen ermöglicht.
Eine eingehendere Darstellung der hier benutzten Begriffsbildung kann nützlich
sein. Die Zahl 25 wird in der Binärdarstellung durch die Bezeichnungen
"Ja" oder "Nein" an bestimmten aus fünf Stellen wiedergegeben:
Stellenwert 16 8 4 2 1
Bezeichnungen für 25 Ja Ja Nein Nein . Ja
Die oben angegebenen Binärstellen stehen für die Werte 1, 2, 4, 8 und 16.
Die Bezeichnungen "Ja"/"Nein" werden in dieser Technik allgemein durch "1" und "0" dargffitellt. Jede Stelle enthält auf alle Fälle eine Bezeichnung,
so daß die Binärzahl 5 durch 00101 dargestellt wird. Gemäß der Erfindung wird jede Stelle nicht häufiger als einmal durch eine Subtraktion bearbeitet.
Wie später noch genauer ausgeführt werden wird, werden bei dem Ausführungsbeispiel
zur Division durch 5 die zwei niedrigsten Stellen (mit dem
Stellenwert 1 und 2) nicht einer Subtraktion unterzogen, während eine solche für die übrigen Stellen stattfindet.
90983-9/1162
U99219 V
Die theoretische Grundlage der Erfindung besteht darin, daß eine einzige
Subtraktion der richtigen Zahl stattfindet, statt der schwerfälligen wiederholten
Subtraktion des Divisors. Wie später noch besser einleuchten wird,
besteht die Subtraktion nach der Erfindung tatsächlich in der Subtraktion von X - Y ® X = (1 - Y) X, für Y<1. Der Quotient wird unmittelbar gewonnen und
zwar durch nur eine einzige Operation für jede Dividendenstelle, Beim Ausführungsbeispiel
lautet die theoretische Formel X - 4X/5 = X/5.
Um spätere theoretische Überlegungen zu .erleichtern., soll hier zunächst
eine vollständige Teiloperation im einzelnen beschrieben werden. Vorauszuschicken ist, daß .das Ausführungsbeispiel für die Teilung durch 5 spezialisiert ist. Beim Ausführungsbeispiel muß der Dividend durch den Divisor
ohne Rest teilbar sein. Diese Beschränkung wird weite· unten noch
näher erörtert werden.
Als erstes Beispiel wird die Zahl 25, die in Binärdarstellung 11001 lautet,
in Betracht gezogen. Der Teilvorgang wird am besten unter Beachtung der Zeichnungen verstanden. Die binäre Darstellung llflOl wird der Subtraktionseinrichtung
serienweise mit der niedrigsten Ziffer voran als Minuend eingegeben,' Die Subtraktionseinrichtung ist in jeder Hinsi cht konventionell;
wenn ein Borgwert erzeugt wurde, wird dieser zur Benutzung bei der Subtraktion
in der folgenden Stelle gespeichert. - .
Fig. 1 zeigt symbolisch den Zustand der Schaltung, unmittelbar vor der ersten
Subtraktion. Tatsächlich würden die Bits in einem Bit-Register gespeichert
und der Subtraktons einrichtung serienweise über gesteuerte T or schaltungen
zugeführt werden. Auch die iii Blockdarstellung gezeigten Verzögerungsregister
wären in Wirklichkeit durch Taktimpulse gesteuert. Solche Einzelheiten wurden weggelassen, da die serienweise Verarbeitung von Daten
909839/1162
unter Zuhilfenahme von Taktimpulsen bekannt sind.
Die beiden Verzögerungsregister sind anfangs auf "0" gesetzt. Die erste in
die Subtraktions einrichtung einlaufende Zahl, eine binäre "1" wird mit dem
Subtrahenden "θ" behandelt. Wenn eine binäre 11O" von einer 11I" abgezogen
wird, ergibt sich eine "1", die als erste Stelle am Ausgang erscheint (Fig. 2).
Diese wird gleichzeitig im ersten Verzögerungsregister der Rückkopplungsr
schleife gespeichert. Die in diesem Register zunächst enthaltene Null wird zum anderen Verzögerungsregister, das mit dem Eingang der Subtrahiereinrichtung
verbunden ist, weitergeschoben.
Aus Fig. 2 geht weiter hervor, daß die Subtraktions einrichtung bei der nächsten Stellenzeit einen Minuenden "O" und einen Subtrahenden "0" sieht. Die
Differenz ist natürlich "0" und diese erscheint, wie aus Fig. 3 ersichtlich,
am Ausgang und gleichzeitig im ersten Verzögerungsregister. Die dort vorher gespeicherte 11I" gelangt zum anderen Verzögerungsregister.
Jetzt sind am Eingang der Subtraktions einrichtung der Minuend "0" und der
Subtrahend "1". Das Ergebnis der Subtraktion ist natürlich eine "1" und die
Speicherung eines Borgwertes in der Subtraktiaiseinrichtung. Die tatsächliche
Subtraktion ist nichts anderes als die übliche Subtraktion von Binär zahlen. Das Ausgangs signal wird wiederum in die Rückkopplungsschleife
geschoben (Fig. 4). ■
Jetzt sind ein Minuend "1" und ein Subtrahend 11O11 die Eingangssignale der
Subtraktions einrichtung (Fig. 4). In letzterer ist aber ein Borgwert ge- .
speichert. In der vierten Stellenzeit (Fig. 5) ist deshalb der Ausgangswert der Subtraktion eine "0". Es erfolgt wiederum eine Verschiebung
in die Rückkopplungsschleife.
909839/1162
H99219
Zur fünften Stellenzeit sind die beiden Eingänge der Subtraktionseinrichtung
"l" und das Resultat ist 11O". Nach diser Subtraktion (Fig. 6) ist die Division
vollendet und die Schaltung ist selbsttätig zu ihrer normalen Lage zurückgekehrt»
Die Ausgangs signale waren (höchste Stellenwerte voraus) 00101; dies ist natürlich die Binär-Darstellung von 5 und damit der richtige Quotient:
die Zahl 25 : 5 ergibt 5.
Da die Zähl X (im Beispiel 25) dem Minuendeneingang einer Subtraktionseinrichtung
zugeführt und die Zahl X/5 als Ausgangswert erhalten wurde,
ist es unleugbar, daß die Zahl 4X/5 der Subtrahendeneingang gewesen sein
muß. Die folgenden Ausführungen sollen zeigen, daß diese Beziehung als allgemeine Regel gilt.
Die im Ausfihrungsbeispiel gezeigte Schaltung ist so ausgelegt, daß sie
"0" von den ersten beiden niedrigsten Stellen des Dividenden subtrahiert. Es ist damit vorausgesetzt, daß in jedem Falle der Division einer durch
5 ohne Rest teilbaren Zahl die beiden Stellen niedrigster Ordnung des Dividenden
in Binär-Dar stellung gleich den beiden Stellen niedrigster Ordnung
des Quotienten sind. Es soll gezeigt werden, daß dies beim benutzten Darstellungssystem notwendigerweise der Fall ist.
Diese notwendige Beziehung kann durch die Betrachtung des bekannten Ver—
fahr ens der Multiplikation einer Binärzahl mit 5 bewiesen werden. Die Binärzahl
9, die durch 1001 dargestellt wird, soll als Beispiel dienen. Bekanntlich
wird die Binärzahl 1001 durch Verschiebung um eine Stelle der Binär-Darstellung mit zwei multipliziert. Es wird also 2 Qy 1001 verwirklicht
durch die nachfolgend dargestellte (gewöhnlich durch eine Verzögerungsschaltung für eine Bitzeit verwirklichte) Verschiebung: 1001 0 2= lOOlO.
903839/1162
U99219 8
Eine zweite Verschiebung um eine Stelle ergibt die Multiplikation mit zwei
zusammen also um vier mit dem Ergebnis 10010 (^) 2 = 100100. Eine Multiplikation
mit vier verschiebt also bei-jeder ganzen Zahl alle "l"-Ziffern vollständig aus den zwei unteren Stellen heraus. Diese werden natürlich
dann durch "0" ersetzt. Um die Multiplikation- mit 5 durchzuführen, wird
der Ausgangswert addiert. Es ergibt sich dann
100100 (4 φ 9)
+ 1001 (1 φ 9)
1011.01 (5 φ 9).
+ 1001 (1 φ 9)
1011.01 (5 φ 9).
Obwohl die Zahl 9 als Beispiel gewählt wurde, ist es doch einzusehen, daß
die gefundene Beziehung Allgemeingültigkeit hat. Die Multiplikation einer
Binär zahl mit 4 drückt sich immer in einer Stellenverschiebung um zwei
Stellen aus. Wenn "1"-Bits in den ersten zwei Stellen vorhanden sind, so ■
werden sie immer entfernt und durch "O" ersetzt. Multiplikation mit 5 ist
immer ausgedrückt durch die Addition des ursprünglichen Faktors zu dem Produkt aus viermal dem Faktor. Auf alle Fälle werden also die beiden
niedrigsten Stellen zu "0"-Werten addiert und die beiden niedrigsten Stellen
der Zahl und ihres fünffachen Wertes sind demnach identisch.
Das ebengenannte Beispiel zeigte, daß der fünffache Wert einer Zahl dieselben
beiden niedrigen Stellen hat wie die Zahl selbst; die ursprüngliche
Zahl ist aber auch sicher der Quotient bei der Division der größeren Zahl
durch 5. Das ist ein Beispiel mathematischer Umkehrung. Mit anderen
Worten, wenn eine Zahl fünfmal so groß ist wie eine andere und beide haben dieselben zwei niedrigsten Stellenwerte, so folgt aus der Definition
einer Division, daß ein Fünftel einer größeren Zahl dieselhen beiden
niedrigsten Stellenwerte hat wie die größere Zahl.
Der vorstehende Beweis beruht auf der Annahme, daß die ursprüngliche,
zu multiplizierende Zahl durch die niedrigste Stelle vollständig beschrieben
909839/1162
ist. Eine Binär dar stellung kann natürlich unendlich lang sein, z. B. mit
Stellenwerten der folgenden Art:
"2°° ... 8*4 2 1 1/2 1/4 1/8 1/16 1/32 1/64 ... 1/2°°.
Wenn in irgendeiner Stelle eine binäre "1" auftritt, erfordert eine richtige Multiplikation, daß diese und alle höherwertigen Stellen in die Verschiebung
und in die Addition eiifoezogen werden. Das ist nur eine Frage der richtigen
und vollständigen Handhabung und nicht eine Beschränkung für den Beweis» Es bleibt auch weiterhin richtig, daß die ersten beiden bedeutungsvollen
Stellen niedrigster Ordnung des binären Quotienten einer durch fünf zu teilenden
Binärzahl als identisch mit den niedrigsten Stellen des Dividenden vorausgesagt
werden können.. Ein ernstes Behandlungsproblem ergibt sich dann, wenn
nicht sicher ist, daß der Quotient eine ganze Zahl ist. In diesem Falle treten
in der Formel die binären Bruchstellen auf (z. B. 1/2, 1/4, 1/8 usw.) und die
wahre Binärzahl kann unendlich lang sein. Der Ausdruck "ohne Rest-teilbar"
kann eine Reihe von Bedeutungen haben, Überlegungen jedoch hinsichtlich de's
oben angeführten Beweises für die Voraussage der Quotientenstellen niedriger
Ordnung ergeben jedoch, daß für die vorliegende Erfindung eine Zahl
als durch den Divisor ohne Rest teilbar angesehen werden kann, wenn der
Quotient nicht unendlich lang ist. Eine unendliche Zahl kann nicht unmittelbar
nach der vorliegenden Erfindung behandelt werden, da Aufbau und Zeit jedes praktische System auf endliche Werte beschränken. Ausreichende Annäherungen
für spezielle Fälle bieten sich jedoch dem Fachmann an.
Die Erfindung entstand für den Gebrauch mit ohne Rest teilbaren Zählen und
ein wichtiges Anwendungsgebiet liegt bei dieser Verwendung. Von Bedeutung
kann es dabei sein, daß zufriedenstellende Näherungen verfügbar sind, .so daß
die Erfindung allgemeiner angewendet werden kann. Dabei ist zu berücksichtigen, daß die Existenz von "(^'-Bezeichnungen in allen Stellen niedriger Ordnung
jenseits einer gegebenen Stelle des Dividenden nicht allgemein bedeutet,
daß diese Stellen niedriger Ordnung vernachlässigt werden dürfen. Es ist
909839/1162
H99219
nämlich möglich, daß eine "l" in den binären Bruchstelen des Quotienten
auftritt. Deshalb sollte die erste berechnete Stelle innerhalb der geforder-.ten
Genauigkeitsgrenze liegen. Das kann nur z. B. die-Binärstelle sein,
die ■ ■ ■ darstellt. Um die Möglichkeit eines Quotienten von unendlicher
Länge auszuschließen, könnte eine ohne Rest teilbare, sich dem Dividenden
annähernde Zahl gewählt werden. Die binäre Zahl 7 wird richtig geschrieben:
^ - .
8 4 2 1
Stellenwert:
Ebenfalls korrekt ist die folgende Schreibweise:
St.Wert 8 4 2 11/2 1/4 1/8 1/16 1/32 1/64 1/128... 1/2«
0110 1 1 Γ 1 1 11...1
Eine dernWert 7 annähernde Darstellung mit "1" in allen Bruchstellen bis zu
rrzrr ist ohne Rest teilbar. Bei einem solchen Annäherungswert kann die vorliegende
Erfindung vollständig arbeiten. Andererseits wäre eine Annäherung an den Wert 7 durch "1" in allen Bruchstellen bis zu 1/64 nicht ohne Rest
teilbar und wäse deshalb eine ungenügende Annäherung für die Verwendung
mit der vorliegenden Erfindung.
Bei der früheren Beschreibung wurden die Zeichnungen zur Erläuterung der
Operationsschritte für die Division von 25 : 5 herangezogen. Die Division
einer passend angenäherten 7 : 5 wird in verkürzter Art beschrieben werden,
da die früher genannten Einzelheiten auch hier gelten und zur Vermeidung
von Wiederholungen weggelassen werden.
Bin. Stell.Wert 8 4 2 1 1/2 1/4 1/8 1/16 1/32 1/64 1/128
Binäre (Näh.) 0 110 1 1 11 1 I 1
909839/1162
Teile nach der Erfindung
Binäre 7 (Näh.)s
Subtrahend
Subtrahend
Durch Vorhersage
der niedrigen Stellen und zweimalige
Verschiebung 0
der niedrigen Stellen und zweimalige
Verschiebung 0
Vorhersage
Die erzeugte Zahl bedeutet 1 + 1/4 + 1/8 + 1/64 + 1/128 = 1 + 0, 25 +
O, 125 + 0,, 0156 + 0, 0078 = 1, 3984. Das ist offensichtlich eine gute
Annäherung an das wahre Ergebnis 7/5 * 1,4. Größere Genauigkeit
könnte noch durch Vermehrung der unteren Stellenzahl erreicht werden.
Es ist dem Fachmann, natürlich auch klar, daß es einfach ist,
"l"-Bezeichnungen in alle niedrigen, in die Subtraktionseinrichtung
einlaufenden Stellen einzufügen, bis tatsächlich eine "1" in einer bestimmten Stelle vorgefunden wird. Die erste vorgefundene "1" würde
dann unterdrückt und die übrigen Stellen mit ihrem gegebenen Wert durchgelassen. Wenn die hier beschriebene Annäherung benutzt wird,
so werden die Quotientenstellen niedriger Ordnung mit vollständig ausreichender Genauigkeit vorhergesagt.
Die vorstehenden Bemerkungen zur Näherung sind kein Teil der Erfindung; sie wurden nur erwähnt, um die Möglichkeiten und die allgemeine
Anwendbarkeit der Erfindung zu zeigen.
Es sind natürlich auch noch andere Methoden der Vorhersage für die
Quotientenstellen niedriger Ordnung denkbar. Unabhängig von dieser
Vorhersage-Art muß jeweils der bekannte Teil des Quotienten mit , einem Faktor multipliziert werden, der kleiner ist als der Divisor
zwecks nachfolgender Subtraktion vom Dividenden. Wenn der Dividend
in einer vorgeschriebenen Form der Darstellung ist, kann der Subtraktions-
9098397 1182
U39219
- Site il des Quotienten neue endgültige.Inforraationen über.den Quotienten liefern
und die früheren Schritte werden mit der neuen Information über den Quotienten wiederholt. Es findet eine ständige Wiederholung statt, die s folie ßlich alle
Stellen des Quotienten bestimmt.
Der Ausdruck vorgeschrittene Form der Darstellung soll eine solche Form
bedeuten, bei der die verschiedenen Codebez eichnungen unabhängige numerische
Bedeutung haben, so daß von ihnen an jeder Stelle Subtraktionen zur Erzeugung
verschlüsselter numerischer Ergebnisse stattfinden können; diese
Ergebnisse bestehen in der Differenz unabhängig von weiteren Subtraktionen
an höheren Stellen. Die Binärdarstellung ist mit dieser Definition vereinbar.
Wenn z. B. eine 11I" oder 11O" von einer Binärzahl an der Stelle 4 abgezogen
wird, entsteht am Differenzausgang ein Ergebnis,, das durch spätere Subtraktionen
an der Stelle 8 oder höheren Stellen unbeeinflußt bleibt.
Es leuchtet weiterhin ein, daß jede Quotientenstelle mit einem Wert multipliziert
werden muß, der ausschließlich von einer Dividendenstelle bestimmt
wird. Das Binärsystem ist. dieser Bedingung angepaßt. Eine "l" in der zweiten
Stelle liefert nämlich bei Multiplikation mit 4 eine "1" in der 8. Stelle des Subtrahendeneingangs der Subtraktionseinrichtung. Das Produkt ist deshalb
wertgleich einer einzigen Minuendenstelle', da eine "l" in jeder anderen
Ouotientenstelle bei der Multiplikation rrit 4 nie einen Wert gibt, der in der
3. Stelle des Subtrahendeneingangs erscheint.
Schließlich ist festzuhalten, daß das erhaltene Teilergebnis von der Beziehung
zwischen den ursprünglichen vorausgesagten Stellen des Quotienten und dem Multiplikationsfaktor abhängt, mit dem der Quotient bearbeitet wird.
Beim Ausführungsbeispiel waren die vorausgesagten Stellen des Quotienten
Ti/ 5. Die Multiplikation durch Stellenverschiebung ist natürlich gleich einer
Multiplikation mit 2 hoch der Zahl von Stellenverschiebungen. Beim Ausführungsbeispiel
wurde X/5 multipliziert mit 4 (durch Verschiebung um zwei
Stellen) mit dem Ergebnis 4 X/5. Solange die Faktoren und die numerischen
; 903339/1162 . ,.,■ -.
H99219
4%
Systeme den eben besprochenen einschränkenden Bedingungen genügen,
liefert jedes Aus gangs signal der Subtraktions einrichtung neue endgültige
Information über den Quotienten. Es ist klar, daß andere vorausgesagte
Stellen und andere Faktoren des Quotienten ebensogut arbeiten können. Sobald einmal ein sich wiederholendes Aus gangs signal vorhanden ist,
das mit den gegebenen Einschränkungen multipliziert werden kann, ergibt
sich der richtige Quotient unmittelbar aufgrund der theoretischen Grundlage der Erfindung.
Abwandlungen des Verfahrens sind naheliegend. Zur Division einer ohne
Rest teilbaren Binärzahl durch drei ist es nur erforderlich, daß im Rückführungskanal
vom Ausgang der Subtraktions einrichtung zum Subtrahendeneingang
derselben eine Verzögerung um eine Stelle eingebaut ist. Für die Division einer binär codierten Dezimalzahl, die ohne Rest dtaeh 11 teilbar
ist, wird eine Verzögerung um eine Stelle erforderlieh und die Vorsorge,
daß jede Stelle in Parallelform angeboten wird.
Ein weiteres wichtiges Anwendungsgebiet der Erfindung ist die Umwandlung
von Zahlen eines Zahlensystems in Zahlen eines anderen Zahlensystems. Zur Erleichterung des Verständnisses soll©** noch einmal auf das binäre
Zahlensystem eingegangen werden. Bei der Binärdarstellung z. B. der Zahl 154 in der Form:
Stellenwert: 1 2
Stellenbezeichnung: 0 1
Entsteht die Gesamtzahl durch einfache Addition der SteEenwate jener Stellen,
bei denen die Stellenbezeichnung 11I" ist; im Beispiel 128 + 16 + 8 + 2 » 154.
Weiterhin hat jede Stellenbezeichnung eine unabhängige Bedeutung, die sich
nur auf den Wert der Stelle bezieht, an der sie auftritt. Wenn also in der
' «AD ORIGINAL9 &9 8 3-9/U6 2
.4 | , 8 | 16 | 32 | 64 | 128 |
0 | 1 | 1 | 0 | 0 | 1 |
H99219
Binärdarstellung die Stellenbezeichnung "1" beim Stellenwert 128 auftritt,
so ist damit festgelegt, daß die endgültige Zahl wenigstens den Wert 128
hat. Die Anwesenheit einer "1" bei einem anderen Stellenwert bestimmt Zahlen, die zu dem Wert Ϊ28 zu addieren sind. Die Anwesenheit einer
"0" als Stellenbezeichnung bedeutet, daß keine Addition zu machen ist.
Die bloße Anwesenheit der 11I" am Stellenwert 128 definiert also eine
Zwischensumme, die ein Teil der endgültigen Zahl ist, unabhängig von
den übrigen Stellenbezeichnungen.
Dieser Zusammenhang der Zahlenwerte ist die klassische, oft benutzte Art.
Sie trifft auch auf das Dezimalsystem zu. Die Zahl 58. 024 stellt sich so dar:
Stellenwert: 1 10 100 1.000 10.000
Stellenbezeichnung: 4 2 0 8 5.
In diesem Falle zeigt die Stellenbezeichnung, 4>
an, daß die endgültige Zahl vier Teile des Stellenwertes enthält, der 1 ist. Das ist unabhängig von der
Zahl der Stellenbezeichnungen. Ebenso zeigt im vorstehenden Beispiel die acht an, daß wenigstens acht 1000er in der Zahl enthalten sind, unabhängig
von den übrigen Stellenbezeichnungen.
Die Erfindung ist also anwendbar auf maschinenge speicherte Zahlen, .einer
Darstellungsart, bei der jeder Stellenwert eine Teilsumme der endgültigen Zahl bildet. Es handelt sich also um eine summierende Darstellung. Dieser
Ausdruck umfaßt auch eine Darstellung, bei welcher jede Stellenbezeichnung einen Wert definiert, der von einem vorgegebenen Wert zu subtrahieren ist.
Sowohl die Binär- als auch die Dezimaldarstellung sind summierende Darstellungen.
Bei der nachfolgend beschriebenen und für die Umwandlung von Binärdarstellungen in die normalerweise, für den Menschen leichter erfaßbare
Dezimaldarstellung, wird die Ausgangsbasis jedes Stellenwertes bestimmt und aufaddiert.
909839/1162 BAD
Es wird noch einmal auf die Binärdarstellung einer ganzen Zahl zurückgegriffen.
Ihre Stellenwerte sind folgende: 1, 2, 4, 8,16,32, 64, 128, 256,
η
512, 1024, 2048, 4096 2 . Wenn man die entsprechende niedrigste Stelle
512, 1024, 2048, 4096 2 . Wenn man die entsprechende niedrigste Stelle
der Dezimaldarstellung damit vergleicht, ergeben sich Vereinfachungen:
weil die niedrigste Stelle der Dezimaldarstellung eine Zahl zwischen 0 und
9 sein muß. Höhere Werte der Binärdarstellüng können deshalb außer acht
gelassen werden. Das Äquivalent in Dezimaldarsteliaig für die Binärstellen
der oben angeschriebenen Reihe sind deshalb (in derselben Reihenfolge)
1, 2, 4ä 8, 6, 2, 4, 8, 6, 2, 4, 8, 6 ....
Diese Äquivalente werden aufsummiert, vorausgesetzt natürlich, daß die
zugehörige Stelle bedeutungsvoll ist«. Die Zahl 154 z. B. stellt sich so dar:
Stellenwert: 1 2 4 8 16 32 64 128
Stellenbezeichnung: QlOl 1 0 01
Zur Basisumwandlung in die Dezimaldarstellung werden die Äquivalente der
Stellenwerte mit Stellenbezeichnung "1" summiert. Das sind: 2 + 8 + 6 + 8-24.
Die höheren Stellen dieser Summe sind nicht Teil der niedrigsten Stelle der
neuen, der dezimalen Basis. Deshalb wird die 2 in der vorstehenden Summe
außer acht gelassen und 4 ist der Wert der niedrigsten Dezimalstelle. Von
der Erkenntnis, daß die Äquivalente der binären Stellenwerte bei der Dezimaldarstellung
ein wiederkehrendes Muster, nämlich 2, 4, 8, 6^ 2, 4, 8,
6, 2, 4, 8. 6... bilden, wird benutzt. Nur für das Äquivalent von 1, das ■■
die niedrigste Stelle einnimmt, muß eine besondere Vorkehrung getroffen werden.
Das Ausführungsbeispiel der Fig. 7 enthält ein Binärwort-Register 1. Dieses
enthält eine Zahl in Binärdarstellung. Das Register 1 ist mit dem Äquivalenz-Generator
3: verbunden. Die Umwandlung soll in die Dezimaldarstellung erfolgen.
Der Äquivalenz-Generator 3 hat deshalb die Fähigkeit, selbsttätig
303339/1162
IAD
ein dezimales Äquivalent niedrigster Stelle zu erzeugen, jedesmal wenn
ein Signal in das Wortregister 1 einläuft, das eine Binärstelle anzeigt.
Der Einer-Akkumulator 5 ist ein Addierer,, der so eingerichtet ist, alle
Dezimal-Äquivalente aufzuaddieren, sowie sie erzeugt werden. Es ist
Vorsorge getroffen, daß die Summierung für solche Stelen unterdrückt wird, wo die Binärstelle die Stellenbezeichnung "θ" hat. Diese Summe
ist, bei Außerachtlassung der Überträge, die niedrigste Stelle der Binärzahl
dargestellt mit dezimaler Basis. Jeder Dezimal-Stellenwert kann in
der bekannten binär codierten Dezimaldarsteüung oder in einer anderen
besonderen Darstellung angeboten werden. Beim Ausführungsbeispiel wird jeder Dezimal-Stellenwert in besonderer Darstellung angeboten, die wegen
des benutzten Akkumulators besonders brauchbar ist. Sie wird jedoch sofort in binär codierte Dezimaldarstellung umgewandelt. Der eine Akkumulator 5
ist über Leitung 7 mit dem Verzögerungsregister 9 verbunden. Dieser empfängt also die dezimalen Stellenwerte niedrigster Ordnung und speichert sie.
Schließlich können diese Werte über die Leitung 11 unter Vermittlung des Schalters 13 zum Dezimalwort-Register 15 für dauernde Speicherung übertragen
werden. Letzteres nimmt das Umwandlungsergebnis auf. An das Dezimalwort-Register 15 kann auch ein Drucker angeschlossen sein, der
auf binär dezimale Eingabewerte eingerichtet ist.
Wenn eine Stelle niedrigster Ordnung der Ausgangszahl benimmt ist, werden
nach der Erfindung die im Binärwort-Register 1 enthaltenen Werte durch den Ausgangsbasiswert geteilt und die sich ergebenden Stellenwerte des Quotienten,
die identisch sind mit den Stellenwerten des ursprünglichen Dividenden
wieder in das Binärwort-Register 1 eingegeben. Dazu ist eine Divisionseinrichtung
17 vorgesehen, die in den Fig. 1 bis 6 dargestellt ist. Diese Divisionseinrichtung bewirkt die Division der im Binärwort-Register 1 enthaltenen Zahl
durch 5. Nur zwei Durchgänge der Binärzahl im Register 1 sind dazu erforderlich.
9 0 9 M S 9 / T1 6 2
-ö-'i - ' - BAD ORIQINAL
Die Binärzahl muß dazu zunächst ohne Rest teilbar gemacht werden. Gesteuert
vom Schalter 25 wird deshalb der Inhalt des Akkumulators 5 über die Leitung
27 mit der Subtraktions einrichtung 19 verbunden. Ebenfalls gesteuert vom
Schalter 25 wird der Inhalt des Binärwort-Registers 1 über die Leitungen 29, 31, 33 und 34 mit der Subtraktionseinrichtung 19 verbund en. Der Inhalt
des Registers 1 und des Akkumulators 5 werden der Subtraktiohseinrichtung
abwechselnd Bit für Bit angeboten. Der Schalter 35 öffnet zu gegebenen Zeiten,
um die Differenz über Leitung 36 zum Register 1 zu übertragen. Da eine Division
durch 5 stattfindet, ist ein zweiter Zyklus nötig, währenddessen der
im Register 1 gespeicherte Quotient über Leitung 29 in das Verzögerungsregister
37 eingeführt wird. Das Register 37 verzögert um eine Bitzelt und sein
Ausgangs signal wird über Leitung 39 und Schalter 35 wieder zum Register 1
zurückgeführt. Durch die Stellenverschiebung ist der Quotient durch 2 geteilt
worden, so daß die ursprüngliche Zahl p:zt durch 10 geteilt wurde. Beim Ausführungsbeispiel
wird also die geteilte Zahl fast auf einen Wert reduziert, bei dem kein "1"-Bit in einer Quotientenstelle erscheint, die niedriger ist als die
niedrigste Stelle der gerade geteilten Zahl. Wenn eine andere Divisionseinrichtung
benutzt wird, kann die erste Stufe des Registers 1 willkürlich als
die erste Stelle vor dem Komma bezeichnet werden. Während der Division
werden Werte rechts vom. Komma ignoriert. Gleich, welche Divisionseinrichtung benutzt wird» In das Binärwort-Register 1 werden. Stellen des Quotienten
eingegeben, die identisch sind mit den Stellen der ursprünglichen ZahL
Die Arbeit der Einrichtung wird vom Taktgeber 41 gesteuert, der den Speicherstellen-Zähler
über Leitung 45 in regelmäßigen Abständen fortschaltet. Der Speicher stellenz abler arbeitet binär. Er hat mehrere Ausgangsstufen
und diese werden in einer der. bihären Progression entsprechenden Reihenfolge
fortgeschaltet. Die unten stehende Tabelle gibt die Reihenfolge an.
90 9 83 9/ -11 6 2
Eine Stellung einer Zählerstufe ist willkürlich mit "üP", die andere Bait
"D1' bezeichnet.
6 | 5 | Tabelle I | 3 | 2 | 1 | |
D | D | Stufen | D | D | D" | |
Taktimpulse | D | 4- | D | D | UP | |
1 | D | D | D | D | UP | D |
2 | D | D | D | D | UP | UP |
3 | D | D | D | UP | D | D |
4 | D | D | D | UP | D | TJP |
5 | D | D | D | UP | UP | D |
6 | D | D | D | UP | UP | UP |
7 | D | |||||
8 | D | |||||
D UP UP D UP D
Die gestrichelte Linie 47 soll das System vervollständigen; diese LiMe weist
auf die gleichzeitige Adressierung und Steuerung des Dezimalwottregisters 15,
des Binärwortregisters 1 und des Äquivalenz-Generators 3 dureh die Stellungen
des Zählers 43 hin.
Zu Beginn enthält das Binärwort-Register 1 eine Zahl in Binär dar stellung,?
während im übrigen System Zahlendarstellungen gelöscht sind. Für die Beschreibung
wird angenommen, daß die Binärzahl 429 vorhanden ist* die binär
folgendermaßen dargestellt wird:
Stellenwert: 1 % 4 8 16 32 64 128 256 512
Stellenbezeichnung: 10 11 0 1 0 11 0
Unter Mitwirkung des Zählers 43 wird die niedrigste Stelle der Binärzahl
gelesen und als eine "1" erkannt. Das dezimale Äquivalent I wird deshalb
0 9839/ 1182
BAD ORIGINAL
H99219
in den Einer-Akkumulator 5 eingegeben. Dann wird die nächste Binärstelle
gelesen; da sie 11O" ist, wird kein Wert summiert. Der Einer-Akkumulator
bleibt bei 1* Dann wird die Stelle mit dem Wert 4 gelesen; sie ist "1" und
ihr Äquivalent 4 wird vom Generator 3 erzeugt und in den Einer-Akkumulator
5 eingegeben. In diesem steht jetzt der Wert 5. Diese Schritte werden für die
höheren Binärstellen fortgesetzt. Dabei ergibt sich folgendes: Die "1" beim
Stellenwert β läßt eine 8 in den Einer-Akkumulator 5 einlaufen, dessen Wert
dann 3 ist (Übertrag vernachlässigt). Der Stellenwert 16 liefert keinen Beitrag.
Der Stellenwert 32 liefert eine 2 in den Akkumulator, dessen Gesamtwert dann 5 beträgt. Die Stelle 64 bringt keinen Beitrag. Durch die Stelle
128 gelangt eine 8 in den Akkumulator, der dann eine 3 enthält. Die Stelle 256 liefert eine 6 zum Akkumulator, der daraufhin 9 zählt. Weitere Beiträge
erscheinen nicht.
Nach Abtasten des ganzen Binärwort-Registers wird der Wert aus dem Einer-Akkumulator
vorübergehend im Verzögerungsregister 9 gespeichert. Gleichzeitig wird unter Mitwirkung des Schalters 25 der Wert im Akkumulator 5
durch die Subtrakti ons einrichtung 19 vom Wert im Binärwort-Register 1
abgezogen. Das Ergebnis wird wieder im Binärwort-Register 1 unter Mitwirkung
des Schalters 35 eingetragen. Dabei wurde also der Wert 9 von dem Wert 429 subtrahiert und die Binärdarstellung für 420. in das Binärwort-Register
1 zurückgeführt.
Es folgt ein zweite1 Zyklus, währenddessen die Division durch 5 stattfindet.
Das geschieht in der eingangs beschriebenen Weise, indem der Schalter 25
Bits aus dem Binärwort-Register 1 zur Subtraktionseinrichtung 19 und durch
Öffnen der Leitung 24 über die Verzögerungseinrichtung! 21 und 23 gelangen
läßt. Auf der Aus gangs leitung 36 der Subtraktionseinrichtung 39 erscheint
ein Fünftel von 420, nämlich der Wert 84 in Binär dar stellung. Dieser gelangt
über den Schalter 35 in das Binärwort-Register 1. Um die Division mit der
909839/1162
BAD ORIGINAL
H99219
Ausgangsbasis (10 beim Dezimalsystem) zu vervollständigen, wird eine
Verzögerung um eine Bitstelle durch die Verzögerungseinrichtung37 eingeführt und über Leitung 39 und Schalter 35 der Wert ins Register 1 zurückgeführt.
Im Akkumulator steht also der Wert 42, und zwar in der folgenden Form:
Stellenwert: 1 2 4 8 16 32 64 -
Stellenbezeichnung: 0 10 1 0 1 0
Der vorstehend beschriebene Umwandlungszyklus für die Binärzahl 429
wird nun für die Binärzahl 42 wiederholt. Die Division durch 10 hat im Binärwort-Register 1 einen Quotienten erzeugt, der durch dieselben Einrichtungen
mit derselben Zeitfolge umgewandelt werden kann. Es werden
kurz gesagt die Äquivalente 2, 8, 2 (siehe vorstehende Tabelle) aufsummiert;
sie ergeben das Resultat 2. Dieses wird von dem Wert 42 aus dem
Binärwort-Register 1 subtrahiert und die Division durch 10 vorgenommen.
Die sich ergebende „Zahl 4 wird schließlich in das Binärwort-Register 1
gebracht. - _____-- -—~
Im Einer-Akkumulator 5 sind die Zahlen 9 und 2 entstanden. Vor dem Ende
jedes Zyklus wurden die Zahlen vorübergehend im Verzögerungsregister
gespeichert, aus dem sie dann über die Leitung 11 und dem Schalter 13 zum
Dezimalwort-Register 15 übertragen werden können. Zu der Zeit, wo die
Zahl 4 schließlich in das Binärwort-Register 1 eingebracht wird, enthält
das Dezimalwort-Register 15 eine binäre, aus 4 Bits bestehende Darstellung
von 9, gefolgt vonfeiner ebensolchen Darstellung des Wertes 2.
Die für die Zahlen 429 und 42 beschriebenen Vorgänge wiederholen sich
jetzt für die Binärzahl 4, deren Darstellung so aussieht:
Stellenwert: 1.248
S'tellenbezeichnung: 0 0 10
9-0 9 U-3.9/1 162 BAD ORIGINAL
Es besteht nur ein einziges Äquivalent, da die anderen Stellen die Bezeichnung
O tragen. Das Ergebnis 4 wird in den Einer-Akkumulator 5 eingetragen
und es folgen die Operationen, die bereits für die übrigen Stellen beschrieben wurden, und die mit der Bestimmung und Speicherung einer Dezimalstelle
endeten.
Vorzugsweise wird während jedes Zyklus eine Null-Prüfung beim Binärwort-Register
1 durchgeführt. Sobald der Null-Zustand festgestellt ist, endet die
Operation. Die Prüfung arbeitet mit einer bistabilen Schaltung, welche durch
ein "1"-Bit des Binärwort-Registers 1 eingeschaltet und durch einen Taktimpuls
am Lesezyklus-Ende ausgeschaltet wird. Der Ausgang der bistabilen Schaltung wird durch logische Konjunktion mit einem Taktimpuls des Zyklusendes
vereinigt (Fig. 8). Das Ergebnis der Null-Anzeige kann zur, datenverarbeitenden
Anlage zur weiteren Veranlassung geführt werden.
Nachfolgend sollen Einzelheiten des-Aquivale-E&^Geae-pators 3 unjL-des Einer- r
Akkumulators 5 näher besprochen-werden^ da diese für die.besonderen Bedürfnisse
der erfindungs ge mäßen Einrichtung entworfen smal^BeäujLquJsalenz-Generator
3 (s. Fig. 9) wird unmittelbar vom Speicherstellen-Zähler 43 gesteuert.
Der Zähler 43 schreitet, wie in der oben angegebenen Tabelle I
ersichtlich ist, wie ein in Binär dar stellung arbeitender Zähler fort. Jede
seiner Stellungen steuert unter Verwendung von üblichen logischen Schaltungen eine bestimmte Bitstelle im Dezimalwort-Register 15 und im Binärwort-Register
1 an. Über den Taktgeber 41 steuert also der Zähler 43" alle
Registerstellen nacheinander an.
Beim Ausführungsbeispiel sind in der Anfangslage des Zählers 43 alle Stufen
in der mit UP bezeichneten Stellung©», Der erste Steuerimpuls vom Taktgeber 41 bringt deshalb den Zähler in einen Zustand bei dem alle Stufen
90 9 8 39/1162
BAD ORIGINAL
BAD ORIGINAL
U99219
in der mit D bezeichneten Stellung sind. Bei diesem Zustand wird die niedrigste
Bitstelle des Dezimalwort-Registers 15 und des Binärwort-Registers - 1 angesteuert. Diese niedrigste Bitstelle entspricht der Binärstelle, bei dem
das dezimale Äquivalent außerhalb des oben besprochenen üblichen Musters 2, 4, 8, 6 fällt. Deshalb ist der Äquivalenz-Generator 3 so eingerichtet, daß
er ein hier mit T bezeichnetes Signal liefert, wenn alle Stufen des Zählers
43 im Zustand D sind. Das kann durch eine UND-Schaltung geschehen. Das Signal T1 ist das Ausgangssignal des Äquivalenz-Generators, daß das Äquivalent
1 anzeigt. Bei allen übrigen Zuständen des Zähler s 43 ist wenigstens
eine Stufe im Zustand UP. Das Äquivalent T1 wir deshalb während eines
Zugriffs-Zyklus nur einmal erzeugt.
Das Muster von Äquivalenten 2, 4, 8, 6, 2, 4, 8, 8. 2 ... kann unmittelbar
auf die ersten Stufen des Zählers 43 bezogen werden, wenn sich dieser Zähler
über 1 hinaus bewegt. Der zweite wirksame Impuls bringt die erste Stufe in
den Zustand UPj er läßt, die zweite Stufe auf D. Durch logische Schaltungen
wird dieser Zustand der beiden ersten Stufen jeweils bei seinem Auftreten erkannt. Das zugehörige Signal wird mit T„ bezeichnet und ist das Ausgangssignal
des Äquivalenz-Generators, das zwei bedeutet. In diesem Zustand wird
die zweite Stufe des Binärwort-Registers 1 angesteuert. Das Dezimal-Äquivalent dieser Stufe ist drei. Weiter wird vier Zählstufen später der Zähler 43
Zugriff zu der sechsten Stufe des Binärwort-Registers 1 verursachen, und die
erste Stufe des Zähles 43 wird bei UP und die zweite bei D sein. Die sechste
Stufe des Binärwort-Registers 1 ist die Steile 33, deren Dezimal-Äquivalent
2 beträgt. Das beruht auf der Tatsache, daß die beiden Stufen niedrigster Ordnung der Binärzählung nach jeweils vier Zählvorgängen einen Zyldus
wiederholen. Da die dezimalen Äquivalente einem Wiederholungszyklus mit vier Stellen folgen, zeigt das eben definierte Sgial Tn das richtige Äquivalent
von zwei bei der Umwandlung in die Dezimaldarstellung an, unabhängig von
der tatsächlichen Größe des Wertes.
9 0 9 8 3 9 / 1 1 B 2
&AD ORIGINAL
U99219
Weitere logische Schaltungen sind vorgesehen um ein anders, mit T . bezeichnetes
logisches Signal zu liefern, wenn die erste Stufe des Zählers 43 bei D und die zweite bei UP steht. Dieses Signal ist der Ausgang des Äquivalenz-Generators,
der eine 4 anzeigt; beim dritten Zahlvorgang wird also
die Stufe des Binärwort-Registers 1 angesteuert, welche den Stellenwert 4
enthält. Das Äai valent davon ist 4 und dieses Äquivalent tritt bei jedem vierten
Zählvorgang auf (wie oben für zwei beschrieben). Das von den ersten beiden
Stufen des Zählers 43 erzeugte Signal T. erscheint also jedesmal, und
nur dann, wenn eine Binärstufe angesteuert wird, die das dezimale Äquivalent
von vier enthält.
Dieselben Überlegungen gelten für die Erzeugung des Signals T0, so das
Acht-Äqivalent und das Signal Te, so das Sechs-Äquivalent. Beim Entste-
hen des Signals T_ müssen die beiden ersten Stufendes Zählers 43 auf UP
sein; für das Signal T müssen dieselben Stufen auf D stehen und wenigstens
eine weitere Stufe auf UP. (Falls alle Stufen auf D sind, wird T1 erzeugt).
Fig. 9 und die Tabelle können zur Erläuterung beigezogen werden.
Der Einer-Akkumulator ist in Fig. 10 schematisch dargestellt. Er besteht
aus 5 bistabilen Verriegelungs-Schaltungen B , B , B., B und B . Verriegelungs-Schaltungen
sind an sich bekannt und werden deshalb nicht weiter besehrieben. Die in Fig. 11 gezeigte Schaltungslogik betrifft besonders die
Aufaddierungs-Funktion. Der Akkumulator wird durch die vorgesehene Schaltungslogik
unmittelbar auf den richtigen Wert geschaltet. Es sei z. B. angenommen,
daß ein Signal, das T Äquivalent ist, erkannt wurde. Die Akkuniulatorstufen
mögen vorher in irgendeinem Zustand gewesen sein. Trotzdem stellt die Logik sicher, daß sich der Akkumulator richtig und aufaddierend weite r-s ehaltet
90 983 9/ 1162 COPY
U99219
Die gesamte logische Steuerung des Akkumulators ist (mit Boole' sehen
Symbolen) die folgende: B bedeutet, daß die Akkumulatorstufe die von
der hier mit χ bezeichneten Zahl beherrscht wird^ in eine willkürlich als
positiv (UP) bezeichnete Lage gebracht wurde. B bedeutet, daß die betreffende Stufe in der entgegengesetzten, mit D bezeichneten Stufe steht.
Der UP-Zutand einer Stufe beim Schalten wird mit B bezeichnet, der
_ χ
D-Zustand durch B . Die Vorgänge laufen natürlich mit Hilfe der Taktimpulse
ab. Das + bedeutet eine ODER-Beziehung. Das Zeichen C deutet auf das Vorliegen einer binären "1" in der angesteuerten Stelle der Binärzahl
hin.
■χ "%
B1 * Rückstellen
D
D
B2 = B 2 S4 S6 B8 T2C + B4 T8 C +B6 Tß C + Bg T4 C
B- = B0C + Rückstellen
2D 2
2D 2
\ - S2S4S6V4 0 + B2T2 + S8T6 + B6T8C
B„D = B.C + Rückstellen
4 4
4 4
Β6Π 3S2B4B6B8T6C + B8T8C + B3T4C + B4T3C
Bn = B„C + Rückstellen
6D 6
6D 6
\ =B2BÄB8T8C + S2 T6e + SÄ0 + B6T2°
B0 = BnC + Rückstellen
8D 8
8D 8
9 8 3 9/1162
. U992.19
- -fll. '
95"
Aus dieser, auch bei Fig. 10 zur besseren Übersicht wiederholten Darstellung
geht hervor, daß ein Signal D für jede Stufe B , B., B und B0 jedesmal
erzeugt wird, wenn diese Stufe auf UP steht. Das ist das Löschsignal. Die
übrige Logik analysiert den Zustand aller Stufen B11B0, B., B„ und B0.
1 Z 4 ο ο
Der Wechsel im Zustand der Schaltungen,der durch die prüfende Logik hervorgerufen
wird/ findet während der Übergangszeiten statt. Während dieser
Zeiten wird keine der Stufen B1-B gelöscht· Die Verriegelungs schaltungen
B - B_ zeigen ausreichende elektrische Trägheit, um in der vorigen Lage
zu bleiben, bis die prüfende Schaltung die richtige Verriegelungs schaltung
B in den Zustand UP gebracht hat* Da ein Wert von 10 oder mehr nie als
Äquivalent erscheint, ist die Logik unkompliziert insofern, als ein D und
ein UP Eingangssignal nie gleichzeitig erscheinen. Es dürfte sich erübrigen,
jede Permutation der Stufenlagen einzeln zu besprechen, um die Arbeitsweise
des Einer-Akkumulators 5 nach Fig, 10 zu erläutern. Es wird zu einem Zeitpunkt
jeweils nur ein einziges Signal T1, T , T., T oder T erzeugt. Dieses
Signal wir&zysammen mit den früheren Zuständen der Stufen B analysiert, um
die richtige Stufe auf UP zu bringen.
Mit dem früher erwähnten Beispiel der Umwandlung der Binärzahl 429 wird
zu einer Zeit ein T1- und ein C-Signal erzeugt. Das Signal C deutet daraufhin,
daß eine "1" in der Einer-Stelle der Binärzahl 429 enthalten ist. T1 bringt
B nach UP. Zur zweiten Stellenzeit entsteht das Signal-T ; dieses Signal
JL 2t
ist jedoch für den Akkumulator wirkungslos, da mangels eines Bits an dieser Stelle kein Signal C entsteht. ,Zur vierten Stellenzeit .entsteht das Signal
T .. Da in dieser Stelle eine "1" vorliegt, wird auch das Signal,C erzeugt. ,Der Akkumulator ist zu der Zeit bei B in der Stellung UP; die
übrigen Stufen sind bei D. Ein Blick auf die Logik für B . zeigt, daß die
Stufe B.. nach UP gebracht wird, wenn B ' B ., B und B bei D sind und
wenn ein Signal T. und C vorliegen. Es ist auch ersichtlich, daß das unter
diesen Bedingungen keine weiteren Stufen nach UP gebracht werden. Im
9 0 9 8 3 9/1162 8AO ORiGlNAt
H99219
Akkumulator sind also jetzt die Stufen B1 und B bei UP; eine Zwischen
St»
Stuf
summe von 5 steht im Akkumulator. Zur Stellenzeit 8 wird ein Signal Το
erzeugt. Die Logik für B0 zeigt, daß bei B. im Zustand UP bei T0 und
U- 4 8
C die Stufe B nach UP gehen muß. Gleichzeitg wird B4 nach D gebracht.
Im Akkumulator sind nun B1 und B0 auf UP, was eine Zwis chensumme von
JL &
drei ergibt.
Bei der Stellenzeit 16 entsteht das Signal Tfi. Mangels "1" entsteht kein
Signal C und im Akkumulator bleibt der Wert drei erhalten.
Zur Stellenzeit 32 entsteht das Signal T . Es ist eine "1" vorhanden und
Ci
somit auch das Signal C. Mit B0., T0 und C wird T. nach UP gebischt.
Ct et '%.
Die Signale B0 und C lassen B0 nach D gehen. Im Akkumulator sind nun
Λ
Ci
.
B. UQd-JB1 auf UP mit einer Zwischensumme von 5.
Zur Stellenzeit 64 entsteht ejn Signal T . aber mangels einer 1 kein Signal
C. Der Akkumulator inhalt bleibt unverändert beim Wert 5.
Zur Stellenzeit 128 entsteht das Signal TR und (da eine 11I" vorliegt,) auch
ein Signal C. Mit B., T und C gelangt B nach UP. B und C lassen B
nach D gehen. Im Akkumulator sind B1 und B bei UP mit einer Zwischen-
-X ώ
summe von drei.
Zur Stellenzeit 256 entsteht das Signal -ψ . Die Tabelle ^eigt, da$ %e% ,einem
Signal B0, T_ und G die Stufe B na,ch UP .geschaltet wird. B gejbct nach D.
" 'Cl O O 'Cm ' - ' ' "
Beina Akkumulator stehen jetzt B1 und B .auf "UP; eimZwischensumme von
neun liegt vor.
In der Stellenzeit 512 entsteht das Signal T . Aber mangels "1" kein Signal
Ci
C. Im Akkumulator bleibt es beim Wert neun. Das ist die letzte Binärstelle
des Beispiels.
9098 39/ 116 2
SAD
H99219
Die Subtraktionseinrichtung nach der Erfindung arbeitet mit binärverschlüsselten
Zahlen. Da die Zahl tatsächlich eine Stelle der Dezimaldarstellung ist, wäre
es wahrscheinlich richtiger, diese Bezeichnung als binärverschlüsselte Dezimaldarstellung
zu bezeichnen. Ih dem vorlfe genden Zusammenhang sind die
beiden Darstellungsarten gleich. Da die Stufen B in einer besonderen Darstellung
arbeiten, ist Entschlüsselung notwendig. Die im Verzögerungs-Register 9
und schließlich im Dezimalwort-Register 15 gespeicherte Zahl hat auch die
binärverscblüsselte Dezimaldarstellung.
Die Entschlüsselung ist direkt (s. Fig. 11). Das Zusammentreffen der Stellenzeit
1 mit einem Signal an der Kfenme UP von BL zeigt an, daß eine binäre "1"
in der entschlüsselten Zahl auftreten muß. Eine binäre "1" muß zur Stellenzeit
2 auftreten, wenn entweder B_ oder B--im Zustand UP sind. Entsprechendes
ζ b
ergibt sich für die beiden restlichen Klemmen.
Bei der Zusammenarbeit der Umschlüssel-Einrichtung mit einer datenverarbeitenden
Maschine wäre der Arbeitsablauf der unten angegebene. Die Umschlüsselung
würde in der oben beschriebenen Weise ablaufen.
Wortzyklus 1:
Wortzyklus 2:
Wortzyklus 3:
Prüfen des Binärwort-Registers 1 nach Plus-
oder Minus-Zeichen; Speichern des Zeichens.
Komplementieren des Binärwort-Registers 1 wenn das Zeichen anzeigt, daß das gespeicherte
Wort als Komplement dargestellt ist.
Lesen des Binärwort-Registers 1, um den Einerstellenwert
nach der Basis 10 im Einer-Akkumulator 5 auf zusummieren. Gleichzeitig ist zu prüfen,
ob das Binärwort-Register 1 auf null steht.
0 9 8 3 9/1162
Wortzyklus 4:
Wortzyklus 5:
Wortzyklus 6:
W ortzyklus 7:
Übertragen des Werts vom Einer-Akkumulator 5
zum Verzögerungsregister 9. Gleichzeitig wird in der Subtrationseinrichtung 19 der Wert im
Einer-Akkumulator 5 vom Wert im Binärwort-Register
1 abgezogen.
Übertragen des Wertes vom Binärwort 1 zur Divisions einrichtung 17. Speichern des Ergebnisses
(1/5 des früheren Wertes) im Binärwort-Register 1.
Übertragen des Wertes im Binärwort-Register 1 über das Verzögerungsregister 37, Leitung 39
und Schalter 35 zurück zum Binärwort-Register 1-zur Errechnung von 1/10 der ursprünglichen Zahl.
Wiederholen des Zyklus 3 und fortsetzen bis ein Null-Wert erreicht ist. Bei unmittelbarer
Übertragung zu einer Ausgangsanordnung wird die Zahl mit der niedrigsten Stelle voraus abgegeben. Beim Umlauf über die Leitung H3 den
Schalter 13 zum Dezimalwort-Register 14 kann das Wort gespeichert und später mit der höchsten
Stelle voraus ausgegeben werden.
909839/1162
Claims (5)
1. Einrichtung zur Umwandlung einer Zahl einer ersten Basis in eine
Zahl einer zweiten Basis mit Addition der niedrigsten Ziffernwerte
aller Potenzen der Zahl der ersten Basis ausgedrückt in Zahlen der
zweiten Basis, dadurch gekennzeichnet, daß die in einem Register (1) enthaltene Zahl der ersten Basis stellenweise "abgetastet, durch
einen Äquivalenz-Generator (3) für jede Stelle das^ zugeordnete Äquivalent,
ausgedrückt in Zahlen der zweiten Basis, gebildet und die niedrigsten Stellen der Äquivalente in einem einstelligen Akkumulator
aufaddiert werden; daß der erhaltene Summenwert in einer Subtrahier-Einrichtung
(19) von der Ausgangs zahl subtrahiert und wieder in das Register (1) übertragen wird; daß die Differenz mittels der
Subtrahier-Einrichtung (17) durch die zweite Basisdividiert und zum Register (1) übertragen wird, und daß diese Operationen so lange
wiederholt werden, als der Inhalt des Registers (1) von null verschieden
ist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zur Division
der Differenz-Ausgang der Subtrahier-Einrichtung mit ihrem
Subtrahenden-Eingang über eine Verzögerungs-Einrichtung verbunden ist, deren Verzögerungszeit von der Größe der zweiten Basis bestimmt
wird, daß der Dividend dem Minuendeneingang der Süttraktions-Einrichtung
einmal zugeführt und der Quotient dem Differenz-Ausgang
unmittelbar entnommen wird. ^
909839/1162
- fllfl. -
3. Einrichtung nach den Ansprüchen 1 und 2 zur Umwandlung einer
' Binärzahl in eine Dezimalzahl, dadurch gekennzeichnet, daß bei
jedem Zyklus die im Register (1) enthaltene, um den Summenwert
des Akkumulators (5) verminderte Binärzahl in der Divisions-Einrichtung (17) unter Einschaltung einer Verzögerung (21, 23)
um zwei Binärstellen durch 5 dividiert und nach Durchlaufen einer Verzögerung (37) um eine Bitstelle in das Register (1)
zurückgeführt wird.
4. Einrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,
daß die im Akkumulator bei jedem Zyklus gewonnenen Summenwerte als Stellenwerte der gesuchten Zahl in einem Schieberegister
(9) zwischengespeichert werden.
5. Einrichtung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet,
daß das Ende des Umwandlungs vor ganges durch eine bistabile
Schaltung agezeigt wird, deren Einstell-Eingang von der niedrigsten Stelle des Registers (1) und deren Rückstell-E
ingang durch ein Zyklus-Signal gesteuert werden.
909 8 39/1162
L e e r s e ί t e
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US391175A US3239655A (en) | 1964-08-21 | 1964-08-21 | Single cycle binary divider |
US43979165A | 1965-03-15 | 1965-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1499219A1 true DE1499219A1 (de) | 1969-09-25 |
Family
ID=27013425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651499219 Pending DE1499219A1 (de) | 1964-08-21 | 1965-08-13 | Einrichtung zur Umwandlung einer Zahl einer ersten Basis in eine Zahl einer zweiten Basis |
Country Status (6)
Country | Link |
---|---|
AT (1) | AT255168B (de) |
BE (1) | BE676652A (de) |
CH (1) | CH434821A (de) |
DE (1) | DE1499219A1 (de) |
GB (1) | GB1076559A (de) |
NL (2) | NL6510905A (de) |
-
1965
- 1965-08-13 AT AT749765A patent/AT255168B/de active
- 1965-08-13 DE DE19651499219 patent/DE1499219A1/de active Pending
- 1965-08-18 GB GB3637865D patent/GB1076559A/en not_active Expired
- 1965-08-20 CH CH1177365A patent/CH434821A/de unknown
- 1965-08-20 NL NL6510905A patent/NL6510905A/xx unknown
- 1965-08-20 NL NL6510906A patent/NL6510906A/xx unknown
-
1966
- 1966-02-17 BE BE676652D patent/BE676652A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
AT255168B (de) | 1967-06-26 |
NL6510905A (de) | 1966-02-22 |
NL6510906A (de) | 1966-02-22 |
BE676652A (de) | 1966-07-18 |
CH434821A (de) | 1967-04-30 |
GB1076559A (en) | 1967-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE1282337B (de) | Programmgesteuerte elektronische Rechenanlage | |
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE2729912A1 (de) | Digitale signalverarbeitungsanordnung | |
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
DE2039228A1 (de) | Verfahren und Vorrichtung zum Konvertieren und Stellenwert-Verschieben von Zahlsignalen unterschiedlicher Codes in einer Datenverarbeitungsanlage | |
DE1524117B1 (de) | Datenverarbeitungsanlage mit Umlaufregistern | |
DE2321298A1 (de) | Dezimal-binaer-umsetzer | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE1499219A1 (de) | Einrichtung zur Umwandlung einer Zahl einer ersten Basis in eine Zahl einer zweiten Basis | |
DE1018657B (de) | Mit Impulsgruppen nach der binaeren Zaehlweise arbeitendes Rechengeraet | |
DE2060590A1 (de) | Digitalrechner | |
DE1549461C3 (de) | ||
DE2158833A1 (de) | Einrichtung an einem Elektronenrechner zur Durchführung von Reihenberechnungen | |
DE1116923B (de) | Divisionsanordnung fuer Ziffernrechner | |
DE2508141A1 (de) | Verfahren zur transformation von reellen zahlen | |
DE1524146C (de) | Divisionseinrichtung | |
DE3109169A1 (de) | Verfahren und anordnung zur erzeugung von bildpunktsignalen | |
EP0825523A1 (de) | Verfahren und Schaltung zur Multiplikation eines Multiplikanden und eines Multiplikators nach dem Booth-Verfahren in iterativen Schritten | |
DE1524117C (de) | Datenverarbeitungsanlage mit Umlaufregistern | |
DE1803607C3 (de) | Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl | |
DE1099236B (de) | Elektrisches Rechenwerk zum Potenzieren einer ªÃ-stelligen binaeren Zahl |