DE1298133B - Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung - Google Patents

Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung

Info

Publication number
DE1298133B
DE1298133B DEP1762439.4A DE1762439A DE1298133B DE 1298133 B DE1298133 B DE 1298133B DE 1762439 A DE1762439 A DE 1762439A DE 1298133 B DE1298133 B DE 1298133B
Authority
DE
Germany
Prior art keywords
input
memory
pulse
output
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP1762439.4A
Other languages
English (en)
Inventor
Uhlig Joachim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Starkstrom Anlagenbau VEB
Original Assignee
Starkstrom Anlagenbau VEB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Starkstrom Anlagenbau VEB filed Critical Starkstrom Anlagenbau VEB
Priority to DEP1762439.4A priority Critical patent/DE1298133B/de
Publication of DE1298133B publication Critical patent/DE1298133B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/22Controlling the speed digitally using a reference oscillator, a speed proportional pulse rate feedback and a digital comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die Erfindung betrifft eine Vorsatzschaltung für einen elektronischen Differenzzähler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lageregelung.
  • Es ist bereits eine Anordnung zum laufenden Vergleich zweier Pulsreihen (deutsche Auslegeschrift 1191858) bekannt, bei welcher die Impulse in je einem für jede Impulsreihe vorgesehenen ersten Speicher eingespeichert werden und zu einem bestimmten Zeitpunkt abgerufen und in einen zweiten Speicher übernommen werden. Die Inhalte der zweiten -Speicher werden im Takt einer unabhängigen Taktfrequenz-in einer Vergleicherschaltung miteinander verglichen. Die aus dem Vergleich resultierenden positiven oder negativen Zählimpulse werden dann einem vor- und rückwärts zählenden Differenzzähler zugeführt. Zur Summenbildung wird für jedes Vorzeichen einer Impulsreihe eine weitere Speichergruppe vorgesehen, die von der Taktfrequenz alternierend getastet wird, derart, daß die Taktfrequenz für die erste Impulsreihe um 90° gegenüber der Taktfrequenz für die zweite Impulsreihe phasenverschoben ist.
  • Ein wesentlicher Nachteil dieser Anordnung besteht darin, daß bei längere Zeit anstehenden Impulsen oder bei hoher Taktfrequenz der gleiche Impuls mehr als einmal gezählt werden kann, was daraus resultiert, daß der erste Speicher nach der Abfrage gelöscht wird und danach wieder speicherbereit ist, wenn der gleiche Impuls noch am Eingang des Speichers ansteht. Ein weiterer Nachteil ist, daß bei vorzeichenbehafteten Impulsen die Speichergruppen für jede Impulsreihe alternierend, mit einer um 90° phasenverschobenen Taktfrequenz, getastet werden, wozu eine besondere Anordnung zur Phasenverschiebung benötigt wird.
  • Zweck der Erfindung ist es, die aufgezeigten Nachteile zu vermeiden.
  • Es ist Aufgabe der Erfindung, eine Vorsatzschaltung für einen elektronischen Differenzzähler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lageregelung zu schaffen, die mit einer in digitalen Lageregeleinrichtungen üblichen hohen Taktfrequenz und unabhängig von der Zeitdauer der Impulse jeder Impulsreihe sicher arbeitet.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein erster, für jede Impulsreihe vorgesehener Speicher mit dem ersten Takt einer einheitlichen Taktfrequenz gestellt wird und daß mit dem zweiten Takt ein zweiter Speicher, der mit dem ersten Speicher in Reihe geschaltet ist, gestellt wird und daß der direkte Ausgang des ersten Speichers jeder Impulsreihe und der negierte Ausgang des zweiten Speichers jeder Impulsreihe auf die Eingänge je eines für jede Impulsreihe vorgesehenen UND-Gliedes geführt ist, derart, daß am Ausgang des UND-Gliedes nur ein Signal erscheint, wenn nur der erste Speicher gestellt ist. Zur Summenbildung (bei ungleichen Vorzeichen = Addition) sind die Ausgänge der UND-Glieder, die parallel mit einer Koinzidenzsperre und einer Vorzeichenauswerteschaltung verbunden sind, gleichzeitig auf die Eingänge eines UND-Gliedes und auf die Eingänge eines ODER-Gliedes geführt, wobei der Ausgang des UND-Gliedes auf den Eingang und über einen Negator auf den inversen Eingang eines Speichers zur Summenbildung geführt ist, dessen direkter Ausgang mit einem weiteren Eingang des ODER-Gliedes verbunden ist, und daß der Ausgang des ODER Gliedes mit einem Eingang eines UND-Gliedes verbunden ist, dessen zweiter Eingang von der Vorzeichenauswerteschaltung aufgerufen wird, wenn ungleiche Vorzeichen der Eingangsimpulse erkannt werden (Addition).
  • Nach einer besonderen Ausbildung der Erfindung ist das Verhältnis von Dauer der Eingangsimpulse tE zu den Taktimpulsen t T tE>2.tT und das Verhältnis von Dauer der Eingangsimpulspause tEP zu den Taktimpulsen tT tEP>2.tT. Neich einer weiteren Ausbildung der Erfindung werden der Ausgang eines weiteren UND-Gliedes, dessen erster Eingang mit dem Ausgang der bekannten Koinzidenzsperre verbunden ist und dessen zweiter Eingang von dem Ausgang-Vorzeichen »gleich« (Subtraktion)- der Vorzeichenauswerteschaltung aufgerufen wird, und der Ausgang des UND-Gliedes, das vom Ausgang-Vorzeichen »ungleich« (Addition) der Vorzeichenauswerteschaltung aufgerufen wird, über ein weiteres - ODER-Glied- auf einen Eingang eines Impulstores geführt, dessen Impulseingang von der gemeinsamen Taktfrequenz aufgerufen wird.
  • Ein besonderer Vorteil der Erfindung liegt darin, daß einmal mit einer in der digitalen Lageregelung mit Interpolator--üblichen hohen Taktfrequenz ein Vergleich zweier fortlaufend anfallender Impulsreihen durchgeführt -werden kann, ohne daß die Gefahr besteht, daß bei längerer Zeit anstehenden Vergleichsimpulsen eine Fehlzählung durch Doppelzählung des gleichen Impulses zustande kommt und zum anderen der Differenzzähler mit genau definierten Zählimpulsen beaufschlagt wird, da das Impulstor bei Anliegen eines Signals nur für die Zeit des Taktimpulses geöffnet wird.
  • Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Die Zeichnung zeigt den Schaltungsaufbau der erfindungsgemäßen Lösung.
  • Die Schaltungsanordnung ist wie folgt aufgebaut: Die Eingangsimpulse A, B stehen am Eingang der Speicher A 1, B 1 und negiert am inversen Eingang der Speicher A 1, B 1 an. Die Speicher A 1, A 2 sowie die Speicher B 1, B 2 sind in Reihe geschaltet, derart, daß der direkte Ausgang des Speichers A 1 bzw. B 1 mit dem Eingang des Speichers A 2 bzw. B 2 und der negierte Ausgang des Speichers A 1 bzw. B 1 mit dem inversen Eingang der Speicher A 2 bzw. B 2 verbunden ist. Der direkte Ausgang des Speichers A 1 bzw. B 1 und der negierte Ausgang des Speichers A 2 bzw. B 2 ist auf die Eingänge des UND-Gliedes A 3 bzw. B 3 geführt. Der Ausgang der UND-Glieder A 3, B 3 ist auf ein weiteres UND-Glied 4 und parallel auf zwei Eingänge des ODER-Gliedes 6 sowie auf die Eingänge der Vorzeichenauswerteschaltung V 2 und auf die Eingänge der Koinzidenzsperre V 1 geführt. Der Ausgang des UND-Gliedes 4 ist mit dem Eingang des Speichers S 1 und über den Negator 5 mit dem inversen Eingang des Speichers S1 verbunden, dessen direkter Ausgang mit dem dritten Eingang des ODER-Gliedes 6 verbunden ist.
  • Der Ausgang des ODER-Gliedes 6 ist mit einem Eingang des UND-Gliedes 8 verbunden, dessen zweiter Eingang mit dem Ausgang b der Vorzeichenauswerteschaltung V 2 in Verbindung steht. Der Ausgang a (1= 2) der Vorzeichenauswerteschaltung V 2 ist mit einem Eingang des UND-Gliedes 7 verbunden, dessen zweiter Eingang vom Ausgang der Koinzidenzsperre V 1 belegt ist. Der Ausgang des UND-Gliedes 8 ist über ein ODER-Glied 9 mit einem Eingang des Impulstores 10 verbunden, dessen Impulseingang mit der Taktfrequenzleitung 3, die gleichzeitig mit den Impulseingängen des Vorzeichenspeichers V 3 sowie der Speicher A 1, B 1; A 2, B 2; S 1 in Verbindung steht, verbunden. Das Vorzeichen für die Impulse des Impulseinganges A wird über die Leitung 1 und das Vorzeichen für die Impulse des Impulseinganges B wird über die Leitung 2 in den Vorzeichenspeicher V 3 eingegeben. Die Ausgänge des Vorzeichenspeichers V 3 sind mit zwei Eingängen der Vorzeichenauswerteschaltung V 2 verbunden, über dessen Ausgang c die Zählrichtung »Vorwärts« und über dessen Ausgang d die Zählrichtung »Rückwärts« des Differenzzählers aufgerufen wird.
  • Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung ist folgende: Es sei angenommen, an den Impulseingängen A (Sollwert); B (Istwert) steht je ein Impuls an. Als Vorzeichen steht für den Impuls A » -F- « und für den Impuls B »-« an. Das heißt, beide Impulse müssen im Differenzzähler addiert werden, da der positive Sollwert die Differenz erhöht und der negative Istwert die Differenz ebenfalls erhöht. Mit dem ersten Takt der einheitlichen Taktfrequenz wird der Impuls A in den Speicher A 1 übernommen, d. h., der Speicher wird gestellt, gleichzeitig wird der Impuls B in den Speicher B 1 übernommen. Die Signale zur Kennzeichnung der Vorzeichen, die an Leitung 1, 2 anstehen, werden gleichfalls in den Vorzeichenspeicher V 3 übernommen.
  • Sind die Speicher A 1, B 1 gestellt, die Speicher A 2, B 2 aber noch in Ruhelage, so führt der Ausgang der Speicher A 1 bzw. B 1 und der negierte Ausgang der Speicher A 2 bzw. B 2 L-Signal, womit das UND-Glied A 3 bzw. B 3 durchgängig wird und das Signal an die Vorzeichenauswerteschaltung V 2, an die Koinzidenzsperre V 1, die bei gleichzeitigem Anliegen der Signale von den UND-Gliedern A 3, B 3 kein Signal ausgibt, und gleichzeitig auf das UND-Glied 4 sowie über das ODER-Glied 6 an einem Eingang des UND-Gliedes 8 gibt. Die Vorzeichenauswerteschaltung V 2 erkennt, daß die Vorzeichen »ungleich« sind, dadurch wird über den Ausgang b der Vorzeichenauswerteschaltung V 2 ein Signal auf den zweiten Eingang des UND-Gliedes 8 geleitet, das nun durchgängig wird und das Signal über das ODER-Glied 9 auf einen Eingang des Impulstores 10 leitet. Mit dem zweiten Taktimpuls werden die Speicher A 2, B 2 sowie der Speicher S1, der vom Ausgang des UND-Gliedes vorbereitet wurde, gestellt. Ebenfalls wird das Impulstor 10 durch den zweiten Taktimpuls geöffnet, und der Impuls Z1 gelangt an den Differenzzähler, dessen Zählrichtung durch die Vorzeichenauswerteschaltung V2 festgelegt wurde. Da mit dem zweiten Taktimpuls die Speicher A 2, B 2 gestellt wurden, verschwindet das Signal am Ausgang der UND-Glieder A 3, B 3, und der Speicher S 1 wird über den Negator 5 am inversen Eingang vorbereitet. Am direkten Ausgang des Speichers S1 steht aber noch das Signal an, das über das ODER-Glied 6, das UND-Glied 8 sowie das ODER-Glied 9 an das Impulstor 10 geleitet wird, das mit dem nächsten Taktimpuls geöffnet wird, wodurch ein weiterer Zählimpuls Z1 an den Differenzzähler gelangt. Mit dem dritten Taktimpuls wird dann der Speicher S 1 wieder in die Ruhelage zurückgekippt. Ebenfalls werden die Speicher A 1, B 1 mit dem dritten Taktimpuls und die Speicher A 2, B 2 mit dem vierten Taktimpuls in ihre Ruhestellung zurückgekippt, wenn die Eingangsimpulse verschwunden sind.
  • Daraus ergibt sich das Verhältnis von Eingangsimpulszeit tE zu Taktimpuls t T: tE>2-tT, und Eingangsimpulspausenzeiten tEP zu Taktimpuls t T: tEP>2.tT. Sind die Vorzeichen an den Vorzeicheneingängen gleich, d. h. Impuls A » -1- « und Impuls B » -I- «, so wird das UND-Glied 7 vom Ausgang a der Vorzeichenauswerteschaltung V 2 aufgerufen, und es gelangt das Ergebnis der Koinzidenzsperre V 1 über UND-Glied 7 und ODER-Glied 9 an das Impulstor 10, aber nur dann, wenn nur an A oder B ein Impuls ansteht, da die Koinzidenzsperre V 1 bei gleichzeitigem Anstehen zweier Impulse kein Signal durchläßt. Die Zählrichtung wird dann wieder in bekannter Art von der Vorzeichenauswerteschaltung V 2 festgelegt.

Claims (3)

  1. Patentansprüche: 1. Schaltungsanordnung für eine Vorsatzschaltung für einen elektronischen Differenzzähler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lageregelung wobei für jede Impulsreihe zwei in Reihe geschaltete Speicher vorgesehen sind und die Vorzeichen für jede Impulsreihe in einen Vorzeichenspeicher eingegeben werden, dessen Ausgänge mit einer Vorzeichenauswerteschaltung verbunden sind, die entscheidet, ob die ankommenden Impulse in einem Differenzzähler addiert oder subtrahiert werden, dadurch gekennzeichnet, daß bei Anliegen der Impulse (A, B) der für jede Impulsreihe vorgesehene erste Speicher (A 1, B 1) mit dem ersten Takt einer einheitlichen Taktfrequenz (3) gestellt wird und daß mit dem zweiten Takt der Taktfrequenz (3) der zweite für jede Impulsreihe vorgesehene Speicher (A 2, B 2) gestellt wird und daß der direkte Ausgang der Speicher (A 1, B 2) und der negierte Ausgang der zweiten Speicher (A 2, B 2) mit je einem für jede Impulsreihe vorgesehenen UND-Glied (A 3 bzw. B 3) verbunden ist, derart, daß das UND-Glied (A 3 bzw. B3) nur durchgängig ist, wenn der erste Speicher (A 1 bzw. B 2) gestellt ist, der zweite Speicher (A 2 bzw. B 2) sich aber noch in der Ausgangslage befindet, und daß zur Summenbildung (Vorzeichen ungleich = Addition) die Ausgänge der UND-Glieder (A 3, B 3), die parallel mit einer Koinzidenzsperre (V1) sowie mit der Vorzeichenauswerteschaltung (V2) verbunden sind, gleichzeitig auf die Eingänge eines UND-Gliedes (4) und auf zwei Eingänge eines ODER-Gliedes (6) geführt sind, und daß der Ausgang des UND-Gliedes (4) mit dem Eingang und über einen Negator (5) mit dem inversen Eingang eines Speichers (S1) zur Summenbildung geführt ist, dessen direkter Ausgang mit einem dritten Eingang des ODER-Gliedes (6) verbunden ist und daß der Ausgang des ODER-Gliedes (6) mit einem Eingang eines UND-Gliedes (8) verbunden ist, dessen zweiter Eingang von der Vorzeichenauswerteschaltung (V2) aufgerufen wird, wenn ungleiche Vorzeichen der Eingangsimpulse erkannt werden.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis von Eingangsimpulsen tE zu Taktimpulsen tT: tE@2-tT und das Verhältnis von Eingangsimpulspausen tEP zu Taktimpulsen tT: tEP >__ 2 - tT ist.
  3. 3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Ausgang eines UND-Gliedes (7), dessen ersten Eingang mit der Koinzidenzsperre (V1) verbunden ist und dessen zweiter Eingang vom Ausgang (a) (Vorzeichen gleich = Subtraktion) der Vorzeichenauswerteschaltung (V2) aufgerufen wird, und der Ausgang des UND-Gliedes (8) über ein ODER-Glied (9) auf einen Eingang eines Impulstores (10) geführt ist, dessen Impulseingang von der gemeinsamen Taktfrequenz (3) aufgerufen wird.
DEP1762439.4A 1968-06-18 1968-06-18 Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung Pending DE1298133B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEP1762439.4A DE1298133B (de) 1968-06-18 1968-06-18 Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEP1762439.4A DE1298133B (de) 1968-06-18 1968-06-18 Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung

Publications (1)

Publication Number Publication Date
DE1298133B true DE1298133B (de) 1969-06-26

Family

ID=5697018

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP1762439.4A Pending DE1298133B (de) 1968-06-18 1968-06-18 Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung

Country Status (1)

Country Link
DE (1) DE1298133B (de)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Similar Documents

Publication Publication Date Title
DE2833556C2 (de) Multiplizierer
DE1271185B (de) Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode
DE3144506A1 (de) "kapazitive wegstrecken-messeinrichtung"
DE2128883C3 (de)
DE2612764C2 (de) Spannungs-Frequenz-Wandler
DE1298133B (de) Vorsatzschaltung fuer einen elektronischen Differenzzaehler zum laufenden Vergleich zweier vorzeichenbehafteter Impulsreihen, insbesondere Sollwert- und Istwertimpulse einer digitalen Lagerregelung
DE2037959A1 (de) Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE2029729C3 (de) Schaltungsanordnung zur Erzeugung eines Ubertragsignals für einen elektronischen Zähler
DE1186498B (de) Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen
DE1037730B (de) Elektrischer Vergleicher
DE2553105C3 (de) Einrichtung zur Phasennachstimmung von Taktimpulsen des Empfängers und des Senders in Sende-Empfangs-Geräten
DE1816781A1 (de) Digitaler Koordinatenwandler mit Digitalanalysatoren,die mit Phasenumtastung arbeiten
DE1240928B (de) Gleichstromgekoppelter elektronischer Binaerzaehler
DE2629498C2 (de)
DE1762711A1 (de) Gleichstromimpulsentzerrer fuer Fernmeldeeinrichtungen
DE2053041B2 (de) Digital-Analogwandler
DE2539821A1 (de) Schaltungsanordnung mit einer datenverarbeitungs- oder -uebertragungsvorrichtung
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE2357651C3 (de) Schaltungsanordnung zur Bildung eines verzögerten Impulses definierter Dauer
DE1524095C (de) Elektrischer Tischrechner
AT208111B (de) Schaltungsanordnung zur Anzeige von Betrag und Vorzeichen der Differenz zweier binärer Zahlen
DE1188135B (de) Dezimalzaehlwerk
DE1791174B1 (de) Entzerrerschaltung zur Beseitigung von linearen Verzerrungen
DE1126927B (de) Zaehler aus bistabilen Stufen