DE2629498C2 - - Google Patents

Info

Publication number
DE2629498C2
DE2629498C2 DE19762629498 DE2629498A DE2629498C2 DE 2629498 C2 DE2629498 C2 DE 2629498C2 DE 19762629498 DE19762629498 DE 19762629498 DE 2629498 A DE2629498 A DE 2629498A DE 2629498 C2 DE2629498 C2 DE 2629498C2
Authority
DE
Germany
Prior art keywords
storage
pulse
clock pulse
clock
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762629498
Other languages
English (en)
Other versions
DE2629498B1 (de
Inventor
Rudolf Dipl.-Ing. 8034 Unterpfaffenhofen Froeschl
Gerhard 8000 Muenchen Prey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762629498 priority Critical patent/DE2629498B1/de
Publication of DE2629498B1 publication Critical patent/DE2629498B1/de
Application granted granted Critical
Publication of DE2629498C2 publication Critical patent/DE2629498C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Description

Informationswort ungeändert oder geändert an den Ausgang a I der logischen Verknüpfungsschaltung LV weitergeleitet und mit der Rückflanke desselben Taktimpulses über den Eingang e wieder in die Speichereinrichtung SÄ eingeschrieben. Weitere Informationen können am Ausgang j 2 der logischen Verknüpfungsschaltung LV abgezweigt werden, wobei die über den Eingang e 2 zugeführien und am Ausgang a 2 abgegebe abgegebenen Informationen in ai: sich bekannter Weise über Pufferspeicher, zum Beispiel vom Takt T flankengesteuerte tCippstufen EP bzw. AP, geleitet werden.
Fig.2 zeigt ein dazugehöriges Impulsdiagramm mit den Taktimpulsfolgen T, Ti und 72. Mit jeder Vorderflanke eines Taktimpulses der Taktimpulsfolgen 7*1 und Tl steht am Ausgang ader Speichereinrichtung SR das Informationswort Bx-1, Bx, Bx+1 entsprechend Impulszug SR-s der letzten Speicherstufe nach Ablauf der Ausspeicherverzugszeit ta zur Weiterverarbeitung zur Verfugung, tv kennzeichnet die jeweils anschließende Verarbeitungszeit der logischen Verknüpfungsschaltung LV, nach deren Ablauf das einzuspeichernde Informationswort am Eingang e der Speichereinrichtung SÄ ansteht, und tev die Einspeichervorbereitungszeit, nach deren Ablauf die Übernahme mit de·; Rückflanke desselben Taktimpulses in die Speichereinrichtung SÄ erfolgen kann. Der Impulszug SÄ-e zeigt die Bereitstellung der jeweils kurz vorher ausgespeicherten Informationswörter Bx-V, Bx'und Bx+V am Eingang e der Speichereinrichtung SÄ. Danach ist offensichtlich, daß die maximal zulässige Verarbeitungszeit tv der logischen Verknüpfungsschaltung L Vim wesentlichen abhängig ist von der Dauer der einzelnen Taktimpulse. Bei längeren Verarbeitungszeiten tv müßte die Impulsdauer ti der einzelnen Taktimpulse entsprechend verlängert werden, so daß die Verlustleistung der Speichereinrichtung SÄ entsprechend ansteigt.
F i g. 3 zeigt das Impulsdiagramm bei entsprechend der Erfindung abgeänderter Arbeitsweise der Anordnung nach Fig. 1. Die einzelnen Taktimpulse der Impulsfolgen Ti und T2 bestehen demnach aus Doppelimpulsen mit den Einzelimpulsen A und E wobei ti dem Abstand zwischen der Vorderflanke des Einzelinipulses A und der Rückflanke des Einzelimpulses E und damit der Impulsdauer der Taktimpulse gemäß F i g. 2 entspricht tf entsprich' wiederum dem Abstand zweier Taktimpulse beider Taktimpulsfolgen Π und T2. Da mit jeder Vorderflanke der Einzelimpulse A und E ausgespeichert wird, erscheint jedes Informationswort der letzten Speicherstufe der Speichereinrichtung SÄ zweimal am Ausgang a, da ein Schiebevorgang und damit ein Informationswechsel am Ausgang a jeweils erst beim Wechsel von einer Tiiktimpulsfolge auf die andere, also zum Beispiel von 7"! auf 7*2, erfolgt Durch die zweimalige Ausspeicherung desselben Informationswortes wird jedoch die logische Verknüpfungsschaltung L V nicht unterschiedlich beeinflußt, so daß sie auf diese, solange kein Fehler vorliegt, ohne Auswirkung bleibt
Ebenso erfolgt mit jeder Rückflanke der Einzelimpulse A und E eine Einspeicherung in die erste Speicherstufe der Speichereinrichtung SÄ Da jedoch bei jeder Einspeicherung die vorhergehende Information überschrieben wird und aus dem obengenannten Grunde keine Informationsverschiebung in der Speichereinrichtung SÄ erfolgt, ist jeweils die zuletzt vor einem Wechsel von einer Taktimpulsfolge auf die andere, zum Beispiel von T\ auf T2, erfolgende, also jeweils die durch die Rückflanke des jeweils zweiten Einzelimpulses £ bewirkte Einspeicherung maßgebend. Die maximal zulässige Verarbeitungszeit tv für die logische Verknüpfungsschaltung L V ist folglich abhängig von der Dauer ti der jeweils einen Taktimpuls bildenden Doppelimpulse, ohne daß während dieser Dauer ständig Leistung von der Speichereinrichtung SÄ wie bei der Betriebsweise nach F i g. 2 verbraucht wird.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaltungsanordnung für zyklisch arbeitende, dynamische Speichereinrichtungen, insbesondere in Fernsprechvermittlungsanlagen, bei denen die jeweils ausgespeicherten Informationen über eine logische Verknüpfungsschaltung wieder dem Eingang der Speichereinrichtung zugeleitet werden und die Speichereinrichtung aus Schieberegistern mit jeweils zwei getrennten, wechselweise arbeitenden Schieberegistern besteht, die abwechselnd durch zwei getrennte Taktimpulsfolgen angesteuert werden, wobei jeder Impuls der Taktimpulsfolgen als Eingabeimpuls für die Speicherstufen des jeweils einen und als Ausgabeimpuls für die SDeicherstufen des jeweils anderen Schieberegisters wirkt und die Ausspeicherung durch die Vorderflanken und die Einspeicherung durch die Rückflanken der einzelnen Taktimpulse bewirkt wird, dadurch gekennzeichnet, daß die Taktimpulse beider Taktimpulsfolgen (Ti, T2) aus zwei aufeinanderfolgenden, kurzzeitigen Einzelimpulsen (A, Z^ bestehen und der Abstand (ti) zwischen Vorderflanke des jeweils ersten Einzelimpulses (A) und der Rückflanke des jeweils zweiten Einzelimpulses (E) eines jeden Taktimpulses kleiner als der Abstand (tf) jeweils zweier abwechselnd aufeinanderfolgender Taktimpulse beider Taktimpulsfolgen (Tl, T2) aber wenigstens gleich der Summe aus maximaler Ausspeicherungsverzugszeit (ta), maximaler Verarbeitungszeit (tv) der logischen Verknüpfungsschaltung (L V) und maximaler Einspeichervorbereitungs-
    Die Erfindung betrifft eine Schaltungsanordnung für zyklisch arbeitende, dynamische Speichereinrichtungen, insbesondere in Fernsprechvermittlungsanlagen, bei denen die jeweils ausgespeicherten Informationen über eine logische Verknüpfungsschaltung wieder dem Eingang der Speichereinrichtung zugeleitet werden und die Speichereinrichtung aus Schieberegistern mit jeweils zwei getrennten, wechselweise arbeitenden Schieberegistern besteht, die abwechselnd durch zwei getrennte Taktimpulsfolgen angesteuert werden, wobei jeder Impuls der Taktimpulsfolgen als Eingabeimpuls für die Speicherstufen des jeweils einen und als Ausgabeimpuls für die Speicherstufen des jeweils anderen Schieberegisters wirkt und die Ausspeicherung durch die Vorderflanken und die Einspeicherung durch die Rückflanken der einzelnen Taktimpulse bewirkt wird.
    Derartige Anordnungen sind zum Beispiel durch das Datenblatt für MOS LSI Shift Registers 1402,1403,1404 der INTEL CORP, vom Mai 1970, bekannt. Bei diesen Anordnungen wird also :nit jedem Taktimpuls beider Taktimpulsfolgen eine Information mit der Vorderflanke ausgespeichert, über die logische Verknüpfungsschaltung geleitet und geändert oder ungeändert mit der Rückflanke wieder eingespeichert. Da jede auszuspeichernde Information erst nach einer systembedingten Verzugszeit für die logische Verknüpfungsschaltung zur Verfügung steht und für die Einspeicherung ebenfalls eine gewisse Vorbereitungszeit erforderlich ist, ergibt sich die für die logische Verknüpfungsschaltung zur Verfügung stehende maximale Verarbeitungszeit aus der Differenz von Taktimpulsdauer und der Summe aus Ausspeicherverzugszeit und Einspeichervorbereitungszeit, das heißt, die Taktimpulsdauer bestimmt die S maximal zulässige Verarbeitungszeit der logischen Verknüpfungsschaltung.
    Je größer aber die Taktimpulsdauer ist, um so größer ist die Verlustleistung der Speichereinrichtung, da für die gesamte Dauer eines Taktimpulses die beaufschlag ten Schaltstufen der Speichereinrichtung Strom ver brauchen. Will man daher die mit zunehmender Verarbeitungszeit der logischen Verknüpfungsschaltung ansteigende Verlustleistung der Speichereinrichtung reduzieren, so ist eine Zwischenspeicherung der ausgespeicherten Informationen und eine geänderte Takisteuerung erforderlich, was einen zusätzlichen Aufwand erfordert.
    Die Erfindung zeigt nun einen anderen Weg, wie auf einfache Weise trotz verlängerter Verarbeitungszeiten
    ίο für die logische Verknüpfungsschaltung die Verlustleistung der Speichereinrichtung äußerst gering gehalten werden kann. Dies wird gemäß der Erfindung dadurch erreicht, daß die Taktimpulse beider Taktimpulsfolgen aus zwei aufeinanderfolgenden, kurzzeitigen Einzelim pulsen bestehen und der Abstand zwischen Vorderflan ke des jeweils ersten Einzelinipulses und der Rückflanke des jeweils zweiten Einzelimpulses eines jeden Taktimpulses kleiner als der Abstand jeweils zweier abwechselnd aufeinanderfolgender Taktimpulse beider Taktim- pulstolgen aber wenigstens gleich der Summe aus maximaler Ausspeicherungsverzugszeit, maximaler Verarbeitungszeit der logischen Verknüpfungsschaltung und maximaler Einspeichervorbereitungszeit ist. Ausgehend von den bekannten Speichereinrichtun gen werden also die Taktimpulse beider Taktimpulsfol gen in Doppelimpulse von jeweils kurzer Dauer aufgespalten, so daß unabhängig von dem Abstand dieser jeweils einen Taktimpuls bildenden beiden Einzelimpulse die Verlustleistung bei vorgegebener Impulsdauer konstant bleibt und nicht mit der Verarbeitungszeit für die logische Verknüpfungsschaltung ansteigt. Die beiden Zeitbedingungen stellen dabei sicher, daß die bekannten Anordnungen wie bisher einwandfrei arbeiten können.
    Im übrigen sei die Arbeitsweise der gemäß der Erfindung modifizierten Speichereinrichtung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Im einzelnen zeigt F i g. 1 das Blockschaltbild einer bekannten, zyklisch arbeitenden Speichereinrichtung,
    Fig.2 ein Impulsdiagramm zur Erläuterung der bisherigen Arbeitsweise und
    Fig.3 ein Impulsdiagramm zur Erläuterung der Arbeitsweise gemäß der Erfindung.
    Kernstück des Blockschaltbildes gemäß F i g. 1 ist eine zyklisch arbeitende Speichereinrichtung SR für die Speicherung von mehreren Informationswörtern in Paralleldarstellung, wobei für jede Stelle eines Informationswortes ein Doppelschieberegister der bekannten und eingangs beschriebenen Art vorgesehen ist. Diese Schieberegister werden abwechselnd durch Impulse der Taktimpulsfolgen Ti und TI getaktet, wobei mit der Vorderflanke eines jeden Taktimpulses das Informationswort der letzten Speicherstufe am Ausgang a erscheint und auf den Eingang e 1 der logischen Verknüpfungsschaltung LV einwirkt. Abhängig von gleichzeitig am Hingang e 2 anstehenden Informationen wird das jeweils über den Eingang e I zugeführte
DE19762629498 1976-06-30 1976-06-30 Schaltungsanordnung fuer zyklisch arbeitende, dynamische speichereinrichtungen, insbesondere in fernsprechvermittlungsanlagen Granted DE2629498B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762629498 DE2629498B1 (de) 1976-06-30 1976-06-30 Schaltungsanordnung fuer zyklisch arbeitende, dynamische speichereinrichtungen, insbesondere in fernsprechvermittlungsanlagen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762629498 DE2629498B1 (de) 1976-06-30 1976-06-30 Schaltungsanordnung fuer zyklisch arbeitende, dynamische speichereinrichtungen, insbesondere in fernsprechvermittlungsanlagen

Publications (2)

Publication Number Publication Date
DE2629498B1 DE2629498B1 (de) 1977-10-06
DE2629498C2 true DE2629498C2 (de) 1978-06-01

Family

ID=5981907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762629498 Granted DE2629498B1 (de) 1976-06-30 1976-06-30 Schaltungsanordnung fuer zyklisch arbeitende, dynamische speichereinrichtungen, insbesondere in fernsprechvermittlungsanlagen

Country Status (1)

Country Link
DE (1) DE2629498B1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs

Also Published As

Publication number Publication date
DE2629498B1 (de) 1977-10-06

Similar Documents

Publication Publication Date Title
DE2815283C3 (de) Datenverarbeitungseinheit
CH484564A (de) Koinzidenzgatteranordnung zum Unterdrücken zeitlich sich überschneidender Impulse
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE1162414B (de) Schiebekette
DE3727035C2 (de)
DE3032568C2 (de) Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge
DE1237177B (de) Asynchrone Zaehleinrichtung
DE1160892B (de) Schiebeeinheit
DE1193553B (de) Schieberegister
DE1171182B (de) Taktimpulsverteilsystem
DE4428545A1 (de) Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
DE2629498C2 (de)
EP0042961A2 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE1186498B (de) Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen
DE4422784C2 (de) Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE1240928B (de) Gleichstromgekoppelter elektronischer Binaerzaehler
DE2431005C3 (de) Kombinierte Frequenz- und Phasen-Vergleichsschaltung
DE2239737B1 (de) Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl
DE1044882B (de) Schaltungsanordnung zur Erzeugung mehrerer Taktpulse verschiedener Phase
EP0762650B1 (de) Schaltungsanordnung zum Erzeugen eines binären Ausgangssignals
DE1499738C3 (de) Magnetoelektrische Detektoranordnung
DE2841709C2 (de) Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik
DE1524160B2 (de) Schaltungsanordnung zur ueberlappten steuerung des daten flusses in datenverarbeitungsanlagen
DE1155484B (de) Elektronisches Schrittschaltwerk in Ringzaehlerform

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee