DE1293234B

DE1293234B - Anordnung zur Eigenueberwachung des Pilotempfaengers von Abtastueberwachungs- und Regeleinrichtungen fuer Traegerfrequenzsysteme

Info

Publication number: DE1293234B
Application number: DE19681762085
Authority: DE
Inventors: Dr Joel; Korn
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1968-04-04
Filing date: 1968-04-04
Publication date: 1969-04-24

Description

Die Erfindung betrifft eine Anordnung zur Eigenüberwachung des Pilotempfängers von Abtastüberwachungs- und Regeleinrichtungen für Trägerfrequenzsysteme.
In Trägerfrequenzsystemen werden bekanntlich aus den einzelnen niederfrequenten Sprachkanälen mit Hilfe von Frequenzumsetzern Grundgruppen von beispielsweise je zwölf Kanälen gebildet, die ihrerseits mittels weiterer Frequenzumsetzer zu Übergruppen, Hauptgruppen usw. zusammengefaßt werden. In jeder Gruppe wird sendeseitig am Anfang des Übertragungssystems eine Pilotspannung passender Frequenz und geeigneten Pegels eingespeist und zusammen mit der Gruppe übertragen. Empfangsseitig wird die Pilotspannung als Kriterium für die von der betreffenden Gruppe erlittene Dämpfung ausgewertet und zur Überwachung und Regelung dieser Gruppe verwendet. Aus Gründen der Wirtschaftlichkeit wird für viele (n) gleiche zu überwachende Gruppen eine gemeinsame Überwachungseinrichtung eingesetzt. Ein aus einem Pilotfilter, einem Pilotverstärker und einem Gleichrichter bestehender Pilotempfänger wird dabei mittels eines Wählers nacheinander zyklisch auf die Pilotauskopplung der zu überwachenden Gruppen durchgeschaltet, und dessen Ausgangsspannung wird mittels eines Pegeldiskriminators ausgewertet. Der Wähler wird von einem Taktgeber weitergeschaltet (deutsche Patentschrift 1158 577). In einer solchen Anordnung kann der gemeinsame Pilotempfänger gestört sein und dadurch eine fehlerhafte Überwachung und Regelung verursachen.
Es ist bekannt, zur Eigenüberwachung des Pilotempfängers bei Abtastüberwachungs- und Regeleinrichtungen einen eigenen Pilotgenerator vorzusehen, der einmal pro Umlaufzyklus in der Eigenüberwachungsstellung des Wählers abgefragt wird. Wird in der Eigenüberwachungsstellung eine Pegelabweichung festgestellt, so wird die Abtastanordnung arretiert, und Alarm wird gegeben. Die Notwendigkeit eines eigenen Pilotgenerators bedeutet einen großen Aufwand.
Ebenso ist es bekannt (deutsche Auslegeschrift 1255 144), zur Eigenüberwachung des Pilotempfängers den Pilotverstärker mit einer schwingungsfähigen Rückkopplungsschleife zu versehen, die schwingt, wenn seine Verstärkung den Sollwert hat, und die aufhört zu schwingen, wenn sich die Verstärkung vom Sollwert unterscheidet. Dabei wird nur der Verstärker, nicht aber das Pilotllter und der Gleichrichter des Pilotempfängers überwacht. Außerdem ist der Aufwand zur Auswertung der Überwachungsschwingung nicht unbeträchtlich.
Die Nachteile der bekannten Anordnungen zur Eigenüberwachung des Pilotempfängers von Abtustüberwachungs- und Regeleinrichtungen werden erfindungsgemäß dadurch vermieden, daß ein vom Pegeldiskriminator und dem Taktgeber gesteuerter Speicher-Flip-Flop vorgesehen ist, der am Anfang eines jeden Zyklus in Ruhestellung gebracht wird und in allen Stellungen des Wählers gesetzt werden kann, derart, daß er angeregt wird, sobald in irgendeiner Stellung des Wählers der Sollpegel herrscht, und der in der Eigenüberwachungsstellung des Wählers abgefragt wird, wobei die Tatsache, daß t er im ganzen Zyklus nicht angesprochen hat, als Kriterium dafür gewertet wird, daß der Pilotempfänger gestört ist. Es wird also angenommen, daß zumindest eine der überwachten Gruppen ungestört ist. Diese Voraussetzung ist wohl immer erfüllt. Sollten aber einmal tatsächlich alle überwachten Gruppen gestört sein, so ist eine Fehlalarmierung in diesem seltenen Fall durchaus tragbar.
Ein Ausführungsbeispiel der Anordnung nach der Erfindung wird an Hand der Figur erläutert. Als Wähler wird ein aus n + 1 Flip-Flops bestehender Ringzähler verwendet. Als Flip-Flops des Ringzählers und als Speicher-Flip-Flops werden an sich bekannte integrierte J-K-Master-Slave Flip-Flops verwendet, z. B. der Type SN 7472.
Ein solcher J-K-Master-Slave Flip-Flop hat zwei Ausgänge Q und Q, einen Takteingang T (»clock«), zwei Rückstelleingänge P (»preset«) und C (»clearto und mehrere, z. B. drei Paare von Bedingungseingängen J und K. Die drei Paare sind J1 K1, J2 K2 und J3 K3. Dar Flip-Flop arbeitet mit positiver Logik, d. h. niedrige Spannung bedeutet eine logische 0 und hohe Spannung bedeutet eine logische 1. Wird eine 0 an die Rückstellklemme C gelegt, so erhält der Ausgang Q auch eine 0, unabhängig von dem Zustand an den anderen Eingängen. Wird eine 0 an die Rückstellklemme P gelegt, so erhält der Ausgang Q eine 0 unabhängig von dem Zustand an den anderen Eingängen. Liegt an beiden Rückstelleingängen jeweils eine logische 1, so wird der Flip-Flop bei jedem Taktimpuls nach folgender »Wahrheitstabelle<c gesetzt:

tn tn+1

J K

Q

0 0 Qn

0 1 0

1 0 1

1 1 Qn

Dabei ist J = J1 # J2- J3 ... und K = K1 - K2 K3 . . ., d. h. die Bedingungseingänge J bzw. K bilden jeweils eine »Und-Schattung<c, bei der eine 0 herrscht, wenn an allen J- bzw. K-Eingängen eine 0 anliegt und bei der eine 1 herrscht, wenn auch nur an einem J- bzw. K -Eingang eine 1 anliegt. t. ist die Zeit vor einem Taktimpuls, t.+1 ist die Zeit nach einem Taktimpuls.
Im Ausführungsbeispiel sind Flip-Flops mit npn-Transistoren verwendet, bei denen die Potentiale auf Minus-Potential bezogen werden, d. h. die logische 0 bedeutet Minus-Potential, und die logische 1 bedeutet Plus-Potential.
Der Flip-Flop FFl gehört zum Ringzähler und ist angeregt, wenn der Ringzähler die Eigenüberwachungsstellung einnimmt; dabei hat sein Ausgang g den Wert Null. Wie er gesteuert wird, ist f ür die Erläuterung der Erfindung unwesentlich und daher nicht näher beschrieben.
Dar Flip-Flop FF2 stellt den Speicher-Flip-Flop dar. Er hat drei J-Eingänge und drei K-Eingänge. Die drei J-Eingänge J1, J2, J3 werden mit Minus fest verbunden, d. h., sie haben immer den Wert 0. Ein K-Eingang, beispielsweise K1, wird mit dem Ausgang Q des Speicher-Flip-Flops verbunden. Die beiden anderen K-Eingänge K2, K3 werden vom Pegeldiskriminator PD derart gesteuert, daß an. ihnen bei Sollpegel die logische 1 anliegt. Wenn nun der Speicher-Flip-Flop FF2 in Ruhestellung ist, bei der sein Ausgang Q den Wert 0 hat, so wird bei der ersten darauffolgenden Stellung der Abtastüberwachung, in der der Sollpegel ausgewertet wird, der Flip-Flop durch einen Taktimpuls zum Umkippen gebracht, und sein Ausgang Q erhält den Zustand 0. Dadurch erhält auch der mit Q verbundene K-Eingang (im Ausführungsbeispiel also KI) den Wert 0, so daß der Speicher-Flip-Flop bis zum Ende des Umlaufzyklus unabhängig vom jeweiligen Pegelwert seinen angeregten Zustand beibehält (s. Wahrheitstabelle). Das bedeutet, daß der Speicher-Flip-Flop in der Eigenüberwachungsstellung des Ringzählers angeregt ist, wenn auch nur in einer Stellung der Abtastüberwachung Sollpegel ausgewertet wurde.
Das Abfragen des Speicher-Flip-Flops in der Eigenüberwachungsstellung geschieht mit Hilfe einer vom Flip-Flop FFl des Ringzählers und vom Speicher-Flip-Flop FF2 gesteuerten »Und-Schaltung«. Diese besteht aus einem pnp-Transistor Tsl und einem Doppel-Basisspannungsteiler R1/R3 bzw. R2/R3. Der eine Eingang des Spannungsteilers ist mit dem Ausgang g des Flip-Flops FFl und der andere Eingang des Spannungsteilers mit dem Ausgang Q des Speicher-Flip-Flops FF2 verbunden. Der Spannungsteiler ist so bemessen, daß der Transistor Tsl nur leitend werden kann, wenn beide Eingänge des Spannungsteilers an 0, d. h. an negativem Potential liegen. Das bedeutet, daß diese »Und-Schaltung« nur in der Eigenüberwachungsstellung des Ringzählers und nur bei nicht angeregtem Speicher-Flip-Flop ansprechen kann. Hat die »Und-Schaltung« angesprochen, so wird der Ringzähler festgehalten, und es wird alarmiert.
Zur Rückstellung des Speicher-Flip-Flops FF2 am Anfang eines jeden Zyklus dient ein npn-Transistor Ts2, der vom Ausgang g des Flip-Flops FFl über ein Differenzierglied Cl/R4 nach dem Kippen desselben in seinen nicht angeregten Zustand kurzzeitig leitend gemacht wird und den Speicher-Flip-Flop über dessen Rückstelleingang P in Ruhestellung bringt.
Es ist auch denkbar, die beiden Eingänge der »Und-Schaltung« mit den Ausgängen Q bzw. Q des Flip-Flops FFl bzw. des Speicher-Flip-Flops FF2 zu verbinden. Dann wird der Transistor Tsl der »Und-Schaltung« bei Auswertung eines störungsfreien Zustandes leitend und verhindert über Zwischenglieder eine Alarmierung. Dabei kann der Transistor Ts2 zur Rückstellung des Speicher-Flip-Flops FF2 statt über eine Differenzierschaltung C1/R4 auch über eine Integrierschaltung R4/C1 vom Ausgang Q des Flip-Flops FFl angesteuert werden, und die Rückstellung geschieht am Ende der Eigenüberwachungsstellung des Ringzählers.

Claims

Patentansprüche: 1. Anordnung zur Eigenüberwachung des Pilotempfängers von Abtastüberwachungs- und Regeleinrichtungen, insbesondere für Trägerfrequenzsysteme, bei denen den einzelnen Nachrichtenbündeln bzw. Frequenzgruppen Pilotspannungen zugefügt werden, die empfangsseitig ausgewertet und zur Überwachung und Regelung verwendet werden, und bei denen zwecks Mehrfachausnutzung der Einrichtungen ein für h Bündel bzw. Gruppen gemeinsamer, von einem Taktgeber gesteuerter Wähler in zyklischer Reihenfolge die Pilotauskopplungen der zu überwachenden Bündel bzw. Gruppen an einen gemeinsamen Empfänger durchschaltet, der mittels eines Pegeldiskriminators die Pilotspannungen auswertet, dadurch gekennzeichnet,daßeinvom Pegeldiskriminator (PD) und vom Taktgeber gesteuerter Speicher-Flip-Flop (FF2) vorgesehen ist, der am Anfang eines jeden Zyklus in Ruhestellung gebracht wird und in allen Stellungen des Wählers gesetzt werden kann, derart, daß er angeregt wird, sobald in irgendeiner Stellung des Wählers der Sollpegel herrscht, und der in der Eigenüberwachungsstellung des Wählers abgefragt wird, wobei die Tatsache, daß er im ganzen Zyklus nicht angesprochen hat, als Kriterium dafür gewertet wird, daß der Pilotempfänger gestört ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Wähler ein aus n -E- 1 an sich bekannten J-K-Master-Slave Flip-Flops (FF1) bestehender Ringzähler und als Speicher-Flip-Flop (FF2) ebenfalls ein J-K-Master-Slave Flip-Flop mit zwei Ausgängen (Q und Q), zwei Rückstelleingängen (P, C) einem Takteingang (T) und drei Paaren Bedingungseingängen (J1, K1, J2 K2, J3 K3) verwendet wird.
3. Anordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die drei J-Eingänge (J1, J2, J3) des Speicher-Flip-Flops (FF2) mit Minus und ein K -Eingang (K1) mit dem Ausgang Q des Speicher-Flip-Flops verbunden sind und daß die beiden anderen K-Eingänge (K2, K3) vom Pegeldiskriminator (PD) derart gesteuert werden, daß bei Sollpegel an allen K-Eingängen die logische 1 anliegt.
4. Anordnung nach Anspruch 1, 2 und 3, dadurch gekennzeichnet, daß das Abfragen des Speicher-Flip-Flops (FF2) in der Eigenüberwachungsstellung mit Hilfe einer vom Flip-Flop (FFl) des Ringzählers und vom Speicher-Flip-Flop (FF2) gesteuerten »Und-Schaltung« geschieht, die anspricht, sobald diese Flip-Flops gleichzeitig angeregt sind.
5. Anordnung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß die »Und-Schaltung« aus einem Transistor (Tsl) und einem Doppel-Basisspannungsteiler (R1/R3 bzw. R2/R3) besteht, dessen beide Eingänge mit Ausgängen Q der beiden Flip-Flops verbunden sind, und der so bemessen ist, daß der Transistor (Tsl) nur leitend werden kann, wenn beide Eingänge des Spannungsteilers an 0, d. h. negativem Potential, liegen.
6. Anordnung nach Anspruch 1, 2, 3, 4 und 5, dadurch gekennzeichnet, daß zur Rückstellung des Speicher-Flip-Flops (FF2) am Anfang eines jeden Zyklus ein Transistor (Ts2) dient, der vom Ausgang Q des anderen Flip-Flops (FFl) über ein Differenzierglied (C1/R4) nach dem Kippen desselben in seinen nicht angeregten Zustand kurzzeitig leitend gemacht wird und den Speicher-Flip-Flop (FF2) über dessen Rückstelleingang P in Ruhestellung bringt.
7. Anordnung nach Anspruch 1, 2, 4 und 5, dadurch gekennzeichnet, daß die beiden Eingänge der »Und-Schaltung« mit den Ausgängen Q bzw. Q der beiden Flip-Flops (FFl) bzw FF2 verbunden sind und die Auswertung der »Und-Schaltung« über Zwischenglieder erfolgt. B. Anordnung nach Anspruch 1 und 7, dadurch gekennzeichnet, daß der Transistor (Ts2) zur Rückstellung des Speicher-Flip-Flops (FF2) über eine Integrierschaltung (R4/ 1) vom Ausgang Q des anderen Flip-Flops (FF1) angesteuert wird.