DE1287407B - Verfahren zum selektiven AEtzen von Halbleitermaterial - Google Patents

Verfahren zum selektiven AEtzen von Halbleitermaterial

Info

Publication number
DE1287407B
DE1287407B DE1965J0029390 DEJ0029390A DE1287407B DE 1287407 B DE1287407 B DE 1287407B DE 1965J0029390 DE1965J0029390 DE 1965J0029390 DE J0029390 A DEJ0029390 A DE J0029390A DE 1287407 B DE1287407 B DE 1287407B
Authority
DE
Germany
Prior art keywords
substance
semiconductor
silicon carbide
semiconductor material
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1965J0029390
Other languages
English (en)
Other versions
DE1287407C2 (de
Inventor
Dr Eginhart
Biedermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1965J0029390 priority Critical patent/DE1287407B/de
Priority to FR06008111A priority patent/FR1498862A/fr
Priority to GB5103766A priority patent/GB1141513A/en
Publication of DE1287407B publication Critical patent/DE1287407B/de
Application granted granted Critical
Publication of DE1287407C2 publication Critical patent/DE1287407C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1 2
Die Erfindung betrifft ein Verfahren zum selek- mit dem Halbleitermaterial herbeiführende Erwärtiven Ätzen von Halbleiterkristallen, das besonders · mungsprozeß kann in vorteilhafter Weise aber auch für chemisch resistente Halbleitermaterialien ge- derart gesteuert werden, daß die aufgedampfte Subeignet ist. stanz und der Siliziumcarbidkristall durch Festkörper-
Bei der Herstellung von Halbleiterbauelementen in 5 diffusion miteinander reagieren. Hierfür sind weniger der Planartechnik dienen als Träger der Bau- hohe Temperaturen erforderlich, was das Verfahren elemente einkristalline Scheiben des betreffenden vereinfacht. Beim Ätzen von Siliziumcarbid hat es Halbleitermaterials, bei denen geometrisch begrenzte sich als vorteilhaft erwiesen, als auf die Halbleiterund ineinander verschachtelte, p- und η-leitende Be- oberfläche aufzudampfende Substanz ein Metall, insreiche an einer Oberfläche eindiffundiert oder durch io besondere Platin, zu verwenden. Als Lösungsmittel Epitaxieverfähren aufgebarcht worden sind. für die aus dem aufgebrachten Platin und dem SiIi-
Bei diesem Herstellungsverfahren ist es erforder- ziumcarbid gebildete Legierung kann sodann in vorlich, bestimmte Teile der erzeugten Bereiche durch teilhafter Weise Königswasser verwendet werden.
Ätzen wieder zu entfernen, beispielsweise zur Kon- Die Erfindung wird in einem Ausführungsbeispiel
taktierung nicht an der Oberfläche liegender Bereiche 15 an Hand von die einzelnen Verfahrensschritte dar- oder zur Trennung einzelner Bauelemente. Bekannt- stellenden Zeichnungen beschrieben. Es zeigt, jeweils lieh geschieht dies in der Weise, daß auf die Halb- in einem Querschnitt,
lederoberfläche Oxydschichten aufgebracht werden, Fig. 1 den Halbleiterkörper mit der aufgebrachten
die sodann mittels photolithographischer Verfahren Ätzsubstanz,
mit Öffnungen versehen werden, die bewirken, daß 2° Fig.2 denselben Halbleiterkörper nach Durchdas Ätzmittel nur an den nicht abgedeckten Stellen führung des Erwärmungs- und Reaktionsprozesses das Halbleitermaterial angreifen kann. Diese Mas- und
kierungsverfahren setzen jedoch voraus, daß Ätz- F i g. 3 denselben Halbleiterkörper nach dem Hermittel bekannt sind, die zwar den Halbleiterkristall auslösen der Reaktionsprodukte,
angreifen, sich gegenüber dem Material der Masken 25 In den Figuren ist mit 1 ein einkristallines Plättjedoch nicht aggressiv verhalten. Infolge dieser Vor- chen aus Siliziumcarbid bezeichnet, das den Körper aussetzung sind die beschriebenen Maskierungs- des Halbleiterbauelementes bildet und das, beispielsverfahren nicht in jedem Fall anwendbar, denn es weise durch entsprechende Dotierung bei der Krisind Halbleitermaterialien bekannt, die chemisch der- stallzüchtung, p-leitend ist. An der Oberfläche des art resistent sind, daß sie nur von ganz besonders 30 SiC-Kristalls ist eine dünne, η-leitende Schicht 2 aggressiven Ätzmitteln angegriffen werden, die ande- durch Diffusion oder durch epitaxiales Aufwachsen, rerseits aber auch jedes bekannte Maskenmaterial beispielsweise mittels pyrolytischer Zersetzung von zerstören würden. Ein derartiges Halbleitermaterial Silanen und Kohlenwasserstoffen, erzeugt worden,
ist beispielsweise Siliziumcarbid. Halbleiterbau- Nunmehr ist es erforderlich, durch Ätzen die Konelemente aus Siliziumcarbid sind jedoch von beson- 35 taktstellen der tiefer liegenden Schichten freizulegen, derem Interesse, da dieses Material infolge seiner Da die zu diesem Zweck bekannten und üblicherchemischen Resistenz und seiner großen Energie- weise verwendeten Maskierungsschichten von den differenz zwischen dem Leitfähigkeitsband und dem gegenüber dem Siliziumcarbid aggressiven Ätzmitteln Valenzband Anwendungen gestattet, die bisher nicht angegriffen und zerstört würden, wird das im folgenmöglich waren. 40 den beschriebene Verfahren angewendet.
Aufgabe der Erfindung ist es, ein Verfahren zum Auf die zu ätzenden Bereiche der Kristallober-
selektiven Ätzen derartiger, chemisch resistenter fläche wird eine Substanz 3 aufgebracht, welche die Halbleiterkristalle anzugeben, bei dem die Verwen- Eigenschaft besitzt, daß sie in einem Temperaturdung von Masken nicht erforderlich ist. bereich, in dem die Aufbringungstemperatur liegt,
Erfindungsgemäß wird dies dadurch erreicht, daß 45 chemisch inert ist, daß sie aber bei entsprechender auf die Halbleiteroberfläche in einem dem Ätzmuster Erwärmung in einem höheren Temperaturbereich entsprechenden Muster eine oberhalb einer bestimm- unter Bildung einer Lösung mit dem SiC reagiert, ten Temperaturgrenze mit dem Halbleiter unter BiI- Die aufgebrachte Substanz besitzt ferner die Eigendung einer Lösung reagierende Substanz bei einer schaft, daß sie sich in scharfen geometrischen Konunterhalb dieser Grenze liegenden Temperatur auf- 5° türen aufbringen läßt und nicht auf der Halbleitergebracht wird, diese Substanz sodann durch Erwär- oberfläche verläuft und daß sie auch beim Erhitzen mung in einem durch die aufgebrachte Substanz- nicht ihre Konturierung einbüßt. Eine geeignete Submenge, die Dauer und die Temperatur des Prozesses stanz zur Anwendung beim Siliziumcarbid ist Platin, bestimmten Tiefenbereich mit dem Halbleitermaterial Das Aufbringen erfolgt durch Aufdampfen, wobei legiert wird und danach die Legierung mit Hilfe von 55 sich üblicherweise der SiC-Kristall etwa auf Zimmerden reinen Kristall im wesentlichen nicht angreifen- temperatur befindet. Hierbei können zur scharfen den Lösungsmitteln entfernt wird. Definierung der zu ätzenden Bereiche die üblichen
Ein besonderer Vorteil wird dadurch erreicht, daß Maskierungsverfahren, z. B. Metallmasken, verwendie in Form des Ätzmusters aufzubringende Substanz det werden. Danach werden die zu ätzenden Bereiche unter Zuhilfenahme an sich bekannter Maskierungs- 60 einem Erwärmungsprozeß unterzogen, bei dem das verfahren auf die Halbleiteroberfläche aufgedampft aufgedampfte Platin mit dem Siliziumcarbid eine Löwerden kann. Auf diese Weise gelingt es, sehr feine sung eingeht. Die Erwärmung kann in einem Ofen und exakte Ätzlinien zu definieren und eine große oder auch durch lokale Erhitzung, beispielsweise mit-Genauigkeit des Verfahrens zu erreichen. Bei dem tels eines Elektronenstrahls, geschehen. Bei diesem sich an das Aufbringen der Substanz anschließenden 65 Prozeß entsteht eine Legierung in einem Tiefen-Erwärmungsprozeß kann dabei so verfahren werden, bereich 4, der durch die Menge des aufgetragenen daß die aufgebrachte Substanz schmilzt und mit dem Materials, die Reaktionszeit und die Reaktionstempe-Siliziumcarbid eine Lösung eingeht. Der die Reaktion ratur bestimmt wird. Hierbei ist es nicht unbedingt
erforderlich, bis zum Schmelzen des Platins zu erhitzen, da, besonders bei dünnen Schichten, die vorher einsetzende Festkörperdiffusion ausreicht, um die gewünschte Legierung zu erzeugen.
Die auf diese Weise entstandene Legierung besitzt die Eigenschaft, daß sie in Lösungsmitteln löslich ist, von denen der SiC-Kristall nicht angegriffen wird. Ein solches Lösungsmittel ist das aus einer Mischung HCl und HNO3 im Verhältnis 3:1 bestehende Königswasser. Die Halbleiteroberfläche wird nunmehr der Einwirkung dieses Lösungsmittels ausgesetzt. Dadurch geht die Legierung 4 in Lösung und die Oberfläche 5 der p-leitenden Schicht wird an den gewünschten Kontaktstellen freigelegt, wonach die Kontakte in an sich bekannter Weise, beispielsweise durch Einlegieren, hergestellt werden können.

Claims (6)

Patentansprüche:
1. Verfahren zum selektiven Ätzen von chemisch resistentem Halbleitermaterial, dadurch ao gekennzeichnet, daß auf die Halbleiteroberfläche in einem dem Ätzmuster entsprechenden Muster eine oberhalb einer bestimmten Temperaturgrenze mit dem Halbleiter unter Bildung einer Lösung reagierende Substanz bei einer as unterhalb dieser Grenze liegenden Temperatur aufgebracht wird, diese Substanz sodann durch Erwärmen in einem durch die aufgebrachte Substanzmenge, die Dauer und die Temperatur des Prozesses bestimmten Tiefenbereich mit dem Halbleitermaterial legiert wird und danach diese Legierung mit Hilfe von, den reinen Kristall im wesentlichen nicht angreifenden Lösungsmitteln entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die in Form des Ätzmusters aufzubringende Substanz unter Zuhilfenahme an sich bekannter Maskierungsverfahren auf die Halbleiteroberfläche aufgedampft wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der die Reaktion mit dem Halbleitermaterial herbeiführende Erwärmungsprozeß derart gesteuert wird, daß die aufgedampfte Substanz und der Halbleiterkristall durch Festkörperdiffusion miteinander reagieren.
4. Verfahren nach den Ansprüchen 1 bis 3 zum selektiven Ätzen von Siliziumcarbid, dadurch gekennzeichnet, daß als auf die Halbleiteroberfläche aufzudampfende Substanz ein Metall verwendet wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß als auf die Siliziumcarbidoberfläche aufzudampfendes Metall Platin verwendet wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Lösungsmittel für die aus Platin und Siliziumcarbid gebildeten Reaktionsprodukte Königswasser verwendet wird^
Hierzu 1 Blatt Zeichnungen
DE1965J0029390 1965-11-15 1965-11-15 Verfahren zum selektiven AEtzen von Halbleitermaterial Granted DE1287407B (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1965J0029390 DE1287407B (de) 1965-11-15 1965-11-15 Verfahren zum selektiven AEtzen von Halbleitermaterial
FR06008111A FR1498862A (fr) 1965-11-15 1966-11-02 Méthode de décapage sélectif d'un matériau semi-conducteur
GB5103766A GB1141513A (en) 1965-11-15 1966-11-15 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1965J0029390 DE1287407B (de) 1965-11-15 1965-11-15 Verfahren zum selektiven AEtzen von Halbleitermaterial

Publications (2)

Publication Number Publication Date
DE1287407B true DE1287407B (de) 1969-01-16
DE1287407C2 DE1287407C2 (de) 1969-09-04

Family

ID=7203594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965J0029390 Granted DE1287407B (de) 1965-11-15 1965-11-15 Verfahren zum selektiven AEtzen von Halbleitermaterial

Country Status (3)

Country Link
DE (1) DE1287407B (de)
FR (1) FR1498862A (de)
GB (1) GB1141513A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607448A (en) * 1968-10-21 1971-09-21 Hughes Aircraft Co Chemical milling of silicon carbide
DE2929589A1 (de) * 1979-07-04 1981-01-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines optisch transparenten und elektrisch leitfaehigen filmmusters
DE3069519D1 (en) * 1979-12-11 1984-11-29 Crosfield Electronics Ltd Correction of gravure printing members
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
FR1498862A (fr) 1967-10-20
GB1141513A (en) 1969-01-29
DE1287407C2 (de) 1969-09-04

Similar Documents

Publication Publication Date Title
DE1915549C3 (de) Verfahren zum epitaktischen Aufwachsen von Siliciumcarbidschichten
DE2738384A1 (de) Verfahren zur herstellung eines halbleiters
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1266609B (de) Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE7015061U (de) Halbleitervorrichtung.
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3815512A1 (de) Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger
DE1287407B (de) Verfahren zum selektiven AEtzen von Halbleitermaterial
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE1806578A1 (de) Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elekrisch isolierenden einkristallinen Unterlage
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
DE1297085B (de) Verfahren zum Abscheiden einer einkristallinen Halbleiterschicht
DE1444520A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1544191B2 (de) Verfahren zur Herstellung von Halbleitermaterial
AT244391B (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristallines Aufwachsen von Schichten
DE1544191C3 (de) Verfahren zur Herstellung von Halbleitermaterial
CH670335A5 (de)
CH668861A5 (de) Verfahren zur herstellung von festkoerper-halbleiter-vorrichtungen.
DE1544295C3 (de) Verfahren zur Phosphor-Dotierung von Halbleiterkörpern
DE1544279C3 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht von Halbleitermaterial auf einem Fremdsubstrat

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee