DE1207510B - Durchschlagsunempfindlicher Halbleiter-gleichrichter und Verfahren zum Herstellen - Google Patents

Durchschlagsunempfindlicher Halbleiter-gleichrichter und Verfahren zum Herstellen

Info

Publication number
DE1207510B
DE1207510B DEST21687A DEST021687A DE1207510B DE 1207510 B DE1207510 B DE 1207510B DE ST21687 A DEST21687 A DE ST21687A DE ST021687 A DEST021687 A DE ST021687A DE 1207510 B DE1207510 B DE 1207510B
Authority
DE
Germany
Prior art keywords
zone
layer
semiconductor
silicon
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DEST21687A
Other languages
English (en)
Other versions
DE1207510C2 (de
Inventor
Cyril Francis Drake
Henley Frank Sterling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB6259/63A external-priority patent/GB1013465A/en
Priority claimed from GB6258/63A external-priority patent/GB1046721A/en
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Publication of DE1207510B publication Critical patent/DE1207510B/de
Application granted granted Critical
Publication of DE1207510C2 publication Critical patent/DE1207510C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thyristors (AREA)

Description

  • Durchschlagsunempfindlicher Halbleitergleichrichter und Verfahren zum Herstellen Die Erfindung bezieht sich auf Halbleitergleichrichter mit einem Halbleiterkörper aus zwei Zonen entgegengesetzten Leitungstyps, der gegen Durchschläge unempfindlich ist.
  • Die Herstellung einer Reihe von Schichten abwechselnd entgegengesetzten Leitungstyps durch gleichzeitige oder aufeinanderfolgende Diffusion von den Leitungstyp bestimmenden Störstoffen in einen Halbleiterkörper ist bereits bekannt. Es ist weiter bekannt, einen Teil der Oberfläche des Halbleiterkörpers abzudecken, so daß die Diffusion nur an dem nicht maskierten Teil der Oberfläche vor sich geht. Der letztere Vorgang ist begrenzt durch die Natur des Diffusionsprozesses und der Diffusionsprozeß durch die Schwierigkeit im Erhalten eines geeigneten Maskierungsmaterials.
  • Es treten daher Schwierigkeiten auf, wenn ein Halbleiterbauelement mit pn-übergang hergestellt werden soll, für das sich die obengenannten Verfahren nicht eignen.
  • Beispielsweise kann es vorkommen, daß ein bestimmter Widerstand oder ein bestimmtes Profil des übergangs in dem Halbleiterbauelement oder in einem Teil des Bauelements gefordert wird, das mit den bekannten Methoden nicht herstellbar ist.
  • Beispielsweise kann es erforderlich sein, daß ein pn-übergang in einer bestimmten Tiefe unter der Oberfläche des Halbleiterkörpers verlaufen soll. Ein tiefliegender übergang ist bei Hochspannungsdioden mit Durchschlagsspannungen über 500 V erforderlich und dann, wenn bei nachfolgenden Lötverfahren das Lot in den Halbleiterkörper eindringt.
  • Ein irreversibler Durchschlag des pn-übergangs bei hohen Spannungen geht normalerweise einher mit einem örtlichen Durchschlag an einer Stelle längs der Linie, an der der übergang an die Halbleiteroberfläche tritt. Um die Tendenz für einen Oberflächendurchschlag zu verringern, ist es bekannt, der Halbleitervorrichtung eine solche Form zu geben, daß das elektrische Feld bei der an den übergang angrenzenden Raumladungszone, die durch Anlegen einer Spannung in Sperrichtung an die Vorrichtung erzeugt wird, an der Oberfläche der Vorrichtung kleiner ist als das elektrische Feld an einem äquivalenten Punkt der Raumladungszone im Inneren der Vorrichtung. Die Bildung eines übergangs durch eine Schicht, die einen größeren Abstand von der äußeren Oberfläche des Halbleiterkörpers hat, ist beispielsweise eine Lösung für dieses Problem. Ein solcher Aufbau ist jedoch schwierig herzustellen, da bei der üblichen Oxydmaskierung, die bei Halbleitervorrichtungen mit Silizium verwendet wird, ein Durchbruch infolge von Maskierungsfehlern bei übergängen von mehr als 15 1, auftritt.
  • Der Erfindung liegt die Aufgabe zugrunde, eine größere Verminderung des obengenannten Oberflächenfeldes bezüglich des Feldes im Inneren zu erzielen, als es bei den bisher bekannten Vorrichtungen möglich ist, damit die genannten Schwierigkeiten vermieden werden.
  • Die Erfindung bezieht sich somit auf einen durchschlagsunempfindlichen Halbleitergleichrichter mit einem Halbleiterkörper aus zwei Zonen entgegengesetzten Leitungstyps, bei dem die eine Zone einen höheren spezifischen Widerstand aufweist und die äußeren Oberflächen beider Zonen mit je einer flächenhaften Elektrode bedeckt sind. Ein solcher Gleichrichter ist erfindungsgemäß so ausgebildet, daß die pn-übergangsfläche eine nach der Zone mit höherem spezifischem Widerstand gerichtete und in dieser Zone angeordnete Ausbuchtung aufweist.
  • Es ist zwar bereits ein als spannungsabhängiger Kondensator wirkendes Halbleiterbauelement mit zwei Zonen entgegengesetzten Leitungstyps bekannt, bei dem die pn-übergangsfläche eine Ausbuchtung aufweist. Hierdurch soll die Grenzfläche der Raumladungszone bei angelegter Spannung verkleinert werden. Es liegt also eine andere Aufgabe vor. Außerdem ist die Ausbuchtung bei der bekannten Anordnung nach der Zone mit niedrigerem spezifischem Widerstand gerichtet.
  • Es sind noch andere Halbleiterbauelemente mit einem Halbleiterkörper aus mehreren entgegengesetzten Leitungstyps bekannt, bei denen die pn Übergangsfläche eine- Ausbuchtung aufweist bzw. stufenförmig ausgebildet ist. Hierbei handelt es sich jedoch durchweg um Transistoren. Durch diese Ausbildung der pn-Übergangsfläche sollen bei den bekannten Transistoren die Abstände zwischen Emitter und Kollektor einerseits und Basis und Kollektor andererseits verschieden groß gemacht werden. Die Sperrspannung spielt dort nur eine untergeordnete Rolle.
  • Im Gegensatz hierzu handelt es sich bei der Erfindung um einen Halbleitergleichrichter, der unempfindlich gegen Durchschläge ist, d. h., daß er nach einem Durchschlag verwendungsfähig bleibt. Hierfür ist es wesentlich, daß die Ausbuchtung der pn-Übergangsfläche .nach der Zone mit höherem spezifischem Widerstand gerichtet ist.
  • Die weiteren Ausbildungen der Erfindung bestehen in einem Verfahren zum Herstellen von durchschlagsunempfindlichen Halbleitergleichrichtern mit einer pn-Übergangsfläche, die eine Ausbuchtung aufweist.
  • Einige Ausführungsformen der Erfindung sollen nun an Hand der Zeichnungen näher beschrieben werden.
  • F i g. 1 bis 5 zeigen aufeinanderfolgende Verfahrensstufen bei der Herstellung einer Silizium-Mesadiode mit abgestuftem pn-Übergang; in F i g. 6 bis 9 sind nufeinanderfolgende Verfahrensstufen für die Herstellung eines tiefliegenden pn-Übergangs dargestellt.
  • Es soll noch erwähnt werden, daß in den Figuren alle vertikalen Abstände übertrieben groß dargestellt sind im Verhältnis zu den horizontalen Abständen, um die Einzelheiten des Aufbaues besser zu verdeutlichen.
  • In F i g. 1 ist auf einer Halbleiterscheibe 1 aus n-Silizium mit 50 Ohm - cm eine Schicht 2 von begrenzter Ausdehnung aus Silizium, das mit Bor angereichert ist, auf einem Teil der Oberfläche 3 angeordnet. Die Anordnung wird dann erhitzt, um das Material vom p-Typ einzudiffundieren und, wie in F i g. 2 dargestellt, einen pn-Übergang 4 unterhalb der ursprünglichen Oberfläche 3 zu erzeugen. Eine weitere Schicht 5 aus Silizium vom p-Typ von 1 Ohm -cm (F i g. 3) wird nun, beispielsweise epitaxial aus der Dampfphase, auf der gereinigten und polierten Fläche 3 niedergeschlagen und die Anordnung noch einmal erhitzt, um den Diffusionsstoff vom p-Typ sowohl von der eingebetteten örtlichen Störstoffquelle, gebildet durch die Zone 2, als auch von der neu niedergeschlagenen p-Schicht 5 einzudiffundieren, so daß sich ein abgestufter pn-Übergang 4A ergibt.
  • Das Niederschlagen und Eindiffundieren von Phosphor aus der gegenüberliegenden Fläche 6 in die Scheibe zur Bildung einer n+-Schicht 7 niedrigen Widerstands und das darauffolgende Atzen zum Erzeugen eines Gleichrichters vom Mesatyp ist in F i g. 5 dargestellt und wird mit bekannten Mitteln durchgeführt. Der schmale Teil 8 in der Mitte zwischen den Zonen 2, 5 und 7 ergibt einen Schutz gegen einen Oberflächendurchschlag, wenn die Vorrichtung als Gleichrichter verwendet wird.
  • Bei der Anordnung nach F i g. 6 ist eine dünne Schicht 10 von der Größenordnung von 1 [. Dicke von mit Bor angereichertem Silizium örtlich auf der Oberfläche 11 des -Halbleiterkörpers 12 aus n-Silizium von 50 Ohm - cm unter Verwendung einer Maske und des Epitaxialverfahrens niedergeschlagen. Die Maske wird entfernt und eine weitere Schicht 13 (F i g. 7) vom n-Typ und 50 Ohm - cm und einer Dicke von etwa 40 g, auf der ganzen Oberfläche 11 einschließlich der Schicht 10 niedergeschlagen.
  • Der so aufgebaute Körper wird in einer Atmosphäre von Sauerstoff mit einem Wasserdampfdruck von 30 mm auf eine solche Temperatur und für eine so lange Zeit erhitzt, daß das Bor von der eingebetteten Störstoffquelle, welche die Schicht 10 bildet, diffundiert und einen pn-Übergang 14 (F i g. 8) in einer Tiefe von mehr als 40 R, von der Störstoffquelle 10 bildet.
  • Bei dieser Wärmebehandlung wird auch ein Sillziumdioxydüberzug 15 auf der Oberfläche erzeugt. Die Zone 16 der Oberfläche des Körpers unter der Oxydschicht 15 hat nun p-Leitfähigkeit, wobei die Zone 16 durch die Lage der eingebetteten Borquelle 10 bestimmt ist.
  • Der Oxydüberzug 15 im mittleren Teil der Zone 16 vom p-Typ- wird nun entfernt und der Siliziumkörper bis zu einer Tiefe von ungefähr 30 [, an dieser begrenzten Stelle abgetragen. Ein Kontakt 17 (F i g. 9) wird an der p-Zone in der so gebildeten Vertiefung angebracht. Die freiliegende Oberfläche des Siliziums hat eine relativ hohe Leitfähigkeit.
  • Die beschriebenen Verfahren sind nicht beschränkt auf das Niederschlagen von Bor. Es kann auch ein anderes Halbleitermaterial als Silizium verwendet werden. Die Werte für den Widerstand stellen nur Beispiele dar, die Zonen vom n-Typ können ersetzt werden durch Zonen vom p-Typ und umgekehrt. Es ist beispielsweise möglich, mit Phosphor angereichertes Halbleitermaterial auf eine Unterlage vom p-Typ nach dem Epitaxialverfahren aufzubringen. Es können auch andere Verfahren zur Aufbringung der hochdotierten eingebetteten Zone bei dem Verfahren gemäß der Erfindung verwendet werden. Die hochdotierte Zone kann beispielsweise durch örtliches Aufdampfen einer Schicht von Boroxyd auf die Oberfläche des Halbleiterkörpers und nachfolgendes kurzzeitiges Erhitzen des Halbleiterkörpers hergestellt werden, wodurch eine örtliche Dotierung des Halbleiterkörpers erzielt wird.
  • Anschließend wird das Borglas mit Fluorwasserstoffsäure entfernt, bevor eine weitere Schicht niedergeschlagen wird.

Claims (7)

  1. Patentansprüche: 1. Durchschlagsunempfindlicher Halbleitergleichrichter mit einem Halbleiterkörper aus zwei Zonen entgegengesetzten Leitungstyps, bei dem eine Zone einen höheren spezifischen Widerstand aufweist und die äußeren Oberflächen beider Zonen mit je einer flächenhaften Elektrode bedeckt sind, dadurch gekennzeichnet, daß die pn-Übergangsfläche eine nach der Zone mit höherem spezifischem Widerstand gerichtete und in dieser Zone angeordnete Ausbuchtung aufweist.
  2. 2. Halbleitergleichrichter nach Anspruch 1, dadurch gekennzeichnet, daß in einem begrenzten Teil der Oberflächenschicht einer ersten Zone bestimmten Leitungstyps und höheren spezifischen Widerstands eine zweite Zone entgegengesetzten Leitungstyps und niedrigeren spezifischen Widerstands eingelassen ist und daß auf der gleichen Oberfläche über beiden Zonen eine dritte schichtförmige Zone größerer Ausdehnung als die eingelassene zweite Zone und von gleichem Leitungstyp wie diese sowie niedrigeren spezifischen Widerstands angeordnet ist.
  3. 3. Halbleitergleichrichter nach Anspruch 1, dadurch gekennzeichnet, daß in einem begrenzten Teil der Oberflächenschicht einer ersten Zone bestimmten Leitungstyps und höheren spezifischen Widerstands eine zweite Zone entgegengesetzten Leitungstyps und niedrigeren spezifischen Widerstands angeordnet ist, daß auf der gleichen Oberfläche über beiden Zonen eine dritte Zone größerer Ausdehnung als die eingelassene zweite Zone und von gleichem Leitungstyp wie die erste Zone und höheren spezifischen Widerstands angeordnet ist, und daß die dritte Zone über und bis zur zweiten Zone so entfernt ist, daß die zweite Zone noch von allen Seiten von Halbleitermaterial entgegengesetzten Leitungstyps und höheren Widerstands der dritten Zone umfaßt ist.
  4. 4. Halbleitergleichrichter nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke der dritten Zone und die zweite Zone geringer ist als die Raumladungsschicht in der zweiten Zone, die sich durch Anlegen einer Spannung in Sperrrichtung an den pn-übergang bildet.
  5. 5. Halbleitergleichrichter nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß eine weitere vierte Zone von Halbleitermaterial niedrigeren spezifischen Widerstands und gleichen Leitungstyps wie die erste Zone zwischen der ersten Zone und der zugehörigen Elektrode angeordnet ist.
  6. 6. Verfahren zum Herstellen eines Halbleitergleichrichters mit pn-17bergang nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf einer Stirnseite eines Halbleiterkörpers (erste Zone) aus Silizium vom n-Typ eine kleinere Zone von Silizium mit hohem Borgehalt erzeugt wird, daß der Halbleiterkörper zum Eindiffundieren von Material vom p-Typ aus dieser borhaltigen Zone erhitzt wird, so daß ein pn-übergang unter der Oberfläche des Halbleiterkörpers (zweite Zone) erzeugt wird, daß eine Schicht aus Silizium vom p-Typ (dritte Zone) auf die gleiche Fläche des Halbleiterkörpers aufgebracht wird, die über die umgewandelte zweite Zone hinausreicht, daß der Halbleiterkörper wieder erhitzt wird, so daß eine Diffusion sowohl des mit Bor angereicherten Materials als auch aus der neu niedergeschlagenen p-Schicht stattfindet, so daß ein pn-Übergang mit einer Ausbuchtung entsteht, daß Phosphor auf der gegenüberliegenden Stirnseite des Halb-Ieiterkörpers niedergeschlagen wird und die letztere erhitzt wird, um eine Diffusion des Phosphors in den Halbleiterkörper von der entgegengesetzten Stirnseite zu bewirken, daß eine Ätzung durchgeführt wird, so daß ein Halbleiterkörper vom Mesatyp entsteht, und daß Elektroden an den beiden gegenüberliegenden Stirnseiten angebracht werden.
  7. 7. Verfahren zum Herstellen eines Halbleitergleichrichters mit pn-Übergang nach Anspruch 1, 3, 4 oder 5, dadurch gekennzeichnet, daß eine dünne Schicht von Silizium, angereichert mit Bor, auf einem begrenzten Bereich der Oberfläche eines Körpers aus n-Silizium erzeugt wird, daß eine Schicht aus n-Silizium auf der gleichen Fläche des Halbleiterkörpers und der mit Bor angereicherten Schicht niedergeschlagen wird, die dicker ist als die mit Bor angereicherte Siliziumschicht und auf allen Seiten über sie hinausreicht, daß dann die so gebildete Anordnung erhitzt wird, so daß das Material vom p-Typ aus der borhaltigen Schicht diffundiert, so daß ein pn-übergang innerhalb des Siliziumkörpers entsteht, der vollkommen in Halbleitermaterial vom n-Typ eingeschlossen ist, daß eine Siliziumoxydschicht auf der darüberliegenden n-Siliziumschicht erzeugt wird, daß ein Teil dieser Oxydschicht entfernt wird und eine Vertiefung in dem Siliziumkörper unter der entfernten Oxydschicht bis zu einer solchen Tiefe erzeugt wird, daß die in das Silizium eingebettete Schicht vom p-Typ erreicht wird, daß ein ohmscher Kontakt an der eingebetteten Schicht vom p-Typ angebracht wird, und daß einer oder mehrere ohmsche Kontakte am Halbleiterkörper angebracht werden. B. Verfahren nach Anspruch 6 und 7, dadurch gekennzeichnet, daß die Zone entgegengesetzten Leitungstyps (zweite Zone) in der Weise erzeugt wird, daß die eine ganze Fläche des Halbleiterkörpers mit Halbleitermaterial und/oder Dotierungsmaterial bedeckt wird, und daß anschließend ein Teil dieser Schicht wieder entfernt wird. In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1116 829; deutsches Gebrauchsmuster Nr. 1851678; französische Patentschriften Nr. 1261460, 1268 691, 1296 408.
DE1964ST021687 1963-02-15 1964-02-13 Verfahren zum herstellen eines durchschlagsunempfindlichen halbleitergleichrichters Expired DE1207510C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB6259/63A GB1013465A (en) 1963-02-15 1963-02-15 Improvements in or relating to semiconductor devices
GB6258/63A GB1046721A (en) 1963-02-15 1963-02-15 Improvements in or relating to semiconductor devices

Publications (2)

Publication Number Publication Date
DE1207510B true DE1207510B (de) 1965-12-23
DE1207510C2 DE1207510C2 (de) 1976-06-10

Family

ID=47075273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1964ST021687 Expired DE1207510C2 (de) 1963-02-15 1964-02-13 Verfahren zum herstellen eines durchschlagsunempfindlichen halbleitergleichrichters

Country Status (3)

Country Link
CH (1) CH419352A (de)
DE (1) DE1207510C2 (de)
NL (1) NL302325A (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1261460A (fr) * 1960-05-05 1961-05-19 Pacific Semiconductors Transistron en matériau semi-conducteur et son procédé de production
FR1268691A (fr) * 1960-08-16 1961-08-04 Raytheon Co Procédé de fabrication d'éléments semi-conducteurs
DE1116829B (de) * 1960-06-08 1961-11-09 Telefunken Patent Verfahren zur Herstellung einer Halbleiteranordnung
DE1851678U (de) * 1960-09-29 1962-05-17 Int Standard Electric Corp Halbleiterdiode.
FR1296408A (fr) * 1960-08-05 1962-06-15 Telefunken Gmbh Dispositif semi-conducteur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1261460A (fr) * 1960-05-05 1961-05-19 Pacific Semiconductors Transistron en matériau semi-conducteur et son procédé de production
DE1116829B (de) * 1960-06-08 1961-11-09 Telefunken Patent Verfahren zur Herstellung einer Halbleiteranordnung
FR1296408A (fr) * 1960-08-05 1962-06-15 Telefunken Gmbh Dispositif semi-conducteur
FR1268691A (fr) * 1960-08-16 1961-08-04 Raytheon Co Procédé de fabrication d'éléments semi-conducteurs
DE1851678U (de) * 1960-09-29 1962-05-17 Int Standard Electric Corp Halbleiterdiode.

Also Published As

Publication number Publication date
DE1207510C2 (de) 1976-06-10
NL302325A (de) 1965-10-23
CH419352A (de) 1966-08-31

Similar Documents

Publication Publication Date Title
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE3038571C2 (de) Zenerdiode
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE2549614C3 (de) Halbleiterschalter
DE2349951A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2306842C3 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE1207510B (de) Durchschlagsunempfindlicher Halbleiter-gleichrichter und Verfahren zum Herstellen
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2426529A1 (de) Planardiffusionsverfahren
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2028632A1 (de) Halbleiterbauelement
DE1963132C3 (de) Halbleiteranordnung mit mindestens einer in einem monolithischen Halbleiterkörper angebrachten integrierten Schaltung und Verfahren zu deren Herstellung
DE2616925A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee