DE1116829B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents
Verfahren zur Herstellung einer HalbleiteranordnungInfo
- Publication number
- DE1116829B DE1116829B DET18504A DET0018504A DE1116829B DE 1116829 B DE1116829 B DE 1116829B DE T18504 A DET18504 A DE T18504A DE T0018504 A DET0018504 A DE T0018504A DE 1116829 B DE1116829 B DE 1116829B
- Authority
- DE
- Germany
- Prior art keywords
- alloy
- zones
- diffusion
- pills
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000956 alloy Substances 0.000 claims description 23
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- 239000006187 pill Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000005275 alloying Methods 0.000 claims description 4
- 239000000370 acceptor Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Description
DEUTSCHES
PATENTAMT
T18504 Vmc/21g
Die Erfindung betrifft ein Verfahren zur Herstellung
einer Halbleiteranordnung, bei dem in einem Halbleiterkörper vom ersten Leitungstyp durch Einlegieren
yon sowohl Donatoren als auch Akzeptoren enthaltenden
Legierungspillen Legierungszonen vom ersten Leitungstyp und anschließend den Legierungszonen
vorgelagerte Diffusionszonen des zweiten Leitungstyps hergestellt werden.
Der Ladungsträgertransport der emitterseitig in die Basiszone injizierten Ladungsträger erfolgt im wesentliehen
durch Diffusion. Dieser DiffuskmsraDargang
beansprucht jedoch relativ viel Zeit. Deshalb maß bei HF-Transistoren der Diffusionsweg durch entsprechend
dünne Ausbildung der Basiszone abgekürzt werden. Diesem Bestreben ist jedoch eine Grenze
gesetzt, da das Halbleiterplättchen aus Stabilitätsgründen eine gewisse Stärke nicht unterschreiten
darf.
Es ist bereits ein Verfahren bekannt, bei dem die Basiszone durch Diffusion aus der Emitter-Legierungspille
hergestellt wird. Der bei diesem Verfahren verwendete Halbleiterkörper hat die elektrischen
Eigenschaften der Kollektorzone des späteren Transistors. Da die Basiszone durch Diffusion aus der
Emitterpille entsteht, kann mit dem bekannten Verfahren jede Dicke der Basiszone durch entsprechende
Wahl der Diffusionstiefe erzielt werden. Die Basiszone wird dadurch kontaktiert, daß auf der emitterseitigen
Halbleiteroberfläche neben der Emitterpille noch eine weitere Legierungspille mit Störstellen vom
Leitungstyp der Basiszone einlegiert wird, und zwar so tief, daß das Legierungsmaterial bis zur diffundierten
Basiszone vordringt.
Dieses Verfahren hat jedoch den Nachteil, daß zwei bezüglich des Störstellenmaterials verschiedene
Legierungspillen erforderlich sind, da die Emitterpille sowohl mit n- als auch mit p-Störstellen, die Basispille
dagegen nur mit Störstellen vom Leitungstyp der Basiszone versetzt sein muß. Durch die verschiedenen
Emitter- und Basispillen wird das Herstellungsverfahren erschwert.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren aufzuzeigen, welches die Verwendung
der Emitter-Legierungspille auch zur Kontaktierung der Basiszone gestattet. Zur Lösung der gestellten
Aufgabe werden bei dem Verfahren nach der Erfindung mindestens zwei Legierungspillen so dicht
nebeneinander verwendet, daß die Diffusionszonen ineinander übergehen, und die ohmsche Verbindung
mit der Diffusionszone wird dann in der Weise hergestellt, daß mindestens einer der zwischen den
Legierungs- und Diffusionszonen gebildeten pn-Über-Verf ahren zur Herstellung
einer Halbleiteranordnung
einer Halbleiteranordnung
Anmelder:, 1
. Telefunken
Patentverwertungsgesellschaft m. b. H.,
; .„. ,,Ulm/Donau, Elisabethenstr. 3
; .„. ,,Ulm/Donau, Elisabethenstr. 3
Dipl.-Ing. Herrmann Krauß, Ulm/Donau,
ist als Erfinder genannt worden
ist als Erfinder genannt worden
gänge durch einen elektrischen Formierprozeß zerstört
wird.
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. Wie die Fig. 1 zeigt, sind in
den Halbleiterkörper 1 auf der Emitterseite zwei Legierungspillen 2 und 3 einlegiert, die sowohl n- als
auch p-Störstellen enthalten. Unter der Voraussetzung, daß der Abscheidungskoeffizient der in den Legierungspillen
vorhandenen p-Störstellen im Halbleitermaterial größer ist als der der n-Störstellen, entstehen
im Ausgangskörper durch das Legieren p-leitende Bereiche. Erfüllt das im Legierungsmaterial vorhandene
Störstellenmaterial daneben noch die Bedingung, daß die Diffusionskonstante der n-Störstellen größer
ist als die der p-Störstellen, so kann mit dem Legierungsprozeß ein Diffusionsprozeß verbunden werden,
bei dem n-Störstellen aus den Legierungspillen in den p-leitenden Ausgangskörper diffundieren.
Durch diesen Diffusionsprozeß entsteht die n-leitende
Basiszone 4 mit dem pn-übergang 5 an beiden Pillen zwischen der rekristallisierten Zone und der
diffundierten Basiszone. Der letztere ist jedoch nur für den Emitter erwünscht. Die Basiskontaktierung
wird nun nachträglich dadurch hergestellt, daß die rekristallisierte Zone der zur Basiskontaktierung vorgesehenen
Pille durch elektrische Überlastung zerstört wird. Dies kann dadurch geschehen, daß z. B. gemäß
Fig. 2 ein Formierstoß auf die Legierungspillen 2 und 3 durch eine Kondensatorentladung gegeben wird,
wobei die Polung derart vorzunehmen ist, daß der emitterseitige pn-übergang in Flußrichtung, der
pn-übergang der zur Kontaktierung der Basiszone vorgesehenen Legierungselektrode 3 dagegen in Sperr-
109 738/333
richtung betrieben wird. Dadurch wird der größere Teil der elektrischen Energie an der in Spernchtung
betriebenen Basiselektrode in Wärme verwandelt und damit diese rekristallisierte Zone zerstört. Da beide
Legierungspillen gleichwertig sind, braucht beim Aufbau der Halbleiteranordnung nicht zwischen den
einzelnen Pillen unterschieden werden. Welche der Pillen die Basis kontaktiert, hängt allein von der
Polung des Formierstoßes ab.
Schließlich kann der - Halbleiterkörper noch eine Mesastruktur erhalten, indem der Halbleiterkörper
entsprechend den gestrichelt eingezeichneten Linien 6 seitlich abgeätzt wird.
Claims (3)
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem in einem Halbleiterkörper
vom ersten Leitungstyp durch Einlegieren von sowohl Donatoren als auch Akzeptoren enthaltenden
Legierungspillen Legierungszonen vom ersten Leitungstyp und anschließend den Legierungszonen vorgelagerte Diffusionszonen des zweiten
Leitungstyps hergestellt werden, gekennzeichnet durch die Verwendung von mindestens zwei Legierungspillen
so dicht nebeneinander, daß die Diffusionszonen ineinander übergehen, und durch die Herstellung einer ohmschen Verbindung mit
der Diffusionszone in der Weise, daß mindestens einer der zwischen den Legierungs- und Diffusionszonen
gebildeten pn-Übergänge durch einen elektrischen Formierprozeß zerstört wird.
2. Verfahren nach Anspruch 1 zur Herstellung eines Transistors, dadurch gekennzeichnet, daß
bei der Formierung die zur Basiskontaktierung vorgesehene Legierungselektrode in Spernchtung,
der emitterseitige pn-übergang dagegen in Flußrichtung betrieben wird.
3. Verfahren'nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Formierstoß durch eine
Kondensatorentladung erzeugt wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift W 14766 VIII c/21g (bekanntgemacht am 9. 2.1956);
Deutsche Auslegeschrift W 14766 VIII c/21g (bekanntgemacht am 9. 2.1956);
britische Patentschrift Nr. 751408;
französische Patentschrift Nr. 1163 048;
USA.-Patentschrift Nr. 2 856 320.
französische Patentschrift Nr. 1163 048;
USA.-Patentschrift Nr. 2 856 320.
Hierzu 1 Blatt Zeichnungen
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET18504A DE1116829B (de) | 1960-06-08 | 1960-06-08 | Verfahren zur Herstellung einer Halbleiteranordnung |
FR862267A FR1289336A (fr) | 1960-06-08 | 1961-05-19 | Procédé de fabrication de dispositifs semi-conducteurs |
GB20660/61A GB985667A (en) | 1960-06-08 | 1961-06-08 | A process for making a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET18504A DE1116829B (de) | 1960-06-08 | 1960-06-08 | Verfahren zur Herstellung einer Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1116829B true DE1116829B (de) | 1961-11-09 |
Family
ID=7548968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET18504A Pending DE1116829B (de) | 1960-06-08 | 1960-06-08 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1116829B (de) |
FR (1) | FR1289336A (de) |
GB (1) | GB985667A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1207510B (de) * | 1963-02-15 | 1965-12-23 | Standard Elektrik Lorenz Ag | Durchschlagsunempfindlicher Halbleiter-gleichrichter und Verfahren zum Herstellen |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3361597A (en) * | 1963-12-20 | 1968-01-02 | Bell Telephone Labor Inc | Method of forming a photodiode |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB751408A (en) * | 1953-05-25 | 1956-06-27 | Rca Corp | Semi-conductor devices and method of making same |
FR1163048A (fr) * | 1955-09-02 | 1958-09-22 | Gen Electric Co Ltd | Diffusion différentielle d'impuretés dans les semi-conducteurs |
US2856320A (en) * | 1955-09-08 | 1958-10-14 | Ibm | Method of making transistor with welded collector |
-
1960
- 1960-06-08 DE DET18504A patent/DE1116829B/de active Pending
-
1961
- 1961-05-19 FR FR862267A patent/FR1289336A/fr not_active Expired
- 1961-06-08 GB GB20660/61A patent/GB985667A/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB751408A (en) * | 1953-05-25 | 1956-06-27 | Rca Corp | Semi-conductor devices and method of making same |
FR1163048A (fr) * | 1955-09-02 | 1958-09-22 | Gen Electric Co Ltd | Diffusion différentielle d'impuretés dans les semi-conducteurs |
US2856320A (en) * | 1955-09-08 | 1958-10-14 | Ibm | Method of making transistor with welded collector |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1207510B (de) * | 1963-02-15 | 1965-12-23 | Standard Elektrik Lorenz Ag | Durchschlagsunempfindlicher Halbleiter-gleichrichter und Verfahren zum Herstellen |
Also Published As
Publication number | Publication date |
---|---|
FR1289336A (fr) | 1962-03-30 |
GB985667A (en) | 1965-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2621791A1 (de) | Integrierter transistor mit saettigungsverhindernder schottky- diode | |
DE1514855C3 (de) | Halbleitervorrichtung | |
DE1094370B (de) | Symmetrisch aufgebaute, flaechenhafte Halbleiteranordnung, insbesondere Transistor | |
DE1213920B (de) | Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps | |
DE1263934B (de) | Halbleiterbauelement mit drei Zonen aus verschiedenen, in der kristallographischen [111]-Richtung aneinandergrenzenden Halbleitersubstanzen | |
DE1194500B (de) | Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1116829B (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2101279C2 (de) | Integrierter, lateraler Transistor | |
DE1188209B (de) | Halbleiterbauelement | |
DE1130525B (de) | Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE1464829C3 (de) | Schaltungsanordnung mit mehreren in einem Halbleiterplättchen ausgebildeten Schaltungselementen | |
DE1185292B (de) | Doppelhalbleiterbauelement mit einem Esaki-UEbergang und einem parallel geschalteten weiteren UEbergang | |
DE1035780B (de) | Transistor mit eigenleitender Zone | |
DE1639581B1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1090326B (de) | Verfahren zur Herstellung eines Transistors mit drei Zonen aus verschiedenen Halbleitermaterialien abwechselnden Leitungstyps | |
DE2508874C3 (de) | Bipolarer Transistor in einer epitaktischen Schicht aus Halbleitermaterial auf einem isolierenden Substrat | |
DE1163977B (de) | Sperrfreier Kontakt an einer Zone des Halbleiterkoerpers eines Halbleiterbauelementes | |
DE2000093C2 (de) | Feldeffekttransistor | |
AT238256B (de) | Freischwingende Kippschaltung | |
DE2145334C3 (de) | Magnetoelektrischer Wandler |