DE1126513B - Verfahren zur Bearbeitung von Halbleiteranordnungen - Google Patents

Verfahren zur Bearbeitung von Halbleiteranordnungen

Info

Publication number
DE1126513B
DE1126513B DEI16774A DEI0016774A DE1126513B DE 1126513 B DE1126513 B DE 1126513B DE I16774 A DEI16774 A DE I16774A DE I0016774 A DEI0016774 A DE I0016774A DE 1126513 B DE1126513 B DE 1126513B
Authority
DE
Germany
Prior art keywords
semiconductor
hydrogen peroxide
etching
arrangements
further processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI16774A
Other languages
English (en)
Inventor
Lawrence Favro
Daniel I Pomerantz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of DE1126513B publication Critical patent/DE1126513B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

DEUTSCHES
PATENTAMT
116774 Vmc/21g
ANMELDETAG: 24. JULI 1959
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 29. MÄRZ 1962
Die Erfindung betrifft ein Verfahren zur Bearbeitung von Halbleiteranordnungen, insbesondere von Germaniumtransistoren und -dioden, mit einem Halbleiterkörper eines bestimmten Leitfähigkeitstyps, mit mindestens einem pn-übergang und an dem Halbleiterkörper angebrachten Elektroden sowie Zuführungsdrähten zu den Elektroden, die anschließend an die Herstellung geätzt und gespült werden.
Es ist üblich, Halbleiteranordnungen während ihrer Herstellung verschiedenen Ätzbehandlungen zu unterwerfen, vorwiegend um die Oberfläche des eigentlichen Halbleiterkörpers zu reinigen. Zu diesem Zweck ist z. B. auch die Verwendung eines aus Flußsäure und Wasserstoffsuperoxyd bestehenden Ätzmittels bekannt. Es ist weiterhin bekannt, die mit Elektroden und Zuleitungen versehenen Halbleiteranordnungen zur Stabilisierung der Oberflächenverhältnisse nochmals einer chemischen oder elektrolytischen Ätzbehandlung auszusetzen. Die damit erzielte Verbesserung der Stabilität reicht jedoch für hochwertige Halbleiterbauelemente noch nicht aus. Zur weiteren Verbesserung der elektrischen Eigenschaften ist bekanntgeworden, die Halbleiteranordnung während des Betriebes in einer Atmosphäre aus Halogendämpfen unterzubringen. Die Herstellung solcher Halbleiterbauelemente ist jedoch sehr aufwendig, da vakuumdichte Hüllen benötigt werden. Zudem sind sie stark temperaturabhängig, da eine gasförmige Atmosphäre auf Temperaturschwankungen empfindlich reagiert.
Nach der Erfindung werden die Mängel der mit den bekannten Maßnahmen behandelten Halbleiteranordnungen weitgehend beseitigt und verbesserte Germaniumtransistoren und -dioden geschaffen. Das Verfahren nach der Erfindung ermöglicht ferner die Herstellung von Germaniumtransistoren, bei denen die Leistungs- und Stromverstärkung sowie ihre Stabilität erhöht ist. Weiterhin soll der Sättigungsstrom bei Germaniumtransistoren und -dioden herab- gesetzt werden. Das bekannte Verfahren wird erfindungsgemäß dadurch verbessert, daß die nach Beendigung des Ätzens und Spülens an sich gebrauchsfertige Halbleiteranordnung einer weiteren Bearbeitung durch Eintauchen in eine erhitzte Lösung von Wasserstoffsuperoxyd und anschließender Spülung unterworfen wird.
Die Durchführung des Verfahrens nach der Erfindung, ihre Wirkungsweise, Vorteile und weiteren über das Bekannte hinausgehenden Merkmale werden im folgenden an Hand der Zeichnung, welche schematisch die einzelnen Verfahrensmaßnahmen bei der Verfahren zur Bearbeitung von Halbleiteranordnungen
Anmelder: Intermetall Gesellschaft für Metallurgie
und Elektronik m.b.H., Freiburg (Breisgau), Hans-Bunte-Str. 19
Beanspruchte Priorität: V. St. v. Amerika vom 19. August 1958 (Nr. 755 939)
Daniel I. Pomerantz, Lexington, Mass.,
und Lawrence Favro, New York, N. Y. (V. St. A,), sind als Erfinder genannt worden
Herstellung eines Germaniumtransistors darstellt, näher erläutert.
Wie aus der Zeichnung zu ersehen ist, sind die Hauptverfahrensmaßnahmen folgende:
1. Herstellung der Transistoranordnung,
2. Ätzen der Anordnung,
3. Spülung,
4. Bearbeitung der Transistoranordnung,
5. Spülung.
Die Maßnahmen 1, 2 und 3 sind an sich bekannt und können nach irgendeiner bekannten Technik oder nach dem anschließend beschriebenen Verfahren ausgeführt werden. Diese bekannten Maßnahmen werden im folgenden kurz am Beispiel eines Germanium-Flächentransistors des Legierungstyps erläutert. Bei der Herstellung einer Transistoranordnung dieses Typs wird ein kleines Plättchen aus einem Germanium-Einkristall geschnitten. Es wird in geeigneter Weise mit einer Donator- oder Akzeptorverunreinigung dotiert, um den gewünschten Leitfähigkeitstyp, beispielsweise η-Typ oder p-Typ, zu erhalten. Die pn-Übergänge in dem Germaniumkörper werden durch Einlegieren einer Emitter- und einer Kollektorschicht an den entgegengesetzten Seiten der Plättchenoberfläche erhalten. Es werden dazu Pillen eines Materials verwendet, welches bei der Legierung mit dem Halbleiterplättchen Zonen eines Leitfähigkeitstyps erzeugt, der entgegengesetzt zu dem des Plättchens ist. Zwischen den Zonen entgegengesetzter Leitfähigkeit, beispielsweise zwischen der p-Zone und
209 557/332
der η-Zone, bildet sich ein gleichrichtender pn-übergang, der auch Sperrschicht genannt wird. Im Falle einer Diode wird nur ein gleichrichtender Übergang gebildet.
Nachdem die genannten pn-Übergänge als Emitter und Kollektor hergestellt sind, wird eine nicht gleichrichtende Elektrode als Basiselektrode auf das HaIbleiterplättchen aufgebracht. Geeignete Zuführungsdrähte werden dann mit der Emitter-, der Kollektor- Eine 2minutige Spülung in einer 35°/oigen Lösung nahe ihrem Siedepunkt hat sich als besonders vorteilhaft erwiesen, da die Lösung genügend stabil ist und relativ leicht gehandhabt werden kann. Außerdem ist S die Zeit und Temperatur für eine wirtschaftliche Fertigung geeignet, so daß dadurch keine Schwierigkeiten entstehen.
Dann werden der Transistor oder die Diode in kaltem, enthärtetem Wasser gespült, wonach sie für und der Basiszone bzw. deren Elektroden verbunden. io die Montage und Einbringung in Gehäuse geeignet Es ist auch bekannt, die Zuführungsdrähte in das sind.
Halbleiterplättchen so einzulegieren, daß gleichzeitig Transistoren, die der verbesserten Bearbeitung geeine Übergangszone und die Befestigung des Zu- maß der Erfindung unterworfen worden sind, zeichführungsdrahtes erhalten wird. Die vorstehende Be- nen sich durch eine erhöhte Strom- und Leistungsschreibung über die Herstellung eines Transistors ist 15 verstärkung aus und die letztere 2 bis 6 db betragen selbstverständlich nur als Beispiel gedacht. Es sind kann. Ferner haben Lebensdauerversuche bei erhöhten Temperaturen eine größere Stabilität ergeben. So weist beispielsweise die Abnahme der Leistungsverstärkung nach 500 Stunden bei 90° C einen mitt-20 leren Wert von 4 db für nicht zusätzlich bearbeitete Anordnungen gegenüber einem Mittelwert von etwa 1 db für bearbeitete Anordnungen auf. Außerdem wurde sowohl bei Transistoren als auch bei Dioden, die nach der Erfindung bearbeitet worden sind, be-
ebensogut auch alle anderen Techniken für die Herstellung von Transistoren oder Dioden ohne Rücksicht auf irgendwelche Einzelheiten bei der Fabrikation oder Konstruktion brauchbar.
Anschließend an die erste Verfahrensmaßnahme wird der Transistor irgendeinem geeigneten Ätzprozeß unterworfen. Dieser Ätzprozeß kann rein chemischer Natur sein. Es ist aber auch eine elektrochemische
Ätztechnik, die als elektrolytische Ätzung bekannt 25 obachtet, daß sie einen geringeren Sättigungsstrom
ist, möglich. Bei der elektrolytischen Ätzung wird die Oberfläche des Halbleiterplättchens mit einem ätzenden Elektrolyten in Kontakt gebracht und ein Potentialgefälle quer zum pn-übergang angelegt. Der Kontakt der Plättchenoberfläche mit dem Ätzmittel kann durch Eintauchen des Plättchens in die Ätzflüssigkeit oder durch Richten eines Stromes der Ätzflüssigkeit gegen die Plättchenoberfläche erreicht werden.
Anschließend an das Ätzen wird die Halbleiteranordnung vorwiegend in heißem, enthärtetem Wasser gespült, um den Ätzelektrolyten und sonstige Rückstände, die sich auf der Plättchenoberfläche gebildet haben, zu entfernen. Wie bereits oben erwähnt, sind die bisher beschriebenen Verfahrensmaßnahmen an sich bekannt. Nach ihrer Durchführung wird der Transistor gewöhnlich als geeignet für die Montage und die Einkapselung angesehen.
Nach der Erfindung wird der Transistor oder die Diode in diesem Stadium einer weiteren Verbesserungsbearbeitung unterworfen, welche das Eintauchen der Halbleiteranordnung in eine erhitzte Lösung von Wasserstoffsuperoxyd vorsieht. Die Konzentration der Lösung, ihre Temperatur und die Dauer der Spülung sind voneinander abhängige Parameter des Bearbeitungsprozesses. Es wurde gefunden, daß sehr gute Ergebnisse mit einer 35%igen wäßrigen Lösung von Wasserstoffsuperoxyd erhalten werden, wenn diese bis in die Nähe ihres Siedepunktes (105° C) erhitzt wird und die Eintauchzeit etwa 2 Minuten betragt. Lösungskonzentrationen und Temperaturen unter 5 % bzw. 50° C sind brauchbar, aber erfordern erhöhte Eintauchzeiten. Bei höheren Temperaturen oder Konzentrationen werden kürzere Eintauchzeiten zulässig. Die obere Grenze der Lösungskonzentration liegt bei etwa 70%, da Lösungen mit stärkerer Konzentration sehr reaktionsfähig und schwer zu handhaben sind.
besitzen. Das Entstehen von leitenden Oberflächenkanälen wie bei den nicht bearbeiteten Halbleiteranordnungen wurde nicht festgestellt.

Claims (3)

PATENTANSPRÜCHE:
1. Verfahren zur Bearbeitung von Halbleiteranordnungen, insbesondere von Germaniumtransistoren und -dioden, mit einem Halbleiterkörper eines bestimmten Leitfähigkeitstyps, mit mindestens einem pn-übergang und an dem Halbleiterkörper angebrachten Elektroden sowie Zuführungsdrähten zu den Elektroden, die anschließend an die Herstellung geätzt und gespült werden, dadurch gekennzeichnet, daß die nach Beendigung des Ätzens und Spülens an sich gebrauchsfertige Halbleiteranordnung einer weiteren Bearbeitung durch Eintauchen in eine erhitzte Lösung von Wasserstoffsuperoxyd und anschließender Spülung unterworfen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die weitere Bearbeitung der Halbleiteranordnung in einer 5- bis 7O°/oigen wäßrigen Lösung von Wasserstoffsuperoxyd bei Temperaturen von 50 bis 150° C vorgenommen wird.
3. Verfahren nach Anspruch!, dadurch gekennzeichnet, daß die weitere Bearbeitung der Halbleiteranordnungen während einer Zeitdauer von etwa 2 Minuten in einer 35%igen bis zum Siedepunkt erhitzten Lösung von Wasserstoffsuperoxyd durch Eintauchen vorgenommen wird und anschließend in kaltem, enthärtetem Wasser gespült wird.
In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1001077; österreichische Patentschrift Nr. 199 226; Journ. of appl. Physics, Vol. 25, 1954, S. 634 bis 641.
Nr. 5,
Hierzu 1 Blatt Zeichnungen
© 209 557/332 3.62
DEI16774A 1958-08-19 1959-07-24 Verfahren zur Bearbeitung von Halbleiteranordnungen Pending DE1126513B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75593958A 1958-08-19 1958-08-19
US221672A US3103733A (en) 1958-08-19 1962-09-04 Treatment of germanium semiconductor devices

Publications (1)

Publication Number Publication Date
DE1126513B true DE1126513B (de) 1962-03-29

Family

ID=26916018

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI16774A Pending DE1126513B (de) 1958-08-19 1959-07-24 Verfahren zur Bearbeitung von Halbleiteranordnungen

Country Status (4)

Country Link
US (1) US3103733A (de)
DE (1) DE1126513B (de)
FR (1) FR1232845A (de)
GB (1) GB903026A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269738B (de) * 1964-10-20 1968-06-06 Telefunken Patent Verfahren zur Stabilisierung von Halbleiterbauelementen

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3242551A (en) * 1963-06-04 1966-03-29 Gen Electric Semiconductor switch
BE655566A (de) * 1963-11-12
US3377263A (en) * 1964-09-14 1968-04-09 Philco Ford Corp Electrical system for etching a tunnel diode
US3409979A (en) * 1965-02-02 1968-11-12 Int Standard Electric Corp Method for the surface treatment of semiconductor devices
US3385682A (en) * 1965-04-29 1968-05-28 Sprague Electric Co Method and reagent for surface polishing
US3383319A (en) * 1965-10-22 1968-05-14 Motorola Inc Cleaning of semiconductor devices
JPH084063B2 (ja) * 1986-12-17 1996-01-17 富士通株式会社 半導体基板の保存方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1001077B (de) * 1954-07-14 1957-01-17 Telefunken Gmbh Verfahren und Anordnung zum elektrolytischen AEtzen von Halbleiterkoerpern oder -systemen
AT199226B (de) * 1956-02-29 1958-08-25 Philips Nv Verfahren zur Herstellung eines halbleitenden Elektrodensystems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2530110A (en) * 1944-06-02 1950-11-14 Sperry Corp Nonlinear circuit device utilizing germanium
US2650311A (en) * 1950-10-26 1953-08-25 Purdue Research Foundation Radiant energy detecting method and apparatus
BE546710A (de) * 1955-06-08 1900-01-01
US2847623A (en) * 1955-07-27 1958-08-12 Texas Instruments Inc Full wave rectifier structure and method of preparing same
BE551335A (de) * 1955-09-29

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1001077B (de) * 1954-07-14 1957-01-17 Telefunken Gmbh Verfahren und Anordnung zum elektrolytischen AEtzen von Halbleiterkoerpern oder -systemen
AT199226B (de) * 1956-02-29 1958-08-25 Philips Nv Verfahren zur Herstellung eines halbleitenden Elektrodensystems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269738B (de) * 1964-10-20 1968-06-06 Telefunken Patent Verfahren zur Stabilisierung von Halbleiterbauelementen

Also Published As

Publication number Publication date
FR1232845A (fr) 1960-10-12
GB903026A (en) 1962-08-09
US3103733A (en) 1963-09-17

Similar Documents

Publication Publication Date Title
DE2259829C3 (de) Verfahren zur anodischen Bildung einer Oxidschicht auf mindestens 5% Gallium enthaltenden Verbindungshalbleitern, insbesondere GaP1GaAs, AlGaP, InGaP und InGaAs in einem wässrigen Elektrolyten
DE2544736A1 (de) Verfahren zum entfernen von verunreinigungen aus monokristallinem silicium
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1126513B (de) Verfahren zur Bearbeitung von Halbleiteranordnungen
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1032405B (de) Flaechenhalbleiter mit guter Waermeableitung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2158681C3 (de) Verfahren zur Behandlung eines lichtemittierenden Halbleiter-Bauelements mit PN-Übergang
DE1160547B (de) Verfahren zum elektrolytischen AEtzen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen Halbleiterkoerper und einem an die Oberflaeche tretenden pn-UEbergang
DE2720327A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE2856214A1 (de) Verfahren zur herstellung eines metall- halbleiterkontakts
AT201114B (de) Verfahren zur Herstellung von halbleitenden Vorrichtungen
DE1194064B (de) Verfahren zum elektrolytischen AEtzen der Ober-flaeche eines mit Legierungselektroden aus einer Bleilegierung versehenen npn-Transistors mit einem Halbleiterkoerper aus Germanium
DE1058158B (de) Verfahren zum Anbringen einer Legierungs-Elektrode auf einem halbleitenden Koerper
AT232548B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1253825B (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleiterkoerper aus Galliumarsenid durch AEtzen
DE1041164B (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit einem Halbleiterkristall
DE2646773A1 (de) Kernstrahlungsdetektor mit tief eindiffundiertem uebergang
DE1117221B (de) Chemisches AEtzverfahren zur Verbesserung des Sperrwiderstandes von Halbleitergleichrichtern aus N-Silizium oder N-Germanium
AT214981B (de) Verfahren zur Oberflächenbehandlung von Halbleiterkörpern
DE1105069B (de) AEtzverfahren eines pn-UEberganges bei der Herstellung einer Halbleiteranordnung