DE112021007581T5 - Verfahren zum ausbilden eines oberflächenmontierten integrierten schaltungsgehäuses mit lötoptimierten leadframe-anschlüssen - Google Patents

Verfahren zum ausbilden eines oberflächenmontierten integrierten schaltungsgehäuses mit lötoptimierten leadframe-anschlüssen Download PDF

Info

Publication number
DE112021007581T5
DE112021007581T5 DE112021007581.0T DE112021007581T DE112021007581T5 DE 112021007581 T5 DE112021007581 T5 DE 112021007581T5 DE 112021007581 T DE112021007581 T DE 112021007581T DE 112021007581 T5 DE112021007581 T5 DE 112021007581T5
Authority
DE
Germany
Prior art keywords
leadframe
connection
groove
step cut
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021007581.0T
Other languages
English (en)
Inventor
Wichai Kovitsophon
Rangsun Kitnarong
Ekgachai Kenganantanon
Pattarapon Poolsup
Watcharapong Nokde
Chanyuth Junjuewong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Priority claimed from PCT/US2021/055728 external-priority patent/WO2022231652A1/en
Publication of DE112021007581T5 publication Critical patent/DE112021007581T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Flache, leitungslose Integrated Circuit (IC-) Gehäuse werden mit lotbenetzbaren Leadframe-Anschlüssen ausgebildet. Chips werden auf Chip-Befestigungspads montiert, mit benachbarten Leadframe-Anschlussstrukturen verbunden und in einer Formmasse eingekapselt. Durch einen Lasernutungsprozess wird Formmasse aus einer Leadframe-Anschlussnut entfernt, die sich entlang einer Reihe von Leadframe-Anschlussstrukturen erstreckt. Ein Sägeschrittschnitt entlang der Leadframe-Anschlussnut erstreckt sich teilweise durch die Leadframe-Dicke, um eine Sägeschrittschnittnut zu definieren. Freiliegende Leadframe-Oberflächen, einschließlich der durch den Sägeschrittschnitt freigelegten Oberflächen, werden mit einem lötverbessernden Material plattiert. Entlang der Sägeschrittschnittnut wird ein Vereinzelungsschnitt durchgeführt, um Leadframe-Anschlüsse zu definieren, deren Endflächen mit dem lötverbessernden Material plattiert sind. Der Lasernutungsprozess kann die Ergebnisse des Sägeschrittschnitts verbessern, und der Sägeschrittschnitt kann Formmasse entfernen, die durch den Lasernutungsprozess nicht entfernt wurde.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität vor der am 26. April 2021 eingereichten vorläufigen, ebenfalls in Besitz befindlichen US-Patentanmeldung Nr. 63/179.712 , deren gesamter Inhalt hiermit durch Bezugnahme für alle Zwecke einbezogen wird.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf oberflächenmontierte Integrated Circuit (IC-) Gehäuse, z. B. Verfahren zur Ausbildung oberflächenmontierter IC-Gehäuse mit lötoptimierten Leadframe-Anschlüssen, z. B. unter Verwendung eines Prozesses, der sowohl eine Lasernutung als auch einen Sägeschrittschnitt vor einem Vereinzelungsschnitt aufweist.
  • HINTERGRUND
  • Zwei Arten von oberflächenmontierbaren Gehäusen zum Anschließen einer integrierten Schaltungsvorrichtung (z. B. Chip) an eine Leiterplatte (PCB) sind (1) Gehäuse mit einer Reihe von Anschlüssen, die sich von den Seiten des Gehäuses erstrecken und allgemein als „Gehäuse mit flachen Anschlüssen“ bezeichnet werden und (2) flache Gehäuse, bei denen keine Anschlüsse aus den Seiten des Pakets herausragen, die hier allgemein als „flache Gehäuse ohne Anschlüsse“ bezeichnet werden.
  • Ein flaches No-Leads-Gehäuse, zum Beispiel Quad-Flat No-Leads (QFN) und Dual-Flat No-Leads (DFN), kann mit einer Leiterplatte durch eine oberflächenmontierte Lötverbindung auf der Leiterplatte befestigt werden, ohne Gehäuseanschlüsse und/oder Durchgangslöcher in der Leiterplatte zu verwenden. Beispielsweise kann ein flaches Gehäuse ohne Anschlüsse einen Chip aufweisen, der auf einem Leadframe (z. B. einem Kupfer-Leadframe) montiert und in einer isolierenden Formmasse eingekapselt ist. Der Leadframe kann ein Chip-Befestigungspad und eine Reihe von Leadframe-Anschlüssen aufweisen, die um das Chip-Befestigungspad herum angeordnet sind. Der Chip kann auf dem am Chip befestigten Pad montiert und durch eine Drahtverbindung mit jedem Leadframe-Anschluss verbunden werden. Jeder Leadframe-Anschluss des QFN- oder DFN-Gehäuses kann durch Löten auf einem darunter liegenden PCB-Pad montiert werden, um eine physische und elektrische Verbindung zwischen dem QFN- oder DFN-Gehäuse und der Leiterplatte herzustellen.
  • Bei einigen flachen Gehäusen ohne Anschlüsse können die Leadframe-Anschlüsse zumindest teilweise mit einem lötverbessernden Material beschichtet sein, um die Lötverbindung zwischen jedem Leadframe-Anschluss und einer darunter liegenden Leiterplatte zu verbessern. Mit anderen Worten: Das lötverbessernde Material kann die „Lotbenetzbarkeit“ der Leadframe-Anschlüsse verbessern. Einige Techniken zur Ausbildung von Gehäusen mit plattierten Leadframe-Anschlüssen können jedoch zur Ausbildung von Graten aus dem Leadframe-Material führen (z. B. Kupfergrate), die zu elektrischen Kurzschlüssen (oder „Brücken“) zwischen benachbarten Leadframe-Anschlüssen führen können. Darüber hinaus kann es einige Verfahren möglicherweise nicht gelingen, die Formmasse effektiv von den Anschlussflächen des Leadframes zu entfernen, die mit dem lötverbessernden Material beschichtet werden sollen, was die Wirksamkeit der lötverbessernden Beschichtung verringern kann, oder mit anderen Worten, die Lotbenetzbarkeit der Leadframe-Anschlüsse verringert.
  • Es besteht ein Bedarf an verbesserten Verfahren zur Ausbildung von Gehäusen mit Leadframe-Anschlüssen, die mit lötverbesserndem Material plattiert sind, um beispielsweise die oben diskutierten Probleme zu vermeiden oder zu verringern.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung stellt Verfahren zum Ausbilden flacher, leitungsloser Integrated Circuit (IC-) Gehäuse bereit, die mit Lot benetzbare Leadframe-Anschlüsse aufweisen, d. h. Leadframe-Anschlüsse, die mit einem lötverbessernden Material plattiert sind, um eine Lötverbindung mit einer Leiterplatte zu verbessern. IC-Chips werden auf Chip-Attach-Pads montiert, mit benachbarten Leadframe-Anschlussstrukturen verbunden und in einer Formmasse eingekapselt. Ein Lasernutungsprozess und chemisches Entgraten können durchgeführt werden, um zumindest einen Teil der Formmasse aus einer Leadframe-Anschlussnut zu entfernen, die sich entlang einer Reihe von Leadframe-Anschlussstrukturen erstreckt. Ein Sägeschrittschnitt kann entlang der Leadframe-Anschlussnut durchgeführt werden und sich teilweise durch die Leadframe-Dicke erstrecken, um eine Sägeschrittschnittnut zu definieren. Der Sägeschrittschnitt, der breiter sein kann als die Anschlussnut des Leadframes, kann nach dem Lasernutungsprozess und dem chemischen Entgraten jegliche Formmasse entfernen, die in der Leadframe-Anschlussnut verbleibt. Freiliegende Leadframe-Oberflächen, einschließlich der durch den Sägeschrittschnitt freigelegten Anschlussendflächen, werden mit einem lötverbessernden Material, z. B. Zinn, plattiert. Entlang der Sägeschrittschnittnut kann ein Vereinzelungsschnitt mit einer schmaleren Breite als die Sägeschrittschnittnut durchgeführt werden, um Leadframe-Anschlüsse mit Anschlussendflächen zu definieren, die mit dem lötverbessernden Material plattiert sind. Das vereinzelte Gehäuse kann durch Löten auf der Leiterplatte montiert werden, wobei die lötverbessernde Beschichtung der Anschlussflächen des Leadframes eine verbesserte Lötverbindung bereitstellen kann.
  • Der vor dem Sägeschrittschnitt durchgeführte Lasernutungsprozess kann die Ergebnisse des Sägeschrittschnitts verbessern. Beispielsweise kann der Lasernutungsprozess eine beträchtliche Menge Formmasse aus der Leadframe-Anschlussnut entfernen, was die Ausbildung von Metallgraten am Leadframe aufgrund des Sägeschrittschnitts reduzieren kann, die beispielsweise durch Siliziumdioxid in der Formmasse verursacht werden, welches das weichere Material (z. B. Kupfer) des Leadframes verformt.
  • Darüber hinaus kann die Durchführung des Sägeschrittschnitts, der jegliche Formmasse entfernt, die nach dem Lasernutungsprozess und dem chemischen Entgraten in der Leadframe-Anschlussnut verbleibt, die lötverbessernde Beschichtung (z. B. Verzinnung) der Anschlussendflächen des Leadframes verbessern, was wiederum zu einer Verbesserung der Lötverbindung zwischen dem Leadframe-Anschluss und der Leiterplatte führen kann.
  • Ein Aspekt stellt ein Verfahren zum Ausbilden einer elektronischen Vorrichtung bereit. Es wird eine gekapselte integrierte Schaltungsstruktur (IC) ausgebildet oder darauf zugegriffen, die einen ersten Chip, der auf einem ersten Chip-Befestigungspad montiert ist, einen zweiten Chip, der auf einem zweiten Chip-Befestigungspad montiert ist, und eine Reihe von Leadframe-Anschlussstrukturen zwischen den ersten und zweiten Chip-Befestigungspads aufweist und eine Formmasse, die die ersten und zweiten Chips einkapselt und eine Leadframe-Anschlussnut, die sich entlang der Reihe von Leadframe-Anschlussstrukturen erstreckt, zumindest teilweise ausfüllt. Ein Lasernutungsprozess wird durchgeführt, um eine erste Menge der Formmasse aus der Leadframe-Anschlussnut zu entfernen, die sich entlang der Reihe von Leadframe-Anschlussstrukturen erstreckt. Ein Sägeschrittschnitt wird entlang der Leadframe-Anschlussnut durchgeführt und erstreckt sich über eine Teiltiefe jeder Leadframe-Anschlussstruktur, um eine Sägeschrittschnittnut zu definieren, wobei die Sägeschrittschnittnut eine seitliche Breite aufweist, die größer ist als eine seitliche Breite der Leadframe-Anschlussnut. Es wird ein Plattierungsprozess durchgeführt, um freiliegende Oberflächen jeder Leadframe-Anschlussstruktur, einschließlich freiliegender Oberflächen der Sägeschrittschnittnut, mit einem lötverbessernden Beschichtungsmaterial zu plattieren. Ein Vereinzelungsprozess wird durchgeführt, um ein erstes IC-Gehäuse einschließlich des ersten Chips und ein zweites IC-Gehäuse einschließlich des zweiten Chips zu definieren. Der Vereinzelungsprozess weist einen Vereinzelungsschnitt auf, der sich entlang der Reihe der Leadframe-Anschlussstrukturen erstreckt und mit der Sägeschrittschnittnut ausgerichtet ist. Der Vereinzelungsschnitt unterteilt jede Leadframe-Anschlussstruktur in (a) einen ersten Leadframe-Anschluss des ersten IC-Gehäuses, wobei der erste Leadframe-Anschluss eine erste Anschlussendfläche aufweist, und (b) einen zweiten Leadframe-Anschluss des zweiten IC-Gehäuses, wobei der zweite Leadframe-Anschluss eine zweite Anschlussendfläche aufweist. Der Vereinzelungsschnitt weist eine seitliche Breite auf, die kleiner ist als die seitliche Breite der Sägeschrittschnittnut, so dass jeweils ein Bereich aus lötverbesserndem Beschichtungsmaterial auf der ersten Anschlussendfläche und der zweiten Anschlussendfläche verbleibt, die durch den Vereinzelungsschnitt definiert werden.
  • In einem Beispiel wird das erste IC-Gehäuse nach dem Vereinzelungsprozess auf einer Leiterplatte (PCB) durch einen Prozess montiert, der das Löten des ersten Leadframe-Anschlusses an die PCB aufweist, wobei der Bereich aus lötverbesserndem Beschichtungsmaterial auf jedem ersten Leadframe-Anschluss eine verbesserte Lötverbindung zwischen dem ersten IC-Gehäuse und der Leiterplatte bereitstellt.
  • In einem Beispiel wird nach dem Lasernutungsprozess und vor dem Sägeschrittschnitt eine chemische Entgratung durchgeführt, um eine zweite Menge der Formmasse zu entfernen, die nach dem Lasernutungsprozess in der Leadframe-Anschlussnut verbleibt.
  • In einem Beispiel verbleibt nach dem Lasernutungsprozess ein verbleibender Bereich der Formmasse in der Leadframe-Anschlussnut, und der Sägeschrittschnitt entfernt den verbleibenden Bereich der Formmasse aus der Leadframe-Anschlussnut.
  • In einem Beispiel weist die Leadframe-Anschlussnut einen Bodenbereich und Seitenwandbereiche auf, die sich von gegenüberliegenden Seiten des Bodenbereichs erstrecken. Ein verbleibender Bereich der Formmasse verbleibt nach dem Lasernutungsprozess auf zumindest einem der Seitenwandbereiche der Leadframe-Anschlussnut, und der Sägeschrittschnitt entfernt den verbleibenden Bereich der Formmasse von der Seitenwandoberfläche der Leadframe-Anschlussnut.
  • In einem Beispiel erstreckt sich der Sägeschrittschnitt bis zu einer vertikalen Tiefe unterhalb der Leadframe-Anschlussnut. In einem anderen Beispiel erstreckt sich der Sägeschrittschnitt bis zu einer Tiefe über dem Boden der Leadframe-Anschlussnut.
  • In einem Beispiel weist das lötverbessernde Beschichtungsmaterial Zinn auf.
  • In einem Beispiel weist der Plattierungsprozess einen Elektroplattierungsprozess auf.
  • In einigen Beispielen weist das erste IC-Gehäuse ein flaches Gehäuse ohne Anschlüsse auf. Beispielsweise kann das erste IC-Gehäuse ein QFN-Gehäuse (Quad-Flat No-Leads), ein DFN-Gehäuse (Dual-Flat No-Leads) oder ein MLP-Gehäuse (Micro Lead Frame) aufweisen.
  • Ein weiterer Aspekt stellt ein Verfahren zum Ausbilden einer elektronischen Vorrichtung bereit. Ein erster Chip und ein zweiter Chip werden an einem ersten Chip-Befestigungspad bzw. einem zweiten Chip-Befestigungspad eines Leadframes montiert. Sowohl der erste als auch der zweite Chip sind zwischen den ersten und zweiten Chip-Befestigungspads mit einer Reihe von Leadframe-Anschlussstrukturen des Leadframe verbunden. Der erste und der zweite gebondete Chip sind mit einer Formmasse eingekapselt, die eine Leadframe-Anschlussnut, die sich entlang der Reihe von Leadframe-Anschlussstrukturen zwischen den ersten und zweiten Chip-Befestigungspads erstreckt, zumindest teilweise ausfüllt. Entlang der Leadframe-Anschlussnut wird ein Lasernutungsprozess durchgeführt, um eine erste Menge der Formmasse aus der Leadframe-Anschlussnut zu entfernen. Ein Sägeschrittschnitt wird entlang der Leadframe-Anschlussnut durchgeführt und erstreckt sich über eine Teiltiefe jeder Leadframe-Anschlussstruktur, um eine Sägeschrittschnittnut zu definieren, wobei die Sägeschrittschnittnut eine seitliche Breite aufweist, die größer ist als eine seitliche Breite der Leadframe-Anschlussnut. Es wird ein Plattierungsprozess durchgeführt, um freiliegende Oberflächen jeder Leadframe-Anschlussstruktur, einschließlich freiliegender Oberflächen der Sägeschrittschnittnut, mit einem lötverbessernden Beschichtungsmaterial zu plattieren. Ein Vereinzelungsprozess wird durchgeführt, um ein erstes IC-Gehäuse einschließlich des ersten Chips und ein zweites IC-Gehäuse einschließlich des zweiten Chips zu definieren, wobei der Vereinzelungsprozess einen Vereinzelungsschnitt aufweist, der sich entlang der Reihe von Leadframe-Anschlussstrukturen erstreckt und mit der Sägeschrittschnittnut ausgerichtet ist. Der Vereinzelungsschnitt unterteilt jede Leadframe-Anschlussstruktur in (a) einen ersten Leadframe-Anschluss des ersten IC-Gehäuses, wobei der erste Leadframe-Anschluss eine erste Anschlussendfläche aufweist, und (b) einen zweiten Leadframe-Anschluss des zweiten IC-Gehäuses, wobei der zweite Leadframe-Anschluss eine zweite Anschlussendfläche aufweist. Der Vereinzelungsschnitt weist eine seitliche Breite auf, die kleiner ist als die seitliche Breite der Sägeschrittschnittnut, so dass jeweils ein Bereich aus lötverbesserndem Beschichtungsmaterial auf der ersten Anschlussendfläche und der zweiten Anschlussendfläche verbleibt, die durch den Vereinzelungsschnitt definiert werden.
  • In einem Beispiel wird nach dem Vereinzelungsprozess das erste IC-Gehäuse auf einer Leiterplatte (PCB) montiert, einschließlich des Verlötens des ersten Leadframe-Anschlusses mit der PCB, wobei der Bereich aus lötverbesserndem Beschichtungsmaterial auf jedem ersten Leadframe-Anschluss eine verbesserte Lötverbindung zwischen dem ersten IC-Gehäuse und der Leiterplatte bereitstellt.
  • In einem Beispiel wird nach dem Lasernutungsprozess und vor dem Sägeschrittschnitt eine chemische Entgratung durchgeführt, um eine zweite Menge der Formmasse, die nach dem Lasernutungsprozess in der Leadframe-Anschlussnut verbleibt, chemisch zu entfernen.
  • In einem Beispiel wird der Leadframe einschließlich der ersten und zweiten Chip-Befestigungspads und der Reihe von Leadframe-Anschlussstrukturen durch Halbätzen eines Leadframe-Rohlings ausgebildet.
  • In einem Beispiel verbleibt nach dem Lasernutungsprozess ein verbleibender Bereich der Formmasse in der Leadframe-Anschlussnut, und der Sägeschrittschnitt entfernt den verbleibenden Bereich der Formmasse aus der Leadframe-Anschlussnut.
  • In einem Beispiel weist die Leadframe-Anschlussnut einen Bodenbereich und Seitenwandbereiche auf, die sich von gegenüberliegenden Seiten des Bodenbereichs erstrecken. Ein verbleibender Bereich der Formmasse verbleibt nach dem Lasernutungsprozess auf zumindest einem der Seitenwandbereiche der Leadframe-Anschlussnut, und der Sägeschrittschnitt entfernt den verbleibenden Bereich der Formmasse von der Seitenwandoberfläche der Leadframe-Anschlussnut.
  • In einem Beispiel erstreckt sich der Sägeschrittschnitt bis zu einer vertikalen Tiefe unterhalb der Leadframe-Anschlussnut. In einem anderen Beispiel erstreckt sich der Sägeschrittschnitt bis zu einer Tiefe über dem Boden der Leadframe-Anschlussnut.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Beispielhafte Aspekte der vorliegenden Offenbarung werden nachstehend in Verbindung mit den Figuren beschrieben, in denen:
    • Die 1 bis 11B einen beispielhaften Prozess zur Ausbildung flacher Gehäuse ohne Anschlüsse mit Leadframe-Anschlüssen zeigen, die mit lötverbesserndem Material plattiert sind;
    • 12 eine seitliche Querschnittsansicht eines beispielhaften, auf einer Leiterplatte montierten Gehäuses ohne Anschlüsse zeigt;
    • 13 ein Bild ist, das eine untere Ansicht von plattierten Leadframe-Anschlüssen zeigt, die gemäß dem in den 1 bis 11B gezeigten Beispielverfahren hergestellt wurden;
    • 14 ein Bild ist, das eine Seitenansicht von plattierten Leadframe-Anschlüssen zeigt, die gemäß dem in den 1 bis 11B gezeigten Beispielverfahren hergestellt wurden; und
    • 15 ein Flussdiagramm ist, das einen beispielhaften Prozessablauf zeigt, der dem Beispielprozess zum Ausbilden flacher, leiterloser Gehäuse gemäß 1-11B und zum Montieren eines Beispielgehäuses auf einer Leiterplatte gemäß 12 entspricht.
  • Es versteht sich, dass die Bezugsnummer für jedes dargestellte Element, das in mehreren unterschiedlichen Figuren erscheint, in den mehreren Figuren die gleiche Bedeutung aufweist und dass die Erwähnung oder Erörterung eines dargestellten Elements hierin im Kontext einer bestimmten Figur auch für jede andere Figur gilt, falls vorhanden, in der dasselbe veranschaulichte Element gezeigt wird.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt Verfahren zum Ausbilden von oberflächenmontierten IC-Gehäusen bereit, z. B. flache Gehäuse ohne Anschlüsse, mit lötoptimierten Leadframe-Anschlüssen, z. B. unter Verwendung eines Prozesses, der sowohl eine Lasernutung als auch einen Sägeschrittschnitt vor einem Vereinzelungsschnitt aufweist.
  • Die 1 bis 11B zeigen einen beispielhaften Prozess zur Ausbildung flacher, leiterloser Gehäuse, insbesondere QFN-Gehäuse, mit Leadframe-Anschlüssen, die gemäß einem Beispiel mit lötverbesserndem Material plattiert sind. Ein ähnlicher Prozess kann für die Ausbildung anderer Arten flacher No-Leads-Gehäuse verwendet werden, z. B. Dual-Flat No-Leads- (DFN-) Gehäuse und Micro-Lead-Frame- (MLP-) Gehäuse.
  • 1 ist zunächst eine Draufsicht auf einen Teil eines beispielhaften QFN-Leadframes 100 mit einer Vielzahl von Chip-Befestigungspads 102a-102d und Leadframe-Anschlussstrukturen 104, die um einen Umfang jedes Chip-Befestigungspads 102a-102d angeordnet sind. Wie gezeigt, kann jedes Chip-Befestigungspad 102a-104 auf jeder Seite von einer entsprechenden Reihe 106 von Leadframe-Anschlussstrukturen 104 umgeben sein, so dass sich eine Reihe 106 von Leadframe-Anschlussstrukturen 104 zwischen jedem benachbarten Paar von Chip-Befestigungspads 102a-102d befindet. Der QFN-Leadframe 100 kann aus Kupfer oder einem anderen geeigneten Metall ausgebildet werden und kann durch Durchführen einer Halbätzung an einem Leadframe-Rohling oder durch einen anderen geeigneten Prozess ausgebildet werden.
  • 2A ist eine seitliche Querschnittsansicht eines ausgewählten Abschnitts des Leadframes 100 entlang der in 1 gezeigten Linie 2A-2A. Wie in der Querschnittsansicht gezeigt, weist der ausgewählte Abschnitt des Leadframes 100 ein erstes Chip-Befestigungspad 102a, ein zweites Chip-Befestigungspad 102b und eine Leadframe-Anschlussstruktur 104 zwischen dem ersten Chip-Befestigungspad 102a und dem zweiten Chip-Befestigungspad 102b auf. Die Leadframe-Anschlussstruktur 104 weist einen ersten Anschlussabschnitt 116a neben dem ersten Chip-Befestigungspad 102a, einen zweiten Anschlussabschnitt 116b neben dem zweiten Chip-Befestigungspad 102b und eine Leadframe-Anschlussnut 110 auf, die sich zwischen dem ersten Anschlussabschnitt 116a und dem zweiten Anschlussabschnitt 116b befindet. Der erste Anschlussabschnitt 116a weist eine Bodenfläche 118a auf und der zweite Anschlussabschnitt 116b weist eine Bodenfläche 118b auf. Die Leadframe-Anschlussnut 110 weist einen Bodenbereich 110a und Seitenwandbereiche 110b auf, die sich von gegenüberliegenden Seiten des Bodenbereichs 110a erstrecken.
  • 2B zeigt eine dreidimensionale Ansicht der Leadframe-Anschlussstruktur 104, wie durch den Pfeil 2B-2B in 2A angezeigt. Die Anschlussstruktur 104 des Leadframes weist die Anschlussnut 110 des Leadframes auf, die sich zwischen dem ersten Anschlussabschnitt 116a (mit der unteren Oberfläche 118a) und dem zweiten Anschlussabschnitt 116b (mit der unteren Oberfläche 118b) befindet.
  • Als Nächstes wird, wie in der seitlichen Querschnittsansicht von 3 gezeigt, gemäß einem Montagevorgang ein erster Chip 112a am ersten Chip-Befestigungspad 102a und ein zweiter Chip 112b am zweiten Chip-Befestigungspad 102b montiert. Die Chips 112a, 112b können durch Lötkugelbefestigung oder eine andere geeignete Montagetechnik an den Chip-Befestigungspads 102a, 102b montiert werden. Der erste Chip 112a kann durch eine erste Drahtbondverbindung 114a mit dem ersten Anschlussabschnitt 116a der Leadframe-Anschlussstruktur 104 verbunden werden, und der zweite Chip 112b kann durch eine zweite Drahtbondverbindung 114b mit dem zweiten Anschlussabschnitt 116b der Leadframe-Anschlussstruktur 104 verbunden werden.
  • Als nächstes kann, wie in der seitlichen Querschnittsansicht von 4A gezeigt, ein Chip-Einkapselungsprozess durchgeführt werden, um die montierten und drahtgebundenen Chips 112a, 112b in einer Formmasse 130 einzukapseln. Die Formmasse 130 füllt auch die Leadframe-Anschlussnut 110 teilweise oder vollständig aus, die in der Anschlussstruktur 104 des Leadframes ausgebildet ist. Die Formmasse 130 kann ein Polymer aufweisen, zum Beispiel eine Epoxidformmasse (EMC), einschließlich einer Mischung aus einem Epoxidharz, einem Füllstoff (Siliciumdioxid, Siliziumdioxid (SiO2)), einem Härter und andere Zusätze. In einigen Beispielen kann eine Aushärtung nach dem Formen durchgeführt werden, um die Formmasse 130 auszuhärten oder zu fixieren. Wie gezeigt, können die unteren Leadframe-Oberflächen, einschließlich der unteren Oberfläche 118a des ersten Anschlussabschnitts 116a und der unteren Oberfläche 118b des zweiten Anschlussabschnitts 116b, freiliegen, d. h. nicht von der Formmasse 130 eingekapselt.
  • 4B zeigt eine dreidimensionale Ansicht der Leadframe-Anschlussstruktur 104, wie durch den Pfeil 2B-2B in 4A angezeigt, d. h. nach dem Chip-Einkapselungsprozess. Wie gezeigt, bleiben die Bodenfläche 118a des ersten Anschlussabschnitts 116a und die Bodenfläche 118b des zweiten Anschlussabschnitts 116b durch die Formmasse 130 freigelegt, während die Anschlussnut 110 des Leadframe (vollständig oder teilweise) mit der Formmasse 130 gefüllt ist.
  • Als nächstes kann, wie in der seitlichen Querschnittsansicht von 5 gezeigt, die eingekapselte Struktur umgedreht werden, so dass die freigelegte Unterseite des Leadframe nun nach oben zeigt, und ein Lasernutungsprozess wird auf der Leadframe-Anschlussstruktur 104 durchgeführt, wie durch die Pfeile L angedeutet. In anderen Beispielen können das Lasernuten und weitere hierin beschriebene Prozesse von unten durchgeführt werden, ohne die eingekapselte Struktur umzudrehen. Der Lasernutungsprozess kann sich entlang der Reihe 106 der Leadframe-Anschlussstrukturen 104 erstrecken, einschließlich der in 5 gezeigten Leadframe-Anschlussstruktur 104 (siehe 1 als Referenz), um jeweils eine erste Menge Formmasse 130 aus der Leadframe-Anschlussnut 110 in jeder Leadframe-Anschlussstruktur 104 zu entfernen, ohne in die Leadframe-Anschlussstruktur 104 selbst zu schneiden. Die erste Menge der Formmasse 130, die durch den Lasernutungsprozess entfernt wird, kann (a) die gesamte Formmasse 130 in der Anschlussnut 110 des Leadframes umfassen oder (b) nur einen Teilanteil der Formmasse 130 in der Anschlussnut 110 des Leadframes, abhängig von verschiedenen Faktoren, z. B. der spezifischen Geometrie der Leadframe-Anschlussnut 110 und/oder den spezifischen Prozessparametern des Lasernutungsprozesses. In einem Beispiel kann sich der Lasernutungsprozess entlang der gesamten Reihe 106 der Leadframe-Anschlussstrukturen 104 erstrecken, d. h. entlang ihrer gesamten Länge.
  • Nach dem Lasernutungsprozess kann ein chemisches Entgraten durchgeführt werden, um eine zweite Menge Formmasse 130 aus der Anschlussnut 110 des Leadframes zu entfernen, insbesondere in Situationen, in denen nach dem Lasernutungsprozess eine Menge der Formmasse 130 in der Anschlussnut 110 des Leadframes verbleibt. Das chemische Entgraten kann das Eintauchen der Leadframe-Struktur in ein chemisches Bad, beispielsweise bei erhöhter Temperatur, beinhalten. Die zweite Menge der Formmasse 130, die durch das chemische Entgraten entfernt wird, kann (a) die gesamte Formmasse 130 aufweisen, die nach dem Lasernutungsprozess in der Anschlussnut 110 des Leadframe verbleibt, oder (b) nur einen Teilanteil der Formmasse 130, die nach dem Lasernutungsprozess in der Leadframe-Anschlussnut 110 verbleibt, abhängig von verschiedenen Faktoren, z. B. den spezifischen Prozessparametern des chemischen Entgratens.
  • In manchen Fällen verbleibt nach der Lasernutung und dem chemischen Entgraten möglicherweise noch eine Menge der Formmasse 130 in der Anschlussnut 110 des Leadframe. Beispielsweise zeigt 6 eine seitliche Querschnittsansicht der Leadframe-Anschlussstruktur 104 nach dem Lasernutungsprozess und dem oben besprochenen chemischen Entgraten. In manchen Fällen kann der Lasernutungsprozess und/oder die chemische Entgratung die gesamte Formmasse 130 aus dem Bodenbereich 110a der Anschlussrille 110 des Leadframe entfernen, jedoch nicht aus den Seitenwandbereichen 110b. 6 zeigt beispielhafte Bereiche der Formmasse 130, die nach dem Lasernuten und dem chemischen Entgraten auf zumindest einem der Seitenwandbereiche 110b der Anschlussnut 110 des Leadframe verbleiben.
  • Als nächstes kann, wie in der seitlichen Querschnittsansicht von 7 gezeigt, ein mechanischer Sägeschrittschnitt unter Verwendung eines Stufenschnittsägeblatts 140 entlang der Leadframe-Anschlussnut 110 durchgeführt werden und sich über eine teilweise vertikale Tiefe der Leadframe-Anschlussstruktur 104 erstrecken, um eine Sägeschrittschnittnut 142 in der Leadframe-Anschlussstruktur 104 zu definieren, die jegliche verbleibende Formmasse 130 aus der Leadframe-Anschlussnut 110 entfernt. Die Sägeschrittschnittnut 142 weist eine seitliche Breite WSSCG auf, die größer sein kann als eine seitliche Breite WLTG des Leadframe-Anschlussnut 110, deren seitliche Breite WLTG bei ihrer maximalen Abmessung definiert ist, wobei die Leadframe-Anschlussnut 110 eine vertikale Tiefe DLTG aufweist.
  • Die vertikale Tiefe der Sägeschrittschnittnut 142 hängt von der vertikalen Positionierung des Stufenschnittsägeblatts 140 ab, die aufgrund von Prozessschwankungen oder anderen Faktoren variieren kann. 7 zeigt zwei beispielhafte vertikale Positionierungen des Stufenschnittsägeblatts 140: (1) eine erste vertikale Positionierung, die durch den durchgezogenen Umriss des Stufenschnittsägeblatts 140 mit der Bezeichnung „A“ angezeigt wird, und (b) eine zweite vertikale Positionierung, die durch den gestrichelten Umriss des Stufenschnittsägeblatts 140 mit der Beschriftung „B“ angezeigt wird. Wie gezeigt, (a) schneidet die vertikale Positionierung „A“ des Stufenschnittsägeblatts 140 tiefer als die vertikale Tiefe DLTG der Leadframe-Anschlussnut 110, d.h. die vertikale Tiefe DLTG liegt unterhalb des unteren Bereichs 110a (siehe ) der Anschlussnut 110 des Leadframes, während (b) die vertikale Positionierung „B“ des Stufenschnittsägeblatts 140 weniger tief schneidet als die vertikale Tiefe DLTG der Leadframe-Anschlussnut 110, so dass die Sägeschrittschnittnut 142 teilweise (z. B. an den seitlichen Seitenwandbereichen) durch das Stufenschnittsägeblatt 140 und teilweise durch den Bodenbereich 110a (siehe 6) der Leadframe-Anschlussnut 110 definiert werden kann.
  • 8A ist eine seitliche Querschnittsansicht, die die Sägeschrittschnittnut 142 zeigt, die durch den in 7 gezeigten mechanischen Sägeschrittschnitt ausgebildet wurde, und 8B zeigt eine dreidimensionale Ansicht der in 8A gezeigten Leadframe-Anschlussstruktur 104, wie durch den in 8A gezeigten Pfeil 8B-8B angegeben. Wie gezeigt und oben angegeben, kann die seitliche Breite WSSCG der durch das Stufensägeblatt 140 ausgebildeten Sägeschrittschnittnut 142 größer sein als die seitliche Breite WLTG der Leadframe-Anschlussnut 110. Die vertikale Tiefe DSSCG der durch das Stufenschnittsägeblatt 140 ausgebildete Sägeschrittschnittnut 142 hängt von der vertikalen Positionierung des Stufenschnittsägeblatts 140 ab, die wie oben erläutert variieren kann. Die in 8A gezeigte beispielhafte Sägeschrittschnittnut 142 entspricht der vertikalen Positionierung „A“ des Stufenschnittsägeblatts 140. Die vertikale Tiefe DSSCG der beispielhaften Sägeschrittschnittnut 142 mit vertikaler Positionierung „A“ ist tiefer als die vertikale Tiefe DLTG der Leadframe-Anschlussnut 110. Wie gezeigt, sind die Bereiche der Formmasse 130, die nach dem Lasernuten und dem chemischen Entgraten (siehe oben in Bezug auf 6) auf den Seitenwandbereichen 110b der Leadframe-Anschlussnut 110 verbleiben, vollständig in Sägeschrittschnittnut 142 enthalten, d. h. innerhalb der seitlichen Breite WSSCG, so dass der Sägeschrittschnitt diese verbleibenden Bereiche der Formmasse 130 vollständig aus der Anschlussnut 110 des Leadframe entfernen kann.
  • Darüber hinaus ist auch ersichtlich, dass eine Sägestufe, die auf eine vertikale Tiefe DSSCG geschnitten wurde, die geringer ist als die vertikale Tiefe DLTG der Anschlussnut 110 des Leadframe, beispielsweise ein Sägeschrittschnitt durch das Stufenschnittsägeblatt 140, das an der vertikalen Positionierung „B“ positioniert ist, auch die verbleibenden Bereiche der Formmasse 130 vollständig aus der Anschlussnut 110 des Leadframe entfernen kann, da sich die verbleibenden Bereiche der Formmasse 130 vollständig innerhalb der Ausdehnung des Sägeschrittschnitts befinden, d. h. innerhalb der seitlichen Breite WSSCG.
  • Die Durchführung des Lasernutungsprozesses vor dem Sägeschrittschnitt, wie oben beschrieben, kann die Ergebnisse des Sägeschrittschnitts verbessern. Beispielsweise kann der Lasernutungsprozess vor dem Sägeschrittschnitt eine erhebliche Menge der Formmasse 130 aus der Anschlussnut 110 des Leadframe entfernen, was die Ausbildung von Metallgraten am Leadframe verringern kann, die durch einen mechanischen Sägeschnitt in einem Bereich entstehen können, der Formmasse enthält. Beispielsweise können durch die Schneidklinge ausgeübte große Kräfte dazu führen, dass der Silica-Füllstoff oder eine andere harte Komponente der Formmasse das weichere Material (z. B. Kupfer) des Leadframes verformt und dadurch Grate oder andere Verformungen des Leadframe-Metalls verursacht. Die Ausbildung solcher Grate oder Leadframe-Verformungen kann somit reduziert werden, indem die Formmasse vor dem Sägeschrittschnitt zumindest teilweise aus der Leadframe-Anschlussnut 110 entfernt wird.
  • Als nächstes werden, wie in 9A gezeigt, freiliegende Bodenflächen des Leadframes 100 mit einem lötverbessernden Beschichtungsmaterial 150 plattiert, einschließlich einer freiliegenden Bodenfläche 146a des ersten Chip-Befestigungspads 102a und einer freigelegten Bodenfläche 146b des zweiten Chip-Befestigungspads Pad 102b, die freiliegende Bodenfläche 118a des ersten Anschlussabschnitts 116a, die freiliegende Bodenfläche 118b des zweiten Anschlussabschnitts 116b und die freiliegenden Flächen der Sägeschrittschnittnut 142. Zum Beispiel kann die freiliegenden Bodenflächen des Leadframe 100 mit Zinn elektroplattiert werden.
  • 9B zeigt eine dreidimensionale Ansicht der in 9A gezeigten Leadframe-Anschlussstruktur 104, wie durch den Pfeil 9B-9B in 9A angezeigt, und zeigt das lötverbessernde Beschichtungsmaterial 150 auf den freigelegten Bodenflächen der Leadframe-Anschlussstruktur 104 (einschließlich der unteren Oberfläche 118a des ersten Anschlussabschnitts 116a, der unteren Oberfläche 118b des zweiten Anschlussabschnitts 116b und der Sägeschrittschnittnut 142 - siehe 9A).
  • Anschließend kann ein Vereinzelungsprozess durchgeführt werden, um mehrere diskrete „vereinzelte“ IC-Gehäuse zu definieren, die jeweils einen eingekapselten Chip aufweisen, einschließlich eines ersten IC-Gehäuses 170a einschließlich des ersten Chips 112a und eines zweiten IC-Gehäuses 170b einschließlich des zweiten Chips 112b (siehe 10, 11 A und 11B, weiter unten besprochen). Der Vereinzelungsprozess kann mehrere Vereinzelungsschnitte aufweisen, einschließlich eines Vereinzelungssägeschnitts, der sich entlang jeder Reihe 106 von Leadframe-Anschlussstrukturen 104 neben jedem Chip-Befestigungspad 102a-102d erstreckt (siehe 1 als Referenz).
  • 10 ist eine seitliche Querschnittsansicht, die einen Vereinzelungsschnitt entlang der Sägeschrittschnittnut 142 zeigt, der sich über die gesamte Tiefe der Anschlussstruktur 104 des Leadframe erstreckt. 11A ist eine seitliche Querschnittsansicht, die die Ergebnisse des in 9 gezeigten Vereinzelungsschnitts zeigt, und 11B zeigt eine dreidimensionale Ansicht der in 11A gezeigten Leadframe-Anschlussstruktur 104, wie durch den in 11A gezeigten Pfeil 11B-11B angezeigt.
  • Wie in den 10, 11A und 11B zusammen gezeigt, wird der Vereinzelungsschnitt unter Verwendung eines Vereinzelungsschnitt-Sägeblatts 160 durchgeführt, das mit der Sägeschrittschnittnut 142 ausgerichtet ist und sich durch die gesamte Tiefe der Leadframe-Anschlussstruktur 104 erstreckt, um die Leadframe-Anschlussstruktur 104 zu teilen in (a) einen ersten Leadframe-Anschluss 166a des ersten IC-Gehäuses 170a und (b) einen zweiten Leadframe-Anschluss 166b des zweiten IC-Gehäuses 170b. Der erste Leadframe-Anschluss 166a weist eine erste Anschlussendfläche 142a auf, die durch einen verbleibenden Abschnitt der Sägeschrittschnittnut 142 auf einer Seite des Vereinzelungsschnitts definiert wird, und der zweite Leadframe-Anschluss 166b weist eine zweite Anschlussendfläche 142b auf, die durch einen verbleibenden Abschnitt der Sägeschrittschnittnut 142 auf der anderen Seite des Vereinzelungsschnitts definiert wird.
  • Eine seitliche Breite Wssc des Vereinzelungsschnitts kann kleiner sein als die seitliche Breite WSSCG der Sägeschrittschnittnut 142, so dass ein erster Bereich aus lötverbesserndem Beschichtungsmaterial 150 auf der ersten Anschlussendfläche 142a des ersten Leadframe-Anschlusses 166a verbleibt und ein zweiter Bereich aus lötverbesserndem Beschichtungsmaterial 150 auf der zweiten Anschlussendfläche 142b des zweiten Leadframe-Anschlusses 166b verbleibt. In einem Beispiel ist die seitliche Breite Wssc des Vereinzelungsschnitts kleiner als eine seitliche Breite WSEPO einer Öffnung zwischen einer Öffnung zwischen dem lötverbessernden Beschichtungsmaterial 150 an den vertikalen Seitenwänden auf gegenüberliegenden Seiten der Sägeschrittschnittnut 142, derart, dass das Sägeblatt 160 mit Einzelschnitt nicht durch das lötverbessernde Beschichtungsmaterial 150 an den vertikalen Seitenwänden auf gegenüberliegenden Seiten der Sägeschrittschnittnut 142 schneidet.
  • Wie in den 11A und 11B gezeigt, legt der Vereinzelungsschnitt auch vertikale Endflächen des Leadframe-Materials (z. B. Kupfer) unterhalb der Sägeschrittschnittnut 142 frei, insbesondere eine erste freigelegte (unplattierte) Leadframe-Endfläche 164a des ersten Leadframe-Anschlusses 166a und eine zweite freiliegende (unplattierte) Leadframe-Endfläche 164b des zweiten Leadframe-Anschlusses 166b.
  • 12 zeigt gemäß einem Beispiel eine seitliche Querschnittsansicht des ersten IC-Gehäuses 170a (ausgebildet durch den in 1-11B gezeigten Prozess), montiert auf einer Leiterplatte (PCB) 200. Wie gezeigt, können das Chip-Befestigungspad 102a und jeder erste Leadframe-Anschluss 166a unter Verwendung eines Lötmaterials 204 an einen entsprechenden Bereich auf der Leiterplatte 200 gelötet werden. Das lötverbessernde Beschichtungsmaterial 150 auf dem ersten IC-Gehäuse 170a kann verbesserte Lötverbindungen der PCB 200 ermöglichen. Insbesondere kann das lötverbessernde Beschichtungsmaterial 150 auf der ersten Anschlussendfläche 142a jedes ersten Leadframe-Anschlusses 166a eine verbesserte Lötverbindung zwischen jedem ersten Leadframe-Anschluss 166a und der PCB 200 bereitstellen.
  • 13 ist ein Bild, das eine untere Ansicht von drei ersten Leadframe-Anschlüssen 166a zeigt, die gemäß dem in den 1-11B gezeigten Beispielverfahren hergestellt wurden. Wie gezeigt, weist jeder erste Leadframe-Anschluss 166a (a) die Bodenfläche 118a und die erste Anschlussendfläche 142a auf, die mit lötverbesserndem Beschichtungsmaterial 150 plattiert sind, und (b) die freiliegende (unplattierte) Leadframe-Endfläche 164a (z. B. freiliegendes Kupfer).
  • 14 ist ein Bild, das eine Endansicht der drei ersten Leadframe-Anschlüsse 166a aus 13 zeigt. Die Endansicht jedes ersten Leadframe-Anschlusses 166a zeigt (a) die erste Anschlussendfläche 142a, die mit lötverbesserndem Beschichtungsmaterial 150 plattiert ist, und (b) die freiliegende (unplattierte) Leadframe-Endfläche 164a (z. B. freiliegendes Kupfer).
  • 15 ist ein Flussdiagramm, das einen beispielhaften Prozessablauf 1500 zeigt, der dem Beispielprozess zum Ausbilden flacher No-Leads-Gehäuse, wie in den 1-11B gezeigt, und zum Montieren eines Beispielpakets auf einer Leiterplatte, wie in 12 gezeigt, entspricht. Bei 1502 wird ein flacher No-Leads-Leadframe (z. B. DNF- oder QFN-Leadframe) durch Durchführen einer Halbätzung an einem Leadframe-Rohling ausgebildet, der z. B. aus Kupfer oder einem anderen geeigneten Metall besteht, z. B. wie in 1 gezeigt und oben erläutert. Der Leadframe kann mehrere Chip-Befestigungspads aufweisen, mit einer Reihe von Leadframe-Anschlussstrukturen zwischen jedem benachbarten Paar von Chip-Befestigungspads, wie oben in Bezug auf 1 erläutert. Eine Leadframe-Anschlussnut erstreckt sich entlang jeder Reihe von Leadframe-Anschlussstrukturen, wobei für jede der Leadframe-Anschlussstruktur die Leadframe-Anschlussnut ein Paar Anschlussabschnitte auf gegenüberliegenden Seiten der Leadframe-Anschlussnut definiert. Die Leadframe-Anschlussnut weist einen Bodenbereich und Seitenwandbereiche auf, die sich von gegenüberliegenden Seiten des Bodenbereichs erstrecken.
  • Bei 154 wird ein entsprechender Chip an jedem Chip-Befestigungspad des Leadframes montiert, z. B. durch Lötkugelbefestigung oder eine andere geeignete Montagetechnik, und jeder Chip kann mit einer Vielzahl von Leadframe-Anschlussstrukturen drahtgebondet werden, z. B. wie oben unter Bezugnahme auf 3 besprochen.
  • Bei 156 kann ein Chip-Einkapselungsprozess durchgeführt werden, um die montierten und drahtgebundenen Chips in einer Formmasse einzukapseln, z. B. wie oben unter Bezugnahme auf die 4A-4B erläutert. Wie oben erwähnt, kann die Formmasse ein Polymer aufweisen, beispielsweise eine Epoxidformmasse (EMC), einschließlich einer Mischung aus einem Epoxidharz, einem Füllstoff (Siliciumdioxid, Siliziumdioxid (SiO2)), einem Härter und anderen Additiven. Die Formmasse kann jede Leadframe-Anschlussnut auf dem Leadframe teilweise oder vollständig ausfüllen.
  • Bei 158 kann ein Lasernutungsprozess durchgeführt werden, um Formmasse aus der Leadframe-Anschlussnut in jeder Leadframe-Anschlussstruktur zu entfernen, z. B. wie oben unter Bezugnahme auf 5 besprochen. Durch den Lasernutungsprozess kann ein Teil oder die gesamte Formmasse entfernt werden, abhängig von verschiedenen Faktoren, zum Beispiel der Zusammensetzung der Formmasse, den Prozessparametern des Lasernutungsprozesses und der Form jeder Leadframe-Anschlussnut.
  • Bei 160 kann ein chemisches Entgraten durchgeführt werden, um die Formmasse weiter aus jeder Leadframe-Anschlussnut zu entfernen, wobei der Lasernutungsprozess nicht die gesamte Formmasse aus der jeweiligen Anschlussnut des Leadframes entfernen kann. Das chemische Entgraten kann das Eintauchen der Leadframe-Struktur in ein chemisches Bad, beispielsweise bei erhöhter Temperatur, aufweisen, wie oben erläutert. In manchen Fällen können jedoch nach dem Lasernutungsprozess und dem chemischen Entgraten Bereiche der Formmasse in zumindest einigen Leadframe-Anschlussnuten verbleiben, z. B. wie in der oben diskutierten 6 gezeigt.
  • Bei 162 kann entlang jeder Leadframe-Anschlussnut ein mechanischer Sägeschrittschnitt durchgeführt werden, z. B. wie oben in Bezug auf die 7A-7B und 8A-8B erläutert. Der Sägeschrittschnitt entlang jeder Leadframe-Anschlussnut kann eine Sägeschrittschnittnut definieren, die z. B. eine größere seitliche Breite als die laterale Breite der jeweiligen Leadframe-Anschlussnut (und in einigen Fällen eine größere Tiefe) aufweist, wodurch eventuell verbleibende Formmasse aus jeder Leadframe-Anschlussnut entfernt werden kann.
  • Wie oben besprochen, kann die Durchführung des Lasernutens vor dem Sägeschrittschnitt, wie oben offenbart, die Ergebnisse des Sägeschrittschnitts verbessern, beispielsweise durch Reduzierung der Ausbildung von Leadframe-Graten, die aus dem Sägeschrittschnitt resultieren, z. B. dort, wo Formmasse, die in der Leadframe-Anschlussnut während des Sägeschrittschnitts vorhanden ist, die Ausbildung von Leadframe-Graten begünstigen kann.
  • Bei 164 können freiliegende Oberflächen des Leadframes, einschließlich freiliegender Oberflächen jeder Leadframe-Anschlussstruktur (einschließlich freiliegender Oberflächen der Sägeschrittschnittnut), mit einem lötverbessernden Beschichtungsmaterial (z. B. Zinn) plattiert werden, beispielsweise wie in den oben besprochenen 9A-9B gezeigt. In einem Beispiel wird die Plattierung durch einen Elektroplattierungsprozess durchgeführt.
  • Bei 166 kann ein Vereinzelungsprozess mehrere vereinzelte IC-Gehäuse definieren, von denen jedes einen eingekapselten Chip aufweist. Der Vereinzelungsprozess kann mehrere Vereinzelungssägeschnitte aufweisen, einschließlich eines Vereinzelungssägeschnitts, der sich durch jede Sägeschrittschnittnut entlang jeder Reihe von Leadframe-Anschlussstrukturen erstreckt. Wie oben in Bezug auf die 10 und 11A-11B besprochen, definiert der Vereinzelungsschnitt durch jede Leadframe-Anschlussstruktur ein Paar getrennter Leadframe-Anschlüsse, wobei jeder Draht mit einem entsprechenden Chip verbunden ist. Bei 168 kann ein Post-Vereinzelungstest durchgeführt werden, um jedes vereinzelte IC-Gehäuse zu testen. Jedes IC-Gehäuse kann bei 170 gescannt und verpackt werden.
  • Bei 172 kann jedes IC-Gehäuse auf eine Leiterplatte gelötet werden. Beispielsweise können das Chip-Befestigungspad und die mehreren Leadframe-Anschlüsse jedes IC-Gehäuses an entsprechende Bereiche auf der Leiterplatte gelötet werden, z. B. wie in der oben diskutierten 12 gezeigt. Das lötverbessernde Beschichtungsmaterial (z. B. Zinn) auf den IC-Gehäuseoberflächen, einschließlich der Oberflächen der Leadframe-Anschlüsse, kann eine verbesserte Lötverbindung zwischen der Platine und der Leiterplatte bereitstellen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63179712 [0001]

Claims (14)

  1. Verfahren zum Ausbilden einer elektronischen Vorrichtung, wobei das Verfahren aufweist: Ausbilden oder Zugreifen auf eine gekapselte Integrated Circuit (IC-) Struktur, einschließlich eines ersten Chips, der auf einem ersten Chip-Befestigungspad montiert ist, eines zweiten Chips, der auf einem zweiten Chip-Befestigungspad montiert ist, und einer Reihe aus Leadframe-Anschlussstrukturen zwischen den ersten und zweiten Chip-Befestigungspads und einer Formmasse, die die ersten und zweiten Chips einkapselt und eine Leadframe-Anschlussnut, die sich entlang der Reihe von Leadframe-Anschlussstrukturen erstreckt, zumindest teilweise ausfüllt; Durchführen eines Lasernutungsprozesses, um eine erste Menge der Formmasse aus der Leadframe-Anschlussnut zu entfernen; Durchführen eines Sägeschrittschnitts entlang der Leadframe-Anschlussnut, der sich über eine Teiltiefe jeder Leadframe-Anschlussstruktur erstreckt, um eine Sägeschrittschnittnut zu definieren, wobei die Sägeschrittschnittnut eine seitliche Breite aufweist, die größer ist als eine seitliche Breite der Leadframe-Anschlussnut; Durchführen eines Plattierungsprozesses, um freiliegende Oberflächen jeder Leadframe-Anschlussstruktur, einschließlich freiliegender Oberflächen der Sägeschrittschnittnut, mit einem lötverbessernden Beschichtungsmaterial zu plattieren; und Durchführen eines Vereinzelungsprozesses, um ein erstes IC-Gehäuse einschließlich des ersten Chips und ein zweites IC-Gehäuse einschließlich des zweiten Chips zu definieren, wobei der Vereinzelungsprozess einen Vereinzelungsschnitt aufweist, der sich entlang der Reihe von Leadframe-Anschlussstrukturen erstreckt und mit der Sägeschrittschnittnut ausgerichtet ist, wobei der Vereinzelungsschnitt, der jede Leadframe-Anschlussstruktur in (a) einen ersten Leadframe-Anschluss des ersten IC-Gehäuses, wobei der erste Leadframe-Anschluss eine erste Anschlussendfläche aufweist, und (b) einen zweiten Leadframe-Anschluss des zweiten IC-Gehäuses, wobei der zweite Leadframe-Anschluss eine zweite Anschlussendfläche aufweist, unterteilt; wobei der Vereinzelungsschnitt eine seitliche Breite aufweist, die kleiner ist als die seitliche Breite der Sägeschrittschnittnut, so dass jeweils ein Bereich aus lötverbesserndem Beschichtungsmaterial auf der ersten Anschlussendfläche und der zweiten Anschlussendfläche verbleibt, die durch den Vereinzelungsschnitt definiert werden.
  2. Verfahren nach Anspruch 1, das nach dem Vereinzelungsprozess weiterhin das Montieren des ersten IC-Gehäuses auf einer Leiterplatte (PCB) aufweist, einschließlich des Lötens des ersten Leadframe-Anschlusses an die PCB, wobei der Bereich mit lötverbesserndem Beschichtungsmaterial auf jedem ersten Leadframe-Anschluss eine verbesserte Lötverbindung zwischen dem ersten IC-Gehäuse und der PCB bereitstellt.
  3. Verfahren nach einem der Ansprüche 1 bis 2, das weiterhin nach dem Lasernutungsprozess und vor dem Sägeschrittschnitt das Durchführen eines Entgratungsprozesses aufweist, um eine zweite Menge der Formmasse, die nach dem Lasernutungsprozess in der Leadframe-Anschlussnut verbleibt, chemisch zu entfernen.
  4. Verfahren nach einem der Ansprüche 1 bis 2, wobei: ein verbleibender Bereich der Formmasse nach dem Lasernutungsprozess in der Leadframe-Anschlussnut verbleibt; und der Sägeschrittschnitt den verbleibenden Bereich der Formmasse aus der Leadframe-Anschlussnut entfernt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei: die Leadframe-Anschlussnut einen Bodenbereich und Seitenwandbereiche aufweist, die sich von gegenüberliegenden Seiten des Bodenbereichs erstrecken; ein verbleibender Bereich der Formmasse nach dem Lasernutungsprozess auf zumindest einem der Seitenwandbereiche der Leadframe-Anschlussnut verbleibt; und der Sägeschrittschnitt den verbleibenden Bereich der Formmasse von der Seitenwandoberfläche der Leadframe-Anschlussnut entfernt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei sich der Sägeschrittschnitt bis zu einer vertikalen Tiefe unterhalb der Leadframe-Anschlussnut erstreckt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei sich der Sägeschrittschnitt bis zu einer Tiefe über einem Boden der Leadframe-Anschlussnut erstreckt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das lötverbessernde Beschichtungsmaterial Zinn aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Plattierungsprozess einen Elektroplattierungsprozess aufweist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das erste IC-Gehäuse ein flaches Gehäuse ohne Anschlüsse, ein Quad-Flat-Gehäuse ohne Anschlüsse, ein Dual-Flat-Gehäuse ohne Anschlüsse oder ein Mikro-Lead-Frame-Gehäuse aufweist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Ausbilden oder Zugreifen auf die eingekapselte IC-Struktur aufweist: Montieren des ersten Chips am ersten Chip-Befestigungspad des Leadframes; Montieren des zweiten Chips am zweiten Chip-Befestigungspad des Leadframes; Bonden jedes der ersten und zweiten Chips an die Reihe von Leadframe-Anschlussstrukturen zwischen den ersten und zweiten Chip-Befestigungspads; Einkapseln der ersten und zweiten gebondeten Chips mit der Formmasse, wobei die Formmasse zumindest teilweise die Leadframe-Anschlussnut ausfüllt, die sich entlang der Reihe von Leadframe-Anschlussstrukturen zwischen den ersten und zweiten Befestigungspads erstreckt.
  12. Verfahren nach Anspruch 11, wobei der Lasernutungsprozess entlang der Leadframe-Anschlussnut durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 11 bis 12, das weiterhin vor der Montage des ersten Chips am ersten Chip-Befestigungspad und der Montage des zweiten Chips am zweiten Chip-Befestigungspad das Halbätzen eines Leadframe-Rohlings aufweist, um den Leadframe einschließlich der ersten und zweiten Chip-Befestigungspads und der Reihe von Leadframe-Anschlussstrukturen des Leadframes auszubilden.
  14. Elektronische Vorrichtung, ausgebildet durch eines der Verfahren nach den Ansprüchen 1 bis 13.
DE112021007581.0T 2021-04-26 2021-10-20 Verfahren zum ausbilden eines oberflächenmontierten integrierten schaltungsgehäuses mit lötoptimierten leadframe-anschlüssen Pending DE112021007581T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163179712P 2021-04-26 2021-04-26
US63/179,712 2021-04-26
US17/326,488 2021-05-21
US17/326,488 US11887864B2 (en) 2021-04-26 2021-05-21 Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals
PCT/US2021/055728 WO2022231652A1 (en) 2021-04-26 2021-10-20 Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals

Publications (1)

Publication Number Publication Date
DE112021007581T5 true DE112021007581T5 (de) 2024-02-15

Family

ID=83693471

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021007581.0T Pending DE112021007581T5 (de) 2021-04-26 2021-10-20 Verfahren zum ausbilden eines oberflächenmontierten integrierten schaltungsgehäuses mit lötoptimierten leadframe-anschlüssen

Country Status (3)

Country Link
US (1) US11887864B2 (de)
CN (1) CN116601749A (de)
DE (1) DE112021007581T5 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
US20160148877A1 (en) 2014-11-20 2016-05-26 Microchip Technology Incorporated Qfn package with improved contact pins
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US20170294367A1 (en) 2016-04-07 2017-10-12 Microchip Technology Incorporated Flat No-Leads Package With Improved Contact Pins
US20180122731A1 (en) * 2016-11-02 2018-05-03 Texas Instruments Incorporated Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US11127660B2 (en) 2018-12-31 2021-09-21 Microchip Technology Incorporated Surface-mount integrated circuit package with coated surfaces for improved solder connection

Also Published As

Publication number Publication date
US11887864B2 (en) 2024-01-30
CN116601749A (zh) 2023-08-15
US20220344173A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE60224131T2 (de) Leiterrahmen-Packung in Chipgrösse
DE102016110235A1 (de) Halbleitervorrichtung mit Clipvorrichtung
DE102017204594A1 (de) Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE102014117337B4 (de) Halbleitergehäuse
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE112021007581T5 (de) Verfahren zum ausbilden eines oberflächenmontierten integrierten schaltungsgehäuses mit lötoptimierten leadframe-anschlüssen
DE102019004050A1 (de) Halbleitervorrichtungsgehäuse mit clipverbindung und doppelseitiger kühlung

Legal Events

Date Code Title Description
R012 Request for examination validly filed