DE112020007196T5 - Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit - Google Patents
Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit Download PDFInfo
- Publication number
- DE112020007196T5 DE112020007196T5 DE112020007196.0T DE112020007196T DE112020007196T5 DE 112020007196 T5 DE112020007196 T5 DE 112020007196T5 DE 112020007196 T DE112020007196 T DE 112020007196T DE 112020007196 T5 DE112020007196 T5 DE 112020007196T5
- Authority
- DE
- Germany
- Prior art keywords
- insulation
- wire
- covered
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/065—Material
- H01L2224/06505—Bonding areas having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/4557—Plural coating layers
- H01L2224/45572—Two-layer stack coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
- H01L2224/83011—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83054—Composition of the atmosphere
- H01L2224/83065—Composition of the atmosphere being reducing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83054—Composition of the atmosphere
- H01L2224/83075—Composition of the atmosphere being inert
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Verkleinerung einer Einheit zu erreichen und eine Halbleitereinheit anzugeben, bei der eine Verbindungszuverlässigkeit in einem Lotverbindungsbereich sichergestellt werden kann. Bei einer Halbleitereinheit (51) gemäß der vorliegenden Erfindung sind das eine Ende und das andere Ende einer Mehrzahl von mit einer Isolierung bedeckten Drähten (7) über ein Halbleiterelement (1) mit einem Verbindungsbereich (3b) in einer oberen Elektrode (3) eines DBC-Substrats (8) verbunden, wobei sich ein Isolierungsbedeckungsbereich (72) in einem mittleren Bereich in Kontakt mit einer Oberfläche des Halbleiterelements (1) befindet. Die Mehrzahl von mit einer Isolierung bedeckten Drähten (7) ist in der gleichen Weise wie die Mehrzahl von Metalldrähten (6) entlang der X-Richtung angeordnet. Die Mehrzahl von mit einer Isolierung bedeckten Drähten (7) ist ohne Lockerung angeordnet, so dass diese eine Druckkraft aufweisen, durch die das Halbleiterelement (1) in einer Richtung des Lotverbindungsbereichs (2) mit Druck beaufschlagt wird.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit, die eine Konfiguration für ein Verbinden eines Halbleiterelements mit einem Substrat unter Verwendung eines Lots aufweist, sowie auf ein Verfahren zur Herstellung einer solchen Halbleitereinheit.
- STAND DER TECHNIK
- In letzter Zeit nimmt die Forderung nach Zuverlässigkeit in Bezug auf Halbleitereinheiten mehr und mehr zu, und insbesondere ist eine Verbesserung der Zuverlässigkeit über die Lebensdauer hinweg in Bezug auf einen Verbindungsbereich erforderlich, in dem ein Halbleiterelement und ein Schaltungssubstrat verbunden sind, die einen großen Unterschied in Bezug auf ihre thermischen Ausdehnungskoeffizienten aufweisen.
- Herkömmlicherweise wird im Allgemeinen ein Halbleiterelement verwendet, das Silicium (Si) oder Galliumarsenid (GaAs) als ein Bestandteilsmaterial aufweist, und eine Betriebstemperatur desselben beträgt 100 °C bis 125 °C. Erforderlich als ein Lotelement, das ein derartiges Halbleiterelement mit einem Schaltungssubstrat verbindet, ist ein Lotelement, das einem hohen Schmelzpunkt, um mit einem mehrstufigen Lot-Bonding bei der Herstellung umzugehen, einer Reißbeständigkeitseigenschaft in Bezug auf sich wiederholende thermische Beanspruchungen gemäß einer Aktivierung und einem Anbringen des Halbleiterelements sowie einer Verunreinigungsbeständigkeit einer Einheit gerecht wird.
- Als Reaktion auf eine derartige Forderung wird ein Lotelement verwendet, das zum Beispiel 95Pb-5Sn (Massenprozent) in einer Si-Einheit oder 80Au-20Sn (Massenprozent) in einer Galliumarsenid-Einheit als Bestandteilsmaterial aufweist. 95Pb-5Sn, das eine große Menge an schädlichem Blei (Pb) enthält, weist jedoch unter dem Gesichtspunkt einer Reduzierung der Umweltbelastung ein Problem auf, und 80Au-20Sn, das eine große Menge eines Edelmetalls enthält, weist unter dem Gesichtspunkt von steigenden Edelmetallpreisen und einer Menge des Auftrags ein Problem auf, so dass ein alternatives Material dringend erwünscht ist.
- Es besteht indessen eine Tendenz dahingehend, dass ein Halbleiter mit großer Bandlücke, wie beispielsweise Siliciumcarbid (SiC), für eine Einheit der nächsten Generation eingesetzt wird, um eine Ausgangsleistung einer Leistungshalbleitereinheit zu verbessern und diese zu verkleinern, um eine hohe Stromdichte und eine hohe Betriebstemperatur heraufzusetzen. Somit ist eine hohe Verbindungszuverlässigkeit in dem Lotverbindungsbereich unter dem Halbleiterelement erforderlich.
- Wie im Patentdokument 1 beschrieben, wird darauf hingewiesen, dass bei einer Leistungszyklus-Prüfung, bei der durch wiederholtes Ein- und Ausschalten eines Stroms Wärme in einem Halbleiterelement erzeugt wird, Längsrisse in einer vertikalen Richtung in einem Lotverbindungsbereich entstehen. Das Patentdokument 1 offenbart, dass die Breite eines Längsrisses zunimmt und eine Wärmeabstrahlungseigenschaft abnimmt, nachdem ein Längsriss entstanden ist, und dass sich von einer empfindlichen Stelle des Lotverbindungsbereichs aus Risse entwickeln, so dass dadurch Defekte verursacht werden.
- In einer im Patentdokument 2 offenbarten Halbleitereinheit ist eine Halteplatte eingesetzt, die als ein Druckelement fungiert, um Maßnahmen gegen Längsrisse in dem Lotverbindungsbereich zu ergreifen. Bei der vorstehend beschriebenen Halbleitereinheit nimmt die Dicke einer Lotverbindung um einen Zwischenraum zu, in dem ein Längsriss in dem Lotverbindungsbereich entsteht, somit beaufschlagt die Halteplatte das Halbleiterelement und ein isolierendes Substrat derart mit Druck, dass diese sich stabiler miteinander in Kontakt befinden, so dass eine Vergrößerung der Dicke der Lotverbindung unterbunden wird. Die Druckfunktion der vorstehend beschriebenen Halteplatte begrenzt die Vergrößerung der Dicke des Lots zwischen der isolierenden Platte und dem Halbleiterelement, so dass Längsrisse in einem mittleren Bereich des Lots unterbunden werden.
- Bei einer im Patentdokument 3 offenbarten Halbleitereinheit ist als ein Druckelement eine Metallplatte angeordnet, die sich in Kontakt mit einem Leiter an einer oberen Oberflächenseite befindet, der mit einer Elektrodenschicht an einer oberen Oberfläche eines Halbleiterelements verbunden ist, das auf einem direkt gebondeten Kupfer-Substrat (DBC-Substrat, Direct Bond Copper substrate) befestigt ist. Bei der im Patentdokument 3 offenbarten Halbleitereinheit ist die Metallplatte mit einer Kupfer-Schaltungsfolie des DBC-Substrats verbunden, um die Metallplatte so zu befestigen, dass der Leiter an der oberen Oberflächenseite in einer Richtung des Halbleiterelements mit Druck beaufschlagt wird. Die vorstehend beschriebene Halbleitereinheit weist ferner eine Verbindungsstruktur auf, mit der ein Rahmenkörper als eine Führung für eine Positionierung des Halbleiterelements und des Leiters an der oberen Oberflächenseite auf dem DBC-Substrat befestigt ist.
- DOKUMENTE DES STANDS DER TECHNIK
- Patentdokumente
-
- Patentdokument 1: Internationale Veröffentlichung
WO 2012/077 228 A1 - Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift
JP 2017 135 183 A - Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift
JP 2011 176 087 A - KURZBESCHREIBUNG
- Mit der Erfindung zu lösende Probleme
- Bei der im Patentdokument 2 und im Patentdokument 3 offenbarten Struktur, in der ein Druckelement für eine Beaufschlagung des Lotverbindungsbereichs mit Druck angeordnet ist, handelt es sich um ein effektives Mittel für eine Unterbindung von Längsrissen, die bei der im Patentdokument 1 beschriebenen Leistungszyklusprüfung in dem Lotverbindungsbereich unterhalb des Halbleiterelements entstehen. Das heißt, bei der im Patentdokument 2 offenbarten Halbleitereinheit wird eine Halteplatte als Druckelement eingesetzt, und bei der im Patentdokument 3 offenbarten Halbleitereinheit wird eine Metallplatte als Druckelement eingesetzt.
- Im Allgemeinen ist es schwierig, die Dicke des Lotverbindungsbereichs gleichmäßig auszubilden, und häufig gibt es den Fall, dass eine Schichtdicke des Lotverbindungsbereichs nicht gleichmäßig ist. Wenn der Lotverbindungsbereich unter Verwendung des Druckelements über das Halbleiterelement in der Halbleitereinheit, die den Lotverbindungsbereich mit der nicht gleichmäßigen Schichtdicke aufweist, mit Druck beaufschlagt wird, tritt ein Zustand mit teilweisem Kontakt auf, bei dem die eine Seite des Halbleiterelements mit Druck beaufschlagt wird. Somit ist es schwierig, den Lotverbindungsbereich in der Halbleitereinheit, die den Lotverbindungsbereich mit der nicht gleichmäßigen Schichtdicke aufweist, ausgeglichen mit Druck zu beaufschlagen.
- Hier wird beim Auftreten des Zustands mit teilweisem Kontakt auf einen Bereich in dem Halbleiterelement, der durch das Druckelement ausreichend mit Druck beaufschlagt wird, als einen geeigneten Druckbereich Bezug genommen, und auf einen Bereich in dem Halbleiterelement, der durch das Druckelement nicht ausreichend mit Druck beaufschlagt wird, wird als einen ungeeigneten Druckbereich Bezug genommen.
- In dem vorstehenden Fall entstehen Längsrisse in einem Bereich in dem Lotverbindungsbereich unterhalb des ungeeigneten Druckbereichs in dem Halbleiterelement, und eine Dicke der Lotverbindung nimmt übermäßig zu. Als ein Ergebnis einer extremen Reduzierung einer Wärmeabstrahlungseigenschaft des Lotverbindungsbereichs weist ein derartiger Fall ein Problem dahingehend auf, dass eine hohe Wahrscheinlichkeit für ein Brechen des Halbleiterelements selbst zum Zeitpunkt einer Leistungszyklusprüfung besteht.
- Ferner ist in einem Fall der in der Halbleitereinheit eingesetzten Metallplatte, die im Patentdokument 3 offenbart ist, der Kontaktwiderstand in einem Punktverbindungszustand zum Zeitpunkt einer Stromleitung nicht gleichbleibend, wenn eine Oberfläche der Metallplatte rau ist, und aufgrund der Stromleitung zum Zeitpunkt des Leistungszyklusprüfung entsteht lokal ein sich übermäßig erwärmender Bereich, so dass dadurch Verbindungsfehler verursacht werden.
- Darüber hinaus besteht bei der Halbleitereinheit, die ein Druckelement aufweist, ein Problem dahingehend, dass die Halteplatte und die Metallplatte zusätzlich angeordnet sind, so dass die Abmessungen eines das Druckelement aufweisenden Verbindungsstrukturbereichs in der Halbleitereinheit größer werden und die Abmessungen bei einem Leistungsmodul größer werden.
- Die Aufgabe der vorliegenden Offenbarung besteht darin, die vorstehenden Probleme zu lösen, eine Verkleinerung einer Einheit zu erzielen und eine Halbleitereinheit anzugeben, bei der die Verbindungszuverlässigkeit in einem Lotverbindungsbereich sichergestellt werden kann.
- Mittel zum Lösen der Probleme
- Eine Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf:
- ein Substrat; sowie ein Halbleiterelement, das über einen Lotverbindungsbereich auf dem Substrat angeordnet ist, wobei das Substrat und das Halbleiterelement mittels des Lotverbindungsbereichs verbunden sind, wobei die Halbleitereinheit ferner Folgendes aufweist: einen Metalldraht, der das eine Ende, das mit dem Halbleiterelement verbunden ist, und das andere Ende aufweist, das mit dem Substrat verbunden ist; sowie einen mit einer Isolierung bedeckten Draht, der einen Drahtbereich und einen Isolierungsbedeckungsbereich aufweist, der so angeordnet ist, dass er den Drahtbereich bedeckt, der unabhängig von dem Metalldraht angeordnet ist und der das eine Ende und das andere Ende aufweist, die über das Halbleiterelement mit dem Substrat verbunden sind, wobei der mit einer Isolierung bedeckte Draht in einer Form derart angeordnet ist, dass sich der Isolierungsbedeckungsbereich in Kontakt mit einer Oberfläche des Halbleiterelements befindet und eine Druckkraft aufweist, durch die das Halbleiterelement in einer Richtung des Lotverbindungsbereichs mit Druck beaufschlagt wird.
- Effekte der Erfindung
- Der mit einer Isolierung bedeckte Draht in der Halbleitereinheit gemäß der vorliegenden Erfindung weist eine Druckkraft auf, durch die das Halbleiterelement in der Richtung des Lotverbindungsbereichs mit Druck beaufschlagt wird.
- Somit weist die Halbleitereinheit gemäß der vorliegenden Erfindung einen Effekt dahingehend auf, dass eine Vergrößerung einer Schichtdicke unterbunden werden kann, die durch einen Längsriss eines Lotverbindungsbereichs verursacht wird. Durch diesen Effekt kann ein Mangel in Bezug auf das Auftreten eines Wärmeerzeugungsphänomens in dem Halbleiterelement, wenn eine Schichtdicke des Lotverbindungsbereichs nicht gleichmäßig ist, effektiv unterbunden werden.
- Im Ergebnis kann bei einer Halbleitereinheit gemäß der vorliegenden Erfindung eine hohe Verbindungszuverlässigkeit in dem Lotverbindungsbereich sichergestellt werden.
- Der mit einer Isolierung bedeckte Draht weist eine Struktur derart auf, dass der Isolierungsbedeckungsbereich einen äußeren Umfang des Drahtbereichs bedeckt. Somit sind das Halbleiterelement und der Drahtbereich elektrisch nicht miteinander verbunden, auch wenn sich der mit einer Isolierung bedeckte Draht in Kontakt mit einer Oberfläche des Halbleiterelements befindet.
- Dementsprechend hat der mit einer Isolierung bedeckte Draht bei der Halbleitereinheit gemäß der vorliegenden Erfindung keinen Einfluss auf einen Betrieb des Halbleiterelements.
- Darüber hinaus handelt es sich bei dem mit einer Isolierung bedeckten Draht, der den Drahtbereich und den Isolierungsbedeckungsbereich aufweist, um eine relativ kleine Komponente oder einen relativ kleinen Bestandteil, so dass bei der Halbleitereinheit gemäß der vorliegenden Erfindung eine Verkleinerung der Einheit erreicht werden kann.
- Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
- Figurenliste
- In den Figuren zeigen:
-
1 ein Flussdiagramm, welches ein Verfahren zur Herstellung einer Halbleitereinheit gemäß Ausführungsform 1 darstellt; -
2 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
3 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
4 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
5 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
6 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
7 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
8 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
9 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
10 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
11 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
12 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
13 eine schematische Darstellung, die das Verfahren zur Herstellung der Halbleitereinheit gemäß Ausführungsform 1 zeigt; -
14 eine graphische Darstellung, die eine Variation einer Dicke eines Lotverbindungsbereichs zeigt; -
15 eine Querschnittsansicht, die eine Querschnittsstruktur eines mit einer Isolierung bedeckten Drahts in12 und13 zeigt; -
16 ein Diagramm, das einen Effekt von Ausführungsformen in einer Tabellenform darstellt; -
17 eine schematische Darstellung, die eine Struktur einer Halbleitereinheit gemäß Ausführungsform 2 zeigt; -
18 eine schematische Darstellung, die eine Struktur der Halbleitereinheit gemäß Ausführungsform 2 zeigt; -
19 eine schematische Darstellung, die eine Struktur einer Halbleitereinheit gemäß Ausführungsform 3 zeigt; -
20 eine schematische Darstellung, die eine Struktur der Halbleitereinheit gemäß Ausführungsform 3 zeigt; -
21 eine schematische Darstellung, die eine Struktur einer Vergleichshalbleitereinheit zeigt; -
22 eine schematische Darstellung, die eine Struktur der Vergleichshalbleitereinheit zeigt. - BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
- Ausführungsform 1
-
1 ist ein Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitereinheit 51 gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt.2 bis13 sind schematische Darstellungen, die jeweils das Verfahren zur Herstellung der Halbleitereinheit 51 gemäß Ausführungsform 1 zeigen. Bei2 ,4 ,6 ,8 ,10 und12 handelt es sich um Querschnittsansichten, und bei3 ,5 ,7 ,9 ,11 und13 handelt es sich um Draufsichten. In den2 bis13 ist ein rechtwinkliges XYZ-Koordinatensystem dargestellt. Im Folgenden ist ein Herstellungsprozess für die Halbleitereinheit 51 unter Bezugnahme auf diese Zeichnungen beschrieben. - Zunächst wird im Schritt S1 ein direkt gebondetes Kupfer(DBC)-Substrat 8 hergestellt, wie in
2 und3 dargestellt.2 entspricht einem Querschnitt A-A in3 . - Das DBC-Substrat 8 als ein Substrat für ein Halbleiterelement 1 weist eine obere Elektrode 3, einen Isolierungsbasiskörper 4 sowie eine untere Elektrode 5 als Hauptkomponenten oder Hauptbestandteile auf. Die obere Elektrode 3 ist auf einer oberen Oberfläche des Isolierungsbasiskörpers 4 angeordnet, und die untere Elektrode 5 ist an einer unteren Oberfläche des Isolierungsbasiskörpers 4 angeordnet.
- Der Isolierungsbasiskörper 4 weist Siliciumnitrid (Si3N4) als ein Bestandteilsmaterial auf und weist eine Schichtdicke von 0,32 mm auf. Die obere Elektrode 3 weist Kupfer (Cu) als ein Bestandteilsmaterial auf und weist eine Schichtdicke von 0,4 mm auf.
- Die untere Elektrode 5 weist eine Struktur auf, bei der drei Schichten (Cu/Si3N4/Cu) angebracht sind, und weist eine Schichtdicke von 0,4 mm auf. Als ein Verfahren zum Verbinden der drei Schichten, welche die untere Elektrode 5 bilden, wird direktes Bonding mittels eines Ankereffekts unter Verwendung einer Technik zum Aufrauen einer Oberfläche oder Verbinden mittels eines Hartlotmaterials ins Auge gefasst. Als Hartlotmaterial werden zum Beispiel ein Ag-Lot, ein Cu-Lot, ein Al-Lot und ein Zn-Lot ins Auge gefasst.
- Als obere Elektrode 3 des DBC-Substrats 8 ist eine Struktur ausgebildet, die einen Hauptbereich 3m und Verbindungsbereiche 3a bis 3c aufweist. Als ein Verfahren zur Herstellung der vorstehend beschriebenen Struktur wird ein erstes Verfahren, bei dem zunächst eine gewünschte Strukturierung an der oberen Elektrode 3 durchgeführt wird und dann die obere Elektrode 3 zum Beispiel unter Verwendung eines Spannwerkzeugs an dem Isolierungsbasiskörper 4 angebracht wird, oder ein zweites Verfahren ins Auge gefasst, bei dem ein Bestandteilsmaterial der oberen Elektrode 3 an dem Isolierungsbasiskörper 4 angebracht wird und dann durch Ätzen eine Strukturierung an der oberen Elektrode 3 durchgeführt wird.
- Die strukturierte obere Elektrode 3 weist einen Hauptbereich 3m und Verbindungsbereiche 3a bis 3c auf. Der Hauptbereich 3m dient als ein Lotverbindungsbereich, der über einen nachstehend beschriebenen Lotverbindungsbereich 2 mit dem Halbleiterelement 1 verbunden ist.
- Unter den Verbindungsbereichen 3a bis 3c sind der Verbindungsbereich 3a und der Verbindungsbereich 3b elektrisch unabhängig voneinander, und der Verbindungsbereich 3a und der Verbindungsbereich 3c sind elektrisch unabhängig voneinander. Bei den Verbindungsbereichen 3a bis 3c ist der Verbindungsbereich 3a als ein erster Verbindungsbereich klassifiziert, der für eine konkrete Verwendung mit einem externen Anschluss elektrisch verbunden wird, und die Verbindungsbereiche 3b und 3c sind als zweite Verbindungsbereiche für die Herstellung einer Verbindung mit einem mit einer Isolierung bedeckten Draht 7 und einem mit einer Isolierung bedeckten Draht 17 klassifiziert, die nachstehend beschrieben werden.
- Dementsprechend sind der Verbindungsbereich 3b und der Verbindungsbereich 3c, die als die zweiten Verbindungsbereiche klassifiziert sind, nicht für eine konkrete Verwendung mit dem externen Anschluss elektrisch verbunden, und in dem mit einer Isolierung bedeckten Draht 7 und dem mit einer Isolierung bedeckten Draht 17, die nachstehend beschrieben werden, fließt kein Strom.
- Als Nächstes wird im Schritt S2 ein Lot-Flächenkörper 20 auf dem DBC-Substrat 8 angeordnet, wie in
4 und5 dargestellt.4 entspricht einem Querschnitt B-B in5 . - Der Lot-Flächenkörper 20 ist auf dem Hauptbereich 3m in der oberen Elektrode 3 angeordnet und weist eine Größenabmessung auf, bei der eine Schichtdicke 100 µm beträgt und die Abmessungen in einer Draufsicht in der XY-Ebene etwas größer als 10 mm x 10 mm sind. Der Lot-Flächenkörper 20 wird künftig als Lotverbindungsbereich 2 zu einem Lotelement.
- Bei der vorliegenden Ausführungsform wird Sn-3Ag-0,5Cu als ein bleifreies Universallot als eine Komponente des Lot-Flächenkörpers 20 eingesetzt. In „Sn-3Ag-0,5Cu“ sind die Massenprozente von Sn, Ag und Cu wie folgt: Sn: 96,5 %, Ag: 3,0 % und Cu: 0,5 %.
- Hier muss es sich bei einer Form des Lots jedoch nicht um einen Flächenkörper handeln, es kann auch eine Lotpaste eingesetzt werden. Das heißt, anstelle des Lot-Flächenkörpers 20 kann eine Lotpaste auf der oberen Elektrode 3 des DBC-Substrats 8 angeordnet werden. Im Fall einer Lotpaste wird ins Auge gefasst, das Lotelement unter Verwendung einer Metallmasken-Drucktechnik oder unter Verwendung eines flachen auftragenden Zufuhrsystems zu bilden.
- Eine Komponente, die Sn als eine Hauptkomponente aufweist und optional und zusätzlich ein anderes Metall aufweist (zum Beispiel Ag, Cu, Sb, Ni, Fe, Al, Ti oder Zn), kann ebenfalls als eine Komponente des Lot-Flächenkörpers 20 oder als das Lotelement eingesetzt werden, das eine Lotpaste aufweist. Ferner kann Zn als eine Hauptkomponente des Lotelements eingesetzt werden, wenngleich eine Verbindungstemperatur hoch ist, und Pb kann ebenfalls als eine Hauptkomponente des Lotelements eingesetzt werden, solange es zur Herstellung eines Elements verwendet wird, das keiner Einschränkung in Bezug auf gefährliche Substanzen (RoHs) unterworfen ist.
- Anschließend wird im Schritt S3 das Halbleiterelement 1 auf dem Lot-Flächenkörper 20 angeordnet, wie in
6 und7 dargestellt.6 entspricht einem Querschnitt C-C in7 . - Das Halbleiterelement 1 weist eine Schichtdicke von 0,3 mm sowie Abmessungen von 10 mm x 10 mm in einer Draufsicht in der XY-Ebene auf. Ein Bestandteilsmaterial des Halbleiterelements 1 ist SiC.
- Eine rückwärtige Oberfläche des Halbleiterelements 1 dient als eine Verbindungsoberfläche, die mit dem Lot-Flächenkörper 20 verbunden ist, und eine in den Zeichnungen nicht gezeigte Metallschicht an der rückwärtigen Oberfläche ist an der rückwärtigen Oberfläche des Halbleiterelements 1 ausgebildet. Diese Metallschicht an der rückwärtigen Oberfläche ist in der Z-Richtung in der Reihenfolge Ti 50 nm/Ni 700 nm/Au 200 nm ausgebildet.
- Bei einer vorderen Oberfläche des Halbleiterelements 1 handelt es sich um eine Verbindungsoberfläche, die mit einer Mehrzahl von nachstehend beschriebenen Metalldrähten 6 verbunden ist. Eine in den Zeichnungen nicht gezeigte Metallschicht an einer vorderen Oberfläche ist an einer vorderen Oberfläche des Halbleiterelements 1 ausgebildet. Als Metallschicht an der vorderen Oberfläche ist Al mit einer Dicke von 5 µm ausgebildet. Mit Xddnm ist gemeint, dass es sich in der Metallschicht an der rückwärtigen Oberfläche und der Metallschicht an der vorderen Oberfläche bei einem Bestandteilsmaterial um X handelt und eine Schichtdicke gleich dd (nm) ist.
- In einem Fall, in dem das Halbleiterelement 1 auf dem Lot-Flächenkörper 20 angeordnet wird, kann das Halbleiterelement 1 hier präzise auf dem Lot-Flächenkörper 20 montiert werden, wenn eine Universal-Chip-Montagevorrichtung verwendet wird. Es ist außerdem möglich, dass das Halbleiterelement 1 mittels einer Chip-Montagevorrichtung, die so erwärmt wird, dass sie eine Temperatur aufweist, die niedriger als 200 °C als Schmelzpunkt des Lots ist, das heißt, zum Beispiel 175 °C, in den Lot-Flächenkörper 20 gedrückt wird und das Halbleiterelement 1 auf dem Lot-Flächenkörper 20 angeordnet und vorübergehend fixiert wird, um eine positionelle Abweichung zum Zeitpunkt der Montage des Halbleiterelements 1 zu unterbinden.
- Anschließend werden das Halbleiterelement 1 und das DBC-Substrat 8 im Schritt S4 über den Lotverbindungsbereich 2 verbunden, wie in
8 und9 dargestellt.8 entspricht einem Querschnitt D-D in9 . - Das heißt, der Lot-Flächenkörper 20 wird im Schritt S4 erwärmt und geschmolzen. Der geschmolzene Lot-Flächenkörper 20 wird nach der Ausführung vom Schritt S4 zu dem Lotverbindungsbereich 2, und eine Oberfläche des DBC-Substrats 8 und die rückwärtige Oberfläche des Halbleiterelements 1 werden über den Lotverbindungsbereich 2 verbunden.
- Bei dem im Schritt S4 ausgeführten Lotverbindungsprozess wird eine thermische Behandlung bei einer Temperatur von 180 °C über zehn Minuten hinweg in einer üblichen Ameisensäure-Atmosphäre als einer organischen Säure durchgeführt, die in der Lage ist, eine Metalloxidschicht zu reduzieren und zu entfernen, und danach wird eine thermische Behandlung bei einer Temperatur von 260 °C über fünf Minuten hinweg durchgeführt. In einem Fall, in dem es sich nicht um den Lot-Flächenkörper 20, sondern um die Lotpaste handelt, ist ein Flussmittel als ein Reduktionsentfernungsmittel bereits enthalten, so dass Ameisensäure nicht notwendig ist und die thermische Behandlung in einer N2-Atmosphäre durchgeführt werden kann.
- Wenn das Flussmittel einen Rückstand aufweist, kann ein organischer Rückstand, der in einer Umgebung des Lotverbindungsbereichs 2 anhaftet, durch eine Nassreinigung leicht entfernt werden. Wenn das Flussmittel keinen Rückstand aufweist, ist eine Reinigung nicht notwendig.
-
14 ist eine graphische Darstellung, die eine Variation der Dicke eines Lotverbindungsbereichs 2 zeigt, der nach der Ausführung vom Schritt S4 erhalten wird.14 stellt eine Schichtdickenverschiebung des Lotverbindungsbereichs in der Z-Richtung zwischen den in9 dargestellten Punkten D1 und D2 entlang der X-Richtung als einen Schichtdickenunterschied Δt dar. - Der in
14 dargestellte Schichtdickenunterschied Δt zeigt eine Variation der Schichtdicke des Lotverbindungsbereichs 2, die von der Mitte des Halbleiterelements 1 aus mit einem Laserverschiebungsmessgerät gemessen wird und basierend auf der Annahme berechnet wird, dass das Halbleiterelement 1 eine gleichmäßige Dicke aufweist. -
- In Gleichung (1) bezeichnet |Y| einen Absolutbetrag von Y.
- Als Nächstes wird im Schritt S5 die Mehrzahl von Metalldrähten 6 gebildet, wie in
10 und11 dargestellt.10 entspricht einem Querschnitt E-E in11 . Die Mehrzahl von Metalldrähten 6 ist der Zweckmäßigkeit der Darstellung in den Zeichnungen halber mit einer gestrichelten Linie dargestellt, die Metalldrähte sind jedoch selbstverständlich durchgehend ausgebildet. - Jeder der Mehrzahl von Metalldrähten 6 weist einen Drahtdurchmesser von 150 µm auf, und für ein Bestandteilsmaterial derselben wird Al verwendet. Zum Zeitpunkt der Ausführung vom Schritt S5 wird das eine Ende von jedem der Mehrzahl von Metalldrähten 6 mit der vorderen Oberfläche des Halbleiterelements 1 verbunden, und das andere Ende von jedem der Mehrzahl von Metalldrähten 6 wird mit dem Verbindungsbereich 3a in der oberen Elektrode 3 des DBC-Substrats 8 verbunden.
- Als Bestandteilsmaterial des Metalldrahts 6 kann auch ein anderes Material als Al eingesetzt werden. Als Bestandteilsmaterial des Metalldrahts 6 wird zum Beispiel eine Al-Legierung, die Al als eine Hauptkomponente aufweist, Cu, eine Cu-Legierung, die Cu als eine Hauptkomponente aufweist, oder ein mit Cu/Al plattierter Draht ins Auge gefasst, der mit Cu und Al plattiert ist.
- Die vordere Oberfläche des Halbleiterelements 1 und das eine Ende des Metalldrahts 6 werden verbunden, und die obere Elektrode 3 des DBC-Substrats 8 und das andere Ende des Metalldrahts 6 werden unter Verwendung eines Ultraschall-Verbindungsverfahrens verbunden, bei dem Ultraschallwellen und eine Last eingesetzt werden. Wenn eine elektrische Verbindungsrelation zwischen dem Halbleiterelement 1 und der oberen Elektrode 3 sichergestellt ist und die Oberflächenmetallschicht des Halbleiterelements 1 und ein Element, wie beispielsweise die obere Elektrode 3 des DBC-Substrats 8, nicht gebrochen sind, kann optional ein anderes Verbindungsverfahren als ein Ultraschall-Verbindungsverfahren als Verbindungsverfahren zum Verbinden des Metalldrahts 6 eingesetzt werden.
- Bei dem Drahtdurchmesser des Metalldrahts 6 handelt es sich außerdem um eine Konstruktionsweise derart, dass er optional angepasst werden kann. Bei der Ausführungsform 2 ist die Mehrzahl von Metalldrähten 6 in einem Abstand von 2,5 mm entlang der Y-Richtung als der zweiten Richtung in Bezug auf das Halbleiterelement 1 angeordnet, das Chip-Abmessungen von 10 mm x 10 mm aufweist. Bei der X-Richtung handelt es sich um eine Ausdehnungsrichtung von jedem der Mehrzahl von Metalldrähten 6. Das heißt, eine Anordnungsrichtung der Mehrzahl von Metalldrähten 6 ist die X-Richtung als eine erste Richtung.
- Anschließend wird im Schritt S6 die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 unabhängig von der Mehrzahl von Metalldrähten 6 gebildet, wie in
12 und13 dargestellt.12 entspricht einem Querschnitt F-F in13 . Jeder von der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 weist die gleiche Struktur auf, die ein Bestandteilsmaterial aufweist. -
15 ist eine Querschnittsansicht, die ein Beispiel für eine Querschnittsstruktur des mit einer Isolierung bedeckten Drahts 7 darstellt. Wie in15 dargestellt, weist der mit einer Isolierung bedeckte Draht 7 einen Drahtbereich 71 und einen Isolierungsbedeckungsbereich 72, der so angeordnet ist, dass er einen äußeren Umfang des Drahtbereichs 71 bedeckt, als Hauptkomponenten oder Hauptbestandteile auf. - Als Bestandteilsmaterial des Drahtbereichs 71 in dem mit einer Isolierung bedeckten Draht 7 wird Cu verwendet, und der Drahtdurchmesser des Drahtbereichs 71 beträgt 150 µm
- Außer Cu kann auch jedes von Al, Fe, Ti, Ni und Cr als ein Bestandteilsmaterial des Drahtbereichs 71 eingesetzt werden. Für den Drahtbereich 71 ist eine Funktion erforderlich, durch die eine Vergrößerung der Verbindungsdicke unterbunden wird, die zum Zeitpunkt eines Längsrisses des Lotverbindungsbereichs 2 entsteht.
- Dementsprechend muss der Drahtbereich 71 eine Streckspannungsanforderung derart erfüllen, dass eine mittels eines durch den Internationalen Standard ISO 6892-1 geregelten Zugspannungsprüfverfahrens berechnete Streckspannung vorliegt, die in einem Temperaturbereich von 25 °C bis 150 °C höher als jene des Bestandteilsmaterials des Lotverbindungsbereichs 2 ist. Das heißt, wenn der Drahtbereich 71 von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 die vorstehend beschriebene Streckspannungsanforderung in einer Betriebsumgebung des Halbleiterelements 1 erfüllt, die in einem Temperaturbereich von 25 °C bis 150 °C geregelt wird, kann eine Vergrößerung der Lotdicke in dem Lotverbindungsbereich 2 unterbunden werden.
- Als Bestandteilsmaterial des Isolierungsbedeckungsbereichs 72 wird indessen eine isolierende Schicht aus einem Harz vom F-Typ verwendet, die eine hohe Wärmebeständigkeit aufweist, und eine Schichtdicke derselben wird mit 10 µm vorgegeben. Irgendeiner vom F-Typ, vom H-Typ, vom N-Typ und vom R-Typ, die durch den Internationalen Standard IEC 60085 geregelt werden, kann als Wärmebeständigkeitstyp der isolierenden Schicht in der isolierenden Schicht aus einem Harz als Bestandteilsmaterial des Isolierungsbedeckungsbereichs 72 eingesetzt werden.
- In der Verordnung der Internationalen Verordnung IEC 60085 ist eine zulässige maximale Temperatur für den F-Typ gleich 155 °C, eine zulässige maximale Temperatur für den H-Typ ist gleich 180 °C, und eine zulässige maximale Temperatur für den R-Typ ist gleich 220 °C.
- Bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 befindet sich der Isolierungsbedeckungsbereich 72 in einem mittleren Bereich zum Zeitpunkt der Ausführung vom Schritt S6 in Kontakt mit der vorderen Oberfläche des Halbleiterelements 1, und das eine Ende und das andere Ende sind über das Halbleiterelement 1 mit dem Verbindungsbereich 3b in der oberen Elektrode 3 des DBC-Substrats 8 verbunden. Insbesondere ist das eine Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 mit dem Verbindungsbereich 3b auf der -X-Seite verbunden, und das andere Ende derselben ist mit dem Verbindungsbereich 3b auf der +X-Seite in zwei Verbindungsbereichen 3b und 3b verbunden, die sich getrennt voneinander auf der -X-Seite und der +X-Seite befinden.
- Dabei ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 ohne Lockerung angeordnet, so dass eine Druckkraft vorliegt, durch die das Halbleiterelement 1 in einer Richtung des Lotverbindungsbereichs 2 mit Druck beaufschlagt wird.
- Ferner ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 entlang der X-Richtung als der ersten Richtung angeordnet und ist so angeordnet, dass diese in einer Draufsicht nicht mit der Mehrzahl von Metalldrähten 6 überlappt.
- Insbesondere ist ein mit einer Isolierung bedeckter Draht 7 zwischen zwei in der Y-Richtung angeordneten Metalldrähten 6 und 6 angeordnet. Auf diese Weise ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 unabhängig von der Mehrzahl von Metalldrähten 6 angeordnet, und die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 und die Mehrzahl von Metalldrähten 6 sind elektrisch nicht miteinander verbunden.
- Das eine Ende und das andere Ende des mit einer Isolierung bedeckten Drahts 7 werden über das Halbleiterelement 1 an dem DBC-Substrat 8 befestigt, indem der Isolierungsbedeckungsbereich 72 durch Ultraschallenergie bei dem Ultraschall-Verbindungsverfahren auf die Außenseite der Oberfläche gebracht wird und der Drahtbereich 71 und der Verbindungsbereich 3b mittels eines Metalldiffusions-Verbindungsvorgangs verbunden werden.
- Die Halbleitereinheit 51 gemäß Ausführungsform 1 ist nach der Ausführung vom Schritt S6 fertiggestellt.
-
16 ist ein Diagramm, das einen Effekt von Ausführungsformen in einer Tabellenform darstellt.21 und22 sind schematische Darstellungen, die jeweils eine Struktur einer Vergleichshalbleitereinheit 60 als Vergleichstechnik zeigen.21 ist eine Querschnittsansicht, und22 ist eine Draufsicht.21 entspricht einem Querschnitt I-I in22 . In21 und22 ist ein rechtwinkliges XYZ-Koordinatensystem dargestellt. - Wie in
21 und22 dargestellt, unterscheidet sich die Vergleichshalbleitereinheit 60 von der Halbleitereinheit 51 gemäß Ausführungsform 1 dahingehend, dass sie den mit einer Isolierung bedeckten Draht 7 nicht aufweist, sondern eine isolierende Schicht 9 und einen Kupferblock 10 aufweist. - Die isolierende Schicht 9 befindet sich nicht in Kontakt mit der Mehrzahl von Metalldrähten 6, sondern ist auf der vorderen Oberfläche des Halbleiterelements 1 angeordnet, und der Kupferblock 10 ist auf der isolierenden Schicht 9 angeordnet. Der Lotverbindungsbereich 2 ist als das Druckelement in dem Kupferblock 10 eingesetzt.
-
16 stellt ein experimentelles Resultat eines Falls dar, in dem eine Leistungszyklusprüfung mit der Halbleitereinheit durchgeführt wird, die mehrere Arten der Lotverbindungsbereiche 2 aufweist, die jeweils einen unterschiedlichen Schichtdickenunterschied Δt aufweisen, der in16 mit „gut“ und „fehlerhaft“ dargestellt ist. -
16 stellt ein experimentelles Resultat eines Falls dar, in dem die Schichtdickenunterschiede Δt der Lotverbindungsbereiche 2 gleich 5, 8, 15, 33, 52, 78 beziehungsweise 90 (µm) sind. - Eine Leistungszyklusprüfung wurde mit der Vergleichshalbleitereinheit 60, der Halbleitereinheit 51 gemäß Ausführungsform 1 und einer nachstehend beschriebenen Halbleitereinheit 52 gemäß Ausführungsform 2 derart durchgeführt, dass eine Verbindungsbereichstemperatur des Lotverbindungsbereichs 2 zum Zeitpunkt des Einschaltens eines Stroms in dem Halbleiterelement 1 gleich 150 °C war und eine Verbindungsbereichstemperatur des Lotverbindungsbereichs 2 zum Zeitpunkt des Ausschaltens eines Stroms in dem Halbleiterelement 1 gleich 80 °C war. Das heißt, Spannung und Strom wurden jeweils so eingestellt, dass sie die Relation ΔT = 70 °C (150 °C - 80 °C) erfüllten, und es wurde eine Prüfung mit fünfzigtausend Zyklen mit der Halbleitereinheit 51 bei einer konstanten Leistungszuführung durchgeführt.
- In
16 wird ein Fall, in dem eine Betriebstemperatur nach der Prüfung mit fünfzigtausend Zyklen niedriger als 155 °C ist, die um 5 °C höher als 150 °C vorgegeben ist, als „gut“ bestimmt, und ein Fall, in dem die Betriebstemperatur höher als 155 °C ist, wird als „fehlerhaft“ bestimmt. - Bei der Vergleichshalbleitereinheit 60, bei welcher der Kupferblock 10 als Druckelement verwendet wird, ist, wie in
16 dargestellt, die anfängliche Verbindungsfähigkeit instabil, wenn eine Variation der Dicke größer als Δt = 5 µm auftritt, so dass die Vergleichshalbleitereinheit 60 eine große Wärme erzeugt und als „fehlerhaft“ bestimmt wird. Es wird in Betracht gezogen, dass eine Ursache dafür darin liegt, dass ein festes Material, wie beispielsweise der Kupferblock 10, der Variation der Dicke des Lotverbindungsbereichs 2 nicht folgen kann, so dass der Kupferblock 10 eine geringe Druckwirkung aufweist und ein Zustand mit teilweisem Kontakt auftritt. - Bei der gemäß Ausführungsform 1 beschriebenen Halbleitereinheit 51 wirkt indessen eine Druckkraft durch die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 auf jede Position des Lotverbindungsbereichs 2 ein, so dass eine vorteilhafte Wirkung im gesamten Bereich erzielt wird, in dem die Variation der Dicke in dem Lotverbindungsbereich 2 auftritt.
- Es ist außerdem möglich, dass es sich bei einer Querschnittsform des Drahtbereichs 71 des mit einer Isolierung bedeckten Drahts 7 nicht um eine kreisförmige Gestalt, wie in
15 dargestellt, sondern um eine rechteckige Gestalt handelt. Das heißt, auch wenn ein rechteckiger Draht als ein mit einer Isolierung bedeckte Draht 7 eingesetzt wird, kann eine Druckkraft erreicht werden, die ähnlich jener in dem Fall ist, in dem es sich bei der Querschnittsform des mit einer Isolierung bedeckten Drahts 7 um eine kreisförmige Gestalt handelt. - Effekt
- Die Halbleitereinheit 51 gemäß Ausführungsform 1 wird durch Ausführen der Schritte S1 bis S6 in
1 hergestellt. Die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in der Halbleitereinheit 51 weist eine Druckkraft auf, durch die das Halbleiterelement 1 in der Richtung des Lotverbindungsbereichs 2 mit Druck beaufschlagt wird. - Somit weist die Halbleitereinheit 51 gemäß Ausführungsform 1 einen Effekt dahingehend auf, dass die Vergrößerung einer Schichtdicke, die durch einen Längsriss des Lotverbindungsbereichs 2 verursacht wird, unterbunden werden kann. Dieser Effekt kann einen Mangel in Bezug auf das Auftreten eines Wärmeerzeugungsphänomens in dem Halbleiterelement 1, wenn die Schichtdicke des Lotverbindungsbereichs 2 nicht gleichmäßig ist, effektiv unterbinden.
- Im Ergebnis kann bei der Halbleitereinheit 51 gemäß Ausführungsform 1, eine hohe Verbindungszuverlässigkeit in dem Lotverbindungsbereich 2 sichergestellt werden.
- Jeder von der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 weist eine Struktur dahingehend auf, dass der Isolierungsbedeckungsbereich 72 einen äußeren Umfang des Drahtbereichs 71 bedeckt. Somit sind das Halbleiterelement 1 und der Drahtbereich 71 elektrisch nicht miteinander verbunden, auch wenn sich die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in Kontakt mit der vorderen Oberfläche des Halbleiterelements 1 befindet.
- Dementsprechend hat die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in der Halbleitereinheit 51 gemäß Ausführungsform 1 keinen Einfluss auf einen Betrieb des Halbleiterelements 1.
- Darüber hinaus handelt es sich bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 7, die jeweils den Drahtbereich 71 und den Isolierungsbedeckungsbereich 72 aufweisen, um relativ kleine Komponenten oder Bestandteile, so dass bei der Halbleitereinheit 51 eine Verkleinerung der Einheit erzielt werden kann.
- Bei der Halbleitereinheit 51 gemäß Ausführungsform 1 überlappt die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in einer Draufsicht nicht mit der Mehrzahl von Metalldrähten 6. Somit kann die Halbleitereinheit 51 die beschriebene Druckkraft auf jeden der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 ausüben, ohne einen negativen Einfluss zu haben, der durch einen Kontakt zwischen der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 und der Mehrzahl von Metalldrähten 6 verursacht wird.
- Der Verbindungsbereich 3a als der erste Verbindungsbereich und der Verbindungsbereich 3b als der zweite Verbindungsbereich in der oberen Elektrode 3 des DBC-Substrats 8 sind elektrisch unabhängig voneinander. Auch wenn das eine Ende von jedem der Mehrzahl von Metalldrähten 6 und das eine Ende und das andere Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in der Halbleitereinheit 51 gemeinsam mit der oberen Elektrode 8 verbunden sind, bringt die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 keine Behinderungen in Bezug auf den Betrieb des Halbleiterelements 1 mit sich.
- Der Drahtbereich 71 von jedem mit einer Isolierung bedeckten Draht 7 erfüllt eine Streckspannungsanforderung derart, dass eine Streckspannung vorliegt, die in einer Betriebsumgebung des Halbleiterelements 1, die in einem Temperaturbereich von 25 °C bis 150 °C geregelt wird, höher als die des Lotverbindungsbereichs 2 ist.
- Somit kann bei der Halbleitereinheit 51 gemäß Ausführungsform 1 eine Vergrößerung der Schichtdicke des Lotverbindungsbereichs ohne Störungen durch die Druckkraft von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 unterbunden werden, wenn das Halbleiterelement 1 in dem Temperaturbereich von 25 °C bis 150 °C betrieben wird.
- Wenn es sich bei dem Halbleiterelement 1 um eine SiC-Einheit handelt, muss die vorstehend beschriebene Streckspannungsanforderung in der Betriebsumgebung des Halbleiterelements 1 erfüllt werden, die in einem Temperaturbereich höher als 150 °C geregelt wird.
- Ein Bestandteilsmaterial des Drahtbereichs 71 enthält zumindest eines von Aluminium (Al), Kupfer (Cu), Eisen (Fe), Titan (Ti), Nickel (Ni) und Chrom (Cr), so dass es die vorstehend beschriebene Streckspannungsanforderung erfüllen kann.
- Der Isolierungsbedeckungsbereich 72 in jedem mit einer Isolierung bedeckten Draht 7 weist einen Wärmebeständigkeits-Typ auf, so dass, auch wenn das Halbleiterelement 1 in dem vorstehend beschriebenen Temperaturbereich betrieben wird, eine Vergrößerung der Schichtdicke des Lotverbindungsbereichs 2 ohne Störungen durch die Druckkraft von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 ohne eine Ablösung des Isolierungsbedeckungsbereichs 72 unterbunden werden kann.
- Ausführungsform 2
-
17 und18 sind schematische Darstellungen, die jeweils eine Struktur einer Halbleitereinheit 52 als Ausführungsform 2 gemäß der vorliegenden Erfindung zeigen.17 ist eine Querschnittsansicht, die eine Querschnittsstruktur der Halbleitereinheit 52 zeigt, und18 ist eine Draufsicht, die eine planare Struktur der Halbleitereinheit 52 zeigt.17 entspricht einem Querschnitt G-G in18 . In17 und18 ist ein rechtwinkliges XYZ-Koordinatensystem dargestellt. - Die Beschreibung einer Konfiguration ähnlich jener bei der Halbleitereinheit 51 gemäß Ausführungsform 1 wird bei der Struktur der Halbleitereinheit 52 gemäß Ausführungsform 2 in einer geeigneten Weise weggelassen, und im Folgenden wird hauptsächlich ein für Ausführungsform 2 charakteristischer Bereich beschrieben.
- Jeder der Mehrzahl von mit einer Isolierung bedeckten Drähte 17 weist die gleiche Struktur auf, die ein Bestandteilsmaterial aufweist, und eine Querschnittsstruktur des mit einer Isolierung bedeckten Drahts 17 weist in einer Weise ähnlich wie der mit einer Isolierung bedeckte Draht 7, wie in
15 dargestellt, den Drahtbereich 71 und den Isolierungsbedeckungsbereich 72 als Hauptkomponenten oder Hauptbestandteile auf. Komponenten oder Bestandteile des Drahtbereichs 71 und des Isolierungsbedeckungsbereichs 72 sind ebenfalls ähnlich wie jene des mit einer Isolierung bedeckten Drahts 7. - Wie in
17 und18 dargestellt, befindet sich der Isolierungsbedeckungsbereich 72 in dem mittleren Bereich bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in Kontakt mit der vorderen Oberfläche des Halbleiterelements 1, und das eine Ende und das andere Ende sind über das Halbleiterelement 1 mit dem Verbindungsbereich 3b in der oberen Elektrode 3 des DBC-Substrats 8 verbunden. - Insbesondere ist das eine Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 auf einer +Y-Seite mit dem Verbindungsbereich 3c verbunden, und das andere Ende derselben ist auf der -Y-Seite mit dem Verbindungsbereich 3c in den zwei Verbindungsbereichen 3c und 3c verbunden, die sich getrennt voneinander auf der +Y-Seite und der -Y-Seite befinden.
- Die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 ist ohne Lockerung angeordnet, so dass sie eine Druckkraft aufweisen, durch die das Halbleiterelement 1 in der Richtung des Lotverbindungsbereichs 2 in einer Weise ähnlich wie bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 mit Druck beaufschlagt wird.
- Ferner ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 entlang der Y-Richtung angeordnet, die sich unter einem rechten Winkel mit der X-Richtung schneidet. Hier handelt es sich bei der X-Richtung um die erste Richtung, und bei der Y-Richtung handelt es sich um die zweite Richtung.
- Die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 ist jedoch ohne eine Verbindungsrelation mit der Mehrzahl von Metalldrähten 6 angeordnet. Insbesondere ist jede Position der Mehrzahl von Metalldrähten 6 an einem Schnittpunkt mit irgendeinem von der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 so angeordnet, dass sie sich mit einem Abstand zu dem entsprechenden mit einer Isolierung bedeckten Draht 17 oberhalb desselben befindet. Auf diese Weise ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 unabhängig von der Mehrzahl von Metalldrähten 6 angeordnet, und die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 und die Mehrzahl von Metalldrähten 6 sind elektrisch nicht miteinander verbunden.
- Das eine Ende und das andere Ende des mit einer Isolierung bedeckten Drahts 17 werden über das Halbleiterelement 1 an dem DBC-Substrat 8 befestigt, indem der Isolierungsbedeckungsbereich 72 durch Ultraschallenergie bei dem Ultraschall-Verbindungsverfahren auf die Außenseite der Oberfläche gebracht wird und der Drahtbereich 71 und der Verbindungsbereich 3c zum Beispiel mittels eines Metalldiffusions-Verbindungsvorgangs verbunden werden.
- Ein Verfahren zur Herstellung der Halbleitereinheit 52 gemäß Ausführungsform 2 ist vom Schritt S1 bis Schritt S5 ähnlich wie jenes für die Halbleitereinheit 51 gemäß Ausführungsform 1.
- Die Halbleitereinheit 52 gemäß Ausführungsform 2 wird durch Ausführen eines Prozesses fertiggestellt, bei dem als Schritt S6 anstelle der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 gebildet wird.
- Bei der Halbleitereinheit 52, die bei der Ausführungsform 2 beschrieben ist, wirkt die Druckkraft durch die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 auf jede Position des Lotverbindungsbereichs ein, so dass in einer Weise ähnlich wie bei der Halbleitereinheit 51 gemäß Ausführungsform 1 im gesamten Bereich, in dem die Variation der Dicke in dem Lotverbindungsbereich 2 auftritt, ein vorteilhafter Effekt erzielt wird.
- Es ist außerdem möglich, dass es sich bei einer Querschnittsform des Drahtbereichs 71 des mit einer Isolierung bedeckten Drahts 17 nicht um eine kreisförmige Gestalt, wie in
15 dargestellt, sondern um eine rechteckige Gestalt handelt. Das heißt, auch wenn ein rechteckiger Draht als der mit einer Isolierung bedeckte Draht 17 eingesetzt wird, kann eine Druckkraft erreicht werden, die ähnlich wie jene in dem Fall ist, in dem es sich bei der Querschnittsform des mit einer Isolierung bedeckten Drahts 7 um eine kreisförmige Gestalt handelt. - Effekt
- Die Halbleitereinheit 52 gemäß Ausführungsform 2 wird über die Schritte S1 bis S5 in
1 und den Prozess hergestellt, bei dem die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 gebildet wird. Die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in der Halbleitereinheit 52 weist eine Druckkraft auf, durch die das Halbleiterelement 1 in der Richtung des Lotverbindungsbereichs 2 mit Druck beaufschlagt wird. - Somit weist die Halbleitereinheit 52 gemäß Ausführungsform 2 einen Effekt dahingehend auf, dass die Vergrößerung einer Schichtdicke, die durch einen Längsriss des Lotverbindungsbereichs 2 verursacht wird, in einer ähnlichen Weise wie bei der Ausführungsform 1 unterbunden werden kann.
- Im Ergebnis kann bei der Halbleitereinheit 52 gemäß Ausführungsform 2 eine hohe Verbindungszuverlässigkeit in dem Lotverbindungsbereich 2 sichergestellt werden.
- Jeder von der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 weist eine Struktur dahingehend auf, dass der Isolierungsbedeckungsbereich 72 einen äußeren Umfang des Drahtbereichs 71 bedeckt. Somit sind das Halbleiterelement 1 und der Drahtbereich 71 elektrisch nicht miteinander verbunden, auch wenn sich die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in Kontakt mit der vorderen Oberfläche des Halbleiterelements 1 befindet.
- Dementsprechend hat die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in der Halbleitereinheit 52 gemäß Ausführungsform 2 keinen Einfluss auf einen Betrieb des Halbleiterelements 1.
- Darüber hinaus handelt es sich bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 17, die jeweils den Drahtbereich 71 und den Isolierungsbedeckungsbereich 72 aufweisen, um relativ kleine Komponenten oder Bestandteile, so dass bei der Halbleitereinheit 52 eine Verkleinerung der Einheit erzielt werden kann.
- Bei der Halbleitereinheit 52 weist die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 keine Verbindungsrelation mit der Mehrzahl von Metalldrähten 6 auf, so dass die vorstehend beschriebene Druckkraft auf jeden der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 ausgeübt werden kann, ohne einen negativen Einfluss zu haben, der durch einen Kontakt zwischen der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 und der Mehrzahl von Metalldrähten 6 verursacht wird.
- Der Verbindungsbereich 3a als der erste Verbindungsbereich und der Verbindungsbereich 3c als der zweite Verbindungsbereich in der oberen Elektrode 3 des DBC-Substrats 8 sind elektrisch unabhängig voneinander. Auch wenn das eine Ende von jedem der Mehrzahl von Metalldrähten 6 und das eine Ende und das andere Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in der Halbleitereinheit 52 gemeinsam mit der oberen Elektrode 3 verbunden sind, bringt die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 keine Behinderungen in Bezug auf den Betrieb des Halbleiterelements 1 mit sich.
- Ferner besteht der mit einer Isolierung bedeckte Draht 17 in der gleichen Weise wie der mit einer Isolierung bedeckte Draht 7 aus dem Drahtbereich 71 und dem Isolierungsbedeckungsbereich 72.
- Somit kann die Halbleitereinheit 52 gemäß Ausführungsform 2 in einer ähnlichen Weise wie die Halbleitereinheit 51 gemäß Ausführungsform 1 den Effekt in Bezug auf den Drahtbereich 71 und den Isolierungsbedeckungsbereich 72 bieten.
- Ausführungsform 3
-
19 und20 sind schematische Darstellungen, die jeweils eine Struktur einer Halbleitereinheit 53 als Ausführungsform 3 zeigen.19 ist eine Querschnittsansicht, die eine Querschnittsstruktur der Halbleitereinheit 53 zeigt, und20 ist eine Draufsicht, die eine planare Struktur der Halbleitereinheit 53 zeigt.19 entspricht einem Querschnitt H-H in20 . In19 und20 ist ein rechtwinkliges XYZ-Koordinatensystem dargestellt. - Bei der Struktur der Halbleitereinheit 53 ist einer Konfiguration ähnlich jener bei der Halbleitereinheit 51 das gleiche Bezugszeichen zugewiesen, und die Beschreibung wird in einer geeigneten Weise weggelassen, und es wird im Folgenden hauptsächlich ein für Ausführungsform 3 charakteristischer Bereich beschrieben.
- Die Halbleitereinheit 53 gemäß Ausführungsform 3 weist ein Merkmal dahingehend auf, dass das DBC-Substrat 8 in der Halbleitereinheit 51 gemäß Ausführungsform 1 durch ein integriertes Substrat 14 ersetzt ist.
- Das integrierte Substrat 14 als Substrat für das Halbleiterelement 1 weist eine obere Elektrode 11, einen Isolierungsbasiskörper 12 sowie eine Wärmeabstrahlungsplatte 13 als Hauptkomponenten oder Hauptbestandteile auf. Die obere Elektrode 11 ist auf einer oberen Oberfläche des Isolierungsbasiskörpers 12 angeordnet, und die Wärmeabstrahlungsplatte 13 ist auf einer unteren Oberfläche des Isolierungsbasiskörpers 12 angeordnet.
- Ein Bestandteilsmaterial und eine Struktur der oberen Elektrode 11 sind ähnlich wie jene der oberen Elektrode 3 des DBC-Substrats 8. Ein Bestandteilsmaterial und eine Struktur des Isolierungsbasiskörpers 12 sind ähnlich wie jene des Isolierungsbasiskörpers 4 des DBC-Substrats 8.
- Die Wärmeabstrahlungsplatte 13 weist im weiteren Sinne in einer Weise ähnlich wie bei der unteren Elektrode 5 des DBC-Substrats 8 eine Leitfähigkeit als „eine untere Elektrode“ auf.
- Die Wärmeabstrahlungsplatte 13 unterscheidet sich jedoch von der unteren Elektrode 5 des DBC-Substrats 8 dahingehend, dass sie eine obere Oberfläche aufweist, die breiter als die untere Oberfläche des Isolierungsbasiskörpers 12 ist, und dass sie eine Schichtdicke aufweist, die größer als jene des Isolierungsbasiskörpers 12 ist.
- In einer Weise ähnlich wie jener bei der oberen Elektrode 3 des DBC-Substrats 8 wird eine Struktur an der oberen Elektrode 11 des integrierten Substrats 14 gebildet.
- Die strukturierte obere Elektrode 11 weist einen Hauptbereich 11m und Verbindungsbereiche 11a bis 11c auf. In einer Relation zwischen der oberen Elektrode 11 und der oberen Elektrode 3 entspricht der Hauptbereich 11 dem Hauptbereich 3m, und die Verbindungsbereiche 11a bis 11c entsprechen den Verbindungsbereichen 3a bis 3c.
- Bei dem Hauptbereich 11m handelt es sich um einen Bereich, der über den Lotverbindungsbereich 2 mit dem Halbleiterelement 1 verbunden ist. Unter den Verbindungsbereichen 11a bis 11c sind der Verbindungsbereich 11a und der Verbindungsbereich 11b elektrisch unabhängig voneinander, und der Verbindungsbereich 11a und der Verbindungsbereich 11c sind elektrisch unabhängig voneinander. Der Verbindungsbereich 11a ist als ein erster Verbindungsbereich klassifiziert, der für eine konkrete Verwendung mit einem externen Anschluss elektrisch verbunden ist, und die Verbindungsbereiche 11b und 11c sind als zweite Verbindungsbereiche für die Herstellung einer Verbindung mit einem mit einer Isolierung bedeckten Draht 7 und einem mit einer Isolierung bedeckten Draht 17 klassifiziert.
- Dementsprechend sind der Verbindungsbereich 11b und der Verbindungsbereich 11c, die als die zweiten Verbindungsbereiche klassifiziert sind, nicht für eine konkrete Verwendung mit dem externen Anschluss elektrisch verbunden, und in dem mit einer Isolierung bedeckten Draht 7 und dem mit einer Isolierung bedeckten Draht 17 fließt kein Strom.
- Wie in
19 und20 dargestellt, befindet sich der Isolierungsbedeckungsbereich 72 in einem mittleren Bereich bei der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in Kontakt mit der vorderen Oberfläche des Halbleiterelements 1, und das eine Ende und das andere Ende sind über das Halbleiterelement 1 mit dem Verbindungsbereich 11b in der oberen Elektrode 11 des integrierten Substrats 14 verbunden. Insbesondere ist das eine Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 mit dem Verbindungsbereich 11b auf der -X-Seite verbunden, und das andere Ende derselben ist mit dem Verbindungsbereich 11b auf der +X-Seite in zwei Verbindungsbereichen 11b und 11b verbunden, die sich getrennt voneinander auf der -X-Seite und der +X-Seite befinden. - Die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 ist ohne Lockerung angeordnet, so dass eine Druckkraft vorliegt, durch die das Halbleiterelement 1 in der Richtung des Lotverbindungsbereichs 2 mit Druck beaufschlagt wird.
- Ferner ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 entlang der X-Richtung als der ersten Richtung angeordnet und ist so angeordnet, dass diese in einer Draufsicht nicht mit der Mehrzahl von Metalldrähten 6 überlappt. Auf diese Weise ist die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 unabhängig von der Mehrzahl von Metalldrähten 6 angeordnet, und die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 und die Mehrzahl von Metalldrähten 6 sind elektrisch nicht miteinander verbunden.
- Das eine Ende und das andere Ende des mit einer Isolierung bedeckten Drahts 7 werden über das Halbleiterelement 1 an dem integrierten Substrat 14 befestigt, indem der Isolierungsbedeckungsbereich 72 durch Ultraschallenergie bei dem Ultraschall-Verbindungsverfahren auf die Außenseite der Oberfläche gebracht wird und der Drahtbereich 71 und der Verbindungsbereich 11b mittels eines Metalldiffusions-Verbindungsvorgangs verbunden werden.
- Ein Verfahren zur Herstellung der Halbleitereinheit 53 gemäß Ausführungsform 3 wird in einer Weise ähnlich jener bei der Halbleitereinheit 51 gemäß Ausführungsform 1 durchgeführt, mit der Ausnahme, dass das DBC-Substrat 8 durch das integrierte Substrat 14 ersetzt wird.
- Dementsprechend wird nach dem Prozess ähnlich jenem mit den in
1 dargestellten Schritten S1 bis S5 ein Prozess ausgeführt, bei dem als Schritt S6 die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 gebildet wird, die mit dem integrierten Substrat 14 zu verbinden sind, so dass die Halbleitereinheit 53 gemäß Ausführungsform 3 hergestellt werden kann. - Es ist außerdem möglich, dass es sich bei einer Querschnittsform des Drahtbereichs 71 des mit einer Isolierung bedeckten Drahts 7 nicht um eine kreisförmige Gestalt, wie in
15 dargestellt, sondern um eine rechteckige Gestalt handelt. Das heißt, auch wenn ein rechteckiger Draht als ein mit einer Isolierung bedeckter Draht 7 eingesetzt wird, kann eine Druckkraft ähnlich wie in dem Fall erreicht werden, in dem es sich bei der Querschnittsform des mit einer Isolierung bedeckten Drahts 7 um die kreisförmige Gestalt handelt. - Effekt
- Die Halbleitereinheit 53 gemäß Ausführungsform 3 wird ähnlich wie bei der Ausführungsform 1 über die Schritte S1 bis S6 hergestellt. Die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 in der Halbleitereinheit 53 weist eine Druckkraft auf, durch die das Halbleiterelement 1 in der Richtung des Lotverbindungsbereichs 2 mit Druck beaufschlagt wird.
- Somit weist die Halbleitereinheit 53 gemäß Ausführungsform 3 einen Effekt dahingehend auf, dass die Vergrößerung einer Schichtdicke, die durch einen Längsriss des Lotverbindungsbereichs 2 verursacht wird, in einer Weise ähnlich wie bei der Ausführungsform 1 und Ausführungsform 2 unterbunden werden kann.
- Im Ergebnis kann bei der Halbleitereinheit 53 gemäß Ausführungsform 3 eine hohe Verbindungszuverlässigkeit in dem Lotverbindungsbereich 2 sichergestellt werden.
- Dementsprechend wird angenommen, dass auch bei einem Leistungszyklustest, wie in
16 dargestellt, ein Resultat ähnlich wie das bei der Ausführungsform 1 und der Ausführungsform 2 erzielt wird. - Ferner weist die Wärmeabstrahlungsplatte 13, die als eine untere Elektrode des integrierten Substrats 14 fungiert, bei der Halbleitereinheit 53 gemäß Ausführungsform 3 eine obere Oberfläche auf, die breiter als die untere Oberfläche des Isolierungsbasiskörpers 12 ist, und weist eine Schichtdicke auf, die größer als jene des Isolierungsbasiskörpers 12 ist.
- Somit kann das integrierte Substrat 14 selbst, das die Wärmeabstrahlungsplatte 13 aufweist, bei der Halbleitereinheit 53 eine ausreichende Wärmeabstrahlungsfunktion aufweisen. Dementsprechend muss außerhalb der Halbleitereinheit 53 kein Wärmeabstrahlungselement angeordnet werden.
- Die Halbleitereinheit 53 gemäß Ausführungsform 3 weist eine Mehrzahl von mit einer Isolierung bedeckten Drähten 7 auf, die im Wesentlichen das gleiche Merkmal wie jenes bei der Ausführungsform 1 aufweisen, so dass ein Effekt ähnlich wie bei der Ausführungsform 1 in Bezug auf die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 vorliegt.
- Der Verbindungsbereich 11a als der erste Verbindungsbereich und der Verbindungsbereich 11b als der zweite Verbindungsbereich in der oberen Elektrode 11 des integrierten Substrats 14 der Halbleitereinheit 53 sind elektrisch unabhängig voneinander. Somit bringt die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 keine Behinderungen in Bezug auf den Betrieb des Halbleiterelements 1 mit sich, auch wenn das eine Ende von jedem der Mehrzahl von Metalldrähten 6 und das eine Ende und das andere Ende von jedem der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 gemeinsam mit der oberen Elektrode 11 in der Halbleitereinheit 53 verbunden sind.
- Die Mehrzahl von mit einer Isolierung bedeckten Drähten 7 der Halbleitereinheit 53 kann durch die mit einer Isolierung bedeckten Drähte 17 gemäß Ausführungsform 2 ersetzt werden. Das heißt, es ist außerdem möglich, dass anstelle der Mehrzahl von mit einer Isolierung bedeckten Drähten 7 die Mehrzahl von mit einer Isolierung bedeckten Drähten 17 in einer Weise ähnlich wie bei der Ausführungsform 2 eine Verbindung zwischen den Verbindungsbereichen 11c und 11c der oberen Elektrode 11 herstellt.
- Gemäß der vorliegenden Erfindung kann jede Ausführungsform beliebig mit einer anderen kombiniert werden, oder jede Ausführungsform kann in einer geeigneten Weise innerhalb des Umfangs der Erfindung variiert oder dabei Merkmale weggelassen werden.
- Bezugszeichenliste
-
- 1
- Halbleiterelement
- 2
- Lotverbindungsbereich
- 3, 11
- obere Elektrode
- 4, 12
- Isolierungsbasiskörper
- 5
- untere Elektrode
- 6
- Metalldraht
- 7, 17
- mit einer Isolierung bedeckter Draht
- 8
- DBC-Substrat
- 13
- Wärmeabstrahlungsplatte
- 14
- integriertes Substrat
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- WO 2012/077228 A1 [0008]
- JP 2017 [0008]
- JP 135183 A [0008]
- JP 2011 [0008]
- JP 176087 A [0008]
- Zitierte Nicht-Patentliteratur
-
- ISO 6892-1 [0061]
Claims (9)
- Halbleitereinheit, die Folgendes aufweist: - ein Substrat; und - ein Halbleiterelement, das über einen Lotverbindungsbereich auf dem Substrat angeordnet ist, - wobei das Substrat und das Halbleiterelement durch den Lotverbindungsbereich verbunden sind, - wobei die Halbleitereinheit ferner Folgendes aufweist: - einen Metalldraht, der das eine mit dem Halbleiterelement verbundene Ende und das andere mit dem Substrat verbundene Ende aufweist; und - einen mit einer Isolierung bedeckten Draht, der einen Drahtbereich und einen Isolierungsbedeckungsbereich aufweist, der so angeordnet ist, dass er den Drahtbereich bedeckt, der unabhängig von dem Metalldraht angeordnet ist und der das eine Ende und das andere Ende aufweist, die über das Halbleiterelement mit dem Substrat verbunden sind, - wobei der mit einer Isolierung bedeckte Draht in einer Form derart angeordnet ist, dass sich der Isolierungsbedeckungsbereich in Kontakt mit einer Oberfläche des Halbleiterelements befindet, und eine Druckkraft aufweist, durch die das Halbleiterelement in einer Richtung des Lotverbindungsbereichs mit Druck beaufschlagt wird.
- Halbleitereinheit nach
Anspruch 1 , - wobei der Metalldraht eine Mehrzahl von Metalldrähten aufweist, die jeweils entlang einer ersten Richtung angeordnet sind, - wobei der mit einer Isolierung bedeckte Draht eine Mehrzahl von mit einer Isolierung bedeckten Drähten aufweist, die jeweils entlang der ersten Richtung angeordnet sind, und - wobei die Mehrzahl von mit einer Isolierung bedeckten Drähten in einer Draufsicht nicht mit der Mehrzahl von Metalldrähten überlappt. - Halbleitereinheit nach
Anspruch 1 , - wobei der Metalldraht eine Mehrzahl von Metalldrähten aufweist, die jeweils entlang einer ersten Richtung angeordnet sind, - wobei der mit einer Isolierung bedeckte Draht eine Mehrzahl von mit einer Isolierung bedeckten Drähten aufweist, die jeweils entlang einer zweiten Richtung angeordnet sind, die sich mit der ersten Richtung kreuzt, und - wobei die Mehrzahl von mit einer Isolierung bedeckten Drähten keine Verbindungsrelation mit der Mehrzahl von Metalldrähten aufweist. - Halbleitereinheit nach einem der
Ansprüche 1 bis3 , wobei das Substrat Folgendes aufweist: - einen Isolierungsbasiskörper; und - eine obere Elektrode, die auf einer oberen Oberfläche des Isolierungsbasiskörpers angeordnet ist, - wobei die obere Elektrode einen ersten Verbindungsbereich und einen zweiten Verbindungsbereich aufweist, - wobei das andere Ende des Metalldrahts mit dem ersten Verbindungsbereich der oberen Elektrode verbunden ist, - wobei das eine Ende und das andere Ende des mit einer Isolierung bedeckten Drahts mit dem zweiten Verbindungsbereich der oberen Elektrode verbunden sind und - wobei der erste Verbindungsbereich und der zweite Verbindungsbereich elektrisch unabhängig voneinander sind. - Halbleitereinheit nach
Anspruch 4 , - wobei das Substrat ferner eine Wärmeabstrahlungsplatte aufweist, die auf einer unteren Oberfläche des Isolierungsbasiskörpers angeordnet ist und - wobei die Wärmeabstrahlungsplatte eine obere Oberfläche aufweist, die breiter als die untere Oberfläche des Isolierungsbasiskörpers ist, und eine Schichtdicke aufweist, die größer als jene des Isolierungsbasiskörpers ist. - Halbleitereinheit nach einem der
Ansprüche 1 bis5 , wobei der Drahtbereich des mit einer Isolierung bedeckten Drahts eine Streckspannungsanforderung derart erfüllt, dass eine Streckspannung vorliegt, die in einer Betriebsumgebung des Halbleiterelements höher als jene des Lotverbindungsbereichs ist. - Halbleitereinheit nach
Anspruch 6 , wobei ein Bestandteilsmaterial des Drahtbereichs zumindest eines von Al, Cu, Fe, Ti, Ni und Cr aufweist. - Halbleitereinheit nach einem der
Ansprüche 1 bis7 , wobei ein Wärmebeständigkeitstyp des Isolierungsbedeckungsbereichs irgendeiner von einem F-Typ, einem H-Typ, einem N-Typ und einem R-Typ ist, die durch den Internationalen Standard IEC 60085 geregelt sind. - Verfahren zur Herstellung einer Halbleitereinheit, das folgende Schritte aufweist: (a) Bereitstellen eines Substrats; (b) Anordnen eines Lotelements auf dem Substrat; (c) Anordnen eines Halbleiterelements auf dem Lotelement; (d) Erwärmen und Schmelzen des Lotelements, wobei das Lotelement nach der Ausführung des Schritts (d) als ein Lotverbindungsbereich dient und das Substrat und das Halbleiterelement über den Lotverbindungsbereich verbunden werden; (e) Verbinden des einen Endes eines Metalldrahts mit dem Halbleiterelement und Verbinden des anderen Endes des Metalldrahts mit dem Substrat; und (f) Verbinden des einen Endes und des anderen Endes des mit einer Isolierung bedeckten Drahts über das Halbleiterelement mit dem Substrat unter Verwendung eines mit einer Isolierung bedeckten Drahts, der einen Drahtbereich und einen Isolierungsbedeckungsbereich aufweist, der so angeordnet ist, dass er den Drahtbereich bedeckt, wobei sich der Isolierungsbedeckungsbereich in Kontakt mit einer Oberfläche des Halbleiterelements befindet, wobei der mit einer Isolierung bedeckte Draht wie der Metalldraht unabhängig gebildet wird, und wobei der mit einer Isolierung bedeckte Draht nach der Ausführung des Schritts (f) eine Druckkraft aufweist, durch die das Halbleiterelement in einer Richtung des Lotverbindungsbereichs mit Druck beaufschlagt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/019178 WO2021229733A1 (ja) | 2020-05-14 | 2020-05-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112020007196T5 true DE112020007196T5 (de) | 2023-04-20 |
Family
ID=78525474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112020007196.0T Pending DE112020007196T5 (de) | 2020-05-14 | 2020-05-14 | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230115289A1 (de) |
JP (1) | JP7166490B2 (de) |
CN (1) | CN115516621A (de) |
DE (1) | DE112020007196T5 (de) |
WO (1) | WO2021229733A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176087A (ja) | 2010-02-24 | 2011-09-08 | Meidensha Corp | 半導体モジュール、及び電力変換装置 |
WO2012077228A1 (ja) | 2010-12-10 | 2012-06-14 | 三菱電機株式会社 | 無鉛はんだ合金、半導体装置、および半導体装置の製造方法 |
JP2017135183A (ja) | 2016-01-26 | 2017-08-03 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7385822B1 (en) * | 2007-06-11 | 2008-06-10 | Fu Zhun Industry (Shen Zhen) Co., Ltd. | Clip assembly |
JP5665729B2 (ja) * | 2011-12-27 | 2015-02-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP2017183338A (ja) * | 2016-03-28 | 2017-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6421859B2 (ja) * | 2017-10-10 | 2018-11-14 | 三菱電機株式会社 | 半導体装置 |
-
2020
- 2020-05-14 WO PCT/JP2020/019178 patent/WO2021229733A1/ja active Application Filing
- 2020-05-14 US US17/907,992 patent/US20230115289A1/en active Pending
- 2020-05-14 JP JP2022522419A patent/JP7166490B2/ja active Active
- 2020-05-14 CN CN202080100674.2A patent/CN115516621A/zh active Pending
- 2020-05-14 DE DE112020007196.0T patent/DE112020007196T5/de active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176087A (ja) | 2010-02-24 | 2011-09-08 | Meidensha Corp | 半導体モジュール、及び電力変換装置 |
WO2012077228A1 (ja) | 2010-12-10 | 2012-06-14 | 三菱電機株式会社 | 無鉛はんだ合金、半導体装置、および半導体装置の製造方法 |
JP2017135183A (ja) | 2016-01-26 | 2017-08-03 | 三菱電機株式会社 | 半導体装置 |
Non-Patent Citations (1)
Title |
---|
ISO 6892-1 |
Also Published As
Publication number | Publication date |
---|---|
JP7166490B2 (ja) | 2022-11-07 |
CN115516621A (zh) | 2022-12-23 |
JPWO2021229733A1 (de) | 2021-11-18 |
US20230115289A1 (en) | 2023-04-13 |
WO2021229733A1 (ja) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10066443B4 (de) | Halbleitervorrichtung mit Abstrahlungsbauteilen | |
DE102014222993B4 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE112016002967T5 (de) | Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung | |
DE112014002345B4 (de) | Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung | |
DE102009014582A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE112015005836T5 (de) | Leistungsmodul | |
DE2813968A1 (de) | Halbleiteranordnung mit kontaktwarzen-anschluessen | |
DE112014003203B4 (de) | Halbleitereinheit und Verfahren zur Herstellung derselben | |
WO2013053420A1 (de) | Leistungshalbleiterchip mit metallischen formkörpern zum kontaktieren mit dickdrähten oder bändchen sowie verfahren zu dessen herstellung | |
DE102009034483A1 (de) | Bleifreie Hochtemperaturverbindung für die AVT in der Elektronik | |
DE112019005011T5 (de) | Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils | |
DE112017002198T5 (de) | Halbleitereinrichtung | |
DE112013006790T5 (de) | Halbleitervorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung | |
DE102018217231A1 (de) | Halbleitervorrichtung und Verfahren zur Fertigung derselben | |
EP0888642B1 (de) | Halbleitervorrichtung | |
DE112017002421T5 (de) | Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit | |
DE102020122125A1 (de) | Halbleitermodul | |
DE102018130147A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
EP3208845B1 (de) | Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul | |
DE112020007196T5 (de) | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit | |
DE112021004922T5 (de) | Halbleiterbauelement | |
DE102014116030A1 (de) | Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung | |
DE102007002807B4 (de) | Chipanordnung | |
EP4047648A1 (de) | Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren | |
DE102013219356A1 (de) | Halbleiterbaueinheit und verfahren zu seiner herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence |