DE112019000444T5 - Leiterrahmenchipträger mit einem beschichtungsbereich - Google Patents

Leiterrahmenchipträger mit einem beschichtungsbereich Download PDF

Info

Publication number
DE112019000444T5
DE112019000444T5 DE112019000444.1T DE112019000444T DE112019000444T5 DE 112019000444 T5 DE112019000444 T5 DE 112019000444T5 DE 112019000444 T DE112019000444 T DE 112019000444T DE 112019000444 T5 DE112019000444 T5 DE 112019000444T5
Authority
DE
Germany
Prior art keywords
coating area
leadframe
leadframe carrier
carrier
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112019000444.1T
Other languages
English (en)
Inventor
Joseph Fernandez
Rangsun Kitnarong
Tarapong Soontornvipart
Janwit Apirukaramwong
Prachit Punyapor
Supakrits Suttiwat
Ekgachai Kenganantanon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112019000444T5 publication Critical patent/DE112019000444T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung weist einen Leiterrahmenträger (114, 312, 412, 512) auf, der zum Montieren eines Halbleiterchips (108) ausgebildet ist. Die Halbleitervorrichtung weist weiterhin einen Beschichtungsbereich (304, 404A-404I, 504) auf, der auf dem Leiterrahmenträger (114, 312, 412, 512) ausgebildet ist. Der Beschichtungsbereich (304, 404A-404I, 504) ist so ausgebildet, dass er einen Abwärts verbundenen Verbindungsdraht (110) von einem auf dem Leiterrahmenträger (114, 312, 412, 512) angeordneten Halbleiterchip (108) aufnimmt. Die Halbleitervorrichtung weist weiterhin einen freiliegenden Zwischenraum zwischen einer Außenkante des Beschichtungsbereichs (304, 404A-404I, 504) und einer Außenkante des Leiterrahmenträgers (114, 312, 412, 512) auf.

Description

  • PRIORITÄT DER ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr. 62 / 618,347 , eingereicht am 17. Januar 2018, deren Inhalt hiermit vollständig aufgenommen wird.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft die Halbleiterherstellung und insbesondere Down-Bonding in Halbleiterbauelementen für Silberverbindungen.
  • HINTERGRUND DER ERFINDUNG
  • Halbleiterbauelemente, integrierte Schaltkreise, Systems-on-a-Chip (SoC) und andere elektronische Bauelemente können in einem Chipbauelement hergestellt werden. Das Chipbauelement kann Verbindungen und Strukturen aufweisen, um die Halbleiterelemente innerhalb des Gehäuses mit anderen Komponenten innerhalb des Gehäuses und mit externen Elementen zu verbinden. Um die Halbleiterelemente über Leitungen, Pins, Chip-Pads und ähnliche Verbindungen zu verbinden, kann ein Gehäuse einen Leiterrahmen aufweisen. Ein Leiterrahmen kann aus einer dünnen Metallschicht bestehen. Ein Leiterrahmen kann einen Unterbau oder einen Träger aufweisen, auf dem die Halbleiterelemente angebracht sein können. Die Halbleiterelemente können auf dem Unterbau oder Träger des Leiterrahmens aufliegen.
  • Innerhalb des Chipbauelements können verschiedene Verbindungen hergestellt werden, um die verschiedenen Elemente darin zu verbinden. Solche Verbindungen können Drahtverbindungen, Down-Bonding und Epoxid aufweisen. Delaminierung ist ein Zustand, der die Verbindungen innerhalb des Chipbauelements beeinträchtigen kann.
  • Die Delaminierung kann eine Abtrennung zwischen zwei Materialien innerhalb eines Gehäuses aufweisen. Delaminierung kann zu Ausfällen führen. Delaminierungen in bestimmten Bereichen verursachen ein Zuverlässigkeitsrisiko und können zu weiteren Fehlern führen. Solche weiteren Fehler können die Korrosion des Chips, das Brechen des Gehäuses, das Abheben der Verbindung und das Brechen des Ausgangspunkts oder des Endpunkts einer Drahtverbindung aufweisen. Eine Delaminierung kann auch zu Fehlern der integrierten Schaltung führen, indem verschiedene Betriebsparameter verschoben werden.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Offenbarung weisen eine Vorrichtung auf. Die Vorrichtung kann einen Leiterrahmenträger aufweisen, der zum Montieren eines Halbleiterchips ausgebildet ist. Die Vorrichtung kann weiterhin einen auf dem Leiterrahmenträger ausgebildeten Beschichtungsbereich aufweisen. Der Beschichtungsbereich kann so ausgebildet sein, dass er ein Down-Bonding von einem auf dem Leiterrahmenträger angeordneten Halbleiterchip aufnimmt. Die Vorrichtung kann einen freiliegenden Zwischenraum zwischen einer Außenkante des Beschichtungsbereichs und einer Außenkante des Leiterrahmenträgers aufweisen. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich aus Silber ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann der freiliegende Zwischenraum aus Kupfer ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich als Ring um einen Umfang des Leiterrahmenträgers ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann die Vorrichtung weiterhin einen Hohlabschnitt innerhalb des Beschichtungsbereichs aufweisen, wobei der Hohlabschnitt unter dem auf dem Leiterrahmenträger angeordneten Halbleiterchip liegt. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich als Rechteck auf dem Leiterrahmenträger ausgebildet sein, wobei das Rechteck mit einem Umfang des Leiterrahmenträgers deckungsgleich ist. In Kombination mit einer der obigen Ausführungsformen kann die Vorrichtung weiterhin zusätzliche Beschichtungsbereiche aufweisen, wobei jeder zusätzliche Beschichtungsbereich einen weiteren freiliegenden Zwischenraum zwischen einer Außenkante der zusätzlichen Beschichtungsfläche und der Außenkante des Leiterrahmenträgers aufweist.
  • Ausführungsformen der vorliegenden Offenbarung weisen ein Gehäuse mit integrierter Schaltung auf. Das Gehäuse mit integrierter Schaltung kann einen Leiterrahmenträger aufweisen, der zum Montieren eines Halbleiterchips ausgebildet ist. Das Gehäuse mit integrierter Schaltung kann weiterhin einen Beschichtungsbereich aufweisen, der auf dem Leiterrahmenträger ausgebildet ist. Der Beschichtungsbereich kann so ausgebildet sein, dass er ein Down-Bonding von einem auf dem Leiterrahmenträger angeordneten Halbleiterchip aufnimmt. Das Gehäuse mit integrierter Schaltung kann einen freiliegenden Zwischenraum zwischen einer Außenkante des Beschichtungsbereichs und einer Außenkante des Leiterrahmenträgers aufweisen. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich aus Silber ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann der freiliegende Zwischenraum aus Kupfer ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich als Ring um einen Umfang des Leiterrahmenträgers ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann das Gehäuse mit integrierter Schaltung weiterhin einen Hohlabschnitt innerhalb des Beschichtungsbereichs aufweisen, wobei der Hohlabschnitt unter dem auf dem Leiterrahmenträger angeordneten Halbleiterchip liegt. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich als Rechteck auf dem Leiterrahmenträger ausgebildet sein, wobei das Rechteck mit einem Umfang des Leiterrahmenträgers deckungsgleich ist. In Kombination mit einer der obigen Ausführungsformen kann das Gehäuse mit integrierter Schaltung weiterhin zusätzliche Beschichtungsbereiche aufweisen, wobei jeder zusätzliche Beschichtungsbereich einen weiteren freiliegenden Zwischenraum zwischen einer Außenkante der zusätzlichen Beschichtungsfläche und der Außenkante des Leiterrahmenträgers aufweist.
  • Ausführungsformen der vorliegenden Offenbarung können Verfahren zum Ausbilden oder Aufbauen einer der oben beschriebenen Vorrichtungen oder integrierten Schaltungsgehäuse aufweisen. Das Verfahren kann das Ausbilden eines Leiterrahmenträgers, das Ausbilden eines Beschichtungsbereichs auf dem Leiterrahmenträger und das Ausbilden eines freiliegenden Zwischenraums zwischen einer Außenkante des Beschichtungsbereichs und einer Außenkante des Leiterrahmenträgers aufweisen. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Montieren einer Halbleitervorrichtung auf dem Leiterrahmenträger aufweisen. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Ausbilden von Down-Bonding vom Halbleiterchip zum Beschichtungsbereich aufweisen. In Kombination mit einer der obigen Ausführungsformen kann der Beschichtungsbereich aus Silber ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann der freiliegende Zwischenraum aus Kupfer ausgebildet sein. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Ausbilden des Beschichtungsbereichs als Ring um einen Umfang des Leiterrahmenträgers aufweisen. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Ausbilden des Beschichtungsbereichs als Rechteck auf dem Leiterrahmenträger aufweisen, wobei das Rechteck mit einem Umfang des Leiterrahmenträgers deckungsgleich ist. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Ausbilden zusätzlicher Beschichtungsbereiche auf dem Leiterrahmenträger aufweisen, wobei jeder zusätzliche Beschichtungsbereich einen weiteren freiliegenden Zwischenraum zwischen einer Außenkante des zusätzlichen Beschichtungsbereichs und der Außenkante des Leiterrahmenträgers aufweist. In Kombination mit einer der obigen Ausführungsformen kann das Verfahren das Ausbilden von Down-Bonding von dem Halbleiterchip zu jedem der zusätzlichen Beschichtungsbereiche aufweisen.
  • Figurenliste
    • 1 ist eine Veranschaulichung eines beispielhaften Chipbauelements gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist eine Veranschaulichung eines Chipbauelements mit Delaminierung.
    • 3 ist eine Draufsicht auf ein Chipbauelement mit einem Silberring im Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 4 ist eine Draufsicht auf ein Chipbauelement mit isolierten Silber- oder Silberinseln in dem Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 5 ist eine Draufsicht auf ein Chipbauelement mit rechteckigem Versilberungsbereich in dem Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 6 zeigt ein Chipbauelement ohne Zwischenräume zwischen einem Beschichtungsbereich und einer Kante eines Leiterrahmenträgers.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist eine Veranschaulichung eines beispielhaften Chipbauelements 100 gemäß Ausführungsformen der vorliegenden Offenbarung. 1 zeigt eine Seitenansicht des beispielhaften Chipbauelements 100. Das Chipbauelement 100 kann eine Konfektionierung für jede geeignete integrierte Schaltung aufweisen.
  • Das Chipbauelement 100 kann einen Halbleiterchip 108 aufweisen, der ein Halbleiterelement implementiert. Der Halbleiterchip 108 kann auf einem Leiterrahmenunterbau oder Leiterrahmenträger 114 montiert sein. Der Halbleiterchip 108 kann unter Verwendung eines Epoxid- oder Chipaufsatzes 116 auf einem Leiterrahmenunterbau oder Leiterrahmenträger 114 montiert werden.
  • Der Halbleiterchip 108 kann mehrere Optionen zum Verbinden mit einem Leiterrahmenarm 102 und zu einem Leiterrahmenunterbau oder Leiterrahmenträger 114 aufweisen. Um den Halbleiterchip 108 mit dem Leiterrahmenarm 102 zu verbinden, kann eine Drahtverbindung 106 verwendet werden. Um den Halbleiterchip 108 mit dem Leiterrahmenunterbau oder Leiterrahmenträger 114 zu verbinden, kann Down-Bonding 110 verwendet werden. Der Leiterrahmen kann Metallbereiche zum Herstellen von Befestigungen an dem Halbleiterchip 108 aufweisen. Solche Metallbereiche können Silber 104 aufweisen. Obwohl Silber in der vorliegenden Offenbarung als Beispiel verwendet wird, können andere geeignete Metalle für einen Beschichtungsbereich verwendet werden. Der Halbleiterchip und seine Verbindungen können in einer Form 112 eingekapselt sein. Der Leiterrahmenarm 102 und der Leiterrahmenunterbau oder Leiterrahmenträger 114 können aus Kupfer oder einem anderen geeigneten Metall hergestellt sein.
  • Bei der Herstellung von Halbleiterbauelementen ist eine Delaminierung von Down-Bonding 110 der Drahtverbindung möglicherweise nicht zulässig. Insbesondere ist eine Delaminierung von Down-Bonding 110 beim Drahtbonden auf aktiven Bereichen auf Leiterrahmenträger oder Leiterrahmenunterbau 114 von Chipvorrichtungen wie dem Chipbauelement 100 möglicherweise nicht zulässig. Die Delaminierung kann gemäß den Bedingungen des Feuchtigkeitsempfindlichkeitsniveaus von vor dem Feuchtigkeitseinweichen bis nach dem Reflow-Löten gemessen werden.
  • Eine Delaminierung kann insbesondere dann auftreten, wenn der Halbleiterchip 208 groß ist und die Silberverbindungsbereiche 104 begrenzt sind. Während der Herstellung kann die Haftung zwischen der Formmasse der Form 112 und den begrenzten Silberverbindungsbereichen 104 um Leiterrahmenunterbau oder Leiterrahmenträger 114 zum Abwärtsverbinden 110 herum schlecht sein. Somit kann eine Delaminierung um den Halbleiterchip 108 oder den Leiterrahmenunterbau oder Leiterrahmenträger 114 herum bestehen. Das Unterbinden oder Verhindern einer Delaminierung kann zu einer guten Haftung zwischen Kupferbereichen und Formmaterial der Form 112 führen.
  • Delaminierung kann zu unzuverlässiger Produktqualität führen. Es kann kostspielig sein, zusätzliche Back- und Trockenverpackungsverfahren zu verwenden, um Feuchtigkeit von der Chipverpackung 100 zu entfernen, was erforderlich sein kann, wenn eine Delaminierung auftritt.
  • 2 ist eine Veranschaulichung eines Chipbauelements 200 mit Delaminierung. Das Chipbauelement kann zahlreiche Leiterrahmenarme 204, ein Leiterrahmenunterbau oder Leiterrahmenträger 206 und einen Halbleiterchip 208 aufweisen. Eine Delaminierung 202 kann sich auf Down-Bonding der Drahtverbindung (nicht gezeigt) bilden. Zurück zu 1 können Ausführungsformen der vorliegenden Offenbarung die Haftung an Silberoberflächen 104 des Leiterrahmens verbessern. Insbesondere kann die Haftung an einer Stelle verbessert werden, an der ein Down-Bonding an Ort und Stelle in der Formmasse angebracht ist, wie beispielsweise ein Down-Bonding 110 an der Silberoberfläche 104C. Die Delaminierung kann behoben werden, und es können Feuchtigkeitsempfindlichkeitsniveaus (MSLs) von bleihaltigen integrierten Schaltkreisen gemäß Standards wie JEDEC J-STD-020 erreicht werden.
  • In einer Ausführungsform kann die Position der Silberschichten 104 auf dem Leiterrahmenunterbau oder dem Leiterrahmenträger 114 festgelegt werden, um Delaminierungsprobleme zu vermeiden. In einer anderen Ausführungsform kann der Leiterrahmenunterbau oder Leiterrahmenträger 114 eine Kupferschicht auf seiner oberen Oberfläche aufweisen, wobei die Kupferschicht die Silberschichten 104 horizontal von einer Kante des Leiterrahmenunterbaus oder Leiterrahmenträgers 114 trennt. Die Silberschichten 104 können dort angeordnet sein, wo ein Teil eines Oberteils des Halbleiterchips 108 mit dem Leiterrahmenunterbau oder dem Leiterrahmenträger 114 abwärts verbunden ist. Dies kann die Produktqualität und -zuverlässigkeit verbessern, um abgehobene Verbindungen zu verhindern, die aus der Delaminierung an den Verbindungsbereichen auf Leiterrahmenträgern resultieren. Diese Delaminierung beeinflusst die Feuchtigkeitsaufnahme während des Fließlötprozesses, der während der Befestigung von Halbleiterbauelementen oder während Zuverlässigkeitstests durchgeführt werden kann.
  • 3 bis 5 veranschaulichen beispielhafte Ausführungsformen der vorliegenden Offenbarung, wobei eine Kupferschicht die Silberschichten von einer Außenkante eines Leiterrahmenunterbaus oder Leiterrahmenträgers trennt. Die Abtrennung kann eine Kupfermetallschicht aufweisen. Jedes der Beispiele aus 3 bis 5 kann unterschiedliche Anordnungen von Silber verwenden. Andere Elemente als Anordnungen von Silber können in ähnlicher Weise in den Beispielen nach 3 bis 5 ausgebildet werden. Die Kupferschicht kann als ein Zwischenraum oder eine Abtrennung zwischen einem Beschichtungsbereich und einer Außenkante eines Leiterrahmenunterbaus oder Leiterrahmenträgers implementiert sein. Die Kupferschicht kann in Bezug auf die Außenkante von Beschichtungsbereichen auf allen Seiten des Leiterrahmenunterbaus oder Leiterrahmenträgers die gleiche Breite aufweisen.
  • 3 ist eine Draufsicht auf ein Chipbauelement 300 mit einem Ring aus Silber im Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
  • Das Chipbauelement 300 kann einen Leiterrahmenträger oder Leiterrahmenunterbau 312 aufweisen. Leiterrahmenträger oder Leiterrahmenunterbau 312 kann unter Verwendung eines beliebigen geeigneten Metalls wie Kupfer implementiert werden. Der Leiterrahmenträger oder Leiterrahmenunterbau 312 kann vier abgewinkelte Tragarme aufweisen, die sich von den Ecken des Chipbauelements 300 bis zu einer Mitte des Chipbauelements 300 erstrecken. In der Mitte des Chipbauelements 300 kann der Leiterrahmenträger oder Leiterrahmenunterbau 312 eine relativ große quadratische oder rechteckige Fläche aufweisen. Andere Elemente oder Bereiche können auf einem solchen quadratischen oder rechteckigen Bereich angeordnet sein. Ein Halbleiterchip oder eine Halbleitervorrichtung kann auf einem solchen quadratischen oder rechteckigen Bereich montiert sein.
  • Das Chipbauelement 300 kann mehrere Pins oder Leiterrahmenarme 302 aufweisen. Ein auf Leiterrahmenträger oder Leiterrahmenunterbau 312 montierter Halbleiterchip kann mit solchen Leiterrahmenarmen drahtverbunden sein. Das Chipbauelement 300 kann einen Bereich 306 aufweisen, der Leiterrahmenträger oder Leiterrahmenunterbau 312 vom Rest des Inneren des Chipbauelements 300 trennt. Der Bereich 306 kann einen Zwischenraum zwischen den inneren Leitungen des Chipbauelements 300 und Leiterrahmenträger oder Leiterrahmenunterbau 306 aufweisen.
  • Das Chipbauelement 300 kann einen Beschichtungsbereich 304 aufweisen. In einer Ausführungsform kann der Beschichtungsbereich 304 unter Verwendung von Silber implementiert werden. Der Beschichtungsbereich 304 kann auf dem Leiterrahmenträger oder Leiterrahmenunterbau 312 ausgebildet sein. Ein Teil einer Oberseite oder Seite eines Halbleiterchips oder einer Halbleitervorrichtung, die auf dem Leiterrahmenträger oder Leiterrahmenunterbau 312 montiert ist, kann unter Verwendung von Down-Bonding mit einem Teil des Beschichtungsbereichs 304 verbunden sein.
  • In einer Ausführungsform kann der Beschichtungsbereich 304 in einem Ring um den Umfang von Leiterrahmenträger oder Leiterrahmenunterbau 312 ausgebildet sein. Der einen Ring ausbildende Beschichtungsbereich 304 kann einen Bereich 308 in der Mitte des Beschichtungsbereichs 304 verlassen. In einer Ausführungsform kann der Bereich 308 als Kupfer implementiert sein.
  • In einer Ausführungsform kann ein Zwischenraum 310 oder eine Abtrennung zwischen einer Kante des Beschichtungsbereichs 304 und einer Kante des Leiterrahmenträgers oder - unterbaus 312 belassen oder ausgebildet werden. Der Zwischenraum 310 kann durch die Zwischenräume 310A, 310B, 310C, 310D veranschaulicht werden. Der Zwischenraum 310 kann sich um den Umfang des Beschichtungsbereichs 304 herum ausdehnen. In einer weiteren Ausführungsform kann der Zwischenraum 310 einen freiliegenden Bereich aus Kupfer aufweisen.
  • Der Zwischenraum 310 kann Silberflächen für die Masseverbindung ermöglichen. Die Größe des Zwischenraums 310 kann durch geeignete Experimente in Abhängigkeit von dem gewählten Beschichtungsbereich, der Größe des Chips und anderen Abmessungen des Chipbauelements festgelegt werden. Beispielsweise kann der Zwischenraum 310 von 3 bis 20 mil (Tausendstel Zoll) an Breite aufweisen. In einem solchen Beispiel kann der Silberbereich 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens entfernt sein. Der Zwischenraum der Kupferfläche, um die Silberfläche für die Masseverbindung herzustellen, würde mindestens 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens erfordern.
  • 4 ist eine Draufsicht auf ein Chipbauelement 400 mit isoliertem Silber oder isolierten Silberinseln in dem Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
  • Das Chipbauelement 400 kann einen Leiterrahmenträger oder Leiterrahmenunterbau 412 aufweisen. Leiterrahmenträger oder Leiterrahmenunterbau 412 kann unter Verwendung eines beliebigen geeigneten Metalls wie Kupfer implementiert werden. Der Leiterrahmenträger oder Leiterrahmenunterbau 412 kann vier abgewinkelte Tragarme aufweisen, die sich von Ecken des Chipbauelements 400 bis zu einer Mitte des Chipbauelements 400 erstrecken. In der Mitte des Chipbauelements 400 kann der Leiterrahmenträger oder Leiterrahmenunterbau 412 eine relativ große quadratische oder rechteckige Fläche aufweisen. Andere Elemente oder Bereiche können auf einem solchen quadratischen oder rechteckigen Bereich angeordnet sein. Ein Halbleiterchip oder eine Halbleitervorrichtung kann auf einem solchen quadratischen oder rechteckigen Bereich montiert sein.
  • Das Chipbauelement 400 kann mehrere Pins oder Leiterrahmenarme 402 aufweisen. Ein Halbleiterchip oder eine Vorrichtung, die auf Leiterrahmenträger oder Leiterrahmenunterbau 412 montiert ist, kann mit solchen Leiterrahmenarmen drahtverbunden sein. Das Chipbauelement 400 kann einen Bereich 406 aufweisen, der Leiterrahmenträger oder Leiterrahmenunterbau 412 vom Rest des Inneren des Chipbauelements 400 trennt.
  • Das Chipbauelement 400 kann Beschichtungsbereiche 404 aufweisen. In einer Ausführungsform können Beschichtungsbereiche 404 unter Verwendung von Silber implementiert werden. Die Beschichtungsbereiche 404 können auf dem Leiterrahmenträger oder Leiterrahmenunterbau 412 ausgebildet sein. Ein Teil einer Oberseite oder Seite eines Halbleiterchips oder einer Vorrichtung, die auf dem Leiterrahmenträger oder Leiterrahmenunterbau 412 montiert ist, kann durch Down-Bonding mit einem Teil eines Beschichtungsbereichs 404 verbunden sein.
  • In einer Ausführungsform können Beschichtungsbereiche 404 in einem Ring um den Umfang des Leiterrahmenträgers oder -unterbaus 412 mit Zwischenräume zwischen den Beschichtungsbereichen 404 ausgebildet sein, wodurch Beschichtungsflächeninseln erzielt werden. Obwohl eine bestimmte Anzahl, Größe und Anordnung der Beschichtungsbereiche 404A - 404I in 4 gezeigt ist, kann jede geeignete Anzahl und Größe der Beschichtungsbereiche 404 verwendet werden. Im Vergleich zum Beschichtungsbereich 304 können die Beschichtungsbereiche 404 der Grundfläche des Beschichtungsbereichs 304 nachfolgen, wenngleich Zwischenräume dazu führen, dass die Beschichtungsbereiche 404 Beschichtungsbereichsinseln bilden. Die Beschichtungsbereiche 404 können einen Bereich 408 in der Mitte belassen. In einer Ausführungsform kann der Bereich 408 als Kupfer implementiert sein.
  • In einer Ausführungsform kann ein Zwischenraum 410 oder eine Abtrennung zwischen den Kanten jedes der Beschichtungsbereiche 404 und einer Kante des Leiterrahmenträgers oder - unterbaus 412 belassen oder ausgebildet werden. Der Zwischenraum 410 kann durch die Zwischenräume 410A, 410B veranschaulicht werden, obwohl ein solcher Zwischenraum auf allen Seiten und dem Umfang um Leiterrahmenträger oder Leiterrahmenunterbau 412 vorhanden sein kann. Der Zwischenraum 410 kann mit den Außenkanten der Beschichtungsbereiche 404 deckungsgleich sein. In einer weiteren Ausführungsform kann der Zwischenraum 410 einen freiliegenden Bereich aus Kupfer aufweisen.
  • Der Zwischenraum 410 kann Silberbereiche für die Masseverbindung ermöglichen. Die Größe des Zwischenraums 410 kann durch geeignete Experimente in Abhängigkeit von dem gewählten Beschichtungsbereich, der Größe des Chips und anderen Abmessungen des Chipbauelements festgelegt werden. Beispielsweise kann der Zwischenraum 410 3 bis 20 mil (Tausendstel Zoll) an Breite betragen. In einem solchen Beispiel kann der Silberbereich 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens entfernt sein. Der Zwischenraum der Kupferfläche, um die Silberfläche für die Erdung herzustellen, würde mindestens 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens entfernt erfordern.
  • 5 ist eine Draufsicht auf ein Chipbauelement 500 mit rechteckigem Versilberungsbereich in dem Leiterrahmen gemäß Ausführungsformen der vorliegenden Offenbarung.
  • Das Chipbauelement 500 kann einen Leiterrahmenträger oder Leiterrahmenunterbau 512 aufweisen. Der Leiterrahmenträger oder Leiterrahmenunterbau 512 kann unter Verwendung eines beliebigen geeigneten Metalls wie Kupfer implementiert werden. Der Leiterrahmenträger oder Leiterrahmenunterbau 512 kann vier abgewinkelte Stützarme aufweisen, die sich von Ecken des Chipbauelements 500 bis zu einer Mitte des Chipbauelements 500 erstrecken. In der Mitte des Chipbauelements 500 kann der Leiterrahmenträger oder Leiterrahmenunterbau 512 eine relativ große quadratische oder rechteckige Fläche aufweisen. Andere Elemente oder Bereiche können auf einem solchen quadratischen oder rechteckigen Bereich angeordnet sein. Ein Halbleiterchip oder eine Halbleitervorrichtung kann auf einem solchen quadratischen oder rechteckigen Bereich montiert sein.
  • Das Chipbauelement 500 kann mehrere Pins oder Leiterrahmenarme 502 aufweisen. Ein Halbleiterchip oder eine Halbleitervorrichtung, die auf Leiterrahmenträger oder Leiterrahmenunterbau 512 montiert ist, kann mit solchen Leiterrahmenarmen drahtverbunden sein. Das Chipbauelement 500 kann einen Bereich 506 aufweisen, der Leiterrahmenträger oder Leiterrahmenunterbau 512 vom Rest des Inneren des Chipbauelements 500 trennt.
  • Das Chipbauelement 500 kann einen Beschichtungsbereich 504 aufweisen. In einer Ausführungsform kann der Beschichtungsbereich 504 unter Verwendung von Silber implementiert sein. Der Beschichtungsbereich 504 kann auf dem Leiterrahmenträger oder Leiterrahmenunterbau 512 ausgebildet sein. Ein Teil einer Oberseite oder Seite eines Halbleiterchips oder einer Halbleitervorrichtung, die auf dem Leiterrahmenträger oder Leiterrahmenunterbau 512 montiert ist, kann durch Down-Bonding mit einem Teil eines Beschichtungsbereichs 504 verbunden sein.
  • In einer Ausführungsform kann der Beschichtungsbereich 504 als Rechteck oder Quadrat in der Mitte von Leiterrahmenträger oder Leiterrahmenunterbau 512 ausgebildet sein. Ein Halbleiterchip oder eine Halbleitervorrichtung kann auf dem Beschichtungsbereich 504 angebracht sein. Der Beschichtungsbereich 504 kann einen Bereich in seiner Mitte möglicherweise nicht offen lassen.
  • In einer Ausführungsform kann ein Zwischenraum 510 oder eine Abtrennung zwischen einer Kante des Beschichtungsbereichs 504 und einer Kante des Leiterrahmenträgers oder - unterbaus 512 belassen oder ausgebildet werden. Der Zwischenraum 510 kann durch Zwischenräume 510A, 510B veranschaulicht werden, obwohl ein solcher Zwischenraum auf allen Seiten und dem Umfang um Leiterrahmenträger oder Leiterrahmenunterbau 512 vorhanden sein kann. Der Zwischenraum 510 kann um den Umfang des Beschichtungsbereichs 504 deckungsgleich sein. In einer weiteren Ausführungsform kann der Zwischenraum 510 einen freiliegenden Bereich aus Kupfer aufweisen.
  • Der Zwischenraum 510 kann Silberbereiche für die Masseverbindung ermöglichen. Die Größe des Zwischenraums 510 kann durch geeignete Experimente in Abhängigkeit von dem gewählten Beschichtungsbereich, der Größe des Chips und anderen Abmessungen des Chipbauelements festgelegt werden. Beispielsweise kann der Zwischenraum 510 3 bis 20 mil (Tausendstel Zoll) an Breite betragen. In einem solchen Beispiel kann der Silberbereich 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens entfernt sein. Der Zwischenraum der Kupferfläche, um die Silberfläche für die Erdung herzustellen, würde eine Entfernung von mindestens 3 mil von der Kante des Leiterrahmens bis 20 mil von der Kante des Leiterrahmens erfordern.
  • 6 zeigt ein Chipbauelement 600 ohne Zwischenräume zwischen einem Beschichtungsbereich und einer Kante eines Leiterrahmenträgers.
  • Das Chipbauelement 600 kann einen Leiterrahmenträger oder Leiterrahmenunterbau 612 aufweisen. Weiterhin kann das Chipbauelement 60 einen Beschichtungsbereich 604 aufweisen. Es kann kein Zwischenraum zwischen dem Beschichtungsbereich 604 und einer Kante des Leiterrahmenträgers oder Leiterrahmenunterbaus 612 bestehen. Der Beschichtungsbereich 604 kann den Bereich 606 erreichen. Obwohl die Beschichtungsfläche 604 als rechteckig dargestellt ist, kann die Beschichtungsfläche 604 andere Ausgestaltungen oder Größen aufweisen, bei denen kein Zwischenraum zwischen der Beschichtungsfläche 604 und einer Kante des Leiterrahmenträgers oder -unterbaus 612 besteht. Somit wird das Chipbauelement 600 auf gegensätzliche Weise zu den Chip-Gehäusen nach 3 bis 5 implementiert. Das Chipbauelement 600 kann für Delaminierung anfällig sein.
  • Die vorliegende Offenbarung wurde in Bezug auf eine oder mehrere Ausführungsformen beschrieben, und es versteht sich, dass viele Äquivalente, Alternativen, Variationen und Modifikationen, abgesehen von den ausdrücklich angegebenen, möglich sind und im Schutzumfang der Offenbarung liegen. Während die vorliegende Offenbarung für verschiedene Modifikationen und alternative Formen empfänglich ist, wurden spezifische beispielhafte Ausführungsformen davon in den Zeichnungen gezeigt und werden hier im Detail beschrieben. Es versteht sich jedoch, dass die Beschreibung spezifischer beispielhafter Ausführungsformen hierin die Offenbarung nicht auf die hierin offenbarten besonderen Formen beschränken soll.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/618347 [0001]

Claims (17)

  1. Vorrichtung, die aufweist: einen Leiterrahmenträger, der zum Montieren eines Halbleiterchips ausgebildet ist; einen auf dem Leiterrahmenträger ausgebildeten Beschichtungsbereich, der so beschichtet ist, dass er einen Down-Bond von einem auf dem Leiterrahmenträger angeordneten Halbleiterchip entgegennimmt; und einen freiliegenden Zwischenraum zwischen einer Außenkante des Beschichtungsbereichs und einer Außenkante des Leiterrahmenträgers.
  2. Vorrichtung nach Anspruch 1, wobei der Beschichtungsbereich aus Silber ausgebildet ist.
  3. Vorrichtung nach einem der Ansprüche 1 bis 2, wobei der freiliegende Zwischenraum aus Kupfer ausgebildet ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei der Beschichtungsbereich als Ring um einen Umfang des Leiterrahmenträgers ausgebildet ist.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, die weiterhin einen Hohlabschnitt innerhalb des Beschichtungsbereichs aufweist, wobei der Hohlabschnitt unter dem auf dem Leiterrahmenträger angeordneten Halbleiterchip liegt.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei der Beschichtungsbereich als Rechteck auf dem Leiterrahmenträger ausgebildet ist, wobei das Rechteck deckungsgleich mit einem Umfang des Leiterrahmenträgers ist.
  7. Vorrichtung nach einem der Ansprüche 1 bis 6, die weiterhin eine Vielzahl von zusätzlichen Beschichtungsbereichen aufweist, wobei jeder zusätzliche Beschichtungsbereich einen weiteren freiliegenden Zwischenraum zwischen einer Außenkante der zusätzlichen Beschichtungsfläche und der Außenkante des Leiterrahmenträgers aufweist.
  8. Integriertes Schaltkreisbauelement, das aufweist: eine Vorrichtung nach einem der Ansprüche 1 bis 7; und einen auf dem Leiterrahmenträger montierten Halbleiterchip.
  9. Verfahren zum Herstellen eines integrierten Schaltkreisbauelements, das aufweist: Ausbilden eines Leiterrahmenträgers; Ausbilden einer Beschichtungsfläche auf dem Leiterrahmenträger; Ausbilden eines freiliegenden Zwischenraums zwischen einer Außenkante des Beschichtungsbereichs und einer Außenkante des Leiterrahmenträgers; Montieren eines Halbleiterbauelements auf dem Leiterrahmenträger; und Ausbilden eines Down-Bond vom Halbleiterchip zum Beschichtungsbereich.
  10. Verfahren nach Anspruch 9, wobei der Beschichtungsbereich aus Silber ausgebildet ist.
  11. Verfahren nach einem der Ansprüche 9 bis 10, wobei der freiliegende Zwischenraum aus Kupfer ausgebildet ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, das weiterhin das Ausbilden des Beschichtungsbereichs als Ring um einen Umfang des Leiterrahmenträgers aufweist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, das weiterhin das Ausbilden der Beschichtungsfläche als Rechteck auf dem Leiterrahmenträger aufweist, wobei das Rechteck deckungsgleich mit einem Umfang des Leiterrahmenträgers ist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, das weiterhin aufweist: Ausbilden einer Vielzahl zusätzlicher Beschichtungsbereiche auf dem Leiterrahmenträger, wobei jeder zusätzliche Beschichtungsbereich einen weiteren freiliegenden Zwischenraum zwischen einer Außenkante des zusätzlichen Beschichtungsbereichs und der Außenkante des Leiterrahmenträgers aufweist; und Ausbilden eines Down-Bond vom Halbleiterchip zu jedem der zusätzlichen Beschi chtungsberei che.
  15. Verfahren nach einem der Ansprüche 9 bis 14, das weiterhin das Ausbilden des Beschichtungsbereichs als Rechteck auf dem Leiterrahmenträger aufweist, wobei das Rechteck deckungsgleich mit einem Umfang des Leiterrahmenträgers ist.
  16. Halbleitervorrichtung, die durch die Verfahren nach einem der Ansprüche 9 bis 15 ausgebildet ist.
  17. Vorrichtung, die durch die Verfahren nach einem der Ansprüche 9 bis 15 ausgebildet ist.
DE112019000444.1T 2018-01-17 2019-01-16 Leiterrahmenchipträger mit einem beschichtungsbereich Withdrawn DE112019000444T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862618347P 2018-01-17 2018-01-17
US62/618,347 2018-01-17
US15/939,586 US20190221502A1 (en) 2018-01-17 2018-03-29 Down Bond in Semiconductor Devices
US15/939,586 2018-03-29
PCT/US2019/013738 WO2019143651A1 (en) 2018-01-17 2019-01-16 Lead frame die paddle with a plated area

Publications (1)

Publication Number Publication Date
DE112019000444T5 true DE112019000444T5 (de) 2020-10-01

Family

ID=67213031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000444.1T Withdrawn DE112019000444T5 (de) 2018-01-17 2019-01-16 Leiterrahmenchipträger mit einem beschichtungsbereich

Country Status (4)

Country Link
US (1) US20190221502A1 (de)
CN (1) CN111602242A (de)
DE (1) DE112019000444T5 (de)
WO (1) WO2019143651A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515240B2 (en) * 2019-08-01 2022-11-29 Stmicroelectronics S.R.L. Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
CN112530896A (zh) * 2020-12-22 2021-03-19 宁波康强电子股份有限公司 一种用于半导体封装的引线框架及其制备方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6384478B1 (en) * 1998-05-06 2002-05-07 Conexant Systems, Inc. Leadframe having a paddle with an isolated area
US6335564B1 (en) * 1998-05-06 2002-01-01 Conexant Systems, Inc. Single Paddle having a semiconductor device and a passive electronic component
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
DE10124970B4 (de) * 2001-05-21 2007-02-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
CN100380651C (zh) * 2002-04-30 2008-04-09 株式会社瑞萨科技 半导体器件和电子设备
US6667073B1 (en) * 2002-05-07 2003-12-23 Quality Platers Limited Leadframe for enhanced downbond registration during automatic wire bond process
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
US20060006510A1 (en) * 2004-07-06 2006-01-12 Koduri Sreenivasan K Plastic encapsulated semiconductor device with reliable down bonds
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US20080079124A1 (en) * 2006-10-03 2008-04-03 Chris Edward Haga Interdigitated leadfingers
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
TWI364820B (en) * 2008-03-07 2012-05-21 Chipmos Technoligies Inc Chip structure
US7998790B2 (en) * 2008-05-30 2011-08-16 Stats Chippac Ltd. Integrated circuit packaging system with isolated pads and method of manufacture thereof
US8294249B2 (en) * 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
CN102576701B (zh) * 2009-09-02 2016-08-17 凯信公司 Ic封装件及其制造方法
US8802500B2 (en) * 2009-11-11 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
KR101113518B1 (ko) * 2009-11-18 2012-02-29 삼성전기주식회사 리드 프레임
JP5893266B2 (ja) * 2011-05-13 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
US20130161670A1 (en) * 2011-12-23 2013-06-27 Sheng-Yang Peng Light emitting diode packages and methods of making
JP5865220B2 (ja) * 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US20160099200A1 (en) * 2014-10-01 2016-04-07 Stmicroelectronics S.R.L. Aluminum alloy lead frame for a semiconductor device and corresponding manufacturing process
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator

Also Published As

Publication number Publication date
CN111602242A (zh) 2020-08-28
WO2019143651A1 (en) 2019-07-25
US20190221502A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69710248T2 (de) Bondverfahren für integrierte Schaltung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE10317018A1 (de) Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE112019000444T5 (de) Leiterrahmenchipträger mit einem beschichtungsbereich
DE102013111540B4 (de) Höckergehäuse und Verfahren zu seiner Herstellung
DE102007018854B4 (de) Halbleitervorrichtungs-Herstellungsverfahren, Halbleiterwafer und Halbleitervorrichtung
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE69020878T2 (de) In Harz eingekapselte elektronische Gegenstände.

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee