DE112015006676T5 - Wafer mit einer Stufe und Verfahren zur Herstellung eines Wafers mit einer Stufe - Google Patents

Wafer mit einer Stufe und Verfahren zur Herstellung eines Wafers mit einer Stufe Download PDF

Info

Publication number
DE112015006676T5
DE112015006676T5 DE112015006676.4T DE112015006676T DE112015006676T5 DE 112015006676 T5 DE112015006676 T5 DE 112015006676T5 DE 112015006676 T DE112015006676 T DE 112015006676T DE 112015006676 T5 DE112015006676 T5 DE 112015006676T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
curvature
curved
stepped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112015006676.4T
Other languages
English (en)
Inventor
Naoyuki Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015006676T5 publication Critical patent/DE112015006676T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3092—Recovery of material; Waste processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Die vorliegende Erfindung hat die Aufgabe einen gestuften Wafer, der verhindern kann, dass ein Resist nach der Entwicklung verbleibt, und ein Verfahren zur Herstellung des gestuften Wafers bereitzustellen. Der gestufte Wafer gemäß der vorliegenden Erfindung ist ein gestufter Wafer, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist. Die Stufe umfasst eine gekrümmte Fläche mit einem Krümmungsradius, im Bereich von 300 µm bis 1800 µm.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen gestuften Wafer und ein Verfahren zu dessen Herstellung.
  • Stand der Technik
  • Gestufte Wafer werden gegenwärtig angewendet, um ein Verwinden oder Verbiegen eines Halbleiter-Wafers mit einer Dicke von 300 µm oder weniger zu verringern. Die gestuften Wafer beziehen sich auf Halbleiter-Wafer mit einer rückseitigen Fläche, deren mittlerer Bereich dünner ist, als deren äußerer Randbereich.
  • Steil gestufte Bereiche (Seitenflächen von Vertiefungen) des gestuften Wafers haben einen negativen Effekt auf Lithographieprozesse oder Dicing-Prozesse. Um einem solchen Problem zu begegnen, wurden herkömmlicherweise Methoden zur Ausbildung einer Schräge von der Außenseite eines gestuften Wafers (näher am äußeren Randbereich) zu dessen Innenseite (näher am mittleren Bereich) als Ersatz für die steil gestuften Bereiche vorgeschlagen (siehe z.B. Patent Dokumente 1 und 2).
  • Stand der Technik Dokumente
  • Patentdokumente
    • Patent Dokument 1: Japanische Patent Nr. 5266869
    • Patent Dokument 2: Japanische Patentanmeldungsveröffentlichungs-Nr. 2011-54808
  • Durch die Erfindung zu lösende Probleme
  • Die Anwendung eines Positiv-Resist bei der Rotationsbeschichtung eines Halbleiter-Wafers, der die Form des gestuften Wafers besitzt, der im Patentdokument 1 oder 2 vorgeschlagen wird, verursacht ein Problem durch den verbleibenden Resist in dem gestuften Bereich des gestuften Wafers nach der Entwicklung. Der im Wafer verbleibende Resist verursacht außerdem ein Problem der Verunreinigung eines Wafers oder von Vorrichtungen, die in den nachfolgenden Prozessen verwendet werden und verringert die Ausbeute der Endprodukte, die unter Verwendung des Halbleiter-Wafers hergestellt werden.
  • Die vorliegende Erfindung wurde entwickelt, um solche Probleme zu lösen und hat die Aufgabe, einen gestuften Wafer, der den Verbleib eines Resists nach der Entwicklung verhindern kann, und ein Verfahren zur Herstellung des gestuften Wafers bereitzustellen.
  • Mittel zur Lösung der Probleme
  • Um die Probleme zu lösen, ist der gestufte Wafer gemäß der vorliegenden Erfindung ein gestufter Wafer, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner und in einem äußeren Randbereich dicker ist, wobei die Stufe eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  • Das Verfahren zur Herstellung des gestuften Wafers gemäß der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines gestuften Wafers, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist, und das Verfahren umfasst (a) ein Ausbilden der Stufe, die eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  • Auswirkungen der Erfindung
  • Der gestufte Wafer gemäß der vorliegenden Erfindung ist ein gestufter Wafer, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist, wobei die Stufe eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst. Dadurch kann der gestufte Wafer ein Verbleiben eines Resists nach der Entwicklung verhindern.
  • Das Verfahren zur Herstellung des gestuften Wafers ist ein Verfahren zur Herstellung eines gestuften Wafers, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist, und das Verfahren umfasst ein (a) Ausbilden der Stufe, die eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst. Dadurch kann der gestufte Wafer ein Verbleiben eines Resists nach der Entwicklung verhindern.
  • Die Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den zugehörigen Zeichnungen deutlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 veranschaulicht eine Beispielstruktur eines Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 2 veranschaulicht einen Beispielherstellungsprozess des Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 3 veranschaulicht einen Beispielherstellungsprozess des Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 4 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den ein Positiv-Resist gemäß Ausführungsform 1 der vorliegenden Erfindung aufgebracht wurde.
  • 5 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den der Positiv-Resist gemäß Ausführungsform 1 der vorliegenden Erfindung aufgebracht wurde.
  • 6 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den der Positiv-Resist gemäß Ausführungsform 1 der vorliegenden Erfindung aufgebracht wurde.
  • 7 ist ein Diagramm, das einen Beispielzusammenhang zwischen einem Krümmungsradius und einem Resist-Rückstand gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
  • 8 veranschaulicht einen Beispielzusammenhang zwischen dem Krümmungsradius und einem äußeren Randbereich des Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 9 veranschaulicht einen Zusammenhang zwischen dem Krümmungsradius und dem äußeren Randbereich des Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 10 ist ein Diagramm, das einen Beispielzusammenhang zwischen dem Krümmungsradius und dem äußeren Randbereich des Halbleiter-Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
  • 11 veranschaulicht eine Beispielform eines Halbleiter-Wafers gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 12 veranschaulicht eine Beispielform des Halbleiter-Wafers gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 13 veranschaulicht einen Beispielzustand eines Halbleiter-Wafers, auf den ein Positiv-Resist gemäß einer Standard-Methode aufgebracht wurde.
  • 14 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den der Positiv-Resist gemäß der Standard-Methode aufgebracht wurde.
  • 15 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den der Positiv-Resist gemäß der Standard-Methode aufgebracht wurde.
  • 16 veranschaulicht einen Beispielzustand des Halbleiter-Wafers auf den der Positiv-Resist gemäß der Standard-Methode aufgebracht wurde.
  • Beschreibung der Ausführungsformen
  • Die Ausführungsformen gemäß der vorliegenden Erfindung werden nachfolgend anhand der Zeichnungen beschrieben.
  • [Standard-Methode]
  • Zunächst wird die Methode, auf der die vorliegende Erfindung basiert (Standard-Methode) beschrieben.
  • Die 13 bis 16 veranschaulichen Beispielzustände eines Halbleiter-Wafers 15, auf den ein Positiv-Resist gemäß der Standard-Methode aufgebracht wird. In den 13 bis 16 weist die obere Fläche des Halbleiter-Wafers 15 im Dokument auf eine rückseitige Fläche des Halbleiter-Wafers 15 hin.
  • Wie in 13 veranschaulicht, ist der Halbleiter-Wafer 15 gemäß der Standard-Methode ein gestufter Wafer, der eine erste linear abgeschrägte Fläche 16, eine erste geschliffene Fläche 17, eine zweite linear abgeschrägte Fläche 18, und eine zweite geschliffene Fläche 19 umfasst. Jeder Verbindungsbereich zwischen der ersten linear abgeschrägten Fläche 16 und der ersten geschliffenen Fläche 17 und ein Verbindungsbereich zwischen der zweiten linear abgeschrägten Fläche 18 und der zweiten geschliffenen Fläche 19 ist ein geradliniger Verbindungsbereich 20.
  • Wie in 14 veranschaulicht, ist bei einem Auftragen eines Positiv-Resists 10 in einer Rotationsbeschichtung auf der rückseitigen Fläche des Halbleiter-Wafers 15 der Positiv-Resist 10 weniger geneigt durch die geradlinigen Verbindungsbereiche 20 mit Winkeln zu fließen. Infolgedessen wird der Positiv-Resist 10 an den geradlinigen Verbindungsbereichen 20 dicker aufgetragen, als in den anderen Bereichen.
  • Ein anschließendes Beleuchten (Belichten) des Positiv-Resists 10 mittels einer Belichtungsquelle 11 in einem Zustand von 14, erlaubt wie in 15 veranschaulicht keine Sensibilisierung eines unteren Bereichs des Positiv-Resists 10, der in den geradlinigen Verbindungsbereichen 20 aufgetragen wird. Mit anderen Worten wird nicht der vollständige Positiv-Resist 10 zu einem belichteten Resist 12. Somit verbleibt wie in 16 veranschaulicht nach der Entwicklung ein Resist-Rückstand 21.
  • Wie oben beschrieben verursacht der nach der Entwicklung verbleibende Resist-Rückstand 21 ein Verunreinigungsproblem des Halbleiter-Wafers 15 oder von Vorrichtungen, die in nachfolgenden Prozessen verwendet werden und verringert die Ausbeute der Endprodukte, die unter Verwendung des Halbleiter-Wafers 15 hergestellt werden.
  • Die vorliegende Erfindung wurde entwickelt, um ein solches Problem zu lösen und wird im Folgenden im Detail beschrieben.
  • [Ausführungsform 1]
  • Zunächst wird die Struktur eines gestuften Wafers gemäß Ausführungsform 1 der vorliegenden Erfindung beschrieben.
  • 1 veranschaulicht ein Beispiel eines Halbleiter-Wafers 1, der ein gestufter Wafer gemäß Ausführungsform 1 ist. In 1 weist die obere Fläche des Halbleiter-Wafers 1 im Dokument auf eine rückseitige Fläche des Halbleiter-Wafers 1 hin.
  • Wie in 1 veranschaulicht, ist der Halbleiter-Wafer 1 ein gestufter Wafer, der eine erste linear abgeschrägte Fläche 3 (abgeschrägter Bereich), einen ersten Verbindungsbereich mit gekrümmter Fläche 4 (gekrümmte Fläche), eine erste geschliffene Fläche 5 (flacher Bereich), eine zweite linear abgeschrägte Fläche 7 (abgeschrägter Bereich), einen zweiten Verbindungsbereich mit gekrümmter Fläche 8 (gekrümmte Fläche), und eine zweite geschliffene Fläche 9 (flacher Bereich) umfasst. Mit anderen Worten ist der Halbleiter-Wafer 1 ein gestufter Wafer, der Stufen umfasst und dessen Hauptfläche (rückseitige Fläche) in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist. Ein Verbindungsbereich (Grenze) zwischen der ersten linear abgeschrägten Fläche 3 und der ersten geschliffenen Fläche 5 ist der erste Verbindungsbereich mit gekrümmter Fläche 4, wobei ein Verbindungsbereich zwischen der zweiten linear abgeschrägten Fläche 7 und der zweiten geschliffenen Fläche 9 der zweite Verbindungsbereich mit gekrümmter Fläche 8 ist.
  • Als Nächstes wird ein Verfahren zur Herstellung eines Halbleiter-Wafers 1, welcher der gestufte Wafer ist, beschrieben.
  • Die 2 und 3 veranschaulichen Beispielherstellungsprozesse des Halbleiter-Wafers 1.
  • Zunächst wird der Halbleiter-Wafer 1 auf einem Schleiftisch befestigt (nicht dargestellt).
  • Im nächsten Schritt wird die linear abgeschrägte Fläche 3 wie in 2 veranschaulicht, 1 mm bis 3 mm innerhalb des äußersten Randbereichs des Halbleiter-Wafers 1 mittels einer ersten Schleifscheibe 2 ausgebildet. Hier bewegt sich die erste Schleifscheibe 2 in einer Querschnittsansicht in diagonaler Richtung von der Außenseite (näher am äußeren Randbereich) zur Innenseite (näher am mittleren Bereich), während die rückseitige Fläche des Halbleiter-Wafers 1 geschliffen wird.
  • Als Nächstes wird der erste Verbindungsbereich mit gekrümmter Fläche 4, welcher die erste linear abgeschrägte Fläche 3 mit der ersten geschliffenen Fläche 5 verbindet, die später ausgebildet wird, wie in 2 veranschaulicht mittels der ersten Schleifscheibe 2 ausgebildet. Hier bildet die erste Schleifscheibe 2 den ersten Verbindungsbereich mit gekrümmter Fläche 4 mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm aus. Nach dem Ausbilden des ersten Verbindungsbereichs mit gekrümmter Fläche 4 wird die erste geschliffene Fläche 5 mittels der ersten Schleifscheibe 2 ausgebildet.
  • Als Nächstes werden die zweite linear abgeschrägte Fläche 7 und der zweite Verbindungsbereich mit gekrümmter Fläche 8 wie in 3 veranschaulicht mittels einer zweiten Schleifscheibe 6, ähnlich wie die erste linear abgeschrägte Fläche 3 und der erste Verbindungsbereich mit gekrümmter Fläche 4 ausgebildet. Hier bildet die zweite Schleifscheibe 6 den zweiten Verbindungsbereich mit gekrümmter Fläche 8 mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm derart aus, dass dieser nicht mit der ersten linear abgeschrägten Fläche 3 oder dem ersten Verbindungsbereich mit gekrümmter Fläche 4 in Kontakt steht. Die zweite Schleifscheibe 6 ist eine Schleifscheibe, deren Fläche (Schleiffläche) weniger grob ist, als die der ersten Schleifscheibe 2, und die zum Feinschleifen eingesetzt wird. Nach dem Ausbilden des zweiten Verbindungsbereichs mit gekrümmter Fläche 8 wird die zweite geschliffene Fläche 9 mittels der zweiten Schleifscheibe 6 ausgebildet. Zum Beispiel ist ein Elektrodenmuster auf der Fläche des Halbleiter-Wafers 1 ausgebildet, welche der zweiten geschliffenen Fläche 9 zugewandt ist.
  • Als Nächstes wird das Auftragen eines Positiv-Resist auf den Halbleiter-Wafer 1 (d.h., der Halbleiter-Wafer 1, der in 1 veranschaulicht ist) beschrieben, der mittels der in den 2 und 3 veranschaulichten Herstellungsprozesse erzeugt wurde.
  • Die 4 bis 6 veranschaulichen Beispielzustände des Halbleiter-Wafers 1, auf die der Positiv-Resist 10 aufgetragen wurde.
  • Wie in 4 veranschaulicht wird der Positiv-Resist 10 auf der rückseitigen Fläche des Halbleiter-Wafers 1 mittels Rotationsbeschichtung mit einer einheitlichen Dicke über die erste linear abgeschrägte Fläche 3, den ersten Verbindungsbereich mit gekrümmter Fläche 4, die erste geschliffene Fläche 5, die zweite linear abgeschrägte Fläche 7, den zweiten Verbindungsbereich mit gekrümmter Fläche 8, und die zweite geschliffene Fläche 9 aufgetragen.
  • Als Nächstes wird der gesamte Positiv-Resist 10 sensibilisiert, wenn der Positiv-Resist 10 mittels einer Belichtungsquelle 11, wie in 5 veranschaulicht, belichtet wird (d.h., der gesamte Positiv-Resist 10 wird zum belichteten Resist 12). Dann kann der gesamte Positiv-Resist 10 (der belichtete Resist 12) nach der Entwicklung, wie in 6 veranschaulicht, entfernt werden.
  • 7 ist ein Diagramm, das einen Beispielzusammenhang zwischen dem Krümmungsradius und dem Resist-Rückstand des Halbleiter-Wafers 1 veranschaulicht.
  • Wie in 7 veranschaulicht, wird beim Halbleiter-Wafer 1, der eine gekrümmte Fläche besitzt, deren Krümmungsradius größer oder gleich 300 µm ist, nach dem Aufbringen des Positiv-Resists 10, dem Belichten und der Entwicklung, kein Resist festgestellt. Im Gegensatz dazu verbleibt der Resist im Halbleiter-Wafer 1, der eine gekrümmte Fläche besitzt, deren Krümmungsradius kleiner als 300 µm ist.
  • Da die Krümmungsradien des ersten Verbindungsbereichs mit gekrümmter Fläche 4 und des zweiten Verbindungsbereichs mit gekrümmter Fläche 8, die gekrümmte Flächen des Halbleiter-Wafers 1 gemäß Ausführungsform 1 sind, größer oder gleich 300 µm betragen, verbleibt der Resist nach der Entwicklung selbst bei einer Anwendung des Positiv-Resists 10 nicht. Mit anderen Worten wird der Krümmungsradius des ersten Verbindungsbereichs mit gekrümmter Fläche 4 auf größer oder gleich 300 µm festgelegt, ein ansteigender Winkel, an dem die erste linear abgeschrägte Fläche 3 mit der ersten geschliffenen Fläche 5 verbunden ist, wird abgeflacht, um das Fließen des Positiv-Resists 10 zu verbessern, wodurch es ermöglicht wird, einen verbleibenden Resist im ersten Verbindungsbereich mit gekrümmter Fläche 4 zu verhindern.
  • Die 8 und 9 veranschaulichen einen Zusammenhang zwischen dem Krümmungsradius und dem äußeren Randbereich des Halbleiter-Wafers 1. In den 8 und 9 weist die durchgezogene Linie auf den Halbleiter-Wafer 1 hin, dessen Krümmungsradius 300 µm beträgt, und die gestrichelte Linie weist auf den Halbleiter-Wafer 1 hin, dessen Krümmungsradius größer als 300 µm ist. Hier ist die Anzahl der Stufen des Halbleiter-Wafers 1 eins.
  • Wie in 8 veranschaulicht, besitzt der Halbleiter-Wafer 1, dessen Krümmungsradius größer als 300 µm ist, einen kleineren Flächeninhalt der zweiten geschliffenen Fläche 9 und weniger Chips, die ein Elektrodenmuster umfassen, wenn der äußere Randbereich des Halbleiter-Wafers 1, dessen Krümmungsradius 300 µm beträgt, breiter ausgestaltet wird, als der äußere Randbereich des Halbleiter-Wafers 1, dessen Krümmungsradius größer als 300 µm ist.
  • Wie in 9 veranschaulicht, besitzt der Halbleiter-Wafer 1, dessen Krümmungsradius größer als 300 µm ist eine geringere Breite des äußeren Randbereichs und eine reduzierte Festigkeit im äußeren Randbereich (siehe 10), wenn die zweite geschliffene Fläche 9 im Halbleiter-Wafer 1, dessen Krümmungsradius 300 µm beträgt, denselben Flächeninhalt besitzt, wie der im Halbleiter-Wafer 1, dessen Krümmungsradius größer als 300 µm ist. Die reduzierte Festigkeit im äußeren Randbereich des Halbleiter-Wafers 1 wird zu einem Faktor der Erhöhung der Häufigkeit von Brüchen im Halbleiter-Wafer 1. Wie in 10 veranschaulicht, ist der Krümmungsradius des Halbleiter-Wafers 1 bevorzugt kleiner oder gleich 1800 µm, um denselben Flächeninhalt der zweiten geschliffenen Fläche 9 zu besitzen, wie der des Halbleiter-Wafers 1, dessen Krümmungsradius 300 µm beträgt und um die Festigkeit im äußeren Randbereich zu erhalten.
  • Infolgedessen erlaubt Ausführungsform 1 das Verhindern eines Verbleibens des auf den Halbleiter-Wafer 1 aufgetragenen Resists nach der Entwicklung. Darüber hinaus kann die Festigkeit im äußeren Randbereich des Halbleiter-Wafers 1 erhalten werden.
  • [Ausführungsform 2]
  • Ausführungsform 1, welche das Ausbilden des ersten Verbindungsbereichs mit gekrümmter Fläche 4 im Verbindungsbereich zwischen der ersten linear abgeschrägten Fläche 3 und der ersten geschliffenen Fläche 5 und das Ausbilden des zweiten Verbindungsbereichs mit gekrümmter Fläche 8 im Verbindungsbereich zwischen der zweiten linear abgeschrägten Fläche 7 und der zweiten geschliffenen Fläche 9 beschreibt, ist nicht darauf beschränkt.
  • Zum Beispiel können eine erste gekrümmt abgeschrägte Fläche 13, die eine gekrümmte Fläche ist, welche die erste linear abgeschrägte Fläche 3 ersetzt, der erste Verbindungsbereich mit gekrümmter Fläche 4, und die erste geschliffene Fläche 5 in 1 wie in 11 veranschaulicht ausgebildet werden. Mit anderen Worten, der Halbleiter-Wafer 1 kann ein gestufter Wafer sein, der die erste gekrümmt abgeschrägte Fläche 13, die zweite linear abgeschrägte Fläche 7, den zweiten Verbindungsbereich mit gekrümmter Fläche 8, und die zweite geschliffene Fläche 9 umfasst. Hier besitzt die erste gekrümmt abgeschrägte Fläche 13 einen Krümmungsradius im Bereich von 300 µm bis 1800 µm.
  • Zusätzlich zu 11 können eine zweite gekrümmt abgeschrägte Fläche 14, d.h. eine gekrümmte Fläche, welche die zweite linear abgeschrägte Fläche 7 ersetzt und der zweite Verbindungsbereich mit gekrümmter Fläche 8 in 1 wie in 12 veranschaulicht ausgebildet werden. Mit anderen Worten, der Halbleiter-Wafer 1 kann ein gestufter Wafer sein, der die erste gekrümmt abgeschrägte Fläche 13, die zweite gekrümmt abgeschrägte Fläche 14, und die zweite geschliffene Fläche 9 umfasst. Hier besitzen die erste gekrümmt abgeschrägte Fläche 13 und die zweite gekrümmt abgeschrägte Fläche 14 einen Krümmungsradius im Bereich von 300 µm bis 1800 µm.
  • Infolgedessen ermöglicht das Ausbilden der ersten gekrümmt abgeschrägten Fläche 13 und der zweiten gekrümmt abgeschrägten Fläche 14 gemäß Ausführungsform 2, wenn ein Resist auf den Halbleiter-Wafer 1 aufgetragen wird, ein gleichmäßiges Auftragen des Resists auf der gekrümmt abgeschrägten Fläche 13 und der zweiten gekrümmt abgeschrägten Fläche 14 und das Verhindern eines Verbleibens des auf den Halbleiter-Wafer 1 aufgetragenen Resists im Halbleiter-Wafer 1 nach der Entwicklung. Das Schleifen des Halbleiter-Wafers 1 mittels der ersten Schleifscheibe 2 und der zweiten Schleifscheibe 6 verbessert auch das Fließen einer Ätzlösung (die Ätzlösung bleibt nicht zurück) in einem Ätzprozess zum Entfernen einer Bruchschicht, die auf der rückseitigen Fläche des Halbleiter-Wafers 1 ausgebildet ist, und die Einheitlichkeit der Flächendicke des Halbleiter-Wafers 1 auf der zweiten geschliffenen Fläche 9.
  • Die Ausführungsformen können im Geltungsbereich der Erfindung frei kombiniert und geeignet modifiziert oder ausgelassen werden.
  • Obwohl diese Erfindung im Detail beschrieben wurde, ist die Beschreibung in allen Aspekten erläuternd und schränkt die Erfindung nicht ein. Zahlreiche Modifikationen, die bislang beispielhaft erläutert wurden, können erdacht werden, ohne den Gegenstandsbereich der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 1
    Halbleiter-Wafer
    2
    erste Schleifscheibe
    3
    erste linear abgeschrägte Fläche
    4
    erster Verbindungsbereich mit gekrümmter Fläche
    5
    erste geschliffene Fläche
    6
    zweite Schleifscheibe
    7
    zweite linear abgeschrägte Fläche
    8
    zweiter Verbindungsbereich mit gekrümmter Fläche
    9
    zweite geschliffene Fläche
    10
    Positiv-Resist
    11
    Belichtungsquelle
    12
    belichteter Resist
    13
    erste gekrümmt abgeschrägte Fläche
    14
    zweite gekrümmt abgeschrägte Fläche
    15
    Halbleiter-Wafer
    16
    erste linear abgeschrägte Fläche
    17
    erste geschliffene Fläche
    18
    zweite linear abgeschrägte Fläche
    19
    zweite geschliffene Fläche
    20
    geradliniger Verbindungsbereich
    21
    Resist-Rückstand

Claims (7)

  1. Gestufter Wafer, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner ist und in einem äußeren Randbereich dicker ist, • wobei die Stufe eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  2. Gestufter Wafer nach Anspruch 1, • wobei die Stufe eine Mehrzahl von Stufen umfasst, und • jede der Stufen eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  3. Gestufter Wafer nach Anspruch 1, • wobei die Stufe einen abgeschrägten Bereich und einen flachen Bereich umfasst, und • die gekrümmte Fläche zumindest an einer Grenze zwischen dem abgeschrägten Bereich und dem flachen Bereich ausgebildet ist.
  4. Verfahren zur Herstellung eines gestuften Wafers, der eine Stufe umfasst und dessen Hauptfläche in einem mittleren Bereich dünner und in einem äußeren Randbereich dicker ist, wobei das Verfahren umfasst • (a) Ausbilden der Stufe, die eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  5. Verfahren nach Anspruch 4, • wobei in der Stufe (a), • eine Mehrzahl von Stufen ausgebildet ist, welche die Stufe umfassen, und • jede der Stufen eine gekrümmte Fläche mit einem Krümmungsradius im Bereich von 300 µm bis 1800 µm umfasst.
  6. Verfahren nach Anspruch 4, • wobei in der Stufe (a), • die Stufe einen abgeschrägten Bereich und einen flachen Bereich umfasst, und • die gekrümmte Fläche zumindest an einer Grenze zwischen dem abgeschrägten Bereich und dem flachen Bereich ausgebildet ist.
  7. Verfahren nach Anspruch 5, • wobei in der Stufe (a), die Stufe, die sich näher am mittleren Bereich befindet, mittels einer Schleifscheibe ausgebildet wird, die weniger grob ist, als eine Schleifscheibe, die zur Ausbildung der Stufe, die sich näher an einem äußeren Randbereich befindet, eingesetzt wird.
DE112015006676.4T 2015-07-08 2015-07-08 Wafer mit einer Stufe und Verfahren zur Herstellung eines Wafers mit einer Stufe Ceased DE112015006676T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/069583 WO2017006447A1 (ja) 2015-07-08 2015-07-08 段差付ウエハおよびその製造方法

Publications (1)

Publication Number Publication Date
DE112015006676T5 true DE112015006676T5 (de) 2018-03-15

Family

ID=57685248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006676.4T Ceased DE112015006676T5 (de) 2015-07-08 2015-07-08 Wafer mit einer Stufe und Verfahren zur Herstellung eines Wafers mit einer Stufe

Country Status (5)

Country Link
US (1) US10649338B2 (de)
JP (1) JP6250239B2 (de)
CN (1) CN107851565A (de)
DE (1) DE112015006676T5 (de)
WO (1) WO2017006447A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194594B2 (ja) * 1990-09-26 2001-07-30 株式会社日立製作所 構造体の製造方法
JP4833629B2 (ja) * 2005-10-03 2011-12-07 株式会社ディスコ ウエーハの加工方法および研削装置
JP2009253143A (ja) * 2008-04-09 2009-10-29 Fuji Electric Device Technology Co Ltd 半導体ウェハ研削用砥石、半導体ウェハ研削装置および半導体装置の製造方法
JP5266869B2 (ja) 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5338490B2 (ja) * 2009-06-05 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP2011054808A (ja) 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP5885396B2 (ja) * 2011-05-13 2016-03-15 株式会社ディスコ デバイスチップの製造方法
JP2014107312A (ja) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp 半導体ウェハの薄厚加工方法

Also Published As

Publication number Publication date
CN107851565A (zh) 2018-03-27
JPWO2017006447A1 (ja) 2017-09-21
WO2017006447A1 (ja) 2017-01-12
JP6250239B2 (ja) 2017-12-20
US10649338B2 (en) 2020-05-12
US20180136560A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
DE102011112148B4 (de) Extruder und Verfahren zum Herstellen eines Extruders
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
EP0705649B1 (de) Verfahren zur Herstellung eines Flach- oder Zentripetalsiebes
EP1550349A2 (de) Membran und verfahren zu deren herstellung
DE112013007505T5 (de) Halbleiterelement-Fertigungsverfahren und Wafer-Montagevorrichtung
DE102010002344A1 (de) Abscheidungsmaske
DE3247141A1 (de) Verfahren zum anordnen von aufnahmeflaechen bei einem aufteilungs-druckgeraet
EP4014256B1 (de) Siebdruckform zur verwendung in einem siebdruckverfahren, siebdruckvorrichtung und siebdruckverfahren
DE112015006676T5 (de) Wafer mit einer Stufe und Verfahren zur Herstellung eines Wafers mit einer Stufe
DE102019128479A1 (de) Befestigungssystem, Halteplatte und Verfahren zu deren Herstellung
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE112017002888T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
DE102008022540A1 (de) Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015011066B4 (de) Substrat, insbesondere für den Aufbau einer dehnbaren Elektronik und Verfahren zu dessen Herstellung
DE102014203075B4 (de) Magnetsensor und Verfahren zu dessen Herstellung
DE112020001383T5 (de) Hohlwelle
WO2012052271A1 (de) Verfahren zur herstellung eines konversionsplättchens und konversionsplättchen
DE3048362A1 (de) "verfahren zur herstellung von halbleiterbauelementen"
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers
WO2009106226A1 (de) Walze und verfahren zur herstellung einer solchen walze
DE102005003185B4 (de) Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende
DE102023201829A1 (de) Herstellungsverfahren für eine mikromechanische Vorrichtung mit wenigstens einem geneigten optischen Fenster
DE102015009144A1 (de) Konstruktionselement und Verfahren zu dessen Herstellung
DE2151147A1 (de) Duennschicht-Koerper,beispielsweise elektrischer Kondensator und Verfahren zu dessenHerstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final