DE112015003835T5 - Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung Download PDF

Info

Publication number
DE112015003835T5
DE112015003835T5 DE112015003835.3T DE112015003835T DE112015003835T5 DE 112015003835 T5 DE112015003835 T5 DE 112015003835T5 DE 112015003835 T DE112015003835 T DE 112015003835T DE 112015003835 T5 DE112015003835 T5 DE 112015003835T5
Authority
DE
Germany
Prior art keywords
electrode
semiconductor substrate
schottky
convex portion
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015003835.3T
Other languages
English (en)
Other versions
DE112015003835B4 (de
Inventor
Akitaka SOENO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112015003835T5 publication Critical patent/DE112015003835T5/de
Application granted granted Critical
Publication of DE112015003835B4 publication Critical patent/DE112015003835B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: ein Halbleitersubstrat, das einen in einer Oberfläche des Halbleitersubstrats bereitgestellten Graben umfasst; eine in dem Graben bereitgestellte Grabenelektrode; eine Zwischenisolationsschicht, die eine Oberfläche der Grabenelektrode bedeckt und von der Oberfläche des Halbleitersubstrats hervorsteht; eine Schottky-Elektrode, die auf der Oberfläche des Halbleitersubstrats bereitgestellt ist, und an einer von der Zwischenisolationsschicht getrennten Position bereitgestellt ist, und mit dem Halbleitersubstrat in Schottky-Kontakt steht; eine eingebettete Elektrode, die in einem konkaven Abschnitt zwischen der Zwischenisolationsschicht und der Schottky-Elektrode bereitgestellt ist, und aus einem von einem Metall der Schottky-Elektrode verschiedenen Metall ausgebildet ist; und eine Oberflächenelektrode, die die Zwischenisolationsschicht, die eingebettete Elektrode und die Schottky-Elektrode bedeckt.

Description

  • Technisches Gebiet
  • (Querverweis zu verwandter Anmeldung)
  • Die vorliegende Anmeldung bezieht sich auf und beansprucht die Priorität der am 22. August 2014 eingereichten japanischen Patentanmeldung Nr. 2014-169454. Die gesamten in dieser japanischen Patentanmeldung beschriebenen Inhalte werden durch Bezugnahme in die vorliegende Anmeldung einbezogen.
  • Die in der vorliegenden Anmeldung offenbarte Technik betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Stand der Technik
  • Eine in der Druckschrift Nr. JP 2013-048230 A offenbarte Halbleitervorrichtung weist einen IGBT und eine Schottky-Diode auf. Der IGBT weist eine Gateelektrode einer Bauart mit einem Graben auf. Darüber hinaus weist die Schottky-Diode eine Elektrode auf, die mit einem Teil einer Oberfläche eines Halbleitersubstrats in Schottky-Kontakt steht.
  • Erfindungszusammenfassung
  • Technisches Problem
  • Zusätzlich zu dem IGBT umfassen Beispiele eines eine Gateelektrode einer Bauart mit einem Graben aufweisenden Bauelements einen MOSFET und Ähnliches. Darüber hinaus kann es den Fall geben, bei dem eine andere Elektrode als eine Gateelektrode in einem Graben bereitgestellt ist. In vielen Fällen weist die als solche in dem Graben bereitgestellte Elektrode (nachstehend als Grabenelektrode bezeichnet) eine obere Oberfläche auf, die mit einer Zwischenisolationsschicht bedeckt ist. Die Zwischenisolationsschicht ist so bereitgestellt, dass sie von der Oberfläche des Halbleitersubstrats hervorsteht. Darüber hinaus ist bei einer Halbleitervorrichtung dieser Bauart die Oberfläche des Halbleitersubstrats mit einer Oberflächenelektrode bedeckt. Die Oberflächenelektrode ist so bereitgestellt, dass sie die Zwischenisolationsschicht bedeckt. Da die Zwischenisolationsschicht von der Oberfläche des Halbleitersubstrats hervorsteht, nimmt die Oberflächenelektrode eine Form an, die sich oberhalb der Zwischenisolationsschicht konvex vorwölbt. Dementsprechend ist auf einer Oberfläche der Oberflächenelektrode eine Stufe ausgebildet.
  • Falls die Oberflächenelektrode wiederholt Temperaturänderungen unterzogen wird, treten in der Oberflächenelektrode Risse auf. An einem flachen Abschnitt der Oberflächenelektrode auftretende Risse weisen eine starke Tendenz auf, entlang der Oberfläche der Oberflächenelektrode zu verlaufen. Im Gegensatz dazu tendieren in der Nähe der Stufe der Oberflächenelektrode auftretende Risse dazu, entlang einer Dickenrichtung der Oberflächenelektrode zu verlaufen. Falls die Risse das Halbleitersubstrat erreichen, werden die Charakteristiken der Halbleitervorrichtung verschlechtert, was problematisch ist. Daher stellt die vorliegende Spezifikation eine Technik bereit, die befähigt ist, eine eine Zwischenisolationsschicht bedeckende Oberflächenelektrode leicht flach zu machen.
  • Lösung für das technische Problem
  • Die vorliegend offenbarte Halbleitervorrichtung umfasst ein Halbleitersubstrat, eine Grabenelektrode, eine Zwischenisolationsschicht, eine Schottky-Elektrode, eine eingebettete Elektrode und eine Oberflächenelektrode. In einer Oberfläche des Halbleitersubstrats ist ein Graben bereitgestellt. Die Grabenelektrode ist in dem Graben bereitgestellt. Die Zwischenisolationsschicht bedeckt eine Oberfläche der Grabenelektrode und steht von der Oberfläche des Halbleitersubstrats hervor. Die Schottky-Elektrode ist auf der Oberfläche des Halbleitersubstrats bereitgestellt, an einer von der Zwischenisolationsschicht getrennten Position bereitgestellt, und steht mit dem Halbleitersubstrat in Schottky-Kontakt. Die eingebettete Elektrode ist in einem konkaven Abschnitt zwischen der Zwischenisolationsschicht und der Schottky-Elektrode bereitgestellt, und ist aus einem von dem Metall der Schottky-Elektrode verschiedenen Metall ausgebildet. Die Oberflächenelektrode bedeckt die Zwischenisolationsschicht, die eingebettete Elektrode und die Schottky-Elektrode.
  • Insbesondere kann eine andere Schicht zwischen der Zwischenisolationsschicht, der eingebetteten Elektrode und der Schottky-Elektrode, sowie der diese bedeckenden Oberflächenelektrode eingefügt sein. Darüber hinaus können sie mit der Oberflächenelektrode in Kontakt stehen.
  • Die erfindungsgemäße Halbleitervorrichtung umfasst die von der Oberfläche des Halbleitersubstrats hervorstehende Zwischenisolationsschicht, sowie die auf der Oberfläche des Halbleitersubstrats bereitgestellte und an einer von der Zwischenisolationsschicht getrennt bereitgestellten Position bereitgestellte Schottky-Elektrode. Daher ist eine Position zwischen der Zwischenisolationsschicht und der Schottky-Elektrode der konkave Abschnitt. An dem konkaven Abschnitt ist die eingebettete Elektrode bereitgestellt. Durch Aufwachsen der eingebetteten Elektrode, sodass die eingebettete Elektrode die Zwischenisolationsschicht, die Schottky-Elektrode und den konkaven Abschnitt bedeckt, sowie nachfolgendes Ätzen der eingebetteten Elektrode ist es bei einem Herstellungsschritt möglich, zuzulassen, dass die eingebettete Elektrode in dem konkaven Abschnitt verbleibt. Falls ein Bereich, in dem die eingebettete Elektrode verbleiben kann, breit ist, ist der zentrale Abschnitt dieses Bereichs konkav zurückgesetzt, was es beim Ätzen der eingebetteten Elektrode schwierig macht, die Oberfläche der eingebetteten Elektrode flach zu gestalten. Falls jedoch die eingebettete Elektrode in einem engen konkaven Abschnitt verbleiben kann, kann die Oberfläche der eingebetteten Elektrode relativ flach gestaltet werden. Bei der erfindungsgemäßen Halbleitervorrichtung verbleibt die eingebettete Elektrode in dem konkaven Abschnitt, und somit kann die Oberfläche der eingebetteten Elektrode flach gestaltet werden. Nachfolgend wird die Oberflächenelektrode aufgewachsen, sodass sie die Zwischenisolationsschicht, die eingebettete Elektrode und die Schottky-Elektrode bedeckt, um dabei die vorstehend beschriebene Halbleitervorrichtung abzuschließen. Da die eingebettete Elektrode in dem konkaven Abschnitt zwischen der Zwischenisolationsschicht und der Schottky-Elektrode bereitgestellt ist und ebenso die Oberfläche der eingebetteten Elektrode flach ist, kann die Oberflächenelektrode flach gestaltet werden.
  • Ein Herstellungsverfahren einer vorliegend offenbarten Halbleitervorrichtung umfasst einen Ausbildungsvorgang eines Grabens in einer Oberfläche eines Halbleitersubstrats, einen Ausbildungsvorgang einer Grabenelektrode in dem Graben, einen Ausbildungsvorgang eines ersten konvexen Abschnitts, einen Ausbildungsvorgang eines zweiten konvexen Abschnitts, einen Wachstumsvorgang einer eingebetteten Elektrode, einen Ätzvorgang der eingebetteten Elektrode und einen Aufwachsvorgang einer Oberflächenelektrode. In dem Ausbildungsvorgang des ersten konvexen Abschnitts wird der erste konvexe Abschnitt so ausgebildet, dass der erste konvexe Abschnitt eine die Oberfläche der Grabenelektrode bedeckende Zwischenisolationsschicht umfasst und von der Oberfläche des Halbleitersubstrats hervorsteht. In dem Ausbildungsvorgang des zweiten konvexen Abschnitts wird der zweite konvexe Abschnitt auf der Oberfläche des Halbleitersubstrats und an einer von dem ersten konvexen Abschnitt getrennten Position ausgebildet. Der zweite konvexe Abschnitt wird derart ausgebildet, dass er eine mit dem Halbleitersubstrat in Schottky-Kontakt stehende Schottky-Elektrode umfasst. Der zweite konvexe Abschnitt steht von der Oberfläche des Halbleitersubstrats hervor. In dem Wachstumsvorgang der eingebetteten Elektrode wird die eingebettete Elektrode derart aufgewachsen, dass die eingebettete Elektrode den ersten konvexen Abschnitt, den zweiten konvexen Abschnitt und die zwischen dem ersten konvexen Abschnitt sowie dem zweiten konvexen Abschnitt gelegene Oberfläche des Halbleitersubstrats bedeckt. Bei dem Ätzvorgang der eingebetteten Elektrode wird die eingebettete Elektrode derart geätzt, dass die Oberflächen des ersten konvexen Abschnitts und des zweiten konvexen Abschnitts freigelegt werden, und die eingebettete Elektrode in einem konkaven Abschnitt zwischen dem ersten konvexen Abschnitt und dem zweiten konvexen Abschnitt verbleibt. Bei dem Aufwachsvorgang der Oberflächenelektrode wird die Oberflächenelektrode derart aufgewachsen, dass die Oberflächenelektrode den ersten konvexen Abschnitt, die eingebettete Elektrode und den zweiten konvexen Abschnitt nach dem Ätzen bedeckt.
  • Insbesondere kann der zweite konvexe Abschnitt vor dem ersten konvexen Abschnitt oder nach dem ersten konvexen Abschnitt ausgebildet werden.
  • Gemäß diesem Verfahren kann eine Halbleitervorrichtung mit einer flachen Oberflächenelektrode hergestellt werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung 10 gemäß einem ersten Ausführungsbeispiel;
  • 2 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 3 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 4 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 5 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 6 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 7 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 8 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 9 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 10 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 11 zeigt eine erklärende Darstellung eines Ätzvorgangs eines Metalls;
  • 12 zeigt eine erklärende Darstellung des Ätzvorgangs des Metalls;
  • 13 zeigt eine erklärende Darstellung des Herstellungsprozesses der Halbleitervorrichtung 10 gemäß dem ersten Ausführungsbeispiel;
  • 14 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung 200 gemäß einem zweiten Ausführungsbeispiel;
  • 15 zeigt eine erklärende Darstellung eines Herstellungsvorgangs der Halbleitervorrichtung 200 gemäß dem zweiten Ausführungsbeispiel;
  • 16 zeigt eine erklärende Darstellung des Herstellungsvorgangs der Halbleitervorrichtung 200 gemäß dem zweiten Ausführungsbeispiel; und
  • 17 zeigt eine erklärende Darstellung des Herstellungsvorgangs der Halbleitervorrichtung 200 gemäß dem zweiten Ausführungsbeispiel.
  • Beschreibung der Ausführungsbeispiele
  • (Erstes Ausführungsbeispiel)
  • Eine Halbleitervorrichtung 10 gemäß einem Ausführungsbeispiel nach 1 umfasst ein Halbleitersubstrat 12. Eine Vielzahl von Gräben 14 ist in einer oberen Oberfläche 12a des Halbleitersubstrats 12 bereitgestellt. Eine innere Oberfläche jedes der Gräben 14 ist mit einer Gateisolationsschicht 16 bedeckt. In jedem Graben 14 ist eine Gateelektrode 18 bereitgestellt. Die Gateelektrode 18 ist von dem Halbleitersubstrat 12 durch die Gateisolationsschicht 16 isoliert. Eine obere Oberfläche der Gateelektrode 18 ist mit einer Zwischenisolationsschicht 20 bedeckt. Die Zwischenisolationsschicht 20 ist derart bereitgestellt, dass sie von der oberen Oberfläche 12a des Halbleitersubstrats 12 aufwärts hervorsteht.
  • Eine Sourceelektrode 22 ist auf der oberen Oberfläche 12a des Halbleitersubstrats 12 bereitgestellt. Die Sourceelektrode 22 bedeckt die Zwischenisolationsschicht 20. Die Sourceelektrode 22 ist von den Gateelektroden 18 durch die entsprechenden Zwischenisolationsschichten 20 isoliert. Die Sourceelektrode 22 umfasst die eingebetteten Elektroden 22a, Schottky-Elektroden 22b und eine Oberflächenelektrode 22c.
  • Die Schottky-Elektroden 22b sind auf dem Halbleitersubstrat 12 in einer Vielzahl bereitgestellt. Jede der Schottky-Elektroden 22b ist an einer Position bereitgestellt, die innerhalb eines Bereichs zwischen zweien der Zwischenisolationsschichten 20 und von jeder der Zwischenisolationsschichten 20 getrennt ist. Jede Schottky-Elektrode 22b ist so bereitgestellt, dass sie von der oberen Oberfläche 12a des Halbleitersubstrats 12 aufwärts hervorsteht. Eine Höhe von der oberen Oberfläche 12a des Halbleitersubstrats 12 zu den oberen Oberflächen der Schottky-Elektroden 22b ist ungefähr gleich einer Höhe von der oberen Oberfläche 12a des Halbleitersubstrats 12 zu den oberen Oberflächen der Zwischenisolationsschichten 20. Die Schottky-Elektroden 22b sind aus Al (Aluminium) gebildet. Die Schottky-Elektroden 22b stehen mit dem Halbleitersubstrat 12 in Schottky-Kontakt. Zwischen jedem Paar von Zwischenisolationsschicht 20 und Schottky-Elektrode 22b, die nebeneinander sind, ist ein konkaver Abschnitt 24 bereitgestellt. Eine Bodenoberfläche des konkaven Abschnitts 24 ist die obere Oberfläche 12a des Halbleitersubstrats 12, eine seitliche Oberfläche des konkaven Abschnitts 24 ist eine seitliche Oberfläche der Zwischenisolationsschicht 20, und die andere seitliche Oberfläche des konkaven Abschnitts 24 ist eine seitliche Oberfläche der Schottky-Elektrode 22b. Ein Winkel θ1 zwischen der Bodenoberfläche des konkaven Abschnitts 24 (d.h. der oberen Oberfläche 12a der Halbleitersubstrats 12) und der seitlichen Oberfläche der Zwischenisolationsschicht 20 ist größer als 90 Grad. Darüber hinaus ist ein Winkel θ2 zwischen der Bodenoberfläche des konkaven Abschnitts 24 (d.h. der oberen Oberfläche 12a des Halbleitersubstrats 12) und der seitlichen Oberfläche der Schottky-Elektrode 22b größer als 90 Grad.
  • Die eingebetteten Elektroden 22a sind in den entsprechenden konkaven Abschnitten 24 bereitgestellt. Jede eingebettete Elektrode 22a ist in dem konkaven Abschnitt ohne Lücke dazwischen bereitgestellt. Jede eingebettete Elektrode 22a steht mit der oberen Oberfläche 12a des Halbleitersubstrats 12, der lateralen Oberfläche der Zwischenisolationsschicht 20 und der seitlichen Oberfläche der Schottky-Elektrode 22b in Kontakt, die alle eine innere Oberfläche des konkaven Abschnitts 24 bilden. Die eingebetteten Elektroden 22a sind aus W (Wolfram) gebildet. Die eingebetteten Elektroden 22a stehen mit dem Halbleitersubstrat 12 in ohmschen Kontakt.
  • Die Oberflächenelektrode 22c ist auf den Zwischenisolationsschichten 20, den eingebetteten Elektroden 22a und den Schottky-Elektroden 22b bereitgestellt. Die Oberflächenelektrode 22c erstreckt sich auf und über den Zwischenisolationsschichten 20, den eingebetteten Elektroden 22a und den Schottky-Elektroden 22b. Die Oberflächenelektrode 22c ist aus Al (Aluminium) gebildet.
  • Gemäß vorstehender Beschreibung ist bei dem vorliegenden Ausführungsbeispiel die Oberflächenelektrode 22c aus demselben Material wie dem der Schottky-Elektroden 22b gebildet. Daher ist es bei dem vorliegenden Ausführungsbeispiel schwierig, eine Grenze zwischen der Oberflächenelektrode 22c und jeder Schottky-Elektrode 22b visuell zu identifizieren. Auch wenn die Grenze visuell nicht identifiziert werden kann, kann eine seitlich zu den eingebetteten Elektroden 22a positionierte Al-Schicht als die Schottky-Elektroden 22b identifiziert werden, und eine über der oberen Oberfläche der eingebetteten Elektroden 22a positionierte Al-Schicht kann als die Oberflächenelektrode 22c identifiziert werden.
  • Auf einer unteren Oberfläche 12b des Halbleitersubstrats 12 ist eine Drainelektrode 26 bereitgestellt. Die Drainelektrode 26 steht mit dem Halbleitersubstrat in ohmschen Kontakt.
  • Innerhalb des Halbleitersubstrats 12 sind Sourcegebiete 30, ein oberes Körpergebiet 32, ein Zwischengebiet 34, ein unteres Körpergebiet 36, ein Driftgebiet 38 und ein Draingebiet 40 bereitgestellt.
  • Die Sourcegebiete 30 sind Halbleitergebiete vom n-Typ. Die Sourcegebiete 30 sind auf der oberen Oberfläche 12a des Halbleitersubstrats 12 freiliegend. Die Sourcegebiete 30 stehen mit den eingebetteten Elektroden 22a in ohmschen Kontakt. Jedes Sourcegebiet 30 steht mit der entsprechenden Gateisolationsschicht 16 in Kontakt.
  • Das obere Körpergebiet 32 ist seitlich zu und unter den Sourcegebieten 30 bereitgestellt. Das obere Körpergebiet 32 umfasst ein Hochkonzentrationsgebiet 32a, das ein Halbleitergebiet vom p-Typ mit einer hohen p-Dotierstoffkonzentration ist, und ein Niederkonzentrationsgebiet 32b, das ein Halbleitergebiet vom p-Typ mit einer niedrigeren p-Dotierstoffkonzentration als das Hochkonzentrationsgebiet 32a ist. Das Hochkonzentrationsgebiet 32a ist seitlich zu den Sourcegebieten 30 bereitgestellt, und ist an der oberen Oberfläche 12a des Halbleitersubstrats 12 freiliegend. Das Hochkonzentrationsgebiet 32a steht mit den eingebetteten Elektroden 22a in ohmschen Kontakt. Das Niederkonzentrationsgebiet 32b ist unter den Sourcegebieten 30 und dem Hochkonzentrationsgebiet 32a bereitgestellt. Das Niederkonzentrationsgebiet 32b steht mit den Gateisolationsschichten 60 unter den Sourcegebieten 30 in Kontakt.
  • Das Zwischengebiet 34 ist ein Halbleitergebiet vom n-Typ, das eine relativ niedrige n-Dotierstoffkonzentration aufweist. Das Zwischengebiet 34 steht mit dem oberen Körpergebiet 32 in Kontakt. Das Zwischengebiet 34 ist von den Sourcegebieten 30 durch das obere Körpergebiet 32 getrennt. Das Zwischengebiet 34 umfasst Säulengebiete 34a und ein Barrierengebiet 34b. Jedes Säulengebiet 34a ist ein sich von der oberen Oberfläche 12a des Halbleitersubstrats 12 entlang einer Dickenrichtung des Halbleitersubstrats 12 erstreckendes Gebiet. Jedes Säulengebiet 34a ist an der oberen Oberfläche 12a des Halbleitersubstrats 12 freiliegend, und steht mit der entsprechenden Schottky-Elektrode 22b in Schottky-Kontakt. Das Barrierengebiet 34b ist unter dem oberen Körpergebiet 32 bereitgestellt. Das Barrierengebiet 34b ist zu den Säulengebieten 34a verbunden. Das Barrierengebiet 34b steht mit den Gateisolationsschichten 16 unter dem oberen Körpergebiet 32 in Kontakt.
  • Das untere Körpergebiet 36 ist ein Halbleitergebiet vom p-Typ. Das untere Körpergebiet 36 ist unter dem Zwischengebiet 34 bereitgestellt. Das untere Körpergebiet 36 steht mit den Gateisolationsschichten 16 unter dem Barrierengebiet 34b in Kontakt. Das untere Körpergebiet 36 ist von dem oberen Körpergebiet 32 durch das Zwischengebiet 34 getrennt.
  • Das Driftgebiet 38 ist ein Halbleitergebiet vom n-Typ, das eine relativ niedrige n-Dotierstoffkonzentration aufweist. Das Driftgebiet 38 ist unter dem unteren Körpergebiet 36 bereitgestellt. Das Driftgebiet 38 steht mit den Gateisolationsschichten 16 unter dem unteren Körpergebiet 36 in Kontakt. Das Driftgebiet 38 ist von dem Zwischengebiet 34 durch das untere Körpergebiet 36 getrennt.
  • Das Draingebiet 40 ist ein Halbleitergebiet vom n-Typ, das eine höhere n-Dotierstoffkonzentration als das Driftgebiet 38 aufweist. Das Draingebiet 40 ist unter dem Driftgebiet 38 bereitgestellt. Das Draingebiet 40 ist an der unteren Oberfläche 12b des Halbleitersubstrats 12 freiliegend. Das Draingebiet 40 steht mit der Drainelektrode 26 in ohmschen Kontakt.
  • Die Halbleitervorrichtung 10 kann einen Betrieb als MOSFET und einen Betrieb als Diode durchführen.
  • Falls die Halbleitervorrichtung 10 als ein MOSFET betrieben wird, wird ein Potential, das höher als das der Sourceelektrode 22 ist, an die Drainelektrode 26 angelegt. Falls an die Gateelektroden 18 ein Potential gleich oder höher einem Schwellwert angelegt wird, werden in jedem von dem oberen Körpergebiet 32 und dem unteren Körpergebiet 36, die in der Nähe der Gateisolationsschichten 16 angeordnet sind, Kanäle ausgebildet. Folglich fließt von der Drainelektrode 26 in Richtung zu der Sourceelektrode 22 ein Strom durch das Draingebiet 40, das Driftgebiet 38, die Kanäle in dem unteren Körpergebiet 36, das Zwischengebiet 34, die Kanäle in dem oberen Körpergebiet 32 und die Sourcegebiete 30. Mit anderen Worten, der MOSFET ist angeschaltet. Falls das Potential der Gateelektroden 18 auf ein Potential geringer als der Schwellwert gesenkt wird, verschwinden die Kanäle und der Strom stoppt.
  • Zwischen der Sourceelektrode 22 und der Drainelektrode 26 sind eine Schottky-Diode mit einer Schottky-Grenzfläche, die eine Grenzfläche zwischen der Sourceelektrode 22 und dem Zwischengebiet 34 ist, und eine p-n-Diode mit einem p-n-Übergang, der eine Grenze zwischen dem oberen Körpergebiet und dem Zwischengebiet 34 ist, bereitgestellt. Falls die Halbleitervorrichtung 10 als Diode betrieben wird, wird an die Sourceelektrode 22 ein Potential angelegt, das höher als das der Drainelektrode 26 ist. Folglich wird die Schottky-Grenzfläche, die die Grenze zwischen der Sourceelektrode 22 und dem Zwischengebiet 34 ist, angeschaltet. Dabei fließt ein Strom von der Sourceelektrode in Richtung zu der Drainelektrode über das Zwischengebiet 34, das untere Körpergebiet 36, das Driftgebiet 38 und das Draingebiet 40. Darüber hinaus bewirkt die angeschaltete Schottky-Grenzfläche, dass ein Potential des Barrierengebiets 34b ein dem Potential der Sourceelektrode 22 ungefähr gleiches Potential ist. Dies macht es für den p-n-Übergang, der die Grenze zwischen dem oberen Körpergebiet 32 und dem Zwischengebiet 34 ist, schwierig, angeschaltet zu werden, und somit ist ein Einströmen von Löchern von dem oberen Körpergebiet 32 in das Driftgebiet 38 unterdrückt. Falls nachfolgend eine Rückwärtsspannung an die Diode angelegt wird, führt die Diode einen Rückgewinnungsvorgang durch. Da das Einströmen von Löchern in das Driftgebiet 38, während die Diode an ist, unterdrückt ist, wird ein Rückwärtsstrom, der während dem Rückgewinnungsvorgang in der Diode fließt, gemäß vorstehender Beschreibung unterdrückt.
  • Nachstehend ist ein Verfahren zur Herstellung der Halbleitervorrichtung 10 beschrieben. Die Halbleitervorrichtung 10 ist aus dem Halbleitersubstrat 12 vom n-Typ hergestellt, das ungefähr dieselbe Dotierstoffkonzentration wie das Driftgebiet 38 aufweist. Zunächst werden gemäß 2 die Sourcegebiete 30, das obere Körpergebiet 32, das Zwischengebiet 34, und das untere Körpergebiet 36 auf dem Halbleitersubstrat 12 durch eine Ionenimplantation oder Ähnliches ausgebildet. Des Weiteren wird gemäß 3 die obere Oberfläche 12a des Halbleitersubstrats 12 selektiv geätzt, um dabei die Gräben 14 in der oberen Oberfläche 12a des Halbleitersubstrats 12 auszubilden. Die Gräben 14 sind derart ausgebildet, dass sie die Sourcegebiete 30, das Niederkonzentrationsgebiet 32b, das Barrierengebiet 34b und das untere Körpergebiet 36 durchdringen. Des Weiteren wird gemäß 4 die Gateisolationsschicht 16 auf der inneren Oberfläche jedes Grabens 14 ausgebildet. Nachfolgend wird die Gateelektrode 18 innerhalb jedes Grabens 14 ausgebildet. Insbesondere werden nachstehend das Halbleitersubstrat 12, und die in dem Halbleitersubstrat 12 bereitgestellten Elektroden, Isolationsschichten, und dergleichen gemeinschaftlich als ein Wafer 13 bezeichnet.
  • Des Weiteren wird gemäß 5 eine Zwischenisolationsschicht 20 auf dem Wafer 13 aufgewachsen. Die Zwischenisolationsschicht 20 ist derart ausgebildet, dass er ein gesamtes Gebiet einer oberen Oberfläche des Wafers 13 bedeckt. Nachdem die Zwischenisolationsschicht 20 ausgebildet ist, wird die Zwischenisolationsschicht 20 selektiv geätzt. Dadurch kann die Zwischenisolationsschicht 20 gemäß 6 über jeder Gateelektrode 18 verbleiben, und die Zwischenisolationsschicht 20 wird an den anderen Positionen entfernt. Hierbei wird gemäß 6 die seitliche Oberfläche der Zwischenisolationsschicht 20 so ausgeformt, dass der Winkel θ1 zwischen der seitlichen Oberfläche der Zwischenisolationsschicht 20 und der oberen Oberfläche 12a des Halbleitersubstrats 12 in einem freiliegenden Bereich größer als 90 Grad ist.
  • Des Weiteren wird gemäß 7 eine Schottky-Elektrode 22b (d.h. Al) auf den Wafer 13 durch Sputtern aufgewachsen. Die Schottky-Elektrode 22b ist so ausgebildet, dass sie ein gesamtes Gebiet von jeder der oberen Oberfläche 12a des Halbleitersubstrats 12 und den Oberflächen der Zwischenisolationsschichten 20 bedeckt. Nachdem die Schottky-Elektrode 22b ausgebildet ist, wird die Schottky-Elektrode 22b selektiv geätzt. Dabei kann die Schottky-Elektrode 22b gemäß 8 über einem Gebiet verbleiben, an dem das Zwischengebiet 34 an der oberen Oberfläche 12a freiliegend ist, und die Schottky-Elektrode 22b wird an den anderen Positionen entfernt. Hierbei wird gemäß 8 die seitliche Oberfläche jeder Schottky-Elektrode 22b derart ausgeformt, dass θ2 zwischen der seitlichen Oberfläche der Schottky-Elektrode 22b und der oberen Oberfläche 12a des Halbleitersubstrats 12 in dem freiliegenden Bereich größer als 90 Grad ist. Durch Ätzen der Schottky-Elektrode 22b als solcher, werden die Schottky-Elektroden 22b von den Zwischenisolationsschichten 20 getrennt. Dementsprechend werden konkave Abschnitte 24 jeweils zwischen den Schottky-Elektroden 22b und den Zwischenisolationsschichten 20 ausgebildet.
  • Des Weiteren wird gemäß 9 eine eingebettete Elektrode 22a (d.h. W) auf dem Wafer 13 aufgewachsen. Die eingebettete Elektrode 22a wird so ausgebildet, dass sie ein gesamtes Gebiet von jeder der oberen Oberfläche 12a des Halbleitersubstrats 12, der Oberflächen der Zwischenisolationsschichten 20 und der Oberflächen der Schottky-Elektroden 22b bedeckt. W, das das Material der eingebetteten Elektrode 22a ist, ist ein auf einer Oberfläche eines Ausgangsmaterials gleichförmig aufgewachsenes Material. Auch falls Erhebungen und Einsenkungen auf der Oberfläche des Wafers 13 aufgrund der Zwischenisolationsschichten 20 und den Schottky-Elektroden 22b ausgebildet werden, wird dementsprechend gemäß 9 eine Oberfläche der eingebetteten Elektrode 22a ungefähr flach. Darüber hinaus kann W, das das Material der eingebetteten Elektrode 22a ist, auch in den engen konkaven Abschnitten 24 lückenlos aufgewachsen werden. Insbesondere ist in den konkaven Abschnitten 24 der Winkel θ1 zwischen seiner Bodenoberfläche und seiner seitlichen Oberfläche auf der Seite der Zwischenisolationsschicht 20 größer als 90 Grad, und der Winkel θ2 zwischen der Bodenoberfläche und einer seitlichen Oberfläche auf der Seite einer Schottky-Elektrode 22b ist größer als 90 Grad. Mit anderen Worten, an den konkaven Abschnitten 24 ist eine Breite an ihrem oberen Endabschnitt größer als eine Breite an ihrem unteren Abschnitt. Dementsprechend kann die eingebettete Elektrode 22 in den konkaven Abschnitten 24 verlässlicher aufgewachsen werden. Dadurch wird verhindert, dass in den konkaven Abschnitten 24 ein Hohlraum ausgebildet wird.
  • Nachdem die eingebettete Elektrode 22a ausgebildet ist, wird die eingebettete Elektrode 22a geätzt. Hierbei wird SF6 (Schwefelhexafluorid) als Ätzgas verwendet. Gemäß 10 wird durch das Ätzen die obere Oberfläche der eingebetteten Elektrode 22a zurückgesetzt, sodass sie unter den oberen Oberflächen der Zwischenisolationsschichten 20 und den oberen Oberflächen der Schottky-Elektroden 22b angeordnet ist. Mit anderen Worten, die oberen Oberflächen der Zwischenisolationsschichten 20 und die oberen Oberflächen der Schottky-Elektroden 22b werden freigelegt. Dementsprechend verbleibt eine Zwischenisolationsschicht 20 in den konkaven Abschnitten 24. Die Ätzzeit bei dem Ätzen wird derart eingestellt, dass die oberen Oberflächen der eingebetteten Elektroden 22a nach dem Ätzen bei einer Höhe nahe einer Höhe jeder der oberen Oberflächen der Zwischenisolationsschichten 20 und den oberen Oberflächen der Schottky-Elektroden 22b positioniert sind. Falls darüber hinaus die eingebettete Elektrode 22a als solche geätzt wird, werden die oberen Oberflächen der eingebetteten Elektroden 22a ungefähr flach. Nachstehend ist der Grund hierfür beschrieben.
  • Die 11 und 12 sind erklärende Darstellungen eines Vorgangs des Ätzens von Metall. Jede der 11 und 12 stellt den Vorgang der Ausbildung einer Metallschicht 110 auf einer Oberfläche 100 dar, die zwei konvexe Abschnitte 102 und einen konkaven Abschnitt 104 zwischen den zwei konvexen Abschnitten 102 aufweist, sowie des nachfolgenden Ätzens der Metallschicht 110 bis die oberen Oberflächen der zwei konvexen Abschnitte 102 freigelegt sind. 11 zeigt einen Fall, bei dem der konkave Abschnitt 104 eine große Breite aufweist, während 12 einen Fall zeigt, bei dem der konkave Abschnitt 104 eine geringe Breite aufweist. Das Ätzen verläuft an einem zentralen Abschnitt des konkaven Abschnitts 104 schneller als an einem Endabschnitt des konkaven Abschnitts 104 (d.h. nahe des konvexen Abschnitts 102). Dieser Unterschied in der Ätzrate wird mit größerer Breite des konkaven Abschnitts 104 signifikanter. Wenn der konkave Abschnitt 104 eine große Breite aufweist, nimmt dementsprechend gemäß 11 eine Oberfläche der Metallschicht 110, die in dem konkaven Abschnitt 104 nach dem Ätzen verbleibt, eine größtenteils konkav gebogene Form an. Falls der konkave Abschnitt 104 eine geringe Breite aufweist, wird im Gegensatz dazu gemäß 12 ein Krümmungsgrad der Oberfläche der Metallschicht 110 nach dem Ätzen gering. Falls der konkave Abschnitt 104 eine geringere Breite aufweist, wird die Oberfläche der Metallschicht 110 nach dem Ätzen flacher.
  • Bei dem Herstellungsverfahren gemäß dem vorliegenden Ausführungsbeispiel werden die konvexen Schottky-Elektroden 22b gemäß 10 an von den konvexen Zwischenisolationsschichten 20 auseinander liegenden Positionen ausgebildet. Aufgrund dessen wird ein eine geringe Breite aufweisender konkaver Abschnitt 24 zwischen jedem Paar von Zwischenisolationsschicht 20 und Schottky-Elektrode 22, die nebeneinander sind, ausgebildet. Jeder konkave Abschnitt 24 als solcher weist eine geringe Breite auf, und somit können die oberen Oberflächen der eingebetteten Elektroden 22a nach dem Ätzen der eingebetteten Elektroden 22a ungefähr flach gestaltet werden. Nach dem Ätzen der eingebetteten Elektroden 22a wird die aus den oberen Oberflächen der eingebetteten Elektroden 22a, den oberen Oberflächen der Zwischenisolationsschichten 20 und den oberen Oberflächen der Schottky-Elektroden 22b ausgebildete obere Oberfläche des Wafers 13 ungefähr flach.
  • Des Weiteren wird gemäß 13 die Oberflächenelektrode 22c (d.h. Al) auf dem Wafer 13 aufgewachsen. Die Oberflächenelektrode 22c wird so ausgebildet, dass sie ein gesamtes Gebiet der oberen Oberflächen der Zwischenisolationsschichten 20, der eingebetteten Elektroden 22a und der Schottky-Elektroden 22b bedeckt. Der Wafer 13 weist gemäß vorstehender Beschreibung eine flache obere Oberfläche auf, und somit wird eine obere Oberfläche der Oberflächenelektrode 22c ebenso flach.
  • Nachdem die Oberflächenelektrode 22c ausgebildet ist, werden Strukturen auf der Seite einer hinteren Oberfläche (d.h. dem Draingebiet 40 und der Drainelektrode 26) ausgebildet. Nachfolgend wird der Wafer 13 geschnitten, um dabei die Halbleitervorrichtung 10 gemäß 1 abzuschließen.
  • Entsprechend vorstehender Beschreibung kann nach dem erfindungsgemäßen Herstellungsverfahren die Oberfläche der Oberflächenelektrode 22c flach gestaltet werden.
  • (Zweites Ausführungsbeispiel)
  • Bei einer Halbleitervorrichtung 200 bei einem zweiten Ausführungsbeispiel gemäß 14 weist die Sourceelektrode 22 ferner eine Barrierenmetallschicht 22d auf. Andere Ausgestaltungen der Halbleitervorrichtung 200 des zweiten Ausführungsbeispiels sind denen der Halbleitervorrichtung 10 des ersten Ausführungsbeispiels gleich.
  • Die Barrierenmetallschicht 22d ist aus TiN (Titannitrid) ausgebildet. Eine Dicke der Barrierenmetallschicht 22d ist viel kleiner als die der Zwischenisolationsschichten 20 und der Schottky-Elektroden 22b. Die Barrierenmetallschicht 22d bedeckt die oberen Oberflächen der Zwischenisolationsschichten 20, die oberen Oberflächen der Schottky-Elektroden 22b und die inneren Oberflächen der konkaven Abschnitte 24. Die Halbleitervorrichtung 200 bei dem zweiten Ausführungsbeispiel arbeitet im Wesentlichen gleich der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel.
  • Bei der Herstellung der Halbleitervorrichtung 200 bei dem zweiten Ausführungsbeispiel wird zunächst der Wafer 13 gemäß 8 bearbeitet, in derselben Art wie bei dem ersten Ausführungsbeispiel. Des Weiteren wird die Barrierenmetallschicht 22d auf dem Wafer 13 gemäß 15 aufgewachsen. Mit anderen Worten, die Barrierenmetallschicht 22d wird auf den oberen Oberflächen der Zwischenisolationsschichten 20, den oberen Oberflächen der Schottky-Elektroden 22b und den inneren Oberflächen der konkaven Abschnitte 24 aufgewachsen. Das bedeutet, bei dem zweiten Ausführungsbeispiel ist über jeder Gateelektrode 18 aus der Zwischenisolationsschicht 20 und der Barrierenmetallschicht 22d ein konvexer Abschnitt ausgebildet. Darüber hinaus ist über jedem Säulengebiet 34a aus der Schottky-Elektrode 22b und der Barrierenmetallschicht 22d ein konvexer Abschnitt ausgebildet. Des Weiteren wird die eingebettete Elektrode 22a (d.h. W) auf der Barrierenmetallschicht 22d gemäß 16 aufgewachsen. Hierbei wird wie bei dem ersten Ausführungsbeispiel die Oberfläche der eingebetteten Elektrode 22a flach, und die eingebettete Elektrode 22a wird in den konkaven Abschnitten 24 lückenlos ausgebildet.
  • Des Weiteren wird die eingebettete Elektrode 22a geätzt. Hierbei wird SF6 (Schwefelhexafluorid) als Ätzgas verwendet. Die obere Oberfläche der eingebetteten Elektrode 22a wird dabei zurückgesetzt, sodass sie unter einer oberen Oberfläche der Barrierenmetallschicht 22d auf den Zwischenisolationsschichten 20 und der oberen Oberfläche der Barrierenmetallschicht 22d auf den Schottky-Elektroden 22b angeordnet ist. Mit anderen Worten die Barrierenmetallschicht 22d auf den Zwischenisolationsschichten 20 und auf den Schottky-Elektroden 22b wird freigelegt. Die eingebetteten Elektroden 22a können in den konkaven Abschnitten 24 verbleiben. Da die Zwischenisolationsschichten 20 und die Schottky-Elektroden 22b mit der Barrierenmetallschicht 22d bedeckt sind, sind bei dem vorliegenden Ausführungsbeispiel die Zwischenisolationsschichten 20 und die Schottky-Elektroden 22b während des Ätzens gemäß 17 nicht dem Ätzgas ausgesetzt. Darüber hinaus beträgt ein Selektivitätsverhältnis zwischen der eingebetteten Elektrode 22a (W), die ein zu ätzendes Objekt ist, und der Barrierenmetallschicht 22d (TiN) gegenüber dem Ätzgas (SF6) 30:1. Mit anderen Worten, die Barrierenmetallschicht 22d wird durch das Ätzgas kaum geätzt. Daher schützt die Barrierenmetallschicht 22d die Zwischenisolationsschichten 20 und die Schottky-Elektroden 22b vor dem Ätzgas. Insbesondere kann ein Material, das das vorstehend genannte Selektivitätsverhältnis zu 5 oder mehr :1 macht, als Barrierenmetallschicht 22d verwendet werden. Darüber hinaus wird hierbei die obere Oberfläche des Wafers 13 nach dem Ätzen der eingebetteten Elektrode 22a wie bei dem ersten Ausführungsbeispiel ungefähr flach.
  • Nachdem die eingebettete Elektrode 22a geätzt ist, wird gemäß 14 die Oberflächenelektrode 22c auf der oberen Oberfläche des Wafers 13 aufgewachsen. Wie bei dem ersten Ausführungsbeispiel kann die Oberflächenelektrode 22c, die eine flache obere Oberfläche aufweist, ausgebildet werden. Nachfolgend werden die Strukturen auf der Seite einer unteren Oberfläche ausgebildet und der Wafer 13 wird geschnitten, um dabei die Halbleitervorrichtung 200 gemäß 14 abzuschließen.
  • Gemäß vorstehender Beschreibung kann bei dem Herstellungsverfahren der Halbleitervorrichtung 200 bei dem zweiten Ausführungsbeispiel ebenso die Oberfläche der Oberflächenelektrode 22c flach gestaltet werden. Darüber hinaus kann entsprechend dem Verfahren bei dem zweiten Ausführungsbeispiel die Zwischenisolationsschichten 20 und die Schottky-Elektroden 22b vor dem Ätzgas geschützt werden.
  • Insbesondere beschreiben die vorstehend genannten ersten und zweiten Ausführungsbeispiele eine Halbleitervorrichtung, die einen MOSFET mit einer Gateelektrode einer Bauart mit einem Graben und einer Schottky-Diode aufweist. Alternativ jedoch kann ein IGBT mit einer Gateelektrode einer Bauart mit einem Graben anstelle des MOSFETs bereitgestellt sein. Darüber hinaus kann eine p-n-Diode, die eine in dem Graben bereitgestellte Elektrode aufweist, anstelle des MOSFET bereitgestellt sein. Mit anderen Worten, die vorliegend offenbarte Technik kann für verschiedene Halbleitervorrichtungen mit einem Bauelement angewendet werden, das eine in einem Graben angeordnete Elektrode und eine Schottky-Elektrode aufweist.
  • Bei dem vorstehend erwähnten ersten und zweiten Ausführungsbeispiel, können darüber hinaus die Schottky-Elektroden 22b und die Oberflächenelektrode 22c aus demselben Material, und zwar Al, ausgebildet sein. Alternativ können sie aus verschiedenen Materialien ausgebildet sein. Beispielsweise können die Schottky-Elektroden 22b aus Pd (Palladium) ausgebildet sein.
  • Nachstehend werden Beispiele der in der vorliegenden Spezifikation offenbarten Ausgestaltungen beschrieben. Bei einem Beispiel der erfindungsgemäßen Halbleitervorrichtung ist der Winkel zwischen dem Halbleitersubstrat und der seitlichen Oberfläche der Zwischenisolationsschicht in dem von der eingebetteten Elektrode bedeckten Bereich größer als 90 Grad.
  • Entsprechend dieser Ausgestaltung kann die eingebettete Elektrode in dem konkaven Abschnitt geeignet ausgebildet werden.
  • Bei einem Beispiel der erfindungsgemäßen Halbleitervorrichtung, ist in dem von der eingebetteten Elektrode bedeckten Bereich der Winkel zwischen der Oberfläche des Halbleitersubstrats und der seitlichen Oberfläche der Schottky-Elektrode größer als 90 Grad.
  • Entsprechend dieser Ausgestaltung kann die eingebettete Elektrode in dem konkaven Abschnitt geeignet ausgebildet werden.
  • Bei einem Beispiel der erfindungsgemäßen Halbleitervorrichtung, ist die Barrierenmetallschicht mit einer Ätzselektivität hinsichtlich der eingebetteten Elektrode zwischen der Schottky-Elektrode und der Oberflächenelektrode, sowie zwischen der Zwischenisolationsschicht und der Oberflächenelektrode bereitgestellt.
  • Gemäß dieser Ausgestaltung kann die Schottky-Elektrode und die Zwischenisolationsschicht vor dem Ätzmittel geschützt werden.
  • Bei einem Beispiel der erfindungsgemäßen Halbleitervorrichtung steht die eingebettete Elektrode mit dem Halbleitersubstrat in ohmschen Kontakt.
  • Die eine Schottky-Elektrode und eine ohmsche Elektrode aufweisende Halbleitervorrichtung kann dabei hergestellt werden.
  • Bei einem Beispiel des erfindungsgemäßen Verfahrens der Herstellung der Halbleitervorrichtung, ist die eingebettete Elektrode aus einem von einem Metall der Schottky-Elektrode verschiedenen Metall ausgebildet.
  • Die Ausführungsbeispiele wurden vorstehend ausführlich beschrieben. Jedoch sind diese nur Beispiele und begrenzen nicht die Patentansprüche. Die in den Patentansprüchen beschriebene Technologie umfasst verschiedene Abwandlungen und Änderungen der konkreten, vorstehend vertretenen Beispiele. Die in der vorliegenden Beschreibung oder Zeichnung erklärten technischen Elemente üben eigenständig oder in Kombinationen technischen Nutzen aus, und die Kombinationen sind nicht auf die in den Patentansprüchen beschriebenen begrenzt. Darüber hinaus verwirklicht die in der vorliegenden Beschreibung oder Zeichnung ausgeführte Technologie eine Vielzahl von Wirkungen gleichzeitig und weist aufgrund der Verwirklichung einer solchen Wirkung technischen Nutzen auf.

Claims (7)

  1. Halbleitervorrichtung, mit: einem Halbleitersubstrat, das einen in einer Oberfläche des Halbleitersubstrats bereitgestellten Graben umfasst; einer Grabenelektrode, die in dem Graben bereitgestellt ist; einer Zwischenisolationsschicht, die eine Oberfläche der Grabenelektrode bedeckt und von der Oberfläche des Halbleitersubstrats hervorsteht; einer Schottky-Elektrode, die auf der Oberfläche des Halbleitersubstrats bereitgestellt ist, an einer von der Zwischenisolationsschicht getrennten Position bereitgestellt ist, und mit dem Halbleitersubstrat in Schottky-Kontakt steht; einer eingebetteten Elektrode, die in einem konkaven Abschnitt zwischen der Zwischenisolationsschicht und der Schottky-Elektrode bereitgestellt ist, und aus einem von dem Metall der Schottky-Elektrode verschiedenen Metall ausgebildet ist; und einer Oberflächenelektrode, die die Zwischenisolationsschicht, die eingebettete Elektrode und die Schottky-Elektrode bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Winkel zwischen der Oberfläche des Halbleitersubstrats und einer seitlichen Oberfläche der Zwischenisolationsschicht in einem durch die eingebettete Elektrode bedeckten Bereich größer als 90 Grad ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Winkel zwischen der Oberfläche des Halbleitersubstrats und einer seitlichen Oberfläche der Schottky-Elektrode in einem durch die eingebettete Elektrode bedeckten Bereich größer als 90 Grad ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine eine Ätzselektivität aufweisende Barrierenmetallschicht hinsichtlich der eingebetteten Elektrode zwischen der Schottky-Elektrode und der Oberflächenelektrode, sowie zwischen der Zwischenisolationsschicht und der Oberflächenelektrode bereitgestellt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die eingebettete Elektrode mit dem Halbleitersubstrat in ohmschem Kontakt steht.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den Schritten: Ausbilden eines Grabens in einer Oberfläche eines Halbleitersubstrats; Ausbilden einer Grabenelektrode in dem Graben; Ausbilden eines ersten konvexen Abschnitts auf einer Oberfläche der Grabenelektrode, wobei der erste konvexe Abschnitt eine die Oberfläche der Grabenelektrode bedeckende Zwischenisolationsschicht umfasst, und der erste konvexe Abschnitt von der Oberfläche des Halbleitersubstrats hervorsteht; Ausbilden eines zweiten konvexen Abschnitts auf der Oberfläche des Halbleitersubstrats und an einer von dem ersten konvexen Abschnitt getrennten Position, wobei der zweite konvexe Abschnitt eine mit dem Halbleitersubstrat in Schottky-Kontakt stehende Schottky-Elektrode umfasst, und der zweite konvexe Abschnitt von der Oberfläche des Halbleitersubstrats hervorsteht; Aufwachsen einer eingebetteten Elektrode, sodass die eingebettete Elektrode den ersten konvexen Abschnitt, den zweiten konvexen Abschnitt und die zwischen dem ersten konvexen Abschnitt sowie dem zweiten konvexen Abschnitt gelegene Oberfläche des Halbleitersubstrats bedeckt; Ätzen der eingebetteten Elektrode, sodass die Oberflächen des ersten konvexen Abschnitts und des zweiten konvexen Abschnitts freigelegt werden, und die eingebettete Elektrode in einem konkaven Abschnitt zwischen dem ersten konvexen Abschnitt und dem zweiten konvexen Abschnitt verbleibt; und Aufwachsen einer Oberflächenelektrode, die den ersten konvexen Abschnitt, die eingebettete Elektrode und den zweiten konvexen Abschnitt nach dem Ätzen bedeckt.
  7. Verfahren nach Anspruch 6, wobei die eingebettete Elektrode aus einem von einem Metall der Schottky-Elektrode verschiedenen Metall ausgebildet wird.
DE112015003835.3T 2014-08-22 2015-06-23 Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung Active DE112015003835B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-169454 2014-08-22
JP2014169454A JP6036765B2 (ja) 2014-08-22 2014-08-22 半導体装置及び半導体装置の製造方法
PCT/JP2015/068095 WO2016027564A1 (ja) 2014-08-22 2015-06-23 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112015003835T5 true DE112015003835T5 (de) 2017-05-11
DE112015003835B4 DE112015003835B4 (de) 2020-10-15

Family

ID=55350516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015003835.3T Active DE112015003835B4 (de) 2014-08-22 2015-06-23 Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung

Country Status (7)

Country Link
US (1) US9941273B2 (de)
JP (1) JP6036765B2 (de)
KR (1) KR101868730B1 (de)
CN (1) CN106575668B (de)
DE (1) DE112015003835B4 (de)
TW (1) TWI587478B (de)
WO (1) WO2016027564A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP6673088B2 (ja) * 2016-08-05 2020-03-25 トヨタ自動車株式会社 半導体装置
JP6784164B2 (ja) * 2016-12-15 2020-11-11 株式会社豊田中央研究所 半導体装置
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
CN117238852A (zh) 2018-02-02 2023-12-15 三菱电机株式会社 半导体装置的制造方法
JP6964538B2 (ja) * 2018-02-28 2021-11-10 株式会社 日立パワーデバイス 半導体装置および電力変換装置
US11417762B2 (en) * 2019-06-26 2022-08-16 Skyworks Solutions, Inc. Switch with integrated Schottky barrier contact
CN113921614B (zh) * 2021-12-13 2022-03-25 捷捷微电(上海)科技有限公司 一种半导体功率器件结构及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
EP1552562A1 (de) * 2002-10-04 2005-07-13 Koninklijke Philips Electronics N.V. Leistungshalbleiterbauelemente
JP4406535B2 (ja) * 2003-01-14 2010-01-27 新電元工業株式会社 ショットキーダイオード付きトランジスタ
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4829473B2 (ja) 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
JP4935160B2 (ja) * 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2008069145A1 (ja) * 2006-12-04 2008-06-12 Sanken Electric Co., Ltd. 絶縁ゲート型電界効果トランジスタ及びその製造方法
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP2011199060A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置及びその製造方法
JP5565461B2 (ja) * 2010-04-28 2014-08-06 日産自動車株式会社 半導体装置
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
DE112012007322B3 (de) 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
US9608071B2 (en) * 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8951867B2 (en) * 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
JP2014157896A (ja) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
TW201624670A (zh) 2016-07-01
JP2016046377A (ja) 2016-04-04
KR101868730B1 (ko) 2018-06-18
TWI587478B (zh) 2017-06-11
DE112015003835B4 (de) 2020-10-15
WO2016027564A1 (ja) 2016-02-25
CN106575668A (zh) 2017-04-19
JP6036765B2 (ja) 2016-11-30
US9941273B2 (en) 2018-04-10
US20170040316A1 (en) 2017-02-09
CN106575668B (zh) 2019-09-03
KR20160138308A (ko) 2016-12-02

Similar Documents

Publication Publication Date Title
DE112015003835B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102017118475B4 (de) Selbstjustierte abstandshalter und verfahren zu deren herstellung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102011079138B4 (de) Vertikales transistorbauelement und seine herstellung
DE102009010174B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102013108518B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102005039360A1 (de) Halbleiterbauteil
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112013007510B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014006630T5 (de) Siliziumcarbidhalbleiterbauteil
DE112012005869B4 (de) IGBT und IGBT-Herstellungsverfahren
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE112015001756T5 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102015121482A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfür
DE112014002993T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006049043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102014116706B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014112322B4 (de) Halbleitervorrichtung mit Feldelektrode und Kontaktstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence