DE112015000408T5

DE112015000408T5 - Verbesserte Speicherung in Ladungsfallen-Speicherstrukturen unter Verwendung zusätzlicher elektrisch geladener Bereiche

Info

Publication number: DE112015000408T5
Application number: DE112015000408.4T
Authority: DE
Inventors: Arik Rizel; Barak Baum; Avraham Poza Meir; Yael Shur; Eyal Gurgi
Original assignee: Apple Inc
Current assignee: Apple Inc
Priority date: 2014-01-15
Filing date: 2015-01-08
Publication date: 2016-10-13
Also published as: TWI544488B; US9672925B2; JP2017504927A; KR101960234B1; KR20160107259A; KR20180045063A; CN110097908B; US20160189783A1; WO2015108742A1; CN105917412A; JP6316969B2; TW201535383A; CN105917412B; US9312017B2; US20150200016A1; KR101853448B1; CN110097908A

Abstract

Eine Vorrichtung umfasst einen Speicher und eine Lese-Schreib-Einheit. Der Speicher weist mehrere Gates auf, die an eine gemeinsame Ladungsfallenschicht (Charge-Trap-Schicht) gekoppelt sind. Die Lese-Schreib-Einheit ist dafür konfiguriert, den Speicher zu programmieren und auszulesen, indem sie einen Satz elektrisch geladener Bereiche in der gemeinsamen Ladungsfallenschicht erzeugt bzw. ausliest, wobei mindestens ein bestimmter Bereich in dem Satz nicht eindeutig einem einzigen der Gates zugeordnet ist.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein Speichervorrichtungen und insbesondere Verfahren und Systeme zur Datenspeicherung in nichtflüchtigen Speicherzellen.
HINTERGRUND DER ERFINDUNG
Im Stand der Technik sind verschiedene Arten von auf Ladungsfallen (CT: Charge-Trap) basierten Speichervorrichtungen bekannt, wie etwa nichtflüchtige Speicher (NVM: Non-Volatile Memory) auf Basis von Silicium-Oxid-Nitrid-Oxid-Silicium (SONGS). Beispielsweise beschreibt das US-Patent 8,395,942 , dessen Offenbarung durch Bezugnahme hierin aufgenommen ist, ein Verfahren zum Bilden einer Vielzahl von Ladungsspeicherbereichen über einer dielektrischen Tunnelschicht und zum Unterätzen eines Kanals unter Verwendung der Vielzahl von Ladungsspeicherbereichen als Maske.
Das US-Patent 6,151,249 , dessen Offenbarung durch Bezugnahme hierin aufgenommen ist, beschreibt einen EEPROM vom NAND-Typ, der Bitleitungen und Source-Leitungen aufweist, die über Anreicherungs- und Verarmungstransistoren zusammengeschaltet sind. In der Veröffentlichung der US-Patentanmeldung 2010/0252877, deren Offenbarung durch Bezugnahme hierin eingeschlossen ist, wird eine nichtflüchtige Speichervorrichtung beschrieben, die eine Wortleitung umfasst, die auf einem Substrat angeordnet ist, wobei ein aktiver Bereich die Wortleitung überquert, und eine Ladungsfallenschicht, die sich zwischen der Wortleitung und dem aktiven Bereich befindet.
Das US-Patent 5,768,192 , dessen Offenbarung durch Bezugnahme hierin eingeschlossen ist, beschreibt eine nichtflüchtige Halbleiter-Speicherzelle, die von einem asymmetrischen Charge-Trapping Gebrauch macht. Das Patent beschreibt ein Programmieren und Auslesen eines einmalig programmierbaren Festspeichers (PROM), der ein Fänger-Dielektrikum (Trapping-Dielektrikum) aufweist, das zwischen zwei Siliciumdioxidschichten angeordnet ist, was die Programmierzeit herkömmlicher PROM-Vorrichtungen erheblich verkürzt.
Das US-Patent 8,068,370 , dessen Offenbarung durch Bezugnahme hierin eingeschlossen ist, beschreibt ein Charge-Trapping-Floating-Gate mit asymmetrischen Tunnelbarrieren. Das US-Patent 7,209,386 , dessen Offenbarung durch Bezugnahme hierin eingeschlossen ist, beschreibt eine Speicherzelle mit mehreren Gates, die einen Halbleiterkörper und eine Vielzahl von in Reihe auf dem Halbleiterkörper angeordneten Gates umfasst. Eine Ladungsspeicherstruktur auf dem Halbleiterkörper schließt bei der Vielzahl von Gates Ladungsfallen (Charge-Trapping-Orte) unterhalb der Gates ein.
KURZDARSTELLUNG DER ERFINDUNG
Eine Ausführungsform der vorliegenden Erfindung, die hier beschrieben ist, stellt eine Vorrichtung bereit, die einen Speicher und eine Lese-Schreib-Einheit einschließt. Der Speicher weist mehrere Gates auf, die an eine gemeinsame Ladungsfallenschicht (Charge-Trap-Schicht) gekoppelt sind. Die Lese-Schreib-Einheit ist dafür konfiguriert, den Speicher zu programmieren und auszulesen, indem sie einen Satz elektrisch geladener Bereiche in der gemeinsamen Ladungsfallenschicht erzeugt bzw. ausliest, wobei mindestens ein bestimmter Bereich in dem Satz nicht eindeutig einem einzigen der Gates zugeordnet ist.
In einigen Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, den bestimmten Bereich durch gleichzeitiges Anlegen von Programmierspannungen an mehrere Gates zu erzeugen. In weiteren Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, eine Position des bestimmten Bereichs relativ zu den Gates durch Einstellen entsprechender Amplituden der Spannungen, die an die mehreren Gates angelegt werden, zu steuern. In noch weiteren Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, durch gleichzeitiges Anlegen von Lesespannungen an mehrere Gates Daten aus dem bestimmten Bereich auszulesen.
In einer Ausführungsform wird der bestimmte Bereich während eines Herstellungsprozesses der Vorrichtung erzeugt. In einer weiteren Ausführungsform ist die Lese-Schreib-Einheit dafür konfiguriert, den bestimmten Bereich zur Verbesserung der Ladungserhaltung in benachbarten elektrisch geladenen Bereichen zu erzeugen, deren Ladungsniveaus gespeicherte Daten repräsentieren. In noch einer weiteren Ausführungsform ist die Lese-Schreib-Einheit dafür konfiguriert, durch Ändern einer elektrischen Ladungsmenge in dem bestimmten Bereich einen Wärmekoeffizienten der Vorrichtung zu modifizieren.
In einigen Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, während der Lebensdauer des Speichers eine elektrische Ladungsmenge in dem bestimmten Bereich zu modifizieren. In anderen Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, in dem bestimmten Bereich Daten zu speichern und zwar durch Erzeugen eines die Daten repräsentierenden, elektrischen Ladungsniveaus in dem bestimmten Bereich. In noch weiteren Ausführungsformen ist die Lese-Schreib-Einheit dafür konfiguriert, Daten in dem bestimmten Bereich zu speichern und zwar durch Positionieren des bestimmten Bereichs an einem Ort in der gemeinsamen Ladungsfallenschicht, der die Daten repräsentiert.
In einer Ausführungsform ist die Lese-Schreib-Einheit dafür konfiguriert, eine erste Zahl der elektrisch geladenen Bereiche zu erzeugen, die größer als eine zweite Zahl der Gates ist, die über der gemeinsamen Ladungsfallenschicht gebildet sind. In einer weiteren Ausführungsform ist die Lese-Schreib-Einheit dafür konfiguriert, die elektrisch geladenen Bereiche mit einem ersten durchschnittlichen Zwischenraum zu erzeugen, der kleiner als ein zweiter durchschnittlicher Zwischenraum zwischen den über der gemeinsamen Ladungsfallenschicht gebildeten Gates ist. In noch einer weiteren Ausführungsform ist die Lese-Schreib-Einheit dafür konfiguriert, die elektrisch geladenen Bereiche durch Anlegen von Programmierspannungen an Transistoranschlüsse, die von den Gates verschieden sind, zu erzeugen.
Außerdem wird gemäß einer Ausführungsform der vorliegenden Erfindung ein Verfahren bereitgestellt, das ein Bereitstellen eines Speichers einschließt, der mehrere Gates aufweist, die an eine gemeinsame Ladungsfallenschicht gekoppelt sind. Das Programmieren und Auslesen des Speichers erfolgt durch Erzeugen und Auslesen eines Satzes elektrisch geladener Bereiche in der gemeinsamen Ladungsfallenschicht, wobei mindestens ein bestimmter Bereich in dem Satz nicht eindeutig einem einzigen Gate zugeordnet ist.
Die vorliegende Erfindung wird aus der folgenden ausführlichen Beschreibung ihrer Ausführungsformen in Zusammenhang mit den Zeichnungen besser verständlich, in denen Folgendes gezeigt wird:
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, das schematisch ein Speichersystem gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
2 bis 4 sind Schnittansichten eines SONOS-basierten NVM gemäß Ausführungsformen der vorliegenden Erfindung;
5A und 5B sind Graphiken, die Schwellenspannungspegel in einem SLC-(Single-Level Cell)NVM, gemäß einer Ausführungsform der vorliegenden Erfindung, zeigen;
5C ist eine Graphik, die Schwellenspannungspegel in einem SLC-NVM mit elektrisch geladenen Zwischenbereichen, gemäß einer Ausführungsform der vorliegenden Erfindung, zeigt; und
6 ist eine Graphik, die eine Schwellenspannungsverteilung in einer Gruppe von SLC-NVM-Speicherzellen mit elektrisch geladenen Zwischenbereichen, gemäß einer Ausführungsform der vorliegenden Erfindung, zeigt.
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Überblick
Nichtflüchtige Speicher (NVM: Non-Volatile Memory) werden bei verschiedenartigen Speicheranwendungen verwendet; sie sollen eine hohe Speicherkapazität und eine hohe Betriebszuverlässigkeit bieten. Die Struktur eines NVM kann plan sein, wie bei herkömmlichen zweidimensionalen (2D) NAND-Flash-Speichervorrichtungen, oder vertikal, wie bei neuen dreidimensionalen (3D) Flash-Strukturen vorgeschlagen.
Ausführungsformen der vorliegenden Erfindung, die nachstehend beschrieben sind, stellen verbesserte Verfahren und Systeme zum Speichern von Daten in Speichervorrichtungen bereit. In einigen Ausführungsformen verbessern die offenbarten Techniken eine Speicherung bei einer Ladungsfallen-basierten (CT: Charge-Trap) NVM-Vorrichtung unter Verwendung zusätzlicher elektrisch geladener Bereiche, die nicht eindeutig einem einzigen Steuer-Gate zugeordnet sind. Die CT-basierte NVM-Vorrichtung umfasst mehrere Steuer-Gates, die über einer gemeinsamen CT-Schicht gebildet sind. Die Steuer-Gates sind an eine Lese-Schreib-Einheit angeschlossen, die entsprechende Spannungen an die Steuer-Gates anlegt, um Daten in den Speicher einzuprogrammieren oder Daten aus dem Speicher auszulesen.
In einigen Ausführungsformen erzeugt und liest die Lese-Schreib-Einheit elektrisch geladene Bereiche innerhalb der Ladungsfallenschicht, die nicht eindeutig einem einzigen Steuer-Gate zugeordnet sind. Mit anderen Worten, die offenbarten Techniken brechen mit der herkömmlichen Eins-zu-Eins-Beziehung zwischen Steuer-Gates und Speicherzellen oder elektrisch geladenen Bereichen. Dieses Konzept kann beispielsweise verwendet werden, um die Datenspeicherdichte zu erhöhen, oder um die mit der Zeit erfolgende Ladungsableitung zu reduzieren.
In einigen Ausführungsformen können die offenbarten Techniken angewendet werden, um durch Programmieren elektrisch geladener Bereiche zwischen benachbarten Speicherzellen die Ladungserhaltung (und demzufolge die Zuverlässigkeit) der Speicherzellen zu verbessern. In diesen Ausführungsformen speichern die elektrisch geladenen Bereiche keine Daten, sondern bilden vielmehr in der CT-Schicht Grenzen zwischen benachbarten Speicherzellen. In weiteren Ausführungsformen können die elektrisch geladenen Bereiche programmiert werden, um die Speicherkapazität der CT-basierten NVM-Vorrichtung zu erhöhen, und zwar anstelle von oder zusätzlich zu herkömmlichen Speicherzellen, die sich unter den Steuer-Gates befinden.
In einer Ausführungsform erzeugt die Lese-Schreib-Einheit einen elektrisch geladenen Bereich, der nicht einem bestimmten Steuer-Gate zugeordnet ist, und zwar durch gleichzeitiges Anlegen von Programmierspannungen an mehrere Steuer-Gates. Ein Auslesen solcher Bereiche erfolgt auf eine ähnliche Weise. In alternativen Ausführungsformen können einige oder alle der elektrisch geladenen Bereiche während des Herstellungsprozesses der Vorrichtung gebildet werden.
In weiteren Ausführungsformen werden Datenwerte durch den Ort des Ladungsbereichs in der Ladungsfallenschicht repräsentiert (und zwar entweder anstelle oder zusätzlich zu der Ladungsmenge im Bereich). Die Lese-Schreib-Einheit kann Ladungsbereiche an verschiedenen Orten erzeugen, beispielsweise durch Einstellen der Beziehungen zwischen den Spannungen, die an benachbarte Gates angelegt werden. Die angelegte Spannung insgesamt kann konstant bleiben.
In alternativen Ausführungsformen erzeugt eine Kombination von verschiedenen Orten und verschiedenen Ladungsmengen zusätzliche Bereiche. Ferner erhöht diese Kombination die Speicherdichte der Speichervorrichtung.
Systembeschreibung
1 ist ein Blockdiagramm, das schematisch ein Speichersystem 22 mit einer Speichervorrichtung 23 und einer Speichersteuerung 45, gemäß einer Ausführungsform der vorliegenden Erfindung, veranschaulicht. Die Speichervorrichtung 23 umfasst mehrere Kaskaden 44 von Steuer-Gates 48. Das erste oder letzte Steuer-Gate in jeder Kaskade 44 ist an eine jeweilige Bitleitung 52 angeschlossen. Die Steuer-Gates entsprechender Steuer-Gates 48 in den verschiedenen Kaskaden sind an jeweilige Wortleitungen 56 angeschlossen.
In den hier beschriebenen Ausführungsformen werden die Daten in den Speicher gespeichert, indem in einer gemeinsamen Isolierschicht elektrisch geladene Bereiche erzeugt werden, sodass jeweilige Speicherzellen gebildet werden. Ein typisches Beispiel ist ein CT-NAND-Flash-Speicher. Die hier beschriebenen Techniken können mit anderen Speichertypen verwendet werden, wie etwa CT-NOR-Flash, oder mit verschiedenen Arten von Silicium-Oxid-Nitrid-Oxid-Silicium-(SONOS), Metall-Oxid-Nitrid-Oxid-Silicium-(MONOS) oder Titan-Aluminiumoxid-Nitrid-Oxid-Silicium-(TANOS)Speichern. Mehrere Beispiele in dieser Offenbarung beziehen sich auf SONOS-basierte NVMs, die hier beschriebenen Techniken sind jedoch auf jede Art von CT-basierten NVM-Vorrichtungen anwendbar.
Eine Lese-Schreib-Einheit 60 steuert die Bitleitungen und Wortleitungen, um Speicherzellen zu programmieren, auszulesen und zu löschen, und zwar unter Verwendung von Verfahren, die nachstehend im Detail beschrieben sind. Die Lese-Schreib-Einheit 60 ist typischerweise an eine Speichersteuerung 45 oder einen Host angeschlossen, um in den Speicher zu speichernde Daten zu empfangen, und um vom Speicher abgerufene Daten zu senden.
Die Konfiguration des in 1 gezeigten Speichersystems 22 stellt eine beispielhafte Konfiguration dar, die lediglich zu Zwecken der konzeptionellen Klarheit ausgewählt ist. In alternativen Ausführungsformen kann eine andere geeignete Konfiguration verwendet werden, um das Speichersystem zu implementieren und insbesondere um die Speichervorrichtung 23 zu implementieren. Bestimmte Elemente des Speichersystems 22 können unter Verwendung von Hardware implementiert sein, wie etwa unter Verwendung einer oder mehrerer anwendungsspezifischer integrierter Schaltungen (ASICs) oder vor Ort programmierbarer Gatter-Arrays (FPGAs) oder anderer Bauelementtypen.
Zusätzlich oder alternativ können bestimmte Elemente des Speichersystems 22 unter Verwendung von Software oder unter Verwendung einer Kombination von Hardware- und Softwareelementen implementiert sein.
Typischerweise umfasst die Speichersteuerung 45 einen Universalrechner, der in Software programmiert ist, um die hierin beschriebenen Funktionen auszuführen. Die Software kann in elektronischer Form, zum Beispiel über ein Netzwerk, auf den Computer heruntergeladen werden, oder sie kann alternativ oder zusätzlich dazu auf nichtflüchtigen gegenständlichen Medien bereitgestellt und/oder gespeichert werden, wie beispielsweise einem magnetischen, optischen oder elektronischen Speicher.
Zusätzliche Geladene Bereiche in der Gemeinsamen CT-Schicht
Ein typischer CT-basierter 2D-NVM, wie etwa eine Silicium-Oxid-Nitrid-Oxid-Silicium- bzw. SONOS-basierte NAND-NVM-Vorrichtung, umfasst einen Schichtenstapel auf einer Wanne. Der Stapel umfasst eine Tunnel-Oxidschicht unter einer Nitridschicht (auch als Sperrschicht bekannt), die sich unter einer weiteren Oxidschicht (als Gate-Oxid bekannt) befindet. Oben auf dem Stapel sind Steuer-Gates, typischerweise aus einem polykristallinem Silicium (auch als „Polysilicium” bekannt), gebildet. In dem Speicher werden Daten durch Speichern von elektrischer Ladung in der Sperrschicht (d. h. Nitridschicht) unter den Steuer-Gates gespeichert.
Bei einer typischen 3D-NAND-Konfiguration ist die Ladungsfallen-Nitridschicht vertikal zwischen der Tunnel-Oxidschicht und der Gate-Oxidschicht angeordnet. Die Steuer-Gates sind an der Kante des Stapels gebildet und an die Gate-Oxidschicht gekoppelt. Die unterschiedlichen Beschreibungen der 2D- und 3D-NAND-Bauelemente hängen mit der horizontalen bzw. vertikalen Struktur des 2D- bzw. 3D-NAND zusammen. Die nachstehende Beschreibung (die sich normalerweise an 2D orientiert) ist gleichermaßen auf 2D- wie auf 3D-NAND-Konfigurationen anwendbar.
Ausführungsformen der vorliegenden Erfindung, die hierin beschrieben sind, stellen verbesserte Verfahren und Systeme zur Datenspeicherung in NVM bereit. Durch die offenbarten Techniken werden Bereiche elektrischer Ladungen an jedem gewünschten Ort in der Nitridschicht, nicht notwendigerweise unter einem bestimmten Steuer-Gate und nicht notwendigerweise einem einzelnen Steuer-Gate zugeordnet, gebildet und genutzt. Die geladenen Bereiche können während des Betriebs der Vorrichtung gebildet werden und zwar durch Anlegen entsprechender Spannungen an die Vorrichtung oder durch Aufladen vorgegebener Bereiche während des Fertigungsprozesses der NVM-Vorrichtung. Obwohl sich die hierin beschriebenen Ausführungsformen hauptsächlich auf CT-basierte NAND-Speicherzellen beziehen, können die offenbarten Techniken auch bei anderen geeigneten Typen von Speicherzellen verwendet werden.
In einigen Ausführungsformen können die offenbarten Techniken verwendet werden, um die Speicherdichte zu erhöhen (d. h. eine größere Anzahl Bits pro gegebene Kaskade 44), indem geladene Regionen hinzugefügt werden, die sich nicht direkt unter einem bestimmten Steuer-Gate 48 befinden, sondern beispielsweise an verschiedenen Orten unter dem Gate, zwischen Gates oder zwischen Lese-Schreib-Einheit 60 und Kaskaden 44 oder an einem anderen geeigneten Ort innerhalb der Speichervorrichtung 23.
In anderen Ausführungsformen können die offenbarten Techniken verwendet werden, um die Ladungserhaltung im NVM zu verbessern. In einem CT-basierten NVM breitet sich elektrische Ladung im Allgemeinen mit der Zeit aufgrund der elektrischen Abstoßung zwischen Ladungen gleicher Polarität aus. Allmählich, in dem Maße, wie sich die Ladung ausbreitet, ändern sich die Schwellenspannungen der Speicherzellen und verschlechtert sich das Ladungserhaltungsvermögen des Speichers, wodurch Lesefehler und Datenverluste verursacht werden. In dieser Ausführungsform reduzieren die offenbarten Techniken eine zunehmende Ausbreitung von Ladungen aus den vorgesehenen Ladungsbereichen durch Auffüllen eines potentiellen Ladungsgradienten, der zwischen den Steuer-Gates 48 erzeugt werden kann, mit einer entsprechenden Ladung. Diese zusätzlichen geladenen Bereiche fungieren als Grenzbereiche, welche die Ladung in den Bereichen zurückhalten, die für die Speicherzellen vorgesehen sind, und halten die Stabilität ihrer (SLC- oder MLC-)Programmierzustände aufrecht.
Die vorstehend beschriebenen Ausführungsformen sind lediglich Beispiele. In alternativen Ausführungsformen kann die Lese-Schreib-Einheit 60 für andere Arten des Ladungsmanagements in NVM-Speichervorrichtungen einen anderen geeigneten Typ von Ladungszwischenbereichen erzeugen.
2 ist eine Schnittansicht eines SONOS-basierten NAND-NVM gemäß einer Ausführungsform der vorliegenden Erfindung. Die Figur zeigt drei benachbarte Steuer-Gates 36A...36B entlang einer gegebenen Kaskade 44. Der NAND-NVM ist auf einer Wanne 20 hergestellt, die typischerweise aus einem Silicium-Wafer oder Polysilicium oder einem anderen geeigneten Material entstanden ist. Der Speicher umfasst eine Oxidschicht 24 (als Tunneloxid bezeichnet), eine Nitridschicht 28 (oder eine andere Sperrschicht) und eine weitere Oxidschicht 32 (als Gate-Oxid bezeichnet). Die Steuer-Gates 36 sind typischerweise aus Polysilicium hergestellt. Im vorliegenden Beispiel fungiert der Bereich unter jedem Steuer-Gate als NVM-Zelle. Daten werden in einer Speicherzelle gespeichert, indem in der Nitridschicht 28 unter dem Steuer-Gate elektrische Ladung 40 gespeichert wird. Die Menge (und/oder Polarität) der elektrischen Ladung gibt den gespeicherten Datenwert an.
Eine bestimmte Speicherzelle wird typischerweise mit Ladung programmiert, indem an das Steuer-Gate dieser Zelle ein oder mehrere hohe Spannungsimpulse (z. B. ~20 V) angelegt werden. Die Steuer-Gates der benachbarten Zellen werden während der Programmierung typischerweise mit niedrigeren Spannungen (z. B. ~5 V) vorgespannt.
Ein Auslesen aus einer bestimmten Speicherzelle erfolgt typischerweise durch Anlegen einer geeigneten Lesespannung (V_R) an das Steuer-Gate der Zelle, Anlegen von Durchgangsspannungen (V_pass) an die anderen Steuer-Gates, wodurch bewirkt wird, dass die anderen Zellen leiten, und Erfassen der Leitfähigkeit der Kaskade von Speicherzellen durch Spannungs- oder Stromerfassung. Ein Löschen einer Speicherzelle erfolgt typischerweise durch Anlegen einer hohen positiven Spannung an die Wanne, während das Steuer-Gate geerdet ist.
Beispielsweise kann die Lese-Schreib-Einheit 60 in 2, um in der Speicherzelle unter dem Steuer-Gate 36B gespeicherte Daten auszulesen, an das Steuer-Gate 36B eine Lesespannung und an die Steuer-Gates 36A und 36C Durchgangsspannungen (V_pass) anlegen.
2 zeigt der Klarheit wegen nur drei Steuer-Gates 36A bis 36C (und demzufolge drei Speicherzellen). In realen Speichervorrichtungen kann jedoch eine geeignete Zahl von Speicherzellen verwendet werden.
Außerdem erzeugt die Lese-Schreib-Einheit 60 zusätzliche Zwischenbereiche elektrischer Ladung innerhalb der Nitridschicht 28 und zwischen benachbarten Steuer-Gates. In 2 ist zum Beispiel zwischen den Steuer-Gates 36A und 36B ein Ladungszwischenbereich 64A gebildet, und zwischen den Steuer-Gates 36B und 36C ist ein Ladungszwischenbereich 64B gebildet. Die Ladungsbereiche 64A und 64B dienen dazu zu verhindern, dass elektrische Ladung 40 sich mit der Zeit aus dem Bereich, der sich unter dem Steuer-Gate 36B befindet, ausbreitet.
Dadurch wird das Ladungserhaltungsvermögen des Speichers erheblich verbessert. Die Ladungsmenge in Zwischenbereichen 64A und 64B ist typischerweise datenunabhängig, und in dieser Ausführungsform besteht ihr einziger Zweck darin, einen Ladungsdrift aus Bereichen 40 zu vermindern bzw. zu verhindern.
In einigen Ausführungsformen bildet die Lese-Schreib-Einheit 60 die Ladungszwischenbereiche (z. B. Bereiche 64A und 64B), bevor die Speicherzellen programmiert werden (d. h. bevor Ladungsbereiche 40 erzeugt werden). In einem Ausführungsbeispiel kann die Lese-Schreib-Einheit 60 unmittelbar nach einem Löschen des Speichers unter dem Steuer-Gate 36B Ladungsbereiche 64A und 64B bilden, indem sie einen oder mehrere Programmierimpulse hoher Spannung (z. B. 15 V) an sämtliche Steuer-Gates anlegt. In einer weiteren Ausführungsform werden die Ladungszwischenbereiche (z. B. Bereiche 64A und 64B) während der Herstellung gebildet, und die Ladung wird durch nachfolgende Datenprogrammier- und Datenlöschvorgänge nicht beseitigt.
Die Lese-Schreib-Einheit 60 kann die Ladungsbereiche 64A und 64B unter Verwendung einer geeigneten Technik bilden. Beispielsweise, wenn die Nennimpulshöhe für ein Programmieren der Speicherzellen 20 V beträgt, kann die Lese-Schreib-Einheit 60 einen Ladungszwischenbereich durch Anlegen von etwas niedrigeren Spannungsimpulsen an mehrere Steuer-Gates bilden.
Beispielsweise kann der Bereich 64A durch gleichzeitiges Anlegen von 15 V-Impulsen an die Steuer-Gates 36A und 36B, die sich zu beiden Seiten des gewünschten Orts des Ladungszwischenbereichs befinden, erzeugt werden. Diese Impulshöhe ist für ein Programmieren des Bereichs unter dem Steuer-Gate zu niedrig, doch die Kombination der Impulse von den beiden Steuer-Gates ist ausreichend hoch, um den Ladungszwischenbereich 64A zu erzeugen. Genauso gut kann die Lese-Schreib-Einheit 60 den Bereich 64B durch gleichzeitiges Anlegen von 15 V-Impulsen an die Steuer-Gates 36B und 36C erzeugen. Alternativ kann die Lese-Schreib-Einheit ein anderes geeignetes Verfahren zum Erzeugen der Ladungszwischenbereiche verwenden. Die vorstehend beschriebenen Impulse sind Beispiele, die typischerweise mit einer passenden Ausgestaltung der Bauelementarchitektur einhergehen sollten, z. B. sollte eine Impulsspannung an die räumliche Entfernung zwischen zwei benachbarten Steuer-Gates angepasst sein.
In dem Beispiel von 2 befindet sich jeder Ladungszwischenbereich etwa am Streckenhalbierungspunkt zwischen zwei Steuer-Gates. In alternativen Ausführungsformen kann die Lese-Schreib-Einheit Ladungszwischenbereiche in ungleichen Abständen von den benachbarten Steuer-Gates erzeugen, beispielsweise durch Anlegen von Impulsen ungleicher Höhe an die Steuer-Gates. Beispielsweise würde durch Anlegen eines 20 V-Impulses an das Steuer-Gate 36A und eines 10 V-Impulses an das Steuer-Gate 36B ein Ladungsbereich 64A erzeugt werden, der näher am Steuer-Gate 36A ist.
In einer alternativen Ausführungsform können zwischen benachbarten Speicherzellen mehrere Zwischenladungsbereiche gebildet werden. Beispielsweise würde durch Anlegen eines 20 V-Impulses an das Steuer-Gate 36A und eines 10 V-Impulses an das Steuer-Gate 36B ein erster Ladungsbereich 64A erzeugt werden, der näher am Steuer-Gate 36A ist, und anschließend würde durch Anlegen eines 10 V-Impulses an das Steuer-Gate 36A und eines 20 V-Impulses an das Steuer-Gate 36B ein zweiter Ladungszwischenbereich (zwischen den Steuer-Gates 36A und 36B), wie 64A, erzeugt werden, wobei dieser Bereich jedoch näher am Steuer-Gate 36B wäre.
Die Leistungsfähigkeit und die Zuverlässigkeit von NAND-Vorrichtungen verschlechtern sich typischerweise mit der Zeit. Um für eine verbesserte Leistungsfähigkeit und Zuverlässigkeit zu sorgen, kann die Lese-Schreib-Einheit, in noch einer weiteren Ausführungsform, die Menge der zwischen Zellen angeordneten Ladungen während der NAND-Lebenszeit modifizieren.
Beispielsweise erfordert ein Hinzufügen einer großen Menge zwischen Zellen angeordneter Ladungen relativ lange Programmiervorgänge, was die Geschwindigkeitsleistung der Vorrichtung negativ beeinflusst. In einer Ausführungsform bringt die Lese-Schreib-Einheit in den frühen Phasen der Lebenszeit einer NAND-Vorrichtung nur eine kleine Menge Zwischenladung ein, die ausreicht, um die Ladungserhaltung zu gewährleisten, und folglich sind die nachteiligen Auswirkungen auf die Programmiergeschwindigkeit der Vorrichtung minimal. Nach einer bestimmten Zeit (z. B. nach 100.000 Programmier-/Löschzyklen bei einem SLC), altert die CT-Schicht der Vorrichtung und erfordert einen verbesserten Datenerhalt. In dieser Phase wird der Datenerhalt dadurch erzielt, dass die Lese-Schreib-Einheit eine größere Menge Zwischenladung anwendet, und dementsprechend wird die Vorrichtungsleistung verlangsamt.
In einer weiteren Ausführungsform kann die Lese-Schreib-Einheit einen Wärmekoeffizienten der Vorrichtung 23 steuern (was V_pass und andere Eigenschaften der Vorrichtung beeinflusst), indem sie die Ladungsmenge in den Ladungszwischenbereichen steuert. Folglich verschafft ein Steuern der Zwischenladungsmenge der Speichersteuerung 45 einen Freiheitsgrad zum Managen des Wärmekoeffizienten der Vorrichtung.
Die vorstehend beschriebenen Ausführungsformen sind lediglich Beispiele. In alternativen Ausführungsformen kann die Lese-Schreib-Einheit 60 auf eine andere geeignete Weise einen anderen geeigneten Typ von Ladungszwischenbereichen erzeugen. In anderen Ausführungsformen können die offenbarten Techniken auch verwendet werden, um einen einmalig programmierbaren (OTP: One-Time Programmable) Speicher zu implementieren.
3 ist eine Schnittansicht eines SONOS-basierten NAND-NVM gemäß einer Ausführungsform der vorliegenden Erfindung. Bei dieser Ausgestaltung programmiert die Lese-Schreib-Einheit 60 die Speicherzellen durch Erzeugen von Bereichen elektrischer Ladungen, mit 68A bis 68E bezeichnet, in der Nitridschicht 28. Einige der Ladungsbereiche werden durch Anlegen von Programmierimpulsen an ein einziges Steuer-Gate erzeugt. Im vorliegenden Beispiel wird der Bereich 68A durch Anlegen von Programmierimpulsen an das Steuer-Gate 36A erzeugt, der Bereich 68C wird durch Anlegen von Programmierimpulsen an das Steuer-Gate 36B erzeugt, und der Bereich 68E wird durch Anlegen von Programmierimpulsen an das Steuer-Gate 36C erzeugt.
Andere Ladungsbereiche werden durch gleichzeitiges Anlegen von Programmierimpulsen an mehrere Steuer-Gates erzeugt. Im vorliegenden Beispiel wird der Bereich 68B durch gleichzeitiges Anlegen von Programmierimpulsen an die Steuer-Gates 36A und 36B erzeugt. Der Bereich 68D wird durch gleichzeitiges Anlegen von Programmierimpulsen an die Steuer-Gates 36B und 36C erzeugt. In dein Beispiel von 3 befinden sich die Ladungsbereiche 68B und 68D etwa am Streckenhalbierungspunkt zwischen zwei benachbarten Steuer-Gates.
In alternativen Ausführungsformen kann die Lese-Schreib-Einheit 60 Ladungsbereiche erzeugen, die Daten halten, wie etwa 68B und 68D, wobei verschiedene Ladungsmengen in ungleichen Abständen von den benachbarten Steuer-Gates verwendet werden können, um zwischen verschiedenen Datenzuständen zu unterscheiden, beispielsweise durch Anlegen von Impulsen ungleicher Höhe an die Steuer-Gates.
In einer weiteren Ausführungsform kann die Lese-Schreib-Einheit 60 mehrere Ladungsbereiche zwischen zwei benachbarten Speicherzellen erzeugen und zwar durch Anlegen einer Sequenz gleichzeitiger Gruppen von Impulsen an benachbarte Steuer-Gates.
In einigen Ausführungsformen können die Daten, die durch die Ladungsbereiche 68A, 68C und 68E repräsentiert werden, durch Abtasten der jeweiligen Bitleitungen ausgelesen werden. Die Daten, die durch die Ladungsbereiche 68B und 68D repräsentiert werden, können durch Kombinieren der abgetasteten Ausgaben mehrerer Bitleitungen ausgelesen werden.
Wie aus 2 bis 3 ersichtlich und aus der vorstehenden Beschreibung erkennbar ist, sind einige der Ladungsbereiche in der Nitridschicht 28 (z. B. die Bereiche 64A und 64B in 2 sowie die Bereiche 68B und 68D in 3) nicht eindeutig einen einzigen Steuer-Gate zugeordnet.
In dieser Ausführungsform ist die Zahl der elektrisch geladenen Bereiche, die Daten speichern, größer als die Zahl der Steuer-Gates. Anders ausgedrückt, sind die elektrisch geladenen Bereiche, die Daten speichern, entlang der gemeinsamen CT-Schicht mit einem durchschnittlichen Zwischenraum verteilt, der kleiner als der durchschnittliche Zwischenraum zwischen Steuer-Gates ist.
4 ist eine Schnittansicht eines SONOS-basierten NAND-NVM gemäß einer Ausführungsform der vorliegenden Erfindung. Bei dieser Ausgestaltung programmiert die Lese-Schreib-Einheit 60 den Speicher mit Daten, indem sie mehrere Bereiche 72 elektrischer Ladungen in der Nitridschicht 28 erzeugt.
In diesem Beispiel ist keiner der Ladungsbereiche nur einem Steuer-Gate zugeordnet. Die Lese-Schreib-Einheit 60 erzeugt jeden Ladungsbereich 72 durch gleichzeitiges Anlegen von Programmierimpulsen an mehrere (z. B. zwei) Steuer-Gates. Durch geeignetes Einstellen der Programmierimpulse ist die Lese-Schreib-Einheit 60 imstande, Ort, Größe, Ladungsverteilung und Ladungsniveau jeder Region 72 zu konfigurieren. Beispielsweise ist bei einen Anlegen eines 22 V-Impulses an das Steuer-Gate 36A und eines 11 V-Impulses an das Steuer-Gate 36B der entsprechende Bereich 72C von den Abmessungen her größer als ein Bereich 72B, der durch Anlegen eines 18 V-Impulses an das Steuer-Gate 36A und eines 9 V-Impulses an das Steuer-Gate 36B erhalten wird, wobei jedoch erwartet wird, dass sich das Zentrum beider Bereiche 72 am gleichen Ort, näher am Steuer-Gate 36A, befindet.
In dieser Ausführungsform ist die Lese-Schreib-Einheit 60 imstande, den genauen Ort des geladenen Bereichs innerhalb der Nitridschicht 28 zu steuern. In dem in 4 gezeigten Beispiel ist ein Bereich 72E näher am Steuer-Gate 36B als ein Bereich 72D. Der Bereich 72D wird durch Anlegen eines 18 V-Impulses an Steuer-Gate 36B und eines 12 V-Impulses an Steuer-Gate 36A erhalten, während der Bereich 72E durch Anlegen eines 22 V-Impulses an Steuer-Gate 36B und eines 8 V-Impulses an Steuer-Gate 36A erhalten wird. In diesem Beispiel ist aufgrund der gleichen Gesamtspannung, die von der Lese-Schreib-Einheit 60 angelegt wird (30 V in diesem Beispiel) die Größe beider Bereiche gleich. Der Bereich 72E ist jedoch näher am Steuer-Gate 36B, nämlich aufgrund des höheren Spannungsimpulses, der von der Lese-Schreib-Einheit 60 an dieses Steuer-Gate angelegt wird.
Ebenso gut ist die Lese-Schreib-Einheit 60 imstande, durch entsprechende Kombination der Bitleitungsabtastung, die durch die verschiedenen Ladungsbereiche repräsentierten Daten auszulesen.
Die vorstehenden Konstellationen der Ladungsbereiche und die Programmier- und Ausleseschemata, in 2 bis 4 gezeigt, sind lediglich als Beispiele dargestellt. In alternativen Ausführungsformen können andere geeignete Ladungsbereichskonstellationen und andere geeignete Programmier- und Ausleseschemata verwendet werden.
Die Beispiele in 3 und 4 geben Ausführungsformen wieder, bei denen die Menge der in einem bestimmten Bereich eingeschlossenen Ladung einen bestimmten Datenwert repräsentiert. In anderen Ausführungsformen werden die Datenwerte durch jeweilige Orte des geladenen Bereichs in der CT-Schicht repräsentiert. Der Ort der Ladung kann gemessen werden, beispielsweise anhand der Schwerpunktlage von 90% der Ladung in einem gegebenen Bereich oder anhand eines anderen geeigneten Maßes. Beispielsweise programmiert die Lese-Schreib-Einheit 60 im Nominalzustand die Vorrichtung 23 mit Bereichen 72, 72A, 72B und 72D, wie in 4 gezeigt. In diesem Beispiel wird der geladene Bereich 72D durch Anlegen von 18 V an Gate 36A und 12 V an Gate 36B erhalten.
In einer Ausführungsform legt die Lese-Schreib-Einheit 60 für einen bestimmten geladenen Bereich vorher einen Satz möglicher Orte in der CT-Schicht fest, wobei jeder Ort in dem Satz einen jeweiligen Datenwert repräsentiert. Die Lese-Schreib-Einheit programmiert einen gegebenen Datenwert durch Erzeugen des geladenen Bereichs an dem Ort, der diesem gegebenen Datenwert entspricht.
Dementsprechend legt die Lese-Schreib-Einheit 60 einen anderen Ort des Bereichs 72E (in Bezug auf 72D) fest, indem sie die am Gate 36A anliegende Spannung von 18 V auf 22 V und die Spannung am Gate 36B von 12 V auf 8 V ändert. In dieser Ausführungsform bleibt der Gesamtspannungsbetrag im Wesentlichen konstant (z. B. 30 V), und folglich ist die Ladungsmenge identisch, jedoch repräsentiert jeder Bereich einen anderen Datenwert.
In einer weiteren Ausführungsform können die offenbarten Techniken angewendet werden, um eine Kombination aus verschiedenem Ort und verschiedener Ladungsmenge bereitzustellen. Diese Kombination ermöglicht zusätzliche Datenwerte in einem bestimmten Gebiet und erzielt somit eine höhere Speicherdichte in diesen Gebieten.
Beispielsweise können die offenbarten Techniken angewendet werden, um die Ladung zwischen den Bereichen 72B und 72C zu modifizieren. In diesem Beispiel ändert die Lese-Schreib-Einheit 60 die Spannung, die am Gate 36A anliegt, von 18 V auf 22 V und die Spannung, die am Gate 36B anliegt, von 9 V auf 11 V. Dadurch nimmt die Ladungsmenge zu (z. B. ist der Bereich 72C größer als der Bereich 72B), sodass in der Vorrichtung 23 der Datenwert lokal verändert wird.
In anderen Ausführungsformen programmiert die Lese-Schreib-Einheit die Vorrichtung 23 durch Anlegen einer Spannung an andere Anschlüsse (und eben nicht das Steuer-Gate) der Vorrichtung, wie etwa an die Source- oder Drain-Anschlüsse, um in der CT-Schicht geladene Bereiche zu erzeugen.
Weitere Überlegungen zum Auslesen
Die Vorrichtung 23 kann eine SLC-Vorrichtung (SLC = Single-Level Cell) umfassen, die ein Bit pro Zelle und folglich zwei Programmierpegel umfasst, oder eine MLC-Vorrichtung (MLC = Multi-Level Cell), die zwei Bits pro Zelle und mehr als zwei Programmierpegel umfasst. Die folgende Beschreibung nimmt der Klarheit wegen hauptsächlich auf SLC-NVMs (Single-Level Cell-NVMs) Bezug. Die nachstehend beschriebenen Prinzipien können jedoch ebenso gut bei MLC-NVMs (Multi-Level Cell-NVMs) verwendet werden.
Ein SLC-NVM kann gelöscht oder programmiert werden, und eine solche Zelle kann unter Verwendung einer Lesespannung V_R, die zwischen den Pegeln zum Löschen und Programmieren eingestellt ist, ausgelesen werden. Wenn eine bestimmte Zelle unter Verwendung des vorstehenden Schemas ausgelesen wird, werden die anderen Zellen in der Struktur durch Anlegen einer Durchgangsspannung V_pass vorgespannt, sodass sie ungeachtet ihres Programmierzustandes (programmiert oder gelöscht) leiten.
Die offenbarten Techniken, die zwischen benachbarten Speicherzellen C1 und C2 einen zusätzlichen Ladungszwischenbereich S (zum Speichern von Daten zusätzlich zur Einzelprogrammierung jeder Zelle) platzieren, werden nun genauer betrachtet.
(Mit Bezug auf das vorstehende Beispiel von 3: Die Zellen C1 und C2 entsprechen den Steuer-Gates 36A bzw. 36B, und der Ladungszwischenbereich S entspricht dem Ladungsbereich 68B.) Der Ladungszwischenbereich S bewirkt eine Verschiebung der Zellenspannung von C1 und erfordert daher eine höhere Durchgangsspannung.
5A ist eine Graphik, die Schwellenspannungspegel eines SLC-NVM ohne Ladungszwischenbereiche gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie vorstehend erwähnt, wird eine Lesespannung V_R 78 für eine gegebene Zelle zwischen einem Löschpegel 74 (als „E” eingezeichnet) und einem Programmierpegel 76 (als „P” eingezeichnet) eingestellt.
5B ist eine Graphik, die Schwellenspannungspegel eines SLC-NVM ohne Ladungszwischenbereiche gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wenn eine bestimmte Zelle unter Verwendung des Schemas von 5B ausgelesen wird, werden die anderen Zellen in der Struktur durch Anlegen einer Durchgangsspannung V_pass 80, die auf einen höheren Spannungspegel als der Programmierpegel 76 (als „P” eingezeichnet) eingestellt wird, vorgespannt, sodass sie ungeachtet ihres Programmierzustandes (programmiert oder gelöscht) leiten.
5C ist eine Graphik, die Schwellenspannungspegel eines SLC-NVM mit Ladungszwischenbereichen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. In 5C sind der Löschpegel E 74 und der Programmierpegel P 76 mit Kreisen gekennzeichnet, wenn in der Nitridschicht 28 kein Ladungszwischenbereich vorhanden ist. Eine Durchgangsspannung V_pass 80 für dieses Szenario ist mit V_pass gekennzeichnet. Die Pegel E' 84 und P' 86 (mit Quadraten gekennzeichnet) bezeichnen den Löschpegel bzw. den Programmierpegel, wenn zwischen den Zellen C1 und C2 der Ladungszwischenbereich S vorhanden ist. Die Durchgangsspannung für dieses Szenario ist mit V_pass' 82 gekennzeichnet.
Wie in 5C gezeigt, verschiebt die Bildung von Ladungszwischenbereichen die Programmier- und Löschpegel vom Löschpegel E 74 und Programmierpegel P 76 zum Löschpegel E' 84 bzw. Programmierpegel P' 86. Dadurch korrigiert die Lese-Schreib-Einheit 60 typischerweise die Einstellung der Durchgangsspannung, nämlich von der Durchgangsspannung V_pass 80 zur Durchgangsspannung V_pass' 82.
6 ist eine Graphik, die eine Schwellenspannungsverteilung in einem Array eines SLC-NVM mit Ladungszwischenbereichen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Der Löschpegel E 90 und der Programmierpegel P 94 repräsentieren die Verteilung der Lösch- bzw. Programmierpegel, wenn keine Ladungszwischenbereiche vorhanden sind. Der Löschpegel E' 92 und der Programmierpegel P' 96 repräsentieren die Verteilung der Lösch- bzw. Programmierpegel bei Vorhandensein von Ladungszwischenbereichen. Diese Verteilung kann durch Abwandlungen bewirkt werden, die während der Herstellung der Vorrichtung, durch Störungen beim Programmier- und/oder Löschvorgang, durch einen Schwellenspannungsdrift im Laufe der Zeit oder durch irgendwelche anderen Gründe hervorgerufen werden.
Bei Betrachtung einer Gruppe von Speicherzellen statt einer einzelnen Zelle ergeben die zwei Möglichkeiten (Vorhandensein oder Nichtvorhandensein von Ladungszwischenbereichen) insgesamt vier mögliche Programmier- und Löschpegel-Verteilungen statt zweien (z. B. E, E', P, P' statt E, P). Typischerweise werden die Daten, die durch den Ladungszwischenbereich S repräsentiert werden, durch Vorspannen der anderen (von C1 und C2 verschiedenen) Zellen in der Struktur mittels V_pass', wie in 5C, ausgelesen.
Ein Auslesen von S durch die Lese-Schreib-Einheit 60 kann auf verschiedene Art und Weise erfolgen. In einer Ausführungsform wird die Zelle C2 unter Verwendung von V_R ausgelesen, während an der Zelle C1 V_pass' anliegt, sodass V_pass' > V_pass. In einer weiteren Ausführungsform wird eine Kombination von Lesespannungen sowohl an C1 als auch an C2 angelegt, beispielsweise indem V_pass an C1 und V_R an C2 angelegt wird. Das Nettoergebnis der zwei Implementierungen für S ist ähnlich.
Es wird nun der Fall von drei benachbarten Zellen C1, C2 und C3 (z. B. Steuer-Gates 36A bis 36C von 3) genauer betrachtet, bei dein zwischen C1 und C2 ein Ladungszwischenbereich S1 (z. B. der Ladungsbereich 68B von 3) gebildet ist und zwischen C2 und C3 ein Ladungszwischenbereich S2 (z. B. Ladungsbereich 68D von 3) gebildet ist. Eine zugrunde liegende Annahme ist, dass der Ladungszwischenbereich S1 mit einer der Zellen C1 und C2 enger verbunden ist. Mit anderen Worten, es wird angenommen, dass es bei einem Auslesen von C1 und C2 möglich ist, zu identifizieren, ob S1 oder S2 vorhanden ist.
Wenn die genannte Voraussetzung nicht gilt, besteht eine mögliche Lösung darin, nur alle zwei Zellen einen Ladungszwischenbereich zu bilden. Beispielsweise werden bei einer Kaskade von Speicherzellen C1, C2, ..., C8 nur zwischen C1 und C2, zwischen C3 und C4, zwischen C5 und C6 und zwischen C7 und C8 Ladungszwischenbereiche gebildet (die zusätzliche Daten speichern).
Daher versteht sich, dass die vorstehend beschriebenen Ausführungsformen als Beispiele angeführt werden, und dass die vorliegende Erfindung nicht auf das beschränkt ist, was hierin vorstehend besonders gezeigt und beschrieben worden ist. Vielmehr schließt der Umfang der vorliegenden Erfindung sowohl Kombinationen und Teilkombinationen der verschiedenen hierein vorstehend beschriebenen Merkmale als auch Variationen und Modifikationen davon ein, die für den Fachmann nach Lektüre der vorhergehenden Beschreibung naheliegen, und die im Stand der Technik nicht offenbart sind. Dokumente, die durch Bezugnahme in die vorliegende Patentanmeldung aufgenommen werden, sind als ein integraler Teil der Anmeldung anzusehen, außer dass in dem Ausmaß, in dem jegliche Begriffe in diesen aufgenommenen Dokumenten in einer Weise definiert sind, die mit den explizit oder implizit erfolgten Definitionen in Konflikt steht, nur die Definitionen in der vorliegenden Patentschrift berücksichtigt werden sollen.

Claims

Vorrichtung, umfassend: einen Speicher mit einer Vielzahl von Gates, die an eine gemeinsame Ladungsfallenschicht (Charge-Trap-Schicht) gekoppelt sind; und eine Lese-Schreib-Einheit, die konfiguriert ist, um den Speicher zu programmieren und auszulesen, indem sie einen Satz elektrisch geladener Bereiche in der gemeinsamen Ladungsfallenschicht erzeugt bzw. ausliest, wobei mindestens ein bestimmter Bereich in dem Satz nicht eindeutig einem einzigen der Gates zugeordnet ist.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um den bestimmten Bereich durch gleichzeitiges Anlegen von Programmierspannungen an mehrere Gates zu erzeugen.
Vorrichtung nach Anspruch 2, wobei die Lese-Schreib-Einheit konfiguriert ist, um eine Position des bestimmten Bereichs relativ zu den Gates durch Einstellen entsprechender Amplituden der Spannungen, die an die mehreren Gates angelegt werden, zu steuern.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um durch gleichzeitiges Anlegen von Lesespannungen an mehrere Gates Daten aus dem bestimmten Bereich auszulesen.
Vorrichtung nach Anspruch 1, wobei der bestimmte Bereich während eines Herstellungsprozesses der Vorrichtung erzeugt wird.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um den bestimmten Bereich zur Verbesserung der Ladungserhaltung in benachbarten, elektrisch geladenen Bereichen zu erzeugen, deren Ladungsniveaus gespeicherte Daten repräsentieren.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um durch Ändern einer elektrischen Ladungsmenge in dem bestimmten Bereich einen Wärmekoeffizienten der Vorrichtung zu modifizieren.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um während einer Lebensdauer des Speichers eine elektrische Ladungsmenge in dem bestimmten Bereich zu modifizieren.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um in dem bestimmten Bereich Daten zu speichern, und zwar durch Erzeugen eines die Daten repräsentierenden elektrischen Ladungsniveaus in dem bestimmten Bereich.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um in dem bestimmten Bereich Daten zu speichern, und zwar durch Positionieren des bestimmten Bereichs an einem Ort in der gemeinsamen Ladungsfallenschicht, der die Daten repräsentiert.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um eine erste Anzahl der elektrisch geladenen Bereiche zu erzeugen, die größer als eine zweite Anzahl der Gates ist, die über der gemeinsamen Ladungsfallenschicht gebildet sind.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um die elektrisch geladenen Bereiche mit einem ersten durchschnittlichen Zwischenraum zu erzeugen, der kleiner als ein zweiter durchschnittlicher Zwischenraum zwischen den über der gemeinsamen Ladungsfallenschicht gebildeten Gates ist.
Vorrichtung nach Anspruch 1, wobei die Lese-Schreib-Einheit konfiguriert ist, um die elektrisch geladenen Bereiche durch Anlegen von Programmierspannungen an Transistoranschlüsse, die von den Gates verschieden sind, zu erzeugen.
Verfahren, umfassend: Bereitstellen eines Speichers, der eine Vielzahl von Gates umfasst, die an eine gemeinsame Ladungsfallenschicht (Charge-Trap-Schicht) gekoppelt sind; und Programmieren und Auslesen des Speichers durch Erzeugen und Auslesen eines Satzes elektrisch geladener Bereiche in der gemeinsamen Ladungsfallenschicht, wobei mindestens ein bestimmter Bereich in dem Satz nicht eindeutig einem einzigen Gate zugeordnet ist.
Verfahren nach Anspruch 14, wobei ein Erzeugen des bestimmten Bereichs ein gleichzeitiges Anlegen von Programmierspannungen an mehrere Gates umfasst.
Verfahren nach Anspruch 15, wobei ein Erzeugen des bestimmten Bereichs ein Steuern einer Position des bestimmten Bereichs relativ zu den Gates durch Einstellen entsprechender Amplituden der Spannungen, die an die mehreren Gates angelegt werden, umfasst.
Verfahren nach Anspruch 14, wobei ein Auslesen des Speichers ein Auslesen von Daten aus dem bestimmten Bereich durch gleichzeitiges Anlegen von Lesespannungen an mehrere Gates umfasst.
Verfahren nach Anspruch 14, wobei ein Programmieren des Speichers ein Erzeugen des bestimmten Bereichs zur Verbesserung der Ladungserhaltung in benachbarten, elektrisch geladenen Bereichen umfasst, deren Ladungsniveaus gespeicherte Daten repräsentieren.
Verfahren nach Anspruch 14, wobei ein Programmieren des Speichers ein Speichern von Daten in dem bestimmten Bereich durch Erzeugen einer die Daten repräsentierenden, elektrischen Ladungsmenge in dem bestimmten Bereich umfasst.
Verfahren nach Anspruch 14, wobei ein Programmieren des Speichers ein Positionieren des bestimmten Bereichs an einem Ort in der gemeinsamen Ladungsfallenschicht, der die Daten repräsentiert, umfasst.