DE112012007149T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012007149T5
DE112012007149T5 DE112012007149.2T DE112012007149T DE112012007149T5 DE 112012007149 T5 DE112012007149 T5 DE 112012007149T5 DE 112012007149 T DE112012007149 T DE 112012007149T DE 112012007149 T5 DE112012007149 T5 DE 112012007149T5
Authority
DE
Germany
Prior art keywords
transistor
strength
metal spacer
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012007149.2T
Other languages
English (en)
Other versions
DE112012007149T8 (de
DE112012007149B4 (de
Inventor
Atsushi Tanida
Rintaro Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112012007149T5 publication Critical patent/DE112012007149T5/de
Publication of DE112012007149T8 publication Critical patent/DE112012007149T8/de
Application granted granted Critical
Publication of DE112012007149B4 publication Critical patent/DE112012007149B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung (2) umfasst einen Transistor (3), Zuleiterrahmen (8a, 8b), einen Metallabstandshalter (4), eine Oberfläche, die durch ein erstes Bindungsmaterial (5) an den Transistor (3) gebunden ist und die andere Oberfläche, die durch ein zweites Bindungsmaterial (6) an den Leiterrahmen (8a) gebunden ist, und einen Kunststoffverguss (13). Der Kunststoffverguss (13) verpackt den Transistor (3) und den Metallabstandshalter (4). Eine Oberfläche von jedem der Zuleiterrahmen (8a, 8b) ist an den Kunststoffverguss (13) angefügt. Gemäß dem oben genannten Aufbau tritt ein Riss in dem zweiten Bindungsmaterial (6) früher auf als in dem ersten Bindungsmaterial (5), wenn auf das Halbleiterelement (2) wiederholt Belastungen einwirken. Die Belastungen werden an dem ersten Bindungsmaterial (5) abgepuffert.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung. Insbesondere betrifft die vorliegende Erfindung eine Halbleitervorrichtung mit einem Halbleiterelement, das mit Kunststoff vergossen ist, wobei das Halbleiterelement an einen Zuleiterrahmen bzw. Lead Frame gebunden ist, der an einer gegossenen Oberfläche freiliegt. Eine solche Halbleitervorrichtung kann als eine Halbleiterkarte oder ein Halbleiterpaket bezeichnet werden.
  • Hintergrund der Erfindung
  • Bei einem Inverter und einem Spannungswandler, die dazu ausgestaltet sind, einen Motor anzusteuern, um ein elektrisches Automobil zu bewegen, liegt ein Fall vor, dass eine Halbleitervorrichtung (ein Halbleiterpaket) verwendet wird, die ein Halbleiterelement aufweist, das einen großen Strombetrag führt und mit Kunststoff vergossen ist (vgl. Offenlegungsschrift der japanischen Patentanmeldung JP 2006-179655 ). Ein typisches Beispiel eines solchen Halbleiterelements ist ein Transistor, der in einem Schaltkreis verwendet wird. Nachstehend wird ein Block aus Kunststoff, in dem ein Halbleiterelement eingegossen ist, ebenso als ein „Kunststoffverguss” bezeichnet. Der Kunststoffverguss wird durch ein Umspritzen bzw. Spritzguss gebildet. An beiden Seiten des Kunststoffvergusses sind jeweils Metallplatten angefügt, die als Zuleiterrahmen bezeichnet werden. Das Halbleiterelement ist innerhalb des Kunststoffvergusses an jeden der Zuleiterrahmen gebunden. Der Zuleiterrahmen wird zuweilen als eine Elektrode verwendet, und sie wird ebenso lediglich als Wärmesenke verwendet. Typischerweise wird ein Lötmaterial zur Bindung zwischen dem Zuleiterrahmen und dem Halbleiterelement verwendet. Allerdings können andere Materialien, wie beispielsweise Nickel-Nanopartikel, als das Lötmaterial für die Bindung verwendet werden. Nachstehend wird ein Material zur Bindung des Zuleiterrahmen und des Halbleiterelements als „Bindungsmaterial” bezeichnet.
  • Ein Halbleiterelement ist zum Zwecke des Schutzes des Halbleiterelements von äußerer Verschmutzung und Feuchtigkeit und zur Unterdrückung von ermüdenden Beeinträchtigungen eines Bindungsmaterials, das eine Bindung zwischen dem Halbleiterelement und dem Zuleiterrahmen herstellt, mit Kunststoff vergossen. Da das Halbelement und der Zuleiterrahmen verschiedene Wärmeausdehnungkoeffizienten aufweisen, werden in einem Wärmezyklus wiederholt Belastungen auf das Bindungsmaterial aufgebracht, die durch das Halbleiterelement erzeugt werden. Eine Verformung des Halbleiterelements und des Leiterrahmens kann durch Eingießen eines Teils des Zuleiterrahmens und des Halbleiterelements mit dem Kunststoff unterdrückt werden. Demzufolge wird die Belastung, die auf das Bindungsmaterial aufgebracht wird, unterdrückt und demzufolge wird die ermüdende Beeinträchtigung des Bindungsmaterials unterdrückt.
  • Kurzfassung der Erfindung
  • Selbst wenn das Gießen mit dem Kunststoff durchgeführt worden ist, wird die ermüdende Beeinträchtigung graduell weiterentwickelt. In einigen Fällen kann in dem Bindungsmaterial, das eine Bindung zu einem Halbleiterelement herstellt, ein Riss entstehen, wenn sich die ermüdende Beeinträchtigung auf ein bestimmtes Niveau weiterentwickelt hat. Der Riss, der in dem Bindungsmaterial in Kontakt mit dem Halbleiterelement erzeugt wurde, kann einen nachteiligen Effekt auf das Halbleiterelement haben. Demzufolge stellt die vorliegende Beschreibung selbst dann, wenn die ermüdende Beeinträchtigung sich zu einem Ausmaß weiterentwickelt hat, das eine Wahrscheinlichkeit, dass der Riss in dem Bindungsmaterial erzeugt wird, erhöht ist, eine Technologie zur Reduzierung des Einflusses eines Auftretens von Rissen, die an den Halbleiterelement auftreten, bereit.
  • Falls das Bindungsmaterial an einem anderen Ort als an jenem Ort bricht, an dem das Halbleiterelement direkt in Kontakt steht, steigt in Bezug auf einen Strompfad ein elektrischer Widerstand an, allerdings ist ein Einfluss, der aufgrund des Bruches auf das Halbleiterelement auftritt, klein. Gemäß der Technologie, die in der vorliegenden Beschreibung offenbart wird, ist demzufolge ein Metallabstandshalter zwischen einem Halbleiterelement und einem Zuleiterrahmen vorgesehen. Zunächst werden das Halbleiterelement und der Metallabstandshalter durch ein erstes Bindungsmaterial gebunden und der Metallabstandshalter und der Zuleiterrahmen werden durch ein zweites Bindungsmaterial gebunden. Ein Material dessen Festigkeit niedriger als die Festigkeit des ersten Bindungsmaterials ist, wird als das zweite Bindungsmaterial verwendet. Ferner kann der Metallabstandshalter ein leitfähiger Metallblock oder eine Metallplatte sein.
  • Gemäß dem oben genannten Aufbau tritt in dem Bindungsteil zwischen dem Zuleiterrahmen und dem Metallabstandshalter früher ein Riss auf als in dem Bindungsteil zwischen dem Halbleiterelement und dem Metallabstandshalter, wenn zwischen dem Halbleiterelement und dem Zuleiterrahmen wiederholt Belastungen einwirken. Allerdings verursacht der Riss, der in dem Bindungsteil zwischen dem Zuleiterrahmen und dem Metallabstandshalter auftritt, keinen Schaden an dem Halbleiterelement. Wenn anderenfalls ein Schaden an dem Halbleiterelement verursacht wird, ist der Schaden gering. Selbst wenn ein elektrischer Widerstand aufgrund eines Schadens zunimmt, der durch das Bindungsteil zwischen dem Zuleiterrahmen und dem Metallabstandshalter verursacht wird, ist daher der Einfluss, der auf das Halbleiterelement einwirkt, klein. Ferner wird ein Verzug bzw. Verbiegen, das durch eine Differenz zwischen dem Wärmeausdehnungskoeffizienten des Zuleiterrahmens und dem Wärmeausdehnungskoeffizienten des Halbleiterelements verursacht wird, durch das gebrochene Bindungsteil aufgenommen. Demzufolge wird die Belastung an dem Bindungsteil zwischen dem Halbleiterelement und dem Metallabstandshalter abgepuffert, was zu einer geringeren Wahrscheinlichkeit führt, dass das Bindungsteil bricht.
  • Mit anderen Worten, wird bei der Technik, die in der vorliegenden Beschreibung offenbart ist, unter dem Halbleiterelement und einem Zuleiterrahmen ein relativ schwaches Bindungsteil an einer Position bereitgestellt, die nicht mit einem Halbleiterelement in Kontakt ist, sodass verursacht wird, dass ein Riss zunächst in dem Bindungsteil erzeugt wird. Ein solcher Aufbau schützt das Bindungsteil, das mit dem Halbleiterelement in Kontakt ist, und demzufolge wird ein Einfluss auf das Halbleiterelement durch den Riss, der durch die Ermüdungsbeeinträchtigung erzeugt wird, unterdrückt.
  • Gemäß der Technik, die in der vorliegenden Beschreibung offenbart ist, wird ein Material mit niedrigerer Festigkeit als der Festigkeit des ersten Bindungsmaterials für das zweite Bindungsmaterial verwendet. In diesem Fall bedeutet die „Festigkeit” hier eine Festigkeit gegen eine Belastungskonzentration und kann physikalisch durch einen von zwei verschiedenen Indizes definiert sein. Eine Definition ist durch eine Lebensdauerbestimmung basierend auf einem vorbestimmten Kriterium bestimmt. Die Lebensdauerbestimmung kann durch einen Langzeittest und/oder eine Simulation spezifiziert werden. Beispielsweise wird ein Test durchgeführt, bei dem eine Last auf ein Bindungsmaterial unter vorbestimmter Temperatur und Lastbedingungen wiederholt aufgebracht wird, und es wird bestimmt, dass ein Bindungsmaterial eine höhere Festigkeit aufweist, wenn die Anzahl der Lastaufbringungen bevor ein Riss auftritt, größer ist. Es ist zu beachten, dass es keinen Langzeittest gibt, der allgemein für alle Halbleitervorrichtungen üblich ist, und daher wird eine Testbedingung übereinstimmend mit einer Umgebung bestimmt, in welcher die Halbleitervorrichtung verwendet wird.
  • Die andere Definition hinsichtlich der „Festigkeit” ist eine Definition gemäß einer Größe der Streckgrenze (Streckbelastung). Die größere Streckgrenze bedeutet die höhere Festigkeit eines Bindungsmaterials. Im Falle eines Metalls, dessen Streckgrenze nicht definiert werden kann, kann die Streckgrenze anstatt dessen durch 0,2% der Dehngrenze ersetzt werden. Die „0,2%-Dehngrenze” ist im Hinblick auf ein Metall, das keine klare Fließgrenze aufweist, durch eine Belastung definiert, bei der ein Verformungsbetrag 0,2% erreicht hat. Das Einsetzen eines Wertes von 0,2% der Dehngrenze als Ersatz für die Streckgrenze für das Metall, das keine klare Fließgrenze aufweist, ist eine übliche Technik, die in einem technischen Gebiet der Werkstoffmechanik weit verbreitet üblich ist. In der vorliegenden Beschreibung wird die „0,2%-Dehngrenze” ebenso als ein Typ der „Streckgrenze” behandelt.
  • Ob die Lebensdauerbestimmung (beispielsweise ein Ergebnis des Langzeittests) einzusetzen ist, oder die Streckgrenze als die „Festigkeit” einzusetzen ist, hängt von einer Umgebung ab, in welcher eine Halbleitervorrichtung verwendet wird. Es wird bevorzugt, die Festigkeit durch die Lebensdauerbestimmung in einer Umgebung zu bestimmen, in der eine mittlere wiederholende Belastung mit kleiner Abweichung kontinuierlich aufgebracht wird. Andererseits wird in einer Umgebung, in der eine Abweichung einer Belastung relativ groß ist, und ebenso dort, wo eine hohe Wahrscheinlichkeit besteht, dass ein Bindungsmaterial durch eine einmal für wenige Wiederholungen ohne lange Dauer aufgebrachte große Belastung brechen kann, bevorzugt, die Belastung durch die Streckgrenze zu bestimmen. Anderenfalls ist es ebenso geeignet, die Festigkeit zu bestimmen, indem eine bestimmte Bewertungsfunktion durch Vereinen der Lebensdauerbestimmung und der Streckgrenze aufzustellen. Es sei nochmals erwähnt, dass kein einzelnes Kriterium für die „Festigkeit” besteht, und, dass die „Festigkeit” in der Technologie, die in der vorliegenden Beschreibung offenbart ist, nicht notwendigerweise ein bestimmtes Kriterium ist. Ein technisches Konzept, das in der vorliegenden Beschreibung offenbart wird, besteht darin, als zweites Bindungsmaterial eine Substanz auszuwählen, die durch eine wiederholte Belastung, die durch Wärme eines Halbleiterelements erzeugt wird, mit einer hohen Wahrscheinlichkeit früher als ein erstes Bindungsmaterial bricht.
  • Das erste und zweite Bindungsmaterial können aus unterschiedlichen Arten von Lötmaterialen bestehen, oder sie können ein anderes Bindungsmaterial als Lötmaterialien sein. In einem technischen Gebiet der Halbleitervorrichtungen werden Bindungsmaterialien einschließlich der Lötmaterialien kollektiv als „Gussbindung” bezeichnet. Die Gussbindung enthält zusätzlich zu den Lötmaterialien Nickelnanopartikel und/oder Silbernanopartikel. Ferner kann das Bindungsmaterial ein Einfügungsmaterial sein, das beim Diffusionsschweißen verwendet wird. Das heißt im Falle des Diffusionsschweißens kann ein Bindungsabschnitt, an dem das Einfügungsmaterial selbst diffundiert, in der vorliegenden Beschreibung in dem „Bindungsmaterial” umfasst sein.
  • Einzelheiten der Technologie, die in der vorliegenden Beschreibung offenbart sind, und weitere Verbesserungen werden in „Beschreibung der Ausführungsformen” untenstehend beschrieben.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische perspektivische Ansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 ist eine Schnittansicht entlang einer Linie II-II in 1;
  • 3 ist ein Graph, der ein Beispiel der Streckgrenze (0,2%-Dehngrenze) eines ersten Bindungsmaterials, eines zweiten Bindungsmaterials und einer Oberflächenelektrode eines Elements zeigt;
  • 4 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform; und
  • 5 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
  • Beschreibung der Ausführungsformen
  • 1 zeigt eine schematische perspektivische Ansicht einer Halbleitervorrichtung 2 gemäß einer ersten Ausführungsform. 2 zeigt eine Schnittansicht entlang einer Linie II-II aus 1. Die Halbleitervorrichtung 2 wird für einen Schaltkreis eines Inverters verwendet, der dazu ausgestaltet ist, einem Motor Strom zuzuführen, um z. B. ein elektrisches Automobil zu bewegen. Die Halbleitervorrichtung 2 umfasst einen Aufbau, bei der ein Transistor 3 mit Kunststoff vergossen ist. Der Transistor 3 ist ein MOS-Transistor, der beispielsweise ein SiC-Substrat oder ein IGBT verwendet. Der Transistor 3 entspricht einem Beispiel eines Halbleiterelements.
  • Ein Epoxid basierendes Material mit hoher Festigkeit wird beispielsweise für den Kunststoff verwendet, in dem der Transistor 3 vergossen wird. Der gesamte Kunststoff, in dem der Transistor 3 vergossen wird, wird als ein Kunststoffverguss 13 bezeichnet. Der Kunststoffverguss 13 ist in einer Quaderform ausgebildet, und Zuleiterrahmen 8a und 8b (Elektrodenplatten) sind an den breitesten Oberflächen des Quaders fixiert. Wie in 2 klar dargestellt ist, ist ein halber Abschnitt von jedem von den Zuleiterrahmen 8a und 8b in dem Kunststoffverguss 13 in einer Dickenrichtung eingebettet. Die Zuleiterrahmen 8a und 8b sind Leiter (Metall), und sie sind mit einem Emitter und einem Kollektor (oder einem Drain und einem Source) des Transistors 3 verbunden. Der Emitter und der Kollektor des Transistors 3 liegen an einer Oberfläche des Transistors 3 frei. Ein leitfähiges Teil, das an einer Oberfläche des Transistors 3 freiliegt, kann als eine Oberflächenelektrode bezeichnet werden. Die Zuleiterrahmen 8a und 8b entsprechen Elektrodenanschlüssen der Transistoren 3 zur Verbindung mit einer externen Vorrichtung. Ferner erstreckt sich eine Steuerelektrode 19 des Transistors 3 außerhalb des Kunststoffvergusses 13. Da ein großer Strom in den Zuleiterrahmen 8a und 8b fließt, die mit dem Emitter und dem Kollektor verbunden sind, werden Metallplatten (Zuleiterrahmen) mit einer großen Fläche für diese Elektroden verwendet, und da kein großer Strom in die Steuerelektrode 19 fließt, die mit einem Gate verbunden ist, werden dünne Metallbügel für die Steuerelektrode 19 verwendet.
  • Wie in 2 gezeigt ist, ist eine Oberfläche (eine Oberflächenelektrode), die dem Emitter (oder dem Kollektor) des Transistors 3 entspricht, über ein erstes Lötmaterial 5 an den Zuleiterrahmen 8 gebunden. Eine andere Oberfläche (eine Oberflächenelektrode), die dem Kollektor (oder dem Emitter) des Transistors 3 entspricht, ist über das erste Lötmaterial 5 an eine Oberfläche eines Metallabstandshalters 4 gebunden. Die andere Oberfläche des Metallabstandshalters 4 ist über ein zweites Lötmaterial 6 an den anderen Zuleiterrahmen 8a gebunden. Mit anderen Worten ist der Metallabstandshalter 4 zwischen dem Zuleiterrahmen 8a und dem Transistor 3 positioniert, wobei eine Oberfläche des Metallabstandshalters 4 durch das erste Lötmaterial 5 an den Transistor 3 gebunden ist, und die andere Oberfläche der gegenüberliegenden Seite der einen Oberfläche des Metallabstandshalters 4 durch das zweite Lötmaterial 6 an den Zuleiterrahmen 8a gebunden ist. Wie später ausführlich beschrieben wird, ist eine Festigkeit des zweiten Lötmaterials 6 niedriger als eine Festigkeit des ersten Lötmaterials 5. Der Metallabstandshalter 4 ist zwischen dem Transistor 3 und dem Zuleiterrahmen 4a eingefügt, um das Lötmaterial an einer Position zu verwenden, die mit dem Transistor 3 nicht in Kontakt steht. Danach wird das zweite Lötmaterial 6 mit geringerer Festigkeit an der Position verwendet, die mit dem Transistor 3 nicht in Kontakt steht.
  • Der Metallabstandshalter 4 spielt ebenso eine Rolle zum Auffüllen eines Abstands zwischen dem Transistor 3 und dem Kunststoffverguss 13, da eine Dicke des Kunststoffvergusses 13 im Vergleich zu einer Dicke des Transistors 3 relativ groß ist. Der Metallabstandshalter 4 ist ein leitfähiger Metallblock oder eine Metallplatte. Ein Lötmaterial an jeder Position kann ebenso als ein Bindungsmaterial, das Material an beiden Seiten des Lötmaterials bindet, bezeichnet werden.
  • Wie obenstehend beschrieben ist, wird das Material mit niedrigerer Festigkeit als der Festigkeit des ersten Lötmaterials 5 als das zweite Lötmaterial 6 verwendet. 0,2% Dehngrenze wird als ein Kriterium für die „Festigkeit” eingesetzt. Ein Sn-Cu-Lötmaterial ist als ein Material bekannt, dessen 0,2%-Dehngrenze relativ niedrig ist. Das Sn-Cu-Lötmaterial ist eine Legierung, die Zinn (Sn) als einen Hauptbestandteil umfasst und Kupfer (Cu) in einer Spurenmenge bis zu 0,7 (Gewichtsprozent) umfasst. Weitere Stellvertreter für das erste Lötmaterial 5 sind ein Sn-Sb-Lötmaterial und ein Zn-Al-Lötmaterial als Beispiel. Das Sn-Sb-Lötmaterial ist eine Legierung, die Zinn (Sn) als einen Hauptbestandteil umfasst und Antimon (Sb) mit 5 bis 13 (Gewichtsprozent) umfasst. Das Zn-Al-Lötmaterial ist eine Legierung, die Zink (Zn) als einen Hauptbestandteil umfasst, und Aluminium (Al) mit etwa 4 bis 6 (Gewichtsprozent) umfasst. Die 0,2%-Dehngrenze sowohl von dem Sn-Sb-Lötmaterial als auch von dem Zn-Al-Lötmaterial ist höher als die 0,2%-Dehngrenze des Sn-Cu-Lötmaterials.
  • 3 zeigt einen Graph, der schematisch eine Differenz der 0,2%-Dehngrenze unter den Oberflächenelektroden des Transistors 3 und den Lötmaterialien ausdrückt. Die Oberflächenelektrode des Transistors 3 ist eine Elektrode, die an einer Oberfläche eines Chips des Transistors 3 freiliegt. Die Oberflächenelektrode besteht typischerweise aus einer Al-Si-Legierung (einer Aluminium-Silizium-Legierung). In einem Koordinatensystem in 3 stellt eine vertikale Achse eine 0,2%-Dehngrenze dar und eine laterale Achse stellt eine Temperatur dar. Ein Graph G1 stellt eine 0,2%-Dehngrenze des ersten Lötmaterials dar (das Sn-Sb-Lötmaterial oder das Zn-Al-Lötmaterial), ein Graph G2 stellt eine 0,2%-Dehngrenze der Oberflächenelektrode dar, und ein Graph G3 stellt eine 0,2%-Dehngrenze des zweiten Lötmaterials dar (das Sn-Cu-Lötmaterial). Jede 0,2%-Dehngrenze wird übereinstimmend mit einem Anstieg der Temperatur herabgesetzt, und erfüllt immer das Verhältnis: das erste Lötmaterial > die Oberflächenelektrode > das zweite Lötmaterial. (Es sollte hier erwähnt werden, dass gemäß der Technologie, die in der vorliegenden Beschreibung offenbart wird, das Verhältnis anderenfalls sein kann: die Oberflächenelektrode > das erste Lötmaterial > das zweite Lötmaterial).
  • Das heißt, die Festigkeit des zweiten Lötmaterials ist jederzeit die Niedrigste. Dies weist daraufhin, dass das zweite Lötmaterial wahrscheinlich am Leichtesten beeinträchtigt wird und, wenn ein Wärmezyklus wiederholt wird, ein Riss als erstes in dem zweiten Lötmaterial verursacht wird. Insbesondere tritt der Wärmezyklus durch Wärmeerzeugung des Transistors 3 auf, während die Halbleitervorrichtung für eine lange Zeitdauer verwendet wird.
  • Falls die Halbleitervorrichtung 2 für eine lange Zeitdauer verwendet wird, tritt ein Riss als erstes in dem zweiten Lötmaterial mit niedriger Festigkeit auf, d. h. in dem Bindungsteil zwischen dem Metallabstandshalter 4 und dem Zuleiterrahmen 8a. Wenn der Riss erzeugt wird, nimmt ein elektrischer Widerstand zwischen dem Metallabstandshalter 4 und dem Zuleiterrahmen 8a zu. Dadurch wird eine Leistungsfähigkeit der Halbleitervorrichtung 2 beeinträchtigt. Allerdings beeinflusst der Riss den Transistor 3 nicht und bewirkt nicht, dass der Transistor 3 bricht.
  • Es wird ein anderer Vorteil des Einführens des zweiten Lötmaterials 6 beschrieben. In der Halbleitervorrichtung 2 ist der Transistor 3 und der Metallabstandshalter 4 gestapelt und durch zwei Arten des Lötmaterials 5 zwischen den zwei Zuleiterrahmen 8a und 8b gebunden. Wenn der Transistor 3 Wärme erzeugt wird aufgrund des unterschiedlichen Wärmeausdehnungskoeffizientens des Transistors, des Zuleiterrahmens und dergleichen eine Belastung an jedem Bauteil verursacht. Wenn in dem Bindungsteil zwischen dem Metallabstandshalter 4 und dem Zuleiterrahmen 8a ein Riss auftritt, d. h. in dem zweiten Lötmaterial 6, wird eine Bindungskraft verringert, sodass sich der Metallabstandshalter 4 und der Zuleiterrahmen 8a leicht zueinander versetzen. Danach wird durch die Versetzung zwischen dem Metallabstandshalter 4 und dem Zuleiterrahmen 8a eine Belastung, die in anderen Positionen (Transistor 3 und erstes Lötmaterial 5) verursacht wird, entspannt. Demzufolge wird eine Beeinträchtigung des ersten Lötmaterials 5, das den Transistor 3 bindet, unterdrückt. Das heißt, eine Entwicklung der Beeinträchtigung des ersten Lötmaterials 5 wird durch das Auftreten eines Risses in dem zweiten Lötmaterial 6 unterdrückt.
  • Eine Halbleitervorrichtung 2a gemäß einer zweiten Ausführungsform wird mit Bezug auf 4 beschrieben. Die Halbleitervorrichtung 2a umfasst Metallabstandshalter 4a und 4b, die jeweils auf beiden Seiten eines Transistors 3 bereitgestellt sind. An den jeweiligen Seiten des Transistors 3 ist der Transistor 3 über ein erstes Lötmaterial 5 an den Metallabstandshalter 4a (4b) gebunden. Eine gegenüberliegende Seite des Metallabstandshalters 4a (4b) ist über ein zweites Lötmaterial 6 an einen Zuleiterrahmen 8a (8b) gebunden. Mit anderen Worten sind in der Halbleitervorrichtung 2a die Zuleiterrahmen 8a und 8b jeweils auf beiden Seiten eines Kunststoffvergusses 13 fixiert; die jeweiligen Zuleiterrahmen 8a und 8b sind jeweils durch das zweite Lötmaterial 6 jeweils an die Metallabstandshalter 4a und 4b gebunden; der Transistor 3 ist zwischen zwei Metallabstandshaltern 4a und 4b bereitgestellt; und zwei Metallabstandshalter 4a und 4b sind über das erste Lötmaterial 5 jeweils an den Transistor 3 gebunden. Gemäß diesem Aufbau sind die Festigkeit des Bindungsteils (zweites Lötmaterial 6) zwischen dem Zuleiterrahmen 8a und dem Metallabstandshalter 4a und die Festigkeit des Bindungsteils (zweites Lötmaterial 6) zwischen dem Zuleiterrahmen 8b und dem Metallabstandshalter 4b niedriger als die Festigkeit des Bindungsteils (das erste Lötmaterial 5) auf beiden Seiten des Transistors 3. Daher kann ein Riss in dem Bindungsteil zwischen dem Zuleiterrahmen 8a und dem Metallabstandshalter 4a oder in dem Bindungsteil zwischen dem Leiterrahmen 8b und dem Metallabstandshalter 4b früher als in dem Bindungsteil auf beiden Seiten des Transistors 3 auftreten. Im Vergleich zu der Halbleitervorrichtung 2 der ersten Ausführungsform ist es unwahrscheinlicher, dass ein Riss auf beiden Seiten des Transistors 3 auftritt, da die Bindungsteile der niedrigeren Festigkeit an zwei Positionen bereitgestellt sind.
  • Es wird eine Halbleitervorrichtung 2b gemäß einer dritten Ausführungsform mit Bezug auf 5 beschrieben. Gemäß der Halbleitervorrichtung 2b ist ein Metallabstandshalter 4 über ein zweites Lötmaterial 6 oberhalb eines Zuleiterrahmens 8b gebunden, und ein Transistor 3 ist über ein erstes Lötmaterial 5 an den Metallabstandshalter 4 gebunden. Mit anderen Worten ist der Metallabstandshalter 4 zwischen dem Transistor 3 und dem Zuleiterrahmen 8b bereitgestellt und gebunden. Ferner ist der Transistor 3 und ein anderer Zuleiterrahmen 8a durch eine Drahtbindung 15 elektrisch verbunden. Der Transistor 3 und der Metallabstandshalter 4 sind auf dem Zuleiterrahmen 8b mit Kunststoffvergossen. Der Zuleiterrahmen 8a ist ein dünner plattenförmiger Metallbügel, wobei ein Ende des Metallbügels in dem Kunststoff eingebettet ist, und das andere Ende desselben von dem Kunststoff freigelegt ist. Die Halbleitervorrichtung 2b unterscheidet sich von den oben genannten Halbleitervorrichtungen 2 und 2a darin, dass ein Zuleiterrahmen 8a und der Transistor 3 durch die Drahtbindung verbunden sind. In der Halbleitervorrichtung 2b gemäß der dritten Ausführungsform ist ebenfalls der Metallabstandshalter 4 zwischen dem Zuleiterrahmen 8b und dem Transistor 3 bereitgestellt; der Metallabstandshalter 4 und der Transistor 3 sind ebenso durch das erste Lötmaterial 5 gebunden; und der Metallabstandshalter 4 und der Zuleiterrahmen 8b sind ebenso durch das zweite Lötmaterial 6 gebunden. Daher kann ein Riss in dem Bindungsteil zwischen dem Metallabstandshalter 4 und dem Zuleiterrahmen 8b früher als in dem Bindungsteil zwischen dem Transistor 3 und dem Metallabstandshalter 4 auftreten, und ein Auftreten eines Risses an einer Position, die mit dem Transistor 3 in Kontakt steht, kann unterdrückt werden. Die Halbleitervorrichtung 2b gemäß der dritten Ausführungsform weist ebenso dieselben Vorteile wie diejenigen der oben genannten Halbleitervorrichtungen 2 und 2a auf.
  • Es werden bemerkenswerte Punkte hinsichtlich der Technologien beschrieben, die in den Ausführungsformen beschrieben sind. Das erste Lötmaterial 5 ist ein Beispiel des ersten Bindungsmaterials, und das zweite Lötmaterial 6 ist ein Beispiel des zweiten Bindungsmaterials. In den Ausführungsformen wird eine 0,2%-Dehngrenze als ein Kriterium der Festigkeit des Bindungsmaterials (des Lötmaterials) verwendet. Das Kriterium der Festigkeit muss nicht notwendigerweise die 0,2%-Dehngrenze sein. Wenn es möglich ist, eine Streckgrenze eines Bindungsmaterials zu messen, kann die Streckgrenze als ein Kriterium der Festigkeit angewendet werden. Anderenfalls kann eine vorbestimmte Lebensdauerbestimmung als ein Kriterium der Festigkeit angewendet werden. Die Lebensdauerbestimmung kann durch einen Langzeittest und/oder durch eine Simulation zur Beurteilung einer Lebensdauer erlangt werden. Es sollte hierbei erwähnt werden, dass verschiedene Definitionen für die „Festigkeit” des Materials existieren. In den offenbarten Technologien in der vorliegenden Beschreibung können verschiedene Arten der Definition der Festigkeit eingesetzt werden.
  • In den Ausführungsformen sind das Sn-Sb-Lötmaterial und das Zn-Al-Lötmaterial als Stellvertreter des ersten Lötmaterials 5 dargestellt, und das Sn-Cu-Lötmaterial ist als ein Stellvertreter des zweiten Lötmaterials 6 dargestellt. Das erste Bindungsmaterial und das zweite Bindungsmaterial müssen nicht notwendigerweise diese Lötmaterialien sein. Das zweite Bindungsmaterial kann ein Material mit niedrigerer Festigkeit als derjenigen des ersten Bindungsmaterials sein. Andere Stellvertreter des ersten Bindungsmaterials können Ni-Nanopartikel und Ag-Nanopartikel umfassen. Diese Nanopartikel sind als Bindungsmaterial bekannt, das zwei Metalle bindet. Eine 0,2%-Dehngrenze der Ni-Nanopartikel und Ag-Nanopartikel als die Bindungsmaterialien ist höher als diejenige des Sn-Cu-Lötmaterials. Ferner ist es zur Bindung zwischen dem Transistor und dem Metallabstandshalter ebenso geeignet, TLP (ein Transiente-Flüssig-Phase-Diffusionsschweißen bzw. Transient Liquid Phase Diffusion Bonding) einzusetzen, um unter Verwendung Cu (Kupfer) als ein Basismaterial und unter Verwendung von Sn (Zinn) als Einsatzmaterial CuSn auszubilden, und anderenfalls TLP einzusetzen, um unter Verwendung von Ni (Nickel) als Basismaterial und unter Verwendung von Sn (Zinn) als Einsatzmaterial NiSn auszubilden. Die Festigkeit dieser Materialien ist ebenso höher als die Festigkeit des Sn-Cu-Lötmaterials. Insbesondere im Fall des TLP entspricht ein Diffusionsbereich des Einsatzmaterials dem „Bindungsmaterial”.
  • Die Technologie, die in der vorliegenden Beschreibung offenbart ist, muss nicht notwendigerweise die Halbleitervorrichtung sein, die mit einem Transistor vergossen ist. Die Technologie kann ebenso in geeigneter Weise an einer anderen Halbleitervorrichtung als dem Transistor angewendet werden, bei der beispielsweise eine Diode eingegossen wird.
  • Bestimmte Ausführungsformen der vorliegenden Erfindung sind ausführlich beschrieben worden, allerdings sind dies lediglich beispielgebende Hinweise und somit begrenzen sie nicht den Umfang der Ansprüche. Die Technik, die in den Ansprüchen beschrieben ist, umfasst Modifikationen und Abweichungen der bestimmten Beispiele, die oben dargestellt sind. Technische Merkmale, die in der Beschreibung und den Zeichnungen beschrieben sind, können alleine oder in verschiedenen Kombinationen technisch nützlich sein und sind nicht auf die Kombinationen der ursprünglichen Ansprüche beschränkt. Ferner kann die Technik, die in der Beschreibung und den Zeichnungen beschrieben ist, gleichzeitig eine Mehrzahl von Zielen erreichen, und eine technische Bedeutung derselben liegt in einem beliebigen der Ziele.

Claims (8)

  1. Halbleitervorrichtung (2, 2a), aufweisend: ein Halbleiterelement (3); einen Zuleiterrahmen (8a); einen Metallabstandshalter (4, 4a), der zwischen dem Halbleiterelement (3) und dem Zuleiterrahmen (8a) bereitgestellt ist; und ein Kunststoffverguss (13), der das Halbleiterelement (3) und den Metallabstandshalter (4, 4a) verpackt, und der an eine Oberfläche des Zuleiterrahmens (8a) angefügt ist, wobei der Metallabstandshalter (4, 4a) und das Halbleiterelement (3) durch ein erstes Bindungsmaterial (5) gebunden sind, und der Metallabstandshalter (4, 4a) und der Zuleiterrahmen (8a) durch ein zweites Bindungsmaterial (6) gebunden sind, und eine Festigkeit des zweiten Bindungsmaterials (6) niedriger als eine Festigkeit des ersten Bindungsmaterials (5) ist.
  2. Halbleitervorrichtung (2, 2a) nach Anspruch 1, wobei die Festigkeit durch eine Lebensdauerbestimmung basierend auf einem vorbestimmten Kriterium bestimmt ist.
  3. Halbleitervorrichtung (2, 2a) nach Anspruch 1, wobei die Festigkeit durch eine Streckgrenze oder eine 0,2%-Dehngrenze bestimmt ist.
  4. Halbleitervorrichtung (2a) nach einem der Ansprüche 1 bis 3, wobei Zuleiterrahmen (8a, 8b) auf beiden Seiten des Kunststoffvergusses (13) jeweils fixiert sind, und der Metallabstandshalter (4a) und zumindest einer der Zuleiterrahmen (8a) durch das zweite Bindungsmaterial (6) gebunden sind.
  5. Halbleitervorrichtung (2a) nach Anspruch 4, wobei ein anderer Metallabstandshalter (4b) und der andere der Zuleiterrahmen (8b) durch das zweite Bindungsmaterial (6) gebunden sind, und der andere Metallabstandshalter (4b) und das Halbleiterelement (3) durch das erste Bindungsmaterial (5) gebunden sind.
  6. Halbleitervorrichtung (2, 2a) nach einem der Ansprüche 1 bis 5, wobei das zweite Bindungsmaterial (6) ein Sn-Cu-Lötmaterial ist.
  7. Halbleitervorrichtung (2, 2a) nach einem der Ansprüche 1 bis 6, wobei das erste Bindungsmaterial (5) aus der Gruppe ausgewählt ist, die aus einem Sn-Sb-Lötmaterial, einem Zn-Al-Lötmaterial, Nickelnanopartikeln und Silbernanopartikeln besteht.
  8. Halbleitervorrichtung (2, 2a) nach einem der Ansprüche 1 bis 6, wobei das Halbleiterelement (3) und der Metallabstandshalter (4a) durch Diffusionsschweißen gebunden sind, das ein Einsatzmaterial als das erste Bindungsmaterial (5) verwendet.
DE112012007149.2T 2012-11-20 2012-11-20 Halbleitervorrichtung Active DE112012007149B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/080031 WO2014080449A1 (ja) 2012-11-20 2012-11-20 半導体装置

Publications (3)

Publication Number Publication Date
DE112012007149T5 true DE112012007149T5 (de) 2015-08-13
DE112012007149T8 DE112012007149T8 (de) 2016-06-16
DE112012007149B4 DE112012007149B4 (de) 2020-07-09

Family

ID=50775656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012007149.2T Active DE112012007149B4 (de) 2012-11-20 2012-11-20 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9337113B2 (de)
JP (1) JP6028810B2 (de)
CN (1) CN104756250B (de)
DE (1) DE112012007149B4 (de)
WO (1) WO2014080449A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203024B4 (de) 2016-03-18 2023-07-06 Fuji Electric Co., Ltd. Leistungshalbleitermodul

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520347B2 (en) * 2013-05-03 2016-12-13 Honeywell International Inc. Lead frame construct for lead-free solder connections
JP6354954B2 (ja) * 2015-05-15 2018-07-11 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
JP6477517B2 (ja) * 2016-01-20 2019-03-06 トヨタ自動車株式会社 半導体装置の製造方法
WO2018025571A1 (ja) * 2016-08-05 2018-02-08 三菱電機株式会社 パワー半導体装置
JP6907546B2 (ja) * 2017-01-17 2021-07-21 三菱マテリアル株式会社 パワーモジュール
JP6878930B2 (ja) * 2017-02-08 2021-06-02 株式会社デンソー 半導体装置
US10886251B2 (en) * 2017-04-21 2021-01-05 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-layered composite bonding materials and power electronics assemblies incorporating the same
FR3092698B1 (fr) * 2019-02-11 2021-05-07 St Microelectronics Tours Sas Assemblage comportant un composant vertical de puissance monté sur une plaque métallique de connexion
EP3817044A1 (de) 2019-11-04 2021-05-05 Infineon Technologies Austria AG Halbleitergehäuse mit einem zu einem kupferstanzgitterteil diffusionsgelöteten leistungshalbleiterchip aus siliciumcarbid und entsprechendes herstellungsverfahren
JP2023041490A (ja) * 2021-09-13 2023-03-24 株式会社東芝 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
CN1292474C (zh) * 2001-11-12 2006-12-27 株式会社新王材料 电子部件用封装体、其盖体、其盖体用盖材以及其盖材的制法
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP3879647B2 (ja) * 2002-10-02 2007-02-14 トヨタ自動車株式会社 線膨張係数が相違する部材の接合体
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP2005019699A (ja) 2003-06-26 2005-01-20 Fuji Photo Film Co Ltd 固体撮像素子
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
JP4363324B2 (ja) 2004-12-22 2009-11-11 トヨタ自動車株式会社 半導体モジュール
DE102005047566C5 (de) 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE102005054872B4 (de) 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
JP5141076B2 (ja) 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
JP5050440B2 (ja) 2006-08-01 2012-10-17 日産自動車株式会社 半導体装置及びその製造方法
JP2009231716A (ja) * 2008-03-25 2009-10-08 Mitsubishi Electric Corp 接合材および半導体モジュールの製造方法
JP5131148B2 (ja) * 2008-10-24 2013-01-30 株式会社デンソー 半導体装置
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法
JP5407881B2 (ja) * 2010-01-13 2014-02-05 トヨタ自動車株式会社 パワーモジュール製造方法およびその方法により製造したパワーモジュール
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5699882B2 (ja) 2011-09-22 2015-04-15 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6033011B2 (ja) 2012-09-12 2016-11-30 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203024B4 (de) 2016-03-18 2023-07-06 Fuji Electric Co., Ltd. Leistungshalbleitermodul

Also Published As

Publication number Publication date
DE112012007149T8 (de) 2016-06-16
CN104756250B (zh) 2017-06-13
US20150294920A1 (en) 2015-10-15
DE112012007149B4 (de) 2020-07-09
JP6028810B2 (ja) 2016-11-24
US9337113B2 (en) 2016-05-10
JPWO2014080449A1 (ja) 2017-01-05
WO2014080449A1 (ja) 2014-05-30
CN104756250A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
DE112012007149B4 (de) Halbleitervorrichtung
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10066442B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE102012206596B4 (de) Halbleitervorrichtung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102015214459A1 (de) Elektronische vorrichtung, die elektronsiche vorrichtung aufweisende ansteuervorrichtung und verfahren zur fertigung der elektronischen vorrichtung
DE102015100129A1 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE112016004980T5 (de) Leistungs-halbleitereinrichtung
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102017203024A1 (de) Leistungshalbleitermodul
DE112018002707T5 (de) Halbleiterbauelement
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE102017207727B4 (de) Halbleiteranordnung
DE102013201056A1 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102014217266B4 (de) Halbleitervorrichtung
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102015220639A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE212020000562U1 (de) Halbleiterbauteil
DE102020104821A1 (de) Halbleitergehäuse mit leitern mit negativem abstand
DE102017213210A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102018100078B4 (de) Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R020 Patent grant now final
R084 Declaration of willingness to licence