DE112012004340T5 - Integrierte Halbleitereinheiten mit Träger aus amorphem Silicium, Verfahren zur Herstellung und Entwurfsstruktur - Google Patents
Integrierte Halbleitereinheiten mit Träger aus amorphem Silicium, Verfahren zur Herstellung und Entwurfsstruktur Download PDFInfo
- Publication number
- DE112012004340T5 DE112012004340T5 DE112012004340.5T DE112012004340T DE112012004340T5 DE 112012004340 T5 DE112012004340 T5 DE 112012004340T5 DE 112012004340 T DE112012004340 T DE 112012004340T DE 112012004340 T5 DE112012004340 T5 DE 112012004340T5
- Authority
- DE
- Germany
- Prior art keywords
- amorphous silicon
- insulator
- forming
- layer
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 88
- 238000013461 design Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000463 material Substances 0.000 claims abstract description 167
- 239000012212 insulator Substances 0.000 claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000002210 silicon-based material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 238000007599 discharging Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004088 simulation Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 22
- 238000012938 design process Methods 0.000 description 18
- 238000012360 testing method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-OUBTZVSYSA-N silicon-29 atom Chemical compound [29Si] XUIMIQQOPSSXEZ-OUBTZVSYSA-N 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- TVTJUIAKQFIXCE-HUKYDQBMSA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynyl-1H-purine-6,8-dione Chemical compound NC=1NC(C=2N(C(N(C=2N=1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C)=O TVTJUIAKQFIXCE-HUKYDQBMSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229940125851 compound 27 Drugs 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000003856 thermoforming Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02007—Details of bulk acoustic wave devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
- H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
- H03H9/173—Air-gaps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0064—Constructional details comprising semiconductor material
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/027—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the microelectro-mechanical [MEMS] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H2009/155—Constructional features of resonators consisting of piezoelectric or electrostrictive material using MEMS techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
- GEBIET DER ERFINDUNG
- Die Erfindung bezieht sich auf Halbleiterstrukturen sowie auf Verfahren zur Herstellung und im Besonderen auf akustische Bulk-Wellen-Filter und/oder akustische Bulk-Resonatoren, die mit CMOS-Prozessen kombiniert sind, Verfahren zur Herstellung sowie Entwurfsstrukturen.
- HINTERGRUND
- Akustische Bulk-Wellen-Filter (BAW-Filter, Bulk Acoustic Wave filter) sowie akustische Bulk-Resonatoren (BAR, Bulk Acoustic Resonator) erlangen wegen der Vorteile hinsichtlich ihrer Leistungsfähigkeit ein höheres Maß an Beliebtheit und werden bei der Konstruktion von innovativen mobilen Einheiten und Systemen der Gegenwart eingesetzt. Aufgrund von Schwierigkeiten bei der Fertigung werden akustische Bulk-Wellen(BAW)-Filter sowie akustische Bulk-Resonatoren (BAR) jedoch als unabhängige Einheiten hergestellt. Das heißt, die akustischen Bulk-Wellen(BAW)-Filter und die akustischen Bulk-Resonatoren (BAR) werden nicht als mit weiteren CMOS-, BiCMOS-, SiGe-HEGT- und/oder passiven Einheiten kombinierte Strukturen bereitgestellt, was somit zu höheren Fertigungskosten und einem hochgefahrenen Prozessablauf der Herstellung führt.
- Demgemäß besteht ein Bedarf auf dem Fachgebiet, die hierin vorstehend beschriebenen Mängel und Beschränkungen zu überwinden.
- KURZDARSTELLUNG
- In einem ersten Aspekt der Erfindung weist ein Verfahren ein Bilden von wenigstens einem Träger, der ein Material aus amorphem Silicium aufweist, sowie ein Bereitstellen eines Isolatormaterials über und benachbart zu dem Träger aus amorphem Silicium auf. Das Verfahren weist des Weiteren ein Bilden eines Durchkontakts durch das Isolatormaterial hindurch sowie ein Freilegen eines Materials auf, das unter dem Träger aus amorphem Silicium liegt. Das Verfahren weist des Weiteren ein Bereitstellen eines Opfermaterials in dem Durchkontakt und über dem Träger aus amorphem Silicium auf. Das Verfahren weist des Weiteren ein Bereitstellen einer Kappe auf dem Opfermaterial und über dem Isolatormaterial auf. Das Verfahren weist des Weiteren ein Abführen des Opfermaterials und des darunter liegenden Materials durch die Kappe hindurch auf, um einen oberen Hohlraum oberhalb des Trägers aus amorphem Silicium beziehungsweise einen unteren Hohlraum unterhalb des Trägers aus amorphem Silicium zu bilden.
- In einem weiteren Aspekt der Erfindung weist ein Verfahren ein Bilden eines Trägers aus amorphem Silicium über einem SOI-Substrat sowie ein Schützen des Trägers aus amorphem Silicium mit einem Isolatormaterial während der Bildung der Hohlräume auf. Die Bildung der Hohlräume weist ein Bilden eines oberen Hohlraums oberhalb des Trägers aus amorphem Silicium und eines unteren Hohlraums unterhalb des Trägers aus amorphem Silicium auf. Der obere Hohlraum wird mittels Abführen eines Opfermaterials gebildet, das über dem Träger aus amorphem Silicium ausgebildet ist. Der untere Hohlraum wird mittels Abführen eines darunter liegenden Materials unterhalb des Trägers aus amorphem Silicium durch einen Durchkontakt hindurch gebildet, der den oberen Hohlraum und den unteren Hohlraum verbindet.
- In noch einem weiteren Aspekt der Erfindung weist eine Struktur einen Träger aus amorphem Silicium auf, der auf einer Isolatorschicht ausgebildet ist. Ein oberer Hohlraum ist oberhalb des Trägers aus amorphem Silicium über einem Anteil des Isolatormaterials ausgebildet, und ein unterer Hohlraum ist unterhalb des Trägers aus amorphem Silicium ausgebildet. Ein verbindender Durchkontakt verbindet den oberen Hohlraum mit dem unteren Hohlraum, wobei der verbindende Durchkontakt mit dem Isolatormaterial beschichtet ist. Auf dem Träger aus amorphem Silicium befinden sich ein akustischer Bulk-Wellen(BAW)-Filter oder ein akustischer Bulk-Resonator (BAR).
- In einem weiteren Aspekt der Erfindung wird eine Entwurfsstruktur bereitgestellt, die greifbar in einem gerätelesbaren Speichermedium zum Entwerfen, Herstellen oder Prüfen eines integrierten Schaltkreises ausgeführt ist. Die Entwurfsstruktur weist die Strukturen der vorliegenden Erfindung auf. In weiteren Ausführungsformen weist eine Entwurfsstruktur einer Hardware-Beschreibungssprache (HDL), die auf einem gerätelesbaren Datenspeichermedium codiert ist, Elemente auf, die, wenn sie in einem computerunterstützten Entwurfssystem bearbeitet werden, eine geräteausführbare Wiedergabe der Halbleiterstruktur erzeugen, welche die Strukturen der vorliegenden Erfindung aufweist. In noch weiteren Ausführungsformen wird ein Verfahren in einem computerunterstützten Entwurfssystem zum Erzeugen eines funktionellen Entwurfsmodells der Halbleiterstruktur bereitgestellt. Das Verfahren weist ein Erzeugen einer funktionellen Wiedergabe der strukturellen Elemente der Halbleiterstruktur auf.
- Im Einzelnen wird in Ausführungsformen der vorliegenden Erfindung eine Entwurfsstruktur bereitgestellt, die von einem Gerät lesbar ist, das beim Entwurf, bei der Herstellung oder der Simulation eines integrierten Schaltkreises verwendet wird. Die Entwurfsstruktur weist auf: einen Träger aus amorphem Silicium, der auf einer Isolatorschicht ausgebildet ist; einen oberen Hohlraum, der oberhalb des Trägers aus amorphem Silicium über einem Anteil des Isolatormaterials ausgebildet ist; einen unteren Hohlraum, der unterhalb des Trägers aus amorphem Silicium ausgebildet ist; einen verbindenden Durchkontakt, der den oberen Hohlraum mit dem unteren Hohlraum verbindet, wobei der verbindende Durchkontakt mit dem Isolatormaterial beschichtet ist; sowie einen akustischen Bulk-Wellen(BAW)-Filter oder einen akustischen Bulk-Resonator (BAR) auf dem Träger aus amorphem Silicium.
- KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNGEN
- Die vorliegende Erfindung wird in der detaillierten Beschreibung, die folgt, unter Bezugnahme auf die erwähnte Vielzahl von Zeichnungen mittels nicht beschränkender Beispiele von exemplarischen Ausführungsformen der vorliegenden Erfindung beschrieben.
-
1 bis5a ,5b sowie6 bis10 zeigen Prozessschritte und in Beziehung stehende Strukturen gemäß Aspekten der vorliegenden Erfindung; -
11 zeigt eine Draufsicht auf eine Struktur gemäß Aspekten der vorliegenden Erfindung entlang der Linie A-A von10 ; -
12a zeigt eine Draufsicht auf eine alternative Struktur gemäß einem Aspekt der vorliegenden Erfindung; -
12b zeigt eine Seitenansicht der Struktur von12a gemäß Aspekten der vorliegenden Erfindung; -
13 zeigt eine alternative Struktur sowie jeweilige Prozessschritte gemäß Aspekten der vorliegenden Erfindung; -
14 zeigt alternative Prozessschritte gemäß Aspekten der vorliegenden Erfindung; -
15 bis18 zeigen alternative Strukturen sowie jeweilige Prozessschritte gemäß Aspekten der vorliegenden Erfindung; und -
19 ist ein Ablaufplan eines Entwurfsprozesses, der beim Entwurf, bei der Fertigung und/oder der Prüfung von Halbleitern verwendet wird. - DETAILLIERTE BESCHREIBUNG
- Die Erfindung bezieht sich auf Halbleiterstrukturen sowie auf Verfahren zur Herstellung und im Besonderen auf akustische Bulk-Wellen-Filter und/oder akustische Bulk-Resonatoren, die mit CMOS-Einheiten (und -Prozessen) kombiniert sind, auf Verfahren zur Herstellung und auf Entwurfsstrukturen. Im Einzelnen zielt die vorliegende Erfindung auf einen akustischen Bulk-Wellen(BAW)-Filter oder einen akustischen Bulk-Resonator (BAR) ab, die mit einer CMOS-Struktur kombiniert sind, wie zum Beispiel einen Filter, der von einem oberen Hohlraum und einem unteren Hohlraum umgeben ist. In Ausführungsformen wird der Filter aus einem Material aus amorphem Silicium oder Polysilicium gebildet (im Folgenden als amorphes Silicium bezeichnet). Außerdem werden in Ausführungsformen der untere Hohlraum und der obere Hohlraum in einem einzigen Schritt des Abführens gebildet, wobei der untere Hohlraum entweder in einem darunter liegenden einem darunter liegenden Halbleitermaterial oder einem Isolatormaterial gebildet wird, das oberhalb des Halbleitermaterials ausgebildet ist. Der untere Hohlraum und der obere Hohlraum können alternativ in separaten Ätzschritten gebildet werden. In Ausführungsformen kann die Oberfläche des Filterträgers und weiterer Einheiten durch einen Einbauprozess mit einer dünnen Schicht (z. B. einem Oxid) beschichtet werden, um ein Ätzen von Silicium während des Abführens zu vermeiden.
-
1 zeigt eine Ausgangsstruktur gemäß Aspekten der vorliegenden Erfindung. Im Einzelnen zeigt1 ein Halbleitersubstrat oder einen Wafer10 . In Ausführungsformen kann der Wafer10 eine BULK-Silicium- oder eine Silicium-auf-Isolator(SOI)-Ausführung aufweisen. In der SOI-Wafer-Ausführung weist der Wafer10 zum Beispiel eine aktive Halbleitschicht14 (z. B. ein aktives Silicium) auf, das auf einer Isolationsschicht12 ausgebildet ist. Die Isolatorschicht12 ist auf der Oberseite des Wafers10 ausgebildet. Die Isolatorschicht12 (in der SOI-Ausführung auch als ein BOX bezeichnet) ist auf einem Handhabungswafer (Bulk-Substrat)10 ausgebildet. In Ausführungsformen kann die aktive Halbleiterschicht14 eine Dicke von etwa 0,1 bis 5 Mikrometer aufweisen, und die Isolatorschicht12 kann eine Dicke von etwa 0,1 bis 5 Mikrometer aufweisen; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. - Die Bestandteilsmaterialien der SOI-Wafer- oder der BULK-Ausführung können auf der Grundlage der gewünschten Anwendung der Endnutzung der Halbleitereinheit gewählt werden. Zum Beispiel kann die Isolationsschicht
12 , z. B. das BOX, aus einem Oxid bestehen, wie beispielsweise SiO2. Darüber hinaus kann die aktive Halbleiterschicht14 aus verschiedenen Halbleitermaterialien bestehen, wie zum Beispiel Si, SiGe, SiC, SiGeC etc. Der SOI-Wafer10 kann unter Verwendung von Techniken hergestellt werden, die dem Fachmann allgemein bekannt sind. Zum Beispiel kann der SOI-Wafer10 mittels üblicher Prozesse gebildet werden, die Sauerstoffimplantation (z. B. SIMOX), Wafer-Bonden etc. mit einschließen, jedoch nicht darauf beschränkt sind. -
2 zeigt zusätzliche Prozessschritte und eine resultierende Struktur gemäß Aspekten der vorliegenden Erfindung. Zum Beispiel zeigt2 die Bildung von Einheiten16 (in CMOS-Prozessen kombiniert mit einem akustischen Bulk-Wellen(BAW)-Filter oder einem akustischen Bulk-Resonator (BAR)). In Ausführungsformen werden die Einheiten16 unter Verwendung von üblichen lithographischen Prozessen, Ätz- und Abscheidungsprozessen aus der aktiven Halbleiterschicht14 gebildet, so dass eine weitere Erläuterung hierin nicht erforderlich ist. In Ausführungsformen können die Einheiten16 zum Beispiel CMOS-, BiCMOS-, DRAM-, FLASH- oder passive Einheiten sein, die in der aktiven Silicium-Schicht14 ausgebildet sind. Die Einheiten16 sind durch flache Grabenisolations(STI)-Strukturen20 getrennt, die mittels Ätzen der aktiven Halbleiterschicht14 und Abscheiden eines Isolationsmaterials, wie zum Beispiel eines Oxides, in die durch das Ätzen gebildeten Gräben gebildet werden, gefolgt von einem chemisch-mechanischen Polierschritt, um den Wafer zu planarisieren, wie auf dem Fachgebiet bekannt. -
3 zeigt zusätzliche Prozessschritte und eine in Beziehung stehende Struktur gemäß Aspekten der vorliegenden Erfindung. Im Einzelnen wird in3 ein Opfermaterial25 auf der aktiven Schicht14 gebildet. Das Opfermaterial25 kann ein Opfermaterial aus Silicium sein, das zum Beispiel unter Verwendung üblicher CMOS-Prozesse abgeschieden und strukturiert wird. Zum Beispiel kann das Opfermaterial unter Verwendung einer Gasphasenabscheidung abgeschieden werden. Wenn in spezielleren Ausführungsformen Silicium als das Opfermaterial25 verwendet wird, kann es unter Verwendung irgendeines üblichen Abscheidungsprozesses abgeschieden werden, wie zum Beispiel chemischer Gasphasenabscheidung (CVD), plasmaunterstützter CVD (PECVD) oder physikalischer Gasphasenabscheidung (PVD). In Ausführungsformen ist das Opfermaterial25 aus Silicium ein Silicium für den unteren Hohlraum. Das Opfermaterial25 kann mit einem Photoresist strukturiert werden, unter Verwendung eines Chemismus auf der Grundlage von SF6 mittels RIE geätzt werden, und das Photoresist kann in einem Sauerstoffplasma entfernt werden. - Weiterhin bezugnehmend auf
3 wird eine Isolatorschicht22 über den Einheiten16 und den STI-Strukturen20 gebildet, wobei das Opfermaterial25 mit eingeschlossen ist. In Ausführungsformen ist die Isolatorschicht22 ein Oxidmaterial, das zum Beispiel unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Prozesses, eines PECVD- oder eines thermischen Prozesses zur Abscheidung eines Oxids abgeschieden wird. In Ausführungsformen weist die Isolatorschicht22 eine Dicke von etwa 1 Mikrometer auf; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. In einer exemplarischen Ausführungsform ist die Silicium-Schicht14 0,5 Mikrometer dick, wie sie hergestellt ist, und die Isolatorschicht22 ist 2 Mikrometer dick. Die Isolatorschicht22 wird unter Verwendung von üblichen Verfahren planarisiert, wie beispielsweise von CMP oder einer inversen Damaszener-Planarisierung, wie auf dem Fachgebiet bekannt ist. - In alternativen Ausführungsformen kann die Isolatorschicht
22 unter Verwendung üblicher CMOS-Prozesse strukturiert und geätzt werden, und das Opfermaterial25 kann innerhalb der Struktur abgeschieden werden. In dieser alternativen Ausführungsform wird dann eine dünne Isolatorschicht über dem Opfermaterial gebildet. In Ausführungsformen weist die dünne Isolatorschicht eine Dicke von etwa 1 bis 2 Mikrometer auf; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. Es versteht sich für den Fachmann, dass eine Schicht des Isolators22 in sämtlichen Ausführungsformen über der Schicht aus amorphem Silicium belassen werden kann. Diese Schicht des Isolators22 weist eine Dicke im Bereich von zum Beispiel etwa 0,1 bis 3 Mikrometer auf. - Eine Zwischenverbindung
27 aus einem Metall oder einer Metalllegierung wird in Kontakt mit einer oder mehreren der Einheiten16 gebildet. Die Zwischenverbindung27 kann in irgendeinem üblichen CMOS-Prozess gebildet werden. Zum Beispiel kann eine Maske auf dem Isolatormaterial22 gebildet und mit Licht belichtet werden, um eine Struktur zu bilden. Im Anschluss daran kann ein Ätzprozess durchgeführt werden, um eine Struktur (Öffnung) in dem Isolatormaterial22 zu der Einheit16 zu bilden. Die Struktur (Öffnung) wird dann mit einem Metall oder einer Metalllegierung gefüllt, wie zum Beispiel einem Material auf der Grundlage von Aluminium. In Ausführungsformen kann die Zwischenverbindung27 ein sich verjüngender Damaszener-Stiftkontakt oder -Durchkontakt sein. - In
4 wird amorphes Silicium29 auf dem Isolatormaterial22 abgeschieden. In Ausführungsformen kann das amorphe Silicium29 unter Verwendung irgendeines üblichen chemischen Gasphasenabscheidungs(CVD)- oder Plasma-Gasphasenabscheidungs(PVD)-Prozesses abgeschieden werden. In Ausführungsformen kann das amorphe Silicium29 bis zu einer Tiefe von etwa 1 bis 5 Mikrometer abgeschieden werden; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. In Ausführungsformen kann das Isolatormaterial22 zwischen dem Opfermaterial25 und dem amorphen Silicium29 etwa 1 bis 2 Mikrometer betragen; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. - Weiterhin bezugnehmend auf
4 wird eine Isolatorschicht31 auf dem amorphen Silicium29 abgeschieden. Auf der Isolatorschicht22 wird eine Metallschicht24 gebildet. Auf der Metallschicht24 wird eine Dünnschicht26 eines piezoelektrischen Wandlers (PZT) gebildet. Die PZT-Dünnschicht26 kann zum Beispiel Aluminiumnitrid oder weitere bekannte PZT-Materialien sein. Die PZT-Dünnschicht26 kann dazu verwendet werden, eine akustische Welle zu erzeugen und/oder zu erfassen. Auf diese Weise kann die PZT-Dünnschicht26 dazu verwendet werden, einen akustischen Bulk-Wellen(BAW)-Filter oder einen akustischen Bulk-Resonator (BAR) mit einem/einer CMOS-Prozess/-Struktur zu kombinieren, wie zum Beispiel einem Filter, der von einem oberen Hohlraum und einem unteren Hohlraum umgeben ist (wie nachstehend weiter beschrieben). Auf der PZT-Dünnschicht26 wird eine Metallschicht28 gebildet. - In Ausführungsformen können die Metallschichten
24 ,28 zum Beispiel jegliche Leitermaterialien sein, die eines oder mehrere von zum Beispiel Titan, Titannitrid, Wolfram, Molybdän-Aluminium, Aluminium-Kupfer und ähnliche Arten von Materialien beinhalten, die dem Fachmann bekannt sind. In Ausführungsformen werden die Metallschichten24 ,28 sowie die PZT-Dünnschicht26 unter Verwendung üblicher Abscheidungsprozesse abgeschieden. In Ausführungsformen können die Metallschichten (z. B. die Leiterschichten)24 ,28 die gleiche Dicke und die gleichen Materialien einsetzen, so dass sie symmetrisch sind. - Wie in
4 weiter gezeigt, werden das amorphe Silicium29 , die Isolatorschicht31 , die Metallschichten24 ,28 sowie die PZT-Dünnschicht26 unter Verwendung üblicher Photolithographie- und Ätztechniken strukturiert. Zum Beispiel kann ein Resist auf der Metallschicht28 abgeschieden werden, das anschließend mit Licht belichtet wird, um eine Struktur (Öffnungen) zu bilden. Im Anschluss daran können das amorphe Silicium29 , die Isolatorschicht31 , die Metallschichten24 ,28 sowie die PZT-Dünnschicht26 durch die Öffnungen hindurch unter Verwendung von üblichen Ätzchemismen geätzt werden, wie zum Beispiel reaktiven Ionenätz(RIE)-Prozessen. In Ausführungsformen verbleiben die Metallschichten24 ,28 sowie die PZT-Dünnschicht26 über, z. B. ausgerichtet zu, wenigstens dem amorphen Silicium29 (das den Träger der vorliegenden Erfindung bildet) und in Ausführungsformen einer oder mehreren der Einheiten16 . Im Anschluss daran kann das Resist unter Verwendung üblicher Ablöseprozesse entfernt werden, wie zum Beispiel üblicher Veraschungsprozesse. Die belichteten Anteile der Schichten24 ,26 ,28 ,29 ,31 können mit einer optionalen Oxidschicht beschichtet werden. - Einheiten für akustische Wellen können entweder in einem Prozess Metall-piezoelektrische Dünnschicht (PZT)-Metall oder in einem Prozess Metall-PZT hergestellt werden. Für die Ausführungsform Metall-PZT-Metall werden die akustischen Wellen vertikal zwischen den zwei Metallplatten angeregt. Für die Ausführungsform Metall-PZT werden die akustischen Wellen lateral zwischen einer Kamm-Finger-Struktur in dem Metall angeregt. In den
5a und5b sind vereinfachte Zeichnungen von Draufsichten auf einen vertikalen (5a ) und einen lateralen (5b ) akustischen Bulk-Wellen-Filter gezeigt.5a zeigt vereinfachte Draufsichten von Layouts der Schicht24 (unteres Metall) und einer Schicht28 (oberes Metall) in4 für einen vertikalen akustischen Wellen-Filter.5b zeigt eine vereinfachte Draufsicht auf eine laterale akustische Bulk-Wellen-Filter-Struktur, wobei lediglich die Schicht28 für ein Bilden des Filters verwendet wird und die Schicht24 entweder weggelassen werden kann oder für weitere Zwecke verwendet werden kann, wie beispielsweise für eine Masse-Ebene. Die Erörterung nachstehend ist auf die Ausführungsform Metall-PZT-Metall beschränkt, wenngleich für die Zwecke der Erörterung jede Ausführungsform anwendbar ist. -
6 zeigt zusätzliche Prozessschritte und in Beziehung stehende Strukturen gemäß Aspekten der vorliegenden Erfindung. Im Einzelnen zeigt6 eine Abscheidung eines Isolatormaterials32 , z. B. eines Oxides. In Ausführungsformen kann das Isolatormaterial32 ein Oxidmaterial sein, das zum Beispiel unter Verwendung eines Prozesses mit einem Plasma hoher Dichte oder eines plasmaunterstützten Prozesses mit einem Plasma hoher Dichte, eines atomaren Schichtabscheidungs(ALD)-Prozesses, eines PECVD-Prozesses oder eines chemischen Gasphasenabscheidungs(CVD)-Prozesses aus einer flüssigen Phase abgeschieden wird. Wie in6 gezeigt, wird das Isolatormaterial32 über den freiliegenden Schichten29 ,31 ,24 ,26 sowie28 abgeschieden. - Das Isolatormaterial
32 kann unter Verwendung eines üblichen CMP- oder inversen Damaszener-Prozess planarisiert werden, wie zum Beispiel in der US-Anmeldung Serial No. 12/974 854 gezeigt, die am 21. Dezember 2010 eingereicht wurde, deren Inhalt hierin durch Verweis aufgenommen ist. Eine Struktur oder Öffnung50 wird in dem Isolatormaterial32 auf einer Seite der Schichten29 ,31 ,24 ,26 und28 gebildet. Die Struktur oder Öffnung50 wird in einer üblichen Weise gebildet, wie hierin beschrieben. Die Struktur oder Öffnung50 legt einen Anteil des darunter liegenden Opfermaterials25 frei. In Ausführungsformen verbleibt das Isolatormaterial32 auf dem Träger29 aus amorphem Silicium, der Isolatorschicht31 , den Metallschichten24 ,28 sowie der PZT-Dünnschicht26 ebenso wie über den Einheiten16 . Noch spezifischer verbleibt das Isolatormaterial32 in Ausführungsformen auf sämtlichen freiliegenden Oberflächen des Trägers44 , um z. B. eine Reaktion von Opfer-Silicium mit der PZT-Dünnschicht26 zu verhindern, ebenso wie auf jeglichen freiliegenden Oberflächen der Trägerstruktur. In Ausführungsformen verhindert das Isolatormaterial32 eine AIN-Reaktion mit dem Opfer-Material aus Silicium, das dazu verwendet wird, den Hohlraum oberhalb des Filters zu bilden. Das Isolatormaterial32 schützt außerdem den Träger29 aus amorphem Silicium davor, während des nachfolgenden Ätzprozesses zum Abführen von Silicium für den Hohlraum abgeführt oder entfernt zu werden. In Ausführungsformen ist der Hohlraumdurchkontakt50 ein etwa fünf (5) Mikrometer breiter Durchkontakt, der in nachfolgenden Prozessschritten zur Bildung von Hohlräumen einen oberen Hohlraum mit einem unteren Hohlraum verbindet. - In
7 wird eine Abscheidung eines Opfermaterials36 in dem Durchkontakt50 sowie auf dem Isolatormaterial32 bereitgestellt, mit eingeschlossen über der Metallschicht28 . Eine Reinigung, wie beispielsweise 100:1 HF, wird vor der Abscheidung der Schicht36 verwendet, um das native Oxid von der Oberfläche der Schicht25 in dem Boden des Durchkontakts50 zu entfernen. Als nächstes wird das Opfermaterial36 strukturiert und geätzt, wie auf dem Fachgebiet bekannt ist. Wenn zum Beispiel Silicium für das Opfermaterial36 verwendet wird, wird es mit einem Photoresist strukturiert, das Silicium wird unter Verwendung eines Chemismus auf der Grundlage von SF6 mittels RIE geätzt, und das Photoresist wird in einem Sauerstoffplasma entfernt. In Ausführungsformen ist das Opfermaterial36 ein Opfermaterial aus Silicium, das unter Verwendung irgendeines üblichen Abscheidungsprozesses abgeschieden werden kann, wie zum Beispiel einer chemischen Gasphasenabscheidung (CVD) oder einer physikalischen Gasphasenabscheidung (PVD). In Ausführungsformen ist das Opfermaterial36 aus Silicium ein Silicium für einen oberen Hohlraum. In Ausführungsformen wird das Opfermaterial36 aus Silicium ohne oxidierte Hohlräume oder Fugen in der Öffnung (in den Hohlräumen)50 abgeschieden. - Oxidierte Hohlräume sind Fugen oder Schlüssellöcher oder abgeschnürte Öffnungen in dem Silicium, das über Öffnungen ausgebildet ist, wobei die Seiten der Fugen oder Schlüssellöcher mit Siliciumdioxid beschichtet sind, das während des nachfolgenden Schritts des Abführens von Silicium nicht abgeführt oder entfernt wird und Rückstände innerhalb des Hohlraums belässt. Alternativ wird das Opfermaterial ohne irgendwelche Hohlräume oder Schlüssellöcher über einer Topographie abgeschieden, wie auf dem Fachgebiet bekannt. Anstelle von Silicium können weitere Materialien verwendet werden, die abgeführt werden können, wie beispielsweise Germanium (Ge).
- In
8 wird ein Kappenmaterial38 über dem Opfermaterial36 gebildet. In Ausführungsformen ist das Kappenmaterial38 Siliciumdioxid und wird unter Verwendung von CMP planarisiert. In dem Kappenmaterial38 und dem Isolatormaterial32 wird in Kontakt mit der Zwischenverbindung27 eine Zwischenverbindung27a aus einem Metall oder einer Metalllegierung gebildet. In Ausführungsformen kann die Zwischenverbindung27a in irgendeinem üblichen CMOS-Prozess gebildet werden. Zum Beispiel kann eine Maske auf dem Kappenmaterial38 gebildet werden und mit Licht belichtet werden, um eine Struktur zu bilden. Im Anschluss daran kann ein Ätzprozess durchgeführt werden, um eine Struktur in dem Kappenmaterial38 und dem Isolatormaterial32 zu bilden. Die Struktur (Öffnung) wird im Anschluss mit einem Metall oder einer Metalllegierung gefüllt, wie zum Beispiel einem Material auf der Grundlage von Aluminium. Alternativ wird der Graben mit einem Metall gefüllt, wie zum Beispiel einem dünnen TiN, gefolgt von einem dicken Wolfram und einem Damaszener-CMP, wie auf dem Fachgebiet bekannt ist. In Kontakt mit der Zwischenverbindung27a kann mittels eines üblichen Metallabscheidungs- und Strukturierungsprozesses eine obere Verdrahtungsschicht27b gebildet werden, wie auf dem Fachgebiet bekannt ist. Zum Beispiel kann die obere Verdrahtungsschicht27b zum Beispiel unter Verwendung von Damaszener-Kupfer oder Damaszener-Aluminium-Kupfer mit subtraktivem Ätzen gebildet werden. - Wie in
8 weiter gezeigt, wird in dem Kappenmaterial38 eine Öffnung40 zum Abführen gebildet, die einen Anteil des Opfermaterials36 freilegt, z. B. des Opfermaterials aus Silicium. Die Öffnung40 zum Abführen kann während oder nach der Bildung des Grabens für die Zwischenverbindung27a gebildet werden. Es versteht sich, dass mehr als eine Öffnung40 zum Abführen in dem Kappenmaterial38 gebildet werden kann. Die Öffnung40 zum Abführen kann unter Verwendung von üblichen lithographischen Prozessen und Ätzprozessen gebildet werden, die dem Fachmann bekannt sind. Die Breite und Höhe der Öffnung40 zum Abführen legt die Menge an Material fest, die nach einem Abführen von Silicium abgeschieden werden sollte, um die Öffnung zum Abführen abzuschnüren. Im Allgemeinen nimmt die Menge an Material ab, die abgeschieden werden sollte, um die Öffnung40 zum Abführen abzuschnüren, wenn die Breite der Öffnung zum Abführen abnimmt; und wenn das Aspektverhältnis der Öffnung zum Abführen zunimmt, welches das Verhältnis der Höhe der Öffnung zum Abführen zu ihrer Breite ist. In Ausführungsformen ist die Öffnung40 zum Abführen zum Beispiel etwa 3 μm hoch und 1 μm breit; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. In Ausführungsformen kann die Öffnung40 zum Abführen kreisförmig oder nahezu kreisförmig sein, um die Menge an nachfolgendem Material zu minimieren, die notwendig ist, um diese abzuschnüren. - Wie in
9 gezeigt, wird die Öffnung40 zum Abführen dazu verwendet, in einem einzigen Prozess des Abführens einen oberen Hohlraum42a und einen unteren Hohlraum42b zu bilden. Im Einzelnen stellt die Öffnung40 zum Abführen einen Zugang zum Abführen (z. B. Ätzen) des Opfermaterials36 aus Silicium und des Opfermaterials25 aus Silicium unterhalb der amorphen Trägerstruktur44 (z. B. der Schichten29 ,22 ,24 ,26 und28 (mit einer Dünnschicht aus Oxid)) durch den Durchkontakt42c zum Abführen bereit. In Ausführungsformen wird das freiliegende Silicium oder das Material36 für den oberen Hohlraum hinsichtlich eines nativen Oxides gereinigt und unter Verwendung einer Reinigung mit Fluorwasserstoffsäure mit Wasserstoff passiviert, gefolgt von einem Abführen oder Ätzen des Siliciums unter Verwendung eines XeF2-Ätzmittels durch die Öffnung40 zum Abführen hindurch, was sämtliches des freiliegenden Silicium-Materials ablöst. Das Oxid-Material32 kann dazu verwendet werden, die Trägerstruktur44 und deren Bestandteilsschichten (z. B. die Schichten29 ,31 ,22 ,24 ,26 und28 ) während des Prozesses des Abführens zu schützen. In Ausführungsformen kann das Oxidmaterial über der Trägerstruktur44 etwa 100 nm betragen, um eine Reaktion von Silicium mit der PZT-Dünnschicht aus Aluminiumnitrid und/oder Molybdän oder weiteren Materialien zu verhindern, die sich mit der PZT-Dünnschicht26 in Kontakt befinden. - In Ausführungsformen bildet das Abführen den oberen Hohlraum
42a sowie den unteren Hohlraum42b , der die Trägerstruktur44 umgibt. Der obere Hohlraum42a und der untere Hohlraum42b können etwa 2 μm betragen; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. In Ausführungsformen weist der Träger44 das Material29 aus amorphem Silicium, das von einem Oxidmaterial umgeben ist, sowie dessen Bestandteilsschichten31 ,24 ,26 ,28 auf. In Ausführungsformen können die Struktur und im Besonderen das freiliegende Opfermaterial36 vor dem Abführen mittels einer HF-Lösung gereinigt werden, um das native Oxid zu entfernen. Es versteht sich für den Fachmann außerdem, dass die Zwischenverbindung27a vor oder nach der Bildung der Hohlräume42a ,42b mittels üblicher photolithographischer Prozesse, Ätz- und Abscheidungsprozesse, d. h. mittels Ätzens eines Grabens durch die Schichten38 und32 hindurch und Abscheiden eines Metalls darin, gebildet werden kann, wie vorstehend erörtert. - Wie in
10 gezeigt, kann die Öffnung zum Abführen mit einem Material46 abgedichtet werden, wie beispielsweise einem Dielektrikum oder einem Metall. Dies stellt eine hermetische Abdichtung für den oberen Hohlraum42a und den unteren Hohlraum42b bereit. Außerdem kann eine optionale Schicht48 abgeschieden werden, um eine hermetische Abdichtung bereitzustellen, wie zum Beispiel eine Dünnschicht aus PECVD-Siliciumnitrid von 500 nm oder weitere Dünnschichten, die bekannt dafür sind, eine hermetische Abdichtung über dem Material46 bereitzustellen. -
10 zeigt des Weiteren Back-End-of-the-Line-Prozesse gemäß Aspekten der vorliegenden Erfindung. Im Einzelnen zeigt10 einen letzten Durchkontakt52 , der in einer oberen Schicht49 gebildet wird, die auf dem Kappenmaterial38 oder der optionalen Schicht48 abgeschieden wird. In dieser Ausführungsform kann die obere Schicht48 ein Isolatormaterial sein. Der letzte Durchkontakt52 befindet sich in Ausrichtung zu der oberen Verdrahtung27b und kann unter Verwendung von irgendwelchen üblichen photolithographischen Prozessen oder Ätzprozessen gebildet werden. In Ausführungsformen kann der letzte Durchkontakt52 mittels Ätzen eines Grabens in die obere optionale Schicht48 und die obere Schicht49 gebildet werden, wie auf dem Fachgebiet bekannt ist. Der letzte Durchkontakt52 kann für eine Drahtbond- oder Lötpunkt-Bearbeitung bereitgestellt werden. -
11 zeigt eine Draufsicht auf eine Struktur gemäß der vorliegenden Erfindung entsprechend10 entlang einer Linie A-A von10 . Im Einzelnen zeigt11 eine Querschnittansicht von der Oberseite der Struktur von10 entlang der Linie A-A. Diese Draufsicht zeigt die Trägerstruktur44 , wobei die PZT-Dünnschicht26 auf einer Metallschicht und im Einzelnen über dem Oxidmaterial32 ausgebildet ist. In Ausführungsformen befindet sich das Oxidmaterial32 über der Trägerstruktur44 , um eine Reaktion von Silicium mit der PZT-Dünnschicht aus Aluminiumnitrid und/oder Molybdän oder weiteren Materialien zu verhindern, die sich in Kontakt mit der PZT-Dünnschicht26 befinden. Wie außerdem in dieser Draufsicht gezeigt, wird der untere Hohlraum42b während des Schritts des Abführens unter der Trägerstruktur44 gebildet. In Ausführungsformen wird ein Durchkontakt42c zum Abführen während des Abführens zwischen dem unteren Hohlraum42b und dem oberen Hohlraum (nicht gezeigt) gebildet, um den unteren Hohlraum42b zu bilden. -
12a zeigt eine Draufsicht auf eine alternative Struktur gemäß einem Aspekt der vorliegenden Erfindung, und12b zeigt eine Seitenansicht der Struktur von12a . In dieser Struktur sind Hohlräume50 auf der Seite des Trägers44 ebenso wie durch den Träger44 hindurch ausgebildet, um die Bildung des unteren Hohlraums42b zu unterstützen. Im Einzelnen können die Hohlräume50 durch einen üblichen Ätzprozess durch den Träger44 hindurch und auf der Seite des Trägers44 gebildet werden, wie vorstehend beschrieben. Die Hohlräume50 können mit einem Isolatormaterial überzogen sein, wie zum Beispiel dem Oxidmaterial32 , das weitere Strukturen der vorliegenden Erfindung beschichtet. Wie hierin bereits beschrieben, verhindert das Oxidmaterial32 eine Reaktion von Silicium mit der PZT-Dünnschicht aus Aluminiumnitrid und/oder Molybdän oder weiteren Materialien, die sich in Kontakt mit der PZT-Dünnschicht26 befinden, zum Beispiel während des Prozesses des Abführens. - In dem Prozessablauf können die Hohlräume
50 nach der Bildung der Trägerstruktur44 gebildet werden, z. B. während der Bildungsprozesse der6 . Zum Beispiel können ein Durchkontakt oder ein Graben in der Trägerstruktur gebildet werden und im Anschluss mit einem Oxidmaterial gefüllt werden (z. B. ähnlich dem, was in6 beschrieben wurde). Im Anschluss daran können die Hohlräume50 innerhalb des Oxidmaterials gebildet werden, zum Beispiel während der Prozesse von6 . Im Anschluss daran kann während der Prozesse von7 ein Material aus Silicium in den Hohlräumen50 abgeschieden werden (die nunmehr mit dem Oxidmaterial überzogen sind), das anschließend während nachfolgender Prozesse des Abführens abgeführt wird, die hierin beschrieben sind. -
13 zeigt eine alternative Struktur sowie Prozessschritte gemäß Aspekten der vorliegenden Erfindung. In dieser Struktur wird die amorphe Trägerstruktur44 auf einer dünnen Schicht aus Oxid22a hergestellt, die auf der aktiven Silicium-Schicht14 gebildet wird. Die Oxidschicht22a kann mittels irgendeines üblichen thermischen Abscheidungsprozesses gebildet werden, wie zum Beispiel eines chemischen Gasphasenabscheidungs(CVD)-Prozesses. In Ausführungsformen kann die dünne Schicht aus Oxid22a eine Dicke von etwa 0,1 bis 5 Mikrometer aufweisen; wenngleich von der vorliegenden Erfindung auch weitere Abmessungen ins Auge gefasst werden. Der untere Hohlraum42b wird mittels üblicher Ätzschritte in dem Wafer10 gebildet, wie vorstehend erörtert. Zum Beispiel kann der untere Hohlraum42b während des gleichen Ätzprozesses gebildet werden, der den oberen Hohlraum42a bildet. Außerdem kann der untere Hohlraum42b , wie in den in12a und12b gezeigten Ausführungsformen, durch einen oder mehrere Durchkontakte hindurch, auf der Seite des Trägers44 aus amorphem Silicium, durch den Träger44 aus amorphem Silicium hindurch oder durch irgendeine Kombination derselben gebildet werden. Außerdem kann der Träger44 aus amorphem Silicium mit einer dünnen Oxid-Schicht beschichtet werden, wie vorstehend beschrieben. -
14 zeigt alternative Prozessschritte zum Bilden einer Struktur gemäß Aspekten der vorliegenden Erfindung. In diesem alternativen Prozess werden der untere Anteil100 und der obere Anteil200 der Struktur separat gebildet und im Anschluss daran zusammengebondet. Sobald der untere Anteil100 und der obere Anteil200 zusammengebondet sind, können die Prozesse beginnen, die bei9 starten, um den oberen Hohlraum42a und den unteren Hohlraum42b zu bilden. In Ausführungsformen kann die Öffnung40 zum Abführen vor oder nach den Bond-Prozessen gebildet werden. In noch einem weiteren alternativen Prozess können der obere Hohlraum42a und der untere Hohlraum42b vor dem Bonden gebildet werden. In dieser alternativen Struktur kann das Opfermaterial25 , das den unteren Hohlraum42b bildet, unter Verwendung üblicher CMOS-Prozesse geätzt werden. - Die
15 bis18 zeigen alternative Strukturen und jeweilige Prozessschritte gemäß der vorliegenden Erfindung. Im Einzelnen zeigen die15 bis18 die Bildung von zwei Trägerstrukturen44 und44b , beide mit einem Material29 aus amorphem Silicium. Die Trägerstruktur44b kann in der gleichen Weise wie der Träger44 gebildet werden. In den Ausführungsformen der15 und16 wird der untere Hohlraum42b in dem Substrat10 bereitgestellt; während die17 und18 zeigen, dass der untere Hohlraum42b in dem Isolatormaterial22 ausgebildet ist. In den15 und17 sind die Träger44 und44b gegenüberliegende Trägerstrukturen, die auf unterschiedlichen Seitenwänden des oberen Hohlraums42a ausgebildet sind. In den16 und18 erstrecken sich die Träger44 und44b von der gleichen Seite des oberen Hohlraums42a aus. -
19 ist ein Ablaufplan eines Entwurfsprozesses, der beim Entwurf, bei der Herstellung und/oder der Prüfung von Halbleitern verwendet wird.19 zeigt ein Blockschaubild eines exemplarischen Entwurfsablaufs900 , der zum Beispiel bei einem Halbleiter-IC-Logikentwurf, einer Simulation, einer Prüfung, einem Layout und einer Fertigung verwendet wird. Der Entwurfsablauf900 beinhaltet Prozesse, Geräte und/oder Mechanismen für ein Bearbeiten von Entwurfsstrukturen oder Einheiten, um logisch oder auf eine andere Weise funktionell äquivalente Wiedergaben der Entwurfsstrukturen und/oder Einheiten zu erzeugen, die vorstehend beschrieben und in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt sind. Die Entwurfsstrukturen, die von dem Entwurfsablauf900 bearbeitet und/oder erzeugt werden, können auf gerätelesbaren Übertragungs- oder Speichermedien codiert werden, um Daten und/oder Anweisungen zu beinhalten, die, wenn sie auf einem Datenverarbeitungssystem ausgeführt oder auf andere Weise verarbeitet werden, eine logisch, strukturell, mechanisch oder auf eine andere Weise funktionell äquivalente Wiedergabe von Hardware-Komponenten, Schaltkreisen, Einheiten oder Systemen erzeugen. Geräte beinhalten irgendein Gerät, das in einem IC-Entwurfsprozess verwendet wird, wie beispielsweise Entwerfen, Herstellen oder Simulieren eines Schaltkreises, einer Komponente, einer Einheit oder eines Systems, sind jedoch nicht beschränkt darauf. Die Geräte können zum Beispiel beinhalten: Lithographie-Geräte, Geräte und/oder Apparaturen zum Erzeugen von Masken (z. B. Elektronenstrahlschreiber), Computer oder Apparaturen zum Simulieren von Entwurfsstrukturen, irgendeine Vorrichtung, die in dem Herstellungs- oder Prüfprozess verwendet wird, oder irgendwelche Geräte zum Programmieren von funktionell äquivalenten Wiedergaben der Entwurfsstrukturen in irgendein Medium (z. B. ein Gerät zum Programmieren eines programmierbaren Gate-Arrays). - Der Entwurfsablauf
900 kann in Abhängigkeit von der Art der Verkörperung variieren, die entworfen wird. Ein Entwurfsablauf900 für ein Aufbauen eines anwendungsspezifischen IC (ASIC) kann sich zum Beispiel von einem Entwurfsablauf900 für ein Entwerfen einer Standardkomponente oder von einem Entwurfsablauf900 für ein Instanziieren des Entwurfs in ein programmierbares Array unterscheiden, zum Beispiel ein programmierbares Gate-Array (PGA) oder ein feldprogrammierbares Gate-Array (FPGA), die von Altera® Inc. oder Xilinx® Inc. angeboten werden. -
19 stellt mehrere derartige Entwurfsstrukturen dar, die eine Eingabe-Entwurfsstruktur920 beinhalten, die vorzugsweise durch einen Entwurfsprozess910 bearbeitet wird. Die Entwurfsstruktur920 kann eine Entwurfsstruktur für eine logische Simulation sein, die von dem Entwurfsprozess910 erzeugt und bearbeitet wird, um eine logisch äquivalente funktionelle Wiedergabe einer Hardware-Einheit zu erzeugen. Die Entwurfsstruktur920 kann auch oder alternativ Daten und/oder Programmieranweisungen aufweisen, die, wenn sie von dem Entwurfsprozess910 bearbeitet werden, eine funktionelle Wiedergabe der physischen Struktur einer Hardware-Einheit erzeugen. Ob sie funktionelle und/oder strukturelle Entwurfselemente darstellt, die Entwurfsstruktur920 kann unter Verwendung eines elektronischen computerunterstützten Entwurfs (ECAD) erzeugt werden, wie er beispielsweise durch einen Kernentwickler/Konstrukteur realisiert wird. Bei Codierung auf einem gerätelesbaren Datenübertragungs-, Gate-Array- oder Speichermedium kann von einem oder mehreren Hardware- und/oder Software-Modulen innerhalb des Entwurfsprozesses910 auf die Entwurfsstruktur920 zugegriffen und diese bearbeitet werden, um eine elektronische Komponente, einen Schaltkreis, ein elektronisches oder logisches Modul, eine Vorrichtung, eine Einheit oder ein System zu simulieren oder auf eine andere Weise funktionell wiederzugeben, wie beispielsweise jene, die in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt sind. Von daher kann die Entwurfsstruktur920 Dateien oder andere Datenstrukturen aufweisen, die einen vom Menschen und/oder von einem Gerät lesbaren Quellencode, compilierte Strukturen sowie von einem Computer ausführbare Code-Strukturen beinhalten, die, wenn sie von einem Entwurfs- oder Simulations-Datenverarbeitungssystem verarbeitet werden, Schaltkreise oder andere Ebenen eines logischen Hardware-Entwurfs funktionell simulieren oder auf eine andere Weise wiedergeben. Derartige Datenstrukturen können Entwurfsdateneinheiten einer Hardware-Beschreibungssprache (HDL) oder andere Datenstrukturen beinhalten, die mit HDL-Entwurfssprachen auf einem niedrigeren Niveau, wie beispielsweise Verilog und VHDL, und/oder mit Entwurfssprachen auf einem höheren Niveau, wie C oder C++, konform und/oder kompatibel sind. - Der Entwurfsprozess
910 verwendet und beinhaltet vorzugsweise Hardware- und/oder Software-Module zum Synthetisieren, Übersetzen oder sonstigen Bearbeiten eines funktionellen Entwurfs-/Simulations-Äquivalents der Komponenten, Schaltkreise, Einheiten oder logischen Strukturen, die in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt sind, um eine Netzliste980 zu erzeugen, die Entwurfsstrukturen enthalten kann, wie beispielsweise die Entwurfsstruktur920 . Die Netzliste980 kann zum Beispiel compilierte oder auf eine andere Weise verarbeitete Datenstrukturen aufweisen, die eine Liste von Drähten, diskreten Komponenten, logischen Gattern, Steuerschaltkreisen, E/A-Einheiten, Modellen etc. repräsentieren, welche die Verbindungen zu weiteren Elementen und Schaltkreisen in einem Entwurf eines integrierten Schaltkreises beschreibt. Die Netzliste980 kann unter Verwendung eines iterativen Prozesses synthetisiert werden, in dem die Netzliste980 in Abhängigkeit von Entwurfsspezifikationen und Parametern für die Einheit ein Mal oder mehrere Male resynthetisiert wird. Wie bei anderen Arten von Entwurfsstrukturen, die hierin beschrieben sind, kann die Netzliste980 auf einem gerätelesbaren Datenspeichermedium aufgezeichnet oder in ein programmierbares Gate-Array programmiert werden. Das Medium kann ein nicht-flüchtiges Speichermedium sein, wie beispielsweise ein magnetisches oder optisches Plattenlaufwerk, ein programmierbares Gate-Array, ein Kompakt-Flash-Speicher oder ein anderer Flash-Speicher. Darüber hinaus oder in der Alternative kann das Medium ein System- oder Cache-Speicher, ein Pufferraum oder elektrisch oder optisch leitfähige Einheiten und Materialien sein, auf denen Datenpakete über das Internet oder andere geeignete Netzwerkmittel übertragen und zwischengespeichert werden können. - Der Entwurfsprozess
910 kann Hardware- und Software-Module beinhalten, um eine Vielfalt von Eingabedatenstrukturtypen zu verarbeiten, welche die Netzliste980 mit einschließen. Derartige Datenstrukturtypen können zum Beispiel innerhalb von Bibliothekselementen930 abgelegt sein und können einen Satz von üblicherweise verwendeten Elementen, Schaltkreisen und Einheiten beinhalten, die Modelle, Layouts sowie symbolische Darstellungen für eine gegebene Fertigungstechnologie beinhalten (z. B. verschiedene Technologieknoten, 32 nm, 45 nm, 90 nm etc.). Die Datenstrukturtypen können des Weiteren Entwurfsspezifikationen940 , Charakterisierungsdaten950 , Verifikationsdaten960 , Entwurfsregeln970 sowie Prüfdatendateien985 beinhalten, die Eingabeprüfmuster, Ausgabeprüfresultate sowie weitere Prüfinformationen beinhalten können. Der Entwurfsprozess910 kann des Weiteren zum Beispiel übliche mechanische Entwurfsprozesse beinhalten, wie beispielsweise Stressanalyse, thermische Analyse, mechanische Ereignissimulation, Prozesssimulation für Operationen, wie beispielsweise Gießen, Formgießen sowie Warmformpressen etc. Ein Fachmann für mechanischen Entwurf kann das Ausmaß an möglichen mechanischen Entwurfsinstrumenten und Anwendungen erkennen, die in dem Entwurfsprozess910 verwendet werden, ohne von dem Umfang und dem Inhalt der Erfindung abzuweichen. Der Entwurfsprozess910 kann außerdem Module zum Durchführen von üblichen Schaltkreisentwurfsprozessen beinhalten, wie beispielsweise Analyse des zeitlichen Ablaufs, Verifikation, Überprüfen von Entwurfsregeln, Place- und Route-Operationen etc. - Der Entwurfsprozess
910 verwendet und beinhaltet logische und physikalische Entwurfsinstrumente, wie beispielsweise HDL-Compilierer, sowie ein Simulationsmodell aufbauende Instrumente, um die Entwurfsstruktur920 zusammen mit einigen oder sämtlichen der dargestellten unterstützenden Datenstrukturen zusammen mit irgendeinem zusätzlichen mechanischen Entwurf oder irgendwelchen Daten (wenn anwendbar) zu verarbeiten, um eine zweite Entwurfsstruktur990 zu erzeugen. - Die Entwurfsstruktur
990 ist in einem Datenformat, das für den Austausch von Daten von mechanischen Einheiten und Strukturen verwendet wird (z. B. Informationen, die in einem IGES-, DXF-, Parasolid XT-, JT-, DRG-Format oder irgendeinem anderen geeigneten Format zum Speichern oder Ausführen derartiger mechanischer Entwurfsstrukturen gespeichert sind), auf einem Speichermedium oder einem programmierbaren Gate-Array abgelegt. Ähnlich wie die Entwurfsstruktur920 weist die Entwurfsstruktur990 vorzugsweise eine oder mehrere Dateien, Datenstrukturen oder weitere mit einem Computer codierte Daten oder Anweisungen auf, die auf Übertragungs- oder Datenspeichermedien abgelegt sind und die, wenn sie von einem ECAD-System verarbeitet werden, eine logisch oder auf eine andere Weise funktionell äquivalente Form von einer oder mehreren der Ausführungsformen der Erfindung erzeugen, die in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt sind. In einer Ausführungsform kann die Entwurfsstruktur990 ein compiliertes, ausführbares HDL-Simulationsmodell aufweisen, das die Einheiten, die in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt sind, funktionell simuliert. - Die Entwurfsstruktur
990 kann außerdem ein Datenformat, das für den Austausch von Layout-Daten von integrierten Schaltkreisen verwendet wird, und/oder ein symbolisches Datenformat einsetzen (z. B. Informationen, die in einem GDSII-(GDS2), GL1-, OASIS-, Abbildungsdateien-Format oder irgendeinem anderen geeigneten Format zum Speichern derartiger Entwurfsdatenstrukturen gespeichert sind). Die Entwurfsstruktur990 kann Informationen aufweisen, wie zum Beispiel symbolische Daten, Abbildungsdateien, Prüfdatendateien, Entwurfsinhaltsdateien, Herstellungsdaten, Layout-Parameter, Drähte, Metallebenen, Durchkontakte, Formen, Daten für ein Routen durch die Herstellungsanlage sowie irgendwelche weiteren Daten, die für einen Hersteller oder einen anderen Konstrukteur/Entwickler erforderlich sind, um eine Einheit oder Struktur zu erzeugen, wie vorstehend beschrieben und in den1 bis5a ,5b ,6 bis12a sowie12b bis18 gezeigt. Die Entwurfsstruktur990 kann anschließend zu einer Stufe995 vorrücken, wo die Entwurfsstruktur990 zum Beispiel: mit dem Tape-out fortfährt, an die Herstellung abgegeben wird, an eine Maskenanlage abgegeben wird, zu einer weiteren Entwurfsanlage gesendet wird, zu dem Kunden zurück gesendet wird etc. - Das Verfahren, wie es vorstehend beschrieben ist, wird bei der Herstellung integrierter Schaltkreischips verwendet. Die resultierenden integrierten Schaltkreischips können von dem Hersteller in Rohwaferform (das heißt als ein einzelner Wafer, der mehrere ungepackte Chips aufweist), als ein blanker Chip oder in einer gepackten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchippackung (wie beispielsweise einem Kunststoffträger mit Leitungen, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einer Packung mit mehreren Chips angebracht (wie beispielsweise einem Keramikträger, der entweder Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen oder beides aufweist). In jedem Fall ist der Chip dann mit weiteren Chips, diskreten Schaltkreiselementen und/oder weiteren signalverarbeitenden Einheiten als Teil von entweder (a) einem Zwischenprodukt, wie beispielsweise einer Hauptplatine, oder (b) einem Endprodukt kombiniert. Das Endprodukt kann irgendein Produkt sein, das integrierte Schaltkreischips beinhaltet, die von Spielwaren und weiteren einfachen Anwendungen bis zu hochentwickelten Computerprodukten reichen, die eine Anzeige, eine Tastatur oder eine andere Eingabeeinheit und einen Hauptprozessor aufweisen.
- Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zu Zwecken der Darstellung präsentiert, sollen jedoch nicht erschöpfend oder beschränkend für die offenbarten Ausführungsformen sein. Für den Fachmann sind viele Modifikationen und Variationen ersichtlich, ohne von dem Umfang und dem Inhalt der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber Technologien, die auf dem Markt zu finden sind, am besten zu erläutern oder es anderen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen. Die entsprechenden Strukturen, Materialien, Handlungen sowie Äquivalente sämtlicher Mittel oder Schritt-plus-Funktion-Elemente in den Ansprüchen, wenn anwendbar, sollen jegliche Struktur, jegliches Material oder jegliche Handlung zum Durchführen der Funktion in Kombination mit weiteren beanspruchten Elementen beinhalten, wie spezifisch beansprucht. Wenngleich die Erfindung demgemäß bezogen auf Ausführungsformen beschrieben wurde, ist für den Fachmann erkennbar, dass die Erfindung mit Modifikationen und innerhalb des Inhalts und Umfangs der angefügten Ansprüche in die Praxis umgesetzt werden kann.
Claims (25)
- Verfahren, das aufweist: Bilden wenigstens eines Trägers, der ein Material aus amorphem Silicium aufweist; Bereitstellen eines Isolatormaterials über und benachbart zu dem Träger aus amorphem Silicium; Bilden eines Durchkontakts durch das Isolatormaterial hindurch und Freilegen eines Materials, das unter dem Träger aus amorphem Silicium liegt; Bereitstellen eines Opfermaterials in dem Durchkontakt und über dem Träger aus amorphem Silicium; Bereitstellen einer Kappe auf dem Opfermaterial und über dem Isolatormaterial; und Abführen des Opfermaterials und des darunter liegenden Materials durch die Kappe hindurch, um einen oberen Hohlraum oberhalb des Trägers aus amorphem Silicium beziehungsweise einen unteren Hohlraum unterhalb des Trägers aus amorphem Silicium zu bilden.
- Verfahren nach Anspruch 1, wobei: das darunter liegende Material ein Opfermaterial aus Silicium ist, das in einer Isolatorschicht vergraben ist, die über einer aktiven Halbleiterschicht ausgebildet ist; sich das Opfermaterial aus Silicium im Wesentlichen unter dem Material aus amorphem Silicium befindet; das Material aus amorphem Silicium auf der Isolatorschicht gebildet wird; und der untere Hohlraum gebildet wird, indem das Opfermaterial aus Silicium abgeführt wird, das in der Isolatorschicht vergraben ist.
- Verfahren nach Anspruch 1, wobei: das darunter liegende Material ein Wafer ist; sich der Durchkontakt bis zu dem Wafer erstreckt; und der untere Hohlraum gebildet wird, indem in den Wafer unterhalb des amorphen Trägers hinein geätzt wird.
- Verfahren nach Anspruch 1, das des Weiteren ein Bilden von einer oder mehreren Einheiten in einer aktiven Siliciumschicht unterhalb des Trägers aus amorphem Silicium aufweist.
- Verfahren nach Anspruch 4, das des Weiteren ein Bilden eines akustischen Bulk-Wellen(BAW)-Filters oder eines akustischen Bulk-Resonators (BAR) in einer elektrischen Verbindung mit wenigstens einer der einen oder der mehreren Einheiten aufweist.
- Verfahren nach Anspruch 1, wobei: das Bilden des Trägers aus amorphem Silicium aufweist: Bilden von Schichten aus einem Metall und einem piezoelektrischen Material über dem Material aus amorphem Silicium; und Strukturieren des Materials aus amorphem Silicium und der Schichten aus dem Metall und dem piezoelektrischen Material; und das Bilden der Metallschichten und des piezoelektrischen Materials aufweist: Abscheiden einer ersten Metallschicht über einer Isolatorschicht auf dem Träger aus amorphem Silicium; Abscheiden des piezoelektrischen Materials auf der ersten Metallschicht; und Abscheiden einer zweiten Metallschicht auf dem piezoelektrischen Material.
- Verfahren nach Anspruch 6, wobei: das Bilden des unteren Hohlraums ein Bilden von wenigstens einem Graben durch das Material aus amorphem Silicium, die erste Metallschicht, das piezoelektrische Material, die zweite Metallschicht und eine Isolatorschicht hindurch unter und über dem Material aus amorphem Silicium sowie ein Abführen des darunter liegenden Materials aufweist; und das Isolatormaterial freiliegende Anteile wenigstens des Materials aus amorphem Silicium, der ersten Metallschicht, des piezoelektrischen Materials, der zweiten Metallschicht überzieht.
- Verfahren nach Anspruch 1, wobei: das Isolatormaterial unter Verwendung einer inversen Maske und eines RIE-Prozesses vor dem Bilden des Durchkontakts strukturiert wird; das Isolatormaterial einem chemisch-mechanischen Polieren (CMP) mit einem optionalen Prozess zur Abscheidung eines Oxids vor dem Bilden des Durchkontakts unterzogen wird; und das Bilden des Durchkontakts ein Ätzen des Isolatormaterials derart aufweist, dass Seitenwände des Durchkontakts und freiliegende Anteile des Trägers aus amorphem Silicium mit dem Isolatormaterial beschichtet verbleiben.
- Verfahren nach Anspruch 1, wobei das Abführen ein Bilden einer Öffnung zum Abführen in der Kappe, ein Ätzen des Opfermaterials und des darunter liegenden Materials unter Verwendung eines XeF2-Ätzmittels durch die Öffnung zum Abführen hindurch, was sämtliches des freiliegenden Opfermaterials und des darunter liegenden Materials ablöst, sowie ein Verschließen der Öffnung zum Abführen nach der Bildung des oberen Hohlraums und des unteren Hohlraums aufweist.
- Verfahren nach Anspruch 9, wobei das Isolatormaterial den Träger aus amorphem Silicium und jegliche Bestandteilsschichten während des Abführens schützt.
- Verfahren nach Anspruch 1, wobei der obere Hohlraum und der untere Hohlraum in einem einzigen Schritt des Abführens gebildet werden.
- Verfahren nach Anspruch 1, wobei das Bilden von wenigstens einem Träger wenigstens zwei Träger sind, die in dem oberen Hohlraum gebildet werden.
- Verfahren, das aufweist: Bilden eines Trägers aus amorphem Silicium über einem SOI-Substrat; Schützen des Trägers aus amorphem Silicium mit einem Isolatormaterial während der Bildung von Hohlräumen; wobei: die Bildung von Hohlräumen ein Bilden eines oberen Hohlraums oberhalb des Trägers aus amorphem Silicium sowie eines unteren Hohlraums unterhalb des Trägers aus amorphem Silicium aufweist; der obere Hohlraum mittels Abführen eines Opfermaterials gebildet wird, das über dem Träger aus amorphem Silicium ausgebildet ist; und der untere Hohlraum mittels Abführen von darunter liegendem Material unterhalb des Trägers aus amorphem Silicium durch einen Durchkontakt hindurch gebildet wird, der den oberen Hohlraum und den unteren Hohlraum verbindet.
- Verfahren nach Anspruch 13, wobei der untere Hohlraum in einer Isolatorschicht unterhalb oberhalb des Trägers aus amorphem Silicium gebildet wird.
- Verfahren nach Anspruch 14, wobei das Isolatormaterial freiliegende Anteile des Trägers aus amorphem Silicium während des Abführens für den oberen Hohlraum und den unteren Hohlraum beschichtet und schützt.
- Verfahren nach Anspruch 13, wobei der obere Hohlraum in einer Isolatorschicht gebildet wird, die oberhalb des Trägers aus amorphem Silicium ausgebildet ist, und der untere Hohlraum in einem SOI-Substrat unterhalb einer BOX-Schicht und des Trägers aus amorphem Silicium gebildet wird.
- Verfahren nach Anspruch 13, das des Weiteren aufweist: Bilden von einer oder mehreren Einheiten in einer aktiven Schicht des SOI-Substrats, die durch eine Isolationsschicht von dem Träger aus amorphem Silicium getrennt sind; Bilden eines akustischen Bulk-Wellen(BAW)-Filters oder eines akustischen Bulk-Resonators (BAR) in einer elektrischen Verbindung mit wenigstens einer der einen oder der mehreren Einheiten.
- Verfahren nach Anspruch 13, das des Weiteren ein Bilden einer Isolatorschicht zwischen dem Träger aus amorphem Silicium und einem darunter liegenden Substratmaterial aufweist.
- Verfahren nach Anspruch 18, wobei: das Bilden des Trägers aus amorphem Silicium aufweist: Bilden eines Materials aus amorphem Silicium auf einer Isolatorschicht; und Bilden von Schichten aus einem Metall und einem piezoelektrischen Material über dem Material aus amorphem Silicium; und das Bilden der Metallschichten und des piezoelektrischen Materials aufweist: Abscheiden einer ersten Metallschicht über einer Isolatorschicht, die auf dem Träger aus amorphem Silicium ausgebildet ist; Abscheiden des piezoelektrischen Materials auf der ersten Metallschicht; Abscheiden einer zweiten Metallschicht auf dem piezoelektrischen Material; und Strukturieren der ersten Metallschicht, des piezoelektrischen Materials sowie der zweiten Metallschicht.
- Verfahren nach Anspruch 19, das des Weiteren ein Bilden eines Grabens durch das Material aus amorphem Silicium, die erste Metallschicht, das piezoelektrische Material, die zweite Metallschicht und die Isolatorschicht hindurch aufweist, und das Isolatormaterial innerhalb des Grabens und über freiliegenden Anteilen von wenigstens dem Material aus amorphem Silicium, der ersten Metallschicht, dem piezoelektrischen Material und der zweiten Metallschicht gebildet wird.
- Verfahren nach Anspruch 13, wobei das Isolatormaterial ein Oxid ist, das unter Verwendung eines Prozesses mit einem Plasma hoher Dichte oder eines plasmaunterstützten Prozesses mit einem Plasma hoher Dichte oder chemischen Gasphasenabscheidungs(CVD)-Prozessen bei niedrigem Druck abgeschieden wird.
- Struktur, die aufweist: einen Träger aus amorphem Silicium, der auf einer Isolatorschicht ausgebildet ist; einen oberen Hohlraum, der oberhalb des Trägers aus amorphem Silicium über einem Anteil des Isolatormaterials ausgebildet ist; einen unteren Hohlraum, der unterhalb des Trägers aus amorphem Silicium ausgebildet ist; einen verbindenden Durchkontakt, der den oberen Hohlraum mit dem unteren Hohlraum verbindet, wobei der verbindende Durchkontakt mit dem Isolatormaterial beschichtet ist; und einen akustischen Bulk-Wellen(BAW)-Filter oder einen akustischen Bulk-Resonator (BAR) auf dem Träger aus amorphem Silicium.
- Entwurfsstruktur, die von einem Gerät lesbar ist, das beim Entwurf, bei der Fertigung oder der Simulation eines integrierten Schaltkreises verwendet wird, wobei die Entwurfsstruktur aufweist: einen Träger aus amorphem Silicium, der auf einer Isolatorschicht ausgebildet ist; einen oberen Hohlraum, der oberhalb des Trägers aus amorphem Silicium über einem Anteil des Isolatormaterials ausgebildet ist; einen unteren Hohlraum, der unterhalb des Trägers aus amorphem Silicium ausgebildet ist; einen verbindenden Durchkontakt, der den oberen Hohlraum mit dem unteren Hohlraum verbindet, wobei der verbindende Durchkontakt mit dem Isolatormaterial beschichtet ist; und einen akustischen Bulk-Wellen(BAW)-Filter oder einen akustischen Bulk-Resonator (BAR) auf dem Träger aus amorphem Silicium.
- Entwurfsstruktur nach Anspruch 23, wobei die Entwurfsstruktur eine Netzliste aufweist.
- Entwurfsstruktur nach Anspruch 23, wobei die Entwurfsstruktur abgelegt ist auf/in einem von: einem Speichermedium als ein Datenformat, das für den Austausch von Layout-Daten von integrierten Schaltkreisen verwendet wird; und einem programmierbaren Gate-Array.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/294,615 | 2011-11-11 | ||
US13/294,615 US8629036B2 (en) | 2011-11-11 | 2011-11-11 | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
PCT/US2012/058542 WO2013070341A1 (en) | 2011-11-11 | 2012-10-03 | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112012004340T5 true DE112012004340T5 (de) | 2014-07-03 |
DE112012004340B4 DE112012004340B4 (de) | 2018-05-09 |
Family
ID=48279788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112012004340.5T Active DE112012004340B4 (de) | 2011-11-11 | 2012-10-03 | Verfahren zur Herstellung von Halbleiterstrukturen |
Country Status (6)
Country | Link |
---|---|
US (2) | US8629036B2 (de) |
JP (1) | JP2015502074A (de) |
CN (1) | CN103930979B (de) |
DE (1) | DE112012004340B4 (de) |
GB (1) | GB2510755A (de) |
WO (1) | WO2013070341A1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8629036B2 (en) * | 2011-11-11 | 2014-01-14 | International Business Machines Corporation | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
US9105751B2 (en) * | 2011-11-11 | 2015-08-11 | International Business Machines Corporation | Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure |
US9325294B2 (en) | 2013-03-15 | 2016-04-26 | Resonant Inc. | Microwave acoustic wave filters |
US9384318B2 (en) * | 2014-04-28 | 2016-07-05 | Globalfoundries Inc. | Mask error compensation by optical modeling calibration |
TWI610406B (zh) * | 2015-02-09 | 2018-01-01 | 精材科技股份有限公司 | 晶片封裝體與其製備方法 |
TWI719982B (zh) | 2015-05-15 | 2021-03-01 | 美商西凱渥資訊處理科技公司 | 半導體裝置中之空腔形成 |
US9859382B2 (en) * | 2015-12-04 | 2018-01-02 | Globalfoundries Inc. | Integrated CMOS wafers |
US10608608B2 (en) | 2017-01-03 | 2020-03-31 | Win Semiconductors Corp. | Method for fabricating bulk acoustic wave resonator with mass adjustment structure |
KR20180080875A (ko) * | 2017-01-05 | 2018-07-13 | 삼성전기주식회사 | 음향 공진기 및 그 제조방법 |
FR3076126A1 (fr) * | 2017-12-26 | 2019-06-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite |
US11309352B2 (en) | 2018-03-01 | 2022-04-19 | Qualcomm Incorporated | Integrated acoustic filter on complementary metal oxide semiconductor (CMOS) die |
CN109474254B (zh) * | 2018-10-31 | 2020-12-08 | 武汉衍熙微器件有限公司 | 一种声波器件及其制作方法 |
CN111371424A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路(宁波)有限公司上海分公司 | 控制电路与体声波滤波器的集成方法和集成结构 |
CN111384910A (zh) * | 2018-12-29 | 2020-07-07 | 中芯集成电路(宁波)有限公司上海分公司 | 晶体谐振器与控制电路的集成结构及其集成方法 |
CN111003684B (zh) * | 2019-03-02 | 2023-06-23 | 天津大学 | 释放孔位于封装空间内的mems器件的封装 |
CN112994639A (zh) * | 2019-12-16 | 2021-06-18 | 中芯集成电路(宁波)有限公司 | 一种薄膜压电声波谐振器及其制造方法及滤波器 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614678A (en) | 1967-08-11 | 1971-10-19 | Gen Electric | Electromechanical filters with integral piezoresistive output and methods of making same |
US5427975A (en) | 1993-05-10 | 1995-06-27 | Delco Electronics Corporation | Method of micromachining an integrated sensor on the surface of a silicon wafer |
US5511427A (en) | 1993-07-21 | 1996-04-30 | Honeywell Inc. | Cantilevered microbeam temperature sensor |
US5834646A (en) | 1995-04-12 | 1998-11-10 | Sensonor Asa | Force sensor device |
CA2176052A1 (en) | 1995-06-07 | 1996-12-08 | James D. Seefeldt | Transducer having a resonating silicon beam and method for forming same |
US5714917A (en) * | 1996-10-02 | 1998-02-03 | Nokia Mobile Phones Limited | Device incorporating a tunable thin film bulk acoustic resonator for performing amplitude and phase modulation |
DE19648759A1 (de) | 1996-11-25 | 1998-05-28 | Max Planck Gesellschaft | Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur |
JP3348686B2 (ja) | 1998-05-22 | 2002-11-20 | 住友金属工業株式会社 | 振動波検出方法及び装置 |
US6452238B1 (en) | 1999-10-04 | 2002-09-17 | Texas Instruments Incorporated | MEMS wafer level package |
EP1153405B1 (de) * | 1999-12-10 | 2006-09-13 | Koninklijke Philips Electronics N.V. | Elektronische geräte mit mikromechanischen schaltern |
US7943412B2 (en) | 2001-12-10 | 2011-05-17 | International Business Machines Corporation | Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters |
US6660564B2 (en) | 2002-01-25 | 2003-12-09 | Sony Corporation | Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby |
US6635509B1 (en) | 2002-04-12 | 2003-10-21 | Dalsa Semiconductor Inc. | Wafer-level MEMS packaging |
US7763947B2 (en) | 2002-04-23 | 2010-07-27 | Sharp Laboratories Of America, Inc. | Piezo-diode cantilever MEMS |
US6902656B2 (en) * | 2002-05-24 | 2005-06-07 | Dalsa Semiconductor Inc. | Fabrication of microstructures with vacuum-sealed cavity |
US6710461B2 (en) | 2002-06-06 | 2004-03-23 | Lightuning Tech. Inc. | Wafer level packaging of micro electromechanical device |
US7138293B2 (en) | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
US7552645B2 (en) | 2003-05-07 | 2009-06-30 | California Institute Of Technology | Detection of resonator motion using piezoresistive signal downmixing |
TWI275168B (en) | 2003-06-06 | 2007-03-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
CN101115675B (zh) | 2004-12-06 | 2011-08-17 | Nxp股份有限公司 | 多传感器组件及其制造方法 |
JP4724488B2 (ja) * | 2005-02-25 | 2011-07-13 | 日立オートモティブシステムズ株式会社 | 集積化マイクロエレクトロメカニカルシステム |
US7248131B2 (en) | 2005-03-14 | 2007-07-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Monolithic vertical integration of an acoustic resonator and electronic circuitry |
US7262622B2 (en) | 2005-03-24 | 2007-08-28 | Memsic, Inc. | Wafer-level package for integrated circuits |
US7250353B2 (en) | 2005-03-29 | 2007-07-31 | Invensense, Inc. | Method and system of releasing a MEMS structure |
JP4791766B2 (ja) * | 2005-05-30 | 2011-10-12 | 株式会社東芝 | Mems技術を使用した半導体装置 |
EP1732121A1 (de) | 2005-06-06 | 2006-12-13 | STMicroelectronics S.r.l. | Herstellungsverfahren für eine hochwertige SOI Scheibe |
US7824098B2 (en) | 2006-06-02 | 2010-11-02 | The Board Of Trustees Of The Leland Stanford Junior University | Composite mechanical transducers and approaches therefor |
US7851876B2 (en) | 2006-10-20 | 2010-12-14 | Hewlett-Packard Development Company, L.P. | Micro electro mechanical system |
JP2008118264A (ja) * | 2006-11-01 | 2008-05-22 | Seiko Epson Corp | 音叉振動子およびその製造方法 |
JP2009043537A (ja) | 2007-08-08 | 2009-02-26 | Toshiba Corp | Memsスイッチ及びその製造方法 |
US7863063B2 (en) | 2008-03-04 | 2011-01-04 | Memsmart Semiconductor Corp. | Method for fabricating a sealed cavity microstructure |
US8097474B2 (en) | 2008-03-24 | 2012-01-17 | International Business Machines Corporation | Integrated circuit chip design flow methodology including insertion of on-chip or scribe line wireless process monitoring and feedback circuitry |
US7615845B1 (en) | 2008-06-25 | 2009-11-10 | Infineon Technologies Sensonor As | Active shielding of conductors in MEMS devices |
US7851925B2 (en) | 2008-09-19 | 2010-12-14 | Infineon Technologies Ag | Wafer level packaged MEMS integrated circuit |
JP2011038780A (ja) * | 2009-08-06 | 2011-02-24 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
US8921144B2 (en) * | 2010-06-25 | 2014-12-30 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
US9058973B2 (en) | 2011-04-13 | 2015-06-16 | International Business Machines Corporation | Passive devices fabricated on glass substrates, methods of manufacture and design structures |
US8629036B2 (en) * | 2011-11-11 | 2014-01-14 | International Business Machines Corporation | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
US8546240B2 (en) * | 2011-11-11 | 2013-10-01 | International Business Machines Corporation | Methods of manufacturing integrated semiconductor devices with single crystalline beam |
-
2011
- 2011-11-11 US US13/294,615 patent/US8629036B2/en active Active
-
2012
- 2012-10-03 JP JP2014541065A patent/JP2015502074A/ja not_active Ceased
- 2012-10-03 GB GB1408506.2A patent/GB2510755A/en not_active Withdrawn
- 2012-10-03 CN CN201280055058.5A patent/CN103930979B/zh active Active
- 2012-10-03 DE DE112012004340.5T patent/DE112012004340B4/de active Active
- 2012-10-03 WO PCT/US2012/058542 patent/WO2013070341A1/en active Application Filing
-
2013
- 2013-12-04 US US14/096,350 patent/US8921201B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130119491A1 (en) | 2013-05-16 |
CN103930979B (zh) | 2016-10-19 |
GB2510755A (en) | 2014-08-13 |
US20140091407A1 (en) | 2014-04-03 |
US8629036B2 (en) | 2014-01-14 |
GB201408506D0 (en) | 2014-06-25 |
CN103930979A (zh) | 2014-07-16 |
DE112012004340B4 (de) | 2018-05-09 |
JP2015502074A (ja) | 2015-01-19 |
US8921201B2 (en) | 2014-12-30 |
WO2013070341A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012004340B4 (de) | Verfahren zur Herstellung von Halbleiterstrukturen | |
DE112012004719T5 (de) | Integrierte Halbleitereinheiten mit einkristallinem Träger, Verfahren zur Herstellung und Entwurfsstruktur | |
DE112012004106B4 (de) | Verfahren zum Bonden eines Substrats | |
DE112011102136B4 (de) | Verfahren zum Ausbilden eines mikroelektromechanischen Systems | |
DE112013000360B4 (de) | Verfahren zur Herstellung einer Halbleitereinheit mit einem Low-k-Abstandshalter | |
DE112012001816B4 (de) | Mikro-elektromechanisches System (MEMS) und zugehörige Aktuator-Höcker, Herstellungsverfahren und Entwurfsstrukturen | |
US9172025B2 (en) | Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure | |
DE102012223968A1 (de) | Strukturen mit mikroelektromechanischem System (MEMS) und Design-Strukturen | |
DE102012221818B4 (de) | Strukturen und entwurfsstrukturen mikroelektromechanischer systeme (mems) | |
DE112013000373B4 (de) | Back - end - of - line - verdrahtungsstrukturen mit hoher leistungsfähigkeit und verfahren zur herstellung derselben | |
DE102013200215B4 (de) | Schaltbare Filter und Entwurfsstrukturen | |
DE112011102071T5 (de) | Verfahren, Vorrichtung und Entwurfsstruktur für eine Silicium-auf-Isolator-Schaltung mit hoher Bandbreite und verringerter Ladungsschicht | |
DE102019219696A1 (de) | Siliziumdurchkontaktierungen für die heterogene integration von halbleitervorrichtungsstrukturen | |
DE112012000255T5 (de) | Struktur und Verfahren zur Hartmaskenentfernung auf einem SOI-Substrat ohne Anwendung eines CMP-Verfahrens | |
DE102016226280B4 (de) | Vorrichtungsschichtübertragung mit einem erhaltenen handhabungs-waferabschnitt | |
DE112012000233B4 (de) | Gesteuerte Silicium-Gleichrichter, Herstellungsverfahren und Entwicklungsstrukturen | |
DE102021129493A1 (de) | Silizium-auf-isolator-chipstruktur mit substrat-eingebettetem optischen wellenleiter und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021469000 Ipc: B81C0001000000 |
|
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE |