DE112012001470T5

DE112012001470T5 - Pipeline-ADC mit Fehlerkorrektur

Info

Publication number: DE112012001470T5
Application number: DE201211001470
Authority: DE
Inventors: Eric John SIRAGUSA
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2011-03-31
Filing date: 2012-03-30
Publication date: 2013-12-24
Anticipated expiration: 2032-03-31
Also published as: US20130135127A1; CN103460605B; DE112012001470B4; WO2012135700A1; CN103460605A; US8368571B2; US20120249348A1; US9148161B2

Abstract

Eine Stufe eines Pipeline-Analog-Digital-Umsetzers kann eine erste und zweite Mehrheit von Digital-Analog-Umsetzern (DACs) aufweisen, wobei die erste Mehrheit eine ausreichende Anzahl aufweist, um einen Rest von der Stufe zu erzeugen, wobei die Ausgänge der zweiten Mehrheit in einen Analogausgang der Stufe hinein addiert werden. Zuordnungs- und Kalibrationsschaltungen können Eingänge zwischen ausgewählten der ersten und zweiten Mehrheit von DACs wechseln und erste und zweite Kalibrationssignale an den ausgewählten einen der ersten Mehrheit und einen anderen der zweiten Mehrheit von DACs bereitstellen. Die Kalibrationssignale können miteinander korreliert, aber unkorreliert zu einem Analogeingang und Digitalausgang der Stufe sein, und ungleiche und teilweise aufhebende Wirkungen auf den Rest der Stufe aufweisen. Eine Korrekturschaltung kann den Digitalausgang der Stufe anhand einer Korrelation zwischen den Kalibrationssignalen und einem Ausgang einer nachfolgenden Stufe in Bezug auf Schaltungspfadfehler korrigieren.

Description

INFORMATIONEN ZUM ALLGEMEINEN STAND DER TECHNIK
Pipeline-Analog-Digital-Umsetzer (ADCs) stellen eine beliebte ADC-Architektur dar. 1 zeigt eine Ausführungsform eines typischen Pipeline-ADC 20, der dazu konfiguriert ist, ein Analogeingangssignal AIN in ein Digitalausgangssignal DOUT zu wandeln, und eine Mehrheit von Pipeline-Stufen 24 aufweist, wobei jede Stufe 24 ein individuelles Analogeingangssignal AI empfängt und ein individuelles Digitalausgangssignal DO, ein Analogausgangssignal AO, ein Analogrestsignal AR und ein verstärktes Analogrestsignal AAR generiert, das in einen entsprechenden digitalisierten Rest DR gewandelt wird. Jede Stufe kann eine ADC-Subschaltung 28 zum Generieren des Digitalausgangs DO, einen Digital-Analog-Umsetzer (DAC) 32 zum Erzeugen des Analogausgangs AO und eine Summierungsschaltung 36 und Verstärkerschaltung 40 zum Generieren des Analogrests AR und des verstärkten Analogrests AAR aufweisen. Der Digitalausgang DO der einzelnen Stufen 24 stellt eine Digitalisierung des von der jeweiligen Stufe 24 empfangenen Analogeingangs AI bei einer im Voraus festgelegten Bitbreite dar. Der Analogausgang AO stellt eine Wandlung des Digitalausgangs DO dieser Stufe 24 zurück in analoge Form dar. Der Analogrest AR ist eine Subtraktion des Analogausgangs AO vom Analogeingang AI dieser Stufe 24 und stellt den nicht gewandelten Rest des von der Stufe 24 empfangenen Analogeingangs AI dar. Der digitalisierte Rest DR, der an eine jeweilige Stufe 24 zurückgeleitet wird, stellt eine Digitalisierung des Analogrests AR durch nachfolgende Stufen 24 dar.
Im Betrieb wandelt der Pipeline-ADC 20 den Gesamtanalogeingang AIN, der an die erste Stufe 24 geleitet wird, durch sukzessives Annähern des jeweiligen Analogeingangs AI jeder Stufe 24 an die im Voraus festgelegte Bitbreite dieser Stufe 24, und generiert und verstärkt dann den Analogrest AR, der den nicht gewandelten Rest des Analogeingangs AI auf dieser Stufe 24 darstellt, und leitet den verstärkten Rest AAR an die nächste Stufe 24 weiter und wiederholt den Prozess. Schließlich kann der ADC 20 den ursprünglichen Analogeingang AIN durch Kombinieren des Digitalausgangs DO, der von jeder der einzelnen Stufen 24 erzeugt wird, wandeln, was mittels einer Verzögerungs- und Kombinationsschaltung 44 geschehen kann, um entsprechende digitalisierte Reste sukzessive in den Gesamtdigitalausgang DOUT einzubauen. In Ausführungsformen kann die Überlagerung des Digitalausgangs DO zwischen einzelnen Pipeline-Stufen 24 dazu benutzt werden, die Genauigkeit des Gesamt-Pipeline-ADC 20 zu verbessern.
Es liegen jedoch Probleme mit der Pipeline-ADC-Architektur 20 aus 1 vor. Ungenauigkeiten beim Generieren des verstärkten Analogrests AAR können die Genauigkeit einschränken, mit der der ADC 20 insgesamt arbeitet, da spätere Pipeline-Stufen 24 auf diese Weise einen ungenauen Rest wandeln. Dies kann sich in reduzierten ADC-Leistungsparametern zeigen, etwa Signal-Rausch-Verhältnis, Linearität usw. Zwei Mechanismen, die die Genauigkeit der Generierung des verstärkten Analogrests AAR reduzieren können, sind ein Verstärkungsfehler im Verstärker 40, der den Analogrest AR verstärkt, und Bauteilwert-Nichtübereinstimmungen innerhalb des DAC 32, der den Analogausgang AO aus dem Digitalausgang DO generiert. Was erstens den Verstärkungsfehler betrifft, so verstärkt die Verstärkerschaltung 40 den Analogrest AR mit einer im Voraus festgelegten Verstärkung, um den vollen Umfang des Eingangs nachfolgender Pipeline-Stufen 24 besser auszunutzen. Ein Fehler in der im Voraus festgelegten Verstärkung der Verstärkerschaltung 40 sendet jedoch einen fehlerhaften verstärkten Rest AAR an nachfolgende Pipeline-Stufen 24. Was zweitens den DAC-Nichtübereinstimmungsfehler betrifft, so generiert der DAC 32 den Analogausgang AO aus dem Digitalausgang DO, und der Analogausgang AO wiederum wird benutzt, um den Analogrest AR zu generieren. Viele DACs 32 benutzen jedoch Kondensator- oder Widerstandsarrays oder andere Bauteilanordnungen, wobei die diese Anordnungen ausmachenden Bauteile im Voraus festgelegte Bauteilwertverhältnisse aufweisen, und eine Abweichung von diesen im Voraus festgelegten Wertverhältnissen, die sich etwa aus Herstellungsungenauigkeiten ergeben können, können die Genauigkeit reduzieren, mit der der Analogausgang AO und damit letztlich der Analogrest AR erzeugt wird.
Bisweilen wurden große Kondensatoren und Hochleistungsverstärker benutzt, um diese Probleme abzumildern. Allerdings können diese Ansätze auf unerwünschte Weise Chipfläche und Leistung verbrauchen, obwohl sie möglicherweise noch nicht einmal alle der genannten Fehler beheben. Daher besteht Bedarf an einer Pipeline-ADC-Architektur mit einem Mechanismus, der Fehler wie etwa Restverstärker-Verstärkungsfehler und DAC-Bauteilwert-Nichtübereinstimmungsfehler korrigiert, aber keine unnötigen platzverbrauchenden oder übermäßig komplizierten oder leistungsintensiven Schaltungen einbringt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Damit die Merkmale der vorliegenden Erfindung verständlich werden, werden im Folgenden einige Zeichnungen beschrieben. Die beiliegenden Zeichnungen stellen jedoch nur bestimmte Ausführungsformen der Erfindung dar und sind daher nicht als deren Umfang beschränkend zu verstehen, da die Erfindung andere gleichermaßen wirksame Ausführungsformen einschließen kann.
1 ist ein Schaltbild, das eine Ausführungsform einer Pipeline-ADC-Schaltung darstellt.
2 ist ein Schaltbild, das eine Ausführungsform einer weiteren Pipeline-ADC-Schaltung darstellt.
3 ist ein Schaltbild, das eine Ausführungsform der Pipeline-ADC-Schaltung aus 2 darstellt.
4 ist ein Schaltbild, das eine Ausführungsform der Pipeline-ADC-Schaltung aus 2 und 3 darstellt und mehr Details in Bezug auf bestimmte Abschnitte der Pipeline-ADC-Schaltung zeigt.
5 ist ein Schaltbild, das eine Ausführungsform einer Aktualisierungs- und Speicherschaltung der Pipeline-ADC-Schaltung aus 2–4 darstellt.
6 ist ein Schaltbild, das eine Ausführungsform einer Einkopplungs-Pipeline-Stufe der Pipeline-ADC-Schaltung aus 2–4 darstellt.
7 ist ein Ablaufdiagramm, das eine Ausführungsform eines Verfahrens zum Kalibrieren einer Einkopplungs-Pipeline-Stufe zur Behandlung eines Restverstärker-Verstärkungsfehlers darstellt.
8 ist ein Ablaufdiagramm, das eine Ausführungsform eines Verfahrens zum Kalibrieren einer Einkopplungs-Pipeline-Stufe zur Behandlung eines DAC-Bauteilwert-Nichtübereinstimmungsfehlers darstellt.
9 ist ein Schaltbild, das eine Ausführungsform einer Koeffizientenschätzungsschaltung der Pipeline-ADC-Schaltung aus 2–4 darstellt.
10 ist ein Schaltbild, das eine Ausführungsform einer Zuordnungsschaltung der Einkopplungs-Pipeline-Stufe aus 6 darstellt.
11 ist ein Schaltbild, das eine weitere Ausführungsform der Einkopplungs-Pipeline-Stufe der Pipeline-ADC-Schaltung aus 2–4 darstellt.
12 ist ein Schaltbild, das eine Ausführungsform einer Eingangsabstastschaltung der Einkopplungs-Pipeline-Stufe aus 11 darstellt.
13 ist ein Schaltbild, das eine Ausführungsform einer Widerstandsleiter der Einkopplungs-Pipeline-Stufe aus 11 darstellt.
14 ist ein Schaltbild, das eine Ausführungsform einer DAC-Subschaltung der Einkopplungs-Pipeline-Stufe aus 11 darstellt.
15 ist ein Schaltbild, das eine weitere Ausführungsform der Einkopplungs-Pipeline-Stufe der Pipeline-ADC-Schaltung aus 2–4 darstellt.
16 ist ein Schaltbild, das eine Ausführungsform einer Fehlerkorrekturschaltung der Pipeline-ADC-Schaltung aus 2–4 darstellt.
DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
2 stellt Elemente einer Ausführungsform einer Pipeline-ADC-Schaltung 50 mit einer Mehrheit von Pipeline-Stufen 54, 58 dar, die eine oder mehrere kalibrierte Pipeline-Stufen 54 einschließen können, welche hierin auch als Einkopplungs-Pipeline-Stufen 54 bezeichnet werden, und die dazu kalibriert sind, ihren Digitalausgang in Bezug auf Fehler wie etwa Restverstärker-Verstärkungsfehler und Digital-Analog-Umsetzer-(DAC-)Bauteilwert-Nichtübereinstimmungsfehler zu korrigieren. Die kalibrierte Pipeline-Stufe 54 kann eine Mehrheit von DACs 110, die hierin auch als primäre DACs 110 bezeichnet werden, und deren Anzahl ausreichend ist, um einen Digitalausgang DO, der von dieser Stufe 54 generiert wird, in einen entsprechenden Analogausgang AO der Stufe 54 zu wandeln, und zwei oder mehr weitere DACs 114 aufweisen, die hierin auch als Kalibrations-DACs 114 bezeichnet werden und dazu dienen, die ausgewählte Stufe 54 zu kalibrieren, um Fehler zu korrigieren, darunter Restverstärker-Verstärkungsfehler und Bauteilwert-Nichtübereinstimmungsfehler der Stufe 54. Die Pipeline-ADC-Schaltung 50 kann die Verstärkung messen, die dem digitalisierten Rest einer ausgewählten Einkopplungsstufe von jedem Pfad über einen primären DAC zugeführt wird, und sie mit der erwarteten idealen Verstärkung dieses Pfads vergleichen. Jeder primäre DAC-Pfad kann Fehler enthalten, die allen DAC-Pfaden gemeinsam sind, wie etwa Verstärkungsfehler im Restverstärker oder effektive Verstärkungsfehler der Backend-Stufen, sowie Fehler, die für jeden einzelnen primären DAC-Pfad einzigartig sind, etwa aufgrund von unbeabsichtigten Differenzen zwischen und unter den primären DACs. Die Pipeline-ADC-Schaltung 50 kann dann Fehlerkorrekturkoeffizienten schätzen und anwenden, um beide Fehlertypen für die einzelnen primären DAC-Pfade zu beheben. Es ist zu beachten, dass 2 der Einfachheit halber nur ausgewählte Elemente der Pipeline-ADC-Schaltung 50 darstellt. Ausführungsformen der Pipeline-ADC 50 können weitere Elemente einschließen, wie sie in anderen Figuren dargestellt sind und im Folgenden detaillierter erörtert werden.
In einem ersten Kalibrationsverfahren 700 (das auch in 7 gezeigt ist und unter Bezugnahme darauf detaillierter erörtert wird) können ein erster und ein zweiter Kalibrations-DAC 114a, 114b kalibriert werden, um Fehler in Schaltungspfaden durch die Kalibrations-DACs bis zum entsprechenden digitalisierten Rest DR der ausgewählten Stufe zu korrigieren. Ein erster der Kalibrations-DACs 114a kann an seinem Eingang mit einem ersten Kalibrationssignal CALA versehen werden, d. h. dieses kann in ihn eingekoppelt werden. Das erste Kalibrationssignal CALA kann dazu konfiguriert sein, mit jedem beliebigen gleichzeitig empfangenen Analogeingang AI unkorreliert zu sein, der im Zuge des gleichzeitigen regulären Wandelbetriebs der ausgewählten Stufe 54 verarbeitet wird, ebenso wie zu dem entsprechenden erzeugten Digitalausgang DO. Das eingekoppelte erste Kalibrationssignal CALA kann vom ersten Kalibrations-DAC 114a verarbeitet werden und einen Ausgang desselben erzeugen, der von einer Summierungsschaltung 118 zusammen mit beliebigen anderen Ausgängen, die durch den regulären Wandelbetrieb der primären DACs 110 erzeugt werden, summiert werden kann, um einen Analogausgang AO zu erzeugen, der von dem von der Stufe 54 empfangenen Analogeingang AI subtrahiert werden kann (in 2 nicht dargestellt), um einen Analogrest AR zu generieren, der an den Restverstärker 126 weitergeleitet und von diesem verstärkt werden kann, um den verstärkten Analogrest AAR zu generieren, der an die nachfolgende Pipeline-Stufe 54, 58 weitergeleitet wird (die entweder eine kalibrierte Pipeline-Stufe 54 oder eine andere Pipeline-Stufe 58 sein kann). Der entsprechende digitalisierte Rest DR, der von der nachfolgenden Pipeline-Stufe 54, 58 erzeugt wird, kann dann an eine Koeffizientenschätzungsschaltung 78 weitergeleitet werden, die den digitalisierten Rest DR mit dem eingekoppelten Kalibrationssignal CALA korrelieren kann, um die Wirkung des eingekoppelten Signals auf den digitalisierten Rest DR zu bestimmen, und damit eine etwaige Abweichung von der vorgesehenen Verstärkung des Schaltungspfads durch den ersten Kalibrations-DAC 114a und den Restverstärker 126 und weiter zum digitalisierten Rest DR. Diese Korrelation kann die Wirkung des Kalibrationssignals CALA auf den digitalisierten Rest DR von der Wirkung anderer Signale trennen, die von den primären DACs 110 im Zuge des regulären Wandelbetriebs generiert werden, da keine Korrelation zwischen dem Kalibrationssignal CALA und den anderen regulären Wandelbetriebsignalen vorliegt, die von den primären DACs 110 erzeugt werden. Die Koeffizientenschätzungsschaltung 78 kann dann einen Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC generieren und zur Verwendung für die Korrektur des Digitalausgangs DO der ausgewählten Pipeline-Stufe 54 in Bezug auf Fehler im ersten Kalibrations-DAC-Pfad an eine Fehlerkorrekturschaltung 66 weiterleiten. Die Kalibration des ersten Kalibrations-DAC 114a kann entweder in einem Vordergrund- oder in einem Hintergrundkalibrationsmodus stattfinden, d. h. entweder nicht während des regulären Wandelbetriebs oder während des regulären Wandelbetriebs der ausgewählten Stufe 54, da die relative Größe des Ausgangs des ersten Kalibrations-DAC 114a, z. B. ±Δ/4, klein genug sein kann, um den verfügbaren Eingangs-Headroom der nachfolgenden Pipeline-Stufe 54, 58 nicht zu stark auszulasten.
Fortfahrend mit dem ersten Kalibrationsverfahren 700 kann der erste Kalibrations-DAC 114a, sobald er kalibriert wurde, dazu benutzt werden, den Schaltungspfad mit dem zweiten Kalibrations-DAC 114b zu kalibrieren, z. B. entweder in einem Vordergrund- oder Hintergrundkalibrationsmodus. Der zweite Kalibrations-DAC 114b und der erste Kalibrations-DAC 114a können an ihren Eingängen gleichzeitig mit dem ersten und zweiten Kalibrationssignal CALA, CALB versehen werden, d. h. diese können gleichzeitig in sie eingekoppelt werden. Das erste und zweite Kalibrationssignale CALA, CALB können unkorreliert mit einem etwaigen gleichzeitig empfangenen Analogeingang AI sein, der durch den regulären Wandelbetrieb der ausgewählten Stufe 54 zum Erzeugen der entsprechenden Digitalausgänge DO verarbeitet wird, aber miteinander korreliert sein, damit sie korrelierte, wenn auch ungleiche Wirkungen auf den digitalisierten Rest DR entsprechend der ausgewählten Pipeline-Stufe 54 erzeugen können. Beispielsweise kann das erste Kalibrationssignal CALA gleich dem Gegenteil oder dem Kehrwert des zweiten Kalibrationssignals CALB sein, z. B. CALA = –CALB, wobei sich das erste und das zweite Kalibrationssignal CALA, CALB aus Elementen aus einem Satz zusammensetzen, der durch {–1, 1} dargestellt wird. Die Koeffizientenschätzungsschaltung 78 kann den entsprechenden digitalisierten Rest DR mit den eingekoppelten Kalibrationssignalen CALA, CALB korrelieren, um die Wirkung der eingekoppelten Signale auf den digitalisierten Rest DR zu bestimmen. Da der Pfadfehler des ersten Kalibrations-DAC 114a bereits geschätzt wurde, können diese Schätzung und die bekannten Kalibrationssignale CALA, CALB dazu benutzt werden, die Wirkungen der Pfadfehler des ersten Kalibrations-DAC 114a entweder vor oder nach dem Durchführen eines Korrelationsvorgangs für den Pfad des zweiten Kalibrations-DAC 114b zu beseitigen, um so den Pfadfehler des zweiten Kalibrations-DAC 114b zu isolieren. Jede verbleibende Abweichung stammt daher aus einer vorgesehenen Verstärkung des Schaltungspfads durch den zweiten Kalibrations-DAC 114b, den Restverstärker 126 und etwaige nachfolgende Stufen 54, 58. Die Koeffizientenschätzungsschaltung 78 kann dann einen Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC generieren und zur Verwendung für die Korrektur des Digitalausgangs DO der ausgewählten Pipeline-Stufe 54 in Bezug auf Fehler im Schaltungspfad mit dem zweiten Kalibrations-DAC 114b an eine Fehlerkorrekturschaltung 66 weiterleiten.
In einem zweiten Kalibrationsverfahren 800 (das auch in 8 gezeigt ist und unter Bezugnahme darauf detaillierter erörtert wird), das nach dem ersten Kalibrationsverfahren 700 durchgeführt werden kann, und zwar entweder in einem Vordergrund- oder Hintergrundmodus, kann ein zweiter der Kalibrations-DACs 114b betrieblich durch einen ausgewählten der primären DACs 110 ausgewechselt werden, so dass der zweite Kalibrations-DAC 114b den Platz des ausgewählten primären DAC 110 beim Betrieb der primären DACs 110 einnimmt, um den Digitalausgang DO der ausgewählten Stufe 54 in einen entsprechenden Analogausgang AO zu wandeln. Dieser betriebliche Wechsel kann mit einer Zuordnungsschaltung 106 erreicht werden, die Eingänge zwischen dem ausgewählten primären DAC 110 und dem zweiten Kalibrations-DAC 114b wechseln, d. h. zuordnen kann. Der ausgewählte primäre DAC 110 und der erste Kalibrations-DAC 114a können dann an ihren Eingängen gleichzeitig mit dem ersten und dem zweiten Kalibrationssignal CALA, CALB versehen werden, d. h. diese können in sie eingekoppelt werden, wobei das erste und das zweite Kalibrationssignal CALA, CALB unkorreliert mit einem etwaigen gleichzeitig empfangenen Analogeingang AI sind, der im Zuge des regulären Wandelbetriebs der ausgewählten Stufe 54 verarbeitet wird, um entsprechende Digitalausgänge DO zu erzeugen, aber korreliert miteinander sind, um korrelierte, wenngleich ungleiche Wirkungen auf den digitalisierten Rest DR zu erzeugen, der letztlich entsprechend der ausgewählten Stufe 54 generiert wird.
Im Detail können das erste und zweite Kalibrationssignal CALA, CALB z. B. in einem Hintergrundmodus vom ersten Kalibrations-DAC 114a und dem ausgewählten primären DAC 110 verarbeitet werden, und ihre Ausgänge können dann von der Summierungsschaltung 118 zusammen mit beliebigen anderen Ausgängen, die durch den regulären Wandelbetrieb der primären DACs 110 und des ausgewechselten zweiten Kalibrations-DAC 114b generiert werden, summiert werden. Diese Analogausgangssumme AO kann von dem Analogeingang AI subtrahiert werden, der von der Stufe empfangen wird, und der resultierende Analogrest AR kann von dem Restverstärker 126 verstärkt werden, um den verstärkten Analogrest AAR zu generieren. Die Kalibrations-DACs 114 und die Summierungsschaltung 118 können derart konfiguriert sein, dass die Einkopplung des ersten und des zweiten Kalibrationssignals CALA, CALB in den ersten Kalibrations-DAC 114a und den ausgewählten primären DAC 110 Wirkungen auf den verstärkten Analogrest AAR und damit den entsprechenden digitalisierten Rest DR erzeugt, die miteinander korreliert, aber ungleich sind, und mit anderen Analogsignalen, die von den verbleibenden nicht ausgewählten primären DACs 110 und dem ersetzten zweiten Kalibrations-DAC 114b im Zuge des regulären Wandelbetriebs generiert werden, unkorreliert sind. Diese korrelierte, aber ungleiche Wirkung kann auf unterschiedliche Weise erreicht werden, z. B. durch Bereitstellen von korrelierten und gleichen oder ungleichen ersten und zweiten Kalibrationssignalen CALA, CALB, die von dem ersten Kalibrations-DAC 114a und dem ausgewählten primären DAC 110 und der Summierungsschaltung 118 auf gleiche Weise oder unterschiedliche Weise verarbeitet werden können. Das Ergebnis kann derart sein, dass eine Wirkung des korrelierten ersten und zweiten Kalibrationssignals CALA, CALB in dem entsprechenden digitalisierten Rest DR, der von der nachfolgenden Pipeline-Stufe 54, 58 generiert wird, von der Koeffizientenschätzungsschaltung 78 bestimmt werden kann, die den digitalisierten Rest DR mit den eingekoppelten Kalibrationssignalen CALA, CALB korreliert, um die Wirkung etwaiger unkorrelierter regulärer Konvertierungssignale davon zu trennen. Da das erste und das zweite Kalibrationssignal CALA, CALB eine korrelierte, aber ungleiche Wirkung auf den verstärkten Analogrest AAR haben können, der von der ausgewählten Pipeline-Stufe 54 erzeugt wird, kann die Gesamtgröße der kombinierten Wirkung der zwei Kalibrationssignale CALA, CALB auf den verstärkten Analogrest AAR zugeschnitten werden, z. B. durch Konfigurieren der Wirkung von einem der Kalibrationssignale CALA, CALB derart, dass es die Wirkung des anderen Kalibrationssignals CALA, CALB auf den verstärkten Analogrest AAR teilweise aufhebt oder reduziert, so dass der Analogeingangs-Headroom der nachfolgenden Stufe 54, 58 bewahrt werden kann, was es erlaubt, dass das zweite Kalibrationsverfahren 800 in einem Hintergrundmodus durchgeführt werden kann, d. h. gleichzeitig zum regulären Wandelbetrieb der Pipeline-ADC-Schaltung 50, was auch Vorteile für die Vordergrundmoduskalibration mit sich bringen kann. Die Koeffizientenschätzungsschaltung 78 kann eine etwaige Abweichung von den vorgesehenen Bauteilwerten des Schaltungspfads, darunter des ausgewählten primären DAC 110, auf Grundlage der Wirkung der eingekoppelten Signale auf den digitalisierte Rest DR berechnen, der von der nachfolgenden Stufe 54, 58 erzeugt wird, und einen Fehlerkorrekturkoeffizienten des primären DAC PDECC generieren und an die Fehlerkorrekturschaltung 68 weiterleiten, um ihn zum Korrigieren des Digitalausgangs DO der ausgewählten Pipeline-Stufe 54 in Bezug auf Fehler im Schaltungspfad mit dem ausgewählten primären DAC 110 zu benutzen, wie etwa Restverstärker-Verstärkungsfehler und Bauteilwert-Nichtübereinstimmungsfehler. Die Fehlerkorrekturkoeffizienten ECC aus 2 können somit sowohl Korrekturkoeffizienten des primären DAC PDECC, auch gezeigt in 16, als auch Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC einschließen, auch gezeigt in 16.
Obwohl 2 eine Übersicht über Aspekte der Pipeline-ADC-Schaltung 50 und ihres Betriebs darstellt, sollen im Folgenden unter Bezugnahme auf weitere Darstellungen in den Figuren ausführlichere Ausführungsformen erörtert werden.
3 zeigt eine Ausführungsform der Pipeline-ADC-Schaltung 50, die Fehler wie etwa Restverstärker-Verstärkungsfehler, DAC-Bauteilwert-Nichtübereinstimmungsfehler und andere Fehlertypen korrigieren kann, und zeigt die Architektur der Pipeline-ADC-Schaltung 50 auf übergeordneter Ebene. Der Pipeline-ADC 50 kann eine oder mehrere Einkopplungs-Pipeline-Stufen 54, die dazu konfiguriert sind, eine Kalibrationssignaleinkopplung zu empfangen, eine oder mehrere Pipeline-Stufen 58, die wahlweise auf die Kalibrationssignaleinkopplungskonfigurationen verzichten, eine Verzögerungsschaltung 62, eine Fehlerkorrekturschaltung 66, eine Kombinationsschaltung 70 und eine Schätzungs- und Steuerungsschaltung 74 aufweisen. Jede Einkopplungs-Pipeline-Stufe 54 kann einen Kalibrationsvorgang durchführen, um Fehler wie etwa Restverstärker-Verstärkungsfehler und DAC-Bauteilwert-Nichtübereinstimmungsfehler der Einkopplungsstufe 54 zu korrigieren. Die anderen Pipeline-Stufen 58 aus 3, die wahlweise auf die Kalibrationseinkopplungskonfigurationen verzichten, können als die in der Architektur 20 aus 1 dargestellten Pipeline-Stufen 24 konfiguriert sein oder gemäß verschiedenen anderen Gesichtspunkten konfiguriert sein. Die Schätzungs- und Steuerungsschaltung 74 kann die Fehlerschätzungsfunktion ausführen und Einkopplungs-, Steuer- und Taktsignale an andere Schaltungen der Pipeline-ADC-Schaltung 50 bereitstellen, um den hierin beschriebenen Betrieb der ADC-Schaltung 50 zu ermöglichen. Die Verzögerungsschaltung 62 kann verzögerte Digitalausgänge DDO der einzelnen der Mehrheit von Pipeline-Stufen 54, 58 erzeugen, damit die Korrektur der Digitalausgänge DO der Einkopplungs-Pipeline-Stufen 54 und die Kombination dieser korrigierten Digitalausgänge CDO mit den Digitalausgängen DO der anderen Stufen innerhalb des Kontextes der sequenziellen Beschaffenheit des Pipeline-ADC-Betriebs stattfinden kann. Die Fehlerkorrekturschaltung 66 kann die korrigierten Digitalausgänge CDO erzeugen und die Digitalausgänge DO der Einkopplungs-Pipeline-Stufen 54 in Bezug auf Restverstärker-Verstärkungsfehler und DAC-Bauteilwert-Nichtübereinstimmungsfehler der Einkopplungsstufen 54 gemäß im Folgenden hierin erörterten Verfahrensweisen und Schaltungen korrigieren. Die Kombinationsschaltung 70 kann die korrigierten Digitalausgänge CDO von den Einkopplungsstufen 54 mit den verzögerten Digitalausgängen DDO anderer Pipeline-Stufen 58 kombinieren, um die digitalisierten Reste DR und den Gesamtdigitalausgang DOUT der Pipeline-ADC-Schaltung 50 zu erzeugen.
Obwohl 3 eine Ausführungsform des Pipeline-ADC 50 mit zwei Einkopplungs-Pipeline-Stufen 54 und einer beliebigen Anzahl nicht eingekoppelter Pipeline-Stufen 58 zeigt, sind auch andere Konfigurationen des Pipeline-ADC 50 möglich. So können Ausführungsformen des Pipeline-ADC 50 beispielsweise eine oder mehrere Einkopplungs-Pipeline-Stufen 54 in Kombination mit keiner, einer oder einer Mehrheit von nicht eingekoppelten Pipeline-Stufen 58 einschließen. Obwohl 3 ferner eine beispielhafte Anordnung der Verzögerungsschaltung 62, der Fehlerkorrekturschaltung 66, der Kombinationsschaltung 70 und der Schätzungs- und Steuerungsschaltung 74 zeigt, sind auch andere Anordnungen dieser Schaltungen möglich. So können Ausführungsformen des ADC beispielsweise eine oder mehrere der Verzögerungsschaltung 62, der Fehlerkorrekturschaltung 66, der Kombinationsschaltung 70 und Schätzungs- und Steuerungsschaltung 74 in Zusammenschaltung mit einer dieser Schaltungen in anderer als der in 3 gezeigten Reihenfolge einschließen, um beispielsweise eine andere Sequenz des Digitalsignalflusses durch diese Schaltungen zu implementieren, etwa eine Verzögerung nach der Fehlerkorrektur statt davor usw., wodurch trotzdem die hierin erörterten Fehlerkorrekturfunktionen der Pipeline-ADC-Schaltung 50 erzielt werden. Die Fehlerkorrektur kann den Digitalausgang DO wahlweise entweder durch digitale Verarbeitung oder durch eine analoge Verarbeitung korrigieren, um die hierin geschätzten Schaltungspfadfehler vollständig oder teilweise zu korrigieren, indem etwa der Digitalausgang DO digital verändert wird, eine auf ein Analogsignal (z. B. auf den Analogausgang AO, den Analogrest AR usw.) angewandte Verstärkung verändert wird, ein Vorstrom in einem analogen Bauteil verändert wird, um sein Verhalten zu ändern, oder durch eine beliebige Kombination dieser Verarbeitungen als Reaktion auf die hierin berechneten Fehlerkorrekturkoeffizienten.
4 zeigt eine Ausführungsform des Pipeline-ADC 50 aus 3 und zeigt weitere Details zu einigen der Schaltungen aus 3. In 4 kann die Schätzungs- und Steuerungsschaltung 74 eine Fehlerkorrekturkoeffizient-Schätzungsschaltung 78, eine Fehlerkorrekturkoeffizient-Aktualisierungs- und Speicherschaltung 82, eine Kalibrationssignalschaltung 86 und andere Steuerungsschaltungen 90 aufweisen. Außerdem können in 4 die Verzögerungsschaltung 62, die Fehlerkorrekturschaltung 66 und die Kombinationsschaltung 70 Abschnitte (gekennzeichnet mit 62a–c, 66a–c, 70a–c) aufweisen, die jeweiligen Einkopplungs- oder nicht eingekoppelten Pipeline-Stufen 54, 58 entsprechen.
Die Fehlerkorrekturkoeffizient-Schätzungsschaltung 78 kann die Fehlerkorrekturkoeffizienten anhand des digitalisierten Rests DR entsprechend der ausgewählten Kalibrations-Pipeline-Stufen 54 schätzen und an die Koeffizientaktualisierungs- und Speicherschaltung 82 leiten. Die Fehlerkorrekturkoeffizienten können Koeffizienten einschließen, die den Fehlerkorrekturschaltungen 66a, 66b entsprechen und von diesen verwendet werden, welche wiederum den einzelnen Einkopplungs-Pipeline-Stufen 54 entsprechen, um Fehler wie etwa Restverstärker-Verstärkungs- und DAC-Bauteilwert-Nichtübereinstimmungsfehler der Stufe 54 zu korrigieren. Die Fehlerkorrekturkoeffizienten können wahlweise die Form digitaler Bits oder Wörter von im Voraus festgelegter Bitlänge oder eine beliebige andere Form annehmen, die zum Speichern eines quantitativen Werts zur Verwendung durch digitale Schaltungen geeignet ist. Die Koeffizientenschätzungsschaltung 78 kann Fehlerkorrekturkoeffizienten für eine jeweilige Einkopplungs-Pipeline-Stufe 54 anhand des digitalisierten Rests DR berechnen, der dieser Stufe 54 entspricht, wobei es sich um die Kombination der Digitalausgänge DO von den nachfolgenden Pipeline-Stufen handelt, sei es von Einkopplungs-Pipeline-Stufen 54, nicht eingekoppelten Pipeline-Stufen 58 oder einer Mischung aus beiden. In 4 beispielsweise kann die Koeffizientenschätzungsschaltung 78 Fehlerkorrekturkoeffizienten schätzen, um Fehler der ersten Einkopplungs-Pipeline-Stufe (gekennzeichnet mit einer (1) in 4) auf Grundlage eines Kalibrationssignals, das in diese Stufe 54 eingekoppelt wird, und eines digitalisierten Rests DR (gekennzeichnet mit einer (1) in 4), der dieser Stufe 54 entspricht, zu korrigieren. Ähnlich kann die Koeffizientenschätzungsschaltung 78 für die zweite Einkopplungs-Pipeline-Stufe 54 Fehlerkorrekturkoeffizienten anhand des Kalibrationssignals, das in die Stufe 54 eingekoppelt wird, und des digitalisierten Rests DR (gekennzeichnet mit einer (2) in 4) schätzen, der dieser Stufe 54 entspricht. Die Koeffizientenschätzungsschaltung 78 kann die geschätzten Fehlerkorrekturkoeffizienten an die Koeffizientaktualisierungs- und Speicherschaltung 82 bereitstellen.
Die Fehlerkorrekturkoeffizient-Aktualisierungs- und Speicherschaltung 82 kann die Fehlerkorrekturkoeffizienten, die von der Koeffizientenschätzungsschaltung 78 geschätzt werden, empfangen, existierende Fehlerkorrekturkoeffizienten aktualisieren, empfangene Fehlerkorrekturkoeffizienten speichern und die jeweiligen empfangenen und gespeicherten Fehlerkorrekturkoeffizienten an die Fehlerkorrekturschaltung der einzelnen Einkopplungs-Pipeline-Stufen 54 bereitstellen. 5 zeigt eine Ausführungsform der Aktualisierungs- und Speicherschaltung 82, die eine Logikschaltung 94 und einen Speicher 98 aufweisen kann. Die Logikschaltung 94 kann einen oder mehrere Aktualisierungsbetriebsmodi wie hierin beschrieben implementieren. Beim Empfang von Fehlerkorrekturkoeffizienten von der Koeffizientenschätzungsschaltung 78 kann die Koeffizientaktualisierungs- und Speicherschaltung 82 die Koeffizienten automatisch speichern und dadurch die entsprechenden gespeicherten Koeffizienten aktualisieren, oder kann die empfangenen Koeffizienten auf Grundlage einer Betriebs- oder logischen Entscheidung speichern. Beispielsweise kann die Aktualisierungs- und Speicherschaltung 82 die Koeffizienten wahlweise zu im Voraus festgelegten oder selektiv konfigurierbaren Zeiten oder mit im Voraus festgelegten oder selektiv konfigurierbaren Aktualisierungsraten aktualisieren. Eine Aktualisierungsrate kann wahlweise gleich oder unterschiedlich zu der Rate sein, mit der die Koeffizientenschätzungsschaltung 78 neue Werte der Koeffizienten schätzen kann. Die Koeffizientenaktualisierungsrate kann auch dazu ausgewählt werden, auf unterschiedliche Weise dem Vordergrund- oder Hintergrundbetriebsmodus der Pipeline-ADC-Schaltung 50 zu entsprechen, wie weiter unten erörtert. Der Speicher 98 der Aktualisierungs- und Speicherschaltung 82 kann die empfangenen Fehlerkorrekturkoeffizienten gemäß dem Aktualisierungsbetriebsmodus speichern, der von der Aktualisierungslogikschaltung 94 und anderen Steuerschaltungen 90 ausgewählt und implementiert wird. Der Speicher 98 kann einen oder mehrere Klinkenschalter, Register, ROM, RAM, EEPROM oder beliebige andere integrierte Speicherstrukturen einschließen, die digitale Informationen speichern können. Der Speicher 98 kann entsprechend dem Betrieb des hierin beschriebenen Pipeline-ADC, wie von der Aktualisierungslogikschaltung 94 und anderen Steuerschaltungen 90 ausgewählt und implementiert, gespeicherte Fehlerkorrekturkoeffizienten an entsprechende Fehlerkorrekturschaltungen 66 leiten.
Zurückkehrend zu 4 kann die Kalibrationssignalschaltung 86 Kalibrationssignale CAL von im Voraus festgelegten Typen an ausgewählte Einkopplungs-Pipeline-Stufen 54 leiten. Die zugeleiteten Kalibrationssignale CAL können dazu benutzt werden, eine ausgewählte Einkopplungs-Pipeline-Stufe 54 zu kalibrieren, indem ein entsprechender digitalisierter Rest DR generiert wird, der von nachfolgenden Pipeline-Stufen erzeugt wird, und Fehlerkorrekturkoeffizienten für die ausgewählte Einkopplungsstufe 54 anhand des digitalisierten Rest DR und des an die ausgewählte Stufe 54 geleiteten Kalibrationssignals CAL berechnet werden. Der Typ des Kalibrationssignals CAL kann derart ausgewählt werden, dass dieses die Berechnung von Fehlerkoeffizienten ermöglicht. In einer Ausführungsform kann das Kalibrationssignal CAL mit etwaigen Analogeingangssignalen AI, die von der ausgewählten Einkopplungs-Pipeline-Stufe 54 z. B. als Teil des regulären Wandelbetriebs des Pipeline-ADC 50 gleichzeitig empfangen und verarbeitet werden, oder mit beliebigen anderen Analog- oder Digitalsignalen der ausgewählten Stufe 54 oder Teilen davon, die als Ergebnis solcher empfangenen Analogeingangssignale AI erzeugt werden, unkorreliert sein. Der digitalisierte Rest DR, der von den Stufen erzeugt wird, die auf die ausgewählte Einkopplungsstufe 54 folgen, und der der ausgewählten Stufe 54 entspricht, kann auf diese Weise eine Komponente aufweisen, die nur mit dem Kalibrationssignal CAL korreliert ist. Der entsprechende digitalisierte Rest DR kann auf diese Weise durch Korrelation zu dem Kalibrationssignal CAL analysiert werden, das in die ausgewählte Einkopplungsstufe 54 eingekoppelt wird, um die Wirkung von Fehlern wie etwa Restverstärker-Verstärkungsfehlern und DAC-Bauteilwert-Nichtübereinstimmungsfehlern der ausgewählten Einkopplungsstufe 54 zu bestimmen. Das Kalibrationssignal CAL kann allgemein in einem Vordergrundmodus in die ausgewählte Einkopplungs-Pipeline-Stufe 54 eingekoppelt werden, d. h. nicht gleichzeitig mit dem Empfang der ausgewählten Einkopplungsstufe 54 eines regulären Analogeingangssignals AI während des Betriebs der ausgewählten eingekoppelten Stufe 54, der Pipeline-ADC-Schaltung 50 oder beider, um empfangene Analogeingangssignale AI, AIN in Digitalausgangssignale DO, DOUT zu wandeln, und unkorrelierte Ausführungsformen des Kalibrationssignals CAL können sowohl im Vordergrund- als auch im Hintergrundmodus in die ausgewählte Einkopplungs-Pipeline-Stufe 54 eingekoppelt werden, d. h. entweder nicht gleichzeitig oder gleichzeitig mit dem Empfang eines Analogeingangssignal AI durch die ausgewählte Einkopplungsstufe 54 während des Betriebs der ausgewählten Einkopplungsstufe 54, der Pipeline-ADC-Schaltung 50 oder beider, um empfangene Analogeingangssignale AI, AIN in Digitalausgangssignale DO, DOUT zu wandeln.
Unkorrelierte Ausführungsformen des Kalibrationssignals CAL können verschiedene Formen annehmen. In einer Ausführungsform kann das unkorrelierte Kalibrationssignal CAL ein pseudozufälliges Binärsignal, ein mittelwertfreies Binärsignal, ein pseudozufälliges mittelwertfreies Binärsignal oder Kombinationen davon einschließen.
Die Kalibrationssignalschaltung 86 kann die Kalibrationssignale CAL (z. B. ein unkorreliertes pseudozufälliges Signal) intern generieren und die Kalibrationssignale CAL an die Einkopplungs-Pipeline-Stufen 54 bereitstellen, oder die Kalibrationssignale CAL von einer anderen Schaltung empfangen und die empfangenen Kalibrationssignale CAL an die Einkopplungs-Pipeline-Stufen 54 bereitstellen. Die Kalibrationssignalschaltung 86 kann auch die Kalibrationssignale CAL, die sie an die Einkopplungs-Pipeline-Stufen 54 bereitgestellt hat, für eine korrelationsbasierte Schätzung der Fehlerkorrekturkoeffizienten für jede der Einkopplungs-Pipeline-Stufen 54 an die Koeffizientenschätzungsschaltung 78 bereitstellen. Die Kalibrationssignalschaltung 86 kann ein einzelnes Kalibrationssignal CAL für alle Einkopplungs-Pipeline-Stufen 54 benutzen, verschiedene Kalibrationssignale CAL für jede Pipeline-Stufe 54 benutzen, oder eine Kombination dieser Ansätze.
Die anderen Steuerschaltungen 90 können andere Steuer- und Taktsignale gemäß dem Bedarf anderer Schaltungen der Pipeline-ADC-Schaltung 50 einschließlich der Einkopplungs- und der nicht eingekoppelten Pipeline-Stufen 54, 58, der Verzögerungsschaltung 62, der Fehlerkorrekturschaltung 66, der Kombinationsschaltung 70, der Kalibrationssignalschaltung 86, der Koeffizientaktualisierungs- und Speicherschaltung 82 und der Koeffizientenschätzungsschaltung 78 usw. bereitstellen, um den Betrieb der Pipeline-ADC-Schaltung 50 wie hierin beschrieben zu ermöglichen. Diese Steuer- und Taktsignale können den Betrieb der Pipeline-ADC-Schaltung 50 gemäß ausgewählten Betriebsmodi steuern, z. B. Vordergrund- oder Hintergrundkalibrationsmodus, und können logisch ausgelöste Steuer- und Taktsignale einschließen.
6 zeigt eine Ausführungsform einer Einkopplungs-Pipeline-Stufe 54 und Teile der Schätzungs- und Steuerungsschaltung 74 der Pipeline-ADC-Schaltung 50 aus 2–4. Die Einkopplungs-Pipeline-Stufe 54 kann eine ADC-Subschaltung 102, eine Zuordnungsschaltung 106, einen oder mehrere primären DACs 110, einen oder mehrere Kalibrations-DACs 114, eine oder mehrere Summierungsschaltungen 118, 122 und einen Verstärker 126 aufweisen. Die ADC-Subschaltung 102 kann den von der Einkopplungs-Pipeline-Stufe 54 empfangenen Analogeingang AI in einen Digitalausgang DO wandeln, der einer im Voraus festgelegten Anzahl digitaler Binärcodebits entspricht. In 6 generiert das dargestellte Ausführungsbeispiel einen Digitalausgang DO, der einem 4-Bit-Binärcode entspricht. Die ADC-Subschaltung 102 kann wahlweise dazu konfiguriert sein, entweder einen Binärcodeausgang oder einen Unärcode-, d. h. Thermometercode-Ausgang zu erzeugen. In 6 ist die beispielhafte ADC-Subschaltung 102 dazu konfiguriert, einen Thermometercode-Digitalausgang DO an die Zuordnungsschaltung bereitzustellen, wodurch die ADC-Subschaltung 102 für einen Digitalausgang, der einem 4-Bit-Binärcode-Digitalwort entspricht, einen Digitalausgang DO bereitstellen kann, der sechzehn Thermometercode-Digitalsignale x0–x15 einschließt. Ausführungsformen der ADC-Subschaltung 102 können wahlweise dazu konfiguriert sein, einen Binärcode-Digitalausgang DO, einen Thermometercode-Digitalausgang DO oder beide zu erzeugen.
Die Einkopplungs-Pipeline-Stufe 54 kann die Zuordnungsschaltung 106 aufweisen, um eine selektierbare Leitung des Digitalausgangs DO und der Kalibrationssignale CAL von der ADC-Subschaltung 102 und Kalibrationssignalschaltung 86 der Schätzungs- und Steuerungsschaltung 74 an die primären DACs und den Kalibrations-DAC 110, 114 zu implementieren. Die Zuordnungsschaltung kann, wie durch die mit gestrichelten Linien dargestellten Teile der Zuordnungsschaltung im gezeigten Schema angezeigt, dazu konfiguriert sein, die Digitalausgangssignale DO, x0–x15, die von der ADC-Subschaltung an die Zuordnungsschaltung geleitet werden, entweder selektiv entsprechenden primären DACs oder einem ausgewählten Kalibrations-DAC zuzuordnen, und ein Kalibrationssignal CAL von der Kalibrationssignalschaltung 86 selektiv einem beliebigen der primären DACs 110 oder dem ausgewählten Kalibrations-DAC 114 zuzuordnen. 10 stellt ein Ausführungsbeispiel der Zuordnungsschaltung 106 dar, das dazu konfiguriert ist, drei Digitalsignale selektiv zuzuordnen. Die dargestellte Ausführungsform kann eine Mehrheit von Schaltern 130 aufweisen, die dazu konfiguriert sind, in Reaktion auf Steuersignale SEL von der Steuerschaltung selektiv Digitalsignale, z. B. den Digitalausgang DO, x0–x15, und Kalibrationssignale CAL zwischen ausgewählten primären DACs und dem hierin beschriebenen Kalibrations-DAC auszuwechseln. Obwohl 10 eine Zuordnungsschaltung 106 darstellt, die dazu konfiguriert ist, drei Digitalausgangssignale x0–x2 zu empfangen, können andere Ausführungsformen durch Extrapolieren der dargestellten Architektur eine beliebige Anzahl von Digitalausgangssignalen DO empfangen. Außerdem kann die Zuordnungsschaltung 106 stattdessen wahlweise andere Architekturen als die in 10 dargestellte benutzen. In anderen Ausführungsformen kann die Einkopplungs-Pipeline-Stufe 54 zudem die Zuordnungsschaltung 106 oder die Zuordnungsfunktion, die von der Zuordnungsschaltung 106 bereitgestellt wird, unter der ADC-Subschaltung 106, den primären DACs 110, den Kalibrations-DACs 114 und den Summierungsschaltungen 118, 122 an einer anderen relativen Position im Signalfluss implementieren. In einer alternativen Ausführungsform beispielsweise kann die Einkopplungs-Pipeline-Stufe die Zuordnungsschaltung 106 oder ihre äquivalente Funktion innerhalb der ADC-Subschaltung 102 implementieren.
Die Einkopplungs-Pipeline-Stufe 54 kann eine ausreichende Anzahl primärer DACs 110 aufweisen, um den Digitalausgang D0, der von der ADC-Subschaltung 102 erzeugt wird, zurück in analoge Form wandeln zu können, d. h. in das Analogausgangssignal AO, damit die Einkopplungs-Pipeline-Stufe 54 den regulären Wandelbetrieb ausführen kann, darunter das Wandeln des Analogeingang AI in den Digitalausgang DO mit im Vorausfestgelegter Bitbreite und das Generieren eines entsprechenden verstärkten Analogrestsignals AAR, ohne dass zur Ausführung dieser Funktion zwangsläufig auf die Kalibrations-DACs 114 zurückgegriffen werden muss. Dies kann für Flexibilität bei der Auswahl und dem Betrieb sowohl im Vordergrund- als auch im Hintergrundkalibrationsmodus sorgen. Die primären DACs 110 können Binärcode- oder auch Thermometercode-Digitalausgänge DO als Wandeleingang akzeptieren und können intermediäre Analogausgangssignale y0–y15 mit einer ausgewählten, im Voraus festgelegten Anzahl von Ausgangspegeln ausgeben. In 6 können die primären DACs 110 jeweils dazu konfiguriert sein, als Digitaleingang ein einzelnes Thermometercode-Digitalausgangssignal x0–x15 zu akzeptieren, das von der ADC-Subschaltung 102 bereitgestellt wird, und ein intermediäres Analogausgangssignal y0–y15 mit einem von zwei möglichen Analogausgangssignalpegeln auszugeben. Somit kann die Mehrheit von primären DACs 110 eine Anzahl von DACs 110 aufweisen, die gleich der Anzahl von Thermometercode-Digitalausgängen x0–x15 ist, die von der ADC-Subschaltung 102 bereitgestellt werden, und kann z. B. 16 primäre DACs 110 für das Äquivalent einer 4-Bit-Binärcode-Einkopplungs-Pipeline-Stufe 54 aufweisen, wie beispielhaft in 6 dargestellt. In anderen Ausführungsformen können die primären DACs 110 DACs 110 aufweisen, die dazu konfiguriert sind, Binärcode-Digitalausgänge DO anstelle von Thermometercode-Digitalausgängen DO zu akzeptieren, und außerdem eine Vielzahl von Binär- oder Thermometercode-Signalen zu akzeptieren. Die primären DACs 110 können jeweils eine identische Schaltung sein.
Jeder der primären DACs 110 einer jeweiligen Einkopplungs-Pipeline-Stufe 54 kann ein intermediäres Analogausgangssignal y0–y15 mit einer Stärke von bis zu, aber nicht größer als einer im Voraus festgelegten Analogsignalstärke ausgeben. Die im Voraus festgelegte Analogsignalstärke sowie die Verstärkung des Restverstärkers 126 können derart ausgewählt sein, dass der verstärkte Analogrest AAR eine maximale Analogeingangssignalstärke, die eine Pipeline-Stufe, die auf die ausgewählte Einkopplungs-Pipeline-Stufe 54 folgt, wandeln kann, wenn die Pipeline-ADC-Schaltung 50 dem idealen Verhalten gemäß arbeitet, nicht übersteigt und ein im Voraus festgelegtes Verhältnis dazu aufweist. Beispielsweise kann die im Voraus festgelegte Analogsignalstärke derart ausgewählt sein, dass der verstärkte Analogrest AAR die Hälfte der maximalen Analogeingangssignalstärke, die eine nachfolgende Pipeline-Stufe wandeln kann, nicht überschreitet, so dass für Headroom für verschiedene Fehler und Kalibrationsvorgänge am Eingang der nachfolgenden Pipeline-Stufe gesorgt wird, die sich über die maximale Analogausgangssignalstärke lagern können, um zu verhindern, dass die maximale Analogeingangssignalstärke der nachfolgenden Pipeline-Stufe überschritten wird.
Um ein im Voraus festgelegtes Verhältnis zwischen der maximalen Analogsignalstärke, die von den primären DACs 110 ausgegeben wird, und der maximalen Analogeingangssignalstärke der nachfolgenden Pipeline-Stufe zu erreichen, können die einzelnen primären DACs 110 eine maximale intermediäre Analogausgangssignalstärke mit einem im Voraus festgelegten Verhältnis zur Analogeingangsauflösungsschrittgröße Δ der ausgewählten Pipeline-Stufe 54 ausgeben, d. h. die kleinste Abstufung der Veränderung der Analogeingangsstärke, die die ADC-Subschaltung 102 der ausgewählten Pipeline-Stufe 54 erkennen und wandeln kann. In 6 können die primären DACs 110 jeweils dazu konfiguriert sein, eine maximale intermediäre Analogausgangssignalstärke mit einem Bereich der Analogeingangsauflösungsschrittgröße Δ der ausgewählten Pipeline-Stufe 54 auszugeben, der um Null herum zentriert ist, und können somit eine maximale intermediäre Analogausgangssignalstärke mit einem Bereich von plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe 54 ausgeben. In anderen Ausführungsformen können die primären DACs 110 jeweils dazu konfiguriert sein, eine maximale intermediäre Analogausgangssignalstärke mit einem Bereich auszugeben, der ein anderes im Voraus festgelegtes Verhältnis zur Analogeingangsauflösungsschrittgröße Δ der ausgewählten Pipeline-Stufe 54 aufweist.
In einer Ausführungsform kann die Einkopplungs-Pipeline-Stufe 54 wenigstens zwei Kalibrations-DACs 114 aufweisen. Ein Ansatz für die Kalibration der Pipeline-ADC-Schaltung 50 kann einschließen, zunächst den Schaltungspfad mit dem ersten Kalibrations-DAC 114a zu kalibrieren, um Fehler dieses Pfads zu berücksichtigen, und dann den ersten Kalibrations-DAC 114a dazu zu benutzen, den Schaltungspfad mit dem zweiten Kalibrations-DAC 114b zu kalibrieren, um Fehler dieses Pfads zu berücksichtigen, und schließlich den ersten und zweiten Kalibrations-DAC 114a, 114b zu benutzen, um die Einkopplungsstufe zu kalibrieren, um Fehler in den jeweiligen Schaltungspfaden mit den primären DACs 110 zu berücksichtigen. Der erste Kalibrations-DAC 114a kann eine erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke ausgeben, und der zweite Kalibrations-DAC 114b kann eine zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke ausgeben. Die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke kann derart ausgewählt sein, dass sie verschieden von der zweiten im Voraus festgelegten maximalen intermediären Analogausgangssignalstärke, z. B. kleiner als diese, ist. Die zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke kann derart ausgewählt sein, dass sie ein im Voraus festgelegtes Verhältnis zu der maximalen intermediären Analogausgangssignalstärke, die von den primären DACs 110 erzeugt wird, aufweist, z. B. gleich derselben ist, und der zweite Kalibrations-DAC 114b kann wahlweise dazu konfiguriert sein, die gleiche Schaltung wie die einzelnen primären DACs 110 zu sein oder einzuschließen. In 6 kann die Einkopplungs-Pipeline-Stufe 54 derart konfiguriert sein, dass die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe ist, und die zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe ist. Wie weiter unten beschrieben, kann diese im Voraus festgelegte Differenz der maximalen intermediären Analogausgangssignalstärke des ersten und zweiten Kalibrations-DAC 114a, 114b dazu benutzt werden, einen gleichzeitigen Betrieb sowohl des ersten als auch des zweiten Kalibrations-DAC 114a, 114b während der Kalibration zu ermöglichen, ohne den verfügbaren Eingangs-Headroom der nachfolgenden Pipeline-Stufe zu überschreiten.
Die Einkopplungs-Pipeline-Stufe 54 kann auch die eine oder die mehreren Summierungsschaltungen 118, 122 und eine Restverstärkerschaltung 126 einschließen. In 6 ist die Einkopplungs-Pipeline-Stufe 54 derart dargestellt, dass sie eine erste Summierungsschaltung 118 zum Erzeugen des Gesamtanalogausgangssignals AO dieser Einkopplungs-Pipeline-Stufe 54, indem die Mehrheit von intermediäre Analogausgangssignalen y0–y15, die von den primären und Kalibrations-DACs 110, 114 erzeugt wird, summiert wird, und eine zweite Summierungsschaltung 122 aufweist, um das Analogrestsignal AR für die Einkopplungs-Pipeline-Stufe 54 zu erzeugen, indem das Gesamtanalogausgangssignal AO vom Analogeingangssignal AI subtrahiert wird. In an späterer Stelle erörterten Ausführungsformen kann die erste Summierungsschaltung 118 wahlweise dazu konfiguriert sein, den Ausgang eines ausgewählten primären DAC 110 oder ersten Kalibrations-DAC 114a selektiv zu Ausgängen anderer primärer DACs 110 und des zweiten Kalibrations-DAC 114b hinzuzuaddieren oder davon zu subtrahieren, um die ungleiche Wirkung des ersten und zweiten Kalibrationssignals CALA, CALB auf den verstärkten Analogrest AAR und den entsprechenden digitalisierten Rest DR zu erzeugen. Der Restverstärker 126 kann das Analogrestsignal AR verstärken, um das verstärkte Analogrestsignal AAR zu erzeugen. Obwohl 6 die primären DACs 110, die Kalibrations-DACs 114, die eine oder die mehreren Summierungsschaltungen 118, 122 und den Restverstärker 126 als separate schematische Symbole darstellt, können diese Schaltungen in einigen Ausführungsformen in einer oder mehreren Schaltungen oder Subschaltungen implementiert sein, die gemeinsam die Funktionen implementieren, die in 6 schematisch separat dargestellt sind. Beispielsweise können die primären und Kalibrations-DACs 110, 114 gemeinsam mit der Summierungs- und der Verstärkerschaltung 118, 122, 126 als Multiplikations-DAC implementiert sein. Es sind auch andere Schaltungsimplementierungen der primären DACs 110, Kalibrations-DACs 114, einen oder mehreren Summierungsschaltungen 118, 122 und Restverstärker 126 möglich.
Die Pipeline-ADC-Schaltung 50 mit der einen oder den mehreren Einkopplungs-Pipeline-Stufen 54 kann derart kalibriert werden, dass Fehler wie etwa Restverstärker-Verstärkungsfehler, DAC-Bauteilwert-Nichtübereinstimmungsfehler und andere DAC-Pfadfehler korrigiert werden. Wie oben angegeben, kann die Kalibration der Pipeline-ADC-Schaltung 50 in einer Ausführungsform das Kalibrieren der Schaltungspfade mit dem ersten und zweiten Kalibrations-DAC 114a, 114b und das Verwenden sowohl des ersten als auch des zweiten Kalibrations-DAC 114a, 114b zum Kalibrieren der Schaltungspfade mit den primären DACs 110 einschließen. 7 und 8 sind Ablaufdiagramme, die Schritte von Ausführungsformen von Verfahren 700, 800 zum Betreiben und Kalibrieren der Pipeline-ADC-Schaltung 50 darstellen.
7 zeigt eine Ausführungsform eines Verfahrens 700 zum Kalibrieren einer ausgewählten Einkopplungs-Pipeline-Stufe 54 der Pipeline-ADC-Schaltung 50, um Fehler in den Kalibrations-DAC-Schaltungspfaden der ausgewählten Einkopplungsstufe 54 zu berücksichtigen. In Ausführungsformen des Verfahrens 700 aus 7 kann der Schaltungspfad mit dem ersten Kalibrations-DAC 114a zum entsprechenden digitalisierten Rest DR der ausgewählten Pipeline-Stufe 54 dazu kalibriert werden, Fehler in diesem Pfad zu berücksichtigen, und der Schaltungspfad mit dem zweiten Kalibrations-DAC 114b zum entsprechende digitalisierte Rest DR der ausgewählten Pipeline-Stufe 54 kann dazu kalibriert werden, Fehler in diesem Pfad zu berücksichtigen. Ausführungsformen des Verfahrens 700 oder Teile davon können entweder in einem Vordergrundmodus, d. h. während die ausgewählte Einkopplungsstufe 54 nicht in Betrieb ist, um einen Analogeingang AI, AIN, der an der ausgewählten Einkopplungsstufe 54 oder der Pipeline-ADC-Schaltung 50 empfangen wird, in einen Digitalausgang DO, DOUT zu wandeln, oder in einem Hintergrundmodus ausgeführt werden, d. h. während die ausgewählte Einkopplungsstufe 54 in Betrieb ist, um einen Analogeingang AI, AIN, der an der ausgewählten Einkopplungsstufe 54 oder der Pipeline-ADC-Schaltung 50 empfangen wird, in einen Digitalausgang DO, DOUT zu wandeln.
Ein erster Teil des Verfahrens 700 kann den ersten Kalibrations-DAC-Pfad kalibrieren. In Schritt 702 kann der Eingang an den zweiten Kalibrations-DAC 114b genullt werden. Schritt 704 kann nach Schritt 702 ausgeführt werden. In Schritt 704 kann ein Kalibrationssignal CALA in den ersten Kalibrations-DAC 114a eingekoppelt werden, d. h. als ein digitaler Eingang an diesen bereitgestellt werden. Das erste Kalibrationssignal CALA kann unkorreliert mit Eingängen sein, die von beliebigen der primären DACs 110 bereitgestellt werden, d. h. unkorreliert mit dem Analogeingang AI, der von der ausgewählten Stufe 54 empfangen wird, und somit zu sämtlichen Digitalausgängen D0, x0–x15, die von der ADC-Subschaltung 102 im Zuge des regulären Wandelbetriebs, z. B. bei Ausführung in einem Hintergrundmodus, erzeugt werden. Dies lässt sich bei der Vordergrundkalibration relativ einfach erreichen, wenn der Analogeingang AI empfangen wird und keine Digitalausgänge DO von der ADC-Subschaltung 102 generiert und als digitale Eingänge an die primären DACs 110 bereitgestellt werden. In einem Hintergrundkalibrationsmodus kann das unkorrelierte Kalibrationssignal CALA aufgrund von Kenntnis der Beschaffenheit und der Kennlinien des Analogeingangs AI und des entsprechenden Digitalausgangs DO, der an die primären DACs 110 bereitgestellt wird, ausgewählt werden. Das unkorrelierte Kalibrationssignal CALA kann wahlweise eine pseudozufällige digitale Binärsequenz sein, z. B. in einigen Ausführungsformen mit einem Nullmittel, die unkorreliert mit vielen Typen von Analog- und Digitalsignalen sein kann. Pseudozufällige Sequenzen können wahlweise anhand von bekannten Verfahren von der Kalibrationssignalschaltung 86 der Schätzungs- und Steuerungsschaltung 74 generiert werden und als Kalibrationssignale CAL an den ersten Kalibrations-DAC 114a (oder zweiten Kalibrations-DAC 114b oder primäre DACs 110, wie an anderer Stelle hierin erörtert) verteilt werden, oder von der Kalibrationssignalschaltung 86 von einer anderen Schaltung empfangen und gespeichert und dann als Kalibrationssignale CAL verteilt werden.
In 7 kann Schritt 706 nach Schritt 704 ausgeführt werden. In Schritt 706 kann der digitalisierte Rest DR, der der ausgewählten Einkopplungsstufe 54 entspricht und von nachfolgenden Pipeline-Stufen 54, 58 erzeugt wird, mit dem Kalibrationssignal CALA korreliert werden, das beispielsweise die pseudozufällige Sequenz sein kann, die mit dem Teil des digitalisierten Rests DR unkorreliert ist, der von anderen Signalen erzeugt wird, die in die primären DACs 110 der Einkopplungsstufe 54 eingegeben werden. Der Korrelationsvorgang kann von der Koeffizientenschätzungsschaltung 78 der Schätzungs- und Steuerungsschaltung 74 anhand bekannter Digitalsignalkorrelationsverfahren durchgeführt werden, wozu Multiplikations- und Zeitmittelungsvorgänge gehören, die auf die zwei Signale angewandt werden, die korreliert werden sollen. 9 zeigt ein Ausführungsbeispiel der Koeffizientenschätzungsschaltung 78. In 9 kann die Koeffizientenschätzungsschaltung 78 eine Korrelationsschaltung 134, die eine Multiplikationsschaltung 138 und eine Zeitmittelungsschaltung 142 aufweisen kann, und eine Logikschaltung 146 aufweisen. Die Korrelationsschaltung 134 kann das Kalibrationssignal CALA, z. B. die unkorrelierte pseudozufällige Sequenz, die in den ersten Kalibrations-DAC 114a eingekoppelt wird, und den digitalisierten Rest DR, der von den nachfolgenden Pipeline-Stufen generiert wird, empfangen und die Multiplikations- und Zeitmittelungsfunktionen der Multiplikationsschaltung 138 und der Zeitmittelungsschaltung 142 anwenden, um ein Korrelationssignal zu generieren.
In 7 kann Schritt 708 nach Schritt 706 ausgeführt werden. In Schritt 708 kann ein Kalibrations-DAC-Fehlerkorrekturkoeffizient CDECC berechnet werden, um Fehler im Schaltungspfad mit dem ersten Kalibrations-DAC 114a bis zum digitalisierten Rest DR entsprechend der ausgewählten Einkopplungs-Pipeline-Stufe 54 zu korrigieren. Der Kalibrations-DAC-Fehlerkorrekturkoeffizient CDECC kann mithilfe der Ergebnisse der in Schritt 706 generierten Korrelation und Kenntnis der vorgesehenen Verstärkung des Kalibrations-DAC-Pfads berechnet werden. Das heißt, wenn die Verstärkung tatsächlich wie vorgesehen ist, erzeugt die Korrelation Ergebnisse mit einer im Voraus festgelegten Stärke oder anderen nachweisbaren Eigenschaft. Wenn dagegen die Verstärkung falsch ist, d. h. nicht wie vorgesehen, weichen die Korrelationsergebnisse von der im Voraus festgelegten Stärke oder anderen nachweisbaren Eigenschaft ab. Diese Abweichung kann beurteilt werden, und sie kann dazu benutzt werden, den Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC für den Pfad mit dem ersten Kalibrations-DAC 114a der ausgewählten Einkopplungsstufe 54 zu erzeugen. In der Ausführungsform aus 9 kann der Fehlerkorrekturkoeffizient CDECC von der Logikschaltung 146 der Koeffizientenschätzungsschaltung 78 berechnet werden, womit die Beurteilung der Korrelationsergebnisse implementiert wird. Der berechnete Fehlerkorrekturkoeffizient CDECC kann von der Koeffizientenschätzungsschaltung 78 an die Koeffizientaktualisierungs- und Speicherschaltung 82 bereitgestellt werden.
In einem zweiten Teil des Verfahrens 700, das Schritte 710–714 einschließen kann, kann der Schaltungspfad mit dem zweiten Kalibrations-DAC 114b kalibriert werden, um einen Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC für diesen Pfad zu berechnen. Dieser Teil des Verfahrens 700 ist ähnlich wie die Kalibration des primären DAC-Pfads, die durch Ausführungsformen von Verfahren 800 aus 8 ausgeführt wird, z. B. Schritte 804–808, und wird daher unter Bezugnahme auf 7 nicht detailliert beschrieben, und stattdessen gilt für das Ausführen des zweiten Teils des Verfahrens 700 die nachfolgende Beschreibung in Bezug auf 8. Kurz gefasst können in Schritt 710 der erste und der zweite Kalibrations-DAC 114a, 114b an ihren Eingängen gleichzeitig mit einem ersten und zweiten Kalibrationssignal CALA, CALB mit ungleicher Wirkung versehen werden, d. h. diese können in sie eingekoppelt werden. Das erste und zweite Kalibrationssignal CALA, CALB können unkorreliert mit einem etwaigen gleichzeitig empfangenen Analogeingang AI sein, der durch den regulären Wandelbetrieb der ausgewählten Stufe 54 erzeugt wird, aber korreliert zueinander, damit sie korrelierte, wenn auch ungleiche Wirkungen auf den digitalisierte Rest DR, der der ausgewählten Pipeline-Stufe 54 entspricht, erzeugen können (z. B. CALA = –CALB, wobei CALA und CALB aus einem durch {–1, 1} dargestellten Satz ausgewählt werden können). In Schritt 712 kann die Koeffizientenschätzungsschaltung 78 den entsprechenden digitalisierten Rest DR mit den eingekoppelten Kalibrationssignalen CALA, CALB korrelieren, um die Wirkung der eingekoppelten Signale auf den digitalisierten Rest DR und damit auf jede etwaige Abweichung von einer vorgesehenen Verstärkung des Schaltungspfad bis zum zweiten Kalibrations-DAC 114b, Restverstärker 126 und etwaigen nachfolgenden Stufen 54, 58 zu bestimmen. Diese Korrelation kann die Wirkung der Kalibrationssignale CALA, CALB auf den digitalisierten Rest DR von der Wirkung etwaiger anderer Signale trennen, die von den primären DACs 110 im Zuge des regulären Wandelbetriebs generiert werden. In Schritt 714 kann die Koeffizientenschätzungsschaltung 78 dann einen Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC generieren und zur Verwendung für die Korrektur des Digitalausgangs DO der ausgewählten Pipeline-Stufe 54 in Bezug auf Fehler im Schaltungspfad mit dem zweiten Kalibrations-DAC-Pfad 114b an eine Fehlerkorrekturschaltung 66 weiterleiten. Der Kalibrations-DAC-Fehlerkorrekturkoeffizient CDECC kann mithilfe des in Schritt 712 generierten Korrelationssignals, Kenntnis der im Voraus festgelegten Verstärkung des zweiten Kalibrations-DAC-Pfads und des in Schritt 708 generierten zuvor berechneten ersten Kalibrations-DAC-Fehlerkorrekturkoeffizienten CDECC berechnet werden.
8 zeigt eine Ausführungsform eines Verfahrens 800 zum Kalibrieren der ausgewählten Einkopplungs-Pipeline-Stufe 54 der Pipeline-ADC-Schaltung 50, um Fehler wie etwa Restverstärker-Verstärkungsfehler und DAC-Bauteilwert-Nichtübereinstimmungsfehler der Schaltungspfade mit den primären DACs 110 bis zum entsprechende digitalisierte Rest DR der Einkopplungsstufe 54 zu berücksichtigen. Ausführungsformen des Verfahrens 800 aus 8 können entweder in einem Hintergrundmodus, d. h. während die ausgewählte Einkopplungsstufe 54 in Betrieb ist, um einen Analogeingang AI, AIN, der an der ausgewählten Einkopplungsstufe 54 oder der Pipeline-ADC-Schaltung 50 empfangen wird, in einen Digitalausgang DO, DOUT zu wandeln, oder in einem Vordergrundmodus ausgeführt werden, d. h. während die ausgewählte Einkopplungsstufe 54 nicht in Betrieb ist, um einen Analogeingang AI, AIN, der an der ausgewählten Einkopplungsstufe 54 oder der Pipeline-ADC-Schaltung 50 empfangen wird, in einen Digitalausgang DO, DOUT zu wandeln. Ausführungsformen des Kalibrationsverfahrens 700 aus 7 können wahlweise vor Ausführungsformen des Kalibrationsverfahrens 800 aus 8 ausgeführt werden, und unter einem Aspekt kann eine Kombination von Ausführungsformen beider Verfahren 700, 800 aus 7–8 als ein Gesamtkalibrationsverfahren betrachtet werden, das Verstärkungsfehler des Restverstärker 126 und DAC-Bauteilwert-Nichtübereinstimmungsfehler der primären DACs 110 der ausgewählten Einkopplungs-Pipeline-Stufe 54 sowohl im Kalibrations-DAC-Schaltungspfad als auch in den Schaltungspfaden der primären DAC korrigiert.
In Schritt 802 kann der ausgewählte primäre DAC 110 durch einen zweiten Kalibrations-DAC 114b betrieblich ausgewechselt werden. Das heißt, ein primärer DAC 110 in einem primären DAC-Pfad, der zur Kalibration ausgewählt wurde, kann im Signalfluss des normalen Wandelbetriebs der Einkopplungsstufe 54 durch den zweiten Kalibrations-DAC 114b ersetzt werden. Das Auswechseln des ausgewählten primären DAC 110 durch den zweiten Kalibrations-DAC 114b kann durch die selektive Leitungsfunktion der Zuordnungsschaltung 106 erreicht werden, um die Digitalsignale, die während des kalibrationsfreien Wandelbetriebs der Einkopplungsstufe 54 normalerweise an den ausgewählten primären DAC 110 bereitgestellt werden, stattdessen an den zweiten Kalibrations-DAC 114b zu leiten. Wie an späterer Stelle ausführlicher erörtert, kann die Zuordnungsschaltung auch dazu benutzt werden, das zweite Kalibrationssignal CALB in ähnlicher Weise an den ausgewählten primären DAC 110 zu leiten. Wie oben im Zusammenhang mit der Zuordnungsschaltung 106 erörtert, kann die Zuordnungsschaltungsfunktion wahlweise unter den Komponenten der Einkopplungsstufe 54 wie etwa der ADC-Subschaltung 102, den primären DACs 110 und der Summierungsschaltung 118 an verschiedenen Punkten im Digitalsignalfluss implementiert werden. Somit kann die betriebliche Auswechselung des ausgewählten primären DAC 110 durch den zweiten Kalibrations-DAC 114b wahlweise ebenso gemäß alternativen Ausführungsformen der Zuordnungsfunktion der Zuordnungsschaltung 106 erreicht werden.
Die Kalibration des ausgewählten primären DAC-Pfads durch das Verfahren 800 aus 8 kann derart konfiguriert werden, dass die ausgewählte Einkopplungsstufe 54 aufgrund der betrieblichen Auswechselung des ausgewählten primären DAC 110 durch den zweiten Kalibrations-DAC 114b den regulären Datenwandelbetrieb weiterführen kann. Das heißt, der zweite Kalibrations-DAC 114b wurde im regulären Wandelbetrieb der Einkopplungsstufe 54 an die Stelle des ausgewählten primären DAC 110 gesetzt, und die Pipeline-ADC-Schaltung 50 kann daher fortfahren, einen Analogeingang AIN, der am Pipeline-ADC-Eingang empfangen wird, in einen Digitalausgang DOUT zu wandeln, während das Kalibrationsverfahren 800 aus 8 ausgeführt wird. Um einen nahtlosen betrieblichen Wechsel zwischen dem ausgewählten primären DAC 110 und dem zweiten Kalibrations-DAC 114b zu ermöglichen, kann der Betrieb des zweiten Kalibrations-DAC 114b identisch mit dem des primären DACs 110 sein, und kann beispielsweise eine Nachbildung, d. h. ein Duplikat oder gleich wie eine Schaltung sein, die zum Implementieren der einzelnen primären DACs 110 benutzt wird. Somit kann das Kalibrationsverfahren 800 aus 8 entweder als Vordergrund- oder Hintergrundkalibrationsverfahren ausgeführt werden.
In 8 kann Schritt 804 nach Schritt 802 ausgeführt werden. In Schritt 804 können das erste und das zweite Kalibrationssignal CALA, CALB als digitale Eingänge an den ausgewählten primären DAC 110 und den ersten Kalibrations-DAC 114a bereitgestellt werden, d. h. sie können in diese eingekoppelt werden. Das erste und das zweite Kalibrationssignal CALA, CALB können miteinander korreliert sein, aber ungleiche Wirkungen an den Ausgängen des ausgewählten primären DAC 110 und ersten Kalibrations-DAC 114a, im verstärkten Analogrest AAR und im digitalisierten Rest DR erzeugen. Das erste und das zweite Kalibrationssignal CALA, CALB können unkorreliert mit Analogeingang AI und damit den Digitalausgängen DO sein, die an beliebige der anderen primären DACs 110 (d. h. an andere als den ausgewählten primären DAC 110) oder den zweiten Kalibrations-DAC 114b bereitgestellt werden, der den ausgewählten primären DAC 110 ersetzt. Genauer gesagt wird ein erstes Kalibrationssignal CALA an den ersten Kalibrations-DAC 114a und ein zweites Kalibrationssignal CALB an den ausgewählten primären DAC 110 bereitgestellt, wobei das erste und das zweite Kalibrationssignal CALA, CALB Digitalsignale sind, die jeweils Potenzialwerte aufweisen, die entweder eine positive Wirkung auf den Ausgang eines DAC haben, d. h. eine entsprechende positive Änderung der Analogausgangsspannung vom DAC erzeugen, oder eine negative Wirkung auf den Ausgang eines DAC haben, d. h. eine entsprechende negative Änderung der Analogausgangsspannung vom DAC erzeugen. Die Kalibrationssignale CALA, CALB können Digitalsignale mit möglichen Werten sein, die ausgewählt werden, um die Erzeugung von entgegengesetzten Wirkungen am Ausgang eines DAC, am verstärkten Analogrestsignal AAR oder digitalisierten Rest DR zu ermöglichen. Beispielsweise können die Kalibrationssignale CALA, CALB digitale Sequenzen mit zwei möglichen Werten sein, z. B. 0 und 1, oder –1 und 1, oder anderen Werten, die eine jeweilige Schaltung benutzen kann, um entsprechende korrelierte, aber mit umgekehrtem Vorzeichen versehene Analogausgangsspannungen (gleicher oder ungleicher Größe, wie an späterer Stelle erörtert) von einem DAC zu bewirken. Die DACs der Einkopplungs-Pipeline-Stufe 54 können wahlweise kondensatorgeschaltete DACs mit Ladungsverteilung sein. In solchen Ausführungsformen können die entgegengesetzt wirkenden Kalibrationssignale CALA, CALB derart wirksam sein, dass sie entgegengesetzte Ladungseinkopplungen in den ausgewählten primären DAC 110 und den ersten Kalibrations-DAC 114a bewirken, was zu einer Ausgangsspannungswirkung mit umgekehrtem Vorzeichen, d. h. positiv oder negativ, an der Gesamtanalogausgangsspannung AO führt, die von dem primären DAC 110, dem ersten Kalibrations-DAC 114a, der Summierungsschaltung 118 und der Verstärkerschaltung 126 erzeugt wird. In einem anderen Beispiel kann die entgegengesetzte Wirkung der Kalibrationssignale CALA, CALB durch das Generieren korrelierter, aber mit gleichem Vorzeichen versehener (d. h. positiver oder negativer) Analogausgangssignale (gleicher oder ungleicher Größe, wie an späterer Stelle erörtert) an den Ausgängen des ersten Kalibrations-DAC 114a und des ausgewählten primären DAC 110 erzeugt werden, wobei allerdings diese Ausgänge dann von der Summierungsschaltung 118 unterschiedlich behandelt werden können, d. h. ein Ausgang wird von der Summierungsschaltung 118 zur Analogausgangssumme AO hinzu addiert, und der andere wird von der Summierungsschaltung 118 von der Analogausgangssumme AO subtrahiert.
Wie oben angegeben, können die primären DACs 110 und der zweite Kalibrations-DAC 114b jeweils die gleiche Schaltung umfassen oder aus dieser gebildet sein, können also z. B. Nachbildungen voneinander sein, d. h. die gleichen Bauteile und Bauteilwerte aufweisen. Außerdem kann der erste Kalibrations-DAC 114a auch diese gemeinsame DAC-Schaltung ebenfalls benutzen. Die Schaltung des ersten Kalibrations-DAC 114a kann jedoch, obwohl sie dazu konfiguriert ist, die gleichen Bauteile wie die primären DACs und der zweite Kalibrations-DAC aufzuweisen, dazu konfiguriert sein, unterschiedliche Bauteilwerte aufzuweisen, die eine andere im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke als die primären DACs und der zweite Kalibrations-DAC 110, 114b erzeugen. Das heißt, der erste Kalibrations-DAC 114a kann die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke aufweisen, und der zweite Kalibrations-DAC und die primären DACs 114b, 110 können die zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke aufweisen, wobei die zweite maximale intermediäre Analogausgangssignalstärke anders, z. B. größer als die erste intermediäre Analogausgangssignalstärke sein kann. In 6 beispielsweise kann die Einkopplungs-Pipeline-Stufe 54 derart konfiguriert sein, dass die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke des ersten Kalibrations-DAC 114a plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe sein kann, und die zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke des zweiten Kalibrations-DAC 114b und der primären DACs 110 plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe sein kann.
Wenn die Einkopplungs-Pipeline-Stufe 54 derart konfiguriert ist, dass die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke des ersten Kalibrations-DAC 114a anders, z. B. kleiner als, z. B. die Hälfte der zweiten im Voraus festgelegten maximalen intermediären Analogausgangssignalstärke des zweiten Kalibrations-DAC 114b und der primären DACs 110 ist, kann die Einkopplung der entgegengesetzt wirkenden Kalibrationssignale in den ersten Kalibrations-DAC 114a und den ausgewählten primären DAC 110 jeweils entgegengesetzte, aber ungleiche intermediäre Analogausgangsspannungen am Ausgang des ersten Kalibrations-DAC 114a und des ausgewählten primären DAC 110 sowie entsprechende entgegengesetzte, aber ungleiche Wirkungen am Gesamtanalogausgangssignal AO, am Analogrestsignal AR, am verstärkten Analogrestsignal AAR und am entsprechenden digitalisierten Rest DR der ausgewählten Einkopplungs-Pipeline-Stufe 54 erzeugen. In dem Fall, wie in 6 dargestellt, in dem die erste im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe ist und die zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe ist, kann die Einkopplung der entgegengesetzt wirkenden Kalibrationssignale, die in den ersten Kalibrations-DAC 114a und den ausgewählten primären DAC 110 eingekoppelt werden, zu einem kombinierten Kalibrationssignal führen, das eine Summe der intermediären Analogausgänge vom ersten Kalibrations-DAC 114a und von dem ausgewählten primären DAC 110 mit einer maximalen intermediären Analogausgangssignalstärke von plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe erzeugt. Allein würde ein solches erstes Kalibrationssignal CALA, das in einen ausgewählten ersten ±Δ/4-Kalibrations-DAC 114a eingekoppelt wird, zu einer maximalen intermediären Analogausgangssignalstärke von plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe führen, und allein würde ein solches zweites Kalibrationssignal CALB, das in einen ausgewählten primären ±Δ/2-DAC 110 eingekoppelt wird, zu einer maximalen intermediären Analogausgangssignalstärke von plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe führen. Da aber das erste und das zweite Kalibrationssignal CALA, CALB eine mit entgegengesetztem Vorzeichen versehene Wirkung aufweisen können, weisen sie eine entgegengesetzte, aber ungleiche Wirkung auf, und die resultierenden intermediären Analogausgangssignale vom ersten Kalibrations-DAC 114a und vom ausgewählten primären DAC 110 heben einander teilweise auf und erzeugen eine Summe der zwei intermediären Analogausgänge, die gleich plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe ist. Einfacher ausgedrückt führt das erste Kalibrationssignal CALA zu einem intermediären Analogausgangssignal von ±Δ/4, das zweite Kalibrationssignal CALB führt zu einem intermediären Analogausgangssignal mit umgekehrtem Vorzeichen von ±Δ/2, und die Summe ist daher gleich einem intermediären Analogausgangssignal von ±Δ/4.
Die Wirkung der teilweise stattfindenden Aufhebung der entgegengesetzt wirkenden Kalibrationssignale, die an den ersten Kalibrations-DAC 114a und den ausgewählten primären DAC 110 bereitgestellt werden, besteht darin, die Kalibrationssignal-Overhead-Belastung der nachfolgenden Pipeline-Stufe zu senken. Wenn das zweite Kalibrationssignal CALB an den ausgewählten primären DAC 110 allein bereitgestellt wird, kann ein resultierendes intermediäres ±Δ/2-Analogausgangssignal den verfügbaren freien Overhead der nachfolgenden Pipeline-Stufe zum größten Teil oder ganz verbrauchen und kaum oder keinen verbleibenden verfügbaren Eingangs-Overhead für die Behandlung anderer Fehler oder möglicher Systemereignisse übrig lassen, ohne eine Eingangsüberlastung der nachfolgenden Pipeline-Stufe zu verursachen. In Ausführungsformen des Verfahrens 800 aus 8 können dagegen gleichzeitige Kalibrationssignale CALA, CALB an den ersten Kalibrations-DAC 114a und den ausgewählten primären DAC 110 bereitgestellt werden und entsprechende, mit umgekehrtem Vorzeichen versehene, aber ungleich starke intermediäre Analogausgangssignale oder Wirkungen auf den verstärkten Analogrest AAR erzeugen und so die Gesamtsumme der intermediären Analogausgangssignale vom ersten Kalibrations-DAC 114a und vom ausgewählten primären DAC 110 oder verstärkten Analogrest AAR reduzieren und den Eingangs-Overhead der nachfolgenden Pipeline-Stufe bewahren.
Obwohl vorstehend Ausführungsformen erörtert wurden, wobei der erste Kalibrations-DAC 114a und der ausgewählte primären DAC 110 jeweils eine maximale intermediäre Analogausgangssignalstärke von ±Δ/4 bzw. eine maximale intermediäre Analogausgangssignalstärke von ±Δ/2 aufweisen und entgegengesetzt wirkende Kalibrationssignale in sie eingekoppelt werden, z. B. gleiche, aber entgegengesetzt wirkende Kalibrationssignale, sind auch andere Ausführungsformen möglich, die ebenfalls die gewünschte Wirkung einer reduzierten Gesamtsumme der intermediären Analogausgangssignale von dem ersten Kalibrations-DAC 114a und dem ausgewählten primären DAC 110 und einer Bewahrung des Eingangs-Overheads der nachfolgenden Pipeline-Stufe erzeugen. Beispielsweise können der erste Kalibrations-DAC 114a und der ausgewählte primäre DAC 110 wahlweise die gleiche maximale intermediäre Analogausgangssignalstärke aufweisen, doch es können ungleiche, aber entgegengesetzt wirkende Kalibrationssignale CALA, CALB in sie eingekoppelt werden, z. B. ungleiche, aber mit umgekehrtem Vorzeichen versehene Kalibrationssignale CALA, CALB, die ungleiche, aber mit umgekehrtem Vorzeichen versehene intermediäre Analogausgangssignale erzeugen, was ebenfalls zu einer reduzierten Gesamtsumme der intermediären Analogausgangssignale vom ersten Kalibrations-DAC 114a und vom ausgewählten primären DAC 110 und einer Bewahrung der Eingangs-Overhead-Belastung der nachfolgenden Pipeline-Stufe führt. Andere Ausführungsformen, die selektiv gleiche oder ungleiche entgegengesetzt wirkende Kalibrationssignale und gleiche oder ungleiche maximale intermediäre Analogausgangssignalstärken des ersten Kalibrations-DAC und der primären DACs 114a, 110 benutzen und die die reduzierte Gesamtanalogausgangssignalsumme vom ersten Kalibrations-DAC 114a und vom ausgewählten primären DAC 110 und die reduzierte Eingangs-Overhead-Belastung der nachfolgenden Pipeline-Stufe erzeugen, sind ebenfalls möglich. In einer Ausführungsform kann der Pipeline-ADC 50 mehr als zwei Kalibrations-DACs 114 aufweisen, z. B. drei oder mehr Kalibrations-DACs 114 mit variierenden maximalen Ausgangsstärken, um die Gesamtgröße des verstärkten Analogrests AAR, der an die nachfolgende Pipeline-Stufe 54, 58 bereitgestellt wird, selektiv zu steuern. 15 stellt eine Ausführungsform einer Einkopplungsstufe 54 des Pipeline-ADC dar, die zu diesem Zweck benutzt werden kann.
In 8 kann Schritt 806 nach Schritt 804 ausgeführt werden. In Schritt 806 kann der digitalisierte Rest DR, der der ausgewählten Pipeline-Stufe 54 entspricht und von den nachfolgenden Pipeline-Stufen 54, 58 erzeugt wird, mit den Kalibrationssignalen CALA, CALB korreliert werden, die in den ersten Kalibrations-DAC 114a und den ausgewählten primären Kalibrations-DAC 110 eingekoppelt werden. Der Korrelationsvorgang kann von der Koeffizientenschätzungsschaltung 78 der Schätzungs- und Steuerungsschaltung 74 anhand bekannter Digitalsignalkorrelationsverfahren durchgeführt werden, wozu Multiplikations- und Zeitmittelungsvorgänge gehören, die auf die zwei Signale angewandt werden, die korreliert werden sollen. Wie oben erörtert, zeigt 9 eine Ausführungsform der Koeffizientenschätzungsschaltung 78. Die Korrelationsschaltung 134 der Koeffizientenschätzungsschaltung 78 kann die Kalibrationssignale CALA, CALB, die an die ausgewählte Einkopplungsstufe 54 bereitgestellt werden, und den digitalisierten Rest DR von nachfolgenden Pipeline-Stufen empfangen und die Multiplikations- und die Zeitmittelungsfunktion der Multiplikationsschaltung 138 und der Zeitmittelungsschaltung 142 anwenden, um ein Korrelationssignal zu generieren. Obwohl die Korrelationsschaltung 134 sowohl das erste als auch das zweite Kalibrationssignal CALA, CALB zum Durchführen der Korrelation empfangen und einsetzen kann, kann die Korrelationsschaltung 134 die Korrelation wahlweise unter Verwendung von nur dem einen oder dem anderen des ersten und zweiten Kalibrationssignals CALA, CALB durchführen, da das erste und das zweite Kalibrationssignal CALA, CALB miteinander in Beziehung stehen. In einer alternativen Ausführungsform kann der Digitalausgang DO von einer der nachfolgenden Pipeline-Stufen 54, 58 in Schritt 806 anstelle des digitalisierten Rests DR oder zusätzlich zu diesem mit den Kalibrationssignale CALA, CALB korreliert werden, die in den ersten Kalibrations-DAC 114a und den ausgewählten primären Kalibrations-DAC 110 eingekoppelt werden.
In 8 kann Schritt 808 nach Schritt 806 ausgeführt werden. In Schritt 808 kann ein primärer DAC-Fehlerkorrekturkoeffizient PDECC berechnet werden, um Fehler wie etwa Verstärkungsfehler und Bauteilwert-Nichtübereinstimmungsfehler des Schaltungspfads mit dem ausgewählten primären DAC 110 der ausgewählten Einkopplungs-Pipeline-Stufe 54 zu korrigieren. Der Fehlerkorrekturkoeffizient des primären DAC PDECC kann mithilfe des in Schritt 806 generierten Korrelationssignals, Kenntnis der im Voraus festgelegten Verstärkung des Pfads der primären DAC und des in Ausführungsformen des Verfahrens 700 aus 7, z. B. in Schritt 708, generierten Fehlerkorrekturkoeffizienten des ersten Kalibrier-DAC CDECC berechnet werden. Das heißt, wenn die Verstärkung des ausgewählten primären DAC-Pfads korrekt, d. h. wie vorgesehen ist, weist das Korrelationssignal eine im Voraus festgelegte Stärke oder andere nachweisbare Eigenschaft auf, und wenn sie falsch ist, d. h. vom vorgesehenen Wert abweicht, weicht das Korrelationssignal von der im Voraus festgelegten Stärke oder anderen nachweisbaren Eigenschaft ab. Diese Abweichung kann bewertet und benutzt werden, um den Fehlerkorrekturkoeffizienten des primären DAC PDECC zum Korrigieren von Fehlern des ausgewählten primären DAC-Pfads zu erzeugen. In 9 kann die Logikschaltung 146 der Koeffizientenschätzungsschaltung 78 dazu benutzt werden, diese Bewertung zu implementieren und den Fehlerkorrekturkoeffizienten des primären DAC PDECC zu berechnen. Der berechnete Fehlerkorrekturkoeffizient PDECC kann von der Koeffizientenschätzungsschaltung 78 an die Koeffizientaktualisierungs- und Speicherschaltung 82 bereitgestellt werden. Das Verfahren 800 aus 8 kann dann nach Bedarf für einige oder alle der Mehrheit von primären DAC-Schaltungspfaden wiederholt werden, um Fehlerkorrekturkoeffizienten PDECC für einige oder alle dieser Pfade zu berechnen.
11 stellt eine andere Ausführungsform der Einkopplungs-Pipeline-Stufe 54 der Pipeline-ADC-Schaltung 50 dar. Wie dargestellt, ist die Einkopplungs-Pipeline-Stufe 54 dazu konfiguriert, ein differenzielles Analogeingangssignal AI+-AI– zu wandeln. Außerdem ist die ADC-Subschaltung 102 in 11 mit einem Flash-ADC implementiert, der eine Eingangsabstastschaltung 150, eine Widerstandsleiter 154 und eine Mehrheit von Komparatoren 158 einschließen kann. Allerdings ist zu beachten, dass die Einkopplungsstufe 54 in anderen Ausführungsformen entweder ein differenzielles oder ein unsymmetrisches Analogeingangssignal AI wandeln kann, und dass die ADC-Subschaltung 102 unter Verwendung anderer Typen von ADC-Architekturen anstelle von oder zusätzlich zur Flash-ADC-Architektur implementiert sein kann.
12 zeigt eine Ausführungsform der Eingangsabstastschaltung 150, die einen oder mehrere Schalter 162 und einen oder mehrere Kondensatoren 166 einschließen kann, die dazu konfiguriert sind, das Analogeingangssignal AI+-AI– zu empfangen und abzutasten und das abgetastete Analogeingangssignal AI+-AI– an die Mehrheit von Komparatoren 158 bereitzustellen. Die Eingangsabstastschaltung 150 mit den Schaltern 162 der Eingangsabstastschaltung 150 kann Takt- oder andere Steuersignale und eine Referenzspannung VRA von der Schätzungs- und Steuerungsschaltung 74 empfangen, um das Ein- und Ausschalten der Schalter 162 zu steuern, um den Empfang und das Abtasten des Analogeingangssignals AI+-AI– und das Bereitstellen des abgetasteten Analogeingangssignals AI+-AI– an die Mehrheit von Komparatoren 158 zu steuern. Andere Ausführungsformen der Eingangsabstastschaltung 150 sind möglich, z. B. mit anderen Konfigurationen der Schalter 162 und Kondensatoren 166. Ausführungsformen der ADC-Subschaltung 102 können auch vollständig auf die Einbeziehung einer Eingangsabstastschaltung 150 verzichten. Ausführungsformen der ADC-Subschaltung 102 können stattdessen beispielsweise das Analogeingangssignal AI+-AI– direkt an die Mehrheit von Komparatoren 158 bereitstellen oder eine Abtastfunktion innerhalb der Komparatoren 158 aufweisen.
13 zeigt eine Ausführungsform der Widerstandsleiter 154, die eine Mehrheit von Widerständen 178 einschließen kann, die in Reihe angeordnet sind. Die Widerstandsleiter 154 kann eine Gesamtreferenzspannung VREF+-VREF– an der Reihenkombination von Widerständen 170 empfangen, eine Mehrheit von intermediären Referenzspannungen VREF1+-VREF1–, ..., VREF7+-VREF7– in über die Erstreckung der Gesamtreferenzspannung VREF+-VREF– gleichmäßigen Intervallen generieren und die Referenzspannungen VREF+-VREF–, VREF1+-VREF1–, ..., VREF7+-VREF7– an die Mehrheit von Komparatoren 158 bereitstellen. Obwohl 11 dem Äquivalent einer 4-Bit-Binärcode-Einkopplungsstufe 54 entspricht, ist zu beachten, dass 13 der Einfachheit halber eine Ausführungsform der Widerstandsleiter zeigt, die in einem Äquivalent einer 3-Bit-Binärcode-Einkopplungsstufe 54 benutzt werden kann. Die beispielhafte Widerstandsleiterarchitektur aus 13 kann jedoch durch Extrapolation ihrer Gestaltungsgrundsätze erweitert werden, um mit einer Einkopplungsstufe 54 von beliebiger Bitbreite benutzt zu werden. Andere Ausführungsformen der Widerstandsleiter 154 sind ebenfalls möglich. Beispielsweise können die individuellen intermediären Referenzspannungen VREF1+-VREF1–, ..., VREF7+-VREF7– durch das Anzapfen unterschiedlicher Kombinationen von Positionen auf der Widerstandsleiter 154 definiert werden, und die Mehrheit von Widerständen 170 kann auf der Widerstandsleiter 154 relativ zueinander anders angeordnet werden.
Zurückkehrend zu 11 kann die Mehrheit von Komparatoren 158 die abgetastete Analogeingangsspannung AI+-AI– und die Referenzspannungen VREF+-VREF–, VREF1+-VREF1–, ..., VREF15+-VREF15– empfangen und die Mehrheit von Thermometercode-Digitalausgangssignalen x0+-x0–, ..., x15+-x15– erzeugen. Wie oben erörtert, kann die Zuordnungsschaltung 106 an unterschiedlichen Positionen im Signalflusspfad der Einkopplungs-Pipeline-Stufe 54 angeordnet sein. Beispielsweise kann die Zuordnungsschaltung 106 innerhalb der ADC-Subschaltung 102 angeordnet sein, wie z. B. in 11 gezeigt, und im Signalflusspfad zwischen der Widerstandsleiter 154 und der Mehrheit von Komparatoren 158 verbunden sein.
In 11 können die primären DACs 110, der erste und zweite Kalibrations-DAC 114a, 114b, die erste Summierungsschaltung 118 und der Restverstärker 126 gemeinsam als multiplizierende DAC-Schaltung 182 implementiert sein, und die zweite Summierungsschaltung 122 kann als ein Eingangsabtastungsnetzwerk 150 implementiert sein, das in die multiplizierende DAC-Schaltung 182 einspeist. Die multiplizierende DAC-Schaltung 182 kann eine Mehrheit von DAC-Subschaltungen 186 und eine Verstärkerschaltung 194 aufweisen. In der dargestellten Ausführungsform können die primären DACs 110 durch die Mehrheit von DAC-Subschaltungen 186 in Kombination mit der Verstärkerschaltung 194 implementiert sein, der erste und der zweite Kalibrations-DAC 114a, 114b können durch die Mehrheit von DAC-Subschaltungen 186a, 186b in Kombination mit der Verstärkerschaltung 194 implementiert sein, die erste Summierungsschaltung 118 kann durch Zusammenschaltung der DAC-Subschaltungen 186 mit der Verstärkerschaltung 194 implementiert sein, und der Restverstärker 126 kann durch die Verstärkerschaltung 194 implementiert sein. Obwohl in 11 die primären DACs 110, die Kalibrations-DACs 114, die erste Summierungsschaltung 118, die zweite Summierungsschaltung 122 und der Restverstärker 126 gemeinsam als eine multiplizierende DAC-Schaltung 182 und ein Eingangsabtastungsnetzwerk 150 implementiert sein können, das in die multiplizierende DAC-Schaltung 182 einspeist, können die primären DACs 110, die Kalibrations-DACs 114, die erste Summierungsschaltung 118, die zweite Summierungsschaltung 122 und der Restverstärker 126 in anderen Ausführungsformen auf unterschiedliche Weise als separate individuelle Schaltungen oder gemeinsam, entweder ganz oder teilweise, als Teile oder gesamte Ausführungsformen anderer Schaltungsausführungsformen implementiert sein.
14 zeigt eine Ausführungsform der DAC-Subschaltung 186 (d. h. 186, 186a, 186b), die benutzt werden kann, um die primären DACs 110 und Kalibrations-DACs 114 zu implementieren. In 14 kann die DAC-Subschaltung 186 einen oder mehrere Schalter 200 und einen oder mehrere Kondensatoren 204 aufweisen, die dazu konfiguriert sind, das Digitalausgangssignal x0+-x0–, ..., x15+-x15– zu empfangen, und ein Ladungseinkopplungssignal zu generieren, das an den Verstärkerschaltung 194 geliefert werden kann, um das verstärkte Analogrestsignal AAR zu erzeugen. Die Schalter 200 können das Digitalausgangssignal x0+-x0–, ..., x15+-x15– und Takt- oder andere Steuersignale von der Schätzungs- und Steuerungsschaltung 74 empfangen, ebenso wie Referenzspannungen VRP, VRN, VRB, um die Erzeugung des Ladungseinkopplungssignals zu steuern, das an die Verstärkerschaltung 194 geleitet werden kann. Die DAC-Subschaltung 186 kann derart angepasst werden, dass sie die primären DACs 110 und Kalibrations-DACs 114 jeweils durch Auswählen der Kapazitätswerte von Kondensatoren der DAC-Subschaltung 186 implementiert, um die im Voraus festgelegten maximalen intermediären Analogausgangsstärken der primären DACs und der Kalibrations-DACs zu implementieren. Beispielsweise kann die DAC-Subschaltung 186 dazu angepasst werden, die ersten im Voraus festgelegten maximalen intermediären Analogausgangsstärken der primären DACs 110 und des zweiten Kalibrations-DAC 114b, z. B. bei plus oder minus der Hälfte der Analogeingangsauflösungsschrittgröße ±Δ/2 der ausgewählten Pipeline-Stufe zu implementieren, indem die Kapazitätswerte von Kondensatoren der entsprechenden DAC-Subschaltung 186 derart ausgewählt werden, dass sie eine mit C angegebene Einheitskapazität aufweisen. Die DAC-Subschaltung 186 kann dann dazu angepasst werden, die zweite im Voraus festgelegte maximale intermediäre Analogausgangsstärken des ersten Kalibrations-DAC 114b z. B. bei plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/4 der ausgewählten Pipeline-Stufe zu implementieren, indem die Kapazitätswerte von Kondensatoren der entsprechenden DAC-Subschaltung 186 derart ausgewählt werden, dass sie die Hälfte der mit C angegebenen Einheitskapazität aufweisen, d. h. einen durch C/2 angegebenen Kapazitätswert. In ähnlicher Weise können andere Werte von und Verhältnisse zwischen den im Voraus festgelegten maximalen intermediären Analogausgangsstärken der primären DACs 110 und der Kalibrations-DACs 114 durch Auswahl von Kapazitätswerten der jeweiligen DAC-Subschaltungen 186 mit einem entsprechenden oder verwandten Verhältnis implementiert werden. Obwohl die DAC-Subschaltung 186 aus 14 dazu konfiguriert ist, zwei Kondensatoren 204 aufzuweisen, ist zu beachten, dass andere Ausführungsformen der DAC-Subschaltung einen oder eine beliebige Anzahl von Kondensatoren 204 aufweisen können, und die DAC-Subschaltung 186 dazu angepasst werden kann, die im Voraus festgelegten maximalen intermediären Analogausgangsstärken der primären und der Kalibrations-DACs 110, 114 durch Auswahl eines einzelnen oder einer entsprechenden Anzahl von Kapazitätswerten der Kondensatoren 204 zu implementieren. Es ist auch zu beachten, dass Variationen der Kapazitätswerte der Kondensatoren 200 sowie Kennlinien der Schalter 204 unter den verschiedenen DAC-Subschaltungen 186, die zum Implementieren der primären DACs 110 benutzt werden, einige der Bauteilwert-Nichtübereinstimmungen sein können, für die die Ausführungsformen des Verfahrens 800 aus 8 zur Korrektur Fehlerkorrekturkoeffizienten generieren können. Andere Ausführungsformen der DAC-Subschaltung 186 sind möglich, etwa solche, die die Eingänge AI+ und AI– an einer Taktphase und VRP und VRN an einer anderen Taktphase abtasten.
Die Verstärkerschaltung 194 kann Ladungskalibrationssignale von der Mehrheit von DAC-Subschaltungen 186 und der Eingangsabstastschaltung 150, die die zweite Summierungsschaltung 122 implementiert, empfangen, kombinieren, und verstärken, um das verstärkte Analogrestsignal AAR zu generieren. In 11 kann die Verstärkerschaltung einen Verstärker 208, einen oder mehrere Schalter 212 und einen oder mehrere Kondensatoren 216 aufweisen. Die Schalter 212 können Takt- oder andere Steuersignale von der Schätzungs- und Steuerungsschaltung 74 empfangen, um den Empfang der Ladungskalibrationssignale und die Generierung des verstärkten Analogrestsignals AAR zu steuern.
Ausführungsformen der Einkopplungs-Pipeline-Stufe 54 der Pipeline-ADC-Schaltung 50 können wahlweise eine andere Anzahl von Kalibrations-DACs 114 als die zwei Kalibrations-DACs 114 aufweisen, die in 6 beispielhaft dargestellt sind. 15 stellt eine andere Ausführungsform der Einkopplungs-Pipeline-Stufe 54 mit drei Kalibrations-DACs 114 dar. In 15, kann ein dritter Kalibrations-DAC 114c eine dritte im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke ausgeben. Die dritte im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke kann derart ausgewählt sein, dass sie verschieden von der ersten und zweiten im Voraus festgelegten maximalen intermediären Analogausgangssignalstärke ist, z. B. kleiner als diese. In 15 kann die Einkopplungs-Pipeline-Stufe 54 derart konfiguriert sein, dass die dritte im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke plus oder minus einem Achtel der Analogeingangsauflösungsschrittgröße ±Δ/8 der ausgewählten Pipeline-Stufe ist, während die erste und zweite im Voraus festgelegte maximale intermediäre Analogausgangssignalstärke jeweils plus oder minus der Hälfte und plus oder minus einem Viertel der Analogeingangsauflösungsschrittgröße ±Δ/2, ±Δ/4 der ausgewählten Pipeline-Stufe sind.
Die Mehrheit von Kalibrations-DACs 114, z. B. die zwei Kalibrations-DACs 114a, 114b, die beispielsweise in 6 dargestellt sind, oder die drei Kalibrations-DACs 114a, 114b, 114c aus 15 können entsprechend einem ausgewählten einen oder mehreren Betriebsmodi arbeiten. Die Schätzungs- und Steuerungsschaltung 74 kann Betriebsanweisungen speichern, die die Mehrheit von Betriebsmodi betreffen, und daraus auswählen. Beispielsweise können in Ausführungsformen des oben beschriebenen Verfahrens 700, 800 der zweite und dritte Kalibrations-DAC 114b, 114c gemeinsam anstelle des zweiten Kalibrations-DAC 114b benutzt werden, um mehr Auswahl für die Stärke des Ausgangs dieser Kalibrations-DACs 114b, 114c und damit für ihre Auswirkung auf den Headroom der nachfolgenden Pipeline-Stufe 54, 58 bereitzustellen. Dieser Betriebsmodus kann auch zur Verwendung von mehr als drei Kalibrations-DACs 114 erweitert werden.
Zurückkehrend zu 2–4 kann die Kalibration der Pipeline-ADC-Schaltung 50 insgesamt wahlweise in serieller Weise erfolgen, wobei individuelle Stufen eine nach der anderen seriell von der Stufe mit dem niedrigstwertigen Bit der Pipeline-ADC-Schaltung 50 bis zur Stufe mit dem höchstwertigen Bit der Pipeline-ADC-Schaltung 50 kalibriert werden. Bei einem solchen Kalibrationsvorgang würden in 2–4 zunächst Pipeline-Stufen 58 (3-X) kalibriert, sofern diese Stufen kalibriert werden sollen, woraufhin die zweite Einkopplungs-Pipeline-Stufe 54 (2) kalibriert würde und schließlich die erste Einkopplungs-Pipeline-Stufe 54 (1) kalibriert würde. Auf diese Weise können die Pipeline-Stufen mit höherwertigen Bits, z. B. die erste und die zweite Einkopplungs-Pipeline-Stufe 54 (1) und (2) unter Verwendung des digitalisierten Rests DR, der von nachfolgenden Pipeline-Stufen empfangen wird, die bereits im vollen vorgesehenen Umfang kalibriert wurden, kalibriert werden. Es ist zu beachten, dass die Auswirkung der Kalibration der Pipeline-Stufen mit den geringerwertigen Bits, z. B. Pipeline-Stufen 58 (3-X), auf die Leistungsmetriken der Pipeline-ADC-Schaltung 50 geringer als die der Pipeline-Stufen mit höherwertigen Bits sein kann, z. B. der Einkopplungs-Pipeline-Stufen 54 (1) und (2), weshalb die Pipeline-Stufen mit den geringerwertigen Bits wahlweise nicht kalibriert werden müssen.
16 zeigt eine Ausführungsform der Fehlerkorrekturschaltung 66. Die Fehlerkorrekturschaltung 66 kann eine Kalibrations-DAC-Fehlerkorrekturnachschlagtabelle 220 aufweisen, die dazu konfiguriert ist, einen korrigierten Digitalausgang CDO für eine entsprechende Einkopplungs-Pipeline-Stufe 54 bereitzustellen, um Fehler in den Kalibrations-DAC-Pfaden auf Grundlage des unkorrigierten Digitalausgangs DO (oder verzögerten Digitalausgangs DDO) dieser Einkopplungsstufe 54, der Kalibrations-DAC-Verstärkungsfehlerkorrekturkoeffizienten CDGECC, die der Stufe entsprechen, und eines Steuersignals CNTL von der Schätzungs- und Steuerungsschaltung 74 zu korrigieren. Die Fehlerkorrekturschaltung 66 kann auch eine Fehlerkorrekturnachschlagtabelle für primäre DACs 224 aufweisen, die dazu konfiguriert ist, einen korrigierten Digitalausgang DO einer ausgewählten Einkopplungs-Pipeline-Stufe 54 bereitzustellen, um Fehler in den primären DAC-Pfaden auf Grundlage des unkorrigierten Digitalausgangs DO (oder verzögerten Digitalausgangs DDO) dieser Einkopplungsstufe 54, der Fehlerkorrekturkoeffizienten der primären DACs PDECC und des Steuersignals CNTL von der Schätzungs- und Steuerungsschaltung 74 zu korrigieren. Die Fehlerkorrekturschaltung 66 kann auch dazu konfiguriert sein, von dem Digitalausgang DO auf Grundlage der Kalibrationssignale CAL ein erforderliches Signal zu subtrahieren, um während der Hintergrundkalibrationsmodi die Wirkung dieser Signale CAL auf den Digitalausgang DO aufzuheben. Die Fehlerkorrekturschaltung 66 und die Form der Kalibrations-DAC-Fehlerkorrekturnachschlagtabelle und der Fehlerkorrekturnachschlagtabelle für primäre DACs 220, 224 können derart konfiguriert sein, dass die Fehlerkorrekturschaltung 66 den Ausgang der zwei Nachschlagtabellen 220, 224 kombinieren kann, um einen einzelnen korrigierten Digitalausgang CDO für die ausgewählte Einkopplungs-Pipeline-Stufe 54 bereitzustellen. Die Nachschlagtabellen 220, 224 können Schaltungen aufweisen und gemäß Schaltungen und Betriebsverfahren arbeiten, die in der Technik für Nachschlagtabellen bekannt sind. Die Nachschlagtabellen 220, 224 können beispielsweise wahlweise Digitalschaltungsstrukturen aufweisen, die eines oder mehrere von Folgenden implementieren: ein Array, ein assoziatives Array, eine verknüpfte Liste oder eine Hash-Funktion. In einer anderen Ausführungsform können die zwei Nachschlagtabellen 220, 224 zu einer einzelnen Nachschlagtabelle kombiniert sein, die einige oder alle Eingänge akzeptiert, die oben für den Betrieb der zwei separaten Nachschlagtabellen 220, 224 beschrieben wurden. Wie oben beschrieben, können die Fehlerkorrekturkoeffizienten ECC wahlweise die Form digitaler Wörter von im Voraus festgelegter Bitlänge oder eine beliebige andere Form zum Codieren quantitativer Werte annehmen, die von digitalen Schaltungen benutzt werden.
Weitere Ausführungsformen der Pipeline-ADC-Schaltung 50 und der Einkopplungs-Pipeline-Stufe 54 sind möglich. Beliebige Merkmale beliebiger Ausführungsformen der Pipeline-ADC-Schaltung 50 oder der Einkopplungs-Pipeline-Stufe 54, die hierin beschrieben werden, können beispielsweise wahlweise in einer beliebigen anderen Ausführungsform der Pipeline-ADC-Schaltung 50 oder der Einkopplungs-Pipeline-Stufe 54 benutzt werden. Außerdem können Ausführungsformen der Pipeline-ADC-Schaltung 50 und der Einkopplungs-Pipeline-Stufe 54 wahlweise eine beliebige Untermenge der Bauteile oder Merkmale der vorliegenden Pipeline-ADC-Schaltung 50 und Einkopplungs-Pipeline-Stufe 54 aufweisen.

Claims

Pipeline-Analog-Digital-Umsetzer-(ADC-)Schaltung, umfassend: eine Pipeline-Stufe mit einem ADC zum Wandeln eines Analogeingangs in einen Digitalausgang von einer im Voraus festgelegten Bitbreite, eine erste Mehrheit von Digital-Analog-Umsetzern (DACs), deren Anzahl ausreichend ist, um einen Analogausgang entsprechend dem Digitalausgang zu erzeugen, und eine zweite Mehrheit von DACs, die dazu konfiguriert sind, dass ihr Ausgang in den Analogausgang hinein addiert wird, wobei die erste Pipeline-Stufe einen verstärkten Analogrest vom Analogausgang erzeugt; einen nachfolgenden Pipeline-Abschnitt, der den verstärkten Analogrest in wenigstens einen zweiten Digitalausgang und einen digitalisierten Rest umwandelt; eine Zuordnungsschaltung zum selektiven Wechseln von Eingängen zu einem ausgewählten der ersten Mehrheit von DACs und einem der zweiten Mehrheit von DACs; eine Kalibrationssignalschaltung zum Bereitstellen eines ersten und eines zweiten Kalibrationssignals an Eingänge des ausgewählten der ersten Mehrheit von DACs und eines anderen der zweiten Mehrheit von DACs, wobei das erste und das zweite Kalibrationssignal zueinander miteinander korreliert sind, aber unkorreliert mit dem Analogeingang und dem Digitalausgang der Pipeline-Stufe sind und ungleiche Wirkungen auf wenigstens einen der Folgenden aufweisen: den verstärkten Analogrest oder den digitalisierten Rest; und eine Korrekturschaltung zum Korrigieren des Digitalausgangs der Pipeline-Stufe in Bezug auf Schaltungspfadfehler, einschließlich Verstärkungsfehlern und Bauteilwert-Nichtübereinstimmungsfehlern, in Schaltungspfaden, die die erste Mehrheit und die zweite Mehrheit von DACs aufweisen, auf Grundlage der Ergebnisse einer Korrelation der Kalibrationssignale mit wenigstens einem von: dem wenigstens einen zweiten Digitalausgang oder dem digitalisierten Rest.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Wirkungen des ersten und zweiten Kalibrationssignals auf wenigstens den einen von dem verstärkten Analogrest und dem digitalisierten Rest nach dem Durchlaufen des ausgewählten einen der ersten Mehrheit von DACs und des anderen der zweiten Mehrheit von DACs einander wenigstens teilweise aufheben.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Wirkungen des ersten und zweiten Kalibrationssignals auf wenigstens den einen von dem verstärkten Analogrest und dem digitalisierten Rest nach dem Durchlaufen der zweiten Mehrheit von DACs einander wenigstens teilweise aufheben.
Pipeline-ADC-Schaltung nach Anspruch 1, ferner umfassend eine Koeffizientenschätzungsschaltung zum Durchführen der Korrelation und Berechnen von wenigstens einem ersten Fehlerkorrekturkoeffizienten auf Grundlage der Korrelation, um Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der ersten Mehrheit von DACs zu korrigieren.
Pipeline-ADC-Schaltung nach Anspruch 4, wobei die Koeffizientenschätzungsschaltung die Korrelation zum Berechnen von wenigstens einem zweiten Fehlerkorrekturkoeffizienten auf Grundlage der Korrelation durchführt, um Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der zweiten Mehrheit von DACs zu korrigieren.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Korrekturschaltung den Digitalausgang der Pipeline-Stufe durch Durchführen einer Digitalsignalverarbeitung korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Korrekturschaltung den Digitalausgang der Pipeline-Stufe durch Durchführen einer Analogsignalverarbeitung korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Zuordnungsschaltung die Eingänge des ausgewählten einen der ersten Mehrheit von DACs und des einen der zweiten Mehrheit von DACs selektiv auswechselt, und die Korrekturschaltung den Digitalausgang der Pipeline-Stufe während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgang in einem Hintergrundmodus korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Zuordnungsschaltung die Eingänge des ausgewählten einen der ersten Mehrheit von DACs und des einen der zweiten Mehrheit von DACs selektiv auswechselt, und die Korrekturschaltung den Digitalausgang der Pipeline-Stufe nicht während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgang in einem Vordergrundmodus korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Korrekturschaltung Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der zweiten Mehrheit von DACs während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgang in einem Hintergrundmodus korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die Korrekturschaltung Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der zweiten Mehrheit von DACs nicht während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgan in einem Vordergrundmodus korrigiert.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei das erste und das zweite Kalibrationssignal Eigenschaften aufweisen, die wenigstens eine der Folgenden einschließen: ein pseudozufälliges Rauschsignal zu sein oder ein mittelwertfreies Signal zu sein.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei wenigstens einer der zweiten Mehrheit von DACs dazu konfiguriert ist, eine zweite maximale Analogausgangssignalstärke auszugeben, und jeder der ersten Mehrheit von DACs dazu konfiguriert ist, eine erste maximale Analogausgangssignalstärke auszugeben, wobei die erste maximale Analogausgangssignalstärke größer als die zweite maximale Analogausgangssignalstärke ist.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die zweite Mehrheit von DACs einen ersten Kalibrations-DAC und einen zweiten Kalibrations-DAC aufweist, wobei der zweite Kalibrations-DAC Bauteilwerte und eine maximale Analogausgangsstärke derselben Größe wie diejenigen der erste Mehrheit von DACs aufweist, wobei der erste Kalibrations-DAC Bauteilwerte und eine maximale Analogausgangsstärke von geringerer Größe als diejenigen der ersten Mehrheit von DACs aufweist.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei jeder der ersten Mehrheit von DACs eine kondensatorgeschaltete Schaltung ist, die dazu konfiguriert ist, als Teil eines Thermometercode-DAC mit Ladungsverteilung ein digitales Bit des Digitalausgang in ein entsprechendes Analogsignal zu wandeln.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei jeder der zweiten Mehrheit von DACs die gleiche Architektur wie jeder der ersten Mehrheit von DACs aufweist.
Pipeline-ADC-Schaltung nach Anspruch 1, wobei die zweite Mehrheit von DACs wenigstens drei DACs aufweist und wenigstens zwei der wenigstens drei DACs selektiv kombinierbar sind, um gemeinsam als der andere der zweiten Mehrheit von DACs zu dienen.
Verfahren, umfassend: selektives Auswechseln, durch eine Zuordnungsschaltung, von Eingängen, die an einen ausgewählten einen von einer ersten Mehrheit von Digital-Analog-Umsetzern (DACs) einer Pipeline-Stufe eines Pipeline-Analog-Digital-Umsetzers (ADC) und einen von einer zweiten Mehrheit von DACs der Pipeline-Stufe bereitgestellt werden, wobei die Pipeline-Stufe einen ADC zum Wandeln eines Analogeingangs in einen Digitalausgang von im Voraus festgelegter Bitbreite aufweist, wobei die erste Mehrheit von DACs eine ausreichende Anzahl aufweist, um einen Analogausgang entsprechend dem Digitalausgang zu erzeugen, wobei der Ausgang der zweiten Mehrheit von DACs in den Analogausgang hinein addiert wird, wobei die Pipeline-Stufe einen verstärkten Analogrest vom Analogausgang erzeugt und ein nachfolgender Pipeline-Abschnitt den verstärkten Analogrest in wenigstens einen zweiten Digitalausgang und einen digitalisierten Rest wandelt; Bereitstellen, durch eine Kalibrationssignalschaltung, eines ersten und zweiten Kalibrationssignals an Eingänge des ausgewählten einen der ersten Mehrheit von DACs und eines anderen der zweiten Mehrheit von DACs, wobei das erste und das zweite Kalibrationssignal miteinander korreliert sind, aber unkorreliert mit dem Analogeingang und dem Digitalausgang der Pipeline-Stufe sind und ungleiche Wirkungen auf wenigstens einen der Folgenden aufweisen: den verstärkten Analogrest oder den digitalisierten Rest; und Korrigieren des Digitalausgangs der Pipeline-Stufe in Bezug auf Schaltungspfadfehler, einschließlich Verstärkungsfehlern und Bauteilwert-Nichtübereinstimmungsfehlern, in Schaltungspfaden, die die erste Mehrheit und die zweite Mehrheit von DACs aufweisen, auf Grundlage der Ergebnisse einer Korrelation der Kalibrationssignale mit wenigstens einem von: dem wenigstens einen zweiten Digitalausgang oder dem digitalisierten Rest.
Verfahren nach Anspruch 18, wobei die Wirkungen des ersten und zweiten Kalibrationssignals auf den wenigstens einen von dem verstärkten Analogrest und dem digitalisierten Rest nach dem Durchlaufen des ausgewählten einen der ersten Mehrheit von DACs und des anderen der zweiten Mehrheit von DACs einander wenigstens teilweise aufheben.
Verfahren nach Anspruch 18, ferner umfassend Durchführen der Korrelation und Berechnen von wenigstens einem ersten Fehlerkorrekturkoeffizienten durch eine Koeffizientenschätzungsschaltung auf Grundlage der Korrelation, um Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der ersten Mehrheit von DACs zu korrigieren.
Verfahren nach Anspruch 18, ferner umfassend Durchführen der Korrelation und Berechnen von wenigstens einem zweiten Fehlerkorrekturkoeffizienten durch die Koeffizientenschätzungsschaltung, um Fehler in wenigstens einem Schaltungspfad mit wenigstens einem der ersten Mehrheit von DACs zu korrigieren.
Verfahren nach Anspruch 18, wobei das selektive Auswechseln der Eingänge des ausgewählten einen der ersten Mehrheit von DACs und des einen der zweiten Mehrheit von DACs und das Korrigieren des Digitalausgangs der Pipeline-Stufe während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgang in einem Hintergrundmodus erfolgen.
Verfahren nach Anspruch 18, wobei das selektive Auswechseln der Eingänge des ausgewählten einen der ersten Mehrheit von DACs und des einen der zweiten Mehrheit von DACs und das Korrigieren des Digitalausgangs der Pipeline-Stufe nicht während eines Betriebs der Pipeline-Stufe zum Wandeln des Analogeingangs in den Digitalausgang in einem Vordergrundmodus erfolgen.
Verfahren nach Anspruch 18, wobei das erste und das zweite Kalibrationssignal Eigenschaften aufweisen, die wenigstens eine der Folgenden einschließen: ein pseudozufälliges Rauschsignal zu sein oder ein mittelwertfreies Signal zu sein.
Verfahren nach Anspruch 18, ferner umfassend Ausgeben, durch wenigstens einen der zweiten Mehrheit von DACs, einer zweiten maximalen Analogausgangssignalstärke, und Ausgeben, durch jeden der ersten Mehrheit von DACs, wenigstens einer ersten maximalen Analogausgangssignalstärke, wobei die erste maximale Analogausgangssignalstärke größer als die zweite maximale Analogausgangssignalstärke ist.
Verfahren nach Anspruch 18, wobei die zweite Mehrheit von DACs einen ersten Kalibrations-DAC und einen zweiten Kalibrations-DAC aufweist, wobei der zweite Kalibrations-DAC Bauteilwerte und eine maximale Analogausgangsstärke derselben Größe wie diejenigen der ersten Mehrheit von DACs aufweist, wobei der erste Kalibrations-DAC Bauteilwerte und eine maximale Analogausgangsstärke von geringerer Größe als diejenigen der ersten Mehrheit von DACs aufweist.