DE112011105683T5

DE112011105683T5 - Abgeschlossene(s) Alterungsüberwachungsvorrichtung und -verfahren auf Pfadebene

Info

Publication number: DE112011105683T5
Application number: DE112011105683.4T
Authority: DE
Inventors: Keith A. Bowman; Carlos Tokunaga; James W. Tschanz
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2014-07-17
Anticipated expiration: 2031-09-29
Also published as: CN103842835A; CN103842835B; US9229054B2; WO2013048398A1; DE112011105683B4; US20130285685A1

Abstract

Eine Alterungsüberwachungsschaltung, die eine genauere Abschätzung der Alterung und/oder Verzögerung in einer Schaltung und/oder Schaltungspfad liefert. Der Alterungsüberwachungsschaltkreis setzt einen separaten Alterungspfad mit Steuer- und Empfangs-Flipflops (FFS) und eine einstellbare Replikaschaltung (tunable replica circuit (TRC)) ein, um Messungen von DC-belasteter Einzelübergangs-Pfadverzögerung zu aktivieren, die lediglich durch belastete Transistoren oder andere/s Schaltungselement/e weitergegeben wird. Ein endlicher Zustandautomat (finite state machine (FSM)) in der Alterungsüberwachungsschaltung ist konfiguriert, eine Frequenz eines Taktsignals anzupassen, das von einem digital gesteuerten Oszillator (digitally controlled oscillator (DCO)) als Antwort auf ein Fehlersignal ausgegeben wird, das durch das Empfangs-FF ausgegeben wird. Das Fehlersignal wird als Antwort auf eine DC-belastete Einzelübergangs-Pfadverzögerung erzeugt und aktiviert somit die Anpassung der Frequenz des Taktsignals, so dass diese einem Betrag oder Wirkung der Verzögerung entspricht.

Description

TECHNISCHES GEBIET
Diese Offenlegung bezieht sich allgemein auf elektronische Schaltungen. Insbesondere, jedoch nicht ausschließlich, bezieht sich die vorliegende Offenlegung auf eine Schaltung zum Überwachen von Alterung, die Schaltverzögerung beeinflusst.
HINTERGRUNDINFORMATION
Indem ein Transistor mit der Zeit altert, und aufgrund normaler Benutzung, können die physikalischen/elektrischen Eigenschaften der Materialien, aus denen der Transistor besteht, sich ändern. Die Änderungen der physikalischen/elektrischen Eigenschaften der Materialien können beispielsweise dazu führen, dass eine Schaltgeschwindigkeit des Transistors mit der Zeit langsamer (verzögerter) wird.
In gegenwärtigen Mikroprozessoren verwenden Überwachungseinrichtungen auf dem Chip (on-die) typischerweise ein Ringoszillator (RO)-Design, um die Auswirkung der Transistoralterung auf Schaltungsverzögerung zu messen. Ein Merkmal eines RO-Designs ist die einfache Integration des RO in existierende Produktdesignprozesse, weil ein RO im Allgemeinen eine abgeschlossene Schaltung ist (beispielsweise wird ein Taktsignal nicht benötigt). Ein Problem mit einem RO-Design ist jedoch die wesentliche Unterschätzung der Auswirkung von Transistoralterung auf Schaltverzögerung.
Im Hinblick auf einen Schaltungspfad in einem Mikroprozessor tritt die ungünstigste Verzögerungsverschlechterung aufgrund Transistoralterung auf, wenn der Pfad während eines DC-Zustands altert, in dem Pfadknoten eine konstante DC-Spannung erhalten, um (einen) bestimmte(n) Transistor(en) in dem Pfad eingeschaltet zu lassen (wie etwa eine konstante logische Hochpegelspannung, um n-leitende Transistoren eingeschaltet zu lassen, und/oder eine konstante logische Niedrigpegelspannung, um p-leitende Transistoren eingeschaltet zu lassen), und somit liegen/liegt diese(r) Transistor(en) konstant unter DC-Last, die zur Alterung des/der Transistors/Transistoren beiträgt. Solche DC-Last während des DC-Zustands ist das erwartete Alterungsszenario für die überwiegende Mehrheit von Pfaden in einem Mikroprozessor. Im Allgemeinen führt Erhöhen der DC-Spannungspegels zu schnellerer Alterung.
Die Pfadverzögerungsänderung aufgrund DC-Last hängt wesentlich von dem Übergang des Eingangssignals ab, das an den/die Schaltungspfad(e) geliefert wird. Gegeben sei beispielsweise ein Schaltungspfad, in dem mehrere Paare n-leitender und p-leitender Transistoren in Reihe gekoppelt sind, so dass das erste Paar von Transistoren einen n-leitenden Transistor und einen p-leitenden Transistor enthält, das zweite Paar Transistoren einen weiteren n-leitenden Transistor und einen weiteren p-leitenden Transistor enthält und so weiter. Ein Einzelübergangseingang zu dem Schaltungspfad (wie etwa ein Eingangsbinärsignal, das von logischem Hochpegel zu logischem Niedrigpegel oder umgekehrt wechselt) wird einen der Transistoren in dem Paar einschalten, während der andere Transistor in jedem Paar ausgeschaltet wird.
Die DC-belastete Einzelübergangs-Pfadverzögerung, die lediglich durch belastete Transistoren weitergegeben wird, stellt die ungünstigste Pfadverzögerungsverschlechterung dar. Als Vergleich kann die entgegengesetzte unbelastete Einzelübergangs-Pfadverzögerung, die lediglich durch nichtbelastete Transistoren weitergegeben wird, tatsächlich zu einer Verzögerungsverbesserung aufgrund des reduzierten Konflikts zwischen belasteten und unbelasteten Transistoren in dem Pfad führen. In einem konventionellen RO-Design mittelt die Verzögerungsmessung des RO die Pfadverzögerungen aus beiden Übergängen (beispielsweise belastete und unbelastete Pfadverzögerungen), so dass die Verzögerungsverschlechterung wesentlich unterschätzt wird.
Obwohl ein konventionelles RO-Design einfache Integration in existierende Produktdesignprozesse ermöglicht unterschätzt somit, das konventionelle RO-Design die Auswirkung von Alterung auf Schaltungspfadverzögerung wesentlich, weil die Pfadverzögerungen sowohl von belasteten als auch unbelasteten Transistoren gemittelt werden. Somit sind gegenwärtige RO-basierte Alterungsüberwachungseinrichtungen auf dem Chip zum Messen der Wirkung der Alterung auf Pfadverzögerungen in einem Mikroprozessor oder anderen Schaltungen ungeeignet.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Nichtbeschränkende und nicht-erschöpfte Ausführungsformen werden unter Bezugnahme auf die folgenden Figuren beschrieben, wobei sich in sämtlichen Ansichten gleiche Bezugszeichen auf gleiche Teile beziehen, wenn nicht anders angegeben.
1 zeigt eine Alterungsüberwachungsschaltung gemäß einer Ausführungsform.
2 zeigt ein Flussdiagramm zum Betreiben der Alterungsüberwachungsschaltung der 1 gemäß einer Ausführungsform.
3 zeigt ein Blockdiagramm, das ein beispielhaftes Computersystem zeigt, das geeignet ist, die offenbarte Alterungsüberwachungsschaltung und ein Verfahren verschiedener Ausführungsformen umzusetzen.
AUSFÜHRLICHE BESCHREIBUNG
Ausführungsformen einer Alterungsüberwachungsschaltung und eines -verfahrens werden hier beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details angegeben, um ein tiefgreifendes Verständnis von Ausführungsformen zu ermöglichen. Die Ausführungsformen können ohne eine oder mehrere der spezifischen Details oder mit anderen Verfahren, Komponenten, Materialien etc. umgesetzt werden. In anderen Beispielen werden wohlbekannte Strukturen, Materialien oder Operationen nicht ausführlich gezeigt oder beschrieben, um Verschleiern von Aspekten von Ausführungsformen zu vermeiden.
Bezugnahme in dieser gesamten Beschreibung auf „eine (1) Ausführungsform” oder „eine Ausführungsform” bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder eine Charakteristik, die in Verbindung mit der Ausführungsform beschrieben ist, in wenigstens einer Ausführungsform enthalten ist. Somit beziehen sich die Phrasen „in einer (1) Ausführungsform” oder ”in einer Ausführungsform” an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise sämtlich auf die selbe Ausführungsform. Darüber hinaus können die exakten Merkmale, Strukturen oder Charakteristiken auf irgendeine geeignete Weise in einer oder mehreren Ausführungsformen kombiniert werden.
Eine Ausführungsform liefert eine Alterungsüberwachungsschaltung und entsprechendes Verfahren, die eine genauere Abschätzung der Alterung und/oder Verzögerung als das oben diskutierte traditionelle Ringoszillator(RO)-Design liefern. In einer Ausführungsform setzt die Alterungsüberwachungsschaltung einen separaten Alterungspfad mit Steuer- und Empfangs-Flipflops (FFs) und eine einstellbare Replikaschaltung (tunable replica circuit (TRC)) ein, um Messungen mit DC-belasteter Einzelübergangs-Pfadverzögerung zu aktivieren, die sich lediglich durch belastete Transistoren oder (ein) andere(s) Schaltungselement(e) ausbreitet. Diese Ausführungsform des Alterungsüberwachungsschaltkreises erfasst die Pfadverzögerungsverschlechterung aufgrund Transistoralterung genauer im Vergleich zu konventionellen RO-Designs, die die Alterung/Verzögerung unterschätzen oder auf andere Weise ungenau abschätzen, da solche konventionellen RO-Designs die unbelastete(n) Pfadverzögerung(en) in ihrer Abschätzung der Alterung/Verzögerung einbeziehen oder auf andere Weise enthalten. Ein endlicher Zustandsautomat (finite state machine (FSM)) in der Alterungsüberwachungsschaltung ist konfiguriert, eine Frequenz eines Taktsignalausgangs eines digital gesteuerten Oszillators (digitally controlled oscillator (DCO)) als Antwort auf ein Fehlersignal anzupassen. Das Fehlersignal wird durch das Empfangs-FF als Antwort auf DC-belastete Einzelübergangs-Pfadverzögerung erzeugt und ausgegeben, und aktiviert somit die Anpassung der Frequenz des Taktsignals, so dass sie einem Betrag oder einer Wirkung der Verzögerung entspricht.
Eine Ausführungsform liefert eine Vorrichtung, die enthält: einen Alterungspfad, der konfiguriert ist, ein Ausgangsfehlersignal zu erzeugen, das einer Verzögerung entspricht; und einen endlichen Zustandsautomaten (FSM) zum Anpassen einer Taktfrequenz als Antwort auf das Ausgangsfehlersignal, wobei die angepasste Taktfrequenz Alterung anzeigt, die die Verzögerung verursacht.
Gemäß einer Ausführungsform enthält die Vorrichtung ferner einen digital gesteuerten Oszillator (DCO), der mit dem FSM gekoppelt ist, um ein Auswahlsignal zu empfangen, dass von dem FSM erzeugt wird, um die Taktfrequenz anzupassen, die eine Frequenz eines Taktsignals, das von dem DCO ausgegeben wird, ist und die durch die Anpassung durch den FSM als Antwort auf die Alterung reduziert wird.
Gemäß einer Ausführungsform der Vorrichtung enthält der Alterungspfad: ein Steuer-Flipflop (FF), um ein Ausgangssignal zu erzeugen; eine einstellbare Replikaschaltung (TRC), die mit dem Steuer-FF gekoppelt ist, um das Ausgangssignal zu empfangen, und die eine Schaltung repliziert, die auf die Alterung überwacht wird; und ein Empfangs-Flipflop, das mit dem Steuer-FF gekoppelt ist, um das Ausgangssignal zu empfangen, das durch das Steuer-FF erzeugt wird und mit der TRC gekoppelt ist, wobei das Empfangs-FF konfiguriert ist, Übergänge in dem Ausgangsfehlersignal als Antwort auf Übergänge des Ausgangssignals zu erzeugen, das durch das Steuer-FF erzeugt wird, die einem DC-Lastzustand entsprechen, der die Alterung verursacht.
Gemäß einer Ausführungsform der Vorrichtung ist das Empfangs-FF ferner konfiguriert, einen vorherigen Logikwert des Ausgangsfehlersignals als Antwort auf einen unbelasteten Zustand zu erhalten.
Gemäß einer Ausführungsform der Vorrichtung wird die Alterung lediglich entlang eines DC-belasteten Pfads und nicht entlang eines unbelasteten Pfads bestimmt.
Eine Ausführungsform liefert ein System, das die Vorrichtung enthält, wobei das System ferner enthält: eine Schaltung, die auf die Alterung überwacht wird; einen Zähler, der ein Ausgangssignal erhalten soll, das die angepasste Taktfrequenz darstellt, wobei der Zähler durch das empfangene Ausgangssignal gesteuert wird, um einen Zählerwert zu erzeugen; und einen Prozessor, der mit dem Zähler gekoppelt und konfiguriert ist, die Alterung der überwachten Schaltung aus dem Zählerwert zu bestimmen, der von dem Zähler erzeugt wird.
Gemäß einer Ausführungsform des Systems ist die Vorrichtung als eine Alterungsüberwachungsschaltung konfiguriert, die in einer Testeinrichtung angeordnet ist.
Gemäß einer Ausführungsform des Systems ist die Vorrichtung als eine Alterungsüberwachungsschaltung konfiguriert, um Anpassung von Betriebseinstellungen des Systems als Antwort auf die Alterung zu aktivieren, die durch die Alterungsüberwachungsschaltung während Verwendung in der Lebensdauer des Systems bestimmt wird.
Eine Ausführungsform liefert ein Verfahren, das einschließt: Versetzen einer Alterungsüberwachungsschaltung in einen DC-Lastzustand, um bestimmte Transistoren in einer einstellbaren Replikaschaltung in die Lage zu versetzen, in einen DC-belasteten Zustand versetzt zu werden; und Versetzen der Alterungsüberwachungsschaltung in einen Messungszustand, um für den DC-belasteten Zustand eine Bestimmung einer Verzögerung der Transistoren aufgrund Alterung zu ermöglichen.
Gemäß einer Ausführungsform des Verfahrens schließt das Versetzen der Alterungsüberwachungsschaltung in den Messzustand ein: Umschalten (Toggling) eines Signals gemäß einem Taktsignal; Aktivieren eines Empfangs-Flipflops (FF) gemäß Übergängen in dem umgeschalteten Signal, die Alterung der Transistoren entsprechen, und Deaktivieren des Empfangs-FF gemäß Übergängen in dem umgeschalteten Signal, die einem unbelasteten Zustand der Transistoren entsprechen; Erzeugen eines Fehlersignals, falls das Empfangs-FF aktiviert ist; und Anpassen einer Frequenz eines Taktsignals als Antwort auf das erzeugte Fehlersignal, wobei eine Anpassung der Frequenz des Taktsignals die Verzögerung in den Transistoren aufgrund der Alterung darstellt.
Gemäß einer Ausführungsform schließt das Verfahren ferner ein: Steuern eines Ausgangssignals der Alterungsüberwachungsschaltung mit dem angepassten Taktsignal; und Zählen einer Anzahl von Impulsen des Ausgangssignals, um einen Zählerwert zu erhalten; wobei die Anpassung der Frequenz des Taktsignals eine Reduktion der Frequenz des Taktsignals aufgrund der Verzögerung enthält; und wobei die Reduktion der Frequenz des Taktsignals zu einem verminderten Zählerwert führt.
Gemäß einer Ausführungsform schließt das Verfahren dynamisches Anpassen einer Betriebseinstellung einer Schaltung ein, die durch die einstellbare Replikaschaltung als Antwort auf die gemessene Verzögerung in den Transistoren aufgrund der Alterung nachgebildet wird.
Gemäß einer Ausführungsform des Verfahrens schließt die Bestimmung der Verzögerung in dem Messzustand Verzögerung in den Transistoren während eines unbelasteten Zustands aus.
Gemäß einer Ausführungsform schließt das Verfahren ferner Einstellen der einstellbaren Replikaschaltung in ein ungünstigstes Verzögerungsszenario für eine Schaltung ein, die durch die einstellbare Replikaschaltung nachgebildet bzw. simuliert wird.
Eine Ausführungsform liefert ein Erzeugnis, das ein nichtflüchtiges computerlesbares Medium enthält, das computerlesbare Befehle speichert, die durch einen Prozessor ausführbar sind, um: ein Eingangssignal zu erzeugen, um eine Alterungsüberwachungsschaltung in einen DC-Lastzustand oder einen Messzustand zu versetzen; wobei das Versetzen der Alterungsüberwachungsschaltung in den DC-Lastzustand bestimmte Transistoren in einer einstellbaren Replikaschaltung in der Alterungsüberwachungsschaltung in die Lage versetzt, in einen DC-belasteten Zustand versetzt zu werden; und wobei das Versetzen der Alterungsüberwachungsschaltung in den Messzustand für den DC-belasteten Zustand Bestimmung einer Verzögerung in den Transistoren aufgrund Alterung aktiviert; und eine Betriebseinstellung einer Schaltung anzupassen, die durch die einstellbare Replikaschaltung als Antwort auf ein Ausgangssignal der Alterungsüberwachungsschaltung nachgebildet wird, die die Verzögerung aufgrund der Alterung angibt.
Gemäß einer Ausführungsform des Erzeugnisses enthält das computerlesbare Medium ferner darauf gespeicherte Befehle, die durch den Prozessor ausführbar sind, um ein Rücksetzsignal zu erzeugen, um einen endlichen Zustandsautomaten der Alterungsüberwachungsschaltung an einem Anfangszustand zu starten, bevor die DC-belasteten und Messzustände angenommen werden.
Gemäß einer Ausführungsform des Erzeugnisses enthält das computerlesbare Medium ferner darauf gespeicherte Befehle, die durch den Prozessor ausführbar sind, um ein Auswahlsignal zu erzeugen, um die einstellbare Replikaschaltung in ein ungünstigstes Verzögerungsszenario für die Schaltung zu versetzen, damit die Schaltung durch die einstellbare Replikaschaltung nachgebildet wird.
Gemäß einer Ausführungsform des Erzeugnisses wird das Ausgangssignal von einem Taktsignal abgeleitet und steuert einen Zähler, der einen Zählerwert erzeugt, wobei der Zählerwert einen verminderten Wert aufweist, falls das Taktsignal als Antwort auf die Verzögerung aufgrund der Alterung reduziert ist.
1 zeigt beispielhaft eine Alterungsüberwachungsschaltung 100 gemäß einer Ausführungsform. Die Alterungsüberwachungsschaltung 100 einer Ausführungsform enthält einen Alterungspfad 102. Der Alterungspfad 102 kann wiederum ein Steuerflipflop (FF) 104, eine einstellbare Replikaschaltung (TRC) 106, die mit dem Steuer-FF 104 gekoppelt ist, und ein Empfangs-FF 108, das mit der TRC 106 gekoppelt ist und für den DC-belasteten Einzelübergangs-Pfad Zeitfehler detektiert, enthalten. Die TRC 106 einer Ausführungsform kann ein Schaltkreis sein, der die physikalische Struktur und/oder das elektronische Verhalten der eigentlichen Schaltung (wie etwa einer Schaltung in einem Mikroprozessor) repliziert oder auf andere Weise nachbildet, die mit der Zeit und durch Benutzung altert. Somit wird, indem die TRC 106 belastet wird/altert, solche Belastung und Alterung der TRC 106 allgemein ähnlich wie die Belastung/Alterung sein, der die eigentliche Schaltung begegnet, die nachgebildet wird. Darüber hinaus ermöglicht die Fähigkeit zum Einstellen der TRC 106 ein Einstellen von Verzögerung nach Erstellen von Chips (post-silicon), um Pfadverzögerungen zu verfolgen, die sich aufgrund Herstellungsschwankungen ändern können. In einer weiteren Ausführungsform kann das Einstellen einmal oder mehrfach in einem Zeitraum durchgeführt werden.
Die Alterungsüberwachungsschaltung 100 einer Ausführungsform enthält ferner einen monoton programmierbaren, digital gesteuerten Oszillator (DCO) 110 und einen endlichen Zustandsautomaten (FSM) 112, der mit dem DCO 110 gekoppelt ist. In einer Ausführungsform können die Eingangs- und Ausgangssignale für die Alterungsüberwachungsschaltung 100 identisch oder ähnlich mit den Eingangs-/Ausgangssignalen in einem RO-Design sein, so dass sie einfache Integration in existierende Produktdesignprozesse ermöglichen, die andernfalls ein RO-Design verwendet hätten. Diese Eingangssignale können ein Rücksetzeingangssignal RESET, ein Altersaktiverungseingangssignal AGEEN, ein einstellbares Replikaschaltungsauswahleingangssignal TRCSEL und ein Oszillatorausgangssignal OSCOUT umfassen.
Noch konkreter wird das Eingangssignal RESET an ein Eingangsanschluss ”reset” des FSM 112 geliefert, und das Eingangssignal AGEEN wird an ein Eingangsanschluss ”ageen” des FSM 112 geliefert. Das FSM 112 gibt ferner ein Testaktivierungsausgangssignal TESTEN von einem Ausgangsanschluss ”testen” und ein Auswahlausgangssignal S von einem Ausgangsanschluss ”Clksel” aus.
Das Ausgangssignal TESTEN wird an einen ersten Eingangsanschluss eines ersten NAND-Gatters 114 geliefert. Ein Ausgangsanschluss des NAND-Gattes ist mit einem Eingangsanschluss ”d” des Steuer-FF 104 gekoppelt. Ein zweiter Eingangsanschluss des NAND-Gatters 114 ist mit einem Ausgangsanschluss ”q” des Steuer-FF 104 gekoppelt, um ein Eingangssignal DIN zu empfangen, das von dem Steuer-FF 104 über dessen Ausgangsanschluss q geliefert wird.
Der Ausgangsanschluss q des Steuer-FF 104 ist ferner mit einem ersten Eingangsanschluss ”a” der TRC 106 gekoppelt, um das Eingangssignal DIN von dem Steuer-FF 104 zu erhalten. Ein zweiter Eingangsanschluss ”Sel” der TRC 106 erhält das Eingangssignal TRCSEL, und ein Ausgangsanschluss ”0” der TRC 106 ist mit einem ersten Eingangsanschluss eines zweiten NAND-Gatters 116 gekoppelt. In einer Ausführungsform wird das Signal TRCSEL über M Bitleitungen an den Eingangsanschluss Sel der TRC 106 geliefert, so dass das Eingangssignal TRCSEL in der Form von Scan-Eingängen TRCSEL [M-1:0] sein kann, die M Bits zum Programmieren einer Verzögerung in der TRC 106 während des Testens darstellen, um Pfadverzögerungen eines ungünstigsten Szenarios nachzuverfolgen. Durch Programmieren der TRC 106 für die Pfadverzögerung(en) eines ungünstigsten Szenarios kann die Alterungsüberwachungsschaltung 100 somit beispielsweise konfiguriert sein, um den Zustand zu überwachen, wenn/falls das ungünstigste Szenario in der/den eigentlichen Schaltung(en) auftritt, die durch die TRC 106 nachgebildet/repliziert werden.
Ein zweiter Eingangsanschluss des NAND-Gatters 116 ist mit dem Ausgangsanschluss q des Steuer-FF 104 gekoppelt, um das Eingangssignal DIN zu empfangen. Das Empfangs-FF 108 enthält einen Eingangsanschluss ”d”, der mit einem Ausgangsanschluss des NAND-Gatters 116 gekoppelt ist, um ein Ausgangssignal DOUT zu erhalten. Das Empfangs-FF 108 enthält ferner einen Eingangsaktivierungsterminal ”en”, der mit dem Ausgangsanschluss q des Steuer-FF 104 gekoppelt ist, um das Eingangssignal DIN zu erhalten, und einen Eingangsrücksetzterminal ”rst”, der (über einen Inverter 118) mit dem Ausgangsanschluss ”testen” des FSM 112 gekoppelt ist, um eine invertierte Version des Ausgangssignals TESTEN zu erhalten. Ein Ausgangsanschluss ”q” des Empfangs-FF 105 ist mit einem Eingangsanschluss ”error” des FSM 112 gekoppelt, um ein Ausgangssignal ERROR an den Eingangsanschlussfehler zu liefern.
Der DCO 110 weist einen Ausgangsanschluss ”clkout” auf, der mit Takteingangsanschluss des Steuer-FF 104, des Empfangs-FF 108 und des FSM 112 gekoppelt ist, um an diese ein Ausgangstaktsignal CLK zu liefern. Das Taktausgangssignal CLK wird ferner an einen Eingangsanschluss eines Puffers 120 geliefert, der wiederum einen Ausgangsanschluss aufweist, um das Ausgangssignal OSCOUT bereitzustellen. Im Prinzip ist das Ausgangssignal OSCOUT somit von dem Ausgangstaktsignal CLK (des DCO 110) das auch das Taktsignal für den Alterungspfad 102 ist, abgeleitet und wird von diesem gesteuert.
In einer Ausführungsform kann die Alterungsüberwachungsschaltung 100 auf einem gleichen integrierten Schaltungs (integrated circuit(IC))-Chip wie die Schaltung(en) angeordnet sein, die überwacht wird/werden. In anderen Ausführungsformen kann die Alterungsüberwachungsschaltung 100 auf einem anderen Chip oder Chipsatz auf irgendeiner anderen Leiterplatte angeordnet sein als derjenigen, auf der die Schaltung(en) angeordnet sind, die überwacht werden. Ferner kann in einer Ausführungsform die Alterungsüberwachungsschaltung 100 an einer Testeinrichtung angeordnet sein (wie sie während eines Herstellungsprozesses verwendet werden kann), um die Alterung der Schaltung(en) zu testen/abzuschätzen, die in einem Elektronikprodukt enthalten sind, das Verbrauchern/Benutzern geliefert wird. In noch weiteren Ausführungsformen kann die Alterungsüberwachungsschaltung 100 physikalisch in dem Elektronikprodukt selbst vorliegen, das Verbrauchern/Benutzern geliefert wird, so dass die Alterungsüberwachungsschaltung 100 während des normalen Betriebs und der Lebensdauer des Elektronikprodukts verwendet werden kann. Als solcges kann die Information, die durch die Alterungsüberwachungsschaltung 100 geliefert wird, verwendet werden, um Betriebsmerkmale/-einstellungen der Schaltung(en), die überwacht wird/werden, und/oder die Betriebsmerkmale/-einstellungen des Elektronikprodukts, das die Schaltung(en) enthält, die überwacht wird/werden, hinsichtlich der Wirkungen der Alterung, die aus dem Ausgangssignal OSCOUT der Alterungsüberwachungsschaltung 100 ermittelt wurde, dynamisch anzupassen.
2 ist ein Flussdiagramm eines Verfahrens 200 zum Betreiben der Alterungsüberwachungsschaltung 100 gemäß verschiedenen Ausführungsformen. Die Operationen, die in dem Flussdiagramm gezeigt sind, müssen nicht notwendigerweise in der exakten gezeigten Reihenfolge auftreten. Vielmehr können in verschiedenen Ausführungsformen bestimmte Operationen hinzugefügt, entfernt, modifiziert, kombiniert etc. werden. In einer Ausführungsform können einige der in dem Flussdiagramm gezeigten Operationen durch Software oder andere computerlesbare Befehle, die auf einem greifbaren computerlesbaren Medium gespeichert und durch einen Prozessor ausführbar sind, durchgeführt oder dazu gebracht werden, ausgeführt zu werden. Beispielsweise kann eine Ausführungsform einen Controller oder anderen Prozessor einschließen, der Software oder Firmware ausführen kann, um die Eingangssignale TRCSEL, RESET und AGEEN zu erzeugen, die an die Alterungsüberwachungsschaltung 100 geliefert werden, und/oder das Ausgangssignal OSCOUT zu interpretieren, das durch die Alterungsüberwachungsschaltung 100 geliefert wird.
Im Betrieb gemäß einer Ausführungsform startet das Eingangssignal RESET den FSM 112 an einem bekannten Anfangszustand an einem Block 202. Das Eingangssignal AGEEN informiert den FSM 112, entweder einen DC-Lastmodus an einem Block 204 oder einen Messmodus an einem Block 206 zu aktivieren. In dem DC-Lastmodus wird ein logischer Hochpegelwert (des Eingangssignals DIN) an die TRC 106 an einem Block 208 geliefert, um die Schaltung(en) und/oder Schaltungspfad(e) darin in einen DC-belasteten Zustand zu versetzen, wie etwa durch Einschalten eines bestimmten Transistors/bestimmter Transistoren in solcher/solchen Schaltung(en) und/oder Schaltungspfad(en). In dem Messmodus wird die Verzögerung in (einer) solchen Schaltung(en) und/oder Schaltungspfad(en) in der TRC 106 gemessen oder auf andere Weise bestimmt. Während beider Betriebsmodi (beispielsweise den DC-Last- oder Messungsmodi) erzeugt der DCO 110 das Ausgangstaktsignal CLK für den Alterungspfad 102.
Falls die Alterungsüberwachungsschaltung 100 in dem DC-Lastmodus ist, kann das Ausgangssignal TESTEN einen logischen Niedrigpegelwert aufweisen, was für das Signal DIN, das durch den Ausgangsanschluss q des Steuer-FF 104 geliefert wird, zu einem logischen Hochpegelwert führt. Das Signal DIN wird wiederum an dem Block 208 an den Eingangsanschluss der TRC 106 geliefert, so dass ein DC-Lastzustand für die Schaltung(en) und/oder Schaltungspfad(e) in der TRC 106 gewährleistet wird.
Falls der Alterungsmonitor 100 an dem Block 206 in dem Messmodus ist, kann das Ausgangssignal TESTEN einen logischen Hochpegelwert haben, so dass es dem Signal DIN ermöglicht, an einem Block 210 bei jedem Zyklus des Taktsignals CLK, das an das Steuer-FF 104 geliefert wird, umzuschalten. Da das Signal DIN an einem Block 212 an den Aktivierungseingangsanschluss „en” des Empfangs-FF 108 geliefert wird, wird lediglich die Pfadverzögerung, die einem Übergang von logischem Niedrigpegel zu logischem Hochpegel des Signals DIN entspricht, durch das Empfangs-FF 108 gemessen oder auf andere Weise detektiert. Da der Übergang von logischem Hochpegel zu logischem Niedrigpegel (entsprechend den belasteten Zuständen) durch belastete Transistoren weitergegeben wird, wird das Empfangs-FF 108 somit konfiguriert, die DC-belastete Pfadverzögerungsverschlechterung aufgrund Transistoralterung zu erfassen.
Das Ausgangssignal ERROR wird durch das Empfangs-FF an einem Block 214 erzeugt. In einer Ausführungsform kann, falls die Pfadverzögerung weniger als ein Zyklus des Taktsignals CLK ist, das Ausgangssignal ERROR des Empfangs-FF 108 ein logischer Niedrigpegelwert sein. Andernfalls wird, falls die Pfadverzögerung größer als ein Zyklus des Taktsignals CLK ist, das Ausgangssignal ERROR ein logischer Hochpegelwert. Somit verhält sich das Empfangs-FF 108 einer Ausführungsform wie eine Fehlererkennungsfolgeschaltung für Übergänge von logischem Niedrigpegel zu logischem Hochpegel des DIN-Signals.
Für Übergänge von logischem Hochpegel zu logischem Niedrigpegel des DIN-Signals (entsprechend dem unbelasteten Zustand), wird das Empfangs-FF 108 an dem Block 212 deaktiviert. Somit wird die unbelastete Pfadverzögerung nicht durch das Empfangs-FF 108 gemessen, und das Ausgangssignal ERROR erhält einen vorherigen Logikwert aufrecht.
In einer Ausführungsform während des Messmodus kann der FSM 112 den DCO 110 über das Auswahlausgangssignal S dynamisch kalibrieren, das in einer Ausführungsform als Auswahlsignale S [N-1:0] auf N Bitleitungen in den DCO 110 geliefert wird. Die Auswahlsignale S [N-1:0] werden durch den FSM 112 geliefert, um die Taktfrequenz (des Taktsignals CLK, das durch den DCO 110 ausgegeben wird) als Antwort auf und durch Überwachen des Signals ERROR durch den FSM 112 an einem Block 216 zu maximieren oder auf andere Weise an den Alterungspfad 102 anzupassen. Beispielsweise weist, falls die Pfadverzögerung größer als ein Zyklus des gegenwärtigen Taktsignals CLK ist (wodurch ein wesentlicher Pegel an Pfadverzögerung angezeigt wird), das Signal ERROR, das von dem Empfangs-FF 108 ausgegeben wird, einen logischen Hochpegelwert auf. Der logische Hochpegelwert des ERROR-Signals veranlasst den FSM 112, die Auswahlsignale S [N-1:0] auszugeben, um die gegenwärtige maximale Frequenz des Taktsignals CLK zu vermindern oder auf andere Weise an einem Block 218 zu ändern (d. h. die Periode des Taktsignals CLK zu vergrößern). Der FSM 112 kann das ERROR-Signal an dem Block 216 während des gesamten Messmodus kontinuierlich auswerten.
Das Taktsignal CLK, das von dem DCO 110 ausgegeben wird, steuert das Ausgangssignal OSCOUT, das wiederum einen Zähler steuert. In einer Ausführungsform wird die Anzahl von Impulsen in dem Ausgangssignal OSCOUT von dem Zähler an einem Block 220 für eine Zielprobezeit, beispielsweise für 20 Mikrosekunden, gemessen/gezählt. Der Zählerwert einer Ausführungsform kann der gegenwärtigen maximalen Frequenz des Taktsignals CLK des DCO 110 für eine gegebene Scan-Einstellung der TRC 106 entsprechen. Indem die Schaltung(en) und/oder Schaltungspfad(e) aufgrund DC-Last altern, erhöht sich die Pfadverzögerung, was zu einer geringeren maximalen Frequenz des Taktsignals CLK (und entsprechend zu einer reduzierten Anzahl von Impulsen des Ausgangssignals OSCOUT) führt. Als Konsequenz ergibt sich eine Reduktion der Ergebnisse des Zählerwerts.
Somit ist die Alterungsüberwachungsschaltung 100 in einer Ausführungsform konfiguriert, die Bestimmung der Transistoralterung basierend auf der Verschlechterung der maximalen Frequenz des CLK-Signals für den Pfad besser zu messen oder auf andere Weise zu ermöglichen, indem die DC-belastete Einzelübergangs-Pfadverzögerung gemessen wird. Die Alterungsüberwachungsschaltung 100 einer Ausführungsform kann ferner abgeschlossen sein, indem die Alterungsüberwachungsschaltung 100 bequem in einer Schaltung oder einem System integriert sein kann, wo andernfalls ein traditionelles RO-Design hätte verwendet werden können. Beispielsweise kann die Alterungsüberwachungsschaltung 100 die ähnlichen oder identischen Eingabe-/Ausgabe-(I/O) Schnittstellen verwenden, die RO-Designs verwendet hätten.
Ausführungsformen der Alterungsüberwachungsschaltung 100, die hier beschrieben sind, können in einer Anzahl von Implementationen und Anwendungen verwendet werden. Beispielsweise können mobile Geräte, einschließlich Smartphones, Nettops, Tablets und andere mobile Interneteinrichtungen (mobile internet devices (MIDs)), ohne sich auf diese zu beschränken, (eine) Schaltung(en) aufweisen, die unter Verzögerung aufgrund Alterung leiden. In solchen Implementationen kann die Alterungsüberwachungsschaltung 100 in einer Validierungs-/Testphase während eines Herstellungsprozesses vor Inverkehrbringen des Produkts verwendet werden und/oder kann physikalisch in den Geräten vorliegen, so dass Betriebseinstellungen der Einrichtungen dynamisch während der Lebensdauer der Geräte angepasst werden können, während die Wirkung der Alterung durch die Alterungsüberwachungsschaltung 100 detektiert wird.
3 zeigt ein Blockdiagramm, das ein beispielhaftes Computersystem 300 zeigt, das geeignet ist, die/das offenbarte Alterungsüberwachungsschaltung/-verfahren verschiedener Ausführungsformen umzusetzen.
Wie gezeigt, kann das Computersystem 300 eine Stromversorgungseinheit 302, eine Anzahl Prozessoren oder Prozessorkernen 304, einen Systemspeicher 306, der darin gespeicherte prozessorlesbare und prozessorausführbare Befehle 308 aufweist, eine Massenspeichereinrichtung 310, die ebenfalls die Befehle 308 darin gespeichert aufweisen kann, und eine Kommunikationsschnittstelle 312 enthalten. Für die Zwecke dieser Anmeldung einschließlich der Ansprüche können die Begriffe ”Prozessor” und ”Prozessorkerne” als Synonyme betrachtet werden, außer wenn der Kontext klar etwas anderes erfordert.
In verschiedenen Ausführungsformen der vorliegenden Offenbarung kann wenigstens einer der Prozessoren 304, einschließlich eines Controllers, die Eingangssignale, die an die Alterungsüberwachungsschaltung 100 geliefert werden, erzeugen oder dafür sorgen, dass diese erzeugt werden. Außerdem kann in verschiedenen Ausführungsformen einer der Prozessoren 304 mit dem Zähler gekoppelt sein oder diesen enthalten, der das OSCOUT-Signal empfängt, so dass ein solcher Prozessor 304 in die Lage versetzt wird, die Ausgabe des Zählers (den Zählerwert) zu analysieren, um die Alterung und Verzögerung zu bestimmen.
Die ein oder mehreren Massenspeichereinrichtungen 310 und/oder der Speicher 306 kann/können eine greifbare, nichtflüchtige computerlesbare Speichereinrichtung (wie etwa eine Diskette, Festplatte, Compact Disc Read Only Memory (CDROM), Hardwarespeichereinheit und so weiter) umfassen. Die Befehle 308, die in den Massenspeichereinrichtungen 310 und/oder dem Speicher 306 gespeichert sind, können durch einen oder mehrere der Prozessoren 304 ausführbar sein, um beispielsweise die in dem Verfahren 200 der 2 abgebildeten Operationen durchzuführen oder deren Durchführung zu veranlassen.
Das Computersystem kann auch Eingabe-/Ausgabeeinrichtungen 314 umfassen (wie etwa eine Tastatur, Bildschirm, Cursorsteuerung und so weiter). In verschiedenen Ausführungsformen und lediglich als Beispiel können die I/O-Einrichtungen 314 ihrerseits die Alterungsüberwachungsschaltung 100 enthalten, wie etwa beispielhaft in 3 gezeigt. Die Alterungsüberwachungsschaltung 100 kann alternativ oder zusätzlich woanders in dem Computersystem 300 angeordnet sein, und kann die gesamte oder einen Teil der integrierten Schaltung enthalten.
Die verschiedenen Elemente der 3 können miteinander über einen Systembus 316 gekoppelt sein, der einen oder mehrere Busse darstellt. Im Falle mehrerer Busse können diese durch einen oder mehrere Busbridges (nicht gezeigt) überbrückt werden. Daten können durch den Systembus 316 durch die I/O-Einrichtungen 314 beispielsweise zwischen der Alterungsüberwachungsschaltung 100 und den Prozessoren 304 passieren.
Der Systemspeicher 306 und die Massenspeichereinrichtung 310 können eingesetzt werden, um eine Arbeitskopie und eine permanente Kopie der Programmierbefehle zu speichern, die ein oder mehrere Betriebssysteme, Firmwaremodule oder -treiber, -anwendungen und so weiter implementieren, hier gemeinsam als 308 bezeichnet. Die permanente Kopie der Programmierbefehle kann in der Fabrik in permanentem Speicher oder, im Außeneinsatz, beispielsweise in einem Distributionsmedium (nicht gezeigt), wie etwa einer Compact-Disc (CD) oder durch die Kommunikationsschnittstelle 312 (von einem Distributionsserver (nicht gezeigt)) platziert werden.
Gemäß verschiedenen Ausführungsformen kann eine oder mehrere der abgebildeten Komponenten des Systems 300 und/oder andere(s) Element(e) eine Tastatur, LCD-Bildschirm, nichtflüchtigen Speicheranschluss, mehrere Antennen, Grafikprozessor, Anwendungsprozessor, Lautsprecher oder andere assoziierte mobile Speicherelemente, einschließlich eine Kamera einschließen.
Die verbleibende Konstitution der verschiedenen Elemente des Computersystems 300 ist bekannt und wird daher nicht ausführlich beschrieben.
Die obige Beschreibung beispielhafter Ausführungsformen, einschließlich dem, was in der Zusammenfassung beschriebenen ist, soll nicht erschöpfend oder auf die präzisen offenbarten Formen beschränkt sein. Während hier bestimmte Ausführungsformen und Beispiele für beispielhafte Zwecke beschrieben sind, sind verschiedene Modifikationen möglich. Beispielsweise wurden die Konfiguration und Verbindung bestimmter Elemente in verschiedenen Ausführungsformen oben im Kontext von Hoch-/Niedrigpegelwerten von Signalen, Antworten auf steigende/fallende Flanken von Signalen, Inverter zum Invertieren von Signalen, p-leitenden und n-leitenden Transistoren, bestimmtem Typen von Logikgattern und/oder Logikkonfigurationen und so weiter beschrieben. In anderen Ausführungsformen können andere Konfigurationen geliefert werden in Hinblick darauf, ob n-leitende Transistoren anstelle von p-leitenden Transistoren verwendet werden, ob bestimmte Signale invertiert werden oder nicht, ob bestimmte Zustandsänderungen als Antwort auf fallende Kanten anstelle von steigenden Kanten umgeschaltet werden oder umgekehrt, unterschiedliche Logikgatterkonfigurationen und so weiter.
Diese und andere Modifikationen können angesichts der obigen ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht als auf bestimmte Ausführungsformen, die in der Beschreibung offenbart sind, einschränkend ausgelegt werden.

Claims

Eine Vorrichtung, umfassend: einen Alterungspfad, der konfiguriert ist, ein Ausgangsfehlersignal zu erzeugen, dass einer Verzögerung entspricht; und einen endlichen Zustandsautomaten (finite state machine (FSM)) zum Anpassen einer Taktfrequenz als Antwort auf das Ausgangsfehlersignal, wobei die angepasste Taktfrequenz Alterung anzeigt, die die Verzögerung verursacht.
Vorrichtung nach Anspruch 1, ferner umfassend einen digital gesteuerten Oszillator (digitally controlled oscillator (DCO)), der mit dem FSM gekoppelt ist, um ein Auswahlsignal zu empfangen, das von dem FSM erzeugt wird, um die Taktfrequenz anzupassen, die eine Frequenz eines Taktsignals ist, das von dem DCO ausgegeben wird, und die durch die Anpassung durch den FSM als Antwort auf die Alterung reduziert wird.
Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Alterungspfad enthält: ein Steuerflipflop (FF) zum Erzeugen eines Ausgangssignals; eine einstellbare Replikaschaltung (tunable replica circuit (TRC)), die mit dem Steuer-FF gekoppelt ist, um das Ausgangssignal zu empfangen, und die die Schaltung repliziert, die hinsichtlich Alterung überwacht wird; und ein Empfangs-FF, das mit dem Steuer-FF gekoppelt ist, um das Ausgangssignal zu empfangen, das von dem Steuer-FF erzeugt wird und mit der TRC gekoppelt ist, wobei das Empfangs-FF konfiguriert ist, Übergänge in dem Ausgangsfehlersignal als Antwort auf Übergänge des Ausgangssignals zu erzeugen, das durch das Steuer-FF erzeugt wird, das einem DC-Lastzustand entspricht, der die Alterung verursacht.
Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass das Empfangs-FF ferner konfiguriert ist, einen vorherigen Logikwert des Ausgangsfehlersignals als Antwort auf einen unbelasteten Zustand aufrechtzuerhalten.
Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Alterung lediglich entlang eines DC-belasteten Pfades und nicht entlang eines unbelasteten Pfades bestimmt wird.
System, umfassend die Vorrichtung nach Anspruch 1 oder 2, wobei das System ferner umfasst: eine Schaltung, die hinsichtlich Alterung überwacht werden soll; einen Zähler, der ein Ausgangssignal empfangen soll, das die angepasste Taktfrequenz darstellt, wobei der Zähler durch das empfangene Ausgangssignal gesteuert wird, um einen Zählerwert zu erzeugen; und einen Prozessor, der mit dem Zähler gekoppelt und konfiguriert ist, um die Alterung der überwachten Schaltung von dem Zählerwert zu bestimmen, der von dem Zähler erzeugt wird.
System nach Anspruch 6, dadurch gekennzeichnet, dass die Vorrichtung als eine Alterungsüberwachungsschaltung konfiguriert ist, die in einer Testeinrichtung angeordnet ist.
System nach Anspruch 6, dadurch gekennzeichnet, dass die Vorrichtung als eine Alterungsüberwachungsschaltung konfiguriert ist, um Anpassung von Betriebseinstellungen des Systems als Antwort auf die Alterung zu aktivieren, die von der Alterungsüberwachungsschaltung während Verwendung in der Lebensdauer des Systems bestimmt wird.
Verfahren, umfassend: Versetzen einer Alterungsüberwachungsschaltung in einen DC-Lastmodus, um bestimmte Transistoren in einer einstellbaren Replikaschaltung in der Alterungsüberwachungsschaltung in die Lage zu versetzen, in einen DC-belasteten Zustand versetzt zu werden; und Versetzen der Alterungsüberwachungsschaltung in einen Messmodus, um für den DC-belasteten Zustand Bestimmung einer Verzögerung in den Transistoren aufgrund Alterung zu aktivieren.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Versetzen der Alterungsüberwachungsschaltung in den Messmodus einschließt: Umschalten eines Signals gemäß einem Taktsignal; Aktivieren eines Empfangsflipflops (FF) gemäß Übergängen in dem umgeschalteten Signal, das Alterung in den Transistoren entspricht, und Deaktivieren des Empfangs-FF gemäß Übergängen in dem umgeschalteten Signal, die einem unbelasteten Zustand der Transistoren entsprechen; Erzeugen eines Fehlersignals, falls das Empfangs-FF aktiviert ist; und Anpassen einer Frequenz des Taktsignals als Antwort auf das erzeugte Fehlersignal, wobei eine Anpassung der Frequenz des Taktsignals die Verzögerung in den Transistoren aufgrund der Alterung darstellt.
Verfahren nach Anspruch 10, ferner umfassend: Steuern eines Ausgangssignals der Alterungsüberwachungsschaltung mit dem angepassten Taktsignal; und Zählen einer Anzahl von Impulsen des Ausgangssignals, um einen Zählerwert zu erhalten; wobei die Anpassung der Frequenz des Taktsignals eine Reduktion der Frequenz des Taktsignals aufgrund der Verzögerung einschließt; und wobei die Reduktion der Frequenz des Taktsignals zu einem verminderten Zählerwert führt.
Verfahren nach einem der Ansprüche 9 bis 11, ferner umfassend dynamisches Anpassen einer Betriebseinstellung einer Schaltung, die durch die einstellbare Replikaschaltung nachgebildet wird, als Antwort auf die gemessene Verzögerung in den Transistoren aufgrund der Alterung.
Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass in dem Messungsmodus die Bestimmung der Verzögerung eine Verzögerung in den Transistoren während eines unbelasteten Zustands ausschließt.
Verfahren nach einem der Ansprüche 9 bis 11, ferner umfassend Einstellen der einstellbaren Replikaschaltung in einen ungünstigsten Verzögerungsszenario für eine Schaltung, die durch die einstellbare Replikaschaltung nachgebildet wird.
Ein Erzeugnis, umfassend: ein nichtflüchtiges computerlesbares Medium, das darauf gespeicherte computerlesbare Befehle aufweist, die durch einen Prozessor ausführbar sind, um: ein Eingangssignal zu erzeugen, um eine Alterungsüberwachungsschaltung in einen DC-Lastmodus oder einen Messmodus zu versetzen; wobei das Versetzen der Alterungsüberwachungsschaltung in den DC-Lastmodus bestimmte Transistoren in einer einstellbaren Replikaschaltung in der Alterungsüberwachungsschaltung in die Lage versetzt, in einen DC-belasteten Zustand versetzt zu werden; und wobei das Versetzen der Alterungsüberwachungsschaltung in den Messmodus für den DC-belasteten Zustand Bestimmung einer Verzögerung in den Transistoren aufgrund Alterung aktiviert; und eine Betriebseinstellung einer Schaltung, die durch die steuerbare Simulationsschaltung nachgebildet wird, als Antwort auf ein Ausgangssignal der Alterungsüberwachungsschaltung, das die Verzögerung aufgrund der Alterung anzeigt anzupassen.
Erzeugnis nach Anspruch 15, dadurch gekennzeichnet, dass das computerlesbare Medium ferner darauf gespeicherte Befehle aufweist, die durch den Prozessor ausführbar sind, um ein Rücksetzsignal zu erzeugen, um einen endlichen Zustandsautomaten der Alterungsüberwachungsschaltung an einem Anfangszustand zu starten, bevor die DC-belasteten und Messmodi angenommen werden.
Erzeugnis nach Ansprüchen 15 oder 16, dadurch gekennzeichnet, dass das computerlesbare Medium ferner darauf gespeicherte Befehle aufweist, die durch den Prozessor ausführbar sind, um ein Auswahlsignal zu erzeugen, um die einstellbare Replikaschaltung in ein ungünstigstes Verzögerungsszenario für die Schaltung zu versetzen, das durch die einstellbare Replikaschaltung nachgebildet wird.
Erzeugnis nach einem der Ansprüche 15 oder 16, dadurch gekennzeichnet, dass das Ausgangssignal von einem Taktsignal abgeleitet wird und einen Zähler steuert, der einen Zählerwert erzeugt, und wobei der Zählerwert einen verminderten Wert aufweist, falls das Taktsignal als Antwort auf die Verzögerung aufgrund der Alterung reduziert wird.