DE112011100105T5 - Abspaltung für ein halbleitersubstrat - Google Patents

Abspaltung für ein halbleitersubstrat Download PDF

Info

Publication number
DE112011100105T5
DE112011100105T5 DE112011100105T DE112011100105T DE112011100105T5 DE 112011100105 T5 DE112011100105 T5 DE 112011100105T5 DE 112011100105 T DE112011100105 T DE 112011100105T DE 112011100105 T DE112011100105 T DE 112011100105T DE 112011100105 T5 DE112011100105 T5 DE 112011100105T5
Authority
DE
Germany
Prior art keywords
layer
block
metal layer
semiconductor substrate
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011100105T
Other languages
English (en)
Other versions
DE112011100105B4 (de
Inventor
Stephen W: Bedell
Keith Fogel
Paul A. Lauro
Davood Shahrjerdi
Devendra Sadana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112011100105T5 publication Critical patent/DE112011100105T5/de
Application granted granted Critical
Publication of DE112011100105B4 publication Critical patent/DE112011100105B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

Ein Verfahren zum Abspalten einer Schicht von einem Block eines Halbleitersubstrats beinhaltet Ausbilden einer Metallschicht auf dem Block des Halbleitersubstrats, wobei eine Zugspannung in der Metallschicht so eingerichtet ist, dass ein Bruch in dem Block verursacht wird; und Entfernen der Schicht von dem Block an dem Bruch. Ein System zum Abspalten einer Schicht von einem Block eines Halbleitersubstrats beinhaltet eine Metallschicht, die auf dem Block des Halbleitersubstrats ausgebildet ist, wobei eine Zugspannung in der Metallschicht so eingerichtet ist, dass ein Bruch in dem Block verursacht wird, und wobei die Schicht so eingerichtet ist, dass sie an dem Bruch von dem Block entfernt wird.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht den Nutzen aus der am 9. Juni 2009 eingereichten vorläufigen US-Anmeldung Nr. 61/185 247. Diese Anmeldung bezieht sich außerdem auf die Aktenzeichen YOR920100056US1, YOR920100058US1, YOR920100060US1 und FIS920100006US1 des Bevollmächtigten, die jeweils auf International Business Machines Corporation (IBM) übertragen und am selben Tag wie die vorliegende Anmeldung eingereicht wurden, die sämtlich in vollem Umfang durch Bezugnahme hier eingeschlossen werden.
  • GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Fertigung eines Halbleitersubstrats mithilfe von spannungsinduzierter Abspaltung (Spalling) von Substrat.
  • BESCHREIBUNG DER VERWANDTEN TECHNIK
  • Ein großer Teil der Kosten einer Solarzelle auf der Grundlage von Halbleitern kann durch die Kosten der Herstellung einer Schicht eines Halbleitersubstrats entstehen, auf dem die Solarzelle aufgebaut werden soll. Zusätzlich zu den Energiekosten im Zusammenhang mit der Trennung und Reinigung des Substratmaterials sind erhebliche Kosten mit dem Aufwachsen eines Blocks des Substratmaterials verbunden. Um eine Schicht des Substrats auszubilden, kann der Substratblock mithilfe einer Säge zerschnitten werden, um die Schicht von dem Block zu trennen. Beim Zerschneiden kann aufgrund der Schnittfuge ein Teil des Halbleitersubstratmaterials verloren gehen.
  • KURZDARSTELLUNG
  • In einem Aspekt beinhaltet ein Verfahren zum Abspalten einer Schicht von einem Block eines Halbleitersubstrats ein Ausbilden einer Metallschicht auf dem Block des Halbleitersubstrats, wobei eine Zugspannung in der Metallschicht so eingerichtet ist, dass ein Bruch in dem Block verursacht wird; und ein Entfernen der Schicht von dem Block an dem Bruch.
  • In einem Aspekt beinhaltet ein System zum Abspalten einer Schicht von einem Block eines Halbleitersubstrats eine Metallschicht, die auf dem Block des Halbleitersubstrats ausgebildet ist, wobei eine Zugspannung in der Metallschicht so eingerichtet ist, dass ein Bruch in dem Block verursacht wird; und wobei die Schicht so eingerichtet ist, dass sie an dem Bruch von dem Block entfernt wird.
  • Zusätzliche Merkmale werden durch die Techniken der vorliegenden beispielhaften Ausführungsform realisiert. Sonstige Ausführungsformen werden hierin genau beschrieben und werden als Teil dessen betrachtet, was beansprucht wird. Zum besseren Verständnis der Merkmale der beispielhaften Ausführungsform sei auf die Beschreibung und auf die Zeichnungen verwiesen.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • Nun auf die Zeichnungen Bezug nehmend, in denen gleiche Elemente in den verschiedenen FIGUREN gleiche Bezugszeichen tragen, gilt:
  • 1 veranschaulicht eine Ausführungsform eines Verfahrens zur Abspaltung für einen Block eines Halbleitersubstrats.
  • 2 veranschaulicht eine Ausführungsform eines Blocks eines Halbleitersubstrats mit einer Keimschicht.
  • 3 veranschaulicht eine Ausführungsform eines Blocks eines Halbleitersubstrats mit einer Haftschicht.
  • 4 veranschaulicht eine Ausführungsform eines Systems zum Ausbilden einer verspannten Metallschicht auf einem Block eines Halbleitersubstrats.
  • 5 veranschaulicht eine Ausführungsform eines Blocks eines Halbleitersubstrats mit einer verspannten Metallschicht.
  • 6 veranschaulicht eine Ausführungsform einer abgespaltenen Schicht eines Block eines Halbleitersubstrats.
  • 7 veranschaulicht eine Draufsicht auf eine Ausführungsform einer abgespaltenen Schicht eines Block eines Halbleitersubstrats.
  • GENAUE BESCHREIBUNG
  • Ausführungsformen von Systemen und Verfahren zum Abspalten für ein Halbleitersubstrat werden bereitgestellt, wobei beispielhafte Ausführungsformen im Folgenden genau erörtert werden.
  • Eine Schicht eines zugverspannten Metalls oder einer Metalllegierung kann auf einer Oberfläche eines Blocks eines Halbleitermaterials ausgebildet werden, um durch einen Prozess, der als Abspaltung bezeichnet wird, einen Bruch in dem Block hervorzurufen. Eine Schicht des Halbleitersubstrats, die eine gesteuerte Dicke aufweist, kann ohne Schnittverlust an dem Bruch von dem Block getrennt werden. Die verspannte Metallschicht kann durch Galvanisieren oder stromlose Abscheidung ausgebildet werden. Eine Abspaltung kann dazu verwendet werden, Schichten eines Halbleitersubstrats zur Verwendung in einer beliebigen Anwendung zur Halbleiterfertigung kostengünstig auszubilden, wie zum Beispiel relativ dünne Halbleitersubstrat-Wafer für Photovoltaik(PV)-Zellen oder relativ dicke Halbleiter-auf-Isolator für Mischsignal-, Hochfrequenz(HF)- oder Mikrosystem(MEMS)-Anwendungen.
  • 1 veranschaulicht eine Ausführungsform eines Verfahrens 100 für Abspaltungen für einen Block eines Halbleitersubstrats. 1 wird unter Bezugnahme auf 2 bis 7 erörtert. Das Halbleitermaterial, das den Block umfasst, kann bei einigen Ausführungsformen Germanium (Ge) oder mono- oder polykristallines Silicium (Si) umfassen und kann n- oder p-leitend sein. Bei einem n-leitenden Halbleitermaterial ist Block 101 optional. In Block 101 wird eine Oberfläche eines Blocks 201 eines Halbleitermaterials, die abgespalten werden soll, durch Ausbilden einer Keimschicht 202 auf der Oberfläche des Blocks vorbehandelt, wie in 2 dargestellt. Bei einem Block 201 eines p-leitenden Halbleitermaterials (in dem Löcher die Majoritätsladungsträger sind) ist die Keimschicht 202 erforderlich, da direktes Galvanisieren auf einem p-leitenden Material aufgrund der Oberflächen-Verarmungsschicht schwierig ist, die ausgebildet werden kann, wenn ein p-leitender Block 201 einer negativen Vorspannung in Bezug auf das Galvanisierbad unterzogen wird. Die Keimschicht 202 kann eine einzelne Schicht oder mehrere Schichten umfassen und kann ein beliebiges geeignetes Material umfassen. Die Keimschicht 202 kann bei einigen Ausführungsformen Palladium (Pd) umfassen, das durch Tauchen in ein Bad, das eine Pd-Lösung umfasst, auf den Block 201 aufgebracht werden kann. Bei sonstigen Ausführungsformen, bei denen der Block 201 Si umfasst, kann die Ausbildung der Keimschicht 202 ein Ausbilden einer Schicht aus Titan (Ti) auf dem Block 201 und ein Ausbilden einer Silber(Ag)-Schicht über der Ti-Schicht umfassen. Die Ti- und die Ag-Schicht können jeweils eine Dicke von weniger als ca. 20 Nanometern (nm) aufweisen. Ti kann bei einer niedrigen Temperatur eine gute Haftverbindung mit Si ausbilden, und die Ag-Oberfläche ist während der Galvanisierung oxidationsbeständig. Die Keimschicht 202 kann durch ein beliebiges geeignetes Verfahren ausgebildet werden, darunter, jedoch nicht darauf beschränkt, stromlose Abscheidung, Bedampfung, Kathodenzerstäubung, chemische Oberflächenvorbehandlung, physikalische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD). Bei einigen Ausführungsformen kann die Keimschicht 202 nach der Ausbildung getempert werden.
  • In Block 102 wird eine Haftschicht 301 aus einem Metall auf dem Block 201 ausgebildet. Bei Ausführungsformen, die einen p-leitenden Block 201 umfassen, ist die Haftschicht 301 optional und wird über der Keimschicht 202 ausgebildet, wie in 3 dargestellt. Bei Ausführungsformen, die einen n-leitenden Block 201 umfassen, wird die Haftschicht direkt auf dem Block 201 ausgebildet, und es ist keine Keimschicht 202 vorhanden. Die Haftschicht 301 kann ein Metall umfassen, darunter Nickel (Ni), jedoch nicht darauf beschränkt, und kann durch Galvanisieren oder durch einen beliebigen anderen geeigneten Prozess ausgebildet werden. Die Haftschicht 301 kann bei einigen Ausführungsformen eine Dicke von weniger als 100 nm aufweisen. Auf die Ausbildung der Haftschicht 301 kann ein Tempervorgang zum Verbessern der Haftung zwischen der Metallhaftschicht 301, der Keimschicht 202 (bei einem p-leitenden Halbleitermaterial) und dem Halbleiterblock 201 folgen. Tempern bewirkt, dass die Haftschicht 301 mit dem Halbleitermaterial 201 reagiert. Eine Temperung kann bei einer relativ niedrigen Temperatur, bei einigen Ausführungsformen bei unter 500°C durchgeführt werden. Für den Temperprozess kann bei einigen Ausführungsformen induktive Erwärmung verwendet werden, wodurch ein Erwärmen der Metallhaftschicht 301 ohne ein Erwärmen des Blocks 201 ermöglicht wird.
  • In Block 103 wird ein Galvanisieren (oder eine elektrochemische Abscheidung) durch Eintauchen der Oberfläche des Blocks 201, der die Haftschicht 301 umfasst, in ein Galvanisierbad 401 und Anlegen einer negativen Vorspannung 402 in Bezug auf das Galvanisierbad 401 an den Block 201 durchgeführt, wie in 4 dargestellt. Das Galvanisierbad 401 kann eine beliebige chemische Lösung umfassen, die in der Lage ist, eine verspannte Metallschicht 501 (wie in 5 dargestellt) entweder autokatalytisch (stromlos) oder bei Anlegen einer externen Vorspannung 402 auf den Block 201 abzuscheiden. Bei einer beispielhaften Ausführungsform umfasst das Galvanisierbad 401 eine wässrige Lösung aus 300 Gramm/Liter (g/l) NiCl2 mit 25 g/l Borsäure. Die Temperatur des Galvanisierbades kann bei einigen Ausführungsformen zwischen 0°C und 100°C und bei einigen beispielhaften Ausführungsformen zwischen 10°C und 60°C betragen. Der Galvanisierstrom, der während des Galvanisierens in dem Block 201 fließt, kann variieren; der Galvanisierstrom kann jedoch bei einigen Ausführungsformen ca. 50 mA/cm2 betragen, was eine Abscheidungsgeschwindigkeit von ca. 1 Mikrometer/Min. ergibt. Wenn sich Oxidschichten auf der Haftschicht 301 ausgebildet haben, können diese Schichten vor dem Galvanisieren chemisch entfernt werden. Eine verdünnte HCl-Lösung kann zum Beispiel dazu verwendet werden, Oxidschichten von einer Haftschicht 301 zu entfernen, die Ni umfasst.
  • Galvanisieren führt dazu, dass sich eine verspannte Metallschicht 501 auf der Haftschicht 301 ausbildet, wie in 5 dargestellt. 5 veranschaulicht eine Ausführungsform eines Blocks 201, der ein p-leitendes Halbleitermaterial umfasst, mit einer Keimschicht 202. Wenn der Block 201 ein n-leitendes Halbleitermaterial umfasst, ist die Keimschicht 202 nicht vorhanden. Die verspannte Metallschicht 501 kann bei einigen Ausführungsformen eine Dicke zwischen 1 und 50 Mikrometer und bei einigen beispielhaften Ausführungsformen zwischen 4 und 15 Mikrometer aufweisen. Die in der Metallschicht 501 enthaltene Zugspannung kann bei einigen Ausführungsformen größer als ca. 100 Megapascal (MPa) sein.
  • In Block 104 wird die Halbleiterschicht 601 von dem Block 201 durch Abspaltung an dem Bruch 603 getrennt, wie in 6 dargestellt. 6 veranschaulicht eine Ausführungsform eines Blocks 201, der ein p-leitendes Halbleitermaterial umfasst und der eine Keimschicht 202 aufweist. Wenn der Block 201 ein n-leitendes Halbleitermaterial umfasst, ist die Keimschicht 202 nicht vorhanden. Eine Abspaltung kann im Zusammenhang mit einem Block 201 angewendet werden, der eine beliebige kristallographische Orientierung aufweist; der Bruch 603 kann jedoch in Bezug auf Unebenheits- und Dickengleichmäßigkeit verbessert werden, wenn der Bruch 603 entlang der natürlichen Spaltungsebene des Materials orientiert ist, das den Block 201 umfasst (<111> bei Si und Ge).
  • Eine Abspaltung kann entweder gesteuert oder spontan stattfinden. Bei einer gesteuerten Abspaltung (wie in 6 dargestellt) wird eine Handhabungsschicht 602 auf die Metallschicht 501 aufgebracht und dazu verwendet, einen Bruch im Block 201 hervorzurufen, um die Halbleiterschicht 601 entlang des Bruches 603 von dem Block 201 zu entfernen. Die Handhabungsschicht 602 kann einen flexiblen Klebstoff umfassen, der bei einigen Ausführungsformen wasserlöslich sein kann. Eine Verwendung eines starren Materials für die Handhabungsschicht 602 kann dazu führen, dass die Bruchabspaltungsmethode undurchführbar wird. Daher kann die Handhabungsschicht 602 des Weiteren ein Material umfassen, das bei einigen Ausführungsformen einen Krümmungsradius von weniger als 5 Metern und bei einigen beispielhaften Ausführungsformen von weniger als 1 Meter aufweist. Bei einer spontanen Abspaltung führt die in der verspannten Metallschicht 501 enthaltene Spannung dazu, dass sich die Halbleiterschicht 601 und die verspannte Metallschicht 501 ohne Verwendung einer Handhabungsschicht 602 spontan an einem Bruch von dem Block 201 trennen. Eine gesteuerte Abspaltung kann bei Erwärmen des verspannten Metalls 501 zu einer spontanen Abspaltung umgewandelt werden. Erwärmen erhöht tendenziell die Zugspannung in dem verspannten Metall 501 und kann eine spontane Abspaltung auslösen. Ein Erwärmen kann auf eine beliebige geeignete Weise durchgeführt werden, unter anderem, jedoch nicht darauf beschränkt, mit einer Lampe, durch Laser, Widerstandserwärmung oder induktiver Erwärmung.
  • 7 veranschaulicht eine Draufsicht auf eine Ausführungsform einer Halbleiterschicht 601 auf einer Handhabungsschicht 602. Die Handhabungsschicht 602 kann entfernt werden, und die verspannte Metallschicht 501, die Haftschicht 301 und die Keimschicht 202 (im Fall eines p-leitenden Blocks 201) können abhängig von der Anwendung, für die die Halbleiterschicht 601 verwendet werden soll, weggeätzt werden. Die Halbleiterschicht 601 kann eine beliebige gewünschte Dicke aufweisen und in einer beliebigen gewünschten Anwendung verwendet werden. Die Halbleiterschicht 601 kann bei einigen Ausführungsformen mono- oder polykristallines Silicium umfassen.
  • In Block 105 können die Blöcke 101 bis 104 unter Verwendung des Blocks 210 wiederholt werden. Da kein Schnittverlust entsteht, können Schichten des Blocks 201 mit relativ geringer Verschwendung von dem Block 201 entfernt werden, sodass die Anzahl von Schichten eines Halbleitermaterials, die aus einem einzigen Block ausgebildet werden können, auf ein Höchstmaß gesteigert wird.
  • Zu den technischen Wirkungen und Vorteilen beispielhafter Ausführungsformen zählen die Verringerung von Materialverschwendung bei der Halbleiterfertigung.
  • Die hierin verwendete Terminologie dient lediglich der Beschreibung bestimmter Ausführungsformen und soll die Erfindung nicht beschränken. So, wie sie hierin verwendet werden, sollen die Singularformen „ein”, „eine” und „der”, „die”, „das” auch die Pluralformen beinhalten, sofern dies aus dem Kontext nicht eindeutig anders hervorgeht. Es ist darüber hinaus selbstverständlich, dass die Begriffe „umfasst” und/oder „umfassend”, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen und/oder Komponenten bezeichnen, jedoch nicht das Vorhandensein bzw. die Beifügung von einem/einer bzw. mehreren anderen Merkmalen, Ganzzahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen davon ausschließen.
  • Die entsprechenden Strukturen, Materialien, Vorgänge und Entsprechungen aller Mittel bzw. Schritte sowie die Funktionselemente in den nachstehenden Ansprüchen sollen jede Struktur, jedes Material bzw. jeden Vorgang zum Durchführen der Funktion in Kombination mit anderen beanspruchten Elementen als ausdrücklich beansprucht beinhalten. Die Beschreibung der vorliegenden Erfindung erfolgte zum Zweck der Veranschaulichung und Beschreibung, ist jedoch nicht erschöpfend bzw. auf die Erfindung in der offenbarten Form beschränkt gemeint. Viele Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang und Gedanken der Erfindung abzuweichen. Die Ausführungsform wurde ausgewählt und beschrieben, um die Grundgedanken der Erfindung und die praktische Anwendung am besten zu erläutern und um anderen Fachleuten das Verständnis der Erfindung für verschiedene Ausführungsformen mit verschiedenen, für den in Betracht gezogenen Einsatz geeigneten Modifizierungen zu ermöglichen.
  • GEWERBLICHE ANWENDBARKEIT
  • Diese Erfindung findet Anwendung bei der Fertigung von Halbleitersubstraten.

Claims (20)

  1. Verfahren zum Abspalten einer Schicht (601) von einem Block (201) eines Halbleitersubstrats, wobei das Verfahren Folgendes umfasst: Ausbilden einer Metallschicht (501) auf dem Block (201) des Halbleitersubstrats, wobei eine Zugspannung in der Metallschicht so eingerichtet wird, dass sie einen Bruch (603) in dem Block verursacht; und Entfernen der Schicht (601) von dem Block (201) an dem Bruch.
  2. Verfahren nach Anspruch 1, wobei die Metallschicht (501) Nickel (Ni) umfasst.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden der Metallschicht (501) ein Galvanisieren umfasst.
  4. Verfahren nach Anspruch 1, das des Weiteren vor dem Ausbilden der Metallschicht (501) ein Ausbilden einer Keimschicht (202) auf dem Block (201) umfasst.
  5. Verfahren nach Anspruch 4, wobei die Keimschicht (202) Palladium (Pd) umfasst.
  6. Verfahren nach Anspruch 4, wobei das Halbleitersubstrat Silicium umfasst und die Keimschicht (202) eine Schicht aus Titan (Ti) unter einer Schicht aus Silber (Ag) umfasst.
  7. Verfahren nach Anspruch 1, das des Weiteren ein Ausbilden einer Haftschicht (301) vor dem Ausbilden der Metallschicht (501) umfasst, wobei die Haftschicht Nickel (Ni) umfasst.
  8. Verfahren nach Anspruch 7, das des Weiteren ein Tempern der Haftschicht (301) bei einer Temperatur von weniger als etwa 500°C umfasst.
  9. Verfahren nach Anspruch 1, wobei das Entfernen der Schicht (601) des Halbleitersubstrats von dem Block (201) an dem Bruch (603) ein Anhaften einer Handhabungsschicht (602) an die Metallschicht (501) umfasst.
  10. Verfahren nach Anspruch 9, wobei die Handhabungsschicht (602) einen Krümmungsradius von weniger als 5 Metern aufweist.
  11. Verfahren nach Anspruch 1, wobei die Metallschicht (501) eine Dicke von weniger als 50 Mikrometer aufweist.
  12. Verfahren nach Anspruch 1, wobei die Zugspannung in der Metallschicht (501) größer als etwa 100 Megapascal ist.
  13. System zum Abspalten einer Schicht (601) von einem Block (201) eines Halbleitersubstrats, wobei das System Folgendes umfasst: eine Metallschicht (501), die auf dem Block (201) des Halbleitersubstrats ausgebildet ist, wobei eine Zugspannung in der Metallschicht so eingerichtet ist, dass sie einen Bruch (603) in dem Block verursacht, und wobei die Schicht (601) so eingerichtet ist, dass sie an dem Bruch von dem Block entfernt wird.
  14. System nach Anspruch 13, wobei die Metallschicht (501) Nickel (Ni) umfasst.
  15. System nach Anspruch 13, das des Weiteren eine Keimschicht (202) umfasst, die auf dem Block (201) ausgebildet ist, wobei das Halbleitersubstrat ein p-leitendes Halbleitersubstrat umfasst.
  16. System nach Anspruch 13, das des Weiteren eine Haftschicht (301) umfasst, die unter der Metallschicht (501) ausgebildet ist, wobei die Haftschicht Nickel (Ni) umfasst.
  17. System nach Anspruch 13, das des Weiteren eine Handhabungsschicht (602) umfasst, die an die Metallschicht (501) angehaftet ist.
  18. System nach Anspruch 16, wobei die Handhabungsschicht (602) einen Krümmungsradius von weniger als 5 Metern aufweist.
  19. System nach Anspruch 13, wobei die Metallschicht (501) eine Dicke von weniger als 50 Mikrometer aufweist.
  20. System nach Anspruch 13, wobei die Zugspannung in der Metallschicht (501) größer als etwa 100 Megapascal ist.
DE112011100105.3T 2010-02-26 2011-02-16 Abspaltung für ein halbleitersubstrat Expired - Fee Related DE112011100105B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/713,560 US20100310775A1 (en) 2009-06-09 2010-02-26 Spalling for a Semiconductor Substrate
US12/713,560 2010-02-26
PCT/US2011/024948 WO2011106203A2 (en) 2010-02-26 2011-02-16 Spalling for a semiconductor substrate

Publications (2)

Publication Number Publication Date
DE112011100105T5 true DE112011100105T5 (de) 2012-10-31
DE112011100105B4 DE112011100105B4 (de) 2019-01-31

Family

ID=44508416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011100105.3T Expired - Fee Related DE112011100105B4 (de) 2010-02-26 2011-02-16 Abspaltung für ein halbleitersubstrat

Country Status (7)

Country Link
US (1) US20100310775A1 (de)
CN (1) CN102834901B (de)
CA (1) CA2783380A1 (de)
DE (1) DE112011100105B4 (de)
GB (1) GB2490606B (de)
TW (1) TWI569462B (de)
WO (1) WO2011106203A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
FR2969664B1 (fr) 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US8709914B2 (en) 2011-06-14 2014-04-29 International Business Machines Corporation Method for controlled layer transfer
US8748296B2 (en) 2011-06-29 2014-06-10 International Business Machines Corporation Edge-exclusion spalling method for improving substrate reusability
US20130082357A1 (en) * 2011-10-04 2013-04-04 International Business Machines Corporation Preformed textured semiconductor layer
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US8709957B2 (en) 2012-05-25 2014-04-29 International Business Machines Corporation Spalling utilizing stressor layer portions
AU2013271798A1 (en) * 2012-06-04 2014-12-18 The Regents Of The University Of Michigan Strain control for acceleration of epitaxial lift-off
US8916450B2 (en) 2012-08-02 2014-12-23 International Business Machines Corporation Method for improving quality of spalled material layers
US9040432B2 (en) 2013-02-22 2015-05-26 International Business Machines Corporation Method for facilitating crack initiation during controlled substrate spalling
DE102013007672A1 (de) 2013-05-03 2014-11-06 Siltectra Gmbh Verfahren und Vorrichtung zur Waferherstellung mit vordefinierter Bruchauslösestelle
US9761671B2 (en) 2013-12-30 2017-09-12 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
DE102015011635B4 (de) 2015-09-11 2020-10-08 Azur Space Solar Power Gmbh lnfrarot-LED
US10610621B2 (en) 2017-03-21 2020-04-07 International Business Machines Corporation Antibacterial medical implant surface
DE102017003698B8 (de) * 2017-04-18 2019-11-07 Azur Space Solar Power Gmbh Herstellung einer dünnen Substratschicht
DE102018000748A1 (de) 2018-01-31 2019-08-01 Azur Space Solar Power Gmbh Herstellung einer dünnen Substartschicht
DE102020004263A1 (de) 2020-07-15 2022-01-20 Azur Space Solar Power Gmbh Verfahren zur Herstellung einer rückseitekontaktierten dünnen Halbleitersubstratschicht und ein Halbzeug umfassend eine Halbleitersubstratschicht
US11658258B2 (en) * 2020-09-25 2023-05-23 Alliance For Sustainable Energy, Llc Device architectures having engineered stresses
KR20240026499A (ko) * 2021-06-25 2024-02-28 코닝 인코포레이티드 유리-함유 기판 상에 금속층들을 형성하는 방법 및 결과적인 장치

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2274112A (en) * 1938-12-29 1942-02-24 Int Nickel Co Semibright nickel deposition
US3916510A (en) * 1974-07-01 1975-11-04 Us Navy Method for fabricating high efficiency semi-planar electro-optic modulators
US3997358A (en) * 1976-02-19 1976-12-14 Motorola, Inc. Cleaning process for semiconductor die
GB1536177A (en) * 1976-12-07 1978-12-20 Nat Res Dev Anodising a compound semiconductor
US4331703A (en) * 1979-03-28 1982-05-25 Solarex Corporation Method of forming solar cell having contacts and antireflective coating
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US4590095A (en) * 1985-06-03 1986-05-20 General Electric Company Nickel coating diffusion bonded to metallized ceramic body and coating method
US4710589A (en) * 1986-10-21 1987-12-01 Ametek, Inc. Heterojunction p-i-n photovoltaic cell
US5902505A (en) * 1988-04-04 1999-05-11 Ppg Industries, Inc. Heat load reduction windshield
US4997793A (en) * 1989-11-21 1991-03-05 Eastman Kodak Company Method of improving cleaving of diode arrays
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
US5201221A (en) * 1991-03-15 1993-04-13 Ford Motor Company Flow sensor and method of manufacture
WO1993004497A1 (en) * 1991-08-14 1993-03-04 Sela Semiconductor Engineering Laboratories Method and apparatus for cleaving semiconductor wafers
DE4311173A1 (de) 1992-04-03 1993-10-07 Siemens Solar Gmbh Verfahren zur stromlosen Abscheidung eines Metalls über einer Halbleiteroberfläche
ES2102598T3 (es) * 1992-06-08 1997-08-01 Gen Electric Adhesivos sensibles a la presion.
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US5905505A (en) * 1996-05-13 1999-05-18 Bell Communications Research, Inc. Method and system for copy protection of on-screen display of text
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
EP0809423A1 (de) * 1996-05-23 1997-11-26 Mitsumi Electric Company Ltd. Flexible Platte
US5869556A (en) * 1996-07-05 1999-02-09 Dow Corning Corporation Silicone pressure sensitive adhesives
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH10321883A (ja) * 1997-05-16 1998-12-04 Semiconductor Energy Lab Co Ltd 太陽電池およびその作製方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6238539B1 (en) * 1999-06-25 2001-05-29 Hughes Electronics Corporation Method of in-situ displacement/stress control in electroplating
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6391658B1 (en) * 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6612590B2 (en) * 2001-01-12 2003-09-02 Tokyo Electron Limited Apparatus and methods for manipulating semiconductor wafers
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
GB0110088D0 (en) * 2001-04-25 2001-06-20 Filtronic Compound Semiconduct Semiconductor wafer handling method
JP4763237B2 (ja) * 2001-10-19 2011-08-31 キャボット コーポレイション 基板上に導電性電子部品を製造する方法
AU2003229023A1 (en) * 2002-05-07 2003-11-11 University Of Southern California Conformable contact masking methods and apparatus utilizing in situ cathodic activation of a substrate
US8067687B2 (en) * 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US20060162768A1 (en) * 2002-05-21 2006-07-27 Wanlass Mark W Low bandgap, monolithic, multi-bandgap, optoelectronic devices
EP1385199A1 (de) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Verfahren zur Herstellung von Dünnfilmelementen für Solarzellen oder SOI Anwendungen
US6808952B1 (en) * 2002-09-05 2004-10-26 Sandia Corporation Process for fabricating a microelectromechanical structure
US7153400B2 (en) * 2002-09-30 2006-12-26 Lam Research Corporation Apparatus and method for depositing and planarizing thin films of semiconductor wafers
US6951819B2 (en) * 2002-12-05 2005-10-04 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US7488890B2 (en) * 2003-04-21 2009-02-10 Sharp Kabushiki Kaisha Compound solar battery and manufacturing method thereof
DE10347809A1 (de) 2003-05-09 2004-11-25 Merck Patent Gmbh Zusammensetzungen zur stromlosen Abscheidung ternärer Materialien für die Halbleiterindustrie
US20050072461A1 (en) * 2003-05-27 2005-04-07 Frank Kuchinski Pinhole porosity free insulating films on flexible metallic substrates for thin film applications
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
WO2005083799A1 (en) * 2004-02-24 2005-09-09 Bp Corporation North America Inc Process for manufacturing photovoltaic cells
KR101026956B1 (ko) * 2004-03-05 2011-04-11 더 리전트 오브 더 유니버시티 오브 캘리포니아 극박 필름의 분리를 위한 유리-변형 응력파 및나노일렉트로닉스 장치 제작
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
US20050252544A1 (en) * 2004-05-11 2005-11-17 Ajeet Rohatgi Silicon solar cells and methods of fabrication
CN100561602C (zh) * 2004-07-16 2009-11-18 鸿富锦精密工业（深圳）有限公司 聚热元件
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
JP4459086B2 (ja) * 2005-02-28 2010-04-28 三洋電機株式会社 積層型光起電力装置およびその製造方法
US7205639B2 (en) * 2005-03-09 2007-04-17 Infineon Technologies Ag Semiconductor devices with rotated substrates and methods of manufacture thereof
US20070012353A1 (en) * 2005-03-16 2007-01-18 Vhf Technologies Sa Electric energy generating modules with a two-dimensional profile and method of fabricating the same
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
JP4674165B2 (ja) * 2006-01-17 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US8062497B2 (en) * 2006-03-28 2011-11-22 Imec Method for forming a hermetically sealed cavity
EP1863100A1 (de) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Verfahren zur Herstellung von dünnen Substraten
US8536445B2 (en) * 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
JP4415977B2 (ja) * 2006-07-14 2010-02-17 セイコーエプソン株式会社 半導体装置の製造方法、及び転写用の基板
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
WO2008153552A1 (en) * 2006-12-06 2008-12-18 Yale University Systems and methods for cmos-compatible silicon nano-wire sensors with biochemical and cellular interfaces
US20080245409A1 (en) * 2006-12-27 2008-10-09 Emcore Corporation Inverted Metamorphic Solar Cell Mounted on Flexible Film
CA2692126A1 (en) * 2007-07-03 2009-01-08 Microlink Devices, Inc. Methods for fabricating thin film iii-v compound solar cell
TWI416615B (zh) * 2007-10-16 2013-11-21 Epistar Corp 分離二種材料系統之方法
US20090114274A1 (en) * 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures
WO2009061353A2 (en) * 2007-11-02 2009-05-14 President And Fellows Of Harvard College Production of free-standing solid state layers by thermal processing of substrates with a polymer
DE102007056115A1 (de) * 2007-11-15 2009-05-20 Freiberger Compound Materials Gmbh Verfahren zum Trennen von Einkristallen
US20090211623A1 (en) * 2008-02-25 2009-08-27 Suniva, Inc. Solar module with solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
TWI368999B (en) * 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell

Also Published As

Publication number Publication date
GB201208994D0 (en) 2012-07-04
TWI569462B (zh) 2017-02-01
DE112011100105B4 (de) 2019-01-31
US20100310775A1 (en) 2010-12-09
WO2011106203A2 (en) 2011-09-01
GB2490606B (en) 2015-06-24
CN102834901B (zh) 2015-07-08
CA2783380A1 (en) 2011-09-01
GB2490606A (en) 2012-11-07
TW201212267A (en) 2012-03-16
CN102834901A (zh) 2012-12-19
WO2011106203A3 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
DE112011100105B4 (de) Abspaltung für ein halbleitersubstrat
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE112011100102T5 (de) Photovoltaikzelle mit einem übergang
DE60126328T2 (de) Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat
DE602004008941T2 (de) Verfahren zur herstellung einer epitaktischen schicht
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE112016003716T5 (de) Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht
DE102012209708A1 (de) Verfahren zur gesteuerten Schichtübertragung
DE102012209891A1 (de) Verfahren für eine gesteuerte Entfernung einer Halbleiterelementschicht von einem Grundsubstrat
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102014114517A1 (de) Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102019102323A1 (de) Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102013105035A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102012209706B4 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE102013209513B4 (de) Abtrennen unter Verwendung von Teilbereichen einer Stressorschicht
DE102012213649B4 (de) Mechanische Ablösung von Dünnschichten
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102013208429A1 (de) Oberflächenmorphologieerzeugung und Übertragung mittels Abtrennen
DE102017104752A1 (de) Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
DE102015103857A1 (de) Miniaturisiertes elektronisches Bauelement mit verringerter Bruchgefahr sowie Verfahren zu dessen Herstellung
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE102015102735B4 (de) Halbleitersubstratanordnungen und ein Verfahren zum Bilden einer Halbleitersubstratanordnung
EP3516705B1 (de) Verfahren zum anordnen mehrerer saatsubstrate an einem trägerelement und trägerelement mit saatsubstraten
DE102011113775B9 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee