DE112008001033T5 - A/D-Konverter - Google Patents

A/D-Konverter Download PDF

Info

Publication number
DE112008001033T5
DE112008001033T5 DE112008001033T DE112008001033T DE112008001033T5 DE 112008001033 T5 DE112008001033 T5 DE 112008001033T5 DE 112008001033 T DE112008001033 T DE 112008001033T DE 112008001033 T DE112008001033 T DE 112008001033T DE 112008001033 T5 DE112008001033 T5 DE 112008001033T5
Authority
DE
Germany
Prior art keywords
circuit
signal
signal level
integrated waveform
digital conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112008001033T
Other languages
English (en)
Inventor
Kazuhiro Yamamoto
Toshiyuki Okayasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE112008001033T5 publication Critical patent/DE112008001033T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H03M3/432Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one the quantiser being a pulse width modulation type analogue/digital converter, i.e. differential pulse width modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

A/D-Wandler, der ein eingegebenes analoges Signal in ein digitales Signal umwandelt, welcher aufweist:
einen Integrator, der aufeinanderfolgend Signalpegel des analogen Signals integriert, um eine integrierte Wellenform zu erhalten, und der die integrierte Wellenform ausgibt;
eine digitale Umwandlungsschaltung, die mit vorgeschriebenen Einheiten der zeitlichen Auflösung einen Übergangszeitpunkt erfasst, der ein Zeitpunkt ist, zu welchem eine Größenbeziehung zwischen einem Signalpegel der integrierten Wellenform und einen vorgeschriebenen Bezugswert in einen vorbestimmten Zustand übergeht;
eine Rückführungsschaltung, die den Signalpegel der integrierten Wellenform mit einer Steuerperiode, die länger als eine Einheit der zeitlichen Auflösung ist, gemäß einem Ergebnis der Erfassung durch die digitale Umwandlungsschaltung steuert; und
eine Signalverarbeitungsschaltung, die das digitale Signal auf der Grundlage des Erfassungsergebnisses durch die digitale Umwandlungsschaltung erzeugt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen A/D-Wandler, der ein analoges Signal in ein digitales Signal umwandelt. Insbesondere bezieht sich die vorliegende Erfindung auf einen A/D-Wandler, der eine Delta-Sigma-Modulation verwendet. Die vorliegende Patentanmeldung beansprucht die Priorität auf der Grundlage von internationalen Patentanmeldungen JP 2007-106410 , die am 13. April 2007 eingereicht wurde und JP 2007-296832 , die am 15. November 2007 eingereicht wurde, und deren Inhalt hier einbezogen wird.
  • STAND DER TECHNIK
  • Eine Schaltung, die Delta-Sigma-Modulation verwendet, ist als ein A/D-Wandler zum Umwandeln eines analogen Signals in ein digitales Signal, wie beispielsweise in der Japanischen Patentanmeldungs-Veröffentlichung Nr. 2001-24512 gezeigt ist. Die Delta-Sigma-Modulation enthält die Umwandlung eines analogen Signals in ein digitales Signal, indem ein Rückführungsprozess durchgeführt wird, um einen vorgeschriebenen Bezugswert von einem addierten Wert zu subtrahieren, wenn der aufeinanderfolgend zu dem Pegel des analogen Signals addierte Wert größer als der Bezugswert wird.
  • 10 zeigt einen herkömmlichen A/D-Wandler 200. Der A/D-Wandler 200 ist mit einer Pegelberechnungsschaltung 210, einem Integrator 220, einem 1-Bit-ADC 230, einer Signalverarbeitungsschaltung 240, einer Verzögerungsvorrichtung 250 und einem 1-Bit-DAC 260 versehen.
  • Der Integrator 220 integriert den Pegel des analogen Signals. Der 1-Bit-ADC 230 gibt ein binäres Signal aus, das anzeigt, ob das Ausgangssignal des Integrators 220 größer als ein Bezugswert ist. Die Verzögerungsvorrichtung 250 verzögert das von dem 1-Bit-ADC 230 ausgegebene Signal um einen Zyklus. Hier bezieht sich ”ein Zyklus” auf einen Zyklus eines zu dem 1-Bit-ADC-230 gelieferten Abtasttakts. Wenn ihm ein logischer Wert 1 von der Verzögerungsvorrichtung 250 zugeführt wird, gibt der 1-Bit-DAC 260 zu der Pegelberechnungsschaltung 210 einen Pegel entsprechend dem Bezugswert in dem 1-Bit-ADC 230 aus. Die Pegelberechnungsschaltung 210 subtrahiert den von dem 1-Bit-DAC 260 ausgegebenen Pegel von dem Pegel des eingegebenen analogen Signals und liefert das Ergebnis zu dem Integrator 220.
  • Die Signalverarbeitungsschaltung 240 erzeugt ein digitales Signal auf der Grundlage des von dem 1-Bit-ADC 230 ausgegebenen Signals. Beispielsweise kann die Signalverarbeitungsschaltung 240 das digitale Signal gemäß der Verteilung der Zeitpunkte, zu denen der 1-Bit-ADC 230 einen logischen Wert 1 ausgibt, erzeugen.
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Wie vorstehend beschrieben ist, erzeugt der A/D-Wandler 200 den Wert des digitalen Signals auf der Grundlage des Zeitpunkts, zu welchem der 1-Bit-ADC 230 einen logischen Wert 1 ausgibt. Daher kann der A/D-Wandler 200 den Wert des digitalen Signals mit einer höheren Auflösung erzeugen, wenn der 1-Bit-ADC 230 eine höhere Abtastfrequenz und eine höhere Auflösung mit Bezug auf die Zeit hat.
  • Jedoch besteht eine Grenze dahingehend, um wie viel die Abtastfrequenz des 1-Bit-ADC 230 durch einfaches Erhöhen der Frequenz des Abtasttakts vergrößert werden kann. Weiterhin ist es schwierig, das Vergleichsergebnis durch den 1-Bit-ADC 230 innerhalb eines einzelnen Zyklus eines Hochgeschwindigkeits-Abtasttakts zu der Pegelberechnungsschaltung 210 zurückzuführen.
  • Es ist daher eine Aufgabe eines Aspekts der vorliegenden Erfindung, einen A/D-Wandler vorzusehen, der in der Lage ist, die vorgenannten, den Stand der Technik begleitenden Nachteile zu überwinden. Die obige und andere Aufgaben können durch in den unabhängigen Ansprüchen beschriebene Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein A/D-Wandler vorgesehen, der ein eingegebenes analoges Signal in ein digitales Signal umwandelt, aufweisend: einen Integrator, der aufeinanderfolgend Signalpegel des analogen Signals integriert, um eine integrierte Wellenform zu erhalten, und die integrierte Wellenform ausgibt; eine digitale Umwandlungsschaltung, die mit vorgeschriebenen Einheiten der zeitlichen Auflösung einen Übergangszeitpunkt erfasst, der ein Zeitpunkt ist, zu welchem eine Größenbeziehung zwischen einem Signalpegel der integrierten Wellenform und einem vorgeschriebenen Bezugswert in einen vorbestimmten Zustand übergeht; eine Rückführungsschaltung, die den Signalpegel der integrierten Wellenform mit einer Steuerperiode, die länger als eine Einheit der zeitlichen Auflösung ist, gemäß einem Ergebnis der Erfassung durch die digitale Umwandlungsschaltung steuert; und eine Signalverarbeitungsschaltung, die das digitale Signal auf der Grundlage des Erfassungsergebnisses durch die digitale Umwandlungsschaltung erzeugt.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der Ausführungsbeispiele der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein. Die vorstehenden und anderen Merkmale und Vorteile der vorliegenden Erfindung werden augenscheinlicher anhand der folgenden Beschreibung der Ausführungsbeispiele, die in Verbindung mit den begleitenden Zeichnungen gegeben wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine beispielhafte Konfiguration ei nes A/D-Wandlers 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 2 zeigt eine beispielhafte Konfiguration der Rückführungsschaltung 40.
  • 3 ist ein Zeitdiagramm, das eine beispielhafte Operation des mit Bezug auf 2 beschriebenen A/D-Wandlers 100 zeigt.
  • 4 zeigt eine beispielhafte Konfiguration der digitalen Umwandlungsschaltung 30.
  • 5 ist ein Zeitdiagramm, das eine beispielhafte Operation des A/D-Wandlers 100 zeigt.
  • 6 zeigt eine beispielhafte Konfiguration der Takterzeugungsschaltung 50.
  • 7 zeigt eine andere beispielhafte Konfiguration der Rückführungsschaltung 40.
  • 8 ist ein Zeitdiagramm, das eine beispielhafte Operation des mit Bezug auf 2 beschriebenen A/D-Wandlers 100 zeigt.
  • 9A zeigt eine andere beispielhafte Konfiguration der Mehrbit-D/A-Umwandlungsschaltung 90.
  • 9B zeigt eine andere beispielhafte Konfiguration der Mehrbit-D/A-Umwandlungsschaltung 90.
  • 10 zeigt einen herkömmlichen A/D-Wandler 200.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • Nachfolgend werden einige Ausführungsbeispiele der vorliegenden Erfindung beschrieben. Die Ausführungsbeispiele beschränken die Erfindung gemäß den Ansprüchen nicht, und alle Kombinationen der in den Ausführungsbeispielen beschriebenen Merkmale sind nicht notwendigerweise wesentlich für durch Aspekte der Erfindung vorgesehene Mittel.
  • 1 zeigt eine beispielhafte Konfiguration eines A/D-Wandlers 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der A/D-Wandler 100 ist eine Schaltung, die ein eingegebenes analoges Signal in ein digitales Signal umwandelt, und ist mit einem Integrator 10, einer Pegelvergleichsschaltung 20, einer digitalen Umwandlungsschaltung 30, einer Rückführungsschaltung 40, einer Pegelberechnungsschaltung 70 und einer Signalverarbeitungsschaltung 80 versehen.
  • Der Integrator 10 gibt eine integrierte Wellenform aus, die durch aufeinanderfolgendes Integrieren des Signalpegels des analogen Signals erhalten wurde. Der Integrator 10 kann eine analoge Integrationsschaltung sein, die einen Operationsverstärker, einen Kondensator und dergleichen verwendet. Genauer gesagt, der Integrator 10 addiert nicht diskret den Signalpegel des analogen Signals in vorgeschriebenen Intervallen, sondern gibt vielmehr eine kontinuierliche integrierte Wellenform durch Laden und Entladen des Kondensators gemäß dem analogen Signal aus.
  • Die Pegelvergleichsschaltung 20 gibt einen logischen Wert entsprechend einem Vergleichsergebnis dahingehend aus, ob der Signalpegel der von dem Integrator 10 ausgegebenen integrierten Wellenform größer als ein vorgeschriebener Bezugswert ist. Dieser Bezugswert kann beispielsweise vorher durch einen Benutzer gesetzt sein. Die Pegelvergleichsschaltung 20 kann einen Operationsverstärker mit zwei Eingangsanschlüssen enthalten, denen die integrierte Wellenform bzw. der Bezugswert zugeführt wird. Die Pegelvergleichsschaltung 20 gibt als eine kontinuierliche Wellenform den logischen Wert aus, der die Größenbeziehung zwischen dem Bezugswert und dem Signalpegel der integrierten Wellenform anzeigt. Beispielsweise kann die Pegelvergleichsschaltung 20 einen logischen Wert 1 ausgeben, wenn der Signalpegel der integrierten Wellenform größer als der Bezugswert ist.
  • Die digitale Umwandlungsschaltung 30 erfasst einen Übergangszeitpunkt, der der Zeitpunkt ist, zu welchem eine Größenbeziehung zwischen dem Bezugswert und dem Signalpegel der integrierten Wellenform in einen vorgeschriebenen Zustand übergeht, mit vorgeschriebenen Einheiten der zeitlichen Auflösung. Beispielsweise kann die digitale Umwandlungsschaltung 30 mit den vorgeschriebenen Einheiten der zeitlichen Auflösung den Zeitpunkt eines übermäßigen Zustands, in welchem der Signalpegel der integrierten Wellenform übergeht, um den vorgeschriebenen Bezugswert zu überschreiten, erfassen. Die digitale Umwandlungsschaltung 30 kann stattdessen mit den vorgeschriebenen Einheiten der zeitlichen Auflösung den Zeitpunkt eines übermäßigen Zustands, in welchem der Signalpegel der integrierten Wellenform übergeht, um unter den vorgeschriebenen Bezugswert zu fallen, erfassen. Die ”Einheiten der zeitlichen Auflösung” beziehen sich auf Messeinheiten der Auflösung der digitalen Umwandlungsschaltung 30 mit Bezug auf die Zeit.
  • Die digitale Umwandlungsschaltung 30 kann einen kon stanten Bezugswert als den vorgeschriebenen Bezugswert erwerben, oder sie kann den Signalpegel einer Wellenform, die durch Integrieren eines zweiten analogen Signals erhalten wurde, als den vorgeschriebenen Bezugswert erwerben. In dem letzteren Fall entspricht der durch die digitale Umwandlungsschaltung 30 erfasste Übergangszeitpunkt dem Zeitpunkt des Kreuzungspunktes zwischen dem ersten analogen Signal und dem zu dem Integrator 10 gelieferten zweiten analogen Signal. Das erste und das zweite analoge Signal können Differenzsignale sein.
  • Im Folgenden wird ein Beispiel beschrieben, bei dem die digitale Umwandlungsschaltung 30 als den vorgenannten Übergangszeitpunkt den Zeitpunkt des übermäßigen Zustands, in welchem der Signalpegel der integrierten Wellenform des analogen Signals einen festen Bezugswert überschreitet, erfasst. Die digitale Umwandlungsschaltung 30 kann aufeinanderfolgend zu jedem Abtastzeitpunkt erfassen, ob der Signalpegel der integrierten Wellenform größer als der Bezugswert ist. In diesem Fall entspricht die Periode des Abtastzeitpunkts den Einheiten der vorstehend beschriebenen zeitlichen Auflösung.
  • Die digitale Umwandlungsschaltung 30 kann die Ordinalzahl des Abtastzeitpunkts, zu welchem der Signalpegel der integrierten Wellenform größer als der Bezugswert ist, erfassen. Beispielsweise kann die digitale Umwandlungsschaltung 30 den durch die Pegelvergleichsschaltung 20 ausgegebenen logischen Wert zu jedem Abtastzeitpunkt erfassen. Wenn die digitale Umwandlungsschaltung 30 erfasst, dass die Pegelvergleichsschaltung 20 einen Wert 1 ausgibt, bestimmt die digitale Umwandlungsschaltung 30, dass der Signalpegel der integrierten Wellenform größer als der Bezugswert ist.
  • Der Abtastzeitpunkt kann eine Periode haben, die das 1/n-fache der Operationsperiode des A/D-Wandlers 100 ist, wobei n eine ganze Zahl größer als 1 ist. Die digitale Umwandlungsschaltung 30 kann erfassen, welche Ordinalzahl des Abtastzeitpunkts in dem gegenwärtigen Zyklus der Operationsperiode ein Abtastzeitpunkt ist, bei dem der Signalpegel der integrierten Wellenform als größer als der Bezugswert erfasst wird.
  • Die digitale Umwandlungsschaltung 30 kann ein anderes Verfahren als die vorstehend beschriebene Abtastung verwenden, um den Zeitpunkt zu erfassen, zu welchem der Signalpegel der integrierten Wellenform größer als der Bezugswert ist. Beispielsweise kann die digitale Umwandlungsschaltung 30 diesen Zeitpunkt erfassen durch Zählen der Anzahl von Impulsen eines vorgeschriebenen Messtakts, die auftreten, bis der Signalpegel der integrierten Wellenform größer als der Bezugswert wird.
  • Die digitale Umwandlungsschaltung 30 kann den Abtastzeitpunkt gemäß einem zugeführten Bezugstakt erzeugen. Der Bezugstakt kann dieselbe Periode wie die Operationsperiode des A/D-Wandlers haben. Genauer gesagt, die digitale Umwandlungsschaltung 30 kann mehrere Strobesignale mit unterschiedlichen Phasen in jedem Zyklus des Bezugstakts erzeugen und den logischen Wert erfassen, der von der Pegelvergleichsschaltung 20 gemäß den Strobesignalen ausgegeben wird.
  • Die digitale Umwandlungsschaltung 30 kann in jedem Zyklus des Bezugstakts den Zeitpunkt erfassen, zu welchem der von der Pegelvergleichsschaltung 20 ausgegebene logische Wert übergeht. Die Konfiguration und die Operation der digitalen Umwandlungsschaltung 30 werden nachfolgend mit Bezug auf 2 und 3 beschrieben.
  • Die Rückführungsschaltung 40 steuert den Signalpegel der integrierten Wellenform gemäß dem Erfassungsergebnis der digitalen Umwandlungsschaltung 30 mit einer Steuerperiode, die größer als eine Einheit der zeitlichen Auflösung der digitalen Umwandlungsschaltung 30 ist. Die Steuerperiode der Rückführungsschaltung 40 kann dieselbe wie die Operationsperiode des A/D-Wandlers 100 sein. Mit anderen Worten, die Rückführungsschaltung 40 steuert den Signalpegel der integrierten Wellenform mit einer Steuerperiode, die gleich n Einheiten der zeitlichen Auflösung der digitalen Umwandlungsschaltung 30 ist, wobei n eine ganze Zahl größer als 1 ist.
  • Die Rückführungsschaltung 40 kann den Signalpegel der integrierten Wellenform durch Zuführen eines Rückführungsschals zu der Pegelberechnungsschaltung 70 gemäß dem Erfassungsergebnis der digitalen Umwandlungsschaltung 30 steuern. Die Pegelberechnungsschaltung 70 ist auf der Eingangsseite des Integrators 10 vorgesehen und addiert oder subtrahiert (i) einen Signalpegel entsprechend dem Rückführungssignal zu oder von (ii) dem Signalpegel des in den Integrator 10 eingegebenen anlogen Signals. Die Pegelberechnungsschaltung 70 gibt das Ergebnis dieser Addition oder Subtraktion in den Integrator 10 ein.
  • Wenn beispielsweise die digitale Umwandlungsschaltung 30 den Zeitpunkt des übermäßigen Zustands, bei dem der Signalpegel der integrierten Wellenform größer als der vorgeschriebene Bezugswert ist, erfasst, kann die Pegelberechnungsschaltung 70 einen vorgeschriebenen Signalpegel von dem Signalpegel der integrierten Wellenform subtrahieren. Wenn andererseits die digitale Umwandlungsschaltung 30 den Zeitpunkt des übermäßigen Zustands, bei dem der Signalpegel der integrierten Wellenform niedriger als vorgeschriebener Bezugswert ist, erfasst, kann die Pegelberechnungsschaltung 70 einen vorgeschriebenen Signalpegel zu dem Signalpegel der integrierten Wellenform addieren. Im Folgenden wird ein Beispiel beschrieben, in welchem die Pegelberechnungsschaltung 70 einen vorgeschriebenen Signalpegel von dem Signalpegel der integrierten Wellenform subtrahiert.
  • Die Rückführungsschaltung 40 kann einen vorbestimmten Signalpegel von dem Signalpegel der integrierten Wellenform zu einem Zeitpunkt entsprechend dem Zeitpunkt des übermäßigen Zustands, bei dem die digitale Umwandlungsschaltung 30 den Signalpegel als unterschiedlich gegenüber dem Bezugspegel erfasst, innerhalb der Operationsperiode subtrahieren. Die Rückführungsschaltung 40 kann stattdessen (i) den Signalpegel entsprechend dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung den Signalpegel als in dem übermäßigen Zustand befindlich erfasst, von (ii) dem Signalpegel einer Operationswellenform zu einem vorbestimmten Zeitpunkt in der Operationsperiode subtrahieren. Als ein anderes Beispiel kann die Rückführungsschaltung 40 sowohl den Zeitpunkt als auch den Signalpegel des Rückführungssignals gemäß dem durch die digitale Umwandlungsschaltung 30 erfassten Zeitpunkt einstellen.
  • Die digitale Verarbeitungsschaltung 80 erzeugt das digitale Signal auf der Grundlage des Erfassungser gebnisses der digitalen Umwandlungsschaltung 30. Beispielsweise kann die Signalverarbeitungsschaltung 80 das digitale Signal gemäß einer Verteilung der Zeitpunkte, zu denen die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst, erzeugen. Genauer gesagt, die Signalverarbeitungsschaltung 80 kann das von der digitalen Umwandlungsschaltung 30 ausgegebene Abtastergebnis in ein digitales Tiefpassfilter eingeben. In diesem Fall kann die digitale Umwandlungsschaltung 30 einen Impuls zu dem Zeitpunkt, zu welchem der übermäßige Zustand erfasst wird, ausgeben.
  • Die Signalverarbeitungsschaltung 80 kann ein Dezimierungsfilter enthalten, das Daten mit vorgeschriebenen Datenintervallen aus einer von dem digitalen Tiefpassfilter ausgegebenen Datenfolge herauszieht. Die Signalverarbeitungsschaltung 80 kann dieselbe Konfiguration wie die Signalverarbeitungsschaltung in dem herkömmlichen A/D-Wandler, der eine Delta-Sigma-Modulation verwendet, haben.
  • Mit dieser Konfiguration kann der A/d-Wandler 100 den Zeitpunkt des übermäßigen Zustands mit Einheiten der zeitlichen Auflösung, die feiner als die Operationsfrequenz des A/D-Wandlers 100 ist, d. h., der Steuerperiode der Rückführungsschaltung 40 erfassen. Daher kann der A/D-Wandler 100 das digitale Signal genau erzeugen. Weiterhin kann die Frequenz des zu dem A/D-Wandler 100 gelieferten Bezugstakts niedriger als die Abtastfrequenz der digitalen Umwandlungsschaltung 30 sein, und somit ist es einfach, den zu dem A/D-Wandler 100 gelieferten Bezugstakt zu erzeugen.
  • 2 zeigt eine beispielhafte Konfiguration der Rückführungsschaltung 40. Die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel subtra hiert einen vorbestimmten Signalpegel von dem Signalpegel der integrierten Wellenform zu einem Zeitpunkt entsprechend dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand innerhalb der Operationsperiode erfasst, wie vorstehend beschrieben ist.
  • Die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel kann einen vorbestimmten Signalpegel von dem Signalpegel der integrierten Wellenform subtrahieren, nachdem eine vorgeschriebene Zeit von dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst, vergangen ist. Beispielsweise kann die Rückführungsschaltung 40 die Rückführung durchführen, nachdem mehrere Abtastzeitpunkte seit dem Erfassen des übermäßigen Zustands durch die digitale Umwandlungsschaltung 30 vergangen sind.
  • Wenn die digitale Umwandlungsschaltung 30 den übermäßigen Zustand in einem bestimmten Zyklus des Bezugstakts erfasst, subtrahiert die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel den vorbestimmten Signalpegel von dem Signalpegel der integrierten Wellenform in einem Zyklus des Bezugstakts nach diesem bestimmten Zyklus. Wenn beispielsweise die digitale Umwandlungsschaltung 30 den übermäßigen Zustand in einem bestimmten Zyklus des Bezugstakts erfasst, kann die Rückführungsschaltung 40 in dem nächsten Zyklus des Bezugstakts nach diesem bestimmten Zyklus den vorbestimmten Signalpegel von dem Signalpegel der integrierten Wellenform subtrahieren. Zu dieser Zeit kann der relative Zeitpunkt in dem Zyklus zum Subtrahieren des Signalpegels gemäß dem relativen Zeitpunkt der Erfassung des übermäßigen Zustands in dem vorhergehenden Zyklus eingestellt werden. Bei spielsweise kann die Rückführungsschaltung 40 den Rückführungszeitpunkt durch Verzögern des Bezugstaktimpulses in dem Zyklus folgend dem Zyklus, in welchem der übermäßige Zustand erfasst wurde, gemäß dem relativen Zeitpunkt in dem Zyklus, in welchem der übermäßige Zustand erfasst wurde, erzeugen.
  • Die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel enthält eine Takterzeugungsschaltung 50 und eine Pegelerzeugungsschaltung 60. Die Takterzeugungsschaltung 50 erzeugt ein Rückführungssignal, das durch Verzögern des Bezugstaktimpulses in den Zyklen folgend dem Zyklus, in welchem der übermäßige Zustand erfasst wurde, um einen Betrag entsprechend dem relativen Zeitpunkt in dem Zyklus, zu welchem der übermäßige Zustand erfasst wurde, erhalten wurde.
  • Die Pegelerzeugungsschaltung 60 erzeugt den durch die Pegelberechnungsschaltung 70 subtrahierenden Signalpegel gemäß dem Rückführungssignal. Beispielsweise kann die Pegelerzeugungsschaltung 60 den Signalpegel gemäß einem Bezugswert der Pegelvergleichsschaltung 20 erzeugen. Die Pegelerzeugungsschaltung 60 kann stattdessen den Signalpegel gemäß der Dauer, während der der übermäßige Zustand anhält, erzeugen. Die Pegelberechnungsschaltung 70 subtrahiert den von der Pegelerzeugungsschaltung 60 ausgegebenen Signalpegel von dem Signalpegel des in den Integrator 10 eingegebenen analogen Signals und gibt das Ergebnis in den Integrator 10 ein.
  • 3 ist ein Zeitdiagramm, das eine beispielhafte Operation des mit Bezug auf 2 beschriebenen A/D-Wandlers 100 zeigt. Das vorliegende Ausführungsbeispiel beschreibt ein Beispiel, in welchem der Signal pegel des gemessenen Signals im Wesentlichen konstant ist und die Neigung der integrierten Wellenform ebenfalls im Wesentlichen konstant ist.
  • Die digitale Umwandlungsschaltung 30 erfasst aufeinanderfolgend zu jedem Abtastzeitpunkt, ob der Signalpegel der integrierten Wellenform in dem übermäßigen Zustand ist. Die digitale Umwandlungsschaltung 30 kann die Reihenfolge der Abtastzeitpunkte erfassen, zu denen der übermäßige Zustand in jedem Zyklus der Operationsperiode des A/D-Wandlers 100, d. h., der Steuerperiode der Rückführungsschaltung 40 erfasst wird. Bei dem vorliegenden Ausführungsbeispiel erfasst die digitale Umwandlungsschaltung 30 den Zeitpunkt des übermäßigen Zustands als den zweiten Abtastzeitpunkt in dem Zyklus T1 der Operationsperiode.
  • Die Takterzeugungsschaltung 50 erzeugt das Rückführungssignal mit einer Phase entsprechend dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst. Beispielsweise erzeugt die Takterzeugungsschaltung 50 das Rückführungssignal in dem Zyklus T3, der nach dem Zyklus T1 der Steuerperiode, in der die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst hat, ist, zu dem zweiten Steuerzeitpunkt, der der Steuerzeitpunkt entsprechend dem zweiten Abtastzeitpunkt in dem Zyklus T1 ist, in welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst hat. Hier ist eine Einheit der zeitlichen Auflösung, d. h. Periode, des Abtasttakts im Wesentlichen dieselbe wie eine Einheit der zeitlichen Auflösung, d. h. Periode, des Steuertakts.
  • Die Pegelerzeugungsschaltung stellt den Signalpegel des von der Takterzeugungsschaltung 50 erzeugten Rückführungssignals auf den vorbestimmten Signalpegel ein und liefert das sich ergebende Signal zu der Pegelberechnungsschaltung 70. Die Pegelberechnungsschaltung 70 subtrahiert den Signalpegel des Rückführungssignals von dem Signalpegel der integrierten Wellenform. In 3 wird der Signalpegel der integrierten Wellenform an einer ansteigenden Flanke des Rückführungssignals augenblicklich verringert, aber die Pegelberechnungsschaltung 70 kann stattdessen den Signalpegel der integrierten Wellenform während einer vorgeschriebenen Dauer herabsetzen. Beispielsweise kann die Pegelberechnungsschaltung 70 den Signalpegel der integrierten Wellenform über eine Dauer entsprechend der Impulsbreite des Rückführungssignals herabsetzen.
  • Mit dieser Operation kann der A/D-Wandler 100 einen Zeitpunkt erfassen, zu welchem die integrierte Wellenform größer als der Bezugswert wird, mit Einheiten der zeitlichen Auflösung, die feiner als die Operationsperiode des A/D-Wandlers 100 ist. Weiterhin kann, da das Rückführungssignal Informationen betreffend diesen Zeitpunkt enthalten, der A/D-Wandler 100 die A/D-Umwandlung mit einer höheren Genauigkeit durchführen.
  • 4 zeigt eine beispielhafte Konfiguration der digitalen Umwandlungsschaltung 30. Die digitale Umwandlungsschaltung 30 enthält mehrere zweite Verzögerungselemente 34 und mehrere Erfassungsschaltungen 36. Die mehreren zweiten Verzögerungselemente 34 sind kaskadenförmig verbunden und erzeugen mehrere Strobesignale durch aufeinanderfolgendes Verzögern eines zu diesen gelieferten Bezugstakts.
  • Genauer gesagt, für jeden Impuls, d. h. Zyklus, des Bezugstakts erzeugen die mehreren zweiten Verzögerungselemente 34 mehrere Strobesignale mit unterschiedlichen Phasen. Die in jedem Zyklus erzeugten Strobesignale können gleichförmig innerhalb des Zyklus angeordnet sein. In diesem Fall kann jedes zweite Verzögerungselement 34 denselben Verzögerungsbetrag haben.
  • Die mehreren Erfassungsschaltungen 36 sind so vorgesehen, dass sie den mehreren zweiten Verzögerungselementen 34 eins zu eins entsprechen. Jede Erfassungsschaltung 36 erfasst den von der Pegelvergleichsschaltung 20 ausgegebenen logischen Wert zu einem Zeitpunkt des von dem entsprechenden zweiten Verzögerungselement 34 ausgegebenen Strobesignals. Auf diese Weise können in jedem Zyklus des Bezugstakts die mehreren Erfassungsschaltungen 36 erfassen, ob der Signalpegel der integrierten Wellenform größer als der Bezugswert ist, zu Abtastzeitpunkten entsprechend den von den zweiten Verzögerungselementen 34 ausgegebenen Strobesignalen. Mit anderen Worten, der A/D-Wandler 100 kann den übermäßigen Zustand mit Einheiten der zeitlichen Auflösung entsprechend den Verzögerungswerten der zweiten Verzögerungselemente 34 erfassen, was geringer als die Periode des Bezugstakts ist.
  • Wie in 4 gezeigt ist, kann die digitale Umwandlungsschaltung 30 weiterhin mehrere erste Verzögerungselemente 32 enthalten. Die mehreren ersten Verzögerungselemente 32 sind so vorgesehen, dass sie eins zu eins den mehreren zweiten Verzögerungselementen 34 entsprechen. Die ersten Verzögerungselemente 32 entsprechend jeweils den Erfassungsschaltungen 36 können denselben Verzögerungsbetrag haben. Die Verzögerungsbeträge der ersten Verzögerungselemente 32 und der zweiten Verzögerungselemente 34 sind unterschied lich.
  • Jede Erfassungsschaltung 36 erfasst den logischen Wert des von dem entsprechenden ersten Verzögerungselement 32 ausgegebenen Verzögerungssignals zu einem Zeitpunkt des von dem entsprechenden zweiten Verzögerungselement 34 ausgegebenen Strobesignals. Bei dem vorliegenden Ausführungsbeispiel unterscheidet sich die Phasendifferenz zwischen dem Strobesignal und dem in die Erfassungsschaltung 36 in jeder Stufe eingegebenen Verzögerungssignal gemäß der Differenz in dem Verzögerungsbetrag zwischen dem entsprechenden ersten Verzögerungselement 32 und dem zweiten Verzögerungselement 34. Mit anderen Worten, der A/D-Wandler 100 kann die von der Pegelvergleichsschaltung 20 ausgegebene Signalwellenform mit Einheiten der zeitlichen Auflösung entsprechend der Differenz des Verzögerungsbetrags zwischen den ersten Verzögerungselementen 32 und den zweiten Verzögerungselementen 34 abtasten.
  • Die Differenz im Verzögerungsbetrag zwischen den ersten Verzögerungselementen 32 und den zweiten Verzögerungselementen 34 kann kleiner sein als der kleinste Verzögerungsbetrag, den die zweiten Verzögerungselemente 34 erzeugen können. Daher ermöglicht diese Konfiguration feinere Einheiten der zeitlichen Auflösung als die Einheiten der zeitlichen Auflösung entsprechend dem Verzögerungsbetrag der zweiten Verzögerungselemente 34, wie vorstehend beschrieben ist.
  • Die digitale Umwandlungsschaltung 30 gibt für jeden Zyklus des Bezugstakts Zeitpunktinformationen gemäß den Erfassungsergebnissen der mehreren Erfassungsschaltungen 36 aus. Die Zeitpunktinformationen können beispielsweise Bitwerte der von jeder Erfassungs schaltungen 36 erfassten logischen Werte enthalten. Mit anderen Worten, wenn N Erfassungsschaltungen 36 vorgesehen sind, können die Zeitpunktinformationen N Bits enthalten. Mit den Zeitpunktinformationen kann die Dauer des übermäßigen Zustands mit einer N Bit-Auflösung erfasst werden durch Erfassen der einen logischen Wert 1 anzeigenden Bitpositionen.
  • 5 ist ein Zeitdiagramm, das eine beispielhafte Operation des A/D-Wandlers 100 zeigt. Das vorliegende Ausführungsbeispiel beschreibt ein Beispiel, bei dem der Signalpegel des gemessenen Signals im Wesentlichen konstant und die Neigung der integrierten Wellenform ebenfalls im Wesentlichen konstant ist. Wenn das Intervall zwischen den Strobesignalen ausreichend kleiner als die Periode des gemessenen Signals ist, ist die Änderung des Signalpegels des gemessenen Signals in einer Periode des Strobesignals ausreichend klein. Daher kann der Signalpegel des gemessenen Signals in einem vorgeschriebenen Abstand als im Wesentlichen konstant behandelt werden.
  • Die Pegelvergleichsschaltung 20 gibt einen logischen Wert aus, der anzeigt, ob die integrierte Wellenform größer als der Bezugswert ist. Für jeden Zyklus des Bezugstakts erzeugt die digitale Umwandlungsschaltung 30 ein Multistrobesignal enthaltend mehrere Strobesignale. In 5 sind die Multistrobesignale auf abwechselnden Linien gezeigt, so dass jedes Multistrobesignal unterschieden werden kann.
  • Die digitale Umwandlungsschaltung 30 kann gemäß jedem Strobesignal erfasste logi8sche Werte als die Zeitinformationen in jedem Zyklus des Bezugstakts ausgeben. Beispielsweise sind die Zeitinformationen in dem ersten Zyklus in 5 gleich ”00000000” und die Zeit informationen in dem zweiten Zyklus sind ”00000111”.
  • Die Takterzeugungsschaltung 50 empfängt Zeitinformationen von der digitalen Umwandlungsschaltung 30 für jeden Zyklus des Bezugstakts. Wenn die empfangenen Zeitinformationen den Übergang eines logischen Werts von 0 auf 1 anzeigen, gibt die Takterzeugungsschaltung 50 ein Rückführungssignal aus, das durch Verzögern des Impulses des Bezugstakts in dem Zyklus folgend dem den Übergang enthaltenden Zyklus gemäß den Zeitinformationen erhalten wurde.
  • In dem Beispiel nach 5 geht der logische Wert in den Zeitinformationen des zweiten Zyklus von 0 nach 1 über. An diesem Punkt gibt die Takterzeugungsschaltung 50 ein Rückführungssignal aus, das durch Verzögern des Impulses des Bezugstakts in dem dritten Zyklus gemäß den Zeitinformationen erhalten wurde. Die Takterzeugungsschaltung 50 kann den Bezugstakt derart verzögern, dass die Phase des Strobesignals, bei der der Übergang in dem Zyklus erfasst wurde, dieselbe ist wie die Phase des Rückführungssignals in dem Zyklus. Beispielsweise verzögert, wie in 5 gezeigt ist, wenn der Übergang des logischen Werts bei dem sechsten Strobesignal in dem zweiten Zyklus erfasst wird, die Takterzeugungsschaltung 50 den Impuls in dem dritten Zyklus des Bezugstakts bis zu einem Zeitpunkt des sechsten Strobesignals in dem dritten Zyklus.
  • Die Pegelerzeugungsschaltung 60 und die Pegelberechnungsschaltung 70 subtrahieren den vorgeschriebenen Signalpegel von dem Signalpegel der integrierten Wellenform gemäß dem Rückführungssignal. Der subtrahierte Betrag kann gemäß dem Pegel des Bezugswerts der Pegelvergleichsschaltung 20 bestimmt werden. In dem A/D-Wandler 100 nach dem vorliegenden Ausführungsbeispiel ist der Rückführungszeitpunkt später als der Zeitpunkt des Übergangs in dem übermäßigen Zustand, und daher kann, selbst wenn der Bezugswert von dem Signalpegel der integrierten Wellenform des Rückführungszeitpunkts subtrahiert wird, der Signalpegel nach der Subtraktion noch größer als der Bezugswert sein. Daher können die Pegelerzeugungsschaltung 60 und die Pegelberechnungsschaltung 70 einen Wert, der größer als der Bezugswert ist, von dem Signalpegel der integrierten Wellenform subtrahieren. Dieser subtrahierte Wert kann gemäß der Dauer, während der der übermäßige Zustand anhält, bestimmt werden, z. B. der Verzögerungsbetrag des Rückführungszeitpunkts.
  • Der Wert A × T, der durch Multiplizieren des Signalpegels A des analogen Signals mit einer vorgeschriebenen Dauer T erhalten wird, ist praktisch gleich dem Wert W × N, der ein Produkt aus dem subtrahieren Wert W und der Anzahl von malen N, die dieser Wert während der Dauer T subtrahiert wird, ist. Die Signalverarbeitungsschaltung 80 kann den Signalpegel des analogen Signals über die Dauer T in einen digitalen Wert auf der Grundlage des Ausdrucks W × N/T umwandeln.
  • Durch Erzeugen der mehreren Strobesignale für jeden Puls des Bezugstakts auf diese Weise kann der A/D-Wandler 100 den übermäßigen Zustand mit einer hohen zeitlichen Auflösung erfassen. Daher kann der A/D-Wandler 100 ein digitales Signal genau erzeugen. Weiterhin kann, da ein einzelner Rückführungsvorgang für mehrere Strobesignal durchgeführt wird, die Operationsgeschwindigkeit des Rückführungsvorgangs verlangsamt werden, um eine einfachere Schaltungsausbildung und dergleichen zu ermöglichen.
  • 6 zeigt eine beispielhafte Konfiguration der Takterzeugungsschaltung 50. die Takterzeugungsschaltung 50 enthält eine variable Verzögerungsschaltung 52 und eine Einstellschaltung 54. Die variable Verzögerungsschaltung 52 verzögert den Bezugstakt und gibt das Ergebnis aus. Die Einstellschaltung 54 stellt die Verzögerungszeit der variablen Verzögerungsschaltung 52 auf der Grundlage der Zeitinformationen ein. Beispielsweise kann die Einstellschaltung 54 Zeitinformationen bei jedem Zyklus des Bezugstakts empfangen und die variable Verzögerungsschaltung 52 auf der Grundlage dieser Zeitinformationen so einstellen, dass sie einen Verzögerungsbetrag für folgende Zyklen des Bezugstakts hat. Wenn ein Übergang des logischen Werts in den Zeitinformationen nicht erfasst wird, kann die Einstellschaltung 54 die variable Verzögerungsschaltung 52 so steuern, dass sie keinen Impuls des Bezugstakts ausgibt.
  • Die Einstellschaltung 54 kann eine vorbeschriebene Versetzung zu dem für die variable Verzögerungsschaltung 52 eingestellten Verzögerungsbetrag addieren, so dass die integrierte Wellenform nicht aufgrund des Rückführungssignals oszilliert. Beispielsweise kann die Einstellschaltung 54 einen vorgeschriebenen Versetzungswert derart addieren, dass die Periode, mit der das Rückführungssignal in die Pegelberechnungsschaltung 70 eingegeben wird, sich von der Periode des analogen Signals unterscheidet.
  • 7 zeigt eine andere beispielhafte Konfiguration der Rückführungsschaltung 40. Die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel subtrahiert einen Signalpegel gemäß dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst, von dem Signalpegel der Operationswellenform zu einem vorbestimmten Zeitpunkt in der Operationsperiode, wie mit Bezug auf 1 beschrieben ist. Die Rückführungsschaltung 40 nach dem vorliegenden Ausführungsbeispiel enthält eine Mehrbit-D/A-Umwandlungsschaltung 90
  • Die Mehrbit-D/A-Umwandlungsschaltung 90 erzeugt das Rückführungssignal derart, dass es einen Signalpegel entsprechend dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst, hat. Die Mehrbit-D/A-Umwandlungsschaltung 90 liefert das Rückführungssignal zu der Pegelberechnungsschaltung 70 zu einem eingestellten Steuerzeitpunkt in der Steuerperiode.
  • 8 ist ein Zeitdiagramm, das eine beispielhafte Operation des mit Bezug auf 2 erläuterten A/D-Wandlers 100 zeigt. Das vorliegende Ausführungsbeispiel beschreibt ein Beispiel, in welchem der Signalpegel des gemessenen Signals im Wesentlichen konstant ist und die Neigung der integrierten Wellenform ebenfalls im Wesentlichen konstant ist.
  • Die Operation der digitalen Umwandlungsschaltung 30 ist dieselbe wie die der mit Beziehung auf 3 beschriebenen digitalen Umwandlungsschaltung 30. Jedoch erfasst in dem Beispiel nach 8 die digitale Umwandlungsschaltung 30 den Zeitpunkt, zu welchem der Signalpegel der integrierten Wellenform größer als der Bezugswert wird, als den vierten Abtastzeitpunkt in dem Zyklus T1 der Operationsperiode.
  • Die Mehrbit-D/A-Umwandlungsschaltung 90 erzeugt das Rückführungssignal derart, dass es einen Signalpegel entsprechend dem Zeitpunkt, zu welchem die digitale Umwandlungsschaltung 30 den übermäßigen Zustand er fasst, hat. Beispielsweise kann die Mehrbit-D/A-Umwandlungsschaltung 90 das Rückführungssignal mit einem unterschiedlichen Signalpegel für jeden Abtastzeitpunkt in der Steuerperiode erzeugen.
  • Die Mehrbit-D/A-Umwandlungsschaltung 90 liefert das Rückführungssignal zu einem eingestellten Steuerzeitpunkt in der Steuerperiode zu der Pegelberechnungsschaltung 70. Beispielsweise kann die Mehrbit-D/A-Umwandlungsschaltung 90 das Rückführungssignal gemäß einem Startzeitpunkt jedes Zyklus der Steuerperiode zu der Pegelberechnungsschaltung 70 liefern. Die Mehrbit-D/A-Umwandlungsschaltung 90 nach dem vorliegenden Ausführungsbeispiel gibt das Rückführungssignal zu dem Startzeitpunkt des Zyklus T3, der eine vorgeschriebene Anzahl von Zyklus nach dem Zyklus T1 der Steuerperiode, in der die digitale Umwandlungsschaltung 30 den übermäßigen Zustand erfasst, ist, aus.
  • Mittels dieser Operation kann der A/D-Wandler 100 den Zeitpunkt des übermäßigen Zustands mit Einheiten der zeitlichen Auflösung, die feiner als die Operationsperiode des A/D-Wandlers 100 sind, erfassen. Weiterhin kann, da das Rückführungssignal Informationen gemäß diesem Zeitpunkt enthält, der A/D-Wandler 100 die A/D-Umwandlung genau durchführen.
  • Der A/D-Wandler 100 nach dem vorliegenden Ausführungsbeispiel braucht die Takterzeugungsschaltung 50 nicht zu enthalten, und in diesem Fall sind die Schaltungsgröße und der Energieverbrauch verringert. Da die Mehrbit-D/A-Umwandlungsschaltung 90 die durch die digitale Umwandlungsschaltung 30 erfassten Zeitinformationen in Spannungsinformationen umwandeln kann, kann der A/D-Wandler 100 das digitale Signal genau erzeugen, selbst wenn Anforderungen hinsichtlich der Frequenzcharakteristiken der Rückführungsschaltung 40, der Pegelberechnungsschaltung 70 und des Integrators 10 gelockert sind.
  • 9A zeigt eine andere beispielhafte Konfiguration der Mehrbit-D/A-Umwandlungsschaltung 90. Die Mehrbit-D/A-Umwandlungsschaltung 90 nach dem vorliegenden Ausführungsbeispiel enthält mehrere Widerstände 91 und eine Auswahlvorrichtung 92. Die mehreren Widerstände 91 sind seriell zwischen einer positiven Spannung Vp und einer negativen Spannung Vn vorgesehen. Jeder Widerstand 91 kann denselben Widerstandswert haben.
  • die Auswahlvorrichtung 92 empfängt die Spannung an dem Ende jedes Widerstands 91. Genauer gesagt, die Auswahlvorrichtung 92 empfängt mehrere unterschiedliche Spannungen, die sich aus einer Spannung, die an jedem Widerstand 91 aufeinanderfolgend herabgesetzt wird, ergeben. Die Auswahlvorrichtung 92 wählt dann eine Spannung gemäß den von der digitalen Umwandlungsschaltung 30 empfangenen Zeitinformationen aus und liefert das Rückführungssignal mit der ausgewählten Spannung zu der Pegelberechnungsschaltung 70.
  • 9B zeigt eine andere beispielhafte Konfiguration der Mehrbit-D/A-Umwandlungsschaltung 90. Die Mehrbit-D/A-Umwandlungsschaltung 90 nach dem vorliegenden Ausführungsbeispiel enthält eine Stromsteuerschaltung 93, eine Quellenstromversorgung 94, eine Senkenstromversorgung 95 und einen Kondensator 96. Die Quellenstromversorgung 94 lädt den Kondensator 96 mit einem Quellenstrom, der einen eingestellten Stromwert hat. Die Senkenstromversorgung 95 entlädt den Kondensator 96 mit einem Senkenstrom, der einen eingestellten Stromwert hat. Die Mehrbit-D/A-Umwandlungsschaltung 90 liefert das Rückführungssignal mit einem Signalpegel entsprechend der Spannung des Kondensators 96 zu der Pegelberechnungsschaltung 70.
  • Die Stromsteuerschaltung 93 stellt die Stromwerte für die Quellenstromversorgung 94 und die Senkenstromversorgung 95 gemäß den von der digitalen Umwandlungsschaltung 30 empfangenen Zeitinformationen ein. Beispielsweise kann die Stromsteuerschaltung 93 die Stromwerte derart einstellen, dass die Ladung und Entladung des Kondensators 96 über einen Zyklus der Operationsperiode eine Spannung des Kondensators 96 ergibt, die einen Wert gemäß den Zeitinformationen hat.
  • Während die Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, ist der technische Bereich der Erfindung nicht auf die vorbeschriebenen Ausführungsbeispiele beschränkt. Es ist für den Fachmann augenscheinlich, dass verschiedene Änderungen und Verbesserungen zu den vorbeschriebenen Ausführungsbeispielen hinzugefügt werden können. Es ist auch aus dem Bereich der Ansprüche ersichtlich, dass die Ausführungsbeispiele, denen derartige Änderungen oder Verbesserungen hinzugefügt sind, in dem technischen Bereich der Erfindung enthalten sein können.
  • durch Verwendung der vorbeschriebenen Ausführungsbeispiele kann ein Delta-Sigma-A/D-Wandler, der ein digitales Signal durch Erhöhen der Abtastfrequenz genauer erzeugen kann, realisiert werden. Wenn beispielsweise Intervalle von 10 Pikosekunden zwischen den Strobesignalen existieren, kann dieser A/D-Wandler das digitale Signal mit einer Genauigkeit erzeugen, die äquivalent der eines A/D-Wandlers mit einer Rückführung ist, die durch Erfassen des übermäßigen Zustand mit 100 Giga-Abtastungen pro Sekunde erzielt wird. Weiterhin kann durch Verwendung mehrerer Abtastergebnisse, um eine einzelne Rückführung durchzuführen, die Operationsgeschwindigkeit des Rückführungsvorgangs verlangsamt werden.
  • Durch Verwendung einer Mehrbit-D/A-Umwandlungsschaltung für die Rückführung können Schaltungsgröße und der Energieverbrauch verringert werden. Weiterhin kann, da die Mehrbit-D/A-Umwandlungsschaltung Zeitinformationen in Spannungsinformationen umwandelt, der A/D-Wandler das digitale Signal genau erzeugen, selbst wenn die Anforderungen an die Frequenzcharakteristiken der Rückführungsschaltung und dergleichen gelockert sind.
  • Zusammenfassung:
  • Es ist ein A/D-Wandler vorgesehen, der ein eingegebenes analoges Signal in ein digitales Signal umwandelt, aufweisend einen Integrator, der aufeinanderfolgend Signalpegel des analogen Signals integriert, um eine integrierte Wellenform zu erhalten, und die integrierte Wellenform ausgibt; eine digitale Umwandlungsschaltung, die mit vorgeschriebenen Einheiten der zeitlichen Auflösung einen Übergangszeitpunkt erfasst, der ein Zeitpunkt ist, zu welchem eine Größenbeziehung zwischen einem Signalpegel der integrierten Wellenform und einem vorgeschriebenen Bezugswert in einen vorbestimmten Zustand übergeht; eine Rückführungsschaltung, die den Signalpegel der integrierten Wellenform mit einer Steuerperiode, die länger als eine Einheit der zeitlichen Auflösung ist, gemäß einem Ergebnis der Erfassung durch die digitale Umwandlungsschaltung steuert; und eine Signalverarbeitungsschaltung, die das digitale Signal auf der Grundlage des Erfassungsergebnisses durch die digitale Umwandlungsschaltung erzeugt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2007-106410 [0001]
    • - JP 2007-296832 [0001]
    • - JP 2001-24512 [0002]

Claims (15)

  1. A/D-Wandler, der ein eingegebenes analoges Signal in ein digitales Signal umwandelt, welcher aufweist: einen Integrator, der aufeinanderfolgend Signalpegel des analogen Signals integriert, um eine integrierte Wellenform zu erhalten, und der die integrierte Wellenform ausgibt; eine digitale Umwandlungsschaltung, die mit vorgeschriebenen Einheiten der zeitlichen Auflösung einen Übergangszeitpunkt erfasst, der ein Zeitpunkt ist, zu welchem eine Größenbeziehung zwischen einem Signalpegel der integrierten Wellenform und einen vorgeschriebenen Bezugswert in einen vorbestimmten Zustand übergeht; eine Rückführungsschaltung, die den Signalpegel der integrierten Wellenform mit einer Steuerperiode, die länger als eine Einheit der zeitlichen Auflösung ist, gemäß einem Ergebnis der Erfassung durch die digitale Umwandlungsschaltung steuert; und eine Signalverarbeitungsschaltung, die das digitale Signal auf der Grundlage des Erfassungsergebnisses durch die digitale Umwandlungsschaltung erzeugt.
  2. A/D-Wandler nach Anspruch 1, bei dem die Rückführungsschaltung den Signalpegel der integrierte Wellenform mit der Steuerperiode, die gleich n Einheiten der zeitlichen Auflösung ist, wobei n eine ganze Zahl größer als 1 ist, steuert.
  3. A/D-Wandler nach Anspruch 2, bei dem die Rückführungsschaltung einen Signalpegel entsprechend dem Bezugswert zu oder von dem Signalpegel der integrierten Wellenform zu einem Steuerzeitpunkt entsprechend dem von der digitalen Umwandlungsschaltung in der Steuerperiode erfassten Übergangszeitpunkt addiert oder subtrahiert.
  4. A/D-Wandler nach Anspruch 3, bei dem die Rückführungsschaltung den Steuerzeitpunkt in der Steuerperiode mit Einheiten der zeitlichen Auflösung, die im Wesentlichen gleich den Einheiten der zeitlichen Auflösung der digitalen Umwandlungsschaltung sind, erfasst.
  5. A/D-Wandler nach Anspruch 2, bei dem die Rückführungsschaltung einen Signalpegel entsprechend der von der digitalen Umwandlungsschaltung erfassten Übergangszeit zu oder von dem Signalpegel der integrierten Wellenform addiert oder subtrahiert.
  6. A/D-Wandler nach Anspruch 5, bei dem die Rückführungsschaltung den Signalpegel der integrierten Wellenform zu einem eingestellten Steuerzeitpunkt in der Steuerperiode steuert.
  7. A/D-Wandler nach Anspruch 1, bei dem die digitale Umwandlungsschaltung aufeinanderfolgend zu Abtastzeitpunkten mit Perioden die kleiner als die Steuerperiode sind, erfasst, ob die Größenbeziehung zwischen dem Signalpegel der integrierten Wellenform und dem vorgeschriebenen Bezugswert in einen vorgeschriebenen Zustand übergegangen ist.
  8. A/D-Wandler nach Anspruch 4, bei dem die digitale Umwandlungsschaltung aufeinanderfolgend zu Abtastzeitpunkten mit Perioden, die kürzer als die Steuerperiode sind, erfasst, ob die Größenbeziehung zwischen dem Signalpegel der integrierten Wellenform und dem vorgeschriebenen Bezugswert in einen vorgeschriebenen Zustand übergegangen ist, und die Rückführungsschaltung den Signalpegel der integrierten Wellenform steuert, nachdem mehrere Abtastzeitpunkte seit einem Abtastzeitpunkt, zu welchem die digitale Umwandlungsschaltung den Übergangszeitpunkt erfasst hat, vergangen sind.
  9. A/D-Wandler nach Anspruch 8, bei dem die Rückführungsschaltung den Signalpegel der integrierten Wellenform gemäß einer Dauer, während der die Größenbeziehung in dem vorgeschriebenen Zustand verbleibt, steuert.
  10. A/D-Wandler nach Anspruch 8, bei dem die digitale Umwandlungsschaltung enthält: mehrere Verzögerungselemente, die kaskadenförmig verbunden sind und mehrere Strobesignale erzeugen durch aufeinanderfolgendes Verzögern eines Bezugstakts mit einer Periode, die dieselbe wie die Steuerperiode ist; und eine Erfassungsschaltung, die in jedem Zyklus des Bezugstakts die Größenbeziehung zwischen dem Signalpegel der integrierten Wellenform und dem Bezugswert zu Abtastzeiten gemäß den von den Verzögerungselementen ausgegebenen Strobesignalen erfasst.
  11. A/D-Wandler nach Anspruch 10, bei dem die Rückführungsschaltung, wenn die Erfassungsschaltung den Übergangszeitpunkt in einem Zyklus des Bezugstakts erfasst, einen vorbestimmten Signalpegel zu oder von dem Signalpegel der integrierten Wellenform in einem Zyklus, der nach dem Zyklus des Bezugstakts, in welchem der Übergangszeitpunkt erfasst wurde, addiert oder subtrahiert.
  12. A/D-Wandler nach Anspruch 11, bei dem bei Erfassung des Übergangszeitpunkt in einem Zyklus des Bezugstakts die Erfassungsschaltung Zeitinformationen erzeugt, die einen Zeitpunkt des Strobesignals in dem Zyklus, das den Übergangszeitpunkt erfasste, anzeigen, und die Rückführungsschaltung enthält: eine Takterzeugungsschaltung, die ein Rückführungssignal durch Verzögern eines Impulses des Bezugstakts in einem Zyklus folgend dem Zyklus, in welchem der Übergangszeitpunkt erfasst wurde, erzeugt; und eine Pegelberechnungsschaltung, die einen vorbestimmten Signalpegel zu oder von dem Signalpegel der integrierten Wellenform gemäß dem Rückführungssignal addiert oder subtrahiert.
  13. A/D-Wandler nach Anspruch 10, weiterhin aufweisend eine Einstellschaltung, die eine Verzögerungszeit für jedes der Verzögerungselemente einstellt.
  14. A/D-Wandler nach Anspruch 10, weiterhin aufweisend eine Pegelvergleichsschaltung, die einen logischen Wert gemäß einem Vergleichsergebnis zwischen dem Signalpegel der integrierten Wellenform und der Bezugswellenform ausgibt, wobei die Erfassungsschaltung den von der Pegelvergleichsschaltung ausgegebenen logischen Wert zu jedem der Abtastzeitpunkte erfasst.
  15. A/D-Wandler nach Anspruch 1, bei dem der Integrator aufeinanderfolgend einen Signalpegel eines ersten analogen Signals integriert, um eine integrierte Wellenform zu erhalten, und die sich ergebende integrierte Wellenform ausgibt, und die digitale Umwandlungsschaltung als den vorgeschriebenen Bezugswert einen Signalpegel einer Wellenform, die durch aufeinanderfolgendes Integrieren eines Signalpegels eines zweiten analogen Signals erhalten wurde, erwirbt.
DE112008001033T 2007-04-13 2008-04-09 A/D-Konverter Withdrawn DE112008001033T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007106410 2007-04-13
JP2007-106410 2007-04-13
JP2007296832 2007-11-15
JP2007-296832 2007-11-15
PCT/JP2008/057014 WO2008129949A1 (ja) 2007-04-13 2008-04-09 Ad変換器

Publications (1)

Publication Number Publication Date
DE112008001033T5 true DE112008001033T5 (de) 2010-03-11

Family

ID=39875477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008001033T Withdrawn DE112008001033T5 (de) 2007-04-13 2008-04-09 A/D-Konverter

Country Status (5)

Country Link
US (1) US8031102B2 (de)
JP (1) JP4856242B2 (de)
DE (1) DE112008001033T5 (de)
TW (1) TWI355144B (de)
WO (1) WO2008129949A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150648B2 (en) * 2008-12-26 2012-04-03 Advantest Corporation Timing generator
WO2010145836A1 (en) * 2009-06-19 2010-12-23 St-Ericsson Sa Integrator
WO2011033564A1 (ja) * 2009-09-16 2011-03-24 株式会社アドバンテスト プローブ回路、マルチプローブ回路、試験装置、および電子デバイス

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024512A (ja) 1999-07-06 2001-01-26 Advantest Corp 信号処理装置およびその装置を用いた半導体デバイス試験装置
JP2007106410A (ja) 1996-08-02 2007-04-26 Mvp Versuchs-& Planungs Ges Fuer Magnetbahnsysteme Mbh 走行路を把持し軌道案内される車両用の転換連結装置
JP2007296832A (ja) 2006-04-28 2007-11-15 Hidekazu Obayashi 脆性材料用のカッターホイールのチップホルダー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3048007B2 (ja) * 1991-05-24 2000-06-05 日本電信電話株式会社 A/d変換回路
JP2621721B2 (ja) * 1991-12-12 1997-06-18 日本電信電話株式会社 ノイズシェーピング方法及び回路
EP0546920B1 (de) 1991-12-12 1997-03-19 Nippon Telegraph And Telephone Corporation Verfahren und Schaltung für Rauschformung
JP3413850B2 (ja) * 1992-06-10 2003-06-09 ソニー株式会社 ビデオカメラ
JP3199199B2 (ja) * 1993-05-14 2001-08-13 日本電信電話株式会社 Δς型a/d変換器
US5621408A (en) * 1995-02-24 1997-04-15 Lecroy Corporation Delta sigma analog-to-digital converter with temporally interleaved architecture
JPH11112350A (ja) * 1997-09-30 1999-04-23 Oki Electric Ind Co Ltd Δς方式ad変換装置
JP3475837B2 (ja) * 1999-02-18 2003-12-10 横河電機株式会社 Σδad変換器
JP4039238B2 (ja) * 2002-12-26 2008-01-30 財団法人名古屋産業科学研究所 アナログ/デジタル変換器
WO2006024317A1 (de) * 2004-09-02 2006-03-09 Infineon Technologies Ag Sigma-delta-analog-digital-wandler für eine xdsl-multistandard-eingangsstufe
US7268715B2 (en) * 2004-10-29 2007-09-11 Freescale Semiconductor, Inc. Gain control in a signal path with sigma-delta analog-to-digital conversion
CA2629508A1 (en) * 2007-04-19 2008-10-19 Richard A. Farley Digitizing an analog signal, and reconstituting an analog signal from a digitized version of the analog signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007106410A (ja) 1996-08-02 2007-04-26 Mvp Versuchs-& Planungs Ges Fuer Magnetbahnsysteme Mbh 走行路を把持し軌道案内される車両用の転換連結装置
JP2001024512A (ja) 1999-07-06 2001-01-26 Advantest Corp 信号処理装置およびその装置を用いた半導体デバイス試験装置
JP2007296832A (ja) 2006-04-28 2007-11-15 Hidekazu Obayashi 脆性材料用のカッターホイールのチップホルダー

Also Published As

Publication number Publication date
TW200843361A (en) 2008-11-01
US8031102B2 (en) 2011-10-04
TWI355144B (en) 2011-12-21
WO2008129949A1 (ja) 2008-10-30
JPWO2008129949A1 (ja) 2010-07-22
US20100026544A1 (en) 2010-02-04
JP4856242B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE102014009823B4 (de) Integrierter Selbsttest für einen Analog-Digital-Wandler
EP0452609B1 (de) Monolithisch integrierter hochauflösender Analog-Digital-Umsetzer
AT397311B (de) Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens
DE112007001984T5 (de) Signalerzeugungsvorrichtung, Prüfvorrichtung und Schaltungsanordnung
DE102006007617A1 (de) Jittermessvorrichtung, Jittermessverfahren, Prüfvorrichtung und Elektronische Vorrichtung
DE112008001125T5 (de) Prüfgerät und Prüfverfahren
DE112016003066T5 (de) Eingebauter Selbsttest für einen ADC
DE60204433T2 (de) Kalibrationstestsequenzeinfügung für A/D-Umsetzer
DE102006052842A1 (de) Jittermessvorrichtung, Jittermessverfahren und Prüfvorrichtung
DE112008001033T5 (de) A/D-Konverter
DE102006052843A1 (de) Jittermessvorrichtung, Jittermessverfahren und Prüfvorrichtung
DE19524387C1 (de) Schaltungsanordnung und Verfahren zum Messen eines Kapazitätsunterschiedes zwischen einer ersten Kapazität C1 und einer zweiten Kapazität C2
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE102004031153B4 (de) Hochauflösender Sigma-Delta-Wandler
DE112019006320T5 (de) Sensor-anordnung und verfahren zur dunkelzählungsauslöschung
DE2059862B2 (de) Analog-digitalwandler und verwendung eines integrators
EP2190121B1 (de) Mehrkanaliger AD-Wandler
DE2845635A1 (de) Analog-digital-wandler
DE2847108A1 (de) Mehrperioden-phasenmesser
EP0927351A1 (de) Vorrichtung zur luftgütemessung
EP3320618A1 (de) Filterschaltung zur filterung eines eingangssignals eines analog-digital-wandlers
DE102007002112B4 (de) Vorrichtung und Verfahren zur Regenerierung eines Taktsignals, Vorrichtung und Verfahren zur Umwandlung eines Taktsignals in ein mittelwertfreies Signal
DE2150174A1 (de) Vorrichtung zur Anzeige des Endes eines chromatographischen Signals
EP0141122B1 (de) Schaltungsanordnung zur Messung Kurzer Zeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111101