DE112005003742T5 - LVDS-Treiber mit Pre-Emphasis - Google Patents
LVDS-Treiber mit Pre-Emphasis Download PDFInfo
- Publication number
- DE112005003742T5 DE112005003742T5 DE112005003742T DE112005003742T DE112005003742T5 DE 112005003742 T5 DE112005003742 T5 DE 112005003742T5 DE 112005003742 T DE112005003742 T DE 112005003742T DE 112005003742 T DE112005003742 T DE 112005003742T DE 112005003742 T5 DE112005003742 T5 DE 112005003742T5
- Authority
- DE
- Germany
- Prior art keywords
- branch
- differential output
- driver circuit
- input signal
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 230000029305 taxis Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 description 6
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
„Low
Voltage Differential Signalling" (LVDS)-Treiber welcher derart ausgestaltet
ist, dass er ein Eingangssignal entgegennimmt, welches zwischen
Spannungspegeln 1 und 0 schaltet, wobei der Treiber umfasst:
einen Pre-Emphasis-Block, um ein Pre-Emphasis-Signal zu erzeugen, wobei das Pre-Emphasis-Signal für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 einen ersten Spannungspegel und für alle anderen Zeitpunkte einen zweiten Spannungspegel aufweist;
ein differenzielles Ausgangspaar, um eine differenzielle Ausgangspannung über einem Lastwiderstand zu erzeugen;
eine Treiberschaltung, welche zwei parallele Zweige umfasst,
wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaares verbunden ist und jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt,
wobei der LVDS-Treiber derart ausgestaltet ist,
dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und
dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wobei eine differenzielle Ausgangspannung...
einen Pre-Emphasis-Block, um ein Pre-Emphasis-Signal zu erzeugen, wobei das Pre-Emphasis-Signal für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 einen ersten Spannungspegel und für alle anderen Zeitpunkte einen zweiten Spannungspegel aufweist;
ein differenzielles Ausgangspaar, um eine differenzielle Ausgangspannung über einem Lastwiderstand zu erzeugen;
eine Treiberschaltung, welche zwei parallele Zweige umfasst,
wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaares verbunden ist und jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt,
wobei der LVDS-Treiber derart ausgestaltet ist,
dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und
dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wobei eine differenzielle Ausgangspannung...
Description
- Bereich der Erfindung
- Die Erfindung betrifft einen LVDS(„Low Voltage Differential Signalling")-Treiber (einen Treiber für eine mit einer niedrigen Spannung arbeitenden differentiellen Signalisierung), um eine differentielle Ausgangspannung mit Pre-Emphasis zu erzeugen, und ein Verfahren zur Erzeugung einer differenziellen Ausgangspannung mit Pre-Emphasis.
- Hintergrund der Erfindung
- Low Voltage Differential Signalling (LVDS) ist ein Verfahren zur Hochgeschwindigkeitsübertragung von Daten über eine Kupferübertragungsleitung. Bei LVDS bildet die Differenz der Spannungsniveaus zwischen zwei Signalleitungen das übertragene Signal. Auf diese Weise werden die Auswirkungen von einem Rauschen wesentlich verringert. Daher wird LVDS allgemein für Datenübertragungsraten von mehr als ungefähr 100 Mbps über lange Entfernungen eingesetzt.
- In
1 ist ein Beispiel einer herkömmlichen LVDS-Treiberschaltung101 dargestellt. Die Differenz bei den Ausgangssignalen OUT+ und OUT– bei den Ausgangsanschlüssen103 und105 bildet das differenzielle Signalpaar. Die Treiberschaltung101 umfasst eine Konstantgleichstromquelle (DC) I1, welche mit einer Spannungsversorgung VDD gekoppelt ist, vier NMOS(„N-Channel Metal Oxide Semiconductor")-Schalter M1, M2, M3 und M4 und einen Widerstand R1, welcher zwischen dem Knoten107 und einer Spannungsversorgung VSS gekoppelt ist. Die vier NMOS-Schalter M1, M2, M3 und M4 werden durch Eingangspannungssignale VIN1 und VIN2 (bei M1 und M4 liegt VIN1 und bei M2 und M3 liegt VIN2 an) und durch einen Gleichstrom durch einen Lastwiderstand RL, wie es durch die Pfeile A und B angezeigt ist, gesteuert. - Im Betrieb sind zwei der vier NMOS-Schalter zu einem bestimmten Zeitpunkt durchgeschaltet, um den Strom von der Stromquelle I1 derart zu lenken, dass eine Spannung über RL erzeugt wird. Um den Strom durch RL in die Richtung zu lenken, welche durch den Pfeil B angezeigt ist, wird das Eingangssignal VIN2 auf einen hohen Pegel geschaltet, was M2 und M3 durchschaltet. Dabei wird das Eingangssignal VIN1 auf einen niedrigen Pegel geschaltet, um M1 und M4 abzuschalten. Um den Strom durch RL in die Richtung zu lenken, welche durch den Pfeil A angezeigt ist, wird das Eingangssignal VIN1 auf einen hohen Pegel geschaltet, was M1 und M4 durchschaltet. Dabei wird das Eingangssignal VIN2 auf einen niedrigen Pegel geschaltet, um M2 und M3 abzuschalten.
- Die in
1 dargestellte Schaltung arbeitet bei niedrigen Frequenzen gut. Der Schaltstrom am Ausgang ist jedoch durch die Konstantgleichstromquelle I1 beschränkt. Da die Schaltgeschwindigkeit der LVDS-Treiberschaltung101 proportional zu der Größe eines Treiberstroms von der Stromquelle I1 ist, bedeutet dies eine geringe Schaltgeschwindigkeit der LVDS-Treiberschaltung101 . Dies verringert die Amplitude der differenziellen Ausgangspannung bei hohen Frequenzen und verursacht Störungen, wie z. B. Rauschen, wenn der Treiber eine große Last, wie z. B. ein langes Kabel, treibt. - Eine Möglichkeit, dieses Problem zu lösen, ist, eine Pre-Emphasis bei dem LVDS-Treiber einzuführen, und dies wird in der
US 6,281,715 B1 , in derUS 6,288,581 B1 und in derUS/2004/0124888 A1 -
2 stellt die Treiberschaltung derUS 6,281,715 B1 dar. Die Anordnung umfasst eine Stromumlenkschaltung201 (in ähnlicher Weise wie die herkömmliche Treiberschaltung der1 ) zusammen mit einer Pre-Emphasis-Schaltung, um die Treibereigenschaften der Treiberschaltung zu verbessern. Die Pre-Emphasis-Schaltung umfasst Transistoren M25, M26, M27 und M28, Inverter IV2, IV3, IV4 und IV5 und ein exklusives NOR-Gatter XNOR. Eine Wahrheitstabelle für ein XOR und ein XNOR ist im Folgenden dargestellt:Input a Input b XOR XNOR 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1 - Demnach könnte man denken, dass der Signalpegel aufgrund der Inverter IV2, IV3 und IV4 bei einem Eingang A des exklusiven NOR-Gatters XNOR immer dem Gegenteil desjenigen eines Eingangs B entsprechen würde (was immer für eine Null am Ausgang sorgen würde). Die Inverter IV2, IV3 und IV4 weisen jedoch eine Laufzeit auf. Daher benötigt das Eingangssignal IN für einen Weg durch die Inverter IV2, IV3 und IV4 länger, um an dem Eingang B anzukommen, als das Eingangssignal IN benötigt, um an dem Eingang A anzukommen. Daher weisen die Eingänge A und B des XNOR-Gatters Signale auf, welche für eine kurze Zeitspanne während jedes Schaltübergangs der Schalter M21 bis M24 denselben Signalpegel aufweisen. Wenn dies der Fall ist, weist der Ausgang des XNORs einen hohen Pegel auf, wodurch die Transistoren M25 und M27 durchgeschaltet werden.
-
3 stellt eine vereinfachte Darstellung eines Zeitablaufs der Signalisierung in2 dar. In3 sind die Signale IN (Eingangssignal), IDELAY (Ausgang des Inverters IV4) und IXNOR (Ausgang des XNORs) über der Zeit dargestellt. Man kann der3 entnehmen, dass zwischen t1 und t2 und zwischen t3 und t4 IN und IDELAY gleich sind, was einen hohen Pegel am Ausgang IXNOR erzeugt. Die Perioden zwischen t1 und t2 und zwischen t3 und t4 entsprechen dem Pre-Emphasis-Puls. - Daher wird bei der Anordnung der
US 6,281,715 B1 , welche in2 und3 dargestellt ist, und auch bei anderen bekannten Anordnungen ein zusätzlicher Strompuls während einer Signalübertragung in die Treiberstufe injiziert, und dies erfüllt die Pre-Emphasis-Anforderungen. Die Anordnung umfasst jedoch ein Schalten der Stromquellen bei jedem Übergang, was eine Menge an Schaltrauschen bei der benachbarten Vorspannschaltung bzw. Biasschaltung verursacht. Dies ist umso problematischer, wenn eine gleichphasig rückgekoppelte Schaltung in der LVDS-Treiberstufe implementiert ist. - Zusammenfassung der Erfindung
- Es ist eine Aufgabe der Erfindung, einen LVDS-Treiber und ein Verfahren zur Erzeugung einer differenziellen Ausgangspannung bereitzustellen, welche die Probleme der oben beschriebenen bekannten Anordnungen verringern oder im Wesentlichen überwinden.
- Gemäß einem ersten Aspekt der Erfindung wird ein differenzieller Niederspannungssignalisierungstreiber (LVDS-Treiber) bereitgestellt, welcher derart ausgestaltet ist, dass er ein Eingangssignal entgegennimmt, welches zwischen Spannungspegeln 1 und 0 schaltet, wobei der Treiber umfasst:
einen Pre-Emphasis-Block, um ein Pre-Emphasis-Signal zu erzeugen, wobei das Pre-Emphasis-Signal einen ersten Spannungspegel für eine Zeitperiode T1 nach jedem Umschalten des Eingangssignals von 1 auf 0 oder von 0 auf 1 und einen zweiten Spannungspegel zu allen anderen Zeiten aufweist;
ein differenzielles Ausgangspaar, um eine differenzielle Ausgangspannung über einem Lastwiderstand zu erzeugen;
eine Treiberschaltung, welche zwei parallele Zweige umfasst, wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaars verbunden ist und wobei jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt,
wobei der LVDS-Treiber derart ausgestaltet ist,
dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und
dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wobei eine differenzielle Ausgangspannung über dem differenziellen Ausgangspaar erzeugt wird und dass sonst nur ein Teil des Gesamtstroms, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch die differenzielle Ausgangspannung über dem differenziellen Ausgangspaar verringert wird. - Da der Strom, welcher durch den Lastwiderstand fließt, (und damit die differenzielle Ausgangspannung über dem Lastwiderstand) während T1 größer als zu allen anderen Zeitpunkten ist, erzeugt dies den erforderlichen Pre-Emphasis-Puls bei der differenziellen Ausgangspannung. Da jedoch der Gesamtstrom durch den Treiber zu allen Zeiten konstant ist, wobei ein Teil des Stroms an dem Lastwiderstand während Perioden, in welchen der Pre-Emphasis-Puls nicht vorhanden ist, vorbeigeleitet wird, wird das Problem des Schaltrauschens minimiert.
- Bei einer Ausführungsform umfasst der Pre-Emphasis-Block: eine Verzögerungsschaltung, welche derart ausgestaltet ist, dass sie das Eingangssignal entgegennimmt und ein verzögertes Eingangssignal erzeugt; und eine Logikschaltung, welche mit der Verzögerungsschaltung gekoppelt ist und derart ausgestaltet ist, dass sie das Eingangssignal und das verzögerte Eingangssignal entgegennimmt, wobei der Ausgang der Logikschaltung das Pre-Emphasis-Signal ist, welches einen ersten Spannungspegel für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 0 nach 1 oder von 0 nach 1 und einen zweiten Spannungspegel für alle anderen Zeitpunkte aufweist.
- Bei dieser Ausführungsform kann die Logikschaltung eine exklusive ODER-Schaltung umfassen. Alternativ kann die Logikschaltung eine exklusive NOR-Schaltung umfassen.
- Bei dieser Ausführungsform kann die Verzögerungsschaltung mehrere Inverter umfassen.
- Wenn eine exklusive ODER-Schaltung in der Logikschaltung eingesetzt wird, umfassen die mehreren Inverter typischerweise eine ungerade Anzahl von Invertern, wohingegen, wenn eine exklusive NOR-Schaltung in der Logikschaltung eingesetzt wird, die mehreren Inverter typischerweise eine ungerade Anzahl von Invertern umfassen.
- Die Anzahl der Inverter kann für die erwünschte Verzögerung in dem Verzögerungsblock geeignet gewählt werden. Das Ausmaß der Verzögerung in dem Verzögerungsblock bestimmt die Zeitperiode T1 und bestimmt daher, welchen Anteil T1 an jedem Taktzyklus des Eingangssignals aufweist.
- Bei einer Anordnung umfasst die Verzögerungsschaltung drei Inverter und die Logikschaltung umfasst eine exklusive ODER-Schaltung. Bei dieser Anordnung ist der Ausgang des Verzögerungsblocks (welcher das Pre-Emphasis-Signal ist) für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals 0 und zu allen anderen Zeitpunkten ist der Ausgang des Verzögerungsblocks 1.
- Bei einer Ausführungsform fließt während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, von dem im Betrieb befindlichen Zweig der Treiberschaltung durch den Lastwiderstand zu dem nicht im Betrieb befindlichen Zweig der Treiberschaltung.
- Bei dieser Ausführungsform fließt vorzugsweise zu allen anderen Zeitpunkten ein Teil des Gesamtstroms, welcher durch die Treiberschaltung fließt, von dem im Betrieb befindlichen Zweig der Treiberschaltung durch den Lastwiderstand zu dem nicht im Betrieb befindlichen Zweig der Treiberschaltung, und der Rest des Stroms fließt durch den nicht im Betrieb befindlichen Zweig der Treiberschaltung, wobei der Lastwiderstand umgegangen wird.
- Daher fließt während T1 der gesamte Strom durch den Lastwiderstand, wohingegen zu allen anderen Zeitpunkten ein Teil des Stroms nur durch den nicht im Betrieb befindlichen Zweig fließt, wobei der Lastwiderstand umgegangen wird.
- Bei einer Anordnung befindet sich ein Zweig im Betrieb, wenn das Eingangssignal 1 ist und der andere Zweig befindet sich im Betrieb, wenn das Eingangssignal 0 ist. Daher schaltet das Eingangssignal zwischen 0 und 1, wobei die zwei Zweige der Treiberschaltung abwechselnd der im Betrieb befindliche Zweig sind.
- Vorzugsweise umfasst jeder Zweig der Treiberschaltung ein erstes Widerstandelement parallel mit einem zweiten Widerstandelement.
- Bei einer Ausführungsform ist das erste Widerstandelement in jedem Zweig ein Transistor. Das erste Widerstandelement in jedem Zweig kann ein PMOS-Transistor sein. Bei einer Ausführungsform ist das zweite Widerstandelement in jedem Zweig ein Transistor.
- Das zweite Widerstandelement in jedem Zweig wird vorzugsweise durch das Pre-Emphasis-Signal gesteuert, so dass während T1 das zweite Widerstandelement in jedem Zweig abgeschaltet und zu allen anderen Zeitpunkten das zweite Widerstandelement in jedem Zweig durchgeschaltet ist.
- Bei einer Ausführungsform umfasst jeder Zweig der Treiberschaltung ein drittes Widerstandelement in Reihe mit der Parallelschaltung aus dem ersten und dem zweiten Widerstandelement. In einem Fall ist das dritte Widerstandelement in jedem Zweig ein Transistor. Das dritte Widerstandelement in jedem Zweig kann ein NMOS-Transistor sein.
- Das dritte Widerstandelement in dem ersten Zweig wird vorzugsweise durch das Eingangssignal gesteuert, und das dritte Widerstandelement in dem zweiten Zweig wird vorzugsweise durch ein Signal gesteuert, welches gegenüber dem Eingangssignal genau gegenphasig ist.
- Daher ist während T1 nur der im Betrieb befindliche Zweig durchgeschaltet. Daher fließt der gesamte Strom durch den im Betrieb befindlichen Zweig zu dem Lastwiderstand und durch das dritte Widerstandelement des nicht im Betrieb befindlichen Zweigs. Zu allen anderen Zeitpunkten ist der im Betrieb befindliche Zweig durchgeschaltet, aber das zweite Widerstandelement in dem nicht im Betrieb befindlichen Zweig ist auch durchgeschaltet. Daher kann ein Teil des Stroms durch das zweite Widerstandelement in dem nicht im Betrieb befindlichen Zweig fließen; dieser Stromanteil wird von dem Lastwiderstand abgeleitet, was bedeutet, dass die differenzielle Ausgangspannung im Vergleich zu der differenziellen Ausgangspannung während T1 verringert ist.
- Wenn das zweite Widerstandelement ein Transistor ist, kann das Pre-Emphasis-Signal, welches durch den Verzögerungsblock erzeugt wird, an das Gate des Transistors angelegt werden, so dass der Transistor abhängig davon, ob das Pre-Emphasis-Signal 1 oder 0 ist, durch- oder abschaltet.
- Das erste Widerstandelement in dem ersten Zweig wird vorzugsweise durch das Eingangssignal gesteuert, und das erste Widerstandelement in dem zweiten Zweig wird vorzugsweise durch ein Signal gesteuert, welches genau gegenphasig gegenüber dem Eingangssignal ist.
- Daher ist, wenn das Eingangssignal 1 ist, das erste Widerstandelement in dem ersten Zweig durchgeschaltet und das erste Widerstandelement in dem zweiten Zweig abgeschaltet. Wenn das Eingangssignal 0 ist, ist das erste Widerstandelement in dem ersten Zweig abgeschaltet und das erste Widerstandelement in dem zweiten Zweig durchgeschaltet.
- Die Treiberschaltung kann darüber hinaus eine Konstantstromquelle umfassen, welche mit einer Spannungsversorgung gekoppelt ist. Der Gesamtstrom durch beide Zweige (welcher der Konstantstrom sein kann, der durch die Konstantstromquelle zugeführt wird) ist konstant.
- Bei einer Ausführungsform ist das dritte Widerstandelement zwischen den einen Ausgang des differenziellen Ausgangspaars und Masse gekoppelt, und die zwei parallel angeordneten Widerstandelemente sind zwischen dem einen Ausgang des differenziellen Ausgangspaars und die Konstantstromquelle gekoppelt.
- Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zur Erzeugung einer differenziellen Ausgangspannung entsprechend einem Eingangssignal bereitgestellt, welches zwischen Spannungspegeln 1 und 0 schaltet, aber einen Pre-Emphasis-Puls nach jedem Schalten des Eingangssignals von 0 nach 1 oder von 0 nach 1 aufweist, wobei das Verfahren die Schritte umfasst:
Erzeugen eines Pre-Emphasis-Signals, welches einen ersten Spannungspegel für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 0 nach 1 oder von 0 nach 1 und einen zweiten Spannungspegel für alle anderen Zeitpunkte aufweist;
Bereitstellen eines differenziellen Ausgangspaars, um eine differenzielle Ausgangspannung zu erzeugen;
Bereitstellen einer Treiberschaltung, welche zwei parallele Zweige umfasst, wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaars verbunden ist und wobei jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt;
Steuern des Stroms, welcher durch die Treiberschaltung fließt, so dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch eine differenzielle Ausgangspannung über dem differenziellen Ausgangspaar erzeugt wird, und dass zu allen anderen Zeitpunkten nur ein Teil des Gesamtstroms, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch die differenzielle Ausgangspannung über dem differenziellen Ausgangspaar verringert wird;
Ausgeben einer differenziellen Ausgangspannung bei dem differenziellen Ausgangspaar, wobei die differenzielle Ausgangspannung dem Eingangssignal entspricht aber einen Pre-Emphasis-Puls nach jedem Schalten des Eingangssignals von 0 nach 1 oder von 0 nach 1 aufweist. - Merkmale, welche im Bezug auf den ersten Aspekt der Erfindung beschrieben sind, sind auch bezüglich des zweiten Aspekts der Erfindung anwendbar, und Merkmale, welche im Bezug auf den zweiten Aspekt der Erfindung beschrieben sind, sind auch bezüglich des ersten Aspekts der Erfindung anwendbar.
- Kurze Beschreibung der Zeichnungen
- Die bekannten Anordnungen sind bereits mit Bezug auf die beigefügten
1 bis3 beschrieben worden. -
1 ist eine Darstellung einer bekannten LVDS-Treiberschaltung ohne Pre-Emphasis; -
2 ist eine Darstellung einer bekannten LVDS-Treiberschaltung mit Pre-Emphasis; und -
3 ist eine vereinfachte Darstellung eines Zeitverhaltens der Signale der2 . - Im Folgenden werden beispielhafte Ausführungsformen der Erfindung mit Bezug auf die beigefügten
4 und5 beschrieben. -
4 ist eine Darstellung einer LVDS-Treiberschaltung gemäß einer erfindungsgemäßen Ausführungsform; und -
5 ist eine grafische Darstellung einer Spannung über der Zeit für Spannungen an verschiedenen Punkten in der Schaltung der4 . - Detaillierte Beschreibung bevorzugter Ausführungsformen
-
4 stellt eine LVDS-Treiberschaltung gemäß einer erfindungsgemäßen Ausführungsform dar. Die Schaltung umfasst eine LVDS-Treiberschaltung mit einer Stromquelle (dargestellt mit Bezugszeichen401 ), zwei Elemente, welche als Widerstände agieren, um die Stromaufteilung zu steuern, (dargestellt als403a und403b ) und einen Verzögerungsblock, um den Pre-Emphasis-Puls zu erzeugen (dargestellt durch Bezugszeichen405 ). - Die LVDS-Treiberschaltung
401 umfasst eine Konstantgleichstromquelle407 , welche mit einer Spannungsversorgung VDD gekoppelt ist, zwei PMOS(„P-Channel Metal Oxide Semiconductor")-Schalter409a und409b , zwei NMOS(„N-Channel Metal Oxide Semiconductor")-Schalter411a und411b und einen Widerstand413 , welcher mit Masse gekoppelt ist. Der PMOS409a und der NMOS411a befinden sich in einem Zweig A der Treiberschaltung, und der PMOS409b und der NMOS411b befinden sich in einem Zweig B der Treiberschaltung. Der PMOS409a wird durch einen Eingang Vp+ gesteuert, der PMOS409b wird durch einen Eingang Vp– (welcher immer den entgegengesetzten Signalpegel zu Vp+ aufweist) gesteuert, der NMOS411a wird durch einen Eingang Vn– gesteuert und der NMOS411b wird durch einen Eingang Vn+ (welcher immer den entgegengesetzten Signalpegel zu Vn– aufweist) gesteuert. Die Differenz bei den Ausgangssignalen OUT+ und OUT– (differenzielle Ausgangspannung VOD) bildet das differenzielle Signalpaar. - Die LVDS-Treiberschaltung umfasst auch zwei Elemente, welche als Widerstände agieren, um die Stromaufteilung zwischen den Zweigen A und B zu steuern. Ein Widerstand
403a befindet sich in dem Zweig A und ist parallel zu dem PMOS409a angeordnet, und ein Widerstand403b befindet sich in dem Zweig B und ist parallel zu dem PMOS409b angeordnet. Die beiden Widerstände403a und403b werden durch ein Eingangssignal pre_em_plse gesteuert, welches im Folgenden beschrieben wird. In4 sind die Widerstände403a und403b als Transistoren dargestellt, aber es soll darauf hingewiesen werden, dass jedes Widerstandelement, welches von einem externen Signal durch- und abgeschaltet werden kann, stattdessen eingesetzt werden könnte. - Der Verzögerungsblock
405 stellt den Pre-Emphasis-Puls bereit und arbeitet in einer ähnlichen Weise wie der im Bezug auf2 beschriebene (außer dass das Gatter ein XOR statt eines XNOR ist). Der Verzögerungsblock405 umfasst einen Eingang Vn+ (welcher das Signal ist, das mit einer Pre-Emphasis durch den LVDS-Treiber zu übertragen ist), welcher zu zwei Eingängen A und B eines XOR-Gatters415 geführt wird. Der Eingang Vn+ ist direkt mit dem Eingang A verbunden, und der Eingang Vn+ ist über Inverter417 ,419 ,421 mit dem Eingang B verbunden. Daher sorgen die Inverter417 ,419 und421 für eine Verzögerung bezüglich des Eingangssignals B relativ zu dem Eingangssignal A, wodurch der notwendige Pre-Emphasis-Puls bereitgestellt wird. (In4 sind drei Inverter dargestellt, aber es soll darauf hingewiesen werden, dass irgendeine geeignete Anzahl von Invertern eingesetzt werden könnte, um die Verzögerung und damit den Anteil jedes Zyklus, welcher dem Pre-Emphasis-Puls entspricht, zu steuern. Wenn eine ungerade Anzahl von den Invertern eingesetzt wird, sollte ein XOR-Gatter verwendet werden, wohingegen, wenn eine gerade Anzahl von Invertern eingesetzt wird, ein XNOR-Gatter verwendet werden sollte.) Der Ausgang des XOR-Gatters415 steuert die Widerstände403a und403b . - Im Folgenden wird eine allgemeine Beschreibung eines Betriebs der Anordnung der
4 gegeben. Nach einem Wechsel an Eingang Vn+ weist der Ausgang des XOR-Gatters415 (welcher das Signal pre_em_plse ist) für eine kurze Dauer T1 einen niedrigen Pegel auf, und dieses führt zu einem Pre-Emphasis-Puls. Nach der kurzen Dauer T1 kehrt der Ausgang des XOR-Gatters zu einem hohen Pegel zurück. Dies geschieht in exakt derselben Weise wie bei der Anordnung der2 , außer der Tatsache, dass das Gatter ein XOR (statt eines XNOR) ist, so dass pre_em_plse für den größten Teil des Zyklus einen hohen Pegel und nur für einen kleinen Anteil jedes Zyklus einen niedrigen Pegel aufweist. Wenn das Signal pre_em_plse einen hohen Pegel aufweist, schaltet dies die Elemente403a und403b durch. Dies beeinflusst den Strom, welcher aktuell durch den Lastwiderstand fließt (und damit die Ausgangspannung VOD), da der Strom nun zwischen den zwei Zweigen aufgeteilt wird. - Im Folgenden wird eine detailreichere Beschreibung des Betriebs der Anordnung der
4 gegeben. Man kann die Beschreibung in zwei Abschnitte aufteilen: wenn das pre_em_plse einen niedrigen Pegel aufweist (direkt nach jedem Wechsel) und wenn das pre_em_plse einen hohen Pegel aufweist (für den Rest des Taktpulses). - Wenn das pre_em_plse einen niedrigen Pegel aufweist, sind die Elemente
403a und403b abgeschaltet. Wenn Vp+ einen niedrigen Pegel aufweist, ist der Zweig A durchgeschaltet. Daher fließt der gesamte Strom von der Stromquelle407 durch den PMOS409a , durch den Lastwiderstand RL und durch den NMOS411b . Dies erzeugt einen Spannungsabfall zwischen OUT+ (hoher Pegel) und OUT– (niedriger Pegel). Wenn auf der anderen Seite Vp– einen niedrigen Pegel aufweist, ist der Zweig B durchgeschaltet. Daher fließt der Gesamtstrom von der Stromquelle407 durch den PMOS409b , durch den Lastwiderstand RL und durch den NMOS411a . Dies erzeugt einen Spannungsabfall zwischen OUT– (hoher Pegel) und OUT+ (niedriger Pegel). Daher fließt, wenn das pre_em_plse einen niedrigen Pegel aufweist, der Strom von der Stromquelle407 entweder vollständig durch den Zweig A oder vollständig durch den Zweig B abhängig davon, welcher Zweig sich im Betrieb befindet. - Wenn das pre_em_plse einen hohen Pegel aufweist, werden nun die Elemente
403a und403b durchgeschaltet. Wenn Vp+ einen niedrigen Pegel aufweist, ist der Zweig A durchgeschaltet, so dass der PMOS409a , das Element403a und das Element403b alle durchgeschaltet sind. Daher wird der Strom zwischen dem Zweig A (wobei er durch den PMOS409a und das parallel liegende Elemente403a , den Lastwiderstand RL und den NMOS411b fließt) und dem Zweig B (wobei er durch das Element403b und den NMOS411b fließt) aufgeteilt. Daher wird der aktuelle Strom durch den Lastwiderstand RL verringert, so dass ein Spannungsabfall zwischen OUT+ (hoher Pegel) und OUT– (niedriger Pegel) erzeugt wird, aber dieser Spannungsabfall ist geringer als während des Pre-Emphasis-Pulses, da ein Teil des Stromes durch den Zweig B fließt, wodurch der Lastwiderstand RL umgangen wird. In ähnlicher Weise wird, wenn Vp– einen niedrigen Pegel aufweist, der Zweig B durchgeschaltet, so dass der PMOS409b , das Element403b und das Elemente403a alle durchgeschaltet sind. Daher wird der Strom zwischen dem Zweig B (wobei er durch den PMOS409b und das parallel liegende Elemente403b , den Lastwiderstand RL und den NMOS411a fließt) und dem Zweig A (wobei er durch das Element403a und den NMOS411a fließt) aufgeteilt. Daher ist der aktuelle Strom durch den Lastwiderstand RL verringert, so dass es einen Spannungsabfall zwischen OUT– (hoher Pegel) und OUT+ (niedriger Pegel) gibt, aber dieser Spannungsabfall ist geringer als während des Pre-Emphasis-Pulses, da ein Teil des Stromes durch den Zweig A fließt, wodurch der Lastwiderstand RL umgangen wird. - Wenn pre_em_plse einen hohen Pegel aufweist, wird daher die differenzielle Ausgangspannung VOD verringert, da der Strom von der Stromquelle
407 nicht vollständig entweder durch den Zweig A oder den Zweig B fließt, da er sich zwischen den zwei Zweigen aufteilt. Der Anteil des Stroms durch A gegenüber dem Anteil des Stroms durch B und damit der tatsächliche Spannungsabfall zwischen OUT+ und OUT– hängt von den Werten der Widerstandelemente403a und403b ab. -
5 ist eine Darstellung eines Zeitverhaltens von verschiedenen Signalen in der Anordnung der4 . In5(a) sind die Signale Vn+ und Vn– dargestellt. In5(b) ist die differenzielle Ausgangspannung VOD dargestellt. In5(c) sind die Signale OUT+ und OUT– dargestellt. In5(d) ist das Signal pre_em_plse dargestellt. - Bei diesem Beispiel schaltet Vn+ gleichmäßig zwischen einem hohen und einem niedrigen Zustand bzw. Wert und bildet in diesem Fall eine Rechteckwelle, wie es in
5(a) dargestellt ist. (Natürlich ist Vn+ genau das Signal, welches mit Pre-Emphasis zu übertragen ist, obwohl irgendein digitales Muster abhängig von den zu übertragenden Daten gegeben sein kann.) Dieses Rechteckwellensignal wird dem Verzögerungsblock405 wie auch dem NMOS411b zugeführt. Obwohl es in5 nicht dargestellt ist, schaltet Vp+ direkt gegenphasig zu Vn+. Auch Vn– ist direkt gegenphasig zu Vn+, so dass es einen hohen Pegel aufweist, wenn Vn+ einen niedrigen Pegel aufweist und umgekehrt. Diese Rechteckwelle ist auch in5(a) dargestellt. Obwohl es in5 nicht dargestellt ist, schaltet Vp– direkt gegenphasig zu Vn–. Daher schalten die Eingänge zu dem Verzögerungsblock405 (Vn+), zu dem NMOS409b (Vp–) und zu dem NMOS411b (Vn+) zwischen einem hohen, niedrigen, hohen ... Zustand bzw. Wert während die Eingänge zu dem NMOS409a (Vp+) und zu dem NMOS411a (Vn–) zwischen einem niedrigen, hohen, niedrigen ... Zustand bzw. Wert schalten. - Das Schalten des Eingangs Vn+ bewirkt, dass der Ausgang des XOR-Gatters
415 (das Signal pre_em_plse) die Form aufweist, welche in5(d) dargestellt ist. Für eine kurze Zeitdauer T1 nach jedem Schaltübergang von Vn+ weist das Signal pre_em_plse einen niedrigen Pegel auf (zu dieser Zeit weisen die Eingänge A und B denselben Wert auf) und für den Rest jedes Zyklus weist das Signal pre_em_plse einen hohen Pegel auf (die Eingänge A und B sind unterschiedlich). - Wenn das Signal pre_em_plse für die Zeit T1 nach jedem Übergang einen niedrigen Pegel aufweist, werden die Widerstandelemente
403a und403b nicht durchgeschaltet. Daher fließt der Strom insgesamt durch den Zweig A oder insgesamt durch den Zweig B. Wenn Vp+ (und damit Vn–) einen hohen Pegel aufweist, fließt der Gesamtstrom durch409a , RL und411b . Daher weist OUT+ einen hohen Pegel auf (was bei A dargestellt ist) und OUT– weist einen niedrigeren Pegel auf als OUT+ (was bei D dargestellt ist). Wenn Vp– (und damit Vn+) einen hohen Pegel aufweist, fließt der Gesamtstrom durch409b , RL und411a . Daher weist OUT+ einen niedrigen Pegel auf (was bei B dargestellt ist) und OUT– weist einen höheren Pegel als OUT+ auf (was bei C dargestellt ist). - Wenn das Signal pre_em_plse für den Rest des Zyklus zu einem hohen Pegel zurückkehrt, kommen die Widerstandelemente
403a und403b zum Tragen. Wie vorab beschrieben ist, spaltet sich der Strom von der Stromquelle407 zwischen den Zweigen A und B auf. Dies verringert den Spannungsabfall zwischen OUT+ und OUT–, auf einen niedrigeren Wert als während des Pre-Emphasis-Pulses. - Daher tritt direkt nach jedem Schaltübergang eine Spannungsspitze an OUT+ und OUT– (entweder in der positiven oder in der negativen Richtung) auf. Dies steht mit dem kurzen Pre-Emphasis-Puls in Verbindung, so dass die Widerstandselemente
403a und403b nicht wirksam sind. Für den Rest jedes Zyklus ist die Spannungsgröße verringert, da die Widerstandelemente403a und403b nun ihre Wirkung entfalten und der Gesamtstrom, welcher durch den Lastwiderstand RL fließt, verringert ist. Die aktuelle Größe der Spannungen OUT+ und OUT– kann gesteuert werden, indem die Komponenten403a und403b entsprechend verändert werden. - Die differenzielle Ausgangspannung VOD ist die Differenz zwischen der Spannung OUT+ und der Spannung OUT– und ist in
5(b) dargestellt. Man sieht, dass die differenzielle Ausgangspannung VOD dem Eingang Vn+ entspricht, aber nun ein Pre-Emphasis umfasst. Daher wird Vn+ zuverlässiger übertragen, da der Pre-Emphasis-Puls nach jedem Schalten jede Signalverschlechterung kompensiert. - Somit ist bei der erfindungsgemäßen Anordnung der Ruhestrom in der Treiberstufe während der Pre-Emphasis- und der Nicht-Pre-Emphasis-Periode derselbe. Die differenzielle Spannungsamplitude über dem Lastwiderstand wird durch die Differenz der zwei Ströme in den Zweigen A und B gesteuert, welche wiederum durch den Übergang des anliegenden Datensignals gesteuert wird. Dies vermeidet die Probleme, welche mit Anordnungen nach dem Stand der Technik verbunden sind, wobei eine Menge Schaltrauschen bei der benachbarten Vorspannschaltung bzw. Biasschaltung auftritt.
- Zusammenfassung
- Es wird ein LVDS-Treiber bereitgestellt, welcher derart ausgestaltet ist, dass er ein Eingangssignal entgegennimmt, welches zwischen zwei Spannungspegeln schaltet. Der Treiber umfasst einen Pre-Emphasis-Block (
405 ), um ein Pre-Emphasis-Signal zu erzeugen, welches für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals einen ersten Spannungspegel und zu allen anderen Zeitpunkten einen zweiten Spannungspegel aufweist, ein differenzielles Ausgangspaar, um eine differenzielle Ausgangspannung über einem Lastwiderstand (RL) zu erzeugen; und eine Treiberschaltung (401 ), welche zwei parallele Zweige umfasst, wobei jeder Zweig mit einem Ausgang verbunden ist und wobei jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt. Der Treiber ist derart ausgestaltet, so dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch eine differenzielle Ausgangspannung erzeugt wird, und dass zu allen anderen Zeitpunkten nur ein Teil des Gesamtstromes, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch die differenzielle Ausgangspannung verringert wird. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - US 6281715 B1 [0006, 0007, 0010]
- - US 6288581 B1 [0006]
- - US 2004/0124888 A1 [0006]
Claims (12)
- „Low Voltage Differential Signalling" (LVDS)-Treiber welcher derart ausgestaltet ist, dass er ein Eingangssignal entgegennimmt, welches zwischen Spannungspegeln 1 und 0 schaltet, wobei der Treiber umfasst: einen Pre-Emphasis-Block, um ein Pre-Emphasis-Signal zu erzeugen, wobei das Pre-Emphasis-Signal für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 einen ersten Spannungspegel und für alle anderen Zeitpunkte einen zweiten Spannungspegel aufweist; ein differenzielles Ausgangspaar, um eine differenzielle Ausgangspannung über einem Lastwiderstand zu erzeugen; eine Treiberschaltung, welche zwei parallele Zweige umfasst, wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaares verbunden ist und jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt, wobei der LVDS-Treiber derart ausgestaltet ist, dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wobei eine differenzielle Ausgangspannung über dem differenziellen Ausgangspaar erzeugt wird, und dass während aller anderen Zeitpunkte nur ein Teil des Gesamtstroms, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch die differenzielle Ausgangspannung über dem differenziellen Ausgangspaar verringert wird.
- LVDS-Treiber nach Anspruch 1, dadurch gekennzeichnet, dass der Pre-Emphasis-Block umfasst: eine Verzögerungsschaltung, welche derart ausgestaltet ist, dass sie das Eingangssignal entgegennimmt und ein verzögertes Eingangssignal erzeugt; und eine Logikschaltung, welche mit der Verzögerungsschaltung gekoppelt ist und derart ausgestaltet ist, dass sie das Eingangssignal und das verzögerte Eingangssignal entgegennimmt, wobei der Ausgang der Logikschaltung das Pre-Emphasis-Signal ist, welches für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 0 nach 1 oder von 0 nach 1 einen ersten Spannungspegel und zu allen anderen Zeitpunkten einen zweiten Spannungspegel aufweist.
- LVDS-Treiber nach Anspruch 2, dadurch gekennzeichnet, dass die Logikschaltung eine exklusive ODER-Schaltung umfasst.
- LVDS-Treiber nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Verzögerungsschaltung mehrere Inverter umfasst.
- LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass während der Zeitperiode T1 der Gesamtstrom, welcher durch die Treiberschaltung fließt, von dem im Betrieb befindlichen Zweig der Treiberschaltung durch den Lastwiderstand zu dem nicht im Betrieb befindlichen Zweig der Treiberschaltung fließt.
- LVDS-Treiber nach Anspruch 5, dadurch gekennzeichnet, dass zu allen anderen Zeitpunkten ein Teil des Stroms, welcher durch die Treiberschaltung fließt, von dem im Betrieb befindlichen Zweig der Treiberschaltung durch den Lastwiderstand zu dem nicht im Betrieb befindlichen Zweig der Treiberschaltung fließt, und dass der restliche Strom durch den nicht im Betrieb befindlichen Zweig der Treiberschaltung fließt, wobei der Lastwiderstand umgangen wird.
- LVDS-Treiber nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass sich ein Zweig im Betrieb befindet, wenn das Eingangssignal 1 ist, und dass sich der andere Zweig im Betrieb befindet, wenn das Eingangssignal 0 ist.
- LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jeder Zweig der Treiberschaltung ein erstes Widerstandelement parallel mit einem zweiten Widerstandelement umfasst.
- LVDS-Treiber nach Anspruch 8, dadurch gekennzeichnet, dass das zweite Widerstandelement in jedem Zweig durch das Pre-Emphasis-Signal gesteuert ist, so dass während T1 das zweite Widerstandelement in jedem Zweig abgeschaltet ist und dass zu allen anderen Zeitpunkten das zweite Widerstandelement in jedem Zweig durchgeschaltet ist.
- LVDS-Treiber nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass jeder Zweig der Treiberschaltung ein drittes Widerstandelement in Reihe mit dem parallel angeordneten ersten und zweiten Widerstandelement umfasst.
- LVDS-Treiber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Treiberschaltung eine Konstantstromquelle umfasst, welche mit einer Spannungsversorgung gekoppelt ist.
- Verfahren zum Erzeugen einer differenziellen Ausgangspannung, welche einem Eingangssignal entspricht, welches zwischen Spannungspegeln 1 und 0 schaltet, aber einen Pre-Emphasis-Puls nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 umfasst, wobei das Verfahren die Schritte umfasst: Erzeugen eines Pre-Emphasis-Signals, welches für eine Zeitperiode T1 nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 einen ersten Spannungspegel und zu allen anderen Zeitpunkten einen zweiten Spannungspegel aufweist; Bereitstellen eines differenziellen Ausgangspaars, um eine differenzielle Ausgangspannung zu erzeugen; Bereitstellen einer Treiberschaltung, welche parallel zwei Zweige umfasst, wobei jeder Zweig mit einem Ausgang des differenziellen Ausgangspaars verbunden ist und wobei jeder Zweig derart ausgestaltet ist, dass er das Pre-Emphasis-Signal entgegennimmt; Steuern des Stroms, welcher durch die Treiberschaltung strömt, so dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, konstant ist, und dass der Gesamtstrom, welcher durch die Treiberschaltung fließt, während der Zeitperiode T1, durch den Lastwiderstand fließt, wodurch eine differenzielle Ausgangspannung über dem differenziellen Ausgangspaar erzeugt wird, und dass zu allen anderen Zeitpunkten nur ein Teil des Gesamtstroms, welcher durch die Treiberschaltung fließt, durch den Lastwiderstand fließt, wodurch die differenzielle Ausgangspannung über dem differenziellen Ausgangspaar verringert wird; Ausgeben einer differenziellen Ausgangspannung an dem differenziellen Ausgangspaar, wobei die differenzielle Ausgangspannung dem Eingangssignal entspricht aber einen Pre-Emphasis-Puls nach jedem Schalten des Eingangssignals von 1 nach 0 oder von 0 nach 1 umfasst.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/SG2005/000377 WO2007053111A1 (en) | 2005-11-04 | 2005-11-04 | Low voltage differential signalling driver with pre-emphasis |
Publications (3)
Publication Number | Publication Date |
---|---|
DE112005003742T5 true DE112005003742T5 (de) | 2008-09-11 |
DE112005003742B4 DE112005003742B4 (de) | 2012-01-05 |
DE112005003742B9 DE112005003742B9 (de) | 2012-11-29 |
Family
ID=36636286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005003742T Expired - Fee Related DE112005003742B9 (de) | 2005-11-04 | 2005-11-04 | LVDS-Treiber mit Pre-Emphasis |
Country Status (3)
Country | Link |
---|---|
US (1) | US7667502B2 (de) |
DE (1) | DE112005003742B9 (de) |
WO (1) | WO2007053111A1 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI382383B (zh) * | 2007-03-22 | 2013-01-11 | Novatek Microelectronics Corp | 用於顯示器之時序控制器的差動訊號輸出電路 |
JP5268412B2 (ja) * | 2008-04-22 | 2013-08-21 | 株式会社日立製作所 | 出力ドライバ回路装置 |
US20090289668A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Output driver circuit for an integrated circuit |
US8179952B2 (en) | 2008-05-23 | 2012-05-15 | Integrated Device Technology Inc. | Programmable duty cycle distortion generation circuit |
US8194721B2 (en) * | 2008-05-23 | 2012-06-05 | Integrated Device Technology, Inc | Signal amplitude distortion within an integrated circuit |
US8259888B2 (en) * | 2008-05-23 | 2012-09-04 | Integrated Device Technology, Inc. | Method of processing signal data with corrected clock phase offset |
US7944252B1 (en) * | 2009-11-05 | 2011-05-17 | Texas Instruments Incorporated | High performance LVDS driver for scalable supply |
US8446168B2 (en) * | 2010-12-14 | 2013-05-21 | Qualcomm, Incorporated | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers |
US8542039B2 (en) * | 2011-11-11 | 2013-09-24 | Qualcomm Incorporated | High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications |
US8816726B1 (en) * | 2013-05-07 | 2014-08-26 | Via Technologies, Inc. | Differential signaling driver |
US11233506B1 (en) * | 2020-07-28 | 2022-01-25 | Qualcomm Incorporated | Hybrid driver with a wide output amplitude range |
US11378992B2 (en) | 2020-07-28 | 2022-07-05 | Qualcomm Incorporated | Hybrid voltage regulator with a wide regulated voltage range |
TWI769851B (zh) * | 2020-07-28 | 2022-07-01 | 美商高通公司 | 具有寬輸出振幅範圍的混合驅動器 |
US20220278685A1 (en) * | 2021-03-01 | 2022-09-01 | Semiconductor Components Industries, Llc | Pre-emphasis buffer systems and related methods |
DE102021133933A1 (de) | 2021-12-20 | 2023-06-22 | Endress+Hauser Flowtec Ag | Signal-Übertragungssystem |
CN114880263B (zh) * | 2022-01-28 | 2023-04-14 | 上海先楫半导体科技有限公司 | 一种预加重电路及低压差分信号驱动器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19919140B4 (de) * | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
US6246870B1 (en) | 1998-04-30 | 2001-06-12 | Ericsson Inc. | Tariff management apparatus and methods for multiple-mode communications terminals |
US6246270B1 (en) * | 1998-07-02 | 2001-06-12 | Altera Corporation | Innovated AC kicker for high speed low voltage swing differential output buffer with temperature compensation |
JP3498042B2 (ja) * | 2000-06-05 | 2004-02-16 | Necエレクトロニクス株式会社 | 電子機器及びそれを備えた電子機器システム |
US6288581B1 (en) * | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
US6847232B2 (en) | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
DE60218192T2 (de) | 2002-12-23 | 2007-11-22 | Alcatel Lucent | LVDS-Treiber mit Vorverzerrung |
JP4756965B2 (ja) * | 2005-09-13 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
US7256626B2 (en) * | 2005-11-22 | 2007-08-14 | United Microelectronics Corp. | Low-voltage differential signal driver with pre-emphasis circuit |
-
2005
- 2005-11-04 US US12/092,556 patent/US7667502B2/en not_active Expired - Fee Related
- 2005-11-04 DE DE112005003742T patent/DE112005003742B9/de not_active Expired - Fee Related
- 2005-11-04 WO PCT/SG2005/000377 patent/WO2007053111A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2007053111A1 (en) | 2007-05-10 |
DE112005003742B9 (de) | 2012-11-29 |
US7667502B2 (en) | 2010-02-23 |
DE112005003742B4 (de) | 2012-01-05 |
US20090045852A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005003742B9 (de) | LVDS-Treiber mit Pre-Emphasis | |
DE60106541T2 (de) | LVDS Schaltungen, die für die Stromversorgung in Serie geschaltet sind | |
DE19922354C2 (de) | LVDS-Treiber für Backplane-Anwendungen | |
DE60009322T2 (de) | Ausgangspuffer mit Konstantschaltstrom | |
EP0583298B1 (de) | Logikschaltung für asynchrone schaltungen mit n-kanal-logikblock und dazu inversem p-kanal-logikblock | |
DE102008009950B4 (de) | Schaltkreis und Verfahren zum Umwandeln eines einendigen Signals in gedoppelte Signale | |
DE2643020A1 (de) | Schmitt-trigger | |
DE10212950B4 (de) | Pegelwandler, Signalwandlungsvorrichtung und Signalwandlungsverfahren | |
DE19951620B4 (de) | Differentialverstärkerschaltung | |
EP0957582B1 (de) | Schaltungsanordnung zur Erzeugung komplementärer Signale | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE19743298C2 (de) | Impulsformerschaltung | |
EP0778673A1 (de) | Integrierte Schaltung mit programmierbarem Pad-Treiber | |
EP0176908B1 (de) | UND-Gatter für ECL-Schaltungen | |
EP0763916A2 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
DE102007043398B4 (de) | Signalübertragungsschaltung | |
EP0957583A2 (de) | Verzögerungsoptimierter Multiplexer | |
DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE19680542C2 (de) | Logiksignal-Auswahlschaltung | |
DE102004031669B3 (de) | Taktsteuerzelle | |
DE10318629A1 (de) | Pegelbestimmungsschaltung zum Bestimmen eines Logikpegels eines Eingangssignals | |
EP0985271B1 (de) | Eingangsschaltung für eine integrierte schaltung | |
DE10006144B4 (de) | Zeitgeberschaltung und Verfahren zur Erzeugung einer Zeitsteuerung für ein Halbleiterprüfsystem | |
DE102013107620B4 (de) | Architektur für einen seriellen Übertrager mit hoher Geschwindigkeit | |
EP0848500B1 (de) | Parallel/Seriell-Wandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120406 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |