DE1078791B

DE1078791B - Umsetzer zur Umwandlung der bei serienmaessig erfolgenden binaeren Additionen binaer-dezimal verschluesselter Zahlen in rein binaerer Form entstehenden Ergebnisse in ebenfalls binaer-dezimal verschluesselte Zahlen

Info

Publication number: DE1078791B
Application number: DEI16014A
Authority: DE
Inventors: Huberto Manuel Sierra
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1958-02-14
Filing date: 1959-02-13
Publication date: 1960-03-31
Also published as: NL236117A; FR1228115A; GB847996A; US3045914A

Description

DEUTSCHES

Die Erfindung betrifft die Umsetzung der in rein binärer Form entstehenden Ergebnisse von Additionsund Subtraktionsoperationen mit binär-dezimal verschlüsselten Werten.

Bei Anwendung des 8-, 4-, 2-, 1-Kodes werden die Regeln der einfachen binären Addition angewendet. Ist es dagegen erwünscht, die Summe in binär-dezimal verschlüsselter Form zu erhalten, treten Probleme auf, die bei der Anwendung des reinen Binärsystems nicht vorhanden sind. Unter gewissen Bedingungen ist es dann notwendig, die Summe dem Ergebnis entsprechend zu ändern. Bisher wurden hierzu Korrektionswerte unter gewissen vorherbestimmten Bedingungen zu der Summe addiert, um die binäre Summe in die binärdezimal verschlüsselte Form zu überführen. Hierzu waren jedoch einen erheblichen Aufwand verursachende und darüber hinaus die Störanfälligkeit der gesamten Maschine erhöhende zusätzliche Kreise erforderlich.

Diese Nachteile und Schwierigkeiten werden durch den Umsetzer gemäß der Erfindung dadurch vermieden, daß dieser ein Register zur Aufnahme der binären Summen sowie einen ersten von diesem Register gesteuerten UND-Kreis für die serienmäßige Überführung der im Register stehenden Summe entsprechenden Impulse auf eine erste Ergebnisleitung sowie einen zweiten von dem Register bei der Durchführung von regulären Additionen gesteuerten UND-Kreis für die serienmäßige Überführung der der im Register stehenden Summe minus 10 entsprechenden Impulse auf eine zweite Ergebnisleitung und ferner einen dritten UND-Kreis, der bei der Durchführung von regulären Additionen diejenigen Impulse, die einer Summe, deren Wert kleiner als 10 ist, entsprechen, von der ersten Ergebnisleitung einer Ausgangsleitung zuführt, sowie einen vierten UND-Kreis, der ebenfalls bei der Durchführung regulärer Additionen, die einer Summe, deren Wert größer als 9 ist, entsprechenden Impulse von der zweiten Ergebnisleitung an die Ausgangsleitung weiterleitet, enthält. Bei der Durchführung komplementärer Additionen wird dagegen der zweite UND-Kreis durch das Register gesteuert, um die der im Register stehenden Summe minus 6 entsprechenden Impulse auf die zweite Ergebnisleitung zu übertragen, und es wird ferner der dritte UND-Kreis durch das Register so gesteuert, daß er bei Vorliegen einer Summe, deren Wert größer als 15 ist, die auf der ersten Ergebnisleitung befindlichen Impulse der Ausgangsleitung zuführt, während der vierte UND-Kreis beim Vorliegen einer Summe, deren Wert größer als 16 ist, die auf der zweiten Ergebnisleitung auftretenden Impulse auf die Ausgangsleitung überträgt.

Nachstehend wird nunmehr an Hand der Zeichnung ein Ausführungsbeispiel des erfindungsgemäßen Umsetzers beschrieben.

Umsetzer
zur Umwandlung der bei serienmäßig

erfolgenden binären Additionen

binär-dezimal verschlüsselter Zahlen

in rein binärer Form entstehenden

Ergebnisse in ebenfalls binär-dezimal

verschlüsselte Zahlen

Anmelder:

IBM Deutschland
Internationale Büro-Maschinen

Gesellschaft m. b. H.,
Sindelfingen (Württ.), Tübinger Allee 49

Beanspruchte Priorität:
V. St. v. Amerika vom 14. Februar 1958

Huberto Manuel Sierra, San Jose, Calif. (V. St. Α.),
ist als Erfinder genannt worden

Die Zeichnung ist ein schematisches Blockdiagramm eines Ausführungsbeispiels des Umsetzers. Bevor in die Beschreibung der Vorrichtung eingegangen wird, sei noch darauf hingewiesen, daß die Vorrichtung in Verbindung mit einem Gerät beschrieben wird, das den achtstelligen Kode benutzt, d. h. B_s, B₀, B_x, B₁, B₂, B₆J .B₈ und B_n worin B_s das »Abstand«-Bit ist, das den Abstand zwischen zwei aufeinanderfolgenden Zeichen herstellt. B₁. ist das »Überschuß«-Bit, B₀ und B_x sind die »alphabetische-Zonens-Bits und B_t, B₂, B^ sowie B_g sind die numerischen Bits. Außerdem sei darauf hingewiesen, daß der Umsetzer die Ergebnisse von mit regulären und komplementären Werten durchgeführten Operationen in die binär-dezimal verschlüsselte Form umwandeln kann. Hierbei liegt das bei der Verwendung von regulären Werten erzielte Ergebnis bereits in binär-dezimal verschlüsselter Form vor, wenn die entstehende Summe den Wert 9 nicht überschreitet. Für den Fall, daß das Ergebnis den Wert 9 überschreitet, sind Anordnungen (im Blockdiagramm nicht gezeichnet) zum Anzeigen eines

Wenn kein Dezimal-

Zehnerübertrages

vorgesehen.

903· 768/202

übertrag bei einer regulären Additionsoperation auftritt, liegen die Ergebnisse stets in richtiger Form vor, und eine Umwandlung ist nicht mehr erforderlich.

Die Subtraktion wird durch komplementäre Addidtion ausgeführt, und in dem hier beschriebenen Ausführungsbeispiel werden der Minuend in regulärer Form und der Subtrahend als 15er-Komplement eingeführt. Außerdem wird eine »1« in das Addierwerk während des ^-Zeitraumes der niedrigsten Stelle des Minuenden und des Subtrahenden eingeführt, um den Subtrahenden in das 16er-Komplement umzuwandeln. Das Ergebnis im Addierwerk ist so gleich der binären Summe des Minuenden und des 16er-Komplements des Subtrahenden. Wenn Ergebnisse in Form des 10er-Komplements gewünscht werden, können sie in diese Form umgewandelt werden.

Bei einer komplementären Additionsoperation ist das Ergebnis nur negativ, wenn sich kein binärer Übertrag ergibt, d. h. wenn kein Übertrag während des Z?₈-Zeitraumes auftritt. Ergibt eine komplementäre Addition dagegen einen binären Übertrag, so ist das Ergebnis eine positive Zahl. Ergibt sich also kein binärer Übertrag bei einer komplementären Additionsoperation, ist das Ergebnis negativ, und es ist nötig, es in das lOer-Komplement umzuwandeln. Wenn sich ein binarer Übertrag bei komplementärer Addition ergibt, ist das Ergebnis positiv und wird, da der Minuend+(16-Subtrahend) — 16=Minuend—Subtrahend ist, immer in richtiger Form geliefert, so daß der binäre Übertrag vernachlässigt werden kann. Ergibt sich also bei einer komplementären Addition ein binärer Übertrag, wird er vernachlässigt, und eine Umwandlung des Ergebnisses ist nicht nötig.

Die folgenden Tabellen zeigen die möglichen Ergebnisse im Addierwerk zusammen mit den entsprechend gewünschten Ergebnissen unter jeder der Bedingungen: reguläre Addition — kein dezimaler Übertrag, reguläre Addition — dezimaler Übertrag, komplementäre Addition — kein binärer Übertrag, komplementäre Addition — binärer Übertrag.

Reguläre Addition

Komplementäre Addition

Addierwerk-	srgebnis	B₂	B₁	Binärer	Dezimales	Gewünschtes	Ergebnis	B₂	B₁	Dezimales
		O	O	Übertrag	Äqui valent		s B₄	0	0	Äqui valent
*B_t*	O	O	1			B	0	0	1
O	O	1	O	ja	O	0	0	1	0	0
O	O	1	1	ja	1	0	0	1	1	1
O	O	O	O	ja	2	0	0	O	0	2
O	1	O	1	ja	3	0	1	O	1	3
O	1	1	O	ja	4	0	1	1	0	4
O	1	1	1	ja	5	0	1	1	1	5
O	1	O	O	ja	6	0	1	0	0	6
O	O	O	1	ja	7	0	0	0	1	7
1	O	1	O	ja	8	1	0	O	0	8
1	1	1	1	ja	9	1	0	0	1	9
O	1	O	O	nein	-6	0	O	1	0	0
O	O	O	1	nein	-7	0	O	1	1	-9
1	O	1	O	nein	-8	0	O	0	0	-8
1	O	1	1	nein	-9	0	1	O	1	-7
1	O	O	O	nein	-10	0	1	1	0	-6
1	1	O	1	nein	-11	0	1	1	1	-5
1	1	1	O	nein	-12	0	1	0	0	-4
1	1	1	1	nein	-13	0	0	0	1	-3
1	1		nein	-14	1	0	—2
1	nein	-15	1	-1

Addierwerk-	;rgebnis	B₂	B₁	Dezimal	Dezimales	Gewünschtes	B,	B₂	S	Dezimales •A· ·
		0	0	übertrag	Äqui valent	Ergebni	0	0	B₁	Äqui valent
B₁	0	0	1			B₈	0	0	O
0	0	1	0	nein	0	0	0	1	1	0
0	0	1	1	nein	1	0	0	1	0	1
0	0	0	0	nein	2	0	1	0	1	2
0	1	0	1	nein	3	0	1	0	0	3
0	1	1	0	nein	4	0	1	1	1	4
0	1	1	1	nein	5	0	1	1	0	5
0	1	O	0	nein	6	0	0	0	1	6
0	0	0	1	nein	7	0	0	0	0	7
1	0	1	0	nein	8	1	0	0	1	8
1	O	1	1	nein	9	1	0	0	0	9
1	0	O	0	ja	10	0	0	1	1	0
1	1	0	1	ja	11	0	0	1	0	1
1	1	1	0	ja	12	0	1	0	1	2
1	1	1	1	ja	13	0	1	0	0	3
1	1	0	0	ja	14	0	1	1	1	4
1	O	0	1	ja	15	0	1	1	0	5
0	0	1	O	ja	16	0	0	0	1	6
O	O	1	1	ja	17	0	0	0	0	7
0	0		ja	18	1	1	8
0	ja	19	1	9

Aus diesen Tabellen ist das Prinzip der Umwandlungsmatrix des Ausführungsbeispiels des erfindungsgemäßen Umsetzers abzuleiten. Aus den Tabellen ist ersichtlich, daß

1. B₁ aus dem Addierwerk immer dem B₁ des gewünschten Ergebnisses entspricht (das gilt für reguläre und komplementäre Additionsoperationen, ob sich ein dezimaler oder ein binärer Übertrag ergibt),

2. bei regulärer Addition mit keinem dezimalen Übertrag oder bei komplementärer Addition mit keinem dezimalen Übertrag oder bei komplementärer Addition mit einem binären Übertrag die Stellen B₂, B₁ und B₈ des Addierwerkes immer gleich den Stellen B₂, B₁ und B₈ des gewünschten Ergebnisses sind,

3. bei regulärer Addition mit dezimalem Übertrag oder bei komplementärer Addition ohne binären Übertrag B₂ im Addierwerk immer entgegengesetzt dem B₂ des gewünschten Ergebnisses ist,

4. bei regulärer Addition mit einem dezimalen Übertrag der bei komplementärer Addition ohne binären Übertrag das gewünschte Ergebnis ein »4«-Bit enthält, wenn das Ergebnis im Addierwerk folgende Bits enthält

a) bei regulärer Addition ein »2«- und ein »4«-Bit, b)bei regulärer Addition kein »2«-, »4«- und

»8«-Bit,
c) bei komplementärer Addition ein »2«- und kein

»4«-Bit oder
d)bei komplementärer Addition kein »2«-, aber ein »4«- und ein »8 «-Bit,

5. bei regulärer Addition mit einem dezimalen Übertrag bei komplementärer Addition ohne binären

Übertrag das gewünschte Ergebnis ein »8 «-Bit enthält, wenn das Ergebnis im Addierwerk
a)bei regulärer Addition ein »2«-Bit und kein »4«- sowie kein »8«-Bit oder

b) bei komplementärer Addition ein »2«-, ein »4«- und ein »8«-Bit enthält,

Nach der Zeichnung werden binär-dezimal verschlüsselte Zahlen über die Leitungen 10 und 11 in das binäre Addierwerk 12 eingeführt. Die entstehende Summe wird nach einer kurzen Verzögerung in das Register 13 gegeben, das die Ergebnisse der Addition für einen Zeichenzeitraum speichert. Die Leitungen 14 bis 20 stehen mit dem Ausgang des Addierwerkregisters in Verbindung und zeigen durch ihren Spannungszustand die gespeicherte Summe an. Wenn die Summe ein »1«-Bit enthält, befindet sich die Spannung auf der Leitung 14 auf ihrem oberen Pegel. Ebenso befinden sich die Spannungen auf den Leitungen 15, 17 oder 19 auf ihrem oberen Pegel, wenn die Summe ein »2«-, ein »4«- oder ein »8«-Bit enthält. Wenn die Summe dagegen kein »2«-, »4«- oder »8«-Bit enthält, befinden sich die Spannungen auf den Leitungen 16, 18 und 20 auf ihrem oberen Pegel, dies ist z. B., wenn die Summe 7 (Olli) ist, für die Leitungen 14, 15, 17 und 20 der Fall.

Wie erinnerlich, gibt es bei jeder regulären oder bei jeder komplementären Addition weder einen binären noch einen dezimalen Übertrag. B₁ des Addierwerkes ist immer gleich B₁ des gewünschten Ergebnisses. Aus diesem Grunde steht die Leitung 14 mit dem einen Eingang des UND-Kreises 21 in Verbindung, dessen zweiter Eingang mit der Leitung 22 verbunden ist, auf der während jedes -S^Zeitraumes ein Impuls auftritt. Dieser !^-Impuls wird durch den Kreis 21 auf die Leitung 21, die Ausgangsleitung, entsprechend dem Ergebnis im Addierwerk weitergeleitet.

Bei regulärer Addition ohne dezimalen Übertrag oder bei komplementärer Addition mit binärem Übertrag sind B₂, B₁ und B₈ des Addierwerkes immer gleich den B₂,S₄ und B₈ des gewünschten Ergebnisses. In diesen Fällen ist keine Korrektur nötig. Die Leitungen 15, 17 und 19 stehen mit den Eingängen der drei UND-Kreise 24, 25 und 26 in Verbindung. Die Ausgänge dieser Kreise sind durch die Leitung 27, künftig als erste Ergebnisleitung bezeichnet, mit dem einen Eingang des UND-Kreises 28 verbunden. S₂-Impulse gelangen über die Leitung 29 zu dem zweiten Eingang des UND-Kreises 24. Ebenso gelangen B₄- und S₈-Impulse über die Leitungen 30 und 31 zu den zweiten Eingängen der UND-Kreise 25 und 26. Impulse von den Leitungen 15, 17 und 19 werden in den entsprechenden Kreisen 24, 25 und 26 mit B₂-, B₄- und S₈-Impulsen gemischt. Die in dem Addierwerkregister gespeicherte Summe wird so der ersten Ergebnisleitung 27 zugeführt.

Die Impulse auf der ersten Ergebnisleitung 27 werden bei regulärer Addition ohne dezimalen Übertrag und bei komplementärer Addition mit binärem Übertrag der Ausgangsleitung 23 zugeführt. Zu diesem Zweck werden die Impulse von der Leitung 27 in dem UND-Kreis 28 mit einem Impuls gemischt, der die Bezeichnung »Reguläre Addition — kein dezimaler Übertrag — komplementäre Addition — binärer Übertrag«-Impuls führt.

Bei regulären Additionsoperationen sind Anordnungen vorgesehen, die einen Spannungsanstieg auf der Leitung 32 bewirken, während bei komplementären Additionsoperationen die Spannung auf der Leitung 33 entsprechend gesteuert wird. Weitere Anordnungen verursachen einen Spannungsanstieg auf der Leitung 34 bei keinem dezimalen Übertrag, auf der Leitung 35 bei binärem Übertrag, auf der Leitung 42 bei dezimalem Übertrag und auf der Leitung 44 bei keinem binären Übertrag.

Die »Reguläre Addition — kein dezimaler Überträge-Leitungen 32 und 34 stehen mit den beiden Eingangen des UND-Kreises 36 in Verbindung, dessen Ausgang über die Leitung 37 mit dem zweiten Eingang des UND-Kreises 28 verbunden ist. Ebenso stehen die »Komplementäre Addition ·—· binärer Übertrag«-Leitungen 33 und 35 mit den beiden Eingängen des UND-Kreises 38 in Verbindung, dessen Ausgang ebenfalls über die Leitung 37 mit dem Eingang des UND-Kreises 28 verbunden ist. Sowohl unter der Bedingung »Reguläre Addition — kein dezimaler Übertrag« als auch unter der Bedingung »Komplementäre Addition — binärer Übertrag« werden die Impulse von der ersten Ergebnisleitung 27 über den UND-Kreis 28 zur Ausgangsleitung 23 weitergeleitet.
Bei regulärer Addition mit einem dezimalen Übertrag oder bei komplementärer Addition ohne einen binären Übertrag ist es notwendig, die in dem Addierwerk stehende Summe zu berichtigen, bevor sie auf die Ausgangsleitung 23 gegeben wird. Wie erinnerlich, ist unter diesen Bedingungen S₂ des Addierwerkes immer entgegengesetzt dem S₂ der gewünschten Summe. Aus diesem Grunde steht die 2-Leitung 16 mit einem Eingang des UND-Kreises 39 in Verbindung, dessen zweiter Eingang mit der S^-Leitung 29 verbunden ist. Die Leitung 40, die zweite Ergebnisleitung, die mit dem Ausgang des UND-Kreises 39 verbunden ist, steuert während des S₂~Zeitraumes den Spannungsanstieg, wenn sich die Spannung auf der Leitung 16 auf ihrem oberen Pegel befindet, d. h. wenn die im Register 13 gespeicherte Summe kein »2«-Bit enthält. Die Impulse auf der zweiten Ergebnisleitung 40 werden an die Ausgangsleitung 23 sowohl bei regulärer Addition mit dezimalem Übertrag als auch bei komplementärer Addition ohne binären Übertrag weitergeleitet. Die Leitung 40 ist mit dem einen Eingang des UND-Kreises 41 verbunden, an dessen zweitem Eingang sowohl unter der Bedingung »Reguläre Addition — dezimaler Übertrag« als auch unter der Bedingung »Komplementäre Addition — kein binärer Übertrag« ein Spannungsanstieg auftritt. Dies trifft zu, wenn die Leitungen 32 und 42 mit den beiden Eingängen des UND-Kreises 43 und die Leitungen 33 und 34 mit den beiden Eingängen des UND-Kreises 45 in Verbindung stehen. Die Ausgänge der Kreise 43 und 44 stehen über die Leitung 46 mit dem zweiten Eingang des UND-Kreises 41 in Verbindung. Sowohl unter der Bedingung »Reguläre Addition — dezimaler Übertrag« als auch unter der Bedingung »Komplementäre Addition ■— ohne binären Übertrag« befindet sich die Spannung auf der Leitung 46 auf ihrem oberen Pegel, und Impulse gelangen über die zweite Ergebnisleitung 40 und den Kreis 41 zur Ausgangsleitung 23.

Wie schon früher bemerkt, enthält das gewünschte Ergebnis bei regulärer Addition mit einem dezimalen Übertrag ein »4«-Bit, wenn das Addierwerkergebnis ein »2«-Bit und ein »4«-Bit enthält. Diese Bedingungen werden in den beiden UND-Kreisen 47 und

48 untersucht; wenn sie vorliegen, wird der Trigger

49 betätigt. Die 4-Leitung 17 steht mit dem einen Eingang des Kreises 47 und die Leitung 32 mit dem zweiten Eingang desselben Kreises in Verbindung. So steigt bei regulärer Addition mit einem »4«-Bit im Register 13 auf der Leitung 50, die mit dem Ausgang des Kreises 47 verbunden ist, die Spannung an. Außerdem ist diese Leitung mit dem einen Eingang des Kreises 48 verbunden, dessen zweiter Eingang mit der 2-Leitung 15 in Verbindung steht. Ein dritter Eingang des Kreises 48 ist mit der Leitung 51 verbunden, auf der S₀-Impulse liegen. Sa wird bei regulärer Addition, wenn die Summe ein »4«-Bit und ein

7 8

»2«-Bit enthält, auf der Leitung 52, die mit dem Aus- drittem Eingang verbunden ist. Die ^„-Leitung 51 gang des Kreises 48 verbunden ist, während des liegt am vierten Eingang des Kreises 60., dessen Aus- £₀-Zeitraumes die Spannung angehoben. Der hier- gang mit der Leitung 57 verbunden ist. Wenn kein durch bedingte positive Impuls betätigt den Trigger »2«-Bit in dem Register 13 gespeichert ist und auf der 49, wodurch wiederum die Spannung auf der mit ihm 5 Leitung 57 ein Spannungsanstieg auftritt, wird der verbundenen Leitung 53 ansteigt. Zu Beginn jedes Trigger 49, wie früher beschrieben, betätigt. So wird Zeichenzeitraumes wird der Trigger 49 durch die bei komplementärer Addition, wenn die Summe kein 5_S-Impulse, die ihm über die Leitung 54 zugeführt »2«-Bit, aber ein »4«- und ein »8«-Bit enthält, ein werden, zurückgestellt. »4«-Bit in die Leitung 40 eingeführt. Wenn dagegen

Wenn der Trigger 49 betätigt wird, befindet sich io kein binärer Übertrag vorhanden ist, tritt dieser Imdie Spannung auf der Leitung 53 auf ihrem oberen puls auf der Ausgangsleitung 23 auf.
Pegel, und die 5₄-Impulse auf der Leitung 30 werden Bei regulärer Addition mit einem dezimalen Über-

über den UND-Kreis 55 der zweiten Ergebnisleitung trag· enthält das gewünschte Ergebnis ein »8«-Bit, 40 zugeleitet, weil die Leitungen 30 und 53 mit den wenn die im Addierwerkregister gespeicherte Summe beiden Eingängen des Kreises 55 in Verbindung stehen. *5 ein »2«-Bit, aber kein »4«- und kein »8«-Bit aufweist. Da die auf der Leitung 40 auftretenden Impulse über Wie erinnerlich, steigt die Spannung auf der Leitung den Kreis 41 nur bei Vorliegen der Bedingung »Regu- 57 bei regulären Additionsoperationen während des läre Addition — dezimaler Übertrag« oder der Bedin- J?₀-Zeitraumes an, weil die Spannungen auf den Leigung »Komplementäre Addition — kein binärer Über- tungen 18 und 20 sich ebenfalls auf ihrem oberen trag« gelangen, wird ein »4«-Bit bei regulärer 20 Pegel befinden. Dies ist der Fall, weil kein »4«- und Addition mit dezimalem Übertrag zur Leitung 23 über kein »8«-Bit im Register 13 gespeichert ist. Die Leidiese Kreise weitergeleitet, wenn die Summe ein tung 57 steht in Verbindung mit dem einen Eingang »4«- und ein »2 «-Bit enthält. des UND-Kreises 61, dessen zweiter Eingang mit der

Ferner ist es erwünscht, ein »4«-Bit der Ausgangs- 2-Leitung 15 verbunden ist. Der Ausgang des Kreises leitung 23 unter der Bedingung »Reguläre Addition 25 61 ist über die Leitung 63 mit dem Trigger 62 ver-— dezimaler Übertrag« zuzuleiten, wenn das Addier- bunden, um den Trigger zu betätigen, wenn auf der werkergebnis kein »2«-, »4«- und »6«-Bit enthält. Leitung 63 die Spannung ansteigt. Der Trigger 62 Dementsprechend stehen die 4- und F-Leitungen 18 wird wie der Trigger 49 durch \B_S-Impulse zurück- und 20 mit zwei Eingängen des UND-Kreises 56 in gestellt, die ihm über die Leitung 54 zugeführt wer-Verbindung, dessen beide anderen Eingänge mit der 3° den. Da die im Addierwerkregister 13 gespeicherte Leitung 32 und der ^„-Leitung 51 verbunden sind. Summe ein »2«-Bit, aber weder ein »4«-Bit noch ein Daher wird bei regulärer Addition, wenn das im »8«-Bit enthält, wird bei regulärer Addition der Addierwerkregister gespeicherte Ergebnis kein »4«- Trigger 62 betätigt. Hierdurch entsteht auf der mit und kein »8«-Bit enthält, ein Z?₀-Impuls über den seinem Ausgang verbundenen Leitung 64, die ihrer-Kreis 56 zur Leitung 57 geleitet, die mit dem einen 35 seits mit einem Eingang des UND-Kreises 65 in Ver-Eingang des Kreises 58 in Verbindung steht, dessen bindung steht, dessen zweiter Eingang an der S₈-Leizweiter Eingang mit der 2-Leitung 16 verbunden ist. tung 31 liegt, ein Spannungsanstieg. Wenn bei regu-Die Leitung 52 liegt am Ausgang des Kreises 48, um lärer Addition ein »2«-Bit, aber kein »4«- und kein den Trigger 49 zu betätigen, wenn beiden Eingängen »8«-Bit in dem Ergebnis des Addierwerkes vorhandieses Kreises 58 positive Impulse zugeführt werden. 4° den sind, wird ein Z?₈-Impuls über den Kreis 65 zu Bei regulärer Addition mit keinem »2«-, »4«- und der zweiten Ergebnisleitung 40 weitergeleitet. Dieser »8«-Bit im Addierwerkregister leitet der Trigger 49 Impuls läuft zu der Leitung 23 weiter, wenn ein dezisomit S₄-Impulse über den Kreis 55 zur zweiten Er- maler Übertrag vorhanden ist.

gebnisleitung 40. Wenn ein dezimaler Übertrag vor- Es ist ebenfalls erwünscht, ein »8«-Bit in das ge-

handen ist, werden diese Impulse dagegen über den 45 wünschte Ergebnis bei komplementären Additions-Kreis 41 zur Ausgangsleitung 23 weitergeleitet. operationen ohne binären Übertrag einzuführen, wenn

Es ist weiterhin erwünscht, beim Vorliegen der die im Addierwerkregister 13 gespeicherte Summe Bedingung »Komplementäre Addition — kein binärer ein »2«-, ein »4«- und ein »8«-Bit enthält. Wie erÜbertrag·« ein »4«-Bit in das auf der Leitung 23 auf- innerlich, steigt die Spannung auf der Leitung 57, die tretende Ergebnis einzuführen, wenn ein »2«-Bit, aber 5° mit dem Ausgang des UND-Kreises 60 verbunden ist, kein »4«-Bit im Addierwerkregister vorhanden ist. Zu während des ^„-Zeitraumes an, wenn ein »4«- und diesem Zweck sind die Leitung 33 und die 4"-Leitung ein »8«-Bit im Addierwerkregister während einer 18 mit den beiden Eingängen des UND-Kreises 59 komplementären Additionsoperation vorhanden sind, verbunden, dessen Ausgang mit der Leitung 50 in Ver- Bei komplementärer Addition steigt daher die Spanbindung steht. Wenn bei komplementärer Addition ein 55 nung auf der Leitung 63 während des S₀-Zeitraumes »2«-Bit. aber kein »4«-Bit in der im Addierwerk- an, um den Trigger 62 zu betätigen, wenn die im register gespeicherten Summe vorhanden ist, wird der Addierwerkregister gespeicherte Summe ein »2«-, ein Trigger 49 betätigt, um die Einführung eines »4«-Bits »4«- und ein »8«-Bit enthält, wodurch der i?₈-Impuls in die zweite Ergebnisleitung 40 zu steuern. Ferner über den Kreis 65 auf die Leitung 40 gelangen kann, wird dieser Impuls auf die xA.usgangsleitung 23 ge- 6o Wenn kein binärer Übertrag vorhanden ist, entsteht leitet, wenn kein binärer Übertrag vorhanden ist. auf der Leitung 46 ein Spannungsanstieg, und die

- Wie ebenfalls erinnerlich, wird auch bei komple- 5₈-Impulse werden über den Kreis 41 auf die Ausmentärer Addition ohne binaren Übertrag ein »4«-Bit gangsleitung 23 weitergeleitet.

auf die Leitung 23 gegeben, wenn die Summe des Alle »1«-Bits aus dem Addierwerkregister werden

Addierwerkes kein »2«-Bit, aber ein »4«- und ein ⁶S somit unmittelbar zur Ausgangsleitung 23 weiterge- »8«-Bit enthält. Der UND-Kreis 60 stellt das Auf- leitet, da diese Impulse die gewünschte Form haben treten der »4«- und »8«-Bits bei komplementären und Berichtigungen nicht notwendig sind. Unter den Additionsoperationen fest, weil die 4- und 8-Leitungen Bedingungen »Reguläre Addition — kein dezimaler 17 und 19 mit den beiden Eingängen des Kreises 60 Übertrag« oder »Komplementäre Addition — binärer in Verbindung stehen und die Leitung 33 mit dessen 7° Übertrag« gelangen die »2«-, »4«- und »8«.-Bits von

ίο

der ersten Ergebnisleitung 27 über den UND-Kreis 28 unmittelbar zur Ausgangsleitung 23., da unter diesen Bedingungen keine Umwandlung notwendig ist. Unter den Bedingungen »Reguläre Addition — dezimaler Übertrag« oder »Komplementäre Addition — kein binärer, Übertrag« wird das Addierwerkergebnis entsprechend dem Zustand der 2-Leitung 16 umgeformt, und die Trigger 49 und 62 führen das gewünschte Ergebnis über den UND-Kreis 41 der Ausgangsleitung 23 zu.

Es sei noch darauf hingewiesen, daß die Ergebnisse der binären Addition der beiden binär-dezimal verschlüsselten Zahlen, die über die Leitungen 10 und 11 in das Addierwerk 12 gelangten, während des nächstfolgenden Zeichenzeitraumes auf die Leitung 23 in richtiger binär-dezimal verschlüsselter Form weitergegeben wurden, ohne daß Korrekturen vorgenommen werden mußten. Die in das Addierwerkregister 13 weitergeleitete binäre Summe wird gemäß den vorliegenden Bedingungen untersucht und durch die beschriebenen Matrix unmittelbar in die gewünschte Form umgeformt, d. h., sie wird unmittelbar in die richtige binär-dezimal verschlüsselte Form gebracht.

Claims

Patentansprüche:

1. Umsetzer zur Umwandlung der bei serienmäßig erfolgenden binären Additionen binärdezimal verschlüsselter Zahlen in rein binärer Form entstehenden Ergebnisse in ebenfalls binärdezimal verschlüsselte Zahlen, gekennzeichnet durch ein Register (13) zur Aufnahme der binären Summen sowie durch einen ersten von diesem Register gesteuerten UND-Kreis (24) für die serienmäßige Überführung der der im Register stehenden Summe entsprechenden Impulse auf eine erste Ergebnisleitung (27) sowie durch einen zweiten von dem Register bei der Durchführung von regulären Additionen gesteuerten UND-Kreis (39) für die serienmäßige Überführung der der im Register stehenden Summe minus 10 entsprechenden Impulse auf eine zweite Ergebnisleitung (40) und ferner gekennzeichnet durch einen dritten UND-K~reis (28), der bei der Durchführung von regulären Additionen diejenigen Impulse, die einer Summe, deren Wert kleiner als 10 ist, entsprechen, von der ersten Ergebnisleitung einer Ausgangsleitung (23) zuführt, sowie durch einen vierten UND-Kreis (41), der ebenfalls bei der Durchführung regulärer Additionen die einer Summe, deren Wert größer als 9 ist, entsprechenden Impulse von der zweiten Ergebnisleitung an die Ausgangsleitung weiterleitet.

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der zweite UND-Kreis bei komplementären Additionen durch das Register gesteuert wird, um die der im Register stehenden Summe minus 6 entsprechenden Impulse auf die zweite Ergebnisleitung zu übertragen, und daß ferner bei komplementären Additionen der dritte UND-Kreis bei Vorliegen einer Summe, deren Wert größer als 15 ist, die auf der ersten Ergebnisleitung befindlichen Impulse der Ausgangsleitung zuführt, während der vierte UND-Kreis beim Vorliegen einer Summe, deren Wert größer als 16 ist, die auf der zweiten Ergebnisleitung auftretenden Impulse auf die Ausgangsleitung überträgt.

Hierzu 1 Blatt Zeichnungen