DE10361829B4 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE10361829B4
DE10361829B4 DE10361829A DE10361829A DE10361829B4 DE 10361829 B4 DE10361829 B4 DE 10361829B4 DE 10361829 A DE10361829 A DE 10361829A DE 10361829 A DE10361829 A DE 10361829A DE 10361829 B4 DE10361829 B4 DE 10361829B4
Authority
DE
Germany
Prior art keywords
layer
tisi
silicon substrate
titanium
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10361829A
Other languages
English (en)
Other versions
DE10361829A1 (de
Inventor
Moon-Keun Ichon Lee
Tae-Kwon Ichon Lee
Jun-Mo Ichon Yang
Tae-Su Ichon Park
Yoon-Jik Ichon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10361829A1 publication Critical patent/DE10361829A1/de
Application granted granted Critical
Publication of DE10361829B4 publication Critical patent/DE10361829B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, welches die Schritte aufweist:
(a) Laden eines Siliziumsubstrats, mit welchem die vorbestimmten Prozesse abgeschlossen werden, in eine Kammer für eine Atomschichtabscheidungs(ALD)-Technik;
(b) Strömenlassen eines Quellengases aus Titan in die Kammer;
(c) Spülen des nicht-reagierten Quellengases aus Titan aus der Kammer; (d) Strömenlassen eines Reduktionsgases in die Kammer;
(e) Spülen des Reaktionsgases aus der Kammer; und
(f) Wiederholen der Schritte (a) bis (e) für mehrere Male, um eine epitaktisch gewachsene Titan-Silizid-Schicht mit einer Phase von C49 durch Verwendung der ALD-Technik zu bilden.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Verfahren zur Herstellung eines Halbleiterbauelements.
  • Beschreibung des Standes der Technik
  • Verfahren der eingangs genannten Art sind grundsätzlich beispielsweise aus Byun, J. S.: Epitaxial C49-TiSi2 Formation an (100) Si Substrate Using TiNx and Its Electrical Characteristics as a Shallow Contact Metallizsation. In: Journal of the Electrochemical Society, ISSN 0013-4651, 1996, Vol. 143, No. 6, Seite 1984–91, aus US 6 019 839 , US 5 801 425 und aus KR 1020020003001 A1 bekannt.
  • Im Allgemeinen wird eine Bit-Leitung oder ein Kondensator mit Metall gebildet, um die Leistungsfähigkeit eines Halbleiterbauelements zu verbessern. Derzeit wird eine Titan-Silizid(TiSi2)-Schicht in einer Kontaktregion zwischen einem Siliziumsubstrat und dem Metall oder zwischen einer Siliziumschicht und dem Metall gebildet, um einen Kontaktwiderstand zu reduzieren.
  • Die durch das herkömmliche Verfahren gebildete TiSi2-Schicht weist eine polykristalline Struktur auf, und ein anschließender Hochtemperaturprozess, wie etwa ein Bor-Phosphor-Silikat-Glas (BPSG) Flussprozess oder ein Kondensatorbildungsprozess, sorgen für eine Transformation der Phase der TiSi2-Schicht von C49 nach C59. Diese Phasentransformation führt zu einer Agglomeration und zu einem Grooving-Phänomen, welche in der Folge die Bauelementeigenschaften verschlechtern, z. B. durch das Auftreten eines Leckstroms. Im Folgenden wird die TiSi2-Schicht mit der C49-Phase als eine C49 TiSi2-Schicht bezeichnet, während die TiSi2-Schicht mit der C54-Phase als eine C54 TiSi2-Schicht bezeichnet wird. 1A ist ein Querschnitt, welcher ein herkömmliches Halbleiterbauelement mit einer TiSi2-Schicht zeigt, und 1B ist ein Flussdiagramm, welches miteinander verbundene Prozes se zur Herstellung des herkömmlichen Halbleiterbauelements mit der TiSi2-Schicht zeigt.
  • Gemäß den 1A und 1B wird ein Silizium-Substrat oder eine Silizium-Schicht 101, in welcher vorbestimmte Prozesse vervollständigt werden, im Schritt S101 gebildet. Dann wird Titan (Ti) auf dem Siliziumsubstrat 101 durch eine physikalische Dampfabscheidungs(PVD)-Technik im Schritt S102 abgeschieden.
  • Als nächstes wird im Schritt S103 ein schneller thermischer Prozess (RTP) in einer Stickstoff (N2)-Atmosphäre ausgeführt, was dazu führt, dass das abgeschiedene Ti an einer Grenzschichtoberfläche mit dem Siliziumsubstrat 101 silizidiert wird, um eine TiSi2-Schicht 102 zu bilden. Gleichzeitig wird eine Titan-Nitrid(TiN)-Schicht 103 auf einer Oberflächenseite des abgeschiedenen Ti gebildet. Im Schritt S104 wird eine aus Aluminium (Al) oder Wolfram (W) gebildete Metallschicht 104 auf der TiN-Schicht 103 gebildet. Hier dient die Metallschicht 104 für eine Bit-Leitung, einen Kondensator, einen Speicherknoten, eine Verbindungsleitung, oder einen Kontaktstecker.
  • Zur Zeit wird der RTP in einem oder in zwei Schritten ausgeführt. Insbesondere weist die TiSi2-Schicht 102 die Phase C49 oder C54 auf, abhängig von einer Prozesstemperatur des RTP und einer Dicke des abgeschiedenen Ti. Auch wenn die C49 TiSi2-Schicht während des Abscheidens des Ti gebildet wird, wird sie in die thermodynamisch stabile C54 TiSi2-Schicht während eines anschließenden Hochtemperaturprozesses transformiert. Eine BPSG-Fluss- oder eine thermische Kondensatorbehandlung ist ein Beispiel des anschließenden Hochtemperaturprozesses.
  • Die C54 TiSi2-Schicht weist jedoch eine höhere Grenzflächenenergie mit dem Siliziumsubstrat als die C49 TiSi2-Schicht auf, und daher wird die TiSi2-Schicht mit der C54-Phase aufgrund der Erzeugung von neuen Kristallisationskeimen und von Kornwachstum während des anschließenden Hochtemperaturprozesses agglomeriert. Als ein Ergebnis können sich ein Kontaktwiderstand und Leckströme erhöhen.
  • Auch tritt in der C54 TiSi2-Schicht ein Grooving-Phänomen auf, das dazu führt, dass die Korngröße abnimmt, um die thermodynamische Energie zu reduzieren. Aufgrund dieses Grooving-Phänomens wird die Dicke der C54 TiSi2-Schicht inkonsis tenter und es nimmt daher die Rauheit der TiSi2-Schicht zu. Somit wird das Grooving-Phänomen ein Faktor bei der Erhöhung eines Kontaktwiderstandes und von Leckströmen.
  • Demnach ist es wichtig, eine thermodynamisch stabile TiSi2-Schicht zu bilden, um einen niedrigen Kontaktwiderstand des Kontaktes zwischen der TiSi2-Schicht und des Siliziumsubstrats aufrecht zu erhalten, so dass eine zusätzliche Phasentransformation der TiSi2-Schicht und eine Agglomeration während des anschließenden Hochtemperaturprozesses nicht auftreten. Das Bilden einer derartigen TiSi2-Schicht mit niedriger Grenzflächenenergie mit dem Siliziumsubstrat kann das einzige Verfahren sein, um derartige Effekte zu erreichen.
  • Zusammenfassung der Erfindung
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelementes zur Verfügung zu stellen, welches in der Lage ist, Agglomeration und Grooving einer TitanSilizid-(TiSi2)Schicht durch epitaktisches Wachstum der TiSi2-Schicht mit einer C49 Phase und niedriger Grenzflächenenergie, die während eines Hochtemperaturprozesses nicht zu einer Phasentransformation der Ti-Si2-Schicht führt, zu verhindern.
  • Es ist daher ein weiteres Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelementes mit einer epitaktisch gewachsenen TiSi2-Schicht mit einer C49 Phase und niedriger Grenzflächenenergie zur Verfügung zu stellen, um dadurch Leckströme und einen Kontaktwiderstand zu reduzieren.
  • In Übereinstimmung mit der vorliegenden Erfindung wird zur Verfügung gestellt ein Verfahren zur Herstellung eines Halbleiterbauelements, welches die Schritte aufweist: (a) Laden eines Siliziumsubstrats, mit welchem die vorbestimmten Prozesse abgeschlossen werden, in eine Kammer für eine Atomschichtabscheidungs(ALD)-Technik; (b) Strömenlassen eines Quellengases aus Titan in die Kammer; (c) Spülen des nicht-reagierten Quellengases aus Titan aus der Kammer; (d) Strömenlassen eines Reduktionsgases in die Kammer; (e) Spülen des Reaktionsgases aus der Kammer; und (f) Wiederholen der Schritte (a) bis (e) für mehrere Male, um eine epitaktisch gewachsene Titan-Silizid-Schicht mit einer Phase von C49 durch Verwendung der ALD-Technik zu bilden.
  • Kurze Beschreibung der Zeichnungen
  • Die obigen und andere Ziele und Eigenschaften der vorliegenden Erfindung werden klar aus der folgenden Beschreibung der bevorzugten Ausführungsform in Verbindung mit den begleitenden Zeichnungen, in denen:
  • 1A ein Querschnitt ist, der ein herkömmliches Halbleiterbauelement mit einer Titan-Silizid(TiSi2)-Schicht zeigt;
  • 1B ein Flussdiagramm ist, welches relevante Prozesse zur Herstellung des herkömmlichen Halbleiterbauelements mit der TiSi2-Schicht zeigt;
  • 2A eine Kontaktstruktur eines Halbleiterbauelements mit einer epitaktisch gewachsenen TiSi2-Schicht mit einer Phase von C49 (im Folgenden als eine C49 Ti Si2-Schicht bezeichnet) zeigt;
  • 2B eine Metalloxidhalbleiter(MOS)-Transistorstruktur eines Halbleiterbauelements mit einer epitaktisch gewachsenen C49 TiSi2-Schicht zeigt;
  • 3A bis 3E Querschnitte zeigen, die eine MOS-Transistorstruktur eines Halbleiterbauelements mit einer epitaktisch gewachsenen C49 TiSi2-Schicht zeigen, die gebildet ist durch Verwendung einer physikalischen Dampfabscheidungs(PVD)-Technik während eines Salizidprozesses;
  • 4A bis 4D Querschnitte sind, die eine Kontaktstruktur eines Halbleiterbauelements mit einer durch Verwendung einer PVD-Technik während eines Kontaktprozesses gebildeten epitaktisch gewachsenen C49 TiSi2-Schicht zeigen;
  • 5 ein Flussdiagramm ist, welches Schritte des Bildens der durch die PVD-Technik epitaktisch gewachsenen C49-TiSi2-Schicht zeigt;
  • 6 ein Graph ist, welcher eine diffraktometrische (XRD) Röntgenstrahlenanalyse zeigt, für Fälle des Ausführens der N2 Plasmabehandlung für etwa 30 Sekunden und für etwa 60 Sekunden vor dem Abscheiden der Ti-Schicht und des Nicht-Ausführens der N2-Plasmabehandlung;
  • 7A eine Transmissionselektronenmikroskop(TEM)-Aufnahme ist, die eine Feinstruktur der Phase der TiSi2-Schicht zeigt, die in einer Probe enthalten ist, mit welcher die N2-Plasmabehandlung nicht durchgeführt wurde;
  • 7B eine TEM-Aufnahme ist, die eine Feinstruktur der Phase der TiSi2-Schicht zeigt, die in einer Probe enthalten ist, mit welcher die N2-Plasmabehandlung für etwa 60 Sekunden durchgeführt wurde.
  • 8A und 8B Aufnahmen eines hochauflösenden Transmissionselektronenmikroskops (HRTEM) sind, die Grenzflächen zwischen einem Siliziumsubstrat und einer TiSi2-Schicht zeigen;
  • 9 ein Graph ist, der eine XRD-Analyse zeigt, welche Veränderungen in einer Struktur der TiSi2-Schicht gemäß einer Temperatur für einen schnellen thermischen Prozess (RTP) darstellt;
  • 10 ein Querschnitt einer epitaktisch durch eine chemische Dampfabscheidung gewachsene C49 TiSi2-Schicht zeigt;
  • 11A eine Aufnahme eines HRTEM ist, welche die durch Verwendung der bei einer Temperatur von etwa 650°C und einem Druck von etwa 666 Pa ausgeführten CVD-Technik epitaktisch gewachsenen C49 TiSi2-Schicht zeigt;
  • 11B eine Aufnahme eines TEM ist, welche die in der 11A dargestellte C49 TiSi2-Schicht zeigt;
  • 12 ein Graph ist, der strukturelle Veränderungen während des Ausführens der thermischen Behandlung an der durch die CVD-Technik epitaktisch gewachsenen C49 TiSi2-Schicht zeigt; und
  • 13A bis 13F sind Querschnitte einer durch eine Atomschichtabscheidungs(ALD)-Technik in Übereinstimmung mit der vorliegenden Erfindung epitaktisch gewachsenen C49 TiSi2-Schicht.
  • Detaillierte Beschreibung der Erfindung
  • Im Folgenden wird ein Verfahren zum Bilden einer epitaktisch gewachsenen Titan-Silizid(TiSi2)-Schicht mit einer C49-Phase (im Folgenden als eine C49 TiSi2-Schicht bezeichnet) auf einem Siliziumsubstrat oder einer Siliziumschicht im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 2A zeigt eine Kontaktstruktur eines Halbleiterbauelements, wobei eine Metallschicht 204 durch ein durch Öffnen einer Isolationsschicht 202 gebildetes Kontaktloch mit einem Siliziumsubstrat 201 verbunden ist. In solch einem Halbleiterbauelement als ein dynamisches Direktzugriffsspeicher (DRAM) Bauelement entsprechen ein Bit-Leitungskontakt, ein Speicherknotenkontakt eines Kondensators, ein Verbindungsleitungskontakt und eine Kontaktsteckerformation dem obigen Fall.
  • Gemäß 2A wird die Isolationsschicht 202 geöffnet bis eine Oberfläche des Siliziumsubstrats oder einer einkristallinen Siliziumschicht 201 exponiert ist, um so ein Kontaktloch zu bilden. Dann wird eine epitaktisch gewachsene C49 TiSi2-Schicht 203 auf der exponierten Oberfläche des Siliziumsubstrats 201 gebildet, und die Metallschicht 204 wird oben auf der epitaktisch gewachsenen C49 TiSi2-Schicht 203 gebildet. Die Metallschicht 204 kann aus Aluminium oder aus Wolfram sein und kann eine Metallbarrierenschicht, wie etwa eine TiN-Schicht, gebildet an einer Grenzflächenoberfläche zwischen der Metallschicht 204 und der epitaktisch gewachsenen C49 TiSi2-Schicht 203, aufweisen, um eine Diffusion von Atomen zwischen dem Siliziumsubstrat 201 und der Metallschicht 204 zu verhindern.
  • 2B zeigt einen Metalloxidhalbleiter(MOS)-Transistor eines Halbleiterbauelements mit einer C49 TiSi2-Schicht, gebildet als selbstausgerichtete Silizidschicht (im Folgenden abgekürzt als eine Salizidschicht bezeichnet). Eine Feldoxidschicht 252 definiert eine Feldregion und eine aktive Region in einem Halbleitersubstrat 251, und der MOS-Transistor, der mit einem Gate 253 und Source/Drain Diffusionsregionen 254 in der aktiven Region des Halbleitersubstrats 251 versehen ist, wird gebildet. Die epitaktisch gewachsene C49 TiSi2-Schicht 255 wird auf einer Oberfläche des Siliziumsubstrats 251 mit der Source/Drain Diffusionsregion 254 korrespondierend gebildet.
  • In beiden in den 2A und 2B dargestellten Strukturen weist jede mit 203 oder 255 bezeichnete, epitaktisch gewachsene C49 TiSi2-Schicht eine (060) Ebene auf und daher liegt die Gitterkonstante der (060) Ebene der C49 TiSi2-Schicht 203 oder 255 ganz in der Nähe zu der der (100) Ebene von Silizium. Daher ist ein energetisch stabiles halbangepasstes epitaktisches Wachstum möglich, wenn die (060) Ebene der C49 TiSi2-Schicht 203 oder 255 auf der (100) Ebene des Siliziumsubstrats 201 oder 251 gebildet wird.
  • Die obigen epitaktisch gewachsenen C49 TiSi2-Schichten 203 oder 255 bilden eine halb angepasste Grenzfläche mit dem Siliziumsubstrat 201 oder 251 und erzeugen eine Fehlanpassungsversetzung, um so die Transformationsenergie an der Grenz fläche zwischen dem Siliziumsubstrat 201 oder 251 und der C49 TiSi2-Schicht 203 oder 255 zu minimieren. Wenn die Phase der TiSi2-Schicht 201 oder 255 von C49 auf C54 transformiert, dann wird ein in der C54-Phase aufgefundener Kristallisationskeim typischerweise um eine Hochenergieregion einer Korngrenze herumgebildet. Die epitaktisch gewachsene TiSi2-Schicht 203 oder 255 weist die Korngrenze jedoch nicht auf, sondern bildet vielmehr eine Grenzfläche mit dem Siliziumsubstrat 201 oder 251. Da die Grenzfläche zwischen dem Siliziumsubstrat 201 oder 251 und der C49 TiSi2-Schicht 203 oder 255 ein minimales Energielevel dadurch aufweist, dass sie in einem halbangepassten Zustand gebildet wird, tritt die Kristallisationskeimerzeugung in der Phase des C54 im Vergleich mit einer C49 TiSi2-Schicht mit polykristalliner Struktur kaum auf. Daher treten jene Probleme, wie etwa eine Phasentransformation von C49 nach C54, die Erzeugung und das Wachstum von Kristallisationskeimen der C54 TiSi2-Schicht, der Agglomeration der TiSi2-Schicht und des Grooving-Phänomens nicht auf. Schließlich ist es möglich, einen Kontaktwiderstand zwischen dem Siliziumsubstrat 201 und der C49 TiSi2-Schicht 203 oder 255 zu verbessern und Leckströme zu reduzieren.
  • Im Folgenden wird das Verfahren zur Bildung der epitaktisch gewachsenen C49 TiSi2-Schicht detaillierter beschrieben. Auch werden Beschreibungen in Bezug auf verschiedene Anwendungen der C49 TiSi2-Schicht bei einem Halbleiterspeicherbauelement, wie etwa einem dynamischen Direktzugriffsspeicher (DRAM), zur Verfügung gestellt.
  • Gemäß der vorliegenden Erfindung wird das Verfahren zur Bildung der C49 TiSi2-Schicht durch Verwendung einer Atomschichtabscheidungs(ALD)-Technik durchgeführt.
  • 3A bis 3E sind Querschnitte, die eine MOS-Transistorstruktur eines Halbleiterbauelements mit der epitaktisch gewachsenen C49 TiSi2-Schicht, gebildet durch Verwendung der PVD-Technik während eines Salizidprozesses demonstrieren.
  • Gemäß 3A werden Feldoxidschichten 302 in einem Siliziumsubstrat 301 gebildet, um eine Feldregion und eine aktive Region zu definieren. In der aktiven Region des Siliziumsubstrats 301 werden ein typischer MOS-Transistor einschließlich einer Gate-Isolationsschicht 303, einer Gate-Elektrode 304, einer eine obere Oberfläche und laterale Seiten der Gateelektrode 304 abdeckende Isolationsschicht 305 und Source/Drain-Regionen 306 gebildet.
  • Gemäß 3B wird eine Oberfläche des Siliziumsubstrats 301 entsprechend jeder Source/Drain-Diffusionsregion 306 mittels eines Nassreinigungsprozesses unter Verwendung von gepufferten Oxidätzmitteln (BOE) oder von Flusssäure (HF) oder durch einen Trockenreinigungsprozess unter Verwendung einer Base, wie etwa Stickstofftrifluorid (NF3) gereinigt. Anschließend wird eine gefangene Stickstoff(N2)-Schicht 307 auf einer Oberfläche des Siliziumsubstrats 301, angeordnet, oberhalb der Source/Drain-Diffusionsregionen 306, durch eine N2 Plasma- oder Ammonium(NH3)-Plasma-Behandlung, ausgeführt bei einer Temperatur von etwa 400°C bis etwa 450°C, einem Druck von etwa 999 bis 666 Pa und einer Energie von etwa 400 W bis etwa 500 W für etwa 30 Sekunden bis 60 Sekunden, gebildet. Die gefangene N2-Schicht 307 wird durch Stickstoff-Ionen gebildet, die in Leerstellen des Siliziumgitters eindringen und dort gefangen werden. Als eine Referenz weist Silizium eine kubische Struktur wie Diamant auf, und die Leerstellen existieren an Punkten bei 0, 3/4 und 1/4.
  • Gemäß 3C wird eine Titan(Ti)-Schicht 308 auf einer gesamten Oberfläche der oben konstruierten Struktur durch Verwendung einer Ionenmetallplasma(IMP)-Technik abgeschieden, welche ein Typ der PVD-Technik ist. Zu diese Zeitpunkt weist die Titan-Schicht 308 eine Dicke von etwa 5 bis etwa 30 nm auf.
  • Gemäß 3D wird ein schneller thermischer Prozess (RTP) zur Silizidierung ausgeführt, um eine epitaktisch gewachsene C49 TiSi2-Schicht 309 zu bilden. Der RTP kann in einem oder in zwei Schritten ausgeführt werden. Wenn der RTP in zwei Schritten ausgeführt wird, wird der erste Schritt bei einer Temperatur zwischen etwa 670°C bis etwa 850°C für etwa 20 Sekunden bis etwa 30 Sekunden ausgeführt, während der zweite Schritt bei einer Temperatur von etwa 850°C bis etwa 900°C für etwa 20 Sekunden bis etwa 30 Sekunden ausgeführt wird.
  • In diesem Beispiel wird die Silizidierung nach der Bildung der gefangenen Stickstoffschicht 307 ausgeführt. Daher verhindert die gefangene Stickstoffschicht 307 die Diffusion von Silizium und Titan, um so die Rate der Silizidbildung herunterzufahren. Das heißt, dass eine instabile Siliziumnitrid(SiNx)-Schicht, die durch Adsorbieren von Stickstoff auf dem Siliziumsubstrat 301 während der Stickstoffplasmabehandlung gebildet wird, oder eine instabile Titan-Nitrid(TiNx)-Schicht, die durch eine Reaktion zwischen Titan und Stickstoff während der Titanabscheidung gebildet wird, die reziproke Diffusion zwischen dem Silizium und dem Titan unterdrückt. Diese verhinderte reziproke Diffusion unterdrückt weiterhin die Silizid-Reaktion. Als ein Ergebnis findet die Silizidierung an dem Siliziumsubstrat 301 langsam statt, insbesondere in den Source/Drain-Diffusionsregionen 306, wodurch während der Silizidierung das energetisch stabilste epitaktische Wachstum erzielt wird. Anschließend wird, wie in der 3E dargestellt ist, die nicht reagierte Titanschicht 308 entfernt, um somit die Bildung des MOS-Transistors mit der Applikation des Salizidprozesses zu vervollständigen.
  • Die 4A bis 4E sind Querschnitte, die eine Kontaktstruktur eines Halbleiterbauelements darstellen, welches eine epitaktisch gewachsene C49 TiSi2-Schicht zur Verfügung stellt, welche durch die PVD-Technik während eines Metallkontaktprozesses gebildet wurde.
  • Gemäß 4A wird eine auf einem Siliziumsubstrat oder einer Siliziumschicht 401 gebildete Isolationsschicht 402 geätzt, um ein Kontaktloch 403 zu bilden, welches eine Teiloberfläche des Siliziumsubstrats 401 exponiert. Die Isolationsschicht 402 kann eine einfache Schicht oder eine gestapelte Schicht sein.
  • Gemäß 4B wird die exponierte Oberfläche des Siliziumsubstrats 401 durch einen Nassreinigungsprozess unter Verwendung von BOE oder HF oder eines Trockenreinigungsprozesses unter Verwendung von NF3 gereinigt. Dann wird eine gefangene Stickstoffschicht 404 auf der exponierten Oberfläche des Siliziumsubstrats 401 durch eine N2-Plasma- oder NH3-Plasma-Behandlung gebildet, die durch Verwendung einer Energie von etwa 400 W bis etwa 500 W für etwa 30 Sekunden bis etwa 60 Sekunden ausgeführt wird.
  • Gemäß 4C wird eine Titan-Schicht 405 auf der gefangenen Stickstoffschicht 404 durch Verwendung einer IMP-Technik, welche ein Typ der PVD-Technik ist, gebildet. Zu diesem Zeitpunkt weist die Titanschicht 405 eine Dicke im Bereich von etwa 5 bis etwa 30 nm auf.
  • Wie in der 4D dargestellt ist, wird dann ein RTP mit der obigen resultierenden Struktur in einer Atmosphäre von Stickstoff ausgeführt. Nach dem RTP wird eine epitaktisch gewachsene C49 TiSi2-Schicht 406 durch Silizidierung einer Grenzfläche mit dem Siliziumsubstrat 401 gebildet, während eine Titan-Nitrid(TiN)-Schicht 407 aus einer Oberfläche der Titan-Schicht 405 gebildet wird. Die Titan-Nitrid-Schicht 407 dient als eine Barrierenschicht zum Unterdrücken/Verhindern von reziproken Diffusionen von Atomen zwischen einer Metallschicht 408, die auf der Titan-Nitrid-Schicht 407 abgeschieden werden wird, und dem Siliziumsubstrat 401.
  • Hier kann der RTP in einem Schritt oder in zwei Schritten ausgeführt werden. Im Falle des Ausführens in zwei Schritten, wird der erste Schritt bei einer Temperatur in einem Bereich von etwa 670°C bis etwa 850°C für etwa 20 Sekunden bis etwa 30 Sekunden ausgeführt, während der zweite Schritt bei einer Temperatur in einem Bereich von etwa 850°C bis etwa 900°C für etwa 20 Sekunden bis etwa 30 Sekunden ausgeführt wird.
  • Als nächstes, wie in der 4E dargestellt ist, wird die Metallschicht 408 in das Kontaktloch 403 gefüllt. Die Metallschicht 408 kann eine Bit-Leitung, eine Elektrode eines Kondensators, ein Stecker oder eine Verbindungsleitung sein.
  • In der bevorzugten Ausführungsform der vorliegenden Erfindung, wie sie in den 4A bis 4E beschrieben ist, schreitet die Silizidierung voran nachdem die Titan-Schicht durch die Verwendung der PVD-Technik im Anschluss an die Bildung der gefangenen Stickstoffschicht gebildet wurde. Daher können Diffusionen von Silizium und Titan unterdrückt werden und die Silizidierung findet somit langsam statt. Als ein Ergebnis dieser langsameren Silizidierung ist es möglich, die energetisch stabilste epitaktisch gewachsene C49 TiSi2-Schicht während der Silizidierung zu bilden. Zusätzlich kann die Metallbarrierenschicht, welche die Titan-Nitrid-Schicht ist, auch während der Silizidierung durch den RTP gebildet werden.
  • 5 ist ein Flussdiagramm, welches Schritte des Bildens der epitaktisch gewachsenen C49 TiSi2-Schicht durch Verwendung der PVD-Technik darstellt.
  • Wie dargestellt ist, schließt der Formationsprozess für die epitaktisch gewachsene C49 TiSi2-Schicht unter Verwendung der PVD-Technik die folgenden Schritte ein. In Schritt S501 wird ein Siliziumsubstrat oder eine Siliziumschicht, in welchen vorbestimmte Prozesse angeschlossen werden, vorbereitet. In Schritt S502 wird eine Oberfläche des Siliziumsubstrats mit einer Plasmabehandlung in einer ein Stickstoffgas einschließenden gasförmigen Atmosphäre beaufschlagt. In Schritt S503 wird Titan auf dem Siliziumsubstrat, welches mit dem Stickstoffplasma behandelt wurde, durch die Verwendung der PVD-Technik abgeschieden. Schließlich wird im Schritt S504 ein thermischer Prozess ausgeführt, um die epitaktisch gewachsene C49 TiSi2-Schicht zu bilden. Hier zeigen die bevorzugten Ausführungsformen der vorliegenden Erfindung die Verwendung von RTP als den thermischen Prozess. Es ist jedoch weiterhin möglich, eine Ofenausheilung als den thermischen Prozess anstelle des RTP durchzuführen. Die Bildung der Barrierenmetall-, z. B. der TiN-Schicht, ist abhängig davon, ob oder ob nicht die Atmosphäre aus Stickstoff aufrechterhalten wird.
  • 6 bis 9 zeigen analytische Daten einer Probe mit der epitaktisch gewachsenen C49 TiSi2-Schicht, die durch Verwendung der PVD-Technik gebildet wurde. Insbesondere wird die Probe durch eine Serie von Prozessen präpariert. Als erstes wird eine Oberfläche eines in einer (001) Ebene positionierten Siliziumsubstrats gereinigt, um eine natürliche Oxidschicht zu entfernen. Dann wird die Oberfläche des Siliziumsubstrats mit N2-Plasma unter einer Radiofrequenz(RF)-Spannung von etwa 410 W behandelt, so dass die Stickstoff(N2)-Ionen, auf der Oberfläche des Siliziumsubstrats adsorbiert werden. Anschließend wird Titan (Ti) bis zu einer Dicke von etwa 20 nm durch die Verwendung von IMP abgeschieden. Ein RTP wird in einer Atmosphäre von Stickstoff bei einer Temperatur in einem Bereich von etwa 670°C bis etwa 850°C für etwa 20 Sekunden ausgeführt, um Silizid zu bilden.
  • Insbesondere ist die 6 ein Graph, der eine diffraktometrische Röntgenstrahl(XRD)-Analyse mit Bezug auf Fälle des Ausführens der N2-Plasmabehandlung für etwa 30 Sekunden und für etwa 60 Sekunden vor dem Abscheiden der Ti-Schicht und des Nichtausführens der N2-Plasmabehandlung zeigt. Hier sind die ersten Fälle des Ausführens der N2-Plasmabehandlung für etwa 30 Sekunden und für etwa 60 Sekunden mit B bzw. C bezeichnet. Der Fall des Nichtausführens der N2-Plasmabehandlung wird als A bezeichnet. Wie für den Fall A dargestellt, werden Peaks von Titannitrid (TiN) und einer (311) Ebene der C54-TiSi2-Schicht beobachtet. Für die Fälle B und C werden jedoch Peaks einer (111) Ebene von TiN und einer (060) Ebene der C49-TiSi2-Schicht beobachtet. Dieses Ergebnis zeigt, dass die Stickstoffplasmabehandlung den Zustand der Siliziumsubstratoberfläche verändert, was wiederum die Phase der TiSi2-Schicht und die Phasentransformation der TiSi2-Schicht beeinflusst.
  • 7A ist ein Transmissionselektronenmikroskop(TEM)-Bild, welches eine Feinstruktur der Phase der in einer Probe, mit der die N2-Plasmabehandlung nicht durchgeführt wurde, enthaltenen TiSi2-Schicht zeigt. 7B ist ein TEM-Bild, welches eine Feinstruktur der Phase der TiSi2-Schicht zeigt, die in einer Probe enthalten ist, mit der die N2-Plasmabehandlung für etwa 60 Sekunden durchgeführt wurde.
  • Gemäß den 7A und 7B werden im Falle der Abwesenheit der N2-Plasmabehandlung die TiSi2-Schicht mit der C54-Phase und die Titannitrid-Schicht (bezugnehmend auf das Ergebnis des XRD) mit einer Dicke im Bereich von etwa 15 nm bis etwa 30 nm bzw. etwa 10 nm gebildet. Auch wird ein Korngrenzen-Grooving-Phänomen beobachtet. Im Gegensatz dazu wird für den Fall des Ausführens der N2-Plasmabehandlung für etwa 60 Sekunden die TiSi2-Schicht nicht konsistent gebildet. Stattdessen werden innerhalb des Siliziumsubstrats Inseln gebildet. Auch weist die Titannitrid-Schicht eine Dicke auf, die etwa dem zweifachen der Dicke der Titannitrid-Schicht entspricht, welche ohne die N2-Plasmabehandlung ausgebildet wurde. Mit einem Elektronenbeugungsmuster können diese Inseln als Strukturen verifiziert werden, die in der C49-Phase zu finden sind. Obwohl einige Inseln abhängig vom Typ der Insel geneigt sind, wird beobachtet, dass eine (060) Ebene der TiSi2-Insel eine parallele epitaktische Wachstumsbeziehung mit einer (020) Ebene von Silizium aufweist. Dieses Ergebnis korrespondiert mit der wie oben dargestellten XRD-Analyse. Die Orientierungsbeziehung zwischen dem Siliziumsubstrat und der TiSi2-Insel wird wie folgt ausgedrückt:
    (060)[001]TiSi2//(002)[110]Si.
  • 8A und 8B sind Aufnahmen eines hochauflösenden Transmissionselektronenmikroskops (HRTEM), welche Grenzflächen zwischen dem Siliziumsubstrat und der TiSi2-Schicht zeigen. Insbesondere zeigt die 8A einen Fall des Nichtausführens der N2-Plasmabehandlung, während die 8B einen Fall des Ausführens der N2-Plasmabehandlung für etwa 60 Sekunden darstellt. Wie in der 8A dargestellt ist, werden dann, wenn die TiSi2-Schicht unter einer beliebigen Ausrichtungsbeziehung gebildet wird, Moiré-Streifenmuster an der Grenzfläche zwischen der TiSi2-Schicht und dem Siliziumsubstrat beobachtet. Die Moiré-Streifenmuster sind in einer Region B dargestellt. Die Moiré-Streifen sind ein Kontrast, der gebildet wird, wenn Gitter des Siliziumsubstrats und der TiSi2-Schicht überlagert werden. In den meisten der Grenzflächen zwischen dem Siliziumsubstrat und der TiSi2-Schicht werden Moiré-Streifenmuster gebildet. In einer Region A wird jedoch eine durch Spannungen im Gitter erzeugter Kontrast beobachtet.
  • Auf der anderen Seite wird, wie in der 8B dargestellt ist, eine periodische Fehlanpassungsgrenzflächenversetzung durch die Anwendung der N2-Plasmabehandlung verursacht. Diese Fehlanpassungsgrenzflächenversetzung wird erzeugt, um die Transformationsenergie der Grenzfläche, verursacht durch eine Differenz in den Gitterkonstanten des Siliziumsubstrats und der TiSi2-Schicht während des epitaktischen Wachstums zu reduzieren.
  • 9 ist ein Graph, welcher eine XRD-Analyse darstellt, die Veränderungen in der Struktur der TiSi2-Schicht gemäß einer Temperatur für ein RTP darstellt. Die typische C49-Phase weist eine zufällige Richtung auf, weist jedoch eine bevorzugte Richtung im wesentlichen in einer (131) Ebene und einer (060) Ebene auf. Daher ist es nicht möglich, eine Phasentransformation zu der C54-Phase direkt zu beobachten. Die durch die N2-Plasmabehandlung gesetzte C49-Phase weist jedoch eine bevorzugte Richtung in der (060) Ebene auf. Aus diesem Grund wird die C49-Phase in die C54-Phase durch eine anschließende thermische Behandlung, z. B. den RTP, verschoben werden. Um die Phasentransformation direkt zu beobachten, wird die thermische Behandlung bei einer Temperatur von etwa 900°C, etwa 1000°C, etwa 1050°C und etwa 1100°C für etwa 20 Sekunden durchgeführt. Wie in der 9 dargestellt ist, kann beginnend mit der Probe, die bei der RTP-Temperatur von etwa 1000°C behandelt wurde, ein Peak der C54-Phase beobachtet werden. Bei der RTP-Temperatur von etwa 1050°C verschwindet die C49-Phase und transformiert in die C54-Phase und eine Phase der TiN-Schicht, und bei der RTP-Temperatur von etwa 1100°C verbleibt nur die TiN-Schicht, da sich die C54-Phase zersetzt und zur TiN-Schicht wird. Schließlich kann bis zu der thermischen Behandlungstemperatur von etwa 1000°C die C49-Phase der epitaktisch gewachsenen TiSi2-Schicht ohne die Phasentransformation existieren. Demnach ist es möglich, die Möglichkeit des Auftretens von Agglomeration und des Grooving-Phänomens, verursacht durch die anschließende thermische Behandlung, auszuschließen.
  • 10 ist ein Querschnitt einer epitaktisch gewachsenen C49-TiSi2-Schicht, gebildet durch eine chemische Dampfabscheidungs(CVD)-Technik. Ein Verfahren zum Bilden der epitaktisch gewachsenen C49-TiSi2-Schicht durch Verwendung der CVD-Technik kann angewendet werden mit dem oben beschriebenen Salizidbildungsprozess und dem Kontaktlochbildungsprozess. In diesem Beispiel wird die epitaktisch gewachsene C49-TiSi2-Schicht auf einem Siliziumsubstrat durch Verwendung einer plasmaverstärkten chemischen Dampfabscheidungs(PECVD)-Technik gebildet.
  • Wie dargestellt, werden ein Siliziumsubstrat oder eine Siliziumschicht 1001, bei denen vorbestimmte Prozesse vervollständigt werden, zur Verfügung gestellt, und es wird das Siliziumsubstrat 1001 durch einen Nassreinigungsprozess unter Verwendung von BOE oder HF oder durch einen Trockenreinigungsprozess unter Verwendung von NF3 gereinigt. Anschließend werden Titantetrachlorid(TiCl4)-Gas und Wasserstoff(H2)-Gas als ein Quellengas für Titan bzw. als ein Reduktionsgas eingeströmt. Das TiCl4-Gas und das H2-Gas reagieren mit dem Siliziumsubstrat 1001, um eine epitaktisch gewachsene C49-TiSi2-Schicht 1002 zu bilden. Die PECVD-Technik wird ausgeführt bei einer Temperatur in ein Bereich von etwa 550°C bis etwa 800°C und einem Druck von etwa 133 bis etwa 2666 Pa mit einer zugeführten Energie von etwa 200 W bis etwa 800 W. Gleichzeitig kann das oben erwähnte TiCl4/H2-Gas als ein Abscheidungsgas verwendet werden, und Silan(SiH4)-Gas, welches als ein Quellengas für Silizium und als ein Reduktionsgas funktioniert, kann diesem hinzugefügt werden. Mit anderen Worten kann TiCl4/SiH4/H2-Gas oder TiCl4/SiH4-Gas verwendet werden.
  • 11A ist ein Bild eines HRTEM, welches die epitaktisch gewachsene C49-TiSi2-Schicht zeigt, gebildet durch Verwendung der CVD-Technik, aus für bei einer Temperatur von etwa 650°C und einem Druck von etwa 666 Pa. Derzeit wird das TiCl4/H2-Abscheidungsgas in der CVD-Technik verwendet. 11B ist eine Aufnahme des TEM, welche das Gleiche zeigt.
  • Gemäß 11A werden Fehlanpassungsversetzungen an einer Grenzfläche zwischen dem Siliziumsubstrat und der C49-TiSi2-Schicht erzeugt. Auch existiert keine Korngrenze in der C49-TiSi2-Schicht. Daher weist die Grenzfläche zwischen dem Siliziumsubstrat und der TiSi2-Schicht eine minimale Transformationsenergie auf, da sie in einer halbangepassten Art und Weise ausgebildet wird. Als ein Ergebnis tritt keine Phasentransformation der epitaktisch gewachsenen C49-TiSi2-Schicht auf. Darüber hinaus treten die Agglomeration und das Grooving-Phänomen nicht auf.
  • Gemäß 11B weist zum Zeitpunkt des Abscheidens der TiSi2-Schicht unter Verwendung der CVD die (060) Ebene im wesentlichen die C49-Phase auf. Ein Teilabschnitt der TiSi2-Schicht weist eine nicht reagierte Ti-Phase auf. Diese nicht reagierte Ti-Phase wird jedoch in die C49-Phase durch die anschließende thermische Behandlung transformiert. Zu diesem Zeitpunkt wird die zuvor existierende C49-Phase nicht in die C54-Phase transformiert.
  • 12 ist ein Graph, der strukturelle Veränderungen der epitaktisch gewachsenen C49-TiSi2-Schicht zeigt, die durch die CVD-Technik im Zuge des Ausführens der thermischen Behandlung entstehen. Sogar bei einer für die thermische Behandlung verwendeten Temperatur von etwa 800°C existiert die epitaktisch gewachsene C49-TiSi2-Schicht, obwohl die C54-TiSi2-Schicht nicht gebildet ist. Mit anderen Worten kann die epitaktisch gewachsene C49-TiSi2-Schicht, gebildet durch die CVD-Technik, stabil bis zu etwa 800°C während der thermischen Behandlung existieren.
  • 13A bis 13F sind Querschnitte, die ein Verfahren zum Bilden einer epitaktisch gewachsenen C49-TiSi2-Schicht zeigen, basierend auf einer Atomschichtabscheidungs(ALD)-Technik, in Übereinstimmung mit der vorliegenden Erfindung. Die durch die ALD-Technik gebildete epitaktisch gewachsene C49-TiSi2-Schicht kann auch dem oben beschriebenen Salizidbildungsprozess und dem Kontaktlochformationsprozess ausgesetzt werden.
  • Gemäß den 13A bis 13C wird ein Siliziumsubstrat 1301, mit dem vorbestimmte Prozesse ausgeführt werden, in eine (nicht dargestellte) Kammer für ein ALD geladen. Wie in der 13B dargestellt ist, wird dann das TiCl4-Gas, welches ein Quellengas für Ti ist, in die Kammer geleitet, um die TiCl4-Gasmoleküle 1302 auf dem Siliziumsubstrat 1301 zu adsorbieren. Anschließend setzt ein Spülprozess ein, um nicht adsorbierte und instabile adsorbierte TiCl4-Moleküle abzuspülen.
  • Gemäß der 13D wird ein Reduktionsgas, wie etwa H2-Gas, in die Kammer geleitet, und H2-Gasmoleküle 1303 werden adsorbiert, um die adsorbierten TiCl4-Gas-Moleküle 1302 zu deoxidieren. Nach dieser Deoxidation verbleibt nur eine Ti-Schicht, und diese reagiert mit Silizium des Siliziumsubstrats 1301, um eine Silizidschicht 1304 zu bilden. Als nächstes wird, wie in der 13E dargestellt ist, ein Spülprozess im Anschluss daran ausgeführt, um nicht reagiertes Reaktionsgas und Nebenprodukte der obigen Reaktion wegzuspülen.
  • Durch wiederholtes Ausführen der in den 13A bis 13E dargestellten Schritte ist es möglich, die epitaktisch gewachsene TiSi2-Schicht 1304 mit der Phase des C49 auf dem Siliziumsubstrat 1301 zu bilden. Diese epitaktisch gewachsene C49-TiSi2-Schicht 1304 ist in der 13F dargestellt.
  • Die durch die ALD-Technik epitaktisch gewachsene C49-TiSi2-Schicht 1304 wird bei einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C und einem Druck in einem Bereich von etwa 13 bis etwa 1333 Pa gebildet. Zu diesem Zeitpunkt ist es möglich, ein Plasma zu verwenden. Auch zeigt diese bevorzugte Ausführungsform einen Fall der Verwendung des H2-Gases als das Reduktionsgas. Es kann jedoch auch ein Gas als das Reduktionsgas verwendet werden, welches Silizium enthält, z. B. SiH4.
  • Gemäß der vorliegenden Erfindung kann das Auftreten von Agglomeration und von Grooving-Phänomen durch Ermöglichen der Bildung der epitaktisch gewachsenen C49-TiSi2-Schicht mit niedriger Grenzflächenenergie erschwert werden, was dazu führt, dass während der thermischen Behandlung keine Phasentransformation der TiSi2-Schicht auftritt, auf dem Siliziumsubstrat oder der Siliziumschicht. Dieser Effekt liefert darüber hinaus einen weiteren Effekt des Reduzierens eines Kontaktwider stands zwischen der Siliziumschicht und der C49-TiSi2-Schicht und von Leckströmen.
  • Während die vorliegende Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen beschrieben wurde, ist es für den Fachmann auf dem in Rede stehenden technischen Gebiet klar, dass verschiedene Veränderungen und Modifikationen vollzogen werden können, ohne den Schutzbereich der Erfindung, wie er in den anhängenden Ansprüchen definiert ist, zu verlassen.

Claims (5)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, welches die Schritte aufweist: (a) Laden eines Siliziumsubstrats, mit welchem die vorbestimmten Prozesse abgeschlossen werden, in eine Kammer für eine Atomschichtabscheidungs(ALD)-Technik; (b) Strömenlassen eines Quellengases aus Titan in die Kammer; (c) Spülen des nicht-reagierten Quellengases aus Titan aus der Kammer; (d) Strömenlassen eines Reduktionsgases in die Kammer; (e) Spülen des Reaktionsgases aus der Kammer; und (f) Wiederholen der Schritte (a) bis (e) für mehrere Male, um eine epitaktisch gewachsene Titan-Silizid-Schicht mit einer Phase von C49 durch Verwendung der ALD-Technik zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Quellengas für Titan TiCl4 einschließt und das Reduktionsgas H2 oder SiH4 einschließt.
  3. Verfahren nach Anspruch 1, wobei die ALD-Technik ausgeführt wird bei einer Temperatur in einem Bereich von etwa 400°C bis etwa 700°C und einem Druck in einem Bereich von etwa 13,3 Pa bis etwa 1333 Pa.
  4. Verfahren nach Anspruch 1, wobei die ALD-Technik ein Plasma verwendet.
  5. Verfahren nach Anspruch 1, weiterhin den Schritt des Reinigens des Siliziumsubstrats durch Verwendung eines Nassreinigungsprozesses unter Verwendung von BOE oder HF oder eines Trockenreinigungsprozesses unter Verwendung von NF3 aufweisend.
DE10361829A 2003-02-21 2003-12-30 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE10361829B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-11101 2003-02-21
KR10-2003-0011101A KR100538806B1 (ko) 2003-02-21 2003-02-21 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE10361829A1 DE10361829A1 (de) 2004-09-09
DE10361829B4 true DE10361829B4 (de) 2009-12-10

Family

ID=36682973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10361829A Expired - Fee Related DE10361829B4 (de) 2003-02-21 2003-12-30 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (7)

Country Link
US (3) US7037827B2 (de)
JP (1) JP5036957B2 (de)
KR (1) KR100538806B1 (de)
CN (1) CN100501954C (de)
DE (1) DE10361829B4 (de)
GB (1) GB2398927B (de)
TW (1) TWI261309B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012024B2 (en) * 2003-08-15 2006-03-14 Micron Technology, Inc. Methods of forming a transistor with an integrated metal silicide gate electrode
KR100591157B1 (ko) * 2004-06-07 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법
CN1294098C (zh) * 2005-05-25 2007-01-10 浙江大学 氮气保护制备硅化钛镀膜玻璃的方法及硅化钛镀膜玻璃
US7361596B2 (en) * 2005-06-28 2008-04-22 Micron Technology, Inc. Semiconductor processing methods
US7786537B2 (en) 2005-11-14 2010-08-31 Nec Corporation Semiconductor device and method for manufacturing same
US20070232043A1 (en) * 2006-04-03 2007-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thermal stable silicide using surface plasma treatment
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
US8004013B2 (en) * 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
KR100872801B1 (ko) * 2007-07-23 2008-12-09 포항공과대학교 산학협력단 플라스마 질화법을 이용한 반도체 소자의 금속 실리사이드형성 방법
US20100255625A1 (en) * 2007-09-07 2010-10-07 Fujifilm Manufacturing Europe B.V. Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma
KR100920455B1 (ko) * 2007-10-01 2009-10-08 포항공과대학교 산학협력단 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
KR101907972B1 (ko) 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
US8785310B2 (en) * 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
CN103137562B (zh) * 2013-02-07 2017-02-08 无锡华润上华科技有限公司 一种消除硅凹坑的方法
CN103938272A (zh) * 2014-04-03 2014-07-23 清华大学 等离子体辅助的外延生长装置及方法
US11085122B2 (en) * 2014-06-26 2021-08-10 Vapor Technologies, Inc. Diamond coated electrodes for electrochemical processing and applications thereof
WO2018111628A1 (en) 2016-12-12 2018-06-21 Applied Materials, Inc. Methods for silicide formation
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
US10475654B2 (en) * 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact plug and method manufacturing same
CN111566833B (zh) * 2017-12-29 2024-02-23 应用材料公司 减少用于显示应用的存储电容器的漏电流的方法
CN109062952B (zh) * 2018-06-22 2022-06-03 北京奇艺世纪科技有限公司 一种数据查询方法、装置及电子设备
US11195923B2 (en) * 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
US10978354B2 (en) 2019-03-15 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective dual silicide formation
US11232953B2 (en) 2019-09-17 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11233134B2 (en) 2019-12-19 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistors with dual silicide contact structures
JP2021136343A (ja) * 2020-02-27 2021-09-13 東京エレクトロン株式会社 不純物低減方法及び不純物低減装置
US11489057B2 (en) 2020-08-07 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
JP2023039081A (ja) 2021-09-08 2023-03-20 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法、および成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801425A (en) * 1995-07-06 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a wiring layer including a TISI2, film of the C49 or C54 structure
US6019839A (en) * 1998-04-17 2000-02-01 Applied Materials, Inc. Method and apparatus for forming an epitaxial titanium silicide film by low pressure chemical vapor deposition
KR20020003001A (ko) * 2000-06-30 2002-01-10 박종섭 에피택셜 티타늄실리사이드막의 형성 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JP3215898B2 (ja) * 1992-04-28 2001-10-09 日本電信電話株式会社 プラズマｃｖｄ法およびプラズマｃｖｄ装置
US5296258A (en) * 1992-09-30 1994-03-22 Northern Telecom Limited Method of forming silicon carbide
JPH08191053A (ja) 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置およびその製造方法
US5604155A (en) 1995-07-17 1997-02-18 Winbond Electronics Corp. Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging
KR0175030B1 (ko) * 1995-12-07 1999-04-01 김광호 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
US5939333A (en) * 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
TW366585B (en) * 1996-08-17 1999-08-11 United Microelectronics Corp Manufacturing method of low-temperature epitaxy titanium silicide
US6518155B1 (en) * 1997-06-30 2003-02-11 Intel Corporation Device structure and method for reducing silicide encroachment
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
JP3376952B2 (ja) 1999-04-12 2003-02-17 日本電気株式会社 地雷探知装置および地雷探知方法
JP3250543B2 (ja) 1999-04-15 2002-01-28 日本電気株式会社 半導体装置の製造方法
JP2001297998A (ja) * 2000-04-12 2001-10-26 Fujitsu Ltd 半導体装置の製造方法
KR100407684B1 (ko) * 2000-06-28 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100639201B1 (ko) 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체소자의 티타늄실리사이드 형성방법
KR100369340B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 티타늄실리사이드의 형성 방법
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US20020171107A1 (en) * 2001-05-21 2002-11-21 Baohong Cheng Method for forming a semiconductor device having elevated source and drain regions
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP3989286B2 (ja) 2002-04-26 2007-10-10 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801425A (en) * 1995-07-06 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a wiring layer including a TISI2, film of the C49 or C54 structure
US6019839A (en) * 1998-04-17 2000-02-01 Applied Materials, Inc. Method and apparatus for forming an epitaxial titanium silicide film by low pressure chemical vapor deposition
KR20020003001A (ko) * 2000-06-30 2002-01-10 박종섭 에피택셜 티타늄실리사이드막의 형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Byun,J.S.: Epitaxial C49-TiSi2 Formation on (100) Si Substrate Using TiNx and lts Electrical Characteristics as a Shallow Contact Metallization. In: Journal of the Electrochemical Society, ISSN 0013-4651, 1996, Vol. 143, No. 6, S. 1984-91 *

Also Published As

Publication number Publication date
CN1534749A (zh) 2004-10-06
GB0330186D0 (en) 2004-02-04
TW200416837A (en) 2004-09-01
GB2398927A (en) 2004-09-01
JP5036957B2 (ja) 2012-09-26
US20040180543A1 (en) 2004-09-16
US20090146306A1 (en) 2009-06-11
JP2004253797A (ja) 2004-09-09
US7037827B2 (en) 2006-05-02
DE10361829A1 (de) 2004-09-09
KR20040075556A (ko) 2004-08-30
TWI261309B (en) 2006-09-01
US7868458B2 (en) 2011-01-11
KR100538806B1 (ko) 2005-12-26
US20060157742A1 (en) 2006-07-20
GB2398927B (en) 2006-12-27
US7476617B2 (en) 2009-01-13
CN100501954C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
DE10361829B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19820147B4 (de) Verfahren zur Bildung einer leitfähigen Schicht mittels eines atomaren Schichtdepositionsprozesses
DE112006001705B4 (de) Verfahren zur Herstellung eines Integrierten Komplementär-Metalloxid-Halbleiter-Schaltkreises unter Verwendung eines erhöhten Source-Drains und eines Ersatz-Metall-Gates
DE112008000638B4 (de) Verfahren zur Herstellung einer Halbleitereinheit mit selbstausgerichteten epitaxialen Verlängerungen von Quellen und Senken
DE69724317T2 (de) Herstellungsverfahren für eine Vorrichtung bei dem eine dünne Kobaltsilizidschicht geformt wird
DE19646927C2 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
DE10021871A1 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements mit einer Barriereschicht
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE10123858A1 (de) Verfahren zum Bilden von Silicium-haltigen Dünnschichten durch Atomschicht-Abscheidung mittels SI2CL6 und NH3
DE112007001814T5 (de) Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE19521150A1 (de) Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung
DE112007001813T5 (de) Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
DE112005002350T5 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE10136400B4 (de) Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
US6627919B2 (en) Thermally stable nickel germanosilicide formed on SiGe
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE60219635T2 (de) Methoden zur Herstellung von Kondensatorelektroden und Kondensatorkonstruktionen
DE102007053600A1 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
EP0928498B1 (de) Verfahren zum erzeugen einer titanmonophosphidschicht und ihre verwendung
DE19653493B4 (de) Verfahren zur Ausbildung einer integrierten Schaltungseinrichtung mit Titansilicidschicht, integrierte Schaltungseinrichtung mit Titansilicidschicht und Vorrichtung zur Erzeugung derselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701