DE10353772A1 - Verfahren zur Herstellung von Transistorstrukturen mit LDD - Google Patents

Verfahren zur Herstellung von Transistorstrukturen mit LDD Download PDF

Info

Publication number
DE10353772A1
DE10353772A1 DE10353772A DE10353772A DE10353772A1 DE 10353772 A1 DE10353772 A1 DE 10353772A1 DE 10353772 A DE10353772 A DE 10353772A DE 10353772 A DE10353772 A DE 10353772A DE 10353772 A1 DE10353772 A1 DE 10353772A1
Authority
DE
Germany
Prior art keywords
substrate
gate electrode
flanks
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10353772A
Other languages
English (en)
Other versions
DE10353772B4 (de
Inventor
Georg RÖHRER
Othmar Leitner
Rainer Minixhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE10353772A priority Critical patent/DE10353772B4/de
Priority to PCT/EP2004/012031 priority patent/WO2005050731A1/de
Priority to EP04818752A priority patent/EP1685591A1/de
Priority to US10/579,487 priority patent/US7566624B2/en
Publication of DE10353772A1 publication Critical patent/DE10353772A1/de
Application granted granted Critical
Publication of DE10353772B4 publication Critical patent/DE10353772B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Das Substrat (1) wird derart geätzt, dass sourceseitig und drainseitig an die Gate-Elektrode (3) angrenzende, nach außen abfallende schräge Flanken (5) ausgebildet werden. Dort werden Spacer (7) angeordnet. Es erfolgen eine Implantation (9) von Dotierstoff in einer bezüglich der Oberseite schrägen Richtung durch die Spacer (7) hindurch zur Ausbildung der Bereiches (11) niedrigerer Dotierstoffkonzentration und eine Implantation (10) von Dotierstoff in einer bezüglich der Oberseite steilen Richtung zur Ausbildung der Source- und Drain-Bereiche (12).

Description

  • Die vorliegende Erfindung betrifft die Herstellung von Feldeffekttransistoren mit LDD.
  • Bei der Herstellung von MOSFET-Strukturen, insbesondere im Rahmen eines CMOS-Prozesses, werden sourceseitig und drainseitig des Kanals so genannte LDD-Bereiche (Lightly Doped Drain) ausgebildet, um die Betriebseigenschaften des Transistors zu verbessern. Z. B. werden damit die Kurzkanaleffekte, insbesondere DIBL, Punch-through, GIDL und Vt-Roll-off reduziert. Die LDD-Bereiche werden zwischen dem Source-Bereich und dem Kanalbereich und zwischen dem Kanalbereich und dem Drain-Bereich angebracht. Sie reduzieren die ansonsten sehr hohe elektrische Feldstärke zwischen dem Source-Bereich bzw. Drain-Bereich und dem Kanal-Bereich.
  • Bei der Herstellung komplementärer Transistoren im Rahmen eines CMOS-Prozesses werden jeweils die für den einen Typ vorgesehenen Transistoren mit einer Maske abgedeckt. Dann erfolgt für die übrigen Transistoren eine Implantation von Dotierstoff niedriger Dosis, um die LDD-Bereiche herzustellen. Die Maske wird entfernt, und es werden die zuvor implantierten Transistoren mit einer weiteren Maske abdeckt. Dann erfolgt eine Implantation von Dotierstoff für den entgegengesetzten Leitfähigkeitstyp, mit dem die LDD-Eereiche der komplementären Transistoren hergestellt werden. Um die nachfolgend zu implantierenden Source-Bereiche und Drain-Bereiche ausreichend von den Kanalbereichen abzusetzen und damit einen möglicherweise auftretenden Punch-through zu unterdrücken, den GIDL-Effekt zu reduzieren und eine Degradation des MOSFETS durch heiße Ladungsträger zu vermindern, werden Seitenwandspacer an den sourceseitigen und drainseitigen Flanken der Gate-Elektroden hergestellt. Für die Implantierung des Dotierstoffs für die Source-Bereiche und Drain-Bereiche mit höherer Dotierstoffkonzentration müssen dann mittels zweier weiterer Masken wieder jeweils die Transistoren des einen Typs abgedeckt werden. Das erfordert insgesamt vier Masken. Wegen der mit den LDD-Bereichen erzielten Vorteile sind noch weitere solcher Strukturen entwickelt und untersucht worden, wie z. B. LATID (Large-Angle Tilted Implant Drain) und DDD.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Herstellungsverfahren von Transistorstrukturen mit LDD anzugeben.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem hier beschriebenen Verfahren genügt für jeden Transistortyp die Verwendung nur einer Maske, mit der der jeweils entgegengesetzte Transistortyp abgedeckt wird. Um die unterschiedlichen Dotierstoffkonzentrationen für die Source- und Drain-Bereiche und die daran anschließenden niedriger dotierten Bereiche, im Folgenden der Einfachheit halber als LDD-Bereiche bezeichnet, implantieren zu können, werden sourceseitig und drainseitig an die Gate-Elektrode angrenzende und von der Gate-Elektrode nach außen abfallende schräge Flanken in dem Substrat oder Halbleiterkörper hergestellt. Vor der Implantation werden Seitenwandspacer an den sourceseitigen und drainseitigen Flanken der Gate-Elektrode durch anisotropes Rückätzen einer konform abgeschiedenen Schicht hergestellt. Die Seitenwandspacer bedecken zumindest teilweise die Flanken der Gate-Elektrode und die schrägen Flanken im Substrat.
  • Eine steil, vorzugsweise möglichst senkrecht, auf die Substratoberfläche auftreffende Implantation bringt den Dotierstoff für die Source-Drain-Bereiche in hoher Konzentration ein. Eine schräge Implantation in einem Winkel zwischen 30° und 60°, zum Beispiel etwa 45°, zur ursprünglichen Oberseite des Substrats und mit einer niedrigeren Dosis wird vorgenommen, um die LDD-Bereiche auszubilden. Die Dotierstoffatome gelangen dabei durch die Seitenwandspacer in das Halbleitermaterial. Durch die typischen Form der Spacer und die geeignete Schräge der in dem Substrat ausgebildeten Flanken wird erreicht, dass die Dicke der Spacer zu den Source-Drain-Bereichen hin derart abnimmt, dass dort angrenzend an die Source-Drain-Bereiche die LDD-Bereiche mit der vorgesehenen Dotierstoffkonzentration hergestellt werden können.
    •
  • Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt im Querschnitt eine Schichtanordnung zur Strukturierung der Gate-Elektrode.
  • Die 2 zeigt die Anordnung der 1 mit strukturierter Gate-Elektrode.
  • Die 3 zeigt ein weiteres Zwischenprodukt nach einem Ätzen der schrägen Flanken in der Substratoberseite.
  • Die 4 zeigt ein weiteres Zwischenprodukt nach dem Abscheiden der Spacerschicht.
  • Die 5 zeigt die Struktur nach dem Ätzen der Seitenwandspacer.
  • Die 6 zeigt die Herstellung der LDD-Bereiche und der Source- und Drain-Bereiche.
  • In einer bevorzugten Ausführungsform des Verfahrens werden gemäß dem in der 1 dargestellten Querschnitt auf eine im Wesentlichen ebene Oberseite eines Substrats 1 oder eines Halbleiterkörpers, z. B. aus Silizium, mit einer Grunddotierung oder dotierten Wannen ein Gate-Dielektrikum 2 und eine für die Gate-Elektrode vorgesehene Elektrodenschicht 30, z. B. aus Polysilizium, aufgebracht. Es wird darauf eine Lackmaske 4 hergestellt, die entsprechend der herzustellenden Gate-Elektrode strukturiert ist.
  • Die 2 zeigt den Querschnitt der 1, nachdem mittels der Lackmaske 4 die Gate-Elektrode 3 strukturiert worden ist. Die Längsrichtung des Kanals liegt in der Zeichenebene. Links und rechts unterhalb der Gate-Elektrode 3 befinden sich daher die für Source und Drain vorgesehenen Bereiche. In der 2 ist erkennbar, dass beim Ätzen des Materials der Gate-Elektrode 3 die Schicht des Gate-Dielektrikums 2 als Ätzstoppschicht wirkt. Die Zusammensetzung des Ätzgases wird dann geändert, so dass die Schicht des Gate-Dielektrikums seitlich der Gate-Elektrode 3 entfernt wird und weiter in das Substrat 1 geätzt wird. Der Fotolack der Lackmaske 4 kann gegebenenfalls vor dem Ätzen des Substrats entfernt werden.
  • Es wird so weit geätzt, bis die Oberseite des Substrats entsprechend der Darstellung der 3 um eine Tiefe d abgesenkt ist. Gleichzeitig wird an den sourceseitigen und drainseitigen Flanken der Gate-Elektrode 3 jeweils eine von der Gate-Elektrode 3 nach außen abfallende schräge Flanke 5 ausgebildet. Bei dem in der 3 dargestellten Beispiel besitzen diese Flanken 5 eine Neigung von 45° zu der übrigen, im Wesentlichen ebenen Substratoberseite beziehungsweise zu der Ebene der ursprünglichen Substratoberseite. Durch eine geeignete Einstellung der Ätzraten in horizontaler und vertikaler Ätzrichtung können hier aber andere Neigungswinkel eingestellt werden. Bevorzugt bei diesem Verfahren sind Neigungswinkel von 30° bis 60°, wobei die schrägen Flanken 5 vorzugsweise zueinander spiegelsymmetrisch bezüglich der Gate-Elektrode 3 ausgebildet werden, aber im Prinzip auch unterschiedliche Neigungswinkel aufweisen können. Die Tiefe d dieser Ätzung beträgt vorzugsweise 20 nm bis 200 nm, typisch z. B. etwa 100 nm. Bei dem Ätzen des Substrats können die schrägen Flanken 5 ein Stück weit unter die Gate-Elektrode 3 geätzt werden (underetch).
  • Es wird dann, wie in der 4 gezeigt, kantenkonform isotrop eine Spacerschicht 6 abgeschieden, die vorzugsweise Oxid ist und z. B. in einer typischen Dicke von etwa 150 nm bis 160 nm aufgebracht werden kann. Die erforderliche Dicke hängt auch mit der Tiefe d zusammen; sie sollte maximal etwa 200 nm betragen. Die Tiefe d, die Dicke der Spacerschicht 6 sowie die Neigung der schrägen Flanken 5 und die Abmessung der Struktur werden aufeinander abgestimmt. Die Spacerschicht 6 wird anschließend anisotrop in einer an sich bekannten Weise rückgeätzt, um Seitenwandspacer an den Flanken der Gate-Elektrode zu bilden.
  • Die 5 zeigt die so erhaltene Struktur mit den Spacern 7 an den sourceseitigen und drainseitigen Flanken der Gate-Elektrode 3. Die Spacer 7 bedecken die schrägen Flanken 5, wobei in der 5 deutlich erkennbar ist, dass die in der zu der Ebene der schrägen Flanken 5 senkrechten Richtung gemessene Dicke der Spacer 7 nach unten zum Substrat hin geringer wird. Unterhalb einer durch das Gate-Dielektrikum 2 festgelegten Ebene hat der Querschnitt der Spacer 7 näherungsweise eine dreieckige Form. Es kann dann die erste Maske aufgebracht werden, um die Transistorbereiche, die für Transistoren des einen Typs vorgesehen sind, abzudecken. Daraufhin erfolgt die Implantation zur Ausbildung der Source-Bereiche, Drain-Bereiche und LDD-Bereiche. In eine p-dotierte Wanne im Substrat 1 wird ein Dotierstoff für n-Leitung eingebracht und umgekehrt.
  • In der 6 ist die Herstellung der Source- und Drain-Bereiche 12 sowie der Bereiche 11 niedrigerer Dotierstoffkonzentration, im Folgenden ohne die Absicht einer Einschränkung kurz als LDD-Bereiche 11 bezeichnet, im Schema dargestellt. In der 6 ist die Senkrechte 8 auf der um die Tiefe d abgesenkten Ebene der Oberseite des Substrats 1 eingezeichnet. Der dargestellte Querschnitt liegt in der Ebene, die senkrecht auf der Oberseite des Substrats und senkrecht auf der Ebene der schrägen Flanke 5 steht.
  • Die für die LDD-Bereiche vorgesehene Implantation niedriger Dosis 9 wird in einer Richtung vorgenommen, die in diesem in der 6 dargestellten Querschnitt um den Winkel 14 gegen die Senkrechte 8 geneigt ist. Der Winkel 14 für die Implantation niedriger Dosis 9 kann dem Neigungswinkel der Flanken 5 gegen die Substratoberseite entsprechen, kann aber auch davon abweichen; er liegt vorzugsweise im Bereich zwischen 30° und 60°. Durch den dünnen unteren Teil der Spacer 7 gelangt genügend Dotierstoff in das Substrat, um die LDD-Bereiche 11 auszubilden. Die LDD-Bereiche 11 reichen in dem dargestellten Beispiel noch etwas unter die Gate-Elektrode 3. Zwischen ihnen befindet sich der Kanalbereich 13.
  • Eine weitere Implantation höherer Dosis 10 erfolgt zur Herstellung der Source-Bereiche und Drain-Bereiche 12. Die Reihenfolge der Implantationen ist im Prinzip beliebig. Bevorzugt ist die Herstellung der LDD-Bereiche vor der Herstellung der Source- und Drain-Bereiche. Die Richtung der Implantation höherer Dosis 10 sollte von der Senkrechten 8 höchstens um einen Winkel von etwa 7° abweichen, um sicherzustellen, dass die Source-Drain-Bereiche in ausreichendem Abstand von dem Kanalbereich 13 hergestellt werden.
  • Bei weiteren Ausgestaltungen, die von dem bevorzugten und in den Figuren idealisiert dargestellten beschriebenen Ausführungsbeispiel abweichen, können die Flanken insbesondere zum Substrat hin gewölbt oder sonst uneben ausgebildet werden. Der oben bezeichnete Neigungswinkel der Flanken von 30° bis 60° zu der ebenen Oberseite des Substrates wird in diesen Fällen durch eine die Flanken approximierende Ebene geeignet definiert. Diese Ebene wird z. B. durch die betreffende untere Kante der Gate-Elektrode und den Übergang zwischen der schrägen Flanke und dem waagrechten Anteil der Substratoberseite festgelegt.
  • Die Spacer 7 brauchen nicht notwendig wie in der 5 dargestellt genau die Flanken der Gate-Elektrode und die schrägen Flanken 5 zu bedecken. Statt dessen kann z. B. ein unterer Anteil der schrägen Flanken 5 und/oder ein oberer Anteil der Flanken der Gate-Elektrode von den Spacern 7 frei gelassen bleiben. Es kann auch vorgesehen werden, dass die Spacer 7 noch einen Anteil der waagrechten Oberseite des Substrats 1 mit bedecken. Die Darstellungen der 5 und 6 sind in dieser Hinsicht idealisiert. Wesentlich für die Ausgestaltung der Spacer ist dabei nur, dass sie in der vorgesehenen Richtung der Implantation niedriger Dotierstoffkonzentration zumindest im unteren Bereich ausreichend dünn sind, um genügend Dotierstoff durchzulassen, und dass sie andererseits in der zu der Substratoberseite senkrechten Richtung eine ausreichende gateseitige Abschirmung der steil auftreffenden Source-/Drain-Implantationen bilden.

Claims (7)

  1. Verfahren zur Herstellung von Transistorstrukturen mit LDD, bei dem auf einer im Wesentlichen ebenen Oberseite eines Halbleiterkörpers oder Substrats (1) eine Gate-Elektrode (3) auf einem Gate-Dielektrikum (2) strukturiert wird und unter Verwendung der Gate-Elektrode (3) als Maske Implantationen von Dotierstoff zur Ausbildung von Source-/Drain-Bereichen (12) sowie von daran kanalseitig angrenzenden Bereichen (11) niedrigerer Dotierstoffkonzentration erfolgen, dadurch gekennzeichnet , dass nach dem Strukturieren der Gate-Elektrode (3) das Substrat (1) derart geätzt wird, dass sourceseitig und drainseitig an die Gate-Elektrode (3) angrenzende und von der Gate-Elektrode (3) nach außen abfallende schräge Flanken (5) ausgebildet werden, eine Spacerschicht (6) kantenkonform abgeschieden und anisotrop zu Spacern (7) rückgeätzt wird, die die sourceseitigen und drainseitigen Flanken der Gate-Elektrode (3) und die schrägen Flanken (5) zumindest teilweise bedecken, und die Implantation von Dotierstoff in einer bezüglich der ursprünglichen Oberseite des Substrats steilen Richtung zur Ausbildung der Source- und Drain-Bereiche (12) und in einer bezüglich der ursprünglichen Oberseite des Substrats schrägen Richtung durch die Spacer (7) hindurch zur Ausbildung der Bereiche (11) niedrigerer Dotierstoffkonzentration vorgenommen wird.
  2. Verfahren nach Anspruch 1, bei dem die schrägen Flanken (5) mit einer Neigung von 30° bis 60° gegen die ursprüngliche Oberseite des Substrats (1) ausgebildet werden.
  3. Verfahren nach Anspruch 2, bei dem die schrägen Flanken (5) mit einer Neigung von 45° gegen die ursprüngliche Oberseite des Substrats (1) ausgebildet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Implantation zur Ausbildung der Bereiche (11) niedrigerer Dotierstoffkonzentration in einer Richtung erfolgt, die in einer auf der Oberseite des Substrats (1) und den schrägen Flanken (5) senkrecht stehenden Schnittebene mit einer Senkrechten auf der ursprünglichen Oberseite des Substrates (1) einen Winkel zwischen 30° und 60° einschließt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Implantation zur Ausbildung der Source- und Drain-Bereiche (12) in einer Richtung erfolgt, die in einer auf der Oberseite des Substrats (1) und den schrägen Flanken (5) senkrecht stehenden Schnittebene mit einer Senkrechten auf der ursprünglichen Oberseite des Substrates (1) einen Winkel zwischen 0° und 7° einschließt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem mit dem Ätzen der schrägen Flanken (5) das Substrat (1) auch etwas unterhalb der Gate-Elektrode (3) weggeätzt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem mit dem Ätzen der schrägen Flanken (5) die Oberseite des Substrats (1) um eine Tiefe (d) im Bereich von 20 nm bis 200 nm abgesenkt wird.
DE10353772A 2003-11-18 2003-11-18 Verfahren zur Herstellung von Transistorstrukturen mit LDD Expired - Fee Related DE10353772B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10353772A DE10353772B4 (de) 2003-11-18 2003-11-18 Verfahren zur Herstellung von Transistorstrukturen mit LDD
PCT/EP2004/012031 WO2005050731A1 (de) 2003-11-18 2004-10-25 Verfahren zur herstellung von transistorstrukturen mit ldd
EP04818752A EP1685591A1 (de) 2003-11-18 2004-10-25 Verfahren zur herstellung von transistorstrukturen mit ldd
US10/579,487 US7566624B2 (en) 2003-11-18 2004-10-25 Method for the production of transistor structures with LDD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10353772A DE10353772B4 (de) 2003-11-18 2003-11-18 Verfahren zur Herstellung von Transistorstrukturen mit LDD

Publications (2)

Publication Number Publication Date
DE10353772A1 true DE10353772A1 (de) 2005-06-02
DE10353772B4 DE10353772B4 (de) 2008-12-18

Family

ID=34530249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10353772A Expired - Fee Related DE10353772B4 (de) 2003-11-18 2003-11-18 Verfahren zur Herstellung von Transistorstrukturen mit LDD

Country Status (4)

Country Link
US (1) US7566624B2 (de)
EP (1) EP1685591A1 (de)
DE (1) DE10353772B4 (de)
WO (1) WO2005050731A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005030875A1 (de) * 2005-06-15 2007-01-04 Infineon Technologies Ag Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102015118616B3 (de) * 2015-10-30 2017-04-13 Infineon Technologies Austria Ag Latchup-fester Transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108651A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Lowered Source/Drain Transistors
US8093665B2 (en) * 2009-05-18 2012-01-10 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same
TWI397181B (zh) * 2009-06-15 2013-05-21 Macronix Int Co Ltd 半導體元件及其製造方法
US10163724B2 (en) * 2012-03-01 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method of manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226968A (ja) * 1985-03-30 1986-10-08 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
US6040602A (en) * 1997-12-18 2000-03-21 Advanced Micro Devices, Inc. Formation of lightly doped regions under a gate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368133A (ja) 1991-06-14 1992-12-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05343674A (ja) 1992-06-10 1993-12-24 Ricoh Co Ltd 半導体装置及びその製造方法
JPH0794714A (ja) 1993-09-21 1995-04-07 Sony Corp Ｍｏｓトランジスタの製造方法
JP3331040B2 (ja) 1993-09-21 2002-10-07 三菱電機株式会社 半導体装置およびその製造方法
US5538909A (en) 1995-01-19 1996-07-23 United Microelectronics Corporation Method of making a shallow trench large-angle-tilt implanted drain device
KR100239707B1 (ko) * 1996-11-27 2000-01-15 김영환 반도체 소자의 제조방법
JPH11111979A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2001313389A (ja) 2000-05-01 2001-11-09 Seiko Epson Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226968A (ja) * 1985-03-30 1986-10-08 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
US6040602A (en) * 1997-12-18 2000-03-21 Advanced Micro Devices, Inc. Formation of lightly doped regions under a gate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005030875A1 (de) * 2005-06-15 2007-01-04 Infineon Technologies Ag Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102015118616B3 (de) * 2015-10-30 2017-04-13 Infineon Technologies Austria Ag Latchup-fester Transistor
US10374056B2 (en) 2015-10-30 2019-08-06 Infineon Technologies Austria Ag Latch-up resistant transistor
US10943987B2 (en) 2015-10-30 2021-03-09 Infineon Technologies Austria Ag Latch-up resistant transistor device

Also Published As

Publication number Publication date
US7566624B2 (en) 2009-07-28
US20070128817A1 (en) 2007-06-07
DE10353772B4 (de) 2008-12-18
EP1685591A1 (de) 2006-08-02
WO2005050731A1 (de) 2005-06-02

Similar Documents

Publication Publication Date Title
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE19747777B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102004042167B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102006019934B4 (de) Verfahren zur Ausbildung eines Feldeffekttransistors
DE102014019380A1 (de) Ein Transistordesign
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE102014019190A1 (de) Eingebetteter Source- oder Drain-Transistorbereich mit seitlich erweitertem Abschnitt
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE10353772B4 (de) Verfahren zur Herstellung von Transistorstrukturen mit LDD
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE10239310A1 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE102014019413A1 (de) Epitaxialkanal mit Gegen-Halo-Implantat, um Analog-Verstärkung zu verbessern
DE102004058412A1 (de) Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete
DE10361135B4 (de) Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain
DE102009021480A1 (de) Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen
DE102015200593A1 (de) Integrierte Schaltungen mit vertikaler Verbindung zwischen nFETs und pFETS und Verfahren zum Herstellen selbiger
DE10146933B4 (de) Integrierte Halbleiteranordnung mit Abstandselement und Verfahren zu ihrer Herstellung
DE102018111326B3 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee