DE10334761B4 - Elektronische Schaltungsvorrichtung - Google Patents

Elektronische Schaltungsvorrichtung Download PDF

Info

Publication number
DE10334761B4
DE10334761B4 DE10334761A DE10334761A DE10334761B4 DE 10334761 B4 DE10334761 B4 DE 10334761B4 DE 10334761 A DE10334761 A DE 10334761A DE 10334761 A DE10334761 A DE 10334761A DE 10334761 B4 DE10334761 B4 DE 10334761B4
Authority
DE
Germany
Prior art keywords
electronic circuit
lead frame
circuit device
substrate
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10334761A
Other languages
English (en)
Other versions
DE10334761A1 (de
Inventor
Hiroaki Doi
Noriyoshi Urushiwara
Akira Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE10334761A1 publication Critical patent/DE10334761A1/de
Application granted granted Critical
Publication of DE10334761B4 publication Critical patent/DE10334761B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Elektronische Schaltungsvorrichtung mit
einem elektronischen Schaltungselement (1),
einem Substrat (2) mit einer vorderen Oberfläche, auf der das elektronische Schaltungselement (1) montiert ist, und einer der vorderen Oberfläche in der Richtung der Dicke des Substrats (2) gegenüberliegenden hinteren Oberfläche,
einem elektrisch mit dem elektronischen Schaltungselement (1) verbundenen, elektrisch leitfähigen Anschlußelement (4),
einem Leiterrahmen (3), der sich senkrecht zur Richtung der Dicke erstreckt und auf der hinteren Oberfläche liegt, und
einem Abdichtharz (6), das das elektronische Schaltungselement (1), das Substrat (2) und den Leiterrahmen (3) zumindest teilweise bedeckt, während zumindest ein Teil des elektrisch leitfähigen Anschlußelements (4) nicht von dem Abdichtharz bedeckt ist,
wobei
ein Hauptbestandteil des Substrats (2) Keramik ist,
das Substrat (2) in einer ersten in der Substratebene liegenden und sich parallel zur Längsrichtung zumindest eines Teils des elektrisch leitfähigen Anschlußelements (5) erstreckenden Richtung ein Ende (8) des Leiterrahmens (3) überragt, wobei...

Description

  • Die vorliegende Erfindung betrifft eine elektronische Schaltungsvorrichtung mit einem elektronischen Schaltungselement, einem Substrat mit einer vorderen Oberfläche, auf der das elektronische Schaltungselement montiert ist, und einer der vorderen Oberfläche in der Richtung der Dicke des Substrats gegenüberliegenden hinteren Oberfläche, einem elektrisch leitfähigen Anschlußelement, das elektrisch mit dem elektronischen Schaltungselement verbunden ist, einem Leiterrahmen, der sich senkrecht zur Richtung der Dicke erstreckt, so daß er der hinteren Oberfläche in der Richtung der Dicke zugewandt ist, und einem abdichtenden Harz, das das elektronische Schaltungselement, das Substrat und den Leiterrahmen zumindest teilweise bedeckt, zumindest ein Teil des elektrisch leitfähigen Anschlußelements nicht von dem abdichtenden Harz bedeckt ist.
  • Bei einer elektronischen Schaltungsvorrichtung, wie in „Effect of Lead Frame Material an Plastic-Encapsulated IC Package Cracking Under Temperature Cycling" (Autoren: Asao Nishimura, Sueo Kawai und Gen Murakami, enthalten in „IEEE TRANSACTIONS ON COMPONENTS, HYBRIDS, AND MANUFACTURING TECHNOLOGY, Bd. 12, Nr. 4, Seiten 639–645, veröffentlicht im Dezember 1989), der JP-A-9-232341 und der JP-A-2000-183241 offenbart, sind ein elektronisches Schaltungselement und ein metallischer Leiterrahmen miteinander verbunden und monolithisch in Harz, beispielsweise Epoxidharz, verkapselt.
  • Aus der US 2002/0192488 A1 ist ein Kompositbauteil für eine Halbleitervorrichtung und isolierte und nicht isolierte Halbleitervorrichtungen mit diesem Bauteil bekannt. Ein keramisches isolierendes Substrat und ein Halbleiterelementsubstrat sind zu einem Kompositmaterialbauteil verlötet. Das keramische isolierende Substrat weist mehrere Kupferplattierungen auf, die auf einem AlN-Sinterkörper auf beiden Oberflächen angebracht sind. Ein isoliertes Halbleiterbauteil hat auf einem Trägerbauteil aus Aluminium ein Aluminiumoxidsubstrat, auf dem sich Schaltungskomponenten befinden. Das Trägerbauteil überragt das Aluminiumoxidsubstrat in alle Richtungen.
  • Aus der US 6,396,138 B1 ist eine Chipanordnung mit zweiseitiger Kühlung bekannt. Eine Halbleitervorrichtung weist ein Substrat mit einem Verbindungsbereich darauf auf. Ein Rohling weist eine untere Oberfläche auf, die sich auf einem zweiten Bereich der Fläche des Substrats befindet. Die obere Oberfläche des Rohlings weist eine Metallschicht und Halbleiterelemente unter der Metallschicht auf.
  • Es ist eine Aufgabe der Erfindung, eine elektronische Schaltungsvorrichtung zu schaffen, bei der ein Bruch zwischen einem Harz und einem Leiterrahmen und/oder ein Riß in dem Harz an einem Ende des Leiterrahmens unterdrückt werden.
  • Bei einer elektronischen Schaltungsvorrichtung mit einem elektronischen Schaltungselement, einem Substrat mit einer vorderen Oberfläche, auf der das elektronische Schaltungselement montiert ist, und einer der vorderen Oberfläche in der Richtung der Dicke des Substrats gegenüberliegenden hinteren Oberfläche, einem elektrisch mit dem elektronischen Schaltungselement verbundenen, elektrisch leitfähigen Anschlußelement, einem Leiterrahmen, der sich senkrecht zur Richtung der Dicke erstreckt, so daß er der hinteren Oberfläche in der Richtung der Dicke über einen Klebstoff gegenüberliegt, und einem Abdichtharz, das das elektronische Schaltungselement, das Substrat und den Leiterrahmen zumindest teilweise bedeckt, während zumindest ein Teils des elektrisch leitfähigen Anschlußelements nicht mit dem Abdichtharz, erstreckt sich gemäß einer Schnittansicht entlang einer imaginären Ebene, die durch das Substrat und den Leiterrahmen verläuft und sich parallel zur Richtung der Dicke erstreckt, das Substrat erfindungsgemäß so, daß es in bezug auf ein Ende des Leiterrahmens in einer zur Richtung der Dicke senkrechten Querrichtung nach außen ragt, wobei das Ende des Leiterrahmens von dem Abdichtharz bedeckt ist.
  • Da sich das Substrat so erstreckt, daß es in bezug auf ein Ende des Leiterrahmens in einer zur Richtung der Dicke senkrechten Querrichtung nach außen ragt, wobei das Ende des Leiterrahmens von dem Abdichtharz bedeckt ist, wird die Konzentration von Scherbelastungen zwischen dem Harz und dem Leiterrahmen am Ende des Leiterrahmens so verringert, daß das Auftreten eines Bruchs zwischen dem Leiterrahmen und dem Harz und/oder eines Sprungs des Harzes am Ende des Leiterrahmens unterdrückt werden.
  • Das vorstehend genannte, unverwechselbare Merkmal ist besonders wirkungsvoll zur Unterdrückung des Auftretens eines Bruchs zwischen dem Leiterrahmen und dem Harz und/oder eines Sprungs des Harzes am Ende des Leiterrahmens, wenn der lineare Ausdehnungskoeffizient des Leiterrahmens in Querrichtung kleiner als der lineare Ausdehnungskoeffizient des Abdichtharzes ist, die Differenz zwischen den linearen Ausdehnungskoeffizienten des Substrats und des Leiterrahmens in Querrichtung kleiner als die Differenz zwischen den linearen Ausdehnungskoeffizienten des Abdichtharzes und des Leiterrahmens in Querrichtung ist, die elektronische Schaltungsvorrichtung ferner einen Harzklebstoff enthält, mit dem der Leiterrahmen an die hintere Oberfläche geklebt ist, die Erzeugung des Leiterrahmens auf dem Substrat durch einen Abscheidungsprozeß auf der hinteren Oberfläche verhindert wird (wobei der Abscheidungsprozeß zumindest entweder ein Sputtern oder ein Galvanisieren einschließt), das Ende des Leiterrahmens durch einen Scherprozeß erzeugt wird und/oder das Ende des Leiterrahmens durch einen Ätzprozeß erzeugt wird.
  • Das vorstehend beschriebene, unverwechselbare strukturelle Merkmal ist vorzugsweise anwendbar, wenn sich die imaginäre Ebene parallel zur Längsrichtung des Teils des elektrisch leitfähigen Anschlußelements erstreckt, die elektronische Schaltungsvorrichtung mehrere elektrisch leitfähige Anschlußelemente aufweist, die in der Richtung der Anordnung der elektrisch leitfähigen Anschlußelemente nebeneinandergesetzt sind, und die imaginäre Ebene sich senkrecht zur Richtung der Anordnung der elektrisch leitfähigen Anschlußele mente erstreckt und/oder der Leiterrahmen einstückig ausgebildet ist (so daß die elektronische Schaltungsvorrichtung einen einzigen Leiterrahmen umfaßt, die Abdeckung eines Teils des einstückigen Leiterrahmens mit dem Abdichtharz verhindert wird, wodurch er in einer zur Richtung der Dicke und zur Querrichtung senkrechten Vorstehrichtung aus dem Abdichtharz ragt, und sich die imaginäre Ebene senkrecht zur Vorstehrichtung erstreckt (in diesem Fall kann der Leiterrahmen eine Oberfläche aufweisen, die der hinteren Oberfläche in der Richtung der Dicke zugewandt und nicht mit dem Abdichtharz bedeckt ist, so daß sie in der Vorstehrichtung aus dem Abdichtharz ragt).
  • Vorzugsweise erstreckt sich das Substrat gemäß der Schnittansicht so, daß es in bezug auf das dem Ende des Leiterrahmens in der Querrichtung gegenüberliegende andere Ende des Leiterrahmens in der Querrichtung nach außen ragt, wenn das andere Ende des Leiterrahmens mit dem Abdichtharz bedeckt ist. Vorzugsweise ist ein Teil des Leiterrahmens nicht mit dem Abdichtharz bedeckt, so daß es in einer zur Richtung der Dicke und zur Querrichtung senkrechten Vorstehrichtung aus dem Abdeckharz ragt, und die Breite zwischen dem anderen Ende und dem einen Ende ist gemäß einer senkrechten Schnittansicht kleiner als die Breite des Teils des Leiterrahmens in der Querrichtung. Zum sicheren Verhindern des Auftretens eines Bruchs zwischen dem Leiterrahmen und dem Harz und/oder eines Springens des Harzes am Ende des Leiterrahmens ist die Breite des Leiterrahmens zwischen dem anderen Ende und dem einen Ende in der Schnittansicht nicht größer als 80% der Breite des Substrats.
  • Das vorstehend beschriebene, unverwechselbare strukturelle Merkmal ist vorzugsweise anwendbar, wenn das elektronische Schaltungselement einen Halbleiterkörper enthält, dessen Hauptkompo nente ein Halbleiter ist, und der Halbleiterkörper und der Leiterrahmen einander in der Richtung der Dicke gesehen überlappen. Hierbei kann das elektronische Schaltungselement zumindest entweder eine Zentraleinheit oder einen Leistungstransistor umfassen, und/oder der gesamte Halbleiterkörper und der Leiterrahmen können einander in der Richtung der Dicke gesehen überlappen.
  • Der Leiterrahmen ist vorzugsweise nicht elektrisch mit dem elektronischen Schaltungselement verbunden, so daß keine Wärmeenergie durch elektrischen Strom erzeugt wird, der durch den Leiterrahmen fließt.
  • Die vorliegende Erfindung ist insbesondere dann vorzugsweise anwendbar, wenn der Leiterrahmen metallisch ist und ein Hauptbestandteil des Substrats Keramik ist.
  • Kurze Beschreibung der verschiedenen, in den Zeichnungen gezeigten Ansichten
  • 1 ist eine Ansicht einer elektronischen Schaltungsvorrichtung gemäß einer ersten Ausführungsform der Erfindung von unten;
  • 2 ist eine vordere Schnittansicht der elektronischen Schaltungsvorrichtung entlang der Linie II-II in 1;
  • 3 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der ersten Ausführungsform von oben;
  • 4 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der ersten Ausführungsform von vorne;
  • 5 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der ersten Ausführungsform von der Seite;
  • 6 ist ein Diagramm, das die Beziehung zwischen dem Verhältnis der Breite W1 des Leiterrahmens zur Breite W2 des Substrats und dem Verhältnis der Spannung im Harz am Ende des Leiterrahmens, die sich entsprechend einer Veränderung des Verhältnisses der Breite W1 des Leiterrahmens zur Breite W2 des Substrats verändert, zur Spannung im Harz am Ende des Leiterrahmens zeigt, die ermittelt wird, wenn die Breite W1 des Leiterrahmens mit der Breite W2 des Substrats übereinstimmt;
  • 7 ist eine schematische Ansicht, die die Spannungsverteilung bei einem Vergleichsbeispiel zeigt;
  • 8 ist eine schematische Ansicht, die die Spannungsverteilung bei einer Ausführungsform der Erfindung zeigt;
  • 9 ist eine Ansicht einer elektronischen Schaltungsvorrichtung gemäß einer zweiten Ausführungsform der Erfindung von unten;
  • 10 ist eine vordere Schnittansicht der elektronischen Schaltungsvorrichtung gemäß der zweiten Ausführungsform entlang der Linie X-X in 9;
  • 11 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der zweiten Ausführungsform von oben;
  • 12 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der zweiten Ausführungsform von vorne;
  • 13 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß der zweiten Ausführungsform von der Seite;
  • 14 ist eine Ansicht einer elektronischen Schaltungsvorrichtung gemäß einer dritten Ausführungsform der Erfindung von unten;
  • 15 ist eine vordere Schnittansicht der elektronischen Schaltungsvorrichtung gemäß der dritten Ausführungsform entlang der Linie XV-XV in 14;
  • 16 ist eine Ansicht einer elektronischen Schaltungsvorrichtung gemäß einer vierten Ausführungsform der Erfindung von unten;
  • 17 ist eine vordere Schnittansicht der elektronischen Schaltungsvorrichtung gemäß der vierten Ausführungsform entlang der Linie XVII-XVII in 16;
  • 18 ist eine Schnittansicht eines Endes des Substrats;
  • 19a ist eine Schnittansicht eines durch einen Scherprozeß hergestellten Endes des Leiterrahmens;
  • 19b ist eine Schnittansicht eines durch einen Ätzprozeß hergestellten Endes des Leiterrahmens;
  • 20 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß einem Vergleichsbeispiel von oben;
  • 21 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß dem Vergleichsbeispiel von vorne;
  • 22 ist eine Teilschnittansicht der elektronischen Schaltungsvorrichtung gemäß dem Vergleichsbeispiel von der Seite.
  • Bei einer in den 1–5 gezeigten ersten Ausführungsform der elektronischen Schaltungsvorrichtung ist ein Keramiksubstrat 2, auf dem elektronische Schaltungselemente 1 montiert sind, mittels eines Harzklebstoffs 12 an einen Leiterrahmen 3 geklebt, die elektronischen Schaltungselemente 1 sind über jeweilige Aluminiumdrähte 5 elektrisch mit als das beanspruchte, elektrisch leitfähige Anschlußelement dienenden, metallischen Leitungen 4 verbunden, und die elektronischen Schaltungselemente 1, das Substrat 2, ein Teil des Leiterrahmens 3 und Teile der Leitungen 4 sind von Harz 6 eingeschlossen. Ein anderer Teil des Leiterrahmens 3 ragt so aus dem Harz 6, daß durch die elektronischen Schaltungselemente 1 erzeugte Wärmeenergie über den metallischen Leiterrahmen 3 aus der elektronischen Schaltungsvorrichtung abgestrahlt wird. Gemäß einer Schnittansicht, wie den in den 2 und 4 gezeigten, entlang einer imaginären Ebene, die durch das Substrat 2 und den Leiterrahmen 3 verläuft und sich parallel zur Richtung der Dicke erstreckt, erstreckt sich das Substrat so, daß es in bezug auf jedes Ende 8 des Leiterrahmens 3 in einer zur Richtung der Dicke senkrechten Querrichtung nach außen ragt, wobei jedes Ende 8 des Leiterrahmens 3 von dem Abdeckharz bedeckt ist.
  • Ein Teil des Leiterrahmens 3 und ein Teil des Substrats 2, die einander aus der Richtung der Dicke betrachtet überlappen, sind über den gesamten gemeinsamen Bereich, in dem der Teil des Leiterrahmens 3 und der Teil des Substrats 2 einander aus der Richtung der Dicke betrachtet überlappen, durch den Harzklebstoff 12 aneinander geklebt. Die Breite W1 des Leiterrahmens 3 in der zu der Richtung, in der der Leiterrahmen 3 aus dem Harz 6 ragt, und/oder zu der Richtung der Leitungsanordnung, in der die Leitungen (die elektrisch leitfähigen Anschlußelemente) in Juxtaposition zueinander angeordnet sind, senkrechten Querrichtung ist in dem gemeinsamen Bereich aus der Richtung der Dicke betrachtet geringer als die Breite W2 des Substrats 2 in der Querrichtung. Sowohl die obere Endfläche der elektronischen Schaltungselemente 1 als auch die untere Endfläche des Leiterrahmens 3 sind von dem Harz 6 umschlossen bzw. bedeckt.
  • Das Keramiksubstrat 2 weist einen linearen Ausdehnungskoeffizienten von ca. 7·10–6K–1 auf, und der Leiterrahmen 3 ist ein Stapel aus zwei Cu-Platten und einer Platte aus Invar mit einem geringen linearen Ausdehnungskoeffizienten zwischen den Cu-Platten und weist einen linearen Ausdehnungskoeffizienten von ca. 8 – 10·10–6K–1 auf. Das Harz 6 ist ein Epoxidharz oder dergleichen (wobei das Harz 6 ein Pulver, wie SiO2-Pulver oder dergleichen, mit einem geringen linearen Ausdehnungskoeffizienten enthalten kann) mit einem linearen Ausdehnungskoeffizienten von ca. 15·10–6K–1.
  • Die Differenz zwischen den linearen Ausdehnungskoeffizienten des Substrats 2 und des Leiterrahmens 3 ist kleiner als die Differenz zwischen den linearen Ausdehnungskoeffizienten des Substrats 2 und des Harzes 6, und die Differenz zwischen den linearen Ausdehnungskoeffizienten des Substrats 2 und des Leiterrahmens 3 ist kleiner als die Differenz zwischen den linearen Ausdehnungskoeffizienten des Leiterrahmens 3 und des Harzes 6, obwohl diese Differenzen zur Unterdrückung eines Bruchs zwischen dem Substrat 2 und dem Leiterrahmen 3 und/oder zwischen dem Leiterrahmen 3 und dem Harz 6 vorzugsweise so klein wie möglich sind. Der Leiterrahmen 3 ist metallisch, damit er zur Abgabe der durch die elektronischen Schaltungselemente 1 erzeugten Wärmeenergie aus dem Harz eine große Wärmeleitfähigkeit aufweist.
  • Wie in den 20–22 gezeigt, ist das Keramiksubstrat 2, auf dem die elektronischen Schaltungselemente 1 montiert sind, bei einem Vergleichsbeispiel mittels des Harzklebstoffs 12 an den Leiterrahmen 3 geklebt, die elektronischen Schaltungselemente 1 sind über die Aluminiumdrähte 5 elektrisch mit den metallischen Drähten 4 verbunden, und die elektronischen Schaltungselemente 1, das Substrat 2, ein Teil des Leiterrahmens 3 und Teile der Leitungen 4 sind von dem Harz 6 eingeschlossen. Die Breite W1 des Leiterrahmens 3 in der Querrichtung ist größer als die Breite W2 des Substrats 2 in der Querrichtung. Die linearen Ausdehnungskoeffizienten des Substrats 2, des Leiterrahmens 3 und des Harzes 6 stimmen bei dem Vergleichsbeispiel im wesentlichen mit denen bei der vorstehend beschriebenen ersten Ausführungsform überein.
  • Der Leiterrahmen 3 wird durch einen Ätz- oder Scherprozeß aus einem Blechmaterial 7 aus einer Legierung geformt. Gemäß 19a, die das mittels eines Scherprozesses, bei dem ein Stanzwerkzeug von der oberen Oberfläche zur unteren Oberfläche des Blechmaterials 7 aus einer Legierung gemäß 19a bewegt wird, geformte Ende 8 des Leiterrahmens 3 zeigt, ist am unteren Kantenende des Leiterrahmens 3 eine vorstehende Spitze ausgebildet. Gemäß 19b, die das durch einen Ätzprozeß geformte Ende 8 des aus einem Stapel aus den beiden Cu-Platten 10 und der Invarplatte 11 bestehenden Leiterrahmens 3 zeigt, ist sowohl am oberen als auch am unteren Kantenendes des Leiterrahmens 3 eine vorstehende Spitze ausgebildet. Die vorstehende Spitze steigert den Grad der Spannungskonzentration, so daß das Auftreten eines Bruchs zwischen dem Leiterrahmen 3 und dem Harz und/oder eines Risses des Harzes an der vorstehenden Spitze beschleunigt wird. Daher unterdrückt die Beziehung zwischen dem Substrat und dem Ende 8 des Leiterrahmens 3 erfindungsgemäß das Auftreten eines Bruchs zwischen dem Leiterrahmen 3 und dem Harz und/oder eines Risses des Harzes an der vorstehenden Spitze.
  • Gemäß 6, die das Ergebnis einer Spannungsanalyse an der ersten Ausführungsform und dem Vergleichsbeispiel durch die Methode der finiten Elemente innerhalb eines Temperaturbereichs zwischen –55°C und 150°C zeigt, bei der die Breite W2 des Substrats 2 fest ist und die Breite W1 des Leiterrahmens 3 verändert wird, so daß das Verhältnis der Breite W1 zur Breite W2 verändert wird, nimmt das Spannungswertverhältnis zwischen dem bei jedem der unterschiedlichen Verhältnisse zwischen der Breite W1 und der Breite W2 erhaltenen, am Ende 8 des Leiterrahmens 3 erzeugten Spannungswert und dem bei einem Verhältnis von 1 zwischen der Breite W1 und der Breite W2, d.h. im Falle Breite W1 = Breite W2, erhaltenen, am Ende 8 des Leiterrahmens 3 erzeugten Spannungswert entsprechend einer Abnahme des Verhältnisses zwischen der Breite W1 und der Breite W2 ab. Aus 6 geht hervor, daß das Verhältnis zwischen der Breite W1 und der Breite W2 zur Unterdrückung des Auftretens eines Bruchs zwischen dem Leiterrahmen 3 und dem Harz 6 und/oder eines Risses im Harz an der vorstehenden Spitze vorzugsweise kleiner als 1 und noch günstiger nicht größer als 0,8 ist.
  • Wenn die elektronischen Schaltungselemente 1 eine Zentraleinheit (CPU) und/oder einen Leistungstransistor umfassen, die eine hohe Wärmeenergie erzeugen, überlappen die Zentraleinheit (CPU) und/oder der Leistungstransistor und der Leiterrahmen 3 einander zur Unterdrückung des Auftretens eines Bruchs zwischen dem Leiterrahmen 3 und dem Harz 6 und/oder eines Risses des Harzes an der vorstehenden Spitze vorzugsweise aus der Richtung der Dicke betrachtet.
  • Das Keramiksubstrat 2 wird durch einen Rohblechformprozeß hergestellt, bei dem aus einem Gemisch aus einem Pulver aus einem Keramikmaterial und einem Lösungsmittel ein Rohblech geformt wird, das dem Substrat 2 entspricht, und einen Sinterprozeß, bei dem das Pulver aus dem Keramikmaterial bei einer hohen Temperatur gesintert wird. Das Ende 9 des Keramiksubstrats 2 hat keine vorstehende Spitze, an der eine Spannungskonzentration auftritt, wo durch das Auftreten eines Bruchs zwischen dem Substrat 2 und dem Harz und/oder eines Risses in dem Harz am Ende 9 des Substrats 2 verhindert wird.
  • Wie in den 7 und 8 gezeigt, wird sowohl bei der Ausführungsform als auch bei dem Vergleichsbeispiel zwischen dem Harz 6 und sowohl dem Substrat 2 als auch dem Leiterrahmen 3 aufgrund einer signifikanten Differenz zwischen deren linearen Ausdehnungskoeffizienten in der zur Grenzfläche zwischen dem Substrat 2 und dem Leiterrahmen 3 parallelen Breitenrichtung eine Verteilung von Scherspannungen erzeugt. Wird eine Wärmezyklusprüfung im Temperaturbereich zwischen –55°C und 150°C an der Ausführungsform und dem Vergleichsbeispiel ausgeführt, werden die Scherspannungen bei 150°C im wesentlichen null, da das Harz weich wird, und bei –55°C werden die Scherspannungen signifikant hoch, da der lineare Ausdehnungskoeffizient des Harzes 6 (die Kontraktionsrate in bezug auf die Temperaturverringerung) signifikant größer als der sowohl des Substrats 2 als auch des Leiterrahmens 3 ist. Hinsichtlich der Verteilung der Scherbelastungen ist die Scherbelastung zwischen dem Harz 6 und sowohl dem Substrat 2 als auch dem Leiterrahmen 3 um so größer, je weiter die Position in der Breitenrichtung von der Mitte des Substrats 2 und des Leiterrahmens 3 entfernt ist.
  • Bei dem Vergleichsbeispiel ist die in der Richtung der Breite am Ende 8 des Leiterrahmens 3 erzeugte maximale Scherspannung, wie in 7 gezeigt, größer als die in der Richtung der Breite am Ende 9 des Substrats 2 erzeugte maximale Scherspannung. Bei der Ausführungsform ist die in der Richtung der Breite am Ende 8 des Leiterrahmens 3 erzeugte maximale Scherspannung, wie in 8 gezeigt, kleiner als die in der Richtung der Breite am Ende 9 des Substrats 2 erzeugte maximale Scherspannung. Die Spannungskonzentration hinsichtlich der Scherspannung am Ende entweder des Leiterrahmens 3 oder des Substrats 2 wird unterdrückt, wenn das jeweils andere Element in der Richtung der Breite in bezug auf das eine Element nach außen ragt, d.h. vom Ende entweder des Leiterrahmens 3 oder des Substrats 2, und sie wird durch eine glatte und runde (nicht spitze) Ecke des Endes 9 des Keramiksubstrats 2 verringert. Daher wird bei der vorliegenden Erfindung, bei der das Keramiksubstrat 2 in der Richtung der Breite vom Ende 8 des Leiterrahmens 3 nach außen ragt, das Auftreten eines Bruchs zwischen dem Leiterrahmen 3 und dem Harz 6 und/oder eines Risses in dem Harz 6 am Ende 8 des Leiterrahmens 3 verhindert, während das Auftreten eines Bruchs zwischen dem Substrat 2 und dem Harz 6 und/oder eines Risses in dem Harz am Ende 9 des Substrats 2 durch die glatte und runde (nicht spitze) Ecke des Endes 9 des Substrats 2 verhindert wird.
  • Bei der in den 9 bis 13 gezeigten zweiten Ausführungsform ist die Breite des aus dem Harz 6 ragenden Teils des Leiterrahmens 3 größer als die des übrigen, dem Substrat 2 in der Richtung der Dicke gegenüberliegenden und von dem Harz 6 bedeckten Teils des Leiterrahmens 3, so daß die Wärmeabstrahlungswirkung des Leiterrahmens 3 an die Umgebung um die Vorrichtung gesteigert wird.
  • Bei einer in den 14 und 15 gezeigten dritten Ausführungsform nimmt die Breite des Leiterrahmens 3 von seinem übrigen Teil zu seinem einen Teil allmählich zu, wodurch die durch eine abrupte Änderung der Breite des Leiterrahmens 3 verursachte Spannungskonzentration verhindert wird.
  • Da hinsichtlich der Breite zwischen dem übrigen Teil und dem einen Teil des Leiterrahmens 3 eine Einschränkung besteht, nimmt die Wärmeleitung von dem einen Teil zum übrigen Teil des Leiterrahmens 3 bei einer in den 16 und 17 gezeigten vierten Aus führungsform durch die Einschränkung der Breite zum Verhindern einer abrupten Änderung der Temperatur des Leiterrahmens 3 ab, so daß die Entstehung eines Risses im Harz 6 an der Grenze zwischen dem einen Teil des Leiterrahmens 3 und dem Harz 6 aufgrund einer durch die abrupte Temperaturänderung, d.h. eine Ausdehnung des Leiterrahmens 3, erzeugten Spannung selbst dann verhindert wird, wenn die elektronische Schaltungsvorrichtung durch Löten elektrisch mit einer gedruckten Leiterplatte verbunden ist, wodurch die Temperatur des einen Teils des Leiterrahmens 3 abrupt gesteigert wird.

Claims (17)

  1. Elektronische Schaltungsvorrichtung mit einem elektronischen Schaltungselement (1), einem Substrat (2) mit einer vorderen Oberfläche, auf der das elektronische Schaltungselement (1) montiert ist, und einer der vorderen Oberfläche in der Richtung der Dicke des Substrats (2) gegenüberliegenden hinteren Oberfläche, einem elektrisch mit dem elektronischen Schaltungselement (1) verbundenen, elektrisch leitfähigen Anschlußelement (4), einem Leiterrahmen (3), der sich senkrecht zur Richtung der Dicke erstreckt und auf der hinteren Oberfläche liegt, und einem Abdichtharz (6), das das elektronische Schaltungselement (1), das Substrat (2) und den Leiterrahmen (3) zumindest teilweise bedeckt, während zumindest ein Teil des elektrisch leitfähigen Anschlußelements (4) nicht von dem Abdichtharz bedeckt ist, wobei ein Hauptbestandteil des Substrats (2) Keramik ist, das Substrat (2) in einer ersten in der Substratebene liegenden und sich parallel zur Längsrichtung zumindest eines Teils des elektrisch leitfähigen Anschlußelements (5) erstreckenden Richtung ein Ende (8) des Leiterrahmens (3) überragt, wobei das Ende (8) des Leiterrahmens (3) von dem Abdichtharz (6) bedeckt ist, und der Leiterrahmen (3) einstückig ausgebildet und dieser in einer zweiten in der Substratebene liegenden und zur ersten Richtung senkrechten Richtung nicht mit dem Abdichtharz (6) bedeckt ist, sondern aus dem Abdichtharz (6) herausragt.
  2. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der der lineare Ausdehnungskoeffizient des Leiterrahmens (3) in der ersten Richtung kleiner als der lineare Ausdehnungskoeffizient des Abdichtharzes (6) ist.
  3. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der die Differenz zwischen den linearen Ausdehnungskoeffizienten des Substrats (2) und des Leiterrahmens (3) in der ersten Richtung kleiner als die Differenz zwischen den linearen Ausdehnungskoeffizienten des Abdichtharzes (6) und des Leiterrahmens (3) in der ersten Richtung ist.
  4. Elektronische Schaltungsvorrichtung nach Anspruch 1, die ferner einen Harzklebstoff (12) enthält, mit dem der Leiterrahmen (3) an die hintere Oberfläche geklebt ist.
  5. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der der Leiterrahmen (3) ein durch Sputtern oder Galvanisieren hergestellter Leiterrahmen ist.
  6. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der das Ende (8) des Leiterrahmens (3) durch einen Scherprozeß erzeugt wird.
  7. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der das Ende (8) des Leiterrahmens (3) durch einen Ätzprozeß erzeugt wird.
  8. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der die elektronische Schaltungsvorrichtung mehrere elektrisch leitfähige Anschlußelemente (5) aufweist, die in der zweiten Richtung nebeneinandergesetzt sind.
  9. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der der Leiterrahmen (3) eine Oberfläche aufweist, die in der Richtung der Dicke der hinteren Oberfläche zugewandt und nicht mit dem Abdichtharz (6) bedeckt ist, wodurch sie in der zweiten Richtung aus dem Abdichtharz (6) ragt.
  10. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der sich das Substrat (2) gemäß einer Schnittansicht so erstreckt, daß es in Bezug auf das dem einen Ende (8) des Leiterrahmens in der ersten Richtung gegenüberliegende andere Ende (8) des Leiterrahmens in der ersten Richtung nach außen ragt, wobei das andere Ende (8) des Leiterrahmens mit dem Abdichtharz (6) bedeckt ist.
  11. Elektronische Schaltungsvorrichtung nach Anspruch 10, bei der ein Teil des Leiterrahmens (3) nicht mit dem Abdichtharz (6) bedeckt ist, wodurch es in der zweiten Richtung aus dem Abdeckharz (6) ragt, und die Breite zwischen dem anderen Ende (8) und dem einen Ende (8) gemäß einer Schnittansicht kleiner als die Breite des Teils des Leiterrahmens (3) in der ersten Richtung ist.
  12. Elektronische Schaltungsvorrichtung nach Anspruch 10, bei der die Breite des Leiterrahmens (3) zwischen dem anderen Ende (8) und dem einen Ende (8) nicht größer als 80% der Breite des Substrats (2) ist.
  13. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der das elektronische Schaltungselement (1) einen Halbleiterkörper enthält, dessen Hauptkomponente ein Halbleiter ist, und der Halbleiterkörper und der Leiterrahmen (3) einander aus der Richtung der Dicke betrachtet überlappen.
  14. Elektronische Schaltungsvorrichtung nach Anspruch 13, bei der das elektronische Schaltungselement (1) zumindest entweder eine Zentraleinheit oder einen Leistungstransistor umfaßt.
  15. Elektronische Schaltungsvorrichtung nach Anspruch 13, bei der der gesamte Halbleiterkörper und der Leiterrahmen (3) einander aus der Richtung der Dicke betrachtet überlappen.
  16. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der der Leiterrahmen (3) nicht elektrisch mit dem elektronischen Schaltungselement (1) verbunden ist.
  17. Elektronische Schaltungsvorrichtung nach Anspruch 1, bei der der Leiterrahmen (3) metallisch ist.
DE10334761A 2003-02-18 2003-07-30 Elektronische Schaltungsvorrichtung Expired - Fee Related DE10334761B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003/039084 2003-02-18
JP2003039084A JP3938067B2 (ja) 2003-02-18 2003-02-18 電子回路装置

Publications (2)

Publication Number Publication Date
DE10334761A1 DE10334761A1 (de) 2004-08-26
DE10334761B4 true DE10334761B4 (de) 2008-04-03

Family

ID=32767687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334761A Expired - Fee Related DE10334761B4 (de) 2003-02-18 2003-07-30 Elektronische Schaltungsvorrichtung

Country Status (3)

Country Link
US (1) US7230320B2 (de)
JP (1) JP3938067B2 (de)
DE (1) DE10334761B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042488A1 (de) * 2004-08-31 2006-03-16 Siemens Ag Elektrische Baugruppe
US7911059B2 (en) * 2007-06-08 2011-03-22 SeniLEDS Optoelectronics Co., Ltd High thermal conductivity substrate for a semiconductor device
JP5515315B2 (ja) * 2009-02-19 2014-06-11 住友電気工業株式会社 光モジュールの接続方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2000183241A (ja) * 1998-12-21 2000-06-30 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US20020192488A1 (en) * 2001-06-13 2002-12-19 Yasutoshi Kurihara Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPS635647U (de) 1986-06-27 1988-01-14
JPH0249140U (de) 1988-09-29 1990-04-05
EP0484180A1 (de) * 1990-11-01 1992-05-06 Fujitsu Limited Verkapselte Halbleiteranordnung mit optimierter Wärmeabführung
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JPH0582573A (ja) * 1991-09-19 1993-04-02 Nec Corp 樹脂封止型半導体装置用金型
EP0689241A2 (de) * 1991-10-17 1995-12-27 Fujitsu Limited Halter für Halbleiterteil
US5212405A (en) * 1992-01-08 1993-05-18 Sumitomo Metal Mining Company, Limited Composite lead frame
JP3317010B2 (ja) 1994-03-11 2002-08-19 株式会社デンソー 電子装置
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH10116934A (ja) 1996-10-09 1998-05-06 Fuji Electric Co Ltd 樹脂封止半導体装置およびその製造方法
JP3845947B2 (ja) 1997-04-25 2006-11-15 株式会社デンソー 樹脂封止型半導体装置
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
KR100355795B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP4283514B2 (ja) * 2002-09-24 2009-06-24 株式会社日立製作所 電子回路装置
JP2004273946A (ja) * 2003-03-11 2004-09-30 Denso Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2000183241A (ja) * 1998-12-21 2000-06-30 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US20020192488A1 (en) * 2001-06-13 2002-12-19 Yasutoshi Kurihara Composite material member for semiconductor device and insulated and non-insulated semiconductor devices using composite material member

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Nishimura, A. u.a.: Effect of lead frame material on plastic-encapsulated IC package cracking under temerature cycling. In: IEEE Transactions on Com- ponents, Hybrids, and Manufacturing Technology. ISSN: 0148-6411. 1989, Vol. 12, No. 4, S. 639-645
Nishimura, A. u.a.: Effect of lead frame material on plastic-encapsulated IC package cracking under temerature cycling. In: IEEE Transactions on Components, Hybrids, and Manufacturing Technology. ISSN: 0148-6411. 1989, Vol. 12, No. 4, S. 639-645 *

Also Published As

Publication number Publication date
US7230320B2 (en) 2007-06-12
JP2004253415A (ja) 2004-09-09
US20040159919A1 (en) 2004-08-19
DE10334761A1 (de) 2004-08-26
JP3938067B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102005016650B4 (de) Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
DE102006045939B4 (de) Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
EP1450404A2 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102016102476B4 (de) Halbleiteranordnung, die einen mehrschichtigen Träger aufweist
EP2973687A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE102017207727B4 (de) Halbleiteranordnung
WO1995011580A1 (de) Anordnung bestehend aus einer leiterplatte
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE112020002845T5 (de) Halbleitervorrichtung
DE10334761B4 (de) Elektronische Schaltungsvorrichtung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
EP2054947B1 (de) Optoelektronisches bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee