DE10333465A1 - Elektronisches Bauteil mit Halbleiterchip und Halbleiterwafer mit Kontaktflecken, sowie Verfahren zur Herstellung derselben - Google Patents

Elektronisches Bauteil mit Halbleiterchip und Halbleiterwafer mit Kontaktflecken, sowie Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10333465A1
DE10333465A1 DE10333465A DE10333465A DE10333465A1 DE 10333465 A1 DE10333465 A1 DE 10333465A1 DE 10333465 A DE10333465 A DE 10333465A DE 10333465 A DE10333465 A DE 10333465A DE 10333465 A1 DE10333465 A1 DE 10333465A1
Authority
DE
Germany
Prior art keywords
contact
semiconductor chip
semiconductor
metal layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10333465A
Other languages
English (en)
Other versions
DE10333465B4 (de
Inventor
Bernd Goller
Hermann Vilsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10333465A priority Critical patent/DE10333465B4/de
Priority to PCT/DE2004/001359 priority patent/WO2005010988A1/de
Publication of DE10333465A1 publication Critical patent/DE10333465A1/de
Priority to US11/337,084 priority patent/US20060157849A1/en
Application granted granted Critical
Publication of DE10333465B4 publication Critical patent/DE10333465B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns

Abstract

Die Erfindung betrifft ein elektronisches Bauteil mit Halbleiterchips (1) und einen Halbleiterwafer mit Kontaktflecken (2) sowie Verfahren zur Herstellung derselben. Dazu weisen die Kontaktflecken (2) auf dem Halbleiterchip (1) Mesastrukturen (6) auf, die derart dimensioniert sind, dass sie an die Größen von Kompressionsköpfen (7) von Bondverbindungen (4) angepasst sind und eine druckverteilende Wirkung auf die Oberseite (10) der Kontaktflecken (2) ausüben.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit Halbleiterchip und einen Halbleiterwafer mit Kontaktflecken, sowie ein Verfahren zur Herstellung derselben. Die Kontaktflecken sind auf einer eine integrierte Schaltung aufweisenden aktiven Oberseite des Halbleiterchips angeordnet und stehen über Leiterbahnen mit Elektroden von Schaltungselementen der integrierten Schaltung in Verbindung. Auf den Kontaktflecken sind Bonddrähte aufgebonded, welche die Kontaktflecken mit Kontaktanschlussflächen innerhalb eines Bauteilgehäuses verbindet. Die Kontaktanschlussflächen stehen ihrerseits mit Außenanschlüssen des elektronischen Bauteils über Durchkontakte durch das Bauteilgehäuse in Verbindung.
  • Die Funktionalität derartiger elektronischer Bauteile hängt von der Zuverlässigkeit und der Anordnung der Bondverbindungen auf der aktiven Oberseite des Halbleiterchips ab. Eine Beeinträchtigung der Funktionsfähigkeit der integrierten Schaltungen durch Bondverbindungen auf Kontaktflecken kann bis zu vollständiger Fehlfunktion der integrierten Schaltung führen, wenn unter dem Kontaktfleck mit aufgebrachter Bondverbindung Bauelemente der integrierten Schaltung angeordnet sind. Um die Funktionsfähigkeit der integrierten Schaltung nicht durch Bondverbindungen zu beeinträchtigen, werden deshalb für Kontaktflecken auf der aktiven Oberseite des Halbleiterchips Oberseitenbereiche vorgesehen, unter denen sich keine Bauelemente der integrierten Schaltung befinden. Das hat zur Folge, dass mit zunehmender Zahl der Kontaktflecken der Bedarf an durch die integrierte Schaltung nicht benutzbarer Halbleiterchipoberseite zunimmt und somit den Halbleiterchip verteuert.
    •
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen, bei dem das Halbleitermaterial unterhalb von Kontaktflecken für das Anordnen von Schaltungselementen einer integrierten Schaltung nutzbar wird, ohne die Funktionsfähigkeit des elektronischen Bauteils durch das Aufbringen einer Bondverbindung zu beeinträchtigen.
  • Gelöst wird diese Aufgabe mit den unabhängigen Ansprüchen. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil geschaffen, das einen Halbleiterchip mit Kontaktflecken auf einer eine integrierte Schaltung aufweisenden aktiven Oberseite des Halbleiterchips aufweist. Darüber hinaus weist das elektronische Bauteil Bondverbindungen von den Kontaktflecken zu Kontaktanschlussflächen innerhalb eines Bauteilgehäuses auf. Außenanschlüsse stehen mit den Kontaktanschlussflächen innerhalb des Gehäuses über Durchkontakte durch das Gehäuse in Verbindung. Bei dieser Erfindung sind die Kontaktflecken auf vorbestimmten Oberflächenbereichen der Halbleiterchips angeordnet, unter denen Schaltungselemente der integrierten Schaltung angeordnet sind. Um durch Bondverbindungen auf den Kontaktflecken die darunter angeordneten Schaltungselemente der integrierten Schaltung nicht durch Mikrorisse und Spitzenspannungen in dem Halbleitermaterial zu beeinträchtigen, weisen die Kontaktflecken auf ihrer Oberseite druckverteilende Mesastrukturen auf, deren Abmessungen den Größen von Kompressionsköpfen der Bondverbindungen angepasst sind.
  • In diesem Zusammenhang wird unter Kompressionsköpfen der Bereich eines Bonddrahtes verstanden, der beim Bondvorgang zunächst zu einem "Free Air Ball" angeschmolzen wird und anschließend bei einem Thermosonicbonden auf einen Kontaktfleck der Halbleiterchipoberseite unter Ultraschall, erhöhter Temperatur (150°C – 300°C) und Druck gepresst wird.
  • Die druckverteilende Wirkung der Mesastruktur hat den Vorteil, dass von den Bondflecken aus keine Mikrorisse in dem Halbleitermaterial unterhalb der Bondverbindung entstehen und Spannungsspitzen vorzeitig abgebaut werden, da sich der Kompressionsdruck nicht punktförmig von einem ersten Kontaktpunkt aus ausbreitet, sondern von einer Randkante der Mesastruktur ausgeht, die druckverteilend wirkt. Dazu ist die Größe der Mesastruktur der Größe einer Bonddrahtperle angepasst, die sich kurz vor dem Bonden durch Anschmelzen des Bonddrahtes gebildet hat und beim Bondvorgang einen Kompressionskopf, der auch "nailhead" genannt wird, bildet.
  • Diese Bonddrahtperle kann einen Durchmesser von 35 bis 50 μm bei einem Drahtdurchmesser von 18 bis 25 μm aufweisen. Die an diese Größe der Bonddrahtperle angepasste Mesastruktur weist dann eine aufragende Randkante von 1 bis 3 μm Mesahöhe und von 10 bis 20 μm Innendurchmesser auf. Eine derartige Mesastruktur kann die gesamte Oberseite des Kontaktflecks bis auf eine Innenfläche innerhalb der aufragenden Randkante bedecken oder einen Ring ausbilden, der eine Breite zwischen 2 und 10 μm aufweist. Die aufragende Randkante der Mesastruktur umgibt eine zentrale Senke in Richtung auf die Oberseite des Kontaktfleckes.
  • Durch die Anpassung der Größe dieser Randkante an die Größe des Kompressionskopfes kann erreicht werden, dass die Bonddrahtperle entweder kurz vor dem Aufsetzen auf die zentrale Senke oder mit dem Aufsetzen auf die zentrale Senke auf die Randkante gepresst wird. Dabei kann die Randkante ringförmig, oval, quadratisch, rechteckig oder polygonal ausgebildet sein. In jedem der Fälle wird die Kraft, die durch den Free Air Ball auf den Kontaktflecken ausgeübt wird, auf mehrere Punkte auf der Oberseite der Kontaktflecken verteilt, so dass eine druckverteilende Wirkung von der Mesastruktur auf den Kontaktflecken ausgeht.
  • Ein weiterer Aspekt der Erfindung betrifft eine Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei der Halbleiterwafer integrierte Schaltungen mit Kontaktflecken in den Halbleiterchippositionen aufweist. Dabei sind die Kontaktflecken über Schaltungselementen der integrierten Schaltung angeordnet und weisen druckverteilende Mesastrukturen auf, deren Abmessungen den Größen von Kompressionsköpfen von Bondverbindungen angepasst sind.
  • Auf einem derartigen Halbleiterwafer können mehr Halbleiterchippositionen vorgesehen werden, als es bisher möglich war, da für die Kontaktflecken keine zusätzlichen Halbleitermaterialbereiche vorzusehen sind, die frei von Schaltungselementen gehalten werden. Dieses führt zu einer größeren Ausnutzung der aktiven Oberfläche eines Halbleiterwafers, insbesondere dann, wenn die Kontaktfleckenzahl pro Halbleiterchipposition zunimmt. Mit Hilfe der Anordnung von erfindungsgemäßen Kontaktflecken auf dem Halbleiterwafer können die Kontaktflecken auch mehrreihig innerhalb einer Chipposition angeordnet werden, womit die Anzahl der Kontaktflecken auf dem Halbleiterwafer in den Chippositionen beliebig vergrößert werden kann, ohne zusätzliche aktive Oberseite des Halbleiterwafers zu beanspruchen.
  • Ein Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen weist nachfolgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit integrierten Schaltungen in Halbleiterchippositionen bereitgestellt. Anschließend wird eine erste strukturierte Metallschicht für Kontaktflecken in den Halbleiterchippositionen über den Schaltungselementen der integrierten Schaltung aufgebracht. Anschließend wird auf die Kontaktflecken eine zweite strukturierte Metallschicht unter Ausbildung von Mesastrukturen auf den Oberseiten der Kontaktflecken hergestellt. Dieses Verfahren hat den Vorteil, dass für die Kontaktflecken keine zusätzliche Halbleiterchipoberfläche zur Verfügung gestellt werden muss, sondern die Oberfläche des Halbleiterwafers kann auf die für die integrierten Schaltungen in jeder Halbleiterchipposition benötigte Oberflächengröße limitiert werden. Somit liefert das Verfahren einen Halbleiterwafer, dessen Oberseite intensiver als bisher für integrierte Schaltungen genutzt werden kann.
  • Das Aufbringen einer strukturierten Metallschicht auf bereits bestehende Metallkontaktflecken erfolgt in mehreren nachfolgenden Verfahrensschritten. Zunächst wird auf die bestehende, bereits strukturierte erste Metallschicht für Kontaktflecken eine geschlossene Photolackschicht auf dem Halbleiterwafer aufgebracht. Anschließend wird die Photolackschicht in der Weise strukturiert, dass durch Belichten, Entwickeln und Fixieren des Photolackes die Photolackschicht auf Bereichen des Halbleiterwafers verbleibt, die nicht mit einer zusätzlichen zweiten Metallschicht für Mesastrukturen versehen werden sollen. Nach dem Strukturieren der Photolackschicht wird dann eine geschlossene zweite Metallschicht auf die strukturierte Photolackschicht aufgebracht.
  • Unter geschlossener Metallschicht beziehungsweise geschlossener Photolackschicht wird in diesem Zusammenhang eine Schicht verstanden, die zunächst die gesamte Oberseite eines Halbleiterwafers bedeckt. Nach dem Aufbringen der geschlossenen zweiten Metallschicht wird diese Metallschicht strukturiert. Dieses Ablöseverfahren, bei dem mit dem Ablösen einer strukturierten Photolackschicht die darauf angeordneten Bereiche einer Metallschicht von einer Halbleiterwaferoberseite abgetragen werden, ist dann von Vorteil, wenn metallische Mesastrukturen auf metallischen Flächen aufzubringen sind, da weder ein Trockenätzschritt noch ein Nassätzschritt erforderlich werden, bei denen die Gefahr besteht, dass die bereits vorhandene Kontaktfleckenoberseite angeätzt oder beschädigt wird. Das Material der zweiten Metallschicht kann dem Metall der Kontaktflecken entsprechen oder eine andere, jedoch bondbare Metall-Legierung aufweisen.
  • Zusammenfassend ist festzustellen, dass spezielle Mesastrukturen im Zentrum eines Bondpads beziehungsweise eines Kontaktfleckes dazu führen, dass beim Auftreffen der angeschmolzenen Perle oder Kugel des Bonddrahtes auf den Kontaktfleck der Kontakt nicht punktuell auftritt, sondern sich ein flächiger Kontakt ergibt. Diese Strukturen können verschiedene geometrische Formen aufweisen, wie ringförmig, quadratisch oder oktogonal und bilden eine Erhebung um eine Senke im Padzentrum herum. Diese Mesastrukturen verteilen die auftretenden Kräfte beim Bonden auf einen größeren Bereich und reduzieren somit die Belastung des Halbleitermaterials je Fläche. Damit ermöglicht die Reduzierung der auftretenden Druckkräfte das Bonden ohne Risiko von Mikrorissen oder "Cracks" in Halb- 1eiterchipbereichen unterhalb der Padmetallisierung beziehungsweise der Metallisierung der Kontaktflecken.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine Prinzipskizze der druckverteilenden Wirkung einer Mesastruktur auf einem Halbleiterfleck,
  • 2 zeigt durch Schwärzung die druckverteilende Wirkung der Mesastruktur der 1,
  • 3 zeigt eine schematische Darstellung eines Bonddrahtes mit Bonddrahtperle vor einem Aufsetzen auf eine ringförmige Mesastruktur auf einem Kontaktfleck,
  • 4 zeigt eine Draufsicht auf die Mesastruktur der 3 in einer ersten Ausführungsform der Erfindung,
  • 5 zeigt eine Draufsicht auf die Mesastruktur der 3 in einer zweiten Ausführungsform der Erfindung,
  • 6 zeigt einen schematischen Querschnitt durch die Bonddrahtperle beim Aufsetzen auf den Kontaktfleck,
  • 7 zeigt eine schematische Draufsicht auf einen Kontaktfleck mit Mesastruktur einer dritten Ausführungsform der Erfindung,
  • 8 zeigt eine schematische Draufsicht auf einen Kontaktfleck mit Mesastruktur einer vierten Ausführungsform der Erfindung,
  • 9 zeigt eine schematische Draufsicht auf einen Halbleiterchip mit Mesastruktur auf den Kontaktflecken,
  • 10 zeigt eine schematische Draufsicht auf einen Halbleiterchip mit Mesastruktur auf den Kontaktflecken, die in zwei Reihen auf der Oberseite des Halbleiterchips angeordnet sind,
  • 11 zeigt einen schematischen Querschnitt durch einen Kontaktfleck auf einer Schaltungselemente aufweisenden Oberseite eines Halbleiterchips,
  • 12 zeigt einen schematischen Querschnitt des Kontaktfleckes gemäß 10 mit einer darauf abgeschiedenen Photolackschicht,
  • 13 zeigt den schematischen Querschnitt des Kontaktfleckes gemäß 11 nach Belichten der Photolackschicht,
  • 14 zeigt den schematischen Querschnitt des Kontaktfleckes der 13 nach einem Entwickeln der Photolackschicht,
  • 15 zeigt den schematischen Querschnitt des Kontaktfleckes gemäß 14 nach Aufbringen einer zweiten Metallschicht,
  • 16 zeigt den schematischen Querschnitt des Kontaktfleckes gemäß 15 nach Entfernen der Photolackschichtreste mit aufgebrachter zweiter Metallschicht.
  • 1 zeigt eine Prinzipskizze der druckverteilenden Wirkung einer Mesastruktur 6 auf einem Kontaktfleck 2. Der Kontaktfleck 2 ist in dieser Ausführungsform der Erfindung auf einer aktiven Oberseite 3 des Halbleiterchips 1 angeordnet und liegt in einem Oberflächenbereich 5 des Halbleiterchips 1, in dem unterhalb der Rückseite 20 des Kontaktfleckes 2 Bauteile einer integrierten Schaltung in dem Halbleitermaterial des Halbleiterchips 1 angeordnet sind. Der Kontaktfleck 2 ist Teil einer ersten strukturierten Metallschicht 11 für Kontaktflecken. Diese erste strukturierte Metallschicht 11 weist neben den Kontaktflecken auch Leiterbahnen zu Elektroden der integrierten Schaltung auf.
  • Auf der Oberseite 10 des Kontaktfleckes 2 ist eine Mesastruktur 6 angeordnet. Derartige Mesastrukturen 6 erheben sich über die Oberseite des Halbleiterchips und haben eine Höhe zwischen 1 und 3 μm. Diese Mesastruktur 6 ist in dieser Ausführungsform der Erfindung ringförmig ausgebildet. Ein Bonddraht 17 einer Bondverbindung 4 ist an seinem Ende zu einer Bonddrahtperle aufgeschmolzen. Diese Bonddrahtperle 18 wird in Pfeilrichtung F mit einer Kompressionskraft auf den Kontakt unter Ultraschallanregung gepresst. Dabei bildet sich ein Kompressionskopf 7 aus, der in seiner Größe der Mesastruktur in der Weise angepasst ist, dass die ringförmige Mesastruktur 6 einen kleineren Innendurchmesser d aufweist, als der Außendurchmesser D des Kompressionskopfes 7. Beim Absenken der Bonddrahtperle 18 auf die Mesastruktur 6 wird somit die in Pfeilrichtung F wirkende Kraft nicht punktuell auf den Kontaktfleck 2 einwirken, sondern aufgrund der Berührung von Bonddrahtperle 18 und aufragender Randkante 8 der Mesastruktur 6 wird die Kraft in Pfeilrichtung f auf dem Kontaktfleck und an der Rückseite 20 des Kontaktfleckes 2 wirksam.
  • Durch diese druckverteilende Wirkung der Mesastruktur 6 werden mechanische Spannungsspitzen abgebaut, so dass im Bereich der Bondverbindungen 4 keine Mikrorisse in das Halbleitermaterial hinein entstehen. Somit ist es möglich, die Kontaktflecken 2 über Schaltungselementen der integrierten Schaltung anzuordnen.
  • 2 zeigt durch Schwärzung 19 die druckverteilende Wirkung der Mesastruktur 6 gemäß der 1. Abgebildet ist eine Grenzschicht zwischen Rückseite des Kontaktfleckes und der Oberseitenbereich 5 des Halbleiterchips 1. In diesem Oberseitenbereich 5 liegen unter dem Kontaktfleck Schaltungselemente einer integrierten Schaltung. Diese Schaltungselemente werden nicht beschädigt, weil durch die Mesastruktur auf dem Kontaktfleck, wie in 1 gezeigt wird, die beim Bonden auftretende Kraft auf eine größere Fläche verteilt wird. Damit nimmt der Druck auf die Bondfläche beziehungsweise den Kontaktfleck und auf das darunterliegende Halbleiterchipmaterial derart ab, dass ohne Rücksicht auf die integrierte Schaltung nun die Kontaktflecken beliebig auf der aktiven Oberseite des Halbleiterchips angeordnet werden können.
  • 3 zeigt eine schematische Darstellung eines Bonddrahtes 17 mit Bonddrahtperle 18 vor einem Aufsetzen auf eine Mesastruktur 6 auf einem Kontaktfleck 2. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erör tert. Der Kontaktfleck 2 weist eine quadratische Größe von 30 × 30 μm2 bis 400 × 400 μm2 auf. Vorzugsweise liegt dieser Bereich zwischen 30 × 30 μm2 und 100 × 100 μm2. Auf diesen Kontaktfleck wird eine kleinere Mesastruktur 6 aufgebracht, die in ihrem Zentrum eine zentrale Senke 9 aufweist und aufragende Randkanten 8 besitzt, die gleichzeitig oder kurz vor dem Aufsetzen der Bonddrahtperle 18 auf die Senke 9 mit der Bonddrahtperle 18 in Kontakt treten.
  • 4 zeigt eine Draufsicht auf die Mesastruktur 6 der 3 in einer ersten Ausführungsform der Erfindung. Diese Mesastruktur 6 ist ringförmig ausgebildet und weist innerhalb und außerhalb des Ringes 21 die Oberseite 10 des Kontaktfleckes 2 auf. Der Ring 21 weist einen Innenradius zwischen 5 und 10 μm auf und einen Außenradius zwischen 10 und 25 μm auf. Die Breite des Ringes b liegt zwischen 2 und 10 μm in der ersten Ausführungsform der Erfindung gemäß 4.
  • 5 zeigt eine Draufsicht auf die Mesastruktur der 3 in einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • In dieser Ausführungsform, die in 5 in Draufsicht gezeigt wird, ist die Mesastruktur als quadratischer Ring ausgebildet. Die Breite b der zweiten Ausführungsform entspricht der Breite b der ersten Ausführungsform. Die Innenkante w weist eine Länge von 10 bis 20 μm auf und die Außenkante W liegt zwischen 20 und 50 μm. Dabei verbleibt eine Breite b für die Ringstruktur von 2 bis 20 μm. Sowohl innerhalb der Mesastruktur, als auch außerhalb der Mesastruktur ist die Oberseite 10 des Kontaktfleckes 2 angeordnet.
  • 6 zeigt einen schematischen Querschnitt durch eine Bonddrahtperle 18 beim Aufsetzen auf den Kontaktfleck 2 einer dritten Ausführungsform der Erfindung. Die Mesastruktur 6 bedeckt bei dieser Ausführungsform, vollständig bis auf eine Kreisfläche mit dem Durchmesser d, den Kontaktfleck 2. Dabei richtet sich der Durchmesser d nach dem Durchmesser D der Bonddrahtperle 18. Die Verhältnisse für zwei unterschiedliche Durchmesser D von 40 und 50 μm gibt die Tabelle 1 an. Der Durchmesser d ist nämlich nicht nur an den Durchmesser D der Bonddrahtperle 18, sondern auch an die unterschiedliche Mesahöhe H, die in Tabelle 1 zwischen 1 und 3 μm aufweist, angepaßt. Bei 3 μm ist der Innendurchmesser d am größten und bei 1 μm Mesahöhe H ist der Durchmesser d mit 12,5 beziehungsweise 14 μm für die beiden unterschiedlichen Durchmesser D am geringsten.
  • Figure 00120001
  • 7 zeigt eine schematische Draufsicht auf einen Kontaktfleck mit einer Mesastruktur 6, welche die gesamte Oberseite des Kontaktfleckes bedeckt und lediglich im Zentrum des Kontaktfleckes eine ringförmige Senke 9 freilässt, die bis auf die Oberseite 10 des Kontaktfleckes reicht. Dadurch entsteht eine von der Oberseite 10 des Kontaktfleckes aufragende Randkante 8, die dafür sorgt, dass der Druck beim Herstellen einer Bondverbindung flächig verteilt wird.
  • 8 zeigt eine schematische Draufsicht auf einen Kontaktfleck mit einer Mesastruktur 6, welche die gesamte Oberseite 10 des Kontaktfleckes bis auf eine zentrale Senke 9 in der Mitte des Kontaktfleckes bedeckt. Die Senke 9 in der Mitte des Kontaktfleckes reicht wieder bis zur Oberseite 10 des Kontaktfleckes hinunter. Die viereckig aufragende Randkante 8 hat die gleiche druckverteilende Wirkung, wie die ringförmig angeordnete Randkante der dritten Ausführungsform der Erfindung gemäß 7.
  • 9 zeigt eine schematische Draufsicht auf einen Halbleiterchip 1 mit Mesastrukturen auf den Kontaktflecken 2. Die durchgezogene Linie 22 gibt den Außenrand des Halbleiterchips an und ist mit der Außengrenze des Oberflächenbereichs mit Schaltungselementen der integrierten Schaltung identisch. Das bedeutet, dass die Kontaktflecken 2 über Schaltungselementen der integrierten Schaltung angeordnet sind.
  • Durch die Mesastruktur auf den Kontaktflecken 2, wie sie in den vorhergehenden Figuren gezeigt wurde, wird der Druck auf die Kontaktflecken beim Bonden derart verteilt, dass keine Mikrorisse in dem darunter liegenden einkristallinen Halbleitermaterial auftreten und somit auch keine Beschädigungen der darunter angeordnet Schaltungselemente der integrierten Schaltung entstehen. Die gestrichelte Linie 23 kennzeichnet die Größe des Halbleiterchips 1, die erforderlich wäre, wenn keine druckverteilende Mesastruktur auf den Kontaktflecken 2 angeordnet wären. Dann ist eine größere Oberfläche für den Halbleiterchip 1 erforderlich, um die Kontaktflecken im Randbereich 16 des Halbleiterchips unterzubringen, ohne dass eine Schaltung unterhalb der Kontaktflecken angeordnet ist. Somit können auf einem Halbleiterwafer teure Siliziumflächen eingespart werden und pro Halbleiterwafer eine höhere Zahl von Halbleiterchips 1 untergebracht werden.
  • 10 zeigt eine schematische Draufsicht auf einen Halbleiterchip 1 mit Mesastrukturen auf den Kontaktflecken 2, die in zwei Reihen auf der Oberseite 3 des Halbleiterchips 1 angeordnet sind. Im Prinzip sind somit beliebig viele Reihen von Kontaktflecken 2 auf dem Halbleiterchip 1 angeordnet, ohne dass die Anzahl der Kontaktflecken 2 den Bedarf an Halbleiteroberfläche vergrößert, da die Kontaktflecken 2 auf Schaltungselementen der integrierten Schaltung angeordnet sind. Die gestrichelte Linie 23 zeigt die Größe des Halbleiterchips 1 an, wenn die Kontaktflecken 2 keine Mesastruktur aufweisen und somit einen zusätzlichen Oberflächenbereich zu dem Oberflächenbereich, der eine integrierte Schaltung aufweist, erfordern.
  • Die 11 bis 16 zeigen schematische Querschnitte durch einen Kontaktfleck 2, der mit einer Mesastruktur 6 durch Aufbringen einer zweiten Metallschicht 12 strukturiert werden soll.
  • 11 zeigt einen schematischen Querschnitt durch einen Kontaktfleck 2, der von einer strukturierten ersten Metallschicht 11 gebildet wird. Der Kontaktfleck 2 ist dabei auf einem Oberflächenbereich 5 positioniert, unter dem Schaltungselemente der integrierten Schaltung angeordnet sind.
  • 12 zeigt einen schematischen Querschnitt des Kontaktfleckes 2 gemäß 10 mit einer darauf angeordneten Photolackschicht 13. Diese Photolackschicht 13 ist geschlossen und auf der gesamten Oberseite eines Halbleiterwafers angeordnet. Sie bleibt durch Strukturieren überall dort auf dem Halbleiterwafer zurück, auf dem keine zusätzliche zweite Metallschicht aufgebracht werden soll. Diese Strukturierung der Photolackschicht wird in 13 gezeigt.
  • 13 zeigt den schematischen Querschnitt des Kontaktfleckes 2 gemäß 12 nach Belichten der Photolackschicht 13. Dieses Belichten in Pfeilrichtung E erfolgt durch eine Photomaske 24, die an den Stellen geschwärzt ist, an denen der Photolack nicht belichtet werden soll.
  • 14 zeigt einen schematischen Querschnitt durch den Kontaktfleck 2 der 13 nach einem Entwickeln des Photolackes, wobei während des Entwicklungsvorganges der belichtete Bereich des Photolackes aufgelöst wird.
  • 15 zeigt den schematischen Querschnitt des Kontaktfleckes 2 gemäß 14 nach Aufbringen einer zweiten geschlossenen Metallschicht 15. Dabei lagert sich das Metall sowohl auf dem Kontaktfleck 2, als Mesastruktur an, als auch auf der strukturierten Photolackschicht 14. Durch Auflösen oder Veraschen des Photolacks 14 wird die auf dem Photolack befindliche Metallisierung der geschlossenen Metallschicht 15 mit dem Photolack 14 von dem Kontaktfleck 2 abgelöst.
  • 16 zeigt den schematischen Querschnitt des Kontaktfleckes 2 nach Entfernen der Photolackschichtreste mit der nun strukturierten zweiten Metallschicht 12. Durch diese Photolithographie wird präzise auf jedem Kontaktfleck eine entsprechende Mesastruktur erzeugt, die druckverteilend beim Herstellen von Bondverbindung auf den Kontaktflecken 2 wirkt.
    • 1
    Halbleiterchip
    2
    Kontaktflecken
    3
    aktive Oberseite des Halbleiterchips
    4
    Bondverbindungen
    5
    Oberflächenbereiche des Halbleiterchips, unter dem
    Schaltungselemente angeordnet sind
    6
    Mesastruktur auf der Oberseite der Kontaktflecken
    7
    Kompressionskopf der Bondverbindung
    8
    aufragende Randkante der Mesastruktur
    9
    zentrale Senk
    10
    Oberseite des Kontaktfleckes
    11
    erste strukturierte Metallschicht für Kontaktfle
    cken
    12
    zweite strukturierte Metallschicht für Mesastruktur
    13
    geschlossene Photolackschicht
    14
    strukturierte Photolackschicht
    15
    zweite geschlossene Metallschicht
    16
    schaltungselementfreie Oberfläche Randbereich des
    Halbleiterchip
    17
    Bonddraht
    18
    Bonddrahtperle
    19
    Schwärzung
    20
    Rückseite des Kontaktfleckes
    21
    Ring
    22
    durchgezogene Linie
    23
    gestrichelte Linie
    24
    Photomaske
    D
    Durchmesser der Bonddrahtperle bzw des Kompressi
    onskopfes
    d
    Innendurchmesser der Mesastruktur
    H
    Höhe der Mesastruktur
    E
    Belichtungsrichtung eines Photolackes
    F
    Druckrichtung beim Herstellen von Bondverbindungen
    f
    verteilte Druckrichtungen aufgrund der Mesastruktu
    ren
    w
    Innenkante einer quadratischen Mesastruktur
    W
    Außenkante einer quadratischen Mesastruktur

Claims (6)

  1. Elektronisches Bauteil das folgende Merkmale aufweist: – einen Halbleiterchip (1) mit Kontaktflecken (2) auf einer eine integrierte Schaltung aufweisenden aktiven Oberseite (3) des Halbleiterchips (1), – Bondverbindungen (4) von den Kontaktflecken (2) zu Kontaktanschlussflächen innerhalb eines Bauteilgehäuses, – Außenanschlüsse, die elektrisch mit den Kontaktanschlussflächen in Verbindung stehen. wobei die Kontaktflecken (2) auf vorbestimmten Oberflächenbereichen (5) der Halbleiterchips (1) angeordnet sind unter denen Schaltungselemente der integrierten Schaltung angeordnet sind, und wobei die Kontaktflecken (2) auf ihrer Oberseite (10) druckverteilende Mesastrukturen (6) aufweisen, deren Abmessungen den Größen von Kompressionsköpfen (7) der Bondverbindungen angepasst sind.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Mesastruktur (6) eine aufragende Randkante (8), die eine zentrale Senke (9) in Richtung auf die Oberseite (10) des Kontaktfleckes (2) umgibt, aufweist.
  3. Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei der Halbleiterwafer integrierte Schaltungen mit Kontaktflecken (2) in den Halbleiterchioppositionen aufweist, und wobei die Kontaktflecken (2) über Schaltungselementen der integrierten Schaltungen angeordnet sind, und wobei die Kontaktflecken (2) druckverteilende Mesastrukturen (6) aufwei sen, deren Abmessungen den Größen von Kompressionsköpfen (7) von Bondverbindungen (4) angepasst sind.
  4. Verfahren zur Herstellung eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit integrierten Schaltungen in den Halbleiterchippositionen, – Aufbringen einer ersten strukturierten Metallschicht (11) für Kontaktflecken (2) in den Halbleiterchippositionen über Schaltungselementen der integrierten Schaltungen, – Aufbringen einer zweiten strukturierten Metallschicht (12) unter Ausbildung von Mesastrukturen (6) auf den Oberseiten (10) der Kontaktflecken (2).
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aufbringen der zweiten strukturierten Metallschicht (12) unter Ausbildung von Mesastrukturen (6) auf den Oberseiten (10) der Kontaktflecken (2) mit folgenden Verfahrensschritten erfolgt: – Aufbringen einer geschlossenen Photolackschicht (13) auf den Halbleiterwafer, – Strukturieren der Photolackschicht (13), durch Belichten, Entwickeln und Fixieren des Photolackes auf Bereichen des Halbleiterwafers, die nicht mit einer zusätzlichen zweiten Metallschicht (12) für Mesastrukturen (6) versehen werden sollen, – Aufbringen einer geschlossenen zweiten Metallschicht (15) auf die strukturierte Photolackschicht (14), – Strukturieren der geschlossenen zweiten Metallschicht (15) durch Ablösen der strukturierten Photolackschicht (14) mit aufliegenden Metallschichtbereichen der zweiten geschlossenen Metallschicht (15), - Entfernen der Photolackschicht.
  6. Verfahren zur Herstellung von elektronischen Bauteilen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit dem Verfahren nach Anspruch 4 oder Anspruch 5, – Auftrennen des Halbleiterwafers in Halbleiterchips (1), – Aufbringen eines der Halbleiterchips (1) auf einen Bauteilträger, – Herstellen von Bondverbindungen zwischen den Kontaktflecken (2) der Halbleiterchips (1) und Kontaktanschlussflächen des Bauteilträgers unter Ausbilden von Kompressionsköpfen (7) auf den Mesastrukturen (6) der Kontaktflecken (2) des Halbleiterchips (1), – Einbetten der Bondverbindungen (4) und des Halbleiterchips (1) in einer Kunststoffgehäusemasse.
DE10333465A 2003-07-22 2003-07-22 Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken Expired - Fee Related DE10333465B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10333465A DE10333465B4 (de) 2003-07-22 2003-07-22 Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
PCT/DE2004/001359 WO2005010988A1 (de) 2003-07-22 2004-06-28 Elektronisches bauteil mit halbleiterchip und halbleiterwafer mit kontaktflecken, sowie verfahren zur herstellung derselben
US11/337,084 US20060157849A1 (en) 2003-07-22 2006-01-23 Electronic component with semiconductor chip and semiconductor wafer with contact pads, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10333465A DE10333465B4 (de) 2003-07-22 2003-07-22 Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken

Publications (2)

Publication Number Publication Date
DE10333465A1 true DE10333465A1 (de) 2005-03-03
DE10333465B4 DE10333465B4 (de) 2008-07-24

Family

ID=34088753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10333465A Expired - Fee Related DE10333465B4 (de) 2003-07-22 2003-07-22 Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken

Country Status (3)

Country Link
US (1) US20060157849A1 (de)
DE (1) DE10333465B4 (de)
WO (1) WO2005010988A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626268B2 (en) * 2005-10-12 2009-12-01 Infineon Technologies Ag Support structures for semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137845A (en) * 1990-07-31 1992-08-11 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5291374A (en) * 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
WO2001022491A1 (en) * 1999-09-20 2001-03-29 Telefonaktiebolaget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL219101A (de) * 1956-10-31 1900-01-01
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
JPH01270238A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd ワイヤボンディング素子
JP2576626B2 (ja) * 1989-04-24 1997-01-29 日本電気株式会社 ボールボンディング用電極を備えた半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
KR0182503B1 (ko) * 1995-12-30 1999-04-15 김광호 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6365978B1 (en) * 1999-04-02 2002-04-02 Texas Instruments Incorporated Electrical redundancy for improved mechanical reliability in ball grid array packages
US6437425B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp Semiconductor devices which utilize low K dielectrics
US6414396B1 (en) * 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
TWI237886B (en) * 2004-07-06 2005-08-11 Himax Tech Inc Bonding pad and chip structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137845A (en) * 1990-07-31 1992-08-11 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5291374A (en) * 1990-12-17 1994-03-01 Kabushiki Kaisha Toshiba Semiconductor device having an opening and method of manufacturing the same
WO2001022491A1 (en) * 1999-09-20 2001-03-29 Telefonaktiebolaget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE10333465B4 (de) 2008-07-24
WO2005010988A1 (de) 2005-02-03
US20060157849A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10014300A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
WO1992007378A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10333465B4 (de) Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE112019000444T5 (de) Leiterrahmenchipträger mit einem beschichtungsbereich
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102019215471B4 (de) Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE10352349B4 (de) Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee