DE10328872A1 - Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben - Google Patents

Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben Download PDF

Info

Publication number
DE10328872A1
DE10328872A1 DE10328872A DE10328872A DE10328872A1 DE 10328872 A1 DE10328872 A1 DE 10328872A1 DE 10328872 A DE10328872 A DE 10328872A DE 10328872 A DE10328872 A DE 10328872A DE 10328872 A1 DE10328872 A1 DE 10328872A1
Authority
DE
Germany
Prior art keywords
layer
application
ferroelectric
seed layer
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10328872A
Other languages
English (en)
Inventor
Stephen R. San Francisco Gilbert
Sanjeev Plano Aggarwal
Scott Garland Summerfelt
Stevan G. Sr. Fort Collins Hunter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Texas Instruments Inc
Original Assignee
Agilent Technologies Inc
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc, Texas Instruments Inc filed Critical Agilent Technologies Inc
Publication of DE10328872A1 publication Critical patent/DE10328872A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein Verfahren zum Bilden eines paraelektrischen Halbleiterbauelements durch ein Aufbringen einer Keimschicht auf eine Oxidelektrode unter Verwendung eines Vorläufers eines paraelektrischen Materials und durch ein Aufbringen einer paraelektrischen Schicht auf die Keimschicht unter Verwendung des Vorläufers des paraelektrischen Materials wird bereitgestellt.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf paraelektrische Materialien und insbesondere auf ferroelektrische Materialien für Kondensatoren.
  • Mit fortschreitender Entwicklung der Elektronikindustrie treiben mehrere Trends die Entwicklung neuer Technologien voran. Erstens wollen die Menschen immer kleinere Produkte, die eine weniger häufige Ersetzung von Batterien erfordern, wie z. B. Mobiltelefone, Personaltonsysteme, Digitalkameras usw. Zweitens müssen diese Produkte zusätzlich dazu, daß sie kleiner und besser tragbar sind, eine höhere Rechenleistung und eine höhere Speicherspeicherungsfähigkeit aufweisen. Drittens wird von diesen Vorrichtungen erwartet, daß sie Informationen, Bilder usw. selbst dann beibehalten, wenn die Batterien leer sind.
  • Nichtflüchtige Speicher, wie z. B. dynamische Direktzugriffsspeicher (DRAMs), elektrisch löschbare, programmierbare Nur-Lese-Speicher (EEPROMs) und Flash-EEPROMs, werden in derartigen Produkten verwendet, da dieselben Daten ohne Leistung beibehalten können. Diese Speicher umfassen Arrays von Speicherzellen, wobei jede Speicherzelle einen Speicherzellenkondensator und einen Speicherzellenzugriffstransistor umfaßt.
  • Grundlegend verwendet die Speicherzelle einen Kondensator, um die elektrische Ladung zu halten. Die Fähigkeit eines Haltens einer Ladung wird „Kapazität" genannt und die Kapazität eines bestimmten Kondensators ist eine Funktion der dielektrischen Konstante des Kondensatordielektrikums, der effektiven Fläche der Kondenusatorelektrode und der Dicke der Kondensatordielektrikumsschicht. Im wesentlichen können ein Senken der Dicke der dielektrischen Schicht, ein Erhöhen der effektiven Fläche der Kondensatorelektroden und ein Erhöhen der dielektrischen Konstante des Kondensatordielektrikums die Kapazität erhöhen. Für kleinere Produkte ist es wünschenswert, eine kleine Dicke und eine hohe Kapazität aufzuweisen.
  • Ein Senken der Dicke der Kondensatordielektrikumsschicht unter 100×10–1 nm (100 Å) reduziert allgemein die Zuverlässigkeit des Kondensators, da eine Fowluer-Nordheim-Heißelektroneninjektion u. U. Löcher durch die dünnen dielektrischen Schichten erzeugen kann.
  • Ein Erhöhen der effektiven Fläche der Kondensatorelektrode führt allgemein zu einer komplizierteren und teureren Kondensatorstruktur. Dreidimensionale Kondensatorstrukturen z. B., wie z. B. Stapeltypstrukturen und Grabentypstrukturen, wurden auf 4-MB-DRAMs angewendet, diese Strukturen sind jedoch schwierig auf 16-MB- oder 64-MB-DRAMs anzuwenden. Ein Stapeltypkondensator kann aufgrund der Höhe des Stapeltypkondensators über den Speicherzellentransistor eine relativ steile Stufe aufweisen und Grabentypkondensatoren können Leckströme zwischen den Gräben aufweisen, wenn sie auf die Größe hinunterskaliert werden, die für einen 64-MB-DRAM benötigt wird.
  • Ein Erhöhen der dielektrischen Konstante des Kondensatordielektrikums erfordert die Verwendung von Materialien mit relativ hoher dielektrischer Konstante. Gegenwärtig wird Siliziumdioxid (SiO2) mit einer dielektrischen Konstante von etwa 10 verwendet. Materialien mit höherer dielektrischer Konstante, wie z. B. Yttriumoxid (Y2O3), Tantaloxid (Ta2O5) und Titanoxid (TiO2), wurden ausgetestet.
  • In jüngster Zeit wurden paraelektrische Materialien untersucht, die noch höhere dielektrische Konstanten von 100 bis über 1.000 aufweisen. Paraelektrische Materialien umfassen ferroelektrische Materialien, wie z. B. Perowskit-Oxide.
  • Beispiele von Perowskit-Oxiden sind PZT (PbZrxTi(1-x)O3) , BST (BaxSr(1-x)TiO3) oder STO (SrTiO3) , die verwendet wurden, um eine neue Familie von Speichern zu schaffen, die ferroelektrische Direktzugriffsspeicher (FeRAMs) genannt werden. Ein ferroelektrisches Material zeigt ein Spontanpolarisierungsphänomen für eine hervorragende Ladungsbeibehaltung und eine verbesserte Nichtflüchtigkeit. Wenn ein ferroelektrisches Material als eine dielektrische Schicht für einen Kondensator verwendet wird, kann eine Dicke von Hundertsteln eines Angströms (10–1 nm) ein dielektrisches Äquivalent einer 10×10–1 nm (10 Å) dicken Oxidschicht liefern.
  • Ferroelektrische Speicher sind nicht nur nichtflüchtig, sondern weisen auch den Vorteil auf, daß dieselben sehr viel einfacher mit Logikschaltungen zu kombinieren sind als existierende Speicher, wie z. B. ein Flash, statischer Direktzugriffsspeicher (SRAM) oder DRAM. So kombiniert diese Technologie die Nichtflüchtigkeit eines Flash mit der Zellgröße und Leichtigkeit einer Skalierung eines DRAM.
  • Gegenwärtig gibt es viele unterschiedliche ferroelektrische Materialien und eine riesige Anzahl unterschiedlicher Formulierungen ferroelektrischer Materialien, die untersucht werden. Viele der Untersuchungen führen in Sackgassen.
  • Es gab große Probleme bei einem Entwickeln der ferroelektrischen Materialien, da eine Speicherzelle Daten ohne Leistung beibehalten muß, was bedeutet, daß das Material der Speicherzelle in der Lage sein muß, eine elektrische Ladung, die ein Bit Daten darstellt, über extrem lange Zeiträume zu halten. Das Material muß außerdem sehr dünn sein, um kompatibel mit den in einer gegenwärtigen CMOS-Technologie verwendeten Spannungen zu sein, und es ist wesentlich, daß das ferroelektrische Material von sehr hoher Qualität ist, eine sehr glatte Oberfläche aufweist und keine Feinstlochdefekte (Pin-Hole-Defekte) aufweist. Die kristallographische (111)-Ausrichtung muß ebenso maxi miert sein, um die besten ferroelektrischen Schaltcharakteristika zu erhalten, und die Korngröße muß sehr genau gesteuert werden. Ferner sind, da ein Standardlogikschaltungsaufbau, der dem ferroelektrischen Speicher zugeordnet ist, ein maximales Gesamtwärmebudget aufweist, geringere Temperaturen für die Aufbringung einer ferroelektrischen Schicht erwünscht, um eine Integrierung des ferroelektrischen Speichers mit einem Standardlogikschaltungsaufbau zu vereinfachen. Zusätzlich muß all dies auf eine Weise durchgeführt werden, die so herstellbar ist, daß Tausende und Tausende von Wafern konsistent erzeugt werden können.
  • Lösungen für dieses Problem werden schon lange gesucht, sind Fachleuten auf diesem Gebiet jedoch lange entgangen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das die Herstellung zeitgemäßer Speichervorrichtungen, die in neuesten technischen Vorrichtungen benötigt werden, unkomplizierter macht.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und 11 gelöst.
  • Die vorliegende Erfindung liefert ein Verfahren zum Bilden eines paraelektrischen Halbleiterbauelements durch ein Aufbringen einer Keimschicht auf einer Oxidelektrode unter Verwendung eines Vorläufers (Precursor) eines paraelektrischen Materials und ein Aufbringen einer paraelektrischen Schicht auf der Keimschicht unter Verwendung des Vorläufers des paraelektrischen Materials. Dies ermöglicht eine bessere Korngrößensteuerung, eine erhöhte Steuerung der kristallographischen (111)-Ausrichtung, glattere Oberflächen unter einer Oberflächenrauheit von 3 nm quadratischem Mittel, keine Feinstlochdefekte und eine Verarbeitung bei niedriger Temperatur unter 600°C, was maximale ferroelektrische Schaltcharakteristika ermöglicht. So können Wafer konsistent und in großen Mengen hergestellt werden. Ferner können niedrigere Aufbringungstemperaturen verwendet wer den, um eine Integration des paraelektrischen Halbleiterbauelements mit einem Standardlogikschaltungsaufbau zu vereinfachen.
  • Bestimmte Ausführungsbeispiele der Erfindung weisen zusätzlich zu den oben erwähnten Vorteilen oder anstelle derselben weitere Vorteile auf. Die Vorteile werden für Fachleute auf diesem Gebiet aus der folgenden detaillierten Beschreibung Bezug nehmend auf die beigefügten Zeichnungen ersichtlich.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsansicht einer zwei- und einer dreidimensionalen integrierten Ferroelektrischer-Speicher-Schaltung gemäß der vorliegenden Erfindung;
  • 2 eine Nahansicht eines Speicherkondensators gemäß der vorliegenden Erfindung;
  • 3 eine Ansicht eines Zweikammerverarbeitungssystems, das verwendet wird, um die zusammengesetzte Keimschicht gemäß der vorliegenden Erfindung herzustellen;
  • 4 eine Schicht eines Einkammerverarbeitungssystems, das verwendet wird, um die zusammengesetzte Keimschicht gemäß der vorliegenden Erfindung herzustellen; und
  • 5 ein vereinfachtes Flußdiagramm des Verfahrens zur Herstellung eines ferroelektrischen Kondensators gemäß der vorliegenden Erfindung.
  • Bezug nehmend auf 1 ist eine Querschnittsansicht einer integrierten dreidimensionalen Ferroelektrischer-Speicher-Schaltung 10 unter Verwendung einer ferroelektrischen Schicht gezeigt, die unter Verwendung von Materialien der vorliegenden Erfindung gebildet ist. Ein Halbleitersubstrat 12 weist eine Flachgrabenisolationsoxidschicht 14, Gates und Gate-Dielektrika 16 und 18 und Source/Drain-Regionen 20 – 22 auf. Eine Bitleituung 24 ist in einer Zwischenschichtdielektrikums- (ILD-) Schicht 26 in Kontakt mit einer Source/Drain-Region 21 gebildet und vergrabene Kontakte 28 und 30 sind durch die ILD-Schicht 26 gebildet und stehen jeweils in Kontakt mit den Source/Drain-Regionen 20 und 22.
  • In einem zweidimensionalen Speicherkondensator 32 ist eine Oxid- oder eine untere Elektrode 34 auf der ILD-Schicht 26 in Kontakt mit dem vergrabenen Kontakt 28 aufgebracht. Eine zusammengesetzte ferroelektrische Schicht 36 ist über der unteren Elektrode 34 aufgebracht. Und eine obere Elektrode 38 ist über der zusammengesetzten ferroelektrischen Schicht 36 aufgebracht. Grundlegend bilden die Gates und Gate-Dielektrika 16 und 18 und die Source/Drain-Regionen 20 – 22 die Transistoren der integrierten Ferroelektrischer-Speicher-Schaltung 10, während die untere Elektrode 34, die zusammengesetzte ferroelektrische Schicht 36 und die obere Elektrode 38 den zweidimensionalen Speicherkondensator 32 bilden. Der zweidimensionale Speicherkondensator 32 ist relativ leicht herzustellen, da aufeinanderfolgende Schichten eines Materials auf einer flachen Oberfläche aufgebracht werden und die Seiten geätzt werden, um die Kondensatorstruktur zu bilden.
  • In einem dreidimensionalen Speicherkondensator 42 ist eine untere Elektrode 44 auf der ILD-Schicht 26 in Kontakt mit dem vergrabenen Kontakt 30 aufgebracht. Die untere Elektrode 44 in diesem Fall ist eine dreidimensionale Struktur mit vertikalen Seiten. Eine zusammengesetzte ferroelektrische Schicht 46 ist konform über der unteren Elektrode 44, einschließlich ihrer Seiten, aufgebracht. Und eine obere Elektrode 48 ist konform über der zusammengesetzten ferroelektrischen Schicht 46, einschließlich ihrer Seiten, aufgebracht. Wieder bilden die Gates und Gate-Dielektrika 16 und 18 und die Source/Drain-Regionen 20 – 22 die Transistoren der integrierten Ferroelektrischer-Speicher-Schaltung 10, während die untere Elektrode 44, die zusammengesetzte ferroelektrische Schicht 46 und die obere Elektrode 48 den dreidimensionalen Speicherkondensator 42 bilden. Der dreidimensionale Speicherkondensator 42 ist relativ schwierig herzustellen, da aufeinanderfolgende Schichten eines Materials vor einem Ätzen auf horizontalen und vertikalen Oberflächen aufgebracht werden.
  • Die unteren Elektroden 34 und 44 und die oberen Elektroden 38 und 48 sind aus einem Edelmetallmaterial oder einer -verbindung gebildet, wie z. B. Platin (Pt), Iridium (Ir) oder Ruthenium (Ru), jedoch vorzugsweise IrO2 oder RuO2. Die zusammengesetzten ferroelektrischen Schichten 36 und 46 sind reaktive Keimschichten von Oxiden von Metallen, wie z. B. Titan (Ti), Zirkonium (Zr) oder Blei (Pb), und bilden TiOx, ZrOx, (Ti, Zr)Ox, PbO, PbTiO3, Pb (Zr, Ti)O3 usw. unter ferromagnetischen Perowskit-Oxiden von Metallen, wie z. B. Titan, Zirkonium, Blei, Barium (Ba), Strontium (Sr) oder Wismut (Bi), und bilden PZT (PbZrxTi(1-x)O3) , BST (BaxSr(1-x)TiO3), STO (SrTiO3), BTO (Bi4Ti3O12) oder SBT (SrBiz2Ta2O9).
  • In der Vergangenheit gab es große Probleme bei der Aufbringung der Keimschichten und der ferroelektrischen Schichten. Die Keimschichten können Probleme bewirken, da dieselben bei einer relativ hohen Temperatur aufgebracht werden und das Wärmebudget wesentlich reduzieren. Die ferroelektrischen Schichten bewirken zusätzliche Probleme aufgrund des Bedarfs einer Steuerung der Mikrostruktur und der Oberflächenrauheit der ferroelektrischen Schicht. Eine Steuerung der Mikrostruktur erlaubt ein Senken der Dicke der ferroelektrischen Schicht, derart, daß jede Erzeugung einer Technologie es ermöglicht, daß die Betriebsspannung des ferroelektrischen Kondensators direkt nach unten skaliert wird. Grundlegend ist es wünschenswert, mit einer geringeren Spannung zu arbeiten, um Leistung einzusparen, wobei es so wünschenswert ist, eine so dünne ferroelektrische Schicht wie möglich zu haben. Gegenwärtig haben Entwicklungen im wesentlichen bei Filmdicken zwischen 50 und 70 nm aufgehört, da es bisher nicht möglich war, die Mikrostruktur und Oberflächenrauheit der ferroelektrischen Schicht ausreichend zu steuern.
  • Während Untersuchungen durch die Erfinder hat man unerwarteterweise entdeckt, daß, wenn die ferroelektrische Schicht auf einer unteren Elektrode aufgebracht wird, das Ferroelektrikaufbringungsverfahren die obere Oberfläche des unteren Elektrodenmaterials unsteuerbar modifizieren kann. Für eine untere Elektrode aus Iridiumoxid z. B. reduziert ein Einschritt-Metallorganik-Chemie-Aufdampfungsverfahren unter Verwendung metall-organischer Vorläufer das Iridiumoxid, d. h. entfernt Sauerstoff, um eine narbige untere Iridiumelektrode zu hinterlassen. Dies stört die Mikrostruktur der ferroelektrischen Schicht, die auf derselben aufgebracht ist, und beeinflußt ihre Oberflächenrauheit und die Adhäsion nachfolgend aufgebrachter Materialien, wie z. B. der oberen Elektrode.
  • Eine chemische Metallorganik-Aufdampfung z. B. wurde zum Aufbringen ferroelektrischer Schichten bei einer relativ hohen Wafertemperatur von 600 bis 610°C bei einem Druck von 533,288 Pa (4 Torr) verwendet. Um ein Ermüden zu minimieren (Polarisierungsverlust, bewirkt durch wiederholtes Kondensatorschalten), wurde die ferroelektrische Schicht vorzugsweise auf einer unteren Elektrode auf Iridiumoxid oder Iridiumoxid/Iridium aufgebracht. Oxidelektroden, wie z. B. Iridiumoxid, sind bekannt, um ein Ermüdungsverhalten verglichen mit der Verwendung von Edelmetallen, wie z. B. Platin und Iridium allein, wesentlich zu verbessern.
  • Es wurde festgestellt, daß die stark reduzierende Umgebung, erzeugt durch das Lösungsmittel und die Vorläufer (Precur sor), die bei dem Ferroelektrik-Aufbringungsverfahren verwendet werden, dazu führt, daß die Oberfläche der unteren Elektrode nicht stabil ist und sich verändert, wenn die ferroelektrische Schicht aufgebracht wird. Ferner verschlechtert ein Verlust von Sauerstoff aus der Iridiumoxidelektrode die Kondensatorermüdungscharakteristika. Die ferroelektrische Oberflächenrauheit skaliert linear mit der Dicke der ferroelektrischen Schicht und dies hat die minimale Dicke auf über 50 nm eingeschränkt. Unter 50 nm zeigt die ferroelektrische Schicht ein hohes Lecken und Elektroden werden oft durch Feinstlochdefekte in der ferroelektrischen Schicht kurzgeschlossen.
  • Es wurde ebenso bestimmt, daß es wünschenswert ist, die (111)-kristallographische Ausrichtung der ferroelektrischen Schicht zu maximieren, da dies die besten ferroelektrischen Schaltcharakteristika liefert. Eine genaue Steuerung einer Korngröße wird ebenso benötigt, da dies die Verteilung von Eigenschaften über das Speicherarray hinweg beeinflußt.
  • Es hat sich ebenso herausgestellt, daß ferroelektrische PZT-Schichten, die Blei (Pb) enthalten, selbstkorrigierend sind, wenn die Schichten bei hohen Wafertemperaturen von 600 bis 610°C aufgebracht werden. Das Selbstkorrekturphänomen beschreibt eine Verarbeitungsregion, in der die Pb-Zusammensetzung in der Schicht unempfindlich gegenüber Veränderungen an dem Pb/(Zr+Ti)-Verhältnis in der Gasphase ist. Dieses Phänomen tritt bei dem CVD-PZT-Verfahren auf, das für ein robusteres Aufbringungsverfahren sorgt. Diese hohen Temperaturen sind wünschenswert, da dieselben eine größere Selbstkorrekturregion schaffen.
  • Diese hohen Temperaturen bewirken jedoch, daß das Aufbringungsverfahren der ferroelektrischen Schicht das größte Wärmebudget aller Verarbeitungsschritte aufweist, die verwendet werden, um die integrierte Ferroelektrischer-Speicher-Schaltung herzustellen (d. h. die angesammelte Zeit bei einer Temperatur ist eine der höchsten für alle Halbleiterherstellungsprozesse). Da der Standardlogikschaltungsaufbau, der dem ferroelektrischen Speicher zugeordnet ist, ein maximales Gesamtwärmebudget aufweist, ist, je geringer die zur Aufbringung der ferroelektrischen Schicht verwendeten Temperaturen sind, die Integration des ferroelektrischen Speichers mit einem Standardlogikschaltungsaufbau um so leichter.
  • Leider wurde ebenso bestimmt, daß das Selbstkorrekturverhalten unterhalb einer Wafertemperatur von 590°C abnimmt, wenn Standardverfahrensbedingungen verwendet werden. Unterhalb von 550°C ist das Selbstkorrekturverhalten nicht mehr zu beobachten.
  • Bezug nehmend auf 2 ist eine Nahaufnahme des dreidimensionalen Speicherkondensators 42 gemäß der vorliegenden Erfindung gezeigt. Der dreidimensionale Speicherkondensator 42 ist durch ein Zweischrittverfahren hergestellt, das zuerst eine reaktive Keimschicht 45 und dann ein ferroelektrisches Material 47 aufbringt.
  • Bei der vorliegenden Erfindung wurde entdeckt, daß die Aufbringung der reaktiven Keimschicht 45 während der Anfangsstufen der Aufbringung der ferroelektrischen Schicht die Verschlechterung der Oxidelektrode beseitigt und die Bildung einer Nicht-Hysterese-Zwischenschicht vermeidet. Die Keimmetalle können durch eine chemische Aufdampfung oder physikalische Aufdampfung in einer Sauerstoffatmosphäre auf eine Dicke von weniger als 5 nm aufgebracht werden, um das Keimmetalloxid zu bilden. Aufgrund der Dünnheit dieser Metalloxidschicht kann die Gesamtdicke der ferroelektrischen Schicht plus der reaktiven Keimschicht bei im wesentlichen der gleichen Dicke wie derjenigen beginnen, die unter Verwendung eines Einschrittverfahrens erhalten wird, wobei die letztendliche Dicke jedoch wesentlich unter 50 nm reduziert werden kann.
  • Es ist verständlich, daß die obige Entdeckung auch auf zweidimensionale Speicherkondensatoren anwendbar ist und bei beiden die Vorteile einer besseren Korngrößensteuerung, einer erhöhten Steuerung der kristallographischen (111)-Ausrichtung, glatterer Oberflächen mit einer Oberflächenrauheit unter 3 nm quadratischem Mittel, ohne Feinstlochdefekte und einer Verarbeitung bei niedrigerer Temperatur unter 600°C liefert.
  • Es wurde ebenso entdeckt, daß eine Reduktion der Oxidelektrode durch ein Fließenlassen eines Oxidationsmittels, wie z. B. Sauerstoff oder vorzugsweise Stickstoffoxid, entweder während des Aufbringungsverfahrens oder nach der anfänglichen Keimbildung des ferroelektrischen Materials gehemmt werden kann, um das TiOx, ZrOx, (Ti, Zr)Ox, PbO, PbTiO3, Pb(Zr,Ti)O3 usw. zu bilden. Das reaktive Keimschichtoxid muß mit den ferroelektrischen Materialien und ihren chemischen Vorläufersubstanzen kompatibel sein.
  • Bezug nehmend auf 3 ist ein Zweikammerverarbeitungssystem 100 zur Herstellung der zusammengesetzten ferroelektrischen Schicht 36 oder 46 gemäß der vorliegenden Erfindung gezeigt. Das Zweikammerverarbeitungssystem 100 kann ein physikalisches Aufdampfungssystem oder ein Aufschleuderaufbringungssystem sein, wobei jedoch ein System zur chemischen Aufdampfung (CVD) bevorzugt wird.
  • Das Zweikammerverarbeitungssystem 100 weist eine erste und eine zweite CVD-Aufbringungskammer 102 und 104 auf. Die erste CVD-Aufbringungskammer 102 ist gezeigt, um zur Aufbringung einer reaktiven Keimschicht gemäß der vorliegenden Erfindung verbunden zu sein.
  • Die erste CVD-Aufbringungskammer 102 wird von einem Lösungsmittelvorrat 106, einer ersten Vorläuferampulle 108 und einer zweiten Vorläuferampulle 110 beliefert. Flußsteuerungsventile 112 verbinden den Lösungsmittelvorrat 106, die erste Vorläuferampulle 108 und die zweite Vorläuferampulle 110 mit einem Hauptmischventil 116.
  • Das Hauptmischventil 116 mischt das Lösungsmittel und die Vorläufer mit einem Trägergas von einem Trägergaseinlaß 118 und liefert die Mischung zu einem Verdampfer 120. Der Verdampfer 120 ist mit einem Schaltventil 122 und einem Umleitungsventil 124 verbunden.
  • Das Schaltventil 122 ist mit der ersten CVD-Aufbringungskammer 102 benachbart zu Einlässen, die mit einem Sauerstoffeinlaß 126 und einem Oxidationsmittelgaseinlaß 128 verbunden sind, verbunden und ist mit einem CVD-System 130 verbunden. Die CVD-Gase fließen nach unten über einen Wafer 131, der auf einem Waferheizelement 132 liegt. Gase werden durch eine Drucksteuerung 134 in eine chemische Rückführungskühlfalle 136 zurückgeführt. Das Umleitungsventil 124 ist ebenso mit einer chemischen Rückführungskühlfalle 138 verbunden, die in die chemische Rückführungskühlfalle 136 führt.
  • Im Betrieb bringt das Zweikammerverarbeitungssystem 100 die reaktive Keimschicht 45 aus 2 zuerst auf. Das Lösungsmittel und der Keimschichtvorläufer werden zusammengemischt. Der Vorläufer und Lösungsmittel werden ausgewählt, um die Oxidelektrode nicht zu verschlechtern, und zwar auf die gleiche Weise wie dies die ferroelektrischen Vorläufer tun. Beispielhaft kann das Lösungsmittel Oktan:Dekan:Addukt, ein erster Vorläufer aus Zr(O-iPr)2(thd)2 : Ti(O-iPR)2(thd)2 in einem 60:40-Verhältnis und ein zweiter Vorläufer Zr(O-iPr)2(thd)2 : Ti(O-iPR)2(thd)2 in einem 20:80-Verhältnis sein, wobei folgendes gilt: Zr(O-iPr)2(thd)2 ist Bis(Isopropoxy)Bis(Tetramethylheptandianoto)Zr; Ti(O-iPr)2(thd)2 ist Bis(Isopropoxy)Bis(Tetramethylheptandianoto)Ti und Pb(thd)2(pmdeta) ist Bis(Tetramethylheptandianoto)Pb-Pentamethyldiethylentriamin-Addukt.
  • Das Trägergas von dem Trägergaseinlaß 118 kann ein träges Gas, wie z. B. Stickstoff, Argon oder Helium, sein. Die Mischung wird in dem Verdampfer 120 bei einer Temperatur von etwa 190°C verdampft und die Mischung wird durch das Schaltventil 122 in das CVD-System 130 geleitet. Oxidationsmittel, allgemein O2 und N2O, werden durch den Sauerstoffeinlaß 126 bzw. den N2O-Gaseinlaß 128 zugeführt. Das Verhältnis von Sauerstoff zu N2O kann von 0 bis 100 % N2O sein.
  • Nachdem die reaktive Keimschicht aufgebracht ist, ersetzt die zweite CVD-Aufbringungskammer 104 die erste CVD-Aufbringungskammer 102.
  • Während des chemischen Aufdampfungsverfahrens wurde unerwarteterweise entdeckt, daß der zur Aufbringung der Keimschicht verwendete Druck auch für die Aufbringung des ferroelektrischen Materials verwendet werden kann. Dieser Druck liegt zwischen 133,322 und 1333,22 Pa (1 und 10 Torr) und vorzugsweise zwischen 266,644 und 533,288 Pa (2 und 4 Torr), was außerdem ein kritischer Druck zum Erweitern der selbstkorrigierenden Region der Aufbringung der reaktiven Keimschicht ist.
  • Während des chemischen Aufdampfungsverfahrens wurde außerdem unerwarteterweise entdeckt, daß die zur Aufbringung der reaktiven Keimschicht verwendete Temperatur auch für die Aufbringung des ferroelektrischen Materials verwendet werden kann. Diese Temperatur beträgt 590°C. Es hat sich herausgestellt, daß dies eine kritische Temperatur zum Erweitern der selbstkorrigierenden Region ist, während das Wärmebudget für die Aufbringung einer kombinierten ferroelektrischen Schicht wesentlich reduziert wird. Es hat sich herausgestellt, daß mit unterschiedlichen Kombinationen von Drücken und chemischen Substanzen Temperaturen unterhalb von 590°C brauchbar sind. Es wird spekuliert, daß die Keimschicht Keimbildungsorte erzeugt, die es ermöglichen, daß sich das ferroelektrische Material leichter bildet, so daß dieselbe eine Keimbildung bei sich selbst vornehmen kann und bei einer niedrigeren Temperatur aufwachsen kann.
  • Bezug nehmend auf 4 ist ein Verarbeitungssystem 200 zur Herstellung der zusammengesetzten ferroelektrischen Schicht 36 oder 46 aus 1 gemäß der vorliegenden Erfindung gezeigt. Wieder kann das Verarbeitungssystem 200 ein physikalisches Aufdampfungssystem oder ein Aufschleuderaufbringungssystem sein, wobei jedoch ein chemisches Aufdampfungssystem bevorzugt wird.
  • Das Verarbeitungssystem 200 weist eine einzelne CVD-Aufbringungskammer 202 auf. Die CVD-Aufbringungskammer 202 ist gezeigt, um zur Aufbringung einer Keimschicht gemäß der vorliegenden Erfindung verbunden zu sein.
  • Die CVD-Aufbringungskammer 202 wird von einem Lösungsmittelvorrat 206, einer ersten Vorläuferampulle 208, einer zweiten Vorläuferampulle 210 und einer dritten Vorläuferampulle 211 beliefert. Flußsteuerungsventile 212 verbinden den Lösungsmittelvorrat 206, die erste Vorläuferampulle 208, die zweite Vorläuferampulle 210 und die dritte Vorläuferampulle mit einem ersten und einem zweiten Hauptmischventil 216 und 217.
  • Das erste und das zweite Hauptmischventil 216 und 217 mischen das Lösungsmittel und die Vorläufer mit einem Trägergas von einem Trägergaseinlaß 218 und liefern die Mischung an einen ersten und einen zweiten Verdampfer 220 und 221.
  • Der erste und der zweite Verdampfer 220 und 221 sind mit einem ersten und einem zweiten Schaltventil 222 und 223 und einem Umleitungsventil 224 verbunden.
  • Das erste und das zweite Schaltventil 222 und 223 sind mit einer CVD-Aufbringungskammer 202 benachbart zu Einlässen verbunden, die mit einem Sauerstoffeinlaß 226 und einem Oxidationsmittelgaseinlaß 228 verbunden sind, der mit einem CVD-System 230 verbunden ist. Die CVD-Gase fließen nach unten über einen Wafer 231, der auf einem Waferheizelement 232 liegt. Gase werden durch eine Drucksteuerung 234 in eine chemische Rückführungskühlfalle 236 zurückgeführt. Das Umleitungsventil 224 ist ebenso mit einer chemischen Rückführungskühlfalle 238 verbunden, die in die chemische Rückführungskühlfalle 236 führt.
  • Im Betrieb bringt das Verarbeitungssystem 200 die reaktive Keimschicht 45 aus 2 als erstes auf. Das Lösungsmittel und die Vorläufer werden miteinander gemischt. Die Vorläufer und Lösungsmittel werden ausgewählt, um die Oxidelektrode nicht zu verschlechtern, und zwar auf die gleiche Weise, wie dies die ferroelektrischen Vorläufer tun. Beispielhaft kann das Lösungsmittel eine Oktan:Dekan:Addukt-Mischung eines ersten Vorläufers aus Zr(O-iPr) 2 (thd)2 : Ti(O-iPr) 2 (thd)2 in einem 60:40-Verhältnis, eines zweiten Vorläufers aus Zr(O-iPr) 2 (thd)2 : Ti(O-iPr) 2 (thd)2 in einem 20:80-Verhältnis und eines dritten Vorläufers sein.
  • Das Trägergas von dem Trägergaseinlaß 218 kann ein träges Gas sein, wie z. B. Stickstoff, Argon oder Helium. Die Mischung wird in dem ersten und dem zweiten Verdampfer 220 und 221 bei einer Temperatur von in etwa 190°C verdampft und wird durch das erste und das zweite Schaltventil 222 und 223 in das CVD-System 230 geleitet. Oxidationsmittel, im allgemeinen O2 und N2O, werden durch den Sauerstoffeinlaß 226 bzw. den N2O-Gaseinlaß 228 zugeführt. Das Verhältnis von Sauerstoff zu Oxidationsmittel kann von 0 bis 100 Oxidationsmittel sein. Die Oxidationsmittel können entweder während des Aufbringungsverfahrens oder nach einer anfänglichen Keimbildung der reaktiven Keimschicht angewendet werden.
  • Bei dem obigen System sind die Aufbringung der reaktiven Keimschicht und die Aufbringung der ferroelektrischen Schicht in der gleichen CVD-Aufbringungskammer 202 mit einem Spülen zwischendurch. Der erste und der zweite Verdampfer 220 und 221 werden benötigt, da die reaktive Keimschicht und die ferroelektrische Schicht unähnliche Verdampfungscharakteristika aufweisen. Für eine Keimschicht aus (TiZr)O2 z. B. wäre der Vorläufer Zr(O-iPr)2(thd)2 : Ti(O-iPr)2(thd)2 in einem 30:70-Verhältnis von der Vorläuferampulle 211 durch den zweiten Verdampfer 221. Für eine ferroelektrische PZT-Schicht wären die Vorläufer Pb(thd)2 pmdeta : Zr(O-iPr)2(thd)2 : Ti(O-iPr)2(thd)2 in einem 0,286:0,286:0,492-Verhältnis bzw. Pb(thd)2pmdeta : Zr(O-iPr)2(thd)2 : Ti(O-iPr)2(thd)2 in einem 0,649:0,142:0,209-Verhältnis von den Vorläuferampullen 208 und 210 durch den ersten Verdampfer 220. Die gleichen Druck- und Temperaturbedingungen, die oben beschrieben sind, haben auch für dieses Ausführungsbeispiel funktioniert.
  • Bei einem anderen Ausführungsbeispiel wird das Oxidationsmittel in der Oxidelektrode verwendet, um eine ultradünne und einheitliche Oxidkeimschicht auf eine Aufbringung eines reinen Metalls hin zu erzeugen. Es wird z. B. nur Ti aufgebracht. Der Vorteil dieser Technik ist eine vereinfachte chemische Zusammensetzung und Hardware plus einer verbesserten Keimbildung der ferroelektrischen Schicht aufgrund der Bildung der PbTiO3-Keimschicht, die auch durch eine Diffusion von der ferroelektrischen Schicht, die über derselben aufgebracht ist, dotiert werden könnte. Der Ti-Vorläufer erfordert kein spezielles Lösungsmittel und der Hauptvorteil ist der, daß die Menge reduzierender chemischer Substanzen, wie z. B. Kohlenstoff oder Wasserstoff, minimiert ist. Der Ti-Vorläufer ist eine Flüssigkeit nahe der Raumtemperatur und wird unter Verwendung des Standardverdampfers verdampft.
  • Das CVD-Verfahren wird durch ein Erwärmen des Wafers auf 400 – 600°C und ein Fließenlassen des Vorläufers, mit einem Trägergas, über den Wafer durchgeführt. Die Oxidationsmittel könnten entweder während des Aufbringungsverfahrens oder nach der anfänglichen Keimbildungsstufe fließen. Der Vorläufer oxidiert ohne weiteres unter Verwendung des Sauerstoffs von der oxidierten Elektrode.
  • Ein Vorteil dieses Typs von Reaktion besteht darin, daß ohne zusätzlichen Sauerstoff die Reaktion aufhört, wenn die gesamte oxidierte Elektrode durch TiOx bedeckt ist. Deshalb wird eine einheitliche Schicht aus TiOx mit einer minimalen Reduktion des Oxids der unteren Elektrode gebildet. Nach einer Aufbringung der TiOx-Keimschicht kann der Wafer entweder in diesem Verfahren oder als Teil der nachfolgenden Aufbringung der ferroelektrischen Schicht Sauerstoff ausgesetzt werden. Es ist möglich, die Keimschichtaufbringung als Teil der Ferroelektrik-Aufbringung mit Hardwarezugaben durchzuführen oder dieselbe kann in einer separaten Kammer durchgeführt werden.
  • Der Zweischrittansatz der vorliegenden Erfindung führt zu einem Vermeiden der Reduktion der oxidierten unteren Elektrode während einer Aufbringung des ferroelektrischen Films, was die Ferroelektrik-Oberflächenrauheit für eine verbesserte Dickenskalierung des ferroelektrischen Films senkt. Außerdem könnte die Keimschicht auf eine kleinere Korngröße aufgebracht werden, was zu einer besseren Korngrößensteuerung und Textur der Mikrostruktur der ferroelektrischen Schicht führt. Schließlich liefern die Aufbringungen mit reduzierter Temperatur ein reduziertes Wärmebudget für die kombinierte ferroelektrische Schicht.
  • Bezug nehmend auf 5 ist ein Flußdiagramm gemäß der vorliegenden Erfindung gezeigt, das ein Verfahren 300 eines Aufbringens einer Keimschicht auf eine Oxidelektrode unter Verwendung eines Vorläufers eines paraelektrischen Materials und ein Verfahren 302 eines Aufbringens einer paraelektrischen Schicht auf die Keimschicht unter Verwendung des Vorläufers des paraelektrischen Materials umfaßt.

Claims (20)

  1. Verfahren zum Bilden eines paraelektrischen Halbleiterbauelements (10), mit folgenden Schritten: Aufbringen einer Keimschicht (45) auf eine Oxidelektrode (34, 44) unter Verwendung eines Vorläufers (300) eines paraelektrischen Materials; und Aufbringen einer paraelektrischen Schicht (36, 46) auf die Keimschicht (45) unter Verwendung des Vorläufers (302) des paraelektrischen Materials.
  2. Verfahren gemäß Anspruch 1, bei dem das Aufbringen der paraelektrischen Schicht (36, 46) ein Verwenden von Stickstoffoxid (N2O) in dem Aufbringungsverfahren (300, 302) umfaßt.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Aufbringen der paraelektrischen Schicht (36, 46) ein Verwenden eines Drucks zwischen 133,322 und 1333,22 Pa (1 und 10 Torr) umfaßt.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) bei einem Druck zwischen 133,322 und 1333,22 Pa (1 und 10 Torr) umfaßt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) auf die Oxidelektrode (34, 44) bei einer Temperatur unter 600°C umfaßt.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Aufbringen der Keimschicht (45) ein Verwenden eines Oxidationsmittelgases umfaßt, um eine oxidierte Keimschicht (45) bereitzustellen.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) mit Keimkörnern, die eine (111)-kristallographische Ausrichtung aufweisen, umfaßt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) mit einer Oberflächenrauheit unter 3 nm quadratischem Mittel umfaßt.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem das Aufbringen der Keimschicht (45) und der paraelektrischen Schicht (36, 46) ein Aufbringen der Keimschicht (45) und der paraelektrischen Schicht (36, 46) auf eine Dicke unter 50 nm umfaßt.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) durch ein Verfahren (300, 302) umfaßt, das aus einer Gruppe ausgewählt ist, die aus einer chemischen Aufdampfung, einer physikalischen Aufdampfung, einer Aufschleuderaufbringung und einer Kombination derselben besteht.
  11. Verfahren zum Bilden eines ferroelektrischen Halbleiterbauelements (10), mit folgenden Schritten: Bereitstellen einer Oxidelektrode (34, 44); Aufbringen einer Keimschicht (45) auf die Oxidelektrode (34, 44) unter Verwendung eines Vorläufers eines ferroelektrischen Materials ohne ein Reduzieren des Oxids der Oxidelektrode; und Aufbringen einer ferroelektrischen Schicht auf die Keimschicht (45) unter Verwendung des Vorläufers des ferroelektrischen Materials.
  12. Verfahren gemäß Anspruch 11, bei dem das Aufbringen des ferroelektrischen Materials zwischen 266,644 und 533,288 Pa (2 und 4 Torr) unter Verwendung von Stickstoffoxid (N2O) in dem Aufbringungsverfahren durchgeführt wird.
  13. Verfahren gemäß Anspruch 11 oder 12, das folgende Schritte umfaßt: Aufbringen der ferroelektrischen Schicht bei einem Druck zwischen 266,644 und 533,288 Pa (2 und 4 Torr); und Aufbringen einer weiteren Elektrode über der ferroelektrischen Schicht.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) bei einem Druck zwischen 266,644 und 533,288 Pa (2 und 4 Torr) umfaßt.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) auf die Oxidelektrode bei einer Temperatur unter 600°C umfaßt.
  16. Verfahren gemäß einem der Ansprüche 11 bis 15, bei dem das Aufbringen der Keimschicht (45) ein Verwenden eines Oxidationsmittelgases mit Stickstoffoxid (N2O), um eine oxidierte Keimschicht (45) zu liefern, umfaßt.
  17. Verfahren gemäß einem der Ansprüche 11 bis 16, bei dem das Aufbringen der Keimschicht (45) folgende Schritte umfaßt: Aufbringen der Keimschicht (45) mit Keimkörnern, die eine (111)-kristallographische Ausrichtung aufweisen; und Aufbringen der ferroelektrischen Schicht mit ferroelektrischen Körnern, die eine (111)-kristallographische Ausrichtung aufweisen.
  18. Verfahren gemäß einem der Ansprüche 11 bis 17, bei dem das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) mit einer Oberflächenrauheit unter 3 nm quadratischem Mittel umfaßt, wobei die ferroelektrische Schicht eine Oberflächenrauheit unter 3 nm quadratischem Mittel aufweist.
  19. Verfahren gemäß einem der Ansprüche 11 bis 18, bei dem: das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht (45) auf eine Dicke unter 5 nm umfaßt; und das Aufbringen der Keimschicht (45) und der ferroelektrischen Schicht ein Aufbringen der Keimschicht (45) und der ferroelektrischen Schicht auf eine Dicke unter 50 nm umfaßt.
  20. Verfahren gemäß einem der Ansprüche 11 bis 19, bei dem: das Aufbringen der Keimschicht (45) ein Aufbringen der Keimschicht durch ein Verfahren umfaßt, das aus einer Gruppe ausgewählt ist, die aus einer chemischen Aufdampfung, einer physikalischen Aufdampfung, einer Aufschleuderaufbringung und einer Kombination derselben besteht; das Aufbringen der ferroelektrischen Schicht ein Aufbringen der ferroelektrischen Schicht durch ein Verfahren umfaßt, das aus einer Gruppe ausgewählt ist, die aus einer chemischen Aufdampfung, einer physikali schen Aufdampfung, einer Aufschleuderaufbringung und einer Kombination derselben besteht; und das Aufbringen der Keimschicht (45) und der ferroelektrischen Schicht ein Verfahren verwendet, das aus einer Gruppe ausgewählt ist, die aus einer Ein- und einer Mehrkammeraufbringung besteht.
DE10328872A 2002-08-05 2003-06-26 Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben Withdrawn DE10328872A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/212895 2002-08-05
US10/212,895 US20040023416A1 (en) 2002-08-05 2002-08-05 Method for forming a paraelectric semiconductor device

Publications (1)

Publication Number Publication Date
DE10328872A1 true DE10328872A1 (de) 2004-02-26

Family

ID=31187833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10328872A Withdrawn DE10328872A1 (de) 2002-08-05 2003-06-26 Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben

Country Status (4)

Country Link
US (1) US20040023416A1 (de)
JP (1) JP2004111928A (de)
KR (1) KR20040014283A (de)
DE (1) DE10328872A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660550B1 (ko) * 2005-09-15 2006-12-22 삼성전자주식회사 강유전체막 및 강유전체 커패시터 형성 방법
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
CN103250473B (zh) * 2010-12-06 2016-08-31 3M创新有限公司 复合材料二极管、电子器件及其制备方法
WO2012177642A2 (en) * 2011-06-20 2012-12-27 Advanced Technology Materials, Inc. High-k perovskite material and methods of making and using the same
US8962350B2 (en) * 2013-02-11 2015-02-24 Texas Instruments Incorporated Multi-step deposition of ferroelectric dielectric material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209082B2 (ja) * 1996-03-06 2001-09-17 セイコーエプソン株式会社 圧電体薄膜素子及びその製造方法、並びにこれを用いたインクジェット式記録ヘッド
KR0183868B1 (ko) * 1996-05-25 1999-04-15 김광호 강유전체막 및 그의 형성방법
US6255762B1 (en) * 1996-07-17 2001-07-03 Citizen Watch Co., Ltd. Ferroelectric element and process for producing the same
US5876503A (en) * 1996-11-27 1999-03-02 Advanced Technology Materials, Inc. Multiple vaporizer reagent supply system for chemical vapor deposition utilizing dissimilar precursor compositions
US6190728B1 (en) * 1997-09-29 2001-02-20 Yazaki Corporation Process for forming thin films of functional ceramics
US6180420B1 (en) * 1997-12-10 2001-01-30 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
EP1145293A1 (de) * 1998-11-30 2001-10-17 Interuniversitair Micro-Elektronica Centrum Verfahren zur herstellung eines ferroelektrischen kondensators und verfahren zur bildung einer pzt-schicht auf einem substrat
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6730354B2 (en) * 2001-08-08 2004-05-04 Agilent Technologies, Inc. Forming ferroelectric Pb(Zr,Ti)O3 films

Also Published As

Publication number Publication date
US20040023416A1 (en) 2004-02-05
JP2004111928A (ja) 2004-04-08
KR20040014283A (ko) 2004-02-14

Similar Documents

Publication Publication Date Title
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE69632769T2 (de) Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden
DE69826015T2 (de) Herstellung von layered - superlattice - materialien unter ausschluss von sauerstoff
DE69838502T2 (de) Niedrig temperatur cvd-verfahren zur herstellung von wismuth enthaltenden dünnen keramik-schichten zur verwendung in ferroelektrischen speicheranordnungen
DE60217610T2 (de) Elektronische Anordnung mit einer Elektrode und ihre Herstellung
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
US20010012698A1 (en) Metal oxide thin films for high dielectric constant application
US20030006440A1 (en) Integrated circuit device including a layered superlattice material with an interface buffer layer
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
DE60015578T2 (de) Dielektrische filme und deren herstellungsverfahren
CA2215052A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
DE102015017252B3 (de) Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
DE102008009476A1 (de) Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10100695A1 (de) Halbleitervorrichtung
DE10228798A1 (de) Bilden ferroelektrischer Pb(Zr,Ti)O3-Filme
JPH1041486A (ja) 半導体装置の強誘電体膜及びその形成方法
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10328872A1 (de) Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
EP0931333B1 (de) Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27105 20060101

8139 Disposal/non-payment of the annual fee