DE10323865B4 - Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung - Google Patents
Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung Download PDFInfo
- Publication number
- DE10323865B4 DE10323865B4 DE10323865A DE10323865A DE10323865B4 DE 10323865 B4 DE10323865 B4 DE 10323865B4 DE 10323865 A DE10323865 A DE 10323865A DE 10323865 A DE10323865 A DE 10323865A DE 10323865 B4 DE10323865 B4 DE 10323865B4
- Authority
- DE
- Germany
- Prior art keywords
- self
- repair
- circuit
- integrated circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Integrierte
Schaltung
– mit einer Kontrollschaltung (4) zur Feststellung eines Betriebszustandes der integrierten Schaltung (1),
– mit einer Selbstreparaturschaltung (3) zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Schaltungsteilen (MC) der integrierten Schaltung, die mit der Kontrollschaltung verbunden ist,
– bei der durch die Kontrollschaltung (4) nach dem Anlegen einer Versorgungsspannung (VDD) an die integrierte Schaltung ein Betriebszustand der integrierten Schaltung festgestellt wird und in Abhängigkeit davon die Selbstreparaturschaltung (3) durch die Kontrollschaltung in selbststeuernder Weise aktiviert wird, um die integrierte Schaltung in einen Selbstreparaturmodus zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zu versetzen,
– bei der durch die Kontrollschaltung (4) festgestellt wird, wenn innerhalb einer bestimmten Zeitspanne nach dem Anlegen der Versorgungsspannung (VDD) kein Befehl (CMD) von der integrierten Schaltung (1) empfangen wird,
– wobei in diesem Falle die Selbstreparaturschaltung (3) durch die Kontrollschaltung (4) aktiviert wird.
– mit einer Kontrollschaltung (4) zur Feststellung eines Betriebszustandes der integrierten Schaltung (1),
– mit einer Selbstreparaturschaltung (3) zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Schaltungsteilen (MC) der integrierten Schaltung, die mit der Kontrollschaltung verbunden ist,
– bei der durch die Kontrollschaltung (4) nach dem Anlegen einer Versorgungsspannung (VDD) an die integrierte Schaltung ein Betriebszustand der integrierten Schaltung festgestellt wird und in Abhängigkeit davon die Selbstreparaturschaltung (3) durch die Kontrollschaltung in selbststeuernder Weise aktiviert wird, um die integrierte Schaltung in einen Selbstreparaturmodus zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zu versetzen,
– bei der durch die Kontrollschaltung (4) festgestellt wird, wenn innerhalb einer bestimmten Zeitspanne nach dem Anlegen der Versorgungsspannung (VDD) kein Befehl (CMD) von der integrierten Schaltung (1) empfangen wird,
– wobei in diesem Falle die Selbstreparaturschaltung (3) durch die Kontrollschaltung (4) aktiviert wird.
Description
- Die vorliegende Erfindung betrifft eine integrierte Schaltung, insbesondere einen integrierten Speicher, mit einer Selbstreparaturschaltung zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Schaltungsteilen der integrierten Schaltung. Die Erfindung betrifft weiterhin Verfahren zum Betrieb einer solchen integrierten Schaltung.
- Integrierte Schaltungen, insbesondere integrierte Speicher beispielsweise in Form von DRAMs (Dynamic Random Access Memory) werden im Herstellungsprozeß im allgemeinen umfangreichen Funktionstests unterzogen. Unter anderem dienen diese Funktionstests dazu, fehlerhafte Schaltungsteile wie fehlerhafte Speicherzellen, fehlerhafte Bitleitungen oder fehlerhafte Wortleitungen zu identifizieren. Mit zunehmender Speichergröße nehmen dabei die Kosten von Funktionstests einen immer größeren Anteil an den gesamten Produktionskosten eines Speichers ein. Um die Testkosten zu senken, werden daher zunehmend spezielle Techniken eingesetzt, beispielsweise in Form zusätzlicher Testlogik, welche beispielsweise als sogenannte BIST-Einheit (Built-In Self-Test) ausgeführt ist.
- Integrierte Speicher weisen im allgemeinen zur Reparatur fehlerhafter Speicherzellen redundante Speicherzellen auf, die meist zu redundanten Wortleitungen oder redundanten Bitleitungen zusammengefaßt sind, die reguläre Leitungen mit defekten Speicherzellen adressenmäßig ersetzen können. Dadurch ist es möglich, integrierte Speicher, insbesondere in Form von DRAMs, bei den heute erreichten Integrationsdichten noch wirtschaftlich herzustellen. Ein Speicher wird beispielsweise mit einer externen Prüfeinrichtung geprüft und anschließend anhand einer sogenannten Redundanzanalyse eine Programmierung von redundanten Elementen vorgenommen. Dabei werden die Adressen jener getesteter Speicherzellen, welche als fehlerhaft detektiert wurden, in einem Fehleradreßspeicher gespeichert, um in einem anschließenden Schritt anhand der gespeicherten Adressen diese Speicherzellen durch fehlerfreie redundante Speicherzellen zu ersetzen. Alternativ kann ein solcher Speichertest von einer Selbstreparaturschaltung (BIST-Einheit) des Speichers zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Speicherzellen des Speichers in analoger Weise durchgeführt werden.
- Wenngleich auf Wafer- und Komponenten-Ebene üblicherweise intensiv getestet, repariert und selektiert wird, kommt es immer wieder vor, daß nach dem Aufbringen, insbesondere Auflöten von getesteten integrierten Speichern auf ein Modulsubstrat Speicherzellen ausfallen, beispielsweise aufgrund der thermischen Belastung im Lötschritt. Dies kann kostspielige nachträgliche Reparaturen verursachen oder sogar den Gesamtverlust des Moduls bedeuten.
- In
DE 103 30 111 A1 ist ein Verfahren einer Selbstreparatur für einen integrierten DRAM beschrieben. Gemäß einem beschriebenen Ausführungsbeispiel führt die integrierte DRAM-Schaltung während eines Power-Up Prozesses einen Selbstreparaturprozess durch. Wenn die integrierte DRAM-Schaltung zu Beginn des Betriebs an eine Spannungsversorgung angelegt wird, schalten sich interne Spannungsgeneratoren ein. Sobald die Spannungsgeneratoren geeignete Potentiale zum Betrieb der integrierten DRAM-Schaltung erreicht haben, erzeugt der Power-Up Prozess ein entsprechendes Signal, welches einen Scheduler aktiviert, um einen Selbstreparaturprozess zu steuern. - In
US 5,956,350 A ist ein DRAM-Speicher mit einer Built-in Self Test Einheit beschrieben, wobei zusätzlich eine on-chip Temperatursensorschaltung vorgesehen ist. Für einen Speichertest wird die Speicherschaltung auf eine vorbestimmte Be triebstemperatur gebracht und anschließend ein Speichertest durchgeführt. - Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung, insbesondere einen integrierten Speicher, anzugeben, durch die es ermöglicht ist, zuverlässige Funktionstests und eine Reparatur der integrierten Schaltung auch zu späteren Zeitpunkten kostengünstig durchzuführen.
- Des weiteren sollen Verfahren zum Betrieb einer solchen integrierten Schaltung angegeben werden, die effektive Test- und Reparaturmöglichkeiten eröffnen.
- Die integrierte Schaltung gemäß der vorliegenden Erfindung, insbesondere in Form eines integrierten Speichers, weist neben einer Selbstreparaturschaltung zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Schaltungsteilen der integrierten Schaltung eine Kontrollschaltung zur Feststellung eines Betriebszustandes der integrierten Schaltung auf. Diese Kontrollschaltung ist derart ausgebildet, daß nach dem Anlegen einer Versorgungsspannung an die integrierte Schaltung ein Betriebszustand der integrierten Schaltung durch die Kontrollschaltung festgestellt wird. In Abhängigkeit davon wird die Selbstreparaturschaltung durch die Kontrollschaltung in selbststeuernder Weise aktiviert, um die integrierte Schaltung in einen Selbstreparaturmodus zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zu versetzen.
- Der Vorteil der erfindungsgemäßen integrierten Schaltung ist dabei, daß die integrierte Schaltung auch nach Auflöten auf ein Modulsubstrat auf ihre Funktionsfähigkeit hin getestet und unter Umständen repariert werden kann, um diejenigen Schaltungsteile durch fehlerfreie Schaltungsteile zu ersetzen, die aufgrund der thermischen Belastung im Lötschritt ausgefallen sind. Weiterhin ist von großem Vorteil, daß eine Modulanordnung auch über längere Zeit unter gleichen Umge bungsbedingungen wie in der Applikation getestet werden kann. Mit der Erfindung ist es also vorteilhaft ermöglicht, eine integrierte Schaltung, die bereits in ein größeres Schaltungssystem integriert ist, nochmals auf Funktionsfähigkeit zu testen und gegebenenfalls zu reparieren, ohne weitere Lötschritte unternehmen zu müssen. Da außerdem weitere Signale zur Durchführung eines Funktionstests nicht erforderlich sind und nur die Versorgungsspannung an die integrierte Schaltung angelegt werden muß, läßt sich die erfindungsgemäße integrierte Schaltung durch hohe erzielbare Parallelität sehr kostengünstig auf Funktionsfähigkeit hin testen und reparieren. Da nur das Anlegen der Versorgungsspannung erforderlich ist, kann außerdem ein vergleichsweise einfacher Temperaturofen, mit dem die Umgebungstemperatur variiert werden kann, verwendet werden.
- Es wird durch die Kontrollschaltung festgestellt, wenn innerhalb einer bestimmten Zeitspanne, beispielsweise innerhalb der Zeit spanne von 500 μs oder 1 s nach dem Anlegen der Versorgungsspannung kein Befehl von der integrierten Schaltung empfangen wird. In diesem Fall wird durch die Kontrollschaltung die Selbstreparaturschaltung aktiviert, das heißt die integrierte Schaltung versetzt sich automatisch in den Selbstreparaturmodus. Wird die integrierte Schaltung in den Selbstreparaturmodus versetzt, wird ein Selbsttest- und Selbstreparaturbetrieb der integrierten Schaltung durchgeführt, wobei hier Test- und Reparaturverfahren zur Anwendung kommen können, die auf heutigen Bausteinen, beispielsweise in Form von BIST-Einheiten, schon vorhanden sind.
- Um sicherzustellen, daß dieser Selbstreparaturmodus nur einmal aktiviert wird, um beispielsweise eine versehentliche Aktivierung beim Einsatz in der Applikation zu vermeiden, weist die integrierte Schaltung eine Speicherschaltung auf, die von der Kontrollschaltung bei durchzuführendem Selbstreparaturmodus mit einem Wert gesetzt wird. Beispielweise ist die Speicherschaltung als elektrische Fuse ausgeführt, die bei durchzuführendem Selbstreparaturmodus programmiert wird, beispielsweise durchtrennt wird. Die Speicherschaltung wird durch die Kontrollschaltung ausgewertet, wobei bei gesetzter Speicherschaltung die Selbstreparaturschaltung in jedem Falle nicht aktiviert wird.
- Um die integrierte Schaltung unter gleichen Bedingungen wie in der Applikation zu testen, wird nach einem erfindungsgemäßen Verfahren zum Betrieb der integrierten Schaltung diese als Baustein auf ein Modulsubstrat aufgebracht, insbesondere aufgelötet. Diese dadurch gebildete Modulanordnung wird mit einer Spannungsversorgung zur Bereitstellung der Versorgungsspannung für die integrierte Schaltung verbunden und die integrierte Schaltung in den Selbstreparaturmodus versetzt.
- In einem weiteren vorteilhaften Verfahren zum Betrieb einer erfindungsgemäßen integrierten Schaltung wird diese einzeln oder als Teil eines Moduls innerhalb einer Umgebung mit einer definierten Umgebungstemperatur platziert. Die integrierte Schaltung wird mit einer Spannungsversorgung zur Bereitstellung der Versorgungsspannung verbunden, während des Selbstreparaturmodus wird dabei die Umgebungstemperatur auf einen definierten Wert eingestellt. Hierbei ist es von besonderem Vorteil, die Umgebungstemperatur während des Selbstreparaturmodus kontinuierlich zu für die Schaltung kritischen Werten hin zu variieren (kritische Werte bedeutet in diesem Fall, daß bei diesen Werten die Funktionsfähigkeit der Schaltung zunehmend gefährdet ist), insbesondere zu erhöhen oder auch zu erniedrigen, wobei der Selbstreparaturmodus erst dann beendet wird, wenn keine Reparaturmöglichkeiten der integrierten Schaltung mehr vorhanden sind. Dadurch ist es vorteilhaft ermöglicht, unter der Annahme, daß die Fehlerhäufigkeit mit steigender Temperatur zunimmt, die Reparaturfähigkeit der integrierten Schaltung völlig auszuschöpfen.
- Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
- Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele zur vorlie- genden Erfindung darstellen, näher erläutert. Es zeigen:
-
1 eine Ausführungsform eines erfindungsgemäßen integrierten Speichers, -
2 eine Ausführungsform einer Modulanordnung mit mehreren erfindungsgemäßen integrierten Speichern gemäß1 , -
3 ein Flußdiagramm zur Durchführung eines Funktionstests und eines Reparaturbetriebs eines integrierten Speichers gemäß der Erfindung. - In
1 ist ein erfindungsgemäßer integrierter Speicher1 gezeigt, der ein Speicherzellenfeld2 aufweist, in dem Spei cherzellen MC in Kreuzungspunkten von Wortleitungen WL und Bitleitungen BL angeordnet sind. Die Speicherzellen MC weisen dabei in bekannter Weise einen Auswahltransistor und einen Speicherkondensator auf, die in1 vorliegend aus Übersichtlichkeitsgründen nicht dargestellt sind. Ein Steueranschluß des jeweiligen Auswahltransistors ist dabei mit einer der Wortleitungen WL verbunden, der jeweilige Speicherkondensator wird über die gesteuerte Strecke des zugehörigen Auswahltransistors mit einer der Bitleitungen BL verbunden. Der Speicher1 gemäß1 ist beispielsweise als DRAM ausgeführt, bei dem die Speicherzellen MC in einem Refresh-Betrieb mit einer bestimmten Refresh-Frequenz einer Auffrischung ihres Speicherzelleninhalts unterzogen werden. Hierbei ist für die Funktionsfähigkeit des Speichers maßgebend, daß die Datenerhaltungszeit (Retention Time) der Speicherzellen zur Speicherung von jeweiligen Datensignalen mit der Refresh-Frequenz korreliert. Das bedeutet, daß für einwandfreie Funktionsfähigkeit der Speicherzellen deren Datenerhaltungszeit im allgemeinen die Dauer einer Refresh-Periode nicht unterschreiten darf. - Zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs hinsichtlich der Datenerhaltungszeit der Speicherzellen MC weist der Speicher
1 eine Selbstreparaturschaltung3 auf, die insbesondere als BIST-Einheit ausgeführt ist. Weiterhin ist erfindungsgemäß eine Kontrollschaltung4 vorgesehen, um einen Betriebszustand des integrierten Speichers1 festzustellen. Insbesondere wird durch die Kontrollschaltung4 festgestellt, wenn innerhalb einer bestimmten Zeitspanne, beispielsweise innerhalb 500 μs oder 1 s, nach dem Anlegen der Versorgungsspannung VDD an den Speicher1 kein Befehl CMD von dem Speicher1 empfangen wird. Dieser Betriebszustand wird durch die Kontrollschaltung4 nach dem Anlegen der Versorgungsspannung VDD an den Speicher1 festgestellt, und in Abhängigkeit davon wird die Selbstreparaturschaltung3 durch die Kontrollschaltung4 in selbststeuernder Weise aktiviert. Damit wird der Speicher1 in einen Selbstreparaturmodus zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs versetzt, um eine Funktionsüberprüfung und Reparatur von defekten Speicherzellen durchzuführen. Insbesondere wird für den oben beschriebenen Fall, daß innerhalb einer bestimmten Zeitspanne nach dem Anlegen der Versorgungsspannung VDD kein Befehl CMD von dem Speicher1 empfangen wird, die Selbstreparaturschaltung3 durch die Kontrollschaltung4 aktiviert. - Der Speicher
1 weist weiterhin eine Speicherschaltung5 auf, die beispielsweise mindestens eine elektrisch programmierbare Fuse aufweist. Die Speicherschaltung5 wird von der Kontrollschaltung4 bei durchzuführendem Selbstreparaturmodus mit einem Wert gesetzt, insbesondere wird die elektrisch programmierbare Fuse durchtrennt. Damit kann sichergestellt werden, daß der Selbstreparaturmodus nur einmal aktiviert wird, so daß versehentliche Aktivierung des Selbstreparaturmodus in der Applikation verhindert werden kann. Dazu wird die Speicherschaltung5 zunächst durch die Kontrollschaltung4 nach dem Anlegen der Versorgungsspannung VDD ausgewertet, wobei die Selbstreparaturschaltung3 bei bereits zuvor gesetzter Speicherschaltung5 von der Kontrollschaltung4 in jedem Fall nicht aktiviert wird. - In
2 ist eine schematische Darstellung einer Ausführungsform einer Modulanordnung mit mehreren erfindungsgemäßen integrierten Speichern gemäß1 gezeigt. Mehrere gleichartige Speicher1-1 bis1-n , die nach dem Prinzip des Speichers1 gemäß1 aufgebaut sind, sind als jeweiliger Speicherbaustein auf das Modulsubstrat6 aufgebracht, insbesondere aufgelötet. Zum Betrieb der somit gebildeten Modulanordnung7 wird durch eine Spannungsversorgung9 eine Versorgungsspannung VDD für die Modulanordnung7 bereitgestellt, wobei nach dem Verstreichen einer bestimmten Zeitspanne nach dem Anlegen der Versorgungsspannung VDD die Speicher1-1 bis1-n in den Selbstreparaturmodus versetzt werden, wenn innerhalb dieser Zeitspanne kein Befehl von dem jeweiligen Speicher empfangen wird. Damit ist es vorteilhaft ermöglicht, die Modulanordnung7 auch über längere Zeit unter gleichen Bedingungen wie in der Applikation zu testen und zu reparieren, wobei die Speicher auf der Modulanordnung belassen werden können. Weiterhin ist es ermöglicht, durch hohe Parallelität beim Test von mehreren Speichermodulanordnungen die Testkosten zu senken, da für den Test nur die Versorgungsspannung VDD angelegt werden muß. - Ein solcher Test kann auch in Kombination mit einem einfachen Temperaturofen stattfinden, wobei die Speichermodulanordnung innerhalb einer Umgebung
8 mit einer definierten Umgebungstemperatur T platziert wird. Hierbei ist es vorteilhaft, die Umgebungstemperatur T über einen längeren Zeitraum hinweg während des Selbstreparaturmodus kontinuierlich ansteigen zu lassen, wobei der Selbstreparaturmodus erst dann beendet wird, wenn keine Reparaturmöglichkeiten der integrierten Speicher mehr vorhanden sind. Dadurch läßt sich die Reparaturfähigkeit eines einzelnen Speichers völlig ausschöpfen unter der Annahme, daß die Datenerhaltungszeit der einzelnen Speicherzellen mit steigender Umgebungstemperatur abnimmt und somit die bezüglich Datenerhaltungszeit schwächeren Speicherzellen über den Temperaturbereich hinweg kontinuierlich detektiert und repariert werden. - In
3 ist ein Flußdiagramm zur Durchführung eines beispielhaften Funktionstests und Reparaturbetriebs eines Speichers gemäß der Erfindung dargestellt. Der Speicher wird zu Beginn mit einer Spannungsversorgung zur Bereitstellung der Versorgungsspannung VDD verbunden. Sobald die Versorgungsspannung VDD angelegt wird, werden alle internen Spannungen des Speichers auf den Zielwert eingestellt und der Chip in den Bereitschaftszustand versetzt, insbesondere wenn alle Daten- und Befehlsregister und dergleichen initialisiert sind. Anschließend wird von der Kontrollschaltung4 festgestellt, ob ein Befehl von dem Speicher empfangen wird bzw. ob die programmierbare Fuse der Speicherschaltung5 sich im gesetz ten Zustand befindet. Für den Fall, daß einer dieser Betriebszustände eintritt, wird der Normalbetrieb ausgeführt. - Für den Fall, daß nach definierter Zeitspanne, beispielsweise nach der Zeitspanne von 500 μs oder bis 1 s nach dem Anlegen der Versorgungsspannung VDD kein Befehl vom Speicher empfangen wird, wird die Selbstreparaturschaltung
3 durch die Kontrollschaltung4 in selbststeuernder Weise aktiviert. Dadurch wird ein automatischer Start der Selbstreparatur ausgeführt. Um sicherzustellen, daß dieser Modus nur einmal aktiviert wird, wird nachfolgend die elektrisch programmierbare Fuse in der Speicherschaltung5 programmiert. Damit wird festgelegt, daß nur ein einmaliger Reparaturmodus erlaubt ist. - Mit Hilfe eines internen On-Chip-Oszillators werden auf dem Speicher vorgesehene Schreibdaten-Register mit definierten Datentopologien beschrieben, welche beispielsweise nach Durchlaufen eines sogenannten Scramblers in das Speicherzellenfeld
2 eingeschrieben werden. Beispielsweise werden die Speicherzellen mit datenerhaltungszeit-kritischen physikalischen Einsen beschrieben. Anschließend wird der Speicher, beispielsweise für eine Minute, mit Hilfe eines internen Refresh-Timers in den sogenannten Self-Time-Refresh-Modus (STR-Modus) versetzt, in dem die in den Speicherzellen gespeicherten Datensignale mit einer voreingestellten Refresh-Frequenz aufgefrischt werden. Nachfolgend wird der Speicher ausgewertet, wobei die eingeschriebenen Datensignale über einen sogenannten De-Scrambler auf dem Speicher vorgesehenen Lesedaten-Registern zugeführt werden. Nachfolgend wird ausgewertet, welche der Speicherzellen die Vorgaben hinsichtlich Datenerhaltungszeit nicht erfüllt haben, wozu ein Solldatenvergleich durchgeführt wird. Die Adressen der fehlerhaften Speicherzellen (Fehleradressen) werden in einem Fehleradreßspeicher gespeichert, der als Ausgangsbasis dazu dient, eine anschließende Reparatur durchzuführen. Hierbei werden fehlerbehaftete Speicherzellen durch fehlerfreie redundante Speicherzellen ersetzt. - Dieser Testzyklus vom Schreiben von Datensignalen in das Speicherzellenfeld bis zur Reparatur von fehlerhaften Speicherzellen wird in einer Endlosschleife so lange ausgeführt, bis ein sogenannter Interrupt-Befehl zur Unterbrechung dieses Ablaufs empfangen wird oder eine Abschaltung des Speichers erfolgt. Die einzelnen Schritte vom Schreiben von Testdaten bis zur Reparatur der Speicherzellen werden mit Hilfe eines auf dem Speicher vorgesehenen Kommando-Sequenzers durchgeführt. Die zeitlichen Abläufe bezüglich des Autostarts der Selbstreparatur und des STR-Modus werden von einer Zeitsteuerung überwacht bzw. gesteuert.
-
- 1
- integrierter Speicher
- 1-1 bis 1-n
- integrierte Speicher
- 2
- Speicherzellenfeld
- 3
- Selbstreparaturschaltung
- 4
- Kontrollschaltung
- 5
- Speicherschaltung
- 6
- Modulsubstrat
- 7
- Modulanordnung
- 8
- Umgebung
- 9
- Spannungsversorgung
- MC
- Speicherzellen
- BL
- Bitleitungen
- WL
- Wortleitungen
- VDD
- Versorgungsspannung
- CMD
- Befehl
- T
- Temperatur
Claims (7)
- Integrierte Schaltung – mit einer Kontrollschaltung (
4 ) zur Feststellung eines Betriebszustandes der integrierten Schaltung (1 ), – mit einer Selbstreparaturschaltung (3 ) zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zur Funktionsüberprüfung und Reparatur von defekten Schaltungsteilen (MC) der integrierten Schaltung, die mit der Kontrollschaltung verbunden ist, – bei der durch die Kontrollschaltung (4 ) nach dem Anlegen einer Versorgungsspannung (VDD) an die integrierte Schaltung ein Betriebszustand der integrierten Schaltung festgestellt wird und in Abhängigkeit davon die Selbstreparaturschaltung (3 ) durch die Kontrollschaltung in selbststeuernder Weise aktiviert wird, um die integrierte Schaltung in einen Selbstreparaturmodus zur Durchführung eines Selbsttest- und Selbstreparaturbetriebs zu versetzen, – bei der durch die Kontrollschaltung (4 ) festgestellt wird, wenn innerhalb einer bestimmten Zeitspanne nach dem Anlegen der Versorgungsspannung (VDD) kein Befehl (CMD) von der integrierten Schaltung (1 ) empfangen wird, – wobei in diesem Falle die Selbstreparaturschaltung (3 ) durch die Kontrollschaltung (4 ) aktiviert wird. - Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß – die integrierte Schaltung eine Speicherschaltung (
5 ) aufweist, die bei nicht gesetztem Wert von der Kontrollschaltung (4 ) bei durchzuführendem Selbstreparaturmodus mit einem Wert gesetzt wird, – die Kontrollschaltung (4 ) die Speicherschaltung (5 ) auswertet und bei gesetztem Wert die Selbstreparaturschaltung (3 ) in jedem Falle nicht aktiviert. - Integrierte Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die integrierte Schaltung ein Speicherzellenfeld (
2 ) aufweist, in dem Datensignale gespeichert werden, wobei durch die Selbstreparaturschaltung (3 ) ein Selbsttest- und Selbstreparaturbetrieb zur Funktionsüberprüfung und Reparatur von defekten Speicherzellen (MC) durchgeführt wird. - Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß durch die Selbstreparaturschaltung (
3 ) ein Selbsttest- und Selbstreparaturbetrieb hinsichtlich einer Datenerhaltungszeit der Speicherzellen (MC) durchgeführt wird. - Verfahren zum Betrieb einer integrierten Schaltung nach einem der Ansprüche 1 bis 4, – bei dem die integrierte Schaltung (
1-1 bis1-n ) als Baustein auf ein Modulsubstrat (6 ) aufgebracht wird, wodurch eine Modulanordnung (7 ) gebildet wird, – bei dem die Modulanordnung (7 ) mit einer Spannungsversorgung (9 ) zur Bereitstellung der Versorgungsspannung (VDD) für die integrierte Schaltung verbunden wird und die integrierte Schaltung in den Selbstreparaturmodus versetzt wird. - Verfahren zum Betrieb einer integrierten Schaltung nach einem der Ansprüche 1 bis 4, – bei dem die integrierte Schaltung (
1-1 bis1-n ) innerhalb einer Umgebung (8 ) mit einer definierten Umgebungstemperatur (T) platziert wird, – bei dem die integrierte Schaltung mit einer Spannungsversorgung (9 ) zur Bereitstellung der Versorgungsspannung (VDD) verbunden wird, – bei dem während des Selbstreparaturmodus die Umgebungstemperatur (T) auf einen definierten Wert eingestellt wird. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Umgebungstemperatur (T) während des Selbstreparaturmodus kontinuierlich zu für die Schaltung kritischen Werten hin va riiert wird und der Selbstreparaturmodus als Testzyklus in einer Endlosschleife erst dann beendet wird, wenn keine Reparaturmöglichkeiten der integrierten Schaltung mehr vorhanden sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10323865A DE10323865B4 (de) | 2003-05-26 | 2003-05-26 | Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung |
US10/852,116 US7263633B2 (en) | 2003-05-26 | 2004-05-25 | Integrated circuit, in particular integrated memory, and methods for operating an integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10323865A DE10323865B4 (de) | 2003-05-26 | 2003-05-26 | Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10323865A1 DE10323865A1 (de) | 2004-12-23 |
DE10323865B4 true DE10323865B4 (de) | 2005-04-21 |
Family
ID=33441329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10323865A Expired - Fee Related DE10323865B4 (de) | 2003-05-26 | 2003-05-26 | Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7263633B2 (de) |
DE (1) | DE10323865B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7472089B2 (en) * | 2002-08-15 | 2008-12-30 | Ellie Mae, Inc. | Loan origination system interface for online loan application processing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5659551A (en) * | 1995-05-31 | 1997-08-19 | International Business Machines Corporation | Programmable computer system element with built-in self test method and apparatus for repair during power-on |
US5956350A (en) * | 1997-10-27 | 1999-09-21 | Lsi Logic Corporation | Built in self repair for DRAMs using on-chip temperature sensing and heating |
DE10330111A1 (de) * | 2002-09-27 | 2004-04-08 | Infineon Technologies Ag | Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6085334A (en) * | 1998-04-17 | 2000-07-04 | Motorola, Inc. | Method and apparatus for testing an integrated memory device |
US6397349B2 (en) * | 1998-10-13 | 2002-05-28 | Agere Systems Guardian Corp. | Built-in self-test and self-repair methods and devices for computer memories comprising a reconfiguration memory device |
US6408401B1 (en) * | 1998-11-13 | 2002-06-18 | Compaq Information Technologies Group, L.P. | Embedded RAM with self-test and self-repair with spare rows and columns |
US6496947B1 (en) * | 1999-10-25 | 2002-12-17 | Lsi Logic Corporation | Built-in self repair circuit with pause for data retention coverage |
US6505308B1 (en) * | 1999-10-28 | 2003-01-07 | Lsi Logic Corporation | Fast built-in self-repair circuit |
JP2001195895A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6662136B2 (en) * | 2001-04-10 | 2003-12-09 | International Business Machines Corporation | Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem |
US6766468B2 (en) * | 2001-07-11 | 2004-07-20 | International Business Machines Corporation | Memory BIST and repair |
JP2003121499A (ja) * | 2001-10-09 | 2003-04-23 | Hitachi Ltd | 組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム |
US7085971B2 (en) * | 2001-10-25 | 2006-08-01 | International Business Machines Corporation | ECC based system and method for repairing failed memory elements |
US6976198B1 (en) * | 2001-11-02 | 2005-12-13 | Lsi Logic Corporation | Self-repairing integrated circuit and method of operating the same |
US6697290B2 (en) * | 2001-12-12 | 2004-02-24 | Agilent Technologies, Inc. | Apparatus for random access memory array self-repair |
JP4137474B2 (ja) * | 2002-03-18 | 2008-08-20 | 富士通株式会社 | 自己テスト回路及び半導体記憶装置 |
JP2004158144A (ja) * | 2002-11-07 | 2004-06-03 | Renesas Technology Corp | 半導体集積回路 |
US7159145B2 (en) * | 2003-05-12 | 2007-01-02 | Infineon Technologies Ag | Built-in self test system and method |
US7053470B1 (en) * | 2005-02-19 | 2006-05-30 | Azul Systems, Inc. | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information |
-
2003
- 2003-05-26 DE DE10323865A patent/DE10323865B4/de not_active Expired - Fee Related
-
2004
- 2004-05-25 US US10/852,116 patent/US7263633B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5659551A (en) * | 1995-05-31 | 1997-08-19 | International Business Machines Corporation | Programmable computer system element with built-in self test method and apparatus for repair during power-on |
US5956350A (en) * | 1997-10-27 | 1999-09-21 | Lsi Logic Corporation | Built in self repair for DRAMs using on-chip temperature sensing and heating |
DE10330111A1 (de) * | 2002-09-27 | 2004-04-08 | Infineon Technologies Ag | Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers |
Also Published As
Publication number | Publication date |
---|---|
US7263633B2 (en) | 2007-08-28 |
US20040240262A1 (en) | 2004-12-02 |
DE10323865A1 (de) | 2004-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006004848A1 (de) | Verfahren und Vorrichtung zum Variieren eines aktiven Arbeitszyklus einer Wortleitung | |
DE10321913A1 (de) | System-in-package-Halbleitervorrichtung | |
DE10330111A1 (de) | Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers | |
DE102004053316A1 (de) | Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers | |
DE10005618A1 (de) | Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen | |
DE102006015376A1 (de) | Testmodus zum Erfassen einer Floating-Wortleitung | |
DE102006004851B4 (de) | Integrierter Halbleiterspeicher mit Erzeugung von Spannungen | |
DE102004016148A1 (de) | Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung | |
DE102006018921A1 (de) | Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
DE102008022218B4 (de) | Verfahren und Schaltung zum Belasten von Zwischenverbindungen auf oberer Ebene bei Halbleiterbauelementen | |
DE10022698A1 (de) | Halbleiterspeichereinrichtung | |
DE19947041C2 (de) | Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur | |
DE102005035444B4 (de) | Verfahren zum Testen der Betriebsbrauchbarkeit von Bitleitungen in einer DRAM-Speichervorrichtung | |
DE102005004379B4 (de) | Speicherbauelement und Verfahren zum Testen von Speicherbauelementen mit reparaturfähiger Redundanz | |
DE10323865B4 (de) | Integrierte Schaltung, insbesondere integrierter Speicher, sowie Verfahren zum Betrieb einer integrierten Schaltung | |
DE10229164B4 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE69517758T2 (de) | Prüfung einer integrierten Schaltungsanordnung | |
DE102004022326B4 (de) | Verfahren zum Testen eines integrierten Halbleiterspeichers | |
DE102006046089B3 (de) | Speicherelement und Verfahren zum Betreiben eines Speicherelementes | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
DE19924153B4 (de) | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers | |
DE102006008017A1 (de) | Verfahren zum Herstellen und Verfahren zum Betreiben eines integrierten Halbleiterspeichers | |
DE102007004555A1 (de) | Verfahren und System zum Testen einer integrierten Schaltung | |
DE69833093T2 (de) | Schwebende Bitleitungen Prüfmodus mit digital steuerbaren Bitleitungen-Abgleichschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8325 | Change of the main classification |
Ipc: G11C 29/00 AFI20030526BHDE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |