DE10306286A1 - Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens - Google Patents

Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens Download PDF

Info

Publication number
DE10306286A1
DE10306286A1 DE10306286A DE10306286A DE10306286A1 DE 10306286 A1 DE10306286 A1 DE 10306286A1 DE 10306286 A DE10306286 A DE 10306286A DE 10306286 A DE10306286 A DE 10306286A DE 10306286 A1 DE10306286 A1 DE 10306286A1
Authority
DE
Germany
Prior art keywords
leads
scaffold
outer leads
large number
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10306286A
Other languages
English (en)
Inventor
Kazunari Michii
Naoyuki Shinonaga
Shinji Semba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10306286A1 publication Critical patent/DE10306286A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Ein Zuleitungsrahmen umfasst eine Vielzahl von Gerüstzusammenbauten. Jeder Gerüstzusammenbau schließt ein Gerüst, eine Tragzuleitung, ein Mikrochipplättchen, eine Vielzahl von inneren Zuleitungen und äußeren Zuleitungen, einen ersten Stegstreifen und einen zweiten Stegstreifen und einen Zuleitungsträger ein. Die Vielzahl der Gerüstzusammenbauten wird einer nach dem anderen längsseitig in einer Richtung angeordnet, die senkrecht ist zu der Richtung, in welcher sich die Vielzahl der äußeren Zuleitungen erstreckt. Der Abstand zwischen den sich nächst kommenden äußeren Zuleitungen von jeweils zwei benachbarten Gerüsten ist das im Wesentlichen n-fache des Abstands der Vielzahl der äußeren Zuleitungen in jedem Gerüst, wobei n eine ganze Zahl ist.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Zuleitungsrahmen sowie auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und einem Verfahren zum Prüfen der elektrischen Eigenschaften einer kleinen Vorrichtung unter Verwendung des Zuleitungsrahmens.
  • Mit Harz abgedichtete Halbleitervorrichtungen mit Verwendung eines Zuleitungsrahmens werden weit verbreitet als billige IC-Pakete bzw. -Packungen kleiner Pins verwendet, deren Pinzahlen und Paketgrößen stark variieren.
  • 9 ist eine perspektivische Draufsicht einer Vorrichtung, die ein der Anmelderin bekanntes Paket vom Typ SOP (Kleinkonturpaket; Small Outline Package) anwendet, wobei die Ansicht zeigt, wie der IC-Chip auf dem Zuleitungsrahmen aufgebracht ist und mit Harz vergossen ist. In der Figur bezeichnet Bezugsziffer 22 ein Paket, welches aus einem mit Harz vergossenen Halbleiterchip aufgebaut ist, und 23 bezeichnet einen Zuleitungsrahmen mit dem darauf aufgebrachten Paket 22, welches eine einzelne Einheit bildet, Der Zuleitungsrahmen 23 schließt ein Mikrochipplättchen 24, Zuleitungen 25, Hänge- bzw. Tragzuleitungen 26 und Stege bzw. Perforationsstreifen 27 ein. Ein Halbleiterchip 28 ist mittels Druckbondierung mit dem Mikrochipplättchen 24 verbunden. Die Zuleitungen 25 schließen innerhalb des Pakets angeordnete, innere Zuleitungen 25a und äußere Zuleitungen 25b, die sich von den inneren Zuleitungen 25a nach außerhalb des Pakets erstrecken, ein. Die inneren Zuleitungen 25a sind über Drähte 30 mit Elektrodenplättchen 29 auf dem Halbleiterchip 28 verbunden. Andererseits sind die Enden der äußeren Zuleitungen 25b, die sich von den inneren Zuleitungen 25a erstrecken, mit einem Gerüst 31 verbunden. Die Hänge- bzw. Tragzuleitungen 26 sind zwischen dem Halbleiterchip 28 und dem Gerüst 31 so bereitgestellt, dass sie sich mit den äußeren Zuleitungen 25b schneiden und dadurch so wirken, dass, wenn das Paket 22 mit Harz vergossen wird, das Harz daran gehindert wird, zu den äußeren Zuleitungen 25b zu fließen. Die Hänge- bzw. Tragzuleitungen 26 erstrecken sich parallel zur Längsrichtung des Mikrochipplättchen 24, und beide ihrer Enden sind mit dem Gerüst 31 verbunden, so dass die Hänge- bzw. Tragzuleitungen 26 so wirken, dass das Mikrochipplättchen 24 getragen wird.
  • Nachstehend erfolgt eine Beschreibung eines Verfahrens zum Herstellen einer Halbleitervorrichtung unter Verwendung des in 9 gezeigten Zuleitungsrahmens. Zuallererst wird der Halbleiterchip 28 auf das Mikrochipplättchen 24 aufgebracht und durch Verwendung des Drahtbondierungsverfahrens über die Drähte 30 mit den inneren Zuleitungen 25a verbunden. Anschließend werden das Mikrochipplättchen 24, die inneren Zuleitungen 25a, der Halbleiterchip 28 und die Drähte 30 mit Harz versiegelt bzw. abgedichtet unter Verwendung des Übertragungsformgebungsverfahrens, um das Paket 22 zu bilden. Wie in 10 gezeigt besitzt der tatsächliche Zuleitungsrahmen eine Struktur, bei der zum Beispiel eine Vielzahl von Vorrichtungen 32 eine nach der anderen entlang der Längsrichtung eines Zuleitungsrahmens 33 angeordnet sind. Jede Vorrichtung 32 ist so eingerichtet, dass die Längsrichtung der äußeren Zuleitungen 34 und diejeni ge des Zuleitungsrahmens 33 parallel zueinander sind. Dann werden die Steg- bzw. Perforationsstreifen 27 und die Spitze der äußeren Zuleitungen 25b sowie die Hänge- bzw. Tragzuleitungen 26, die in 9 gezeigt sind, geschnitten bzw. getrennt, und die äußeren Zuleitungen 25b werden zu einer vorbestimmten Form gebogen, wodurch eine harzversiegelte Halbleitervorrichtung fertiggestellt wird. 11A ist eine Draufsicht einer fertiggestellten harzversiegelten Halbleitervorrichtung, wohingegen 11B eine Seitenansicht darstellt.
  • Herkömmlicherweise werden die elektrischen Eigenschaften von jeder wie oben beschrieben zerteilten, einzelnen Halbleitervorrichtung unabhängig voneinander geprüft, indem ein Elektrodenterminal mit jeder Zuleitung verbunden wird. Dies bedeutet jedoch, dass es notwendig ist, jede Halbleitervorrichtung bei einer vorbestimmten Prüfposition zur einmaligen Messung bei einer bestimmten Zeit einzusetzen, was eine beträchtliche Zeit erfordert. Da jede Halbleitervorrichtung klein ist und deshalb schwierig zu handhaben ist, tritt zusätzlich leicht Stau (JAM) auf wegen des Herunterfallens zum Zeitpunkt der Prüfung oder der Übertragung der Vorrichtung. Ferner ist es notwendig, eine oder mehrere Prüfhilfe(n) für jede Paketgröße herzustellen, was weitere Kosten aufwirft.
  • Die vorliegende Erfindung wurde angesichts der obigen Probleme geplant. Es ist deshalb eine Aufgabe der vorliegenden Erfindung, einen Zuleitungsrahmen bereitzustellen, mit dem die Prüfung der elektrischen Eigenschaften (von jeder Vorrichtung) wirksam durchgeführt werden kann, sowie ein Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung des Zuleitungsrahmens bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum effizienten Prüfen der elektrischen Eigenschaften einer kleinen Vorrichtung bereitzustellen.
  • Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung deutlich.
  • Gemäß einem Gegenstand der vorliegenden Erfindung umfasst ein Zuleitungsrahmen eine Vielzahl von Gerüstzusammenbauten. Jeder Gerüstzusammenbau schließt ein Gerüst, eine Hänge- bzw. Tragzuleitung, deren beide Enden mit dem Gerüst verbunden sind, ein Mikrochipplättchen, welches durch die Tragzuleitung getragen wird und auf den ein Halbleiterchip aufgebracht ist, eine Vielzahl von inneren Zuleitungen, deren Vorderenden über Drähte mit Elektroden auf dem Halbleiterchip verbunden sind, eine Vielzahl von äußeren Zuleitungen, die sich von den Rückenden der Vielzahl von inneren Zuleitungen nach außerhalb des Halbleiterchips erstrecken, wobei die Vorderenden der Vielzahl der äußeren Zuleitungen mit keinen anderen Teilen verbunden sind und in einem freien Zustand verbleiben, einen ersten Steg- bzw. Perforationsstreifen, der in der Nähe der Vielzahl von inneren Zuleitungen quer zur Vielzahl der äußeren Zuleitungen lokalisiert ist, wobei beide Enden des ersten Steg- bzw. Perforationsstreifens mit dem Gerüst verbunden sind, einen zweiten Steg- bzw. Perforationsstreifen, der in der Nähe der Vorderenden der Vielzahl von äußeren Zuleitungen quer zur Vielzahl der äußeren Zuleitungen lokalisiert ist, wobei beide Enden des zweiten Steg- bzw. Perforationsstreifens mit dem Gerüst verbunden sind, und einen Zuleitungsträger ein, welcher aus der Oberfläche des Gerüsts, die auf die Vorderenden der Vielzahl von äußeren Zuleitungen zeigt, zu deren Vorderenden von diesen hin hervorragt und welcher eine rechteckige Form aufweist, deren lange Seiten parallel sind mit zu einer Richtung, in der die Vielzahl der äußeren Zuleitungen eine nach der anderen längsseits angeordnet sind, und deren Länge ungefähr gleich der Länge des Raums ist, der durch alle der Vielzahl von äußeren Zuleitungen belegt ist. Die Vielzahl der Gerüstzusammenbauten sind einer nach dem anderen längsseits in einer Richtung angeordnet, die senkrecht zu der Richtung steht, in der sich die Vielzahl der äußeren Zuleitungen erstreckt. Der Abstand zwischen den am nächsten zueinander ge setzten Zuleitungen von jeweils zwei benachbarten Rahmen ist im wesentlichen das n-fache des Abstands der Vielzahl von äußeren Zuleitungen von jedem Gerüst, wobei n eine ganze Zahl ist.
  • Gemäß einem weiteren Gegenstand der vorliegenden Erfindung wird in einem Verfahren zum Herstellen einer Halbleitervorrichtung ein Zuleitungsrahmen hergestellt. Der Zuleitungsrahmen umfasst eine Vielzahl von Gerüstzusammenbauten. Jeder Gerüstzusammenbau schließt ein Gerüst, eine Tragzuleitung, deren beide Enden mit dem Gerüst verbunden sind, ein Mikrochipplättchen, welches durch die Tragzuleitung getragen wird und auf dem ein Halbleiterchip aufgebracht ist, eine Vielzahl von inneren Zuleitungen, deren Vorderenden über Drähte mit Elektroden auf dem Halbleiterchip verbunden sind, eine Vielzahl von äußeren Zuleitungen, die sich von den Rückenden der Vielzahl von inneren Zuleitungen nach außerhalb des Halbleiterchips erstrecken, wobei die Vorderenden der Vielzahl von äußeren Zuleitungen mit keinem Teil verbunden sind und in einem freien Zustand verbleiben, einen ersten Stegstreifen, der in der Nähe der Vielzahl von inneren Zuleitungen quer zur Vielzahl der äußeren Zuleitungen lokalisiert ist, wobei beide Enden des ersten Stegstreifens mit dem Rahmen verbunden sind, einen zweiten Stegstreifen, der in der Nähe der Vorderenden der Vielzahl von äußeren Zuleitungen quer zur Vielzahl der äußeren Zuleitungen lokalisiert ist, wobei beide Enden des zweiten Stegstreifens mit dem Gerüst verbunden sind, und einen Zuleitungsträger ein, welcher aus der Oberfläche des Rahmens, die auf die Vorderenden der Vielzahl von äußeren Zuleitungen zeigt, zu den Vorderenden von diesen hin hervorragt und welcher eine rechteckige Form besitzt, deren lange Seiten parallel sind zu der Richtung, in welcher die Vielzahl der äußeren Zuleitungen einer nach der anderen längsseits angeordnet sind und deren Länge ungefähr gleich ist zu der Länge des Raums, der durch alle der Vielzahl von äußeren Zuleitungen belegt ist. Die Vielzahl. der Gerüstzusammenbauten sind einer nach dem anderen längsseits in der Richtung angeordnet, die senkrecht zu der Richtung steht, in welcher sich die Vielzahl der äußeren Zuleitungen erstrecken. Der Abstand zwischen am nächsten zueinander gesetzten äußeren Zuleitungen von jeweils zwei benachbarten Gerüsten ist im wesentlichen das n-fache des Abstands der Vielzahl von äußeren Zuleitungen von jedem Rahmen, wobei n eine ganze Zahl ist. Dann wird beim Verfahren zum Herstellen der Halbleitervorrichtung der Halbleiterchip auf das Mikrochipplättchen aufgebracht. Zwischen den Elektroden auf dem Halbleiterchip und der Vielzahl von inneren Zuleitungen werden durch die Drähte elektrische Verbindungen hergestellt. Der Halbleiterchip, das Mikrochipplättchen, die Drähte und die Vielzahl der inneren Zuleitungen werden mit Harz versiegelt bzw. abgedichtet, um eine kleine Vorrichtung zu bilden. Die Vorderenden der Vielzahl von äußeren Zuleitungen und der Zuleitungsträger werden mit dem Harz versiegelt bzw. abgedichtet. Der erste Stegstreifen und der zweite Stegstreifen werden geteilt bzw. geschnitten, um jede der Vielzahl von äußeren Zuleitungen elektrisch zu isolieren. Es wird eine Prüfhilfe verwendet, die eine Vielzahl von Elektrodenterminals aufweist, welche eins nach dem anderen längsseits bei einem Abstand vom im wesentlichen 1/m-fachen des Abstands der Vielzahl der äußeren Zuleitungen von jedem Rahmen angeordnet sind (wobei m eine ganze Zahl ist). Und die Vielzahl der Elektrodenterminals werden mit der Vielzahl der äußeren Zuleitungen verbunden, um die elektrischen Eigenschaften der kleinen Vorrichtung zu prüfen. Die Tragzuleitung wird abgetrennt. Der Zuleitungsträger wird von jedem Gerüst getrennt. Die Vielzahl der äußeren Zuleitungen werden bearbeitet. Der Zuleitungsträger wird abgetrennt.
  • Gemäß einem weiteren Gegenstand der vorliegenden Erfindung wird bei einem Verfahren zum Prüfen der elektrischen Eigenschaften einer Vielzahl von kleinen Vorrichtungen, die durch Aufbringen einer Vielzahl von Halbleiterchips auf einem gemeinsamen Zuleitungsrahmen, Verbinden einer Vielzahl von Zuleitungen zu jedem Halbleiterchip und dann Versiegeln von jedem Halbleiterchip mit Harz gebildet. wurden, eine Prüfhilfe, die eine Vielzahl von bei gleichen Zwischenräumen angeordneten Elektrodenterminals aufweist, derart angeordnet, dass die Richtung, bei der die Vielzahl der Zuleitungen eine nach der anderen längsseits angeordnet sind, parallel zu der Richtung ist, in der die Vielzahl der Elektrodenterminals eines nach dem anderen längsseits angeordnet sind. Die Vielzahl der Elektrodenterminals sind mit der Vielzahl von Zuleitungen verbunden, wobei die Vielzahl der Zuleitungen bei einem Abstand angeordnet sind, der im wesentlichen das n-fache des Abstands der Vielzahl der Elektrodenterminals ist (wobei n eine ganze Zahl ist).
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung deutlicher.
  • 1 ist eine perspektivische Draufsicht einer Halbleitervorrichtung unter Verwendung eines Zuleitungsrahmens gemäß der vorliegenden Erfindung.
  • 2 ist eine Draufsicht eines Zuleitungsrahmens gemäß der vorliegenden Erfindung.
  • 3 zeigt ein Verfahren zum Prüfen der elektrischen Eigenschaften gemäß der vorliegenden Erfindung.
  • 4 ist eine Draufsicht einer Halbleitervorrichtung unter Verwendung eines Zuleitungsrahmens bei einer Prüfung gemäß der vorliegenden Erfindung.
  • 5 ist eine Draufsicht einer Vorrichtung, bei der ein Zuleitungsrahmen gemäß der vorliegenden Erfindung abgeschnitten ist.
  • 6 ist eine Seitenansicht einer Vorrichtung gemäß der vorliegenden Erfindung, nachdem sie gebogen wurde.
  • 7A ist eine Draufsicht einer Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • 7B ist eine Seitenansicht einer Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • 8 zeigt ein Verfahren zum Prüfen der elektrischen Eigenschaften gemäß der vorliegenden Erfindung.
  • 9 ist eine perspektivische Draufsicht einer Halbleitervorrichtung unter Verwendung eines der Anmelderin bekannten Zuleitungsrahmens.
  • 10 ist eine Draufsicht eines der Anmelderin bekannten Zuleitungsrahmens.
  • 11A ist eine Draufsicht einer der Anmelderin bekannten Halbleitervorrichtung.
  • 11B ist eine Seitenansicht einer der Anmelderin bekannten Halbleitervorrichtung.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird unten im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • 1 ist eine perspektivische Draufsicht einer Halbleitervorrichtung unter Verwendung eines Zuleitungsrahmens gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Wie in der Figur gezeigt umfasst ein Zuleitungsrahmen 1 gemäß der vorliegenden Erfindung ein Gerüst 2, ein Mikrochipplättchen 3, innere Zuleitungen 4; äußere Zuleitungen 5, Halte- bzw. Tragzuleitungen 6, erste Steg- bzw. Perforationsstreifen 7, zweite Steg- bzw. Perforationsstreifen 8 und Zuleitungsträger 9 (die inneren Zuleitungen und die äußeren Zuleitungen mögen nachfolgend gemeinsam als die Zuleitungen bezeichnet werden). Das Mikrochipplättchen 3 wird durch die Tragzuleitungen 6 getragen, welche sich parallel zur Längsrichtung des Mikrochipplättchen 3 erstrecken. Beide Enden der Tragzuleitungen 6 sind mit dem Rahmen 2 verbunden. Ein Ende von jeder inneren Zuleitung 4 ist über einen Draht 12 mit einem Elektrodenplättchen 11 verbunden, welches auf einem Halbleiterchip 10 angeordnet ist, der auf dem Mikrochipplättchen 3 aufgebracht ist. Das andere Ende von jeder inneren Zuleitung 4 ist andererseits mit der jeweiligen äußeren Zuleitung 5 verbunden. Die äußeren Zuleitungen 5 erstrecken sich bei 1 vertikal (oben und unten) .
  • Die vorliegende Erfindung ist dadurch gekennzeichnet, dass die Enden 5a der äußeren Zuleitungen nicht mit dem Gerüst 2 verbunden sind, sondern dass sie in einem freien Zustand belassen werden. Da die Enden 5a der äußeren Zuleitungen nicht mit irgendeinem anderen Teil verbunden sind, kann in diesem Zustand das Abtrennen der ersten und zweiten Stegstreifen jede äußere Zuleitung elektrisch isolieren, wie später beschrieben.
  • Die vorliegende Erfindung ist auch dadurch gekennzeichnet, dass die Zuleitungsträger 9, die aus dem Gerüst 2 hervorragen, und die Enden 5b der äußeren Zuleitungen mit einem isolierenden Harz 13 vergossen sind, um jede äußere Zuleitung 5 zu tragen und zu fixieren. Die Zuleitungsträger 9 ragen aus einer Oberfläche 14, die auf die Enden 5a der äußeren Zuleitungen zeigt, hervor in Richtung auf die Enden 5a der äußeren Zuleitungen. Ferner besitzen die Zuleitungsträger 9 eine rechteckige Form, deren Längsseiten parallel sind zu der Richtung, in der die äußeren Zuleitungen eine nach der anderen längsseits angeordnet sind. Die Länge der Längsseiten der Zuleitungsträger 9 wird vorzugsweise auf ungefähr dasselbe wie die Länge des Raums festgelegt, der durch alle äußeren Zuleitungen be legt wird, das heißt dem Abstand d1 von der äußeren Zuleitung an einem Ende bis zur äußeren Zuleitung am anderen Ende. Wenn die Länge der Längsseiten zu kurz ist, ist es schwierig für die Zuleitungsträger 9, die äußeren Zuleitungen vollständig zu tragen. Wenn die Länge andererseits zu lang ist, wird die Formgebungsbearbeitung schwierig, weil der Abstand zwischen den Zuleitungsträgern 9 und dem Gerüst 2 kurz wird. Für die kurzen Seiten der Zuleitungsträger gilt: wenn ihre Länge zu lang wird, kann ein Kurzschluss zwischen den äußeren Zuleitungen auftreten, da der Abstand zwischen den Zuleitungsträgern 9 und den Enden 5a der äußeren Zuleitungen kurz wird. Wenn die Länge andererseits zu kurz wird, ist es für die Zuleitungsträger 9 schwierig, die äußeren Zuleitungen vollständig zu tragen. Deshalb sollte die Länge der kurzen Seiten der Zuleitungsträger 9 auf einen gewissen Zwischenwert eingestellt werden.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass die ersten und zweiten Stegstreifen auf den äußeren Zuleitungen-bereitgestellt werden.
  • In 1 sind die ersten Stegstreifen 7 in der Nähe der inneren Zuleitungen 4 so angeordnet, dass die ersten Stegstreifen 7 die äußeren Zuleitungen 5 schneiden, wie in der der Anmelderin bekannten Anordnung. Dies kann verhindern, dass ein Harz 15 zu den äußeren Zuleitungen 5 fließt, wenn der Halbleiterchip 10 etc. mit dem Harz 15 versiegelt bzw. abgedichtet wird, was zu einer Hochpräzisionsversiegelung führt. Andererseits sind die zweiten Stegstreifen 8, die durch die vorliegende Erfindung neu bereitgestellt werden, in der Nähe der Enden 5b der äußeren Zuleitungen so angeordnet, dass die zweiten Stegstreifen die äußeren Zuleitungen 5 schneiden. Die Breite der zweiten Stegstreifen 8 kann gleich derjenigen der ersten Stegstreifen 7 sein. Diese Anordnung der zweiten Stegstreifen 8 kann das Harz 13 daran hindern, zu den äußeren Zuleitungen 5 zu fließen, wenn die Enden 5b der äußeren Zuleitungen und die Zuleitungsträger 9 mit dem Harz 13 vergossen werden. Es sollte angemerkt werden, dass beide Enden der ersten Stegstreifen 7 und der zweiten Stegstreifen 8 mit dem Gerüst 2 verbunden sind.
  • Gemäß der vorliegenden Erfindung werden die ersten Stegstreifen 7 und die zweiten Stegstreifen 8, nach dem Versiegeln mit dem Harz 13 und dem Harz 15, zerteilt bzw. geschnitten. Da die Enden 5b der äußeren Zuleitungen nicht mit dem Gerüst 2 verbunden sind und in einem freien Zustand bleiben, kann die Zerteilung bzw. das Schneiden der ersten Stegstreifen 7 und der zweiten Stegstreifen 8 jede äußere Zuleitung 5 elektrisch isolieren.
  • 2 ist eine allgemeine Ansicht eines Zuleitungsrahmens gemäß der vorliegenden Erfindung. Gemäß der vorliegenden Erfindung sind eine Vielzahl von Gerüsten 16 eins nach dem anderen längsseits in der Längsrichtung eines Zuleitungsrahmens 16 angeordnet. Jedes Gerüst 16 ist in einer Richtung ausgerichtet, die senkrecht zur Richtung ist, in der die äußere Zuleitungen 18 sich erstrecken. Somit sind die äußeren Zuleitungen 18 von jeder Vorrichtung eine nach der anderen längsseits auf geordnete Weise in der Längsrichtung des Zuleitungsrahmens 17 angeordnet. Ferner ist die vorliegende Erfindung dadurch gekennzeichnet, dass jede Vorrichtung derart angeordnet ist, dass der Abstand d2 zwischen den am nächsten zueinander gesetzten äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen (die rechteste äußere Zuleitung der linken Vorrichtung und die linkeste äußere Zuleitung der rechten Vorrichtung) das n-fache des Abstands d3 der äußeren Zuleitungen von jeder Vorrichtung ist, wobei n eine ganze Zahl ist. Wenn zum Beispiel die äußeren Zuleitungen von jeder Vorrichtung bei einem Abstand von 0,4 mm angeordnet sind, wird der Abstand zwischen den am nähesten beieinander liegenden äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen auf (0,4 × n) mm festgelegt.
  • In 3 geben eine Linie A und eine Linie A' eine Prüfhilfe an, die mit Elektrodenterminals (nicht gezeigt) zur Prüfung der elektrischen Eigenschaften ausgestattet ist. Der Abstand der Elektrodenterminals ist zum Beispiel gleich dem Abstand der äußeren Zuleitungen 20 von jeder zu prüfenden Vorrichtung 19. Das heißt, wenn die äußeren Zuleitungen von jeder Vorrichtung bei einem Abstand von 0,4 mm angeordnet sind, sind die Elektrodenterminals ebenso bei einem Abstand von 0,4 mm angeordnet. In diesem Fall ist es nicht erforderlich, die Elektrodenterminals, die keine entsprechenden äußeren Zuleitungen besitzen (das heißt jene Elektrodenterminals zwischen den Vorrichtungen), zu entfernen. Alles was zu tun ist besteht darin, die Elektrodenterminals bei einem Abstand von 0,4 mm entlang der gesamten Linie A und Linie A' anzuordnen. Da jede Vorrichtung 19 so angeordnet ist, dass der Abstand zwischen den nächstliegenden äußeren Zuleitungen 20 von jeweils zwei benachbarten Vorrichtungen 19 dem n-fachen des Abstands der äußeren Zuleitung 20 von jeder Vorrichtung 19 (wobei n eine ganze Zahl ist) beträgt, tritt keine Fehlausrichtung der äußeren Zuleitung 20 von jeder Vorrichtung 19 in Bezug auf die Elektrodenterminals auf. Das heißt, es ist möglich, alle äußeren Zuleitungen 20 von jeder Vorrichtung 19 in einem einzelnen Arbeitsschritt mit den entsprechenden Elektrodenterminals in Kontakt zu bringen. Ferner kann jede Vorrichtung 19 geprüft werden, ohne sie aus dem Zuleitungsrahmen 17 zu entfernen. Die elektrischen Eigenschaften von jeder Vorrichtung 19 kann in einem Zustand geprüft werden, bei dem die Vorrichtung auf dem Zuleitungsrahmen 19 aufgebracht ist, eine einzelne Einheit bildend.
  • Es sollte angemerkt werden, dass dieselbe Prüfhilfe verwendet werden kann zum Messen der elektrischen Eigenschaften einer Vorrichtung, deren äußere Zuleitungen bei einem Abstand angeordnet sind, der das m-fache des Abstands der Elektrodenterminals ist, wobei m eine ganze Zahl ist. Zum Beispiel kann eine Prüfhilfe, die Elektrodenterminals bei einem Abstand von 0,4 mm aufweist, auf Vorrichtungen angewandt werden, deren äußere Zuleitungen bei einem Abstand von nicht nur 0,4 mm, sondern auch von 0,8 mm angeordnet sind. Deshalb braucht die Prüfhilfe nicht gewechselt zu werden, um Vorrichtungen mit unterschiedlichen Pinzahlen, Paketgrößen und Paketbreiten zu prüfen.
  • Unter Bezugnahme auf 1 bis 7 erfolgt untenstehend eine Beschreibung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, bei dem ein Halbleiterchip auf einen Zuleitungsrahmen gemäß der vorliegenden Erfindung aufgebracht wird.
  • Zuallererst wird ein Zuleitungsrahmen der vorliegenden Erfindung hergestellt. Zum Beispiel wird, wie in 2 gezeigt, der Zuleitungsrahmen 17 aus einer Metallplatte, die aus einer Legierung von Ni und Fe gemacht ist, ausgestanzt. Im Zuleitungsrahmen 17 werden eine Vielzahl von Mustern, die jeweils die in 1 gezeigte Form aufweisen, in der Längsrichtung angeordnet. Jedes Muster schließt, wie in 1 gezeigt, das Gerüst 2, die Tragzuleitungen 6, das Mikrochipplättchen 3, die inneren Zuleitungen 4, die äußeren Zuleitungen 5, die ersten Stegstreifen 7, die zweiten Stegstreifen 8 und die Zuleitungsträger 9 ein, die gemeinsam als eine Einheit gebildet sein können. Gemäß der vorliegenden Erfindung wird, wie in 2 gezeigt, jedes Muster so angeordnet, dass die Längsrichtung der äußeren Zuleitungen 18 senkrecht zu der Richtung des Zuleitungsrahmens 17 ist, und das der Abstand d2 zwischen den nächst kommenden äußeren Zuleitungen 18 von jeweils zwei benachbarten Mustern das n-fache des Abstands der äußeren Zuleitungen 18 von jedem Muster beträgt, wobei n eine ganze Zahl ist.
  • Unter Bezugnahme auf die 1 und 3 bis 7 erfolgt nachfolgend eine weitere Beschreibung des Verfahrens zur Herstellung einer Halbleitervorrichtung, bei dem ein Halbleiterchip auf einem Zuleitungsrahmen gemäß der vorliegenden Erfindung aufgebracht wird. Wie in 1 gezeigt wird der Halbleiterchip 10 mittels Druckbondierung mit dem Mikrochipplättchen 3 verbunden. Dann werden die Elektrodenkontakte 11, die auf der Oberfläche des Halbleiterchips 10 gebildet sind, mittels Drahtbondierung mit den inneren Zuleitungen 4 verbunden. Speziell werden die Elektrodenkontakte 11 und die inneren Zuleitungen 4 über die Drähte 12 verbunden. Zum Beispiel werden Dünndrähte aus hochreinem Au als den Drähten 12 verwendet.
  • Anschließend werden der Halbleiterchip 10, das Mikrochipplättchen 3, die Drähte 12 und die inneren Zuleitungen 4 durch Verwendung des Transferformgebungsverfahrens mit dem Harz 15 versiegelt bzw. abgedichtet, um ein Paket zu bilden. Ferner werden bei der vorliegenden Erfindung auf charakteristische Weise die Enden 5b der äußeren Zuleitungen und die Zuleitungsträger 9 mit dem Harz 13 vergossen. Die Versiegelung mit dem Harz 15 und die Versiegelung mit dem Harz 13 können gleichzeitig durchgeführt werden. Ferner können die Harze 15 und 13 vom selben Typ sein. Zum Beispiel kann entweder Epoxyharz oder Silikonharz verwendet werden. Da der Zuleitungsrahmen 1 der vorliegenden Erfindung mit den ersten Stegstreifen 7 in der Nähe der inneren Zuleitungen 4 und den zweiten Stegstreifen in der Nähe der Enden 5b der äußeren Zuleitungen ausgestattet ist, ist es möglich, zu verhindern, dass das Harz 15 und das Harz 13 zu den äußeren Zuleitungen 5 zum Zeitpunkt der Versiegelung fließt, was zu einer Hochpräzisionsversiegelung führt.
  • Dann werden die ersten Stegstreifen 7 und die zweiten Stegstreifen 8 abgetrennt bzw. geschnitten, wie in 4 gezeigt. Dieses isoliert jede äußere Zuleitung 5 elektrisch. Da jedoch andere (Verbindungs-)Teile nicht abgetrennt bzw. geschnitten werden, ist jede Vorrichtung 19 nach wie vor am Zuleitungsrahmen 21 befestigt, wie in 3 gezeigt. In diesem Zustand werden vor dem Abtrennen bzw. Abschneiden der Tragzuleitungen 6, die in 1 gezeigt sind, die elektrischen Eigenschaften von jeder Vorrichtung 19 geprüft. Ferner werden die Zuleitungsträger 9 vom Gerüst 2 abgetrennt bzw. abgeschnitten. Das obige Verfahren entfernt jede Vorrichtung 19 aus dem Zuleitungsrahmen 21 als eine getrennte Einheit.
  • Um jede Vorrichtung vom Zuleitungsrahmen zu entfernen, werden somit gemäß der vorliegenden Erfindung charakteristischer Weise die Zuleitungsträger vom Zuleitungsrahmen abgetrennt bzw. abgeschnitten, anstatt die äußeren Zuleitungen abzutrennen bzw. abzuschneiden. Somit sind, wie in 5 gezeigt, in jeder abgetrennten, vereinzelten Vorrichtung die Zuleitungsträger über das Harz 13 nach wie vor mit den Enden der äußeren Zuleitungen 5 verbunden. In diesem Zustand werden die äußeren Zuleitungen 5 zu einer vorbestimmten Form verbogen. Da die äußeren Zuleitungen 5 durch die Zuleitungsträger getragen und fixiert sind, kann die Biegebearbeitung stabil sein. Indem zum Beispiel der Abstand der äußeren Zuleitungen enger wird, muss die Breite von jeder äußeren Zuleitung enger festgelegt werden. Aus diesem Grund weisen die äußeren Zuleitungen einen Querschnitt auf, dessen horizontale Seiten (das heißt die Seiten in der Richtung der Breite der Zuleitungen) kürzer sind als die vertikalen Seiten. Deshalb. neigen die äußeren Zuleitungen dazu, in der Horizontalrichtung deformiert (gebogen) zu werden, wenn sie in eine vorbestimmte Form gebogen werden sollen. Gemäß der vorliegenden Erfindung ist es jedoch möglich, die äußeren Zuleitungen in eine gewünschte Form zu biegen, ohne die obige Deformation zu verursachen, da die äußeren Zuleitungen in einem Zustand gebogen werden, in dem sie durch die Zuleitungsträger getragen und fixiert sind. 6 ist eine Seitenansicht einer Vorrichtung gemäß der vorliegenden Erfindung, nachdem sie verbogen wurde.
  • Dann werden bei 6 die äußeren Zuleitungen 5 geteilt bzw. geschnitten, um die Zuleitungsträger zusammen mit dem Harz 13 zu entfernen, wodurch die Herstellung der harzversiegelten Halbleitervorrichtung abgeschlossen wird. 7A ist eine Draufsicht einer vervollständigten Halbleitervorrichtung gemäß der vorliegenden Erfindung, wohingegen 7B eine Seitenansicht ist.
  • Nachfolgend erfolgt eine Beschreibung eines Verfahrens zum Prüfen der elektrischen Eigenschaften einer Vorrichtung unter Verwendung eines Zuleitungsrahmens gemäß der vorliegenden Erfindung. Wie in 3 gezeigt sind, nachdem die ersten und zweiten Stegstreifen zum elektrischen Isolieren von jeder äußeren Zuleitung abgetrennt bzw. geschnitten wurden, die Prüfhilfen, die durch die Linie A und die Linie A' angegeben sind, parallel zu der Richtung festgelegt, in der die äußeren Zuleitungen 20 von jeder Vorrichtung 19 eine nach der anderen längsseits angeordnet sind (das heißt senkrecht zu der Richtung, zu der sich die äußere Zuleitungen 20 erstrecken). Als einem Ergebnis sind die Elektrodenterminals (nicht gezeigt), die mit jeder Prüfhilfe verbunden sind, eins nach dem anderen längsseits in einer Richtung angeordnet, die parallel zu der Richtung ist, in welcher die äußeren Zuleitungen 20 angeordnet sind. Da eine Messvorrichtung (nicht gezeigt) bereits mit jeder Prüfhilfe verbunden ist, können ferner die elektrischen Eigenschaften von jeder Vorrichtung 19 geprüft werden, indem die an jeder Prüfhilfe befestigten Elektrodenterminals mit den äußeren Zuleitungen 20 verbunden werden.
  • 8 ist eine vergrößerte Draufsicht der in 3 gezeigten, durch die Linie A angegebene Prüfhilfe und der (entsprechenden) Zuleitungsabschnitte. Elektrodenterminals 35 sind zum Beispiel beim selben Abstand (d3) wie demjenigen der äußeren Zuleitungen von jeder Vorrichtung angeordnet. Ferner ist der Abstand d2 zwischen den am nähesten festgelegten, äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen auf das n-fache des Abstands d3 der äußeren Zuleitungen von jeder Vorrichtung festgelegt, wobei n eine ganze Zahl ist. Mit dieser Anordnung veranlasst das in Kontakt bringen eines Elektrodenterminals mit der entsprechenden äußeren Zuleitung der entsprechenden Vorrichtung automatisch das in Kontakt bringen aller Elektrodenterminals mit den entsprechenden äußeren Zuleitungen für jede Vorrichtung ohne irgendeine Fehlausrichtung. Deshalb ist es möglich, die elektrischen Eigenschaften von jeder Vorrichtung in einem Zustand zu prüfen, in dem die Vorrichtung auf einem, eine einzelne Einheit bildenden Zuleitungsrahmen aufgebracht ist, was die zur Prüfung erforderliche Zeit beträchtlich mindern kann. Ferner braucht nicht jede Vorrichtung (welche eine kleine, einzelne Halbleitervorrichtung darstellt) nicht getrennt geprüft zu werden (indem sie aus dem Zuleitungsrahmen entfernt wird), wodurch das Problem gelöst wird, dass die Vorrichtung von der Prüfhilfe herunterfallen könnte, wenn ihre Paketgröße klein ist.
  • Es sollte angemerkt werden, dass dieselbe Prüfhilfe verwendet werden kann, um die elektrischen Eigenschaften von irgendeiner Vorrichtung zu überprüfen, wenn die Vorrichtung ihre äußeren Zuleitungen bei einem Abstand angeordnet aufweist, der das n-fache des Abstands der Elektrodenterminals darstellt, wobei n eine ganze Zahl ist. Mit anderen Worten ist für einen Zuleitungsrahmen, bei dem der Abstand zwischen den nächstkommenden äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen auf das n1-fache des Abstands der äußeren Zuleitungen von jeder Vorrichtung festgelegt ist, möglich, eine Prüfhilfe zu verwenden, deren Elektrodenterminals einen Abstand des 1/n2-fachen des Abstands der äußeren Zuleitungen von jeder Vorrichtung aufweist, wobei n1 und n2 ganze Zahlen sind.
  • Zum Beispiel kann eine Prüfhilfe, die bei einem Abstand von 0,4 mm angeordnete Elektrodenterminals aufweist, auf Vorrichtungen angewandt werden, deren äußere Zuleitungen bei einem Abstand von nicht nur 0,4 mm (n2 = 1), sondern auch von 0,8 mm (n2 = 2) angeordnet sind. Es sollte angemerkt werden, dass in diesem Fall der Abstand zwischen den nächstliegenden äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen das (0,4 × n1)-fache bzw. das (0,8 × n1)-fache ist. Somit braucht die Prüfhilfe nicht gewechselt zu werden, um Vorrichtungen mit unterschiedlichen Pinzahlen, Paketgrößen, Paketdicken etc. zu prüfen.
  • Ferner wird, wie in 1 gezeigt, das mit dem Harz versiegelte Paket durch die Tragzuleitungen 6 sowie durch die Zuleitungsträger 9 über äußeren Zuleitungen 5 und das Harz 13 getragen. Die Tragzuleitungen besitzen im allgemeinen eine enge Breite, um Schädigungen gegenüber dem Paket (Bruch des Harzes etc.) zu vermindern, die verursacht werden, wenn die Tragzuleitungen in einem Nachverfahren vom Rahmen entfernt werden. Wenn das Paket lediglich durch die Tragzuleitungen getragen wird, kann deshalb eine Deformation oder ein Bruch der Tragzuleitungen während des (Herstellungs-)Verfahrens auftreten. Wenn eine Deformation oder ein Bruch einer Tragzuleitung auftritt, wird das Paket aus seiner vorbestimmten Position heraus versetzt, wodurch die äußere Zuleitungen gegenüber ihrer vorbestimmten Position versetzt werden. Dies macht es schwierig, die äußeren Zuleitungen mit den Elektrodenterminals der Prüfhilfe in Kontakt zu bringen, was verhindert, dass die Prüfung ordnungsgemäß ausgeführt wird. Da das Paket jedoch auch durch die Zuleitungsträger getragen wird, ist gemäß der vorliegenden Erfindung die Wahrscheinlichkeit der Deformation oder des Bruchs der Tragzuleitungen gering. Ferner werden, selbst wenn eine Tragzuleitung deformiert oder gebrochen worden ist, das Paket und dessen äußere Zuleitungen nicht gegenüber ihren vorbestimmten Positionen versetzt, da die Zuleitungsträger die äußeren Zuleitungen und das Paket halten, was zu einer ordentlichen Prüfung führt.
  • Da die äußeren Zuleitungen durch die Zuleitungsträger getragen und fixiert werden, werden darüber hinaus die äußeren Zuleitungen nicht deformiert, wenn sie mit den Elektrodenterminals in Kontakt gebracht werden, was ebenso zu einer ordentlichen Prüfung führt.
  • Es sollte angemerkt werden, dass die obige Beschreibung der vorliegenden Erfindung Ausdrücke wie "das n-fache ..., wobei n eine ganze Zahl ist" und "das m-fache ..., wobei m eine ganze Zahl ist" verwendet. Bei der praktischen Anwendung der vorliegenden Erfindung sollten diese Ausdrücke jedoch als "im wesentlichen das n-fache ..., wobei n eine ganze Zahl ist" und "im wesentlichen das m-fache ..., wobei m einige ganze Zahlen ist" verstanden werden, da eine mathematisch exakte Vervielfachung ganzer Zahlen nicht erforderlich ist. Wenn zum Beispiel die äußeren Zuleitungen von jeder Vorrichtung bei einem Abstand von 0,4 mm angeordnet sind, braucht die anzuwendende Prüfhilfe ihre Elektrodenterminals nicht bei einem Abstand von genau 0,4 mm angeordnet zu haben. Den Elektrodenterminals kann gestattet werden, einen Abstand von ein wenig mehr oder ein wenig weniger als 0,4 mm zu besitzen, wenn bei der Messung kein Problem auftritt. Dieses Prinzip gilt auch für den Abstand zwischen den am nähesten gesetzten äußeren Zuleitungen von jeweils zwei benachbarten Vorrichtungen.
  • Die oben beschriebene vorliegende Ausführungsform wird auf Fälle angewandt, bei denen jede Vorrichtung in einer einzelnen Reihe in der Längsrichtung des Zuleitungsrahmens angeordnet ist. Die vorliegende Erfindung ist jedoch nicht auf diese spezielle Anordnung beschränkt. Zum Beispiel kann die vorliegende Erfindung auf eine Anordnung angewandt werden, bei der eine Vielzahl von Reihen von Vorrichtungen zu der in 2 gezeigten Anordnung hinzugefügt werden, wobei jede Reihe oberhalb oder unterhalb der Reihe von 2 parallel zueinander angeordnet ist.
  • Ferner wird die oben beschriebene vorliegende Ausführungsform auf Halbleitervorrichtungen angewandt, die ein Paket vom SOP-Typ verwenden. Die vorliegende Erfindung ist jedoch nicht auf diese spezielle Art der Halbleitervorrichtung beschränkt. Die vorliegende Erfindung kann auf Halbleitervorrichtungen angewandt werden, die ein Paket vom Typ TSOP (Dünn/Klein-Konturpaket; Thin Small Outline Package) verwenden.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Gemäß einem Gegenstand ist es möglich, die elektrischen Eigenschaften einer Vorrichtung in einem Zustand zu prüfen, in dem sie auf einem Zuleitungsrahmen, der eine einzelne Einheit bildet, aufgebracht ist. Da die Zuleitungsträger das Paket und. die äußeren Zuleitungen tragen, kann ferner bei dem Zulei tungsrahmen die Deformation der Tragzuleitungen und der äußeren Zuleitungen reduziert werden.
  • Gemäß einem weiteren Gegenstand ist es möglich, die zur Prüfung erforderliche Zeit beträchtlich zu mindern sowie das Problem zu lösen, dass die Halbleitervorrichtung von der Prüfhilfe abfallen kann, was zu einer gesteigerten Produktivität führt. Ferner kann dieselbe Prüfhilfe verwendet werden, um Vorrichtungen mit unterschiedlichen Pinzahlen etc. zu prüfen, was zu verminderten Produktionskosten führt.
  • Gemäß einem weiteren Gegenstand ist es möglich, die elektrischen Eigenschaften (von jeder Vorrichtung) in einem Zustand zu prüfen, in dem sie auf dem Zuleitungsrahmen, der, eine einzelne Einheit bildet, aufgebracht ist, was die zur Prüfung erforderliche Zeit beträchtlich vermindert. Ferner kann dieselbe Prüfhilfe verwendet werden, Vorrichtungen mit unterschiedlichen Pinzahlen etc. zu prüfen.
  • Selbstverständlich sind im Licht der obigen Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es ist daher klar, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als speziell beschrieben ausgeführt werden kann.

Claims (4)

  1. Zuleitungsrahmen (1) mit einer Vielzahl von Gerüstzusammenbauten, wobei jeder Gerüstzusammenbau einschließt: ein Gerüst (2); eine Tragzuleitung (6), deren beide Enden mit dem Gerüst (2) verbunden sind; ein Mikrochipplättchen (3), welches durch die Tragzuleitung (6) getragen wird und auf dem ein Halbleiterchip (10) aufgebracht ist; eine Vielzahl von inneren Zuleitungen (4), deren Vorderenden über Drähte (12) mit Elektroden (11) auf dem Halbleiterchip (10) verbunden sind; eine Vielzahl von äußeren Zuleitungen (5), die sich von den Rückenden der Vielzahl der inneren Zuleitungen (4) zum Äußeren des Halbleiterchips (10) hin erstrecken, wobei die Vorderenden (5a) der Vielzahl von äußeren Zuleitungen (5) mit keinen anderen Teilen verbunden sind und in einem freien Zustand bleiben; einen ersten Stegstreifen (7), der in der Nähe der Vielzahl der inneren Zuleitungen (4) quer zur Vielzahl der äußeren Zuleitungen (5) lokalisiert ist, wobei beide Enden des ersten Stegstreifens (7) mit dem Gerüst (2) verbunden sind; ein zweiter Stegstreifen (8), der in der Nähe der Vorderenden der Vielzahl von äußeren Zuleitungen (5) quer zur Vielzahl der äußeren Zuleitungen (5) lokalisiert ist, wobei beide Enden des zweiten Stegstreifens (8) mit dem Gerüst (2) verbunden sind; und einen Zuleitungsträger (9), der aus der Oberfläche des Gerüsts, die auf die Vorderenden (5a) der Vielzahl von äußeren Zuleitungen (5) zeigt, in Richtung auf deren besagte Vorderenden hin hervorragt und eine rechteckige Form aufweist, deren lange Seiten parallel sind zu einer Richtung, in der die Vielzahl der äußeren Zuleitungen (5) eine nach der anderen längsseits angeordnet sind, und deren Länge ungefähr gleich der Länge des Raums ist, der durch alle der Vielzahl an äußeren Zuleitungen (5) belegt ist; wobei die Vielzahl der Gerüstzusammenbauten eine nach der anderen längsseits in der Richtung angeordnet sind, die senkrecht zu der Richtung ist, in der sich die Vielzahl der äußeren Zuleitungen (5) erstrecken; und wobei der Abstand zwischen den am nächsten zueinander gesetzten äußeren Zuleitungen (5) von jeweils zwei benachbarten Gerüsten im wesentlichen das n-fache des Abstands der Vielzahl der äußeren Zuleitungen (5) von jedem Gerüst ist, wobei n eine ganze Zahl ist.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: (1) Herstellung eines Zuleitungsrahmens (1), der eine Vielzahl von Gerüstzusammenbauten umfasst, wobei jeder Gerüstzusammenbau einschließt: ein Gerüst (2); eine Tragzuleitung (6), deren beide Enden mit dem Gerüst (2) verbunden sind; ein Mikrochipplättchen (3), welches durch die Tragzuleitung (6) getragen wird und auf dem ein Halbleiterchip (10) aufgebracht ist; eine Vielzahl von inneren Zuleitungen (4), deren Vorderenden über Drähte (12) mit Elektroden (11) auf dem Halbleiterchip (10) verbunden sind; eine Vielzahl von äußeren Zuleitungen (5), die sich von den Rückenden der Vielzahl der inneren Zuleitungen (4) zum Äußeren des Halbleiterchips (10) hin erstrecken, wobei die Vorderenden der Vielzahl von äußeren Zuleitungen (5) mit keinen anderen Teilen verbunden sind und in einem freien Zustand bleiben; einen ersten Stegstreifen (7), der in der Nähe der Vielzahl der inneren Zuleitungen (4) quer zur Vielzahl der äußeren Zuleitungen (5) lokalisiert ist, wobei beide Enden des ersten Stegstreifens (7) mit dem Gerüst (2) verbunden sind; ein zweiter Stegstreifen (8), der in der Nähe der Vorderenden der Vielzahl von äußeren Zuleitungen (5) quer zur Vielzahl der äußeren Zuleitungen (5) lokalisiert ist, wobei beide Enden des zweiten Stegstreifens (8) mit dem Gerüst (2) verbunden sind; und einen Zuleitungsträger (9), der aus der Oberfläche des Gerüsts, die auf die Vorderenden (5a) der Vielzahl von äußeren Zuleitungen (5) zeigt, in Richtung auf deren besagte Vorderenden hin hervorragt und eine rechteckige Form aufweist, deren lange Seiten parallel sind zu einer Richtung, in der die Vielzahl der äußeren Zuleitungen (5) eine nach der anderen längsseits angeordnet sind, und deren Länge ungefähr gleich der Länge des Raums ist, der durch alle der Vielzahl an äußeren Zuleitungen (5) belegt ist; wobei die Vielzahl der Gerüstzusammenbauten eine nach der anderen längsseits in der Richtung angeordnet sind, die senkrecht zu der Richtung ist, in der sich die Vielzahl, der äußeren Zuleitungen (5) erstrecken; und wobei der Abstand zwischen den am nächsten zueinander gesetzten äußeren Zuleitungen (5) von jeweils zwei benachbarten Gerüsten im wesentlichen das n-fache des Abstands der Vielzahl der äußeren Zuleitungen (5) von jedem Gerüst ist, wobei n eine ganze Zahl ist; (2) Aufbringen des Halbleiterchips (10) auf dem Mikrochipplättchen (3); (3) elektrisches Verbinden der Elektroden (11) auf dem Halbleiterchip (10) mit der Vielzahl der inneren Zuleitungen (4) über die Drähte (12); (4) Versiegeln des Halbleiterchips (10), des Mikrochipplättchens (3), der Drähte (12) und der Vielzahl von inneren Zuleitungen (4) mit einem Harz (15) zum Bilden einer kleinen Vorrichtung; (5) Versiegeln der Vorderenden (5a) der Vielzahl der äußeren Zuleitungen (5) und des Zuleitungsträgers (9) mit einem Harz (13) ; (6) Abtrennen bzw. Schneiden des ersten Stegstreifens (7) und des zweiten Stegstreifens (8) zum elektrischen Isolieren von jeder der Vielzahl von äußeren Zuleitungen (5); (7) Verwenden einer Prüfhilfe, die eine Vielzahl von Elektrodenterminals aufweist, die eins nach dem anderen längsseits bei einem Abstand angeordnet sind, der im wesentlichen dem 1/m-fachen des Abstands der Vielzahl von äußeren Zuleitungen (5) von jedem Gerüst (2) entspricht (wobei m eine ganze Zahl ist), wobei die Vielzahl der Elektrodenterminals mit der Vielzahl der äußeren Zuleitungen (5) verbunden wird, um die elektrischen Eigenschaften der kleinen Vorrichtung zu prüfen; (8) Abtrennen bzw. Abschneiden der Tragzuleitung (6); (9) Trennen des Zuleitungsträgers (9) von jedem Gerüst (2); (10) Bearbeiten der Vielzahl der äußeren Zuleitungen (5); und (11) Abtrennen bzw. Abschneiden des Zuleitungsträgers (9).
  3. Verfahren zum Prüfen der elektrischen Eigenschaften einer Vielzahl von kleinen Vorrichtungen (19), die durch Aufbringen einer Vielzahl von Halbleiterchips auf einem gemeinsamen Zuleitungsrahmen (21), Verbinden einer Vielzahl von Zuleitungen (20) zu jedem Halbleiterchip und dann Versiegeln von jedem Halbleiterchip mit Harz gebildet sind; umfassend die Schritte: Anbringen einer Prüfhilfe (A, A'), die eine Vielzahl von Elektrodenterminals aufweist, die bei gleichen Abständen derart angeordnet sind, dass die Richtung, in der die Vielzahl der Zuleitungen (20) eine nach der anderen längsseits angeordnet sind, parallel ist zu derjenigen, in der die Vielzahl der Elektrodenterminals eins nach dem anderen längsseits angeordnet sind; und Verbinden der Vielzahl der Elektrodenterminals mit der Vielzahl der Zuleitungen (20), wobei die Vielzahl der Zuleitungen (20) bei einem Abstand angeordnet sind, der das im wesentlichen n-fache des Abstands der Vielzahl der Elektrodenterminals ist (wobei eine n eine ganze Zahl ist).
  4. Verfahren gemäß Anspruch 3, wobei die Vielzahl der Zuleitungen (20) sich zum Äußeren von jedem Halbleiterchip erstrecken, und wobei die Vielzahl der kleinen Vorrichtungen (19) eine nach der anderen längsseits angeordnet sind in einer Richtung, die senkrecht zu der Richtung ist, in der sich die Zuleitungen (20) erstrecken.
DE10306286A 2002-07-26 2003-02-14 Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens Ceased DE10306286A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/217694 2002-07-26
JP2002217694A JP4111767B2 (ja) 2002-07-26 2002-07-26 半導体装置の製造方法および小型素子の電気特性検査方法

Publications (1)

Publication Number Publication Date
DE10306286A1 true DE10306286A1 (de) 2004-02-12

Family

ID=30437653

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10306286A Ceased DE10306286A1 (de) 2002-07-26 2003-02-14 Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens

Country Status (6)

Country Link
US (1) US6836004B2 (de)
JP (1) JP4111767B2 (de)
KR (1) KR100538020B1 (de)
CN (1) CN1288736C (de)
DE (1) DE10306286A1 (de)
TW (1) TWI224850B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
US7271471B2 (en) * 2003-06-17 2007-09-18 Dai Nippon Printing Co., Ltd. Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
US7709943B2 (en) 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US20080265248A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
TW200921880A (en) 2007-11-12 2009-05-16 Orient Semiconductor Elect Ltd Lead frame structure and applications thereof
CN103855119A (zh) * 2012-12-07 2014-06-11 三垦电气株式会社 半导体模块、半导体装置及其制造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5539251A (en) * 1992-05-11 1996-07-23 Micron Technology, Inc. Tie bar over chip lead frame design
JPH06132464A (ja) 1992-10-15 1994-05-13 Fuji Xerox Co Ltd 半導体集積回路の組立方法
GB2285139B (en) 1993-11-25 1998-06-24 Motorola Inc Method for testing electronic devices attached to a leadframe
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP2806328B2 (ja) * 1995-10-31 1998-09-30 日本電気株式会社 樹脂封止型半導体装置およびその製造方法
JPH09129815A (ja) 1995-11-07 1997-05-16 Hitachi Ltd 半導体装置の製造方法およびその製造方法に用いるリードフレーム
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
US20040018663A1 (en) 2004-01-29
JP2004063616A (ja) 2004-02-26
KR20040010075A (ko) 2004-01-31
TWI224850B (en) 2004-12-01
CN1471149A (zh) 2004-01-28
JP4111767B2 (ja) 2008-07-02
TW200405537A (en) 2004-04-01
US6836004B2 (en) 2004-12-28
CN1288736C (zh) 2006-12-06
KR100538020B1 (ko) 2005-12-21

Similar Documents

Publication Publication Date Title
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE2858750C2 (de)
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE3146796A1 (de) "verkapselung fuer ein halbleiterchip mit integrierter schaltung"
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE10306286A1 (de) Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens
EP3048653A1 (de) Verfahren zur herstellung von stromsensoren
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE2303537A1 (de) Anschlusschiene und verfahren zu ihrer herstellung
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10084996B4 (de) Lottragender Körper zur Verwendung bei Lötvorgängen
DE10057412A1 (de) Halbleitergeräteeinkapselungsanordnung und Verfahren zu deren Hertellung
DE3721661A1 (de) Verbindungsband
DE102013200944A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102008000371B4 (de) Elektronische Steuereinheit und Verfahren, diese herzustellen
DE10356367B4 (de) Verfahren zur Herstellung eines Bauelements und Bauelement
DE10315246A1 (de) Halbleiter-Speichermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection