DE10228574B4 - Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms - Google Patents
Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms Download PDFInfo
- Publication number
- DE10228574B4 DE10228574B4 DE10228574A DE10228574A DE10228574B4 DE 10228574 B4 DE10228574 B4 DE 10228574B4 DE 10228574 A DE10228574 A DE 10228574A DE 10228574 A DE10228574 A DE 10228574A DE 10228574 B4 DE10228574 B4 DE 10228574B4
- Authority
- DE
- Germany
- Prior art keywords
- data stream
- data
- frame
- bits
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
a) Bereitstellen des digitalen Datenstroms (100), der aus mindestens einer Datenstromeinheit (108) besteht, wobei die Datenstromeinheit (108) umfasst:
a1) mindestens ein Rahmensynchronisierungswort (104), das K Rahmensynchronisierungsbits aufweist, und
a2) mindestens einen Datenblock (103), der N Datenbits (105) aufweist;
b) Empfangen des digitalen Datenstroms (100) in einer Datenstromempfangseinheit (203);
c) Erfassen der Rahmensynchronisierungsworte (104) aufeinanderfolgender Datenstromeinheiten (108) des digitalen Datenstroms (100) mittels einer Synchronisierungsbit-Erfassungseinheit (201);
d) Bestimmen des Datentakts (102) aus einem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsworte (104) des digitalen Datenstroms (100) in einer Datentaktbestimmungseinheit (202);
e) Ausgeben des Datentakts (102) in Abhängigkeit von dem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsbits (104) des digitalen Datenstroms (100), dadurch gekennzeichnet , dass ein...
Description
- Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Austausch digitaler Daten, und betrifft insbesondere ein Verfahren zum Übertragen eines digitalen Datenstroms, bei dem Informationen über einen Datentakt und über mindestens einen Datenrahmen des digitalen Datenstroms aus dem digitalen Datenstrom selbst wiedergewonnen werden.
- Herkömmliche Verfahren zum Übertragen eines digitalen Datenstroms erfordern für den Datenaustausch mindestens drei Leitungen pro Richtung, d.h. insgesamt mindestens sechs Leitungen, um den Datenstrom einschließlich einer Information über einen Datentakt und/oder den Anfang von Datenrahmen zu übertragen. In nachteiliger Weise erfordert eine hohe Anzahl von Leitungen die Bereitstellung von einer entsprechenden Anzahl von Anschlusseinheiten bzw. Anschlussstiften auf einem Layout eines Datenstromempfängers und/oder einer Datenstromübertragungseinheit. Zur zuverlässigen Datenübertragung ist es gemäß herkömmlicher Verfahren erforderlich, neben einer Dateneingangsleitung und einer Datenausgangsleitung auch mindestens eine weitere Leitung zur Zuführung des Datentakts bereitzustellen.
- Dieser Datentakt ist beispielsweise notwendig, um eine PLL zu synchronisieren, einen Datenstrom in Datenstromeinheiten bzw. Datenblöcken auszugeben und entsprechende Datenströme zuverlässig zu empfangen.
- Bei einer Übertragung eines digitalen Datenstroms wird der Datenstrom in sogenannte Datenstromeinheiten, bestehend aus mindestens einem Synchronisierungswort und einem Datenblock mit einer festgelegten Anzahl von Datenbits, aufgeteilt. Neben einer Bestimmung des Datentakts ist es in vielen Anwen dungsbereichen erforderlich, den Anfang von Datenrahmen und/oder den Anfang von Datenüberrahmen zu bestimmen. Hierfür sind nach herkömmlichen Verfahren zum Übertragen eines digitalen Datenstroms weitere Leitungen und damit verbunden entsprechende Anschlusseinheiten eines Datenstromempfängers/Datenstromüberträgers erforderlich. Dies erhöht in nachteiliger Weise die Anzahl der Anschlusseinheiten weiter.
- Die Druckschrift
US 2002/0078225 A1 beschreibt ein System und Verfahren zum Messen und Abtasten von Datenankunftsraten in einem asynchronen Netz, wobei eine bekannte und vorbestimmte Anzahl von Datenproben während einer vorbestimmten Zeitdauer gezählt werden. Dies liefert eine mittlere Ankunftsrate von Datenpaketen. - Desweiteren beschreibt die Druckschrift
DE 196 41 112 A1 ein Übertragungsverfahren in einem asynchronen Netz, wobei Daten als Synchronisierungs- und Nutzlastblöcken in Datenstromeinheiten übertragen werden und die Taktinformation am Bestimmungsort aus der Ankunftsrate der Einheiten gewonnen wird, jedoch kein Rahmenanfang erkannt wird. - Ein Übertragungssystem zur Übertragung eines rahmensynchronisierten Signals und Erkennung eines Rahmenanfang wird in der Druckschrift
DE 44 29 595 C1 beschrieben. - Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Übertragen eines digitalen Datenstroms bereitzustellen, bei dem die Nachteile des Standes der Technik vermieden werden, und welches insbesondere befähigt ist, eine Übertragung eines digitalen Datenstroms bei gleichzeitiger Rückgewinnung eines Datentakts und einer Information über einzelne Datenrahmen unter Verwendung von lediglich zwei Leitungen bereitstellt.
- Diese Aufgabe wird erfindungsgemäß durch ein im Patentanspruch 1 angegebenes Verfahren gelöst.
- Ferner wird die Aufgabe durch einen Datenstromempfänger mit den Merkmalen des Patentanspruchs 8 gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Ein wesentlicher Gedanke der Erfindung besteht darin, dass Informationen über den Datentakt und/oder über mindestens einen Datenüberrahmen in den zu übertragenden digitalen Datenstrom integriert werden. Somit ist es vorteilhaft, wenn die Informationen über einen Datentakt und mindestens einen Datenrahmen über die gleichen Leitungen zugeführt werden können, so dass eine minimale Anzahl von Leitungen, d.h. eine Dateneingangsleitung und eine Datenausgangsleitung erforderlich ist.
- Ein weiterer Vorteil der Erfindung besteht darin, dass das Layout von Datenstromempfängern/Datenstromübertragern durch eine geringere Anzahl von Anschlusseinheiten einfacher auslegbar wird.
- Weiterhin ist es vorteilhaft, dass das erfindungsgemäße Verfahren selbstsynchronisierend ist, d.h. eine externe Synchronisation über beispielsweise extern vorgegebene Takt- bzw. Synchronisierungssignale, welche u.U. über separate Leitungen zugeführt werden müssten, ist nicht erforderlich.
- Das erfindungsgemäße Verfahren zum Übertragen eines digitalen Datenstroms weist im Wesentlichen die folgenden Schritte auf:
-
- a) Bereitstellen des digitalen Datenstroms, der aus mindestens einer Datenstromeinheit besteht, wobei die Datenstromeinheit umfasst: a1) mindestens ein Rahmensynchronisierungswort, das K Rahmensynchronisierungsbits aufweist, und a2) mindestens einen Datenblock, der N Datenbits aufweist;
- b) Empfangen des digitalen Datenstroms in einer Datenstromempfangseinheit;
- c) Erfassen der Rahmensynchronisierungsworte aufeinanderfolgender Datenstromeinheiten des digitalen Datenstroms mittels einer Synchronisierungsbit-Erfassungseinheit;
- d) Bestimmen des Datentakts aus einem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsworte des digitalen Datenstroms in einer Datentaktbestimmungseinheit; und
- e) Geben des Datentakts in Abhängigkeit von dem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsbits des digitalen Datenstroms.
- Ferner weist der erfindungsgemäße Datenstromempfänger zum Empfangen und Verarbeiten eines digitalen Datenstroms im Wesentlichen auf:
-
- i) eine Datenstromempfangseinheit zum Empfangen des digitalen Datenstroms;
- ii) eine Synchronisierungsbit-Erfassungseinheit zur Erfassung von Rahmensynchronisierungsworten aufeinanderfolgender Datenblöcke des digitalen Datenstroms;
- iii) eine Datentaktbestimmungseinheit zur Bestimmung eines Datentakts aus einem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsworte des digitalen Datenstroms; und
- iv) eine Rahmenerfassungseinheit zur Erfassung eines Rahmenbeginns.
- Dabei wird erfindungsgemäß der Rahmenanfang eines Datenrahmens dann durch ein Rahmensynchronisierungswort festgelegt, wenn dem Rahmensynchronisierungswort eine spezifizierte Anzahl von Leerlaufbits, vorzugsweise mindestens M = N + K + 1 Leerlaufbits, vorangehen.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
- Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung stehen den N Datenbits jedes Datenblocks K = zwei Rahmensynchronisierungsbits voran, d.h. ein Rahmensynchronisierungswort wird durch zwei Rahmensynchronisierungsbits dargestellt.
- Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die zu übertragenden Nutzdaten in die N Datenbits einer Datenstromeinheit, die dem Synchronisierungswort der Datenstromeinheit folgen, eingebracht. Es ist zweckmäßig, dass für ein DSL3-Format und ähnliche Formate eine Anzahl von N = 32 Datenbits zur Übertragung der Nutzdaten bereitgestellt werden.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die mindestens M = N + K + 1 Leerlaufbits, die dem Rahmensynchronisierungswort vorausgehen, als logische Einsen "1" bereitgestellt, so dass nach einem Ablauf einer Anzahl von M Leerlaufbits in einer Synchronisierungsbit-Erfassungseinheit festgestellt werden kann, dass ein Rahmenanfang vorliegt.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind in dem Datenblock der ersten Datenstromeinheit jedes Datenrahmens Header-Daten enthalten, welche einen oder mehrere Überrahmenanfänge bezeichnen.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung enthalten die Header-Daten Überrahmensynchronisierungsbits, wobei die Überrahmensynchronisierungsbits jeweilige Überrahmenanfänge bezeichnen.
- Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung zeigen die in den Header-Daten enthaltenen Überrahmensynchronisierungsbits jeweils einen Anfang eines zugeordneten Überrahmens durch logische Nullen an.
- Der Datenstromempfänger gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung weist weiterhin eine Überrahmenerfassungseinheit zur Erfassung eines Überrahmenbeginns auf. Auf diese Weise kann der Beginn eines Überrahmens, d.h. ein Überrahmenanfang vorteilhaft aus dem Datenstromempfänger ausgegeben werden.
- Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist ein Schnittstellenmodul mit einem Datenstromempfänger zur Datenübertragung bereitgestellt, bei der Informationen über einen Datentakt und über mindestens einen Datenrahmen des digitalen Datenstroms aus dem digitalen Datenstrom selbst wiedergewonnen werden.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. In den Zeichnungen zeigen:
-
1 ein Blockbild, das die Anordnung einzelner Datenrahmen101a-101n in jeweiligen Überrahmen106a-106m veranschaulicht; -
2 ein Blockbild eines Datenstromempfängers gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; -
3 ein Ablaufdiagramm zur Erläuterung eines Empfangs des digitalen Datenstroms und der Rückgewinnung des Datentakts und/oder des Rahmenanfangs; und -
4 den Aufbau eines erfindungsgemäßen Datenrahmens. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
-
1 zeigt den prinzipiellen Aufbau eines digitalen Datenstroms, wobei der Datenstrom in Überrahmen106a-106m einerseits und Datenrahmen101a-101n andererseits unterteilt ist. Die Datenrahmen101a-101n weisen eine Struktur auf, wie sie untenstehend unter Bezugnahme auf4 beschrieben werden wird.1 dient lediglich als ein Beispiel zur Veranschaulichung einer möglichen Struktur eines digitalen Datenstroms100 , mittels eines Datenstromempfängers200 , untenstehend unter Bezugnahme auf2 beschrieben, empfangen wird. -
2 zeigt einen Datenstromempfänger200 zur Aufnahme des digitalen Datenstroms100 , wobei der Datenstromempfänger200 einerseits einen Datentakt102 und andererseits eine Information über einen Überrahmenanfang205 bzw. einen Rahmenanfang110 ausgibt. - Weiterhin ist es, obwohl dies in
2 nicht gezeigt ist, selbstverständlich möglich, den digitalen Datenstrom100 selbst wieder auszugeben, wodurch der Datenstromempfänger als ein Datenstromübertrager wirkt. Zur Erläuterung des erfindungsgemäßen Verfahrens zur Übertragung des digitalen Datenstroms100 ist es ausreichend, die Erzeugung der Information über den Datentakt102 , den Rahmenanfang110 und/oder den Überrahmenanfang205 zu veranschaulichen. Wie in2 gezeigt, wird der digitale Datenstrom100 in den Datenstromempfänger200 einer Datenstromempfangseinheit203 zugeführt. In der Datenstromempfangseinheit wird beispielsweise eine Signalverstärkung und eine Datenstromanalyse, welche zum Verständnis des erfindungsgemäßen Verfahrens nicht wesentlich sind, durchgeführt. - Der so aufbereitete digitale Datenstrom wird weiter einer Synchronisierungsbit-Erfassungseinheit
201 zugeführt. Die Synchronisierungsbit-Erfassungseinheit erfasst Rahmensynchronisierungsworte104 , die in jeder Datenstromeinheit108 neben einer Anzahl von N Datenbits enthalten sind. Im Allgemeinen besteht ein Datenblock103 aus N Datenbits, welche die Nutzdaten enthalten. Vorzugsweise ist das Rahmensynchronisierungswort104 , siehe auch4 , aus K = zwei Rahmensynchronisierungsbits aufgebaut. Der digitale Datenstrom100 wird anschließend, nach einem Durchlaufen der Synchronisierungsbit-Erfassungseinheit201 , einer Datentaktbestimmungseinheit202 zugeführt, welche den Datentakt an Hand eines zeitlichen Abstandes der aufeinanderfolgenden Rahmensynchronisierungsworte104 bzw. der aufeinanderfolgenden Synchronisierungsbits des digitalen Datenstroms100 bestimmt. Auf diese Weise wird ein Datentakt102 bestimmt, der aus dem Datenstromempfänger200 ausgegeben wird. - Weiterhin ist die Datentaktbestimmungseinheit
202 mit einer Rahmenerfassungseinheit206 verbunden, welche einen Beginn eines Rahmens, d.h. einen Rahmenanfang110 durch eine Erfassung einer spezifizierten Anzahl von Leerlaufbits detektiert. Hierbei wird ein Rahmenanfang110 des mindestens einen Datenrahmens101 dann durch ein Rahmensynchronisierungswort104 bzw. durch Synchronisierungsbits in der Datenstromeinheit108 festgelegt, wenn dem Rahmensynchronisierungswort104 mindestens M = N + K + 1 Leerlaufbits vorausgehen. In dem erfindungsgemäßen Ausführungsbeispiel werden die Leerlaufbits als logische Einsen "1" bereitgestellt. Ein so erfasster Rahmenanfang110 wird schließlich aus der Rahmenerfassungseinheit206 ausgegeben. - Weiterhin ist die Datentaktbestimmungseinheit
202 mit einer Überrahmenerfassungseinheit204 verbunden, welche den Beginn eines oder mehrerer Überrahmen106 ,106a-106m gemäß dem unter Bezugnahme auf4 untenstehend beschriebenen Verfahren festlegt. Aus der Überrahmenerfassungseinheit204 wird eine Information über den Beginn eines Überrahmens, d.h. einen Überrahmenanfang205 ausgegeben. -
4 zeigt die Struktur eines einzelnen Datenrahmens101 , welcher in dem digitalen Datenstrom100 enthalten ist, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Der Datenrahmen101 weist eine Datenrahmendauer107 auf, die zwischen einem Rahmenanfang110 und einem Rahmenende111 festgelegt ist. Typischerweise beträgt die Datenrahmendauer107 125 μs in einem DSL3-Format (DSL = Digital Subscriber Line). In dem DSL3-Format setzt sich eine Datenstromeinheit aus Rahmensynchronisierungswort104 , bestehend aus K = zwei Rahmensynchronisierungsbits und N = Datenbits zusammen. Wie obenstehend beschrieben, werden die Synchronisierungsbits zur Taktrückgewinnung, d.h. zu einer Bereitstellung des Datentakts102 eingesetzt, während die N = 32 übrigen Bits Datenbits sind, d.h. die N = 32 Bits enthalten die Nutzdaten. Ist der für einen 125 μs-Datenrahmen101 zu übertragende Datenblock vollständig, werden mittels des digitalen Datenstroms eine Reihe von Leerlaufbits übertragen. In dem bevorzugten Ausführungsbeispiel folgen als Leerlaufbits35 logische Einsen, welche signalisieren, dass das folgende Synchronisierungsbit104 , K = 2, einem Rahmenanfang110 entspricht. - Auf diese Weise ermittelt die im schematischen Blockbild der
2 gezeigte Rahmenerfassungseinheit206 den Rahmenanfang110 eines Datenrahmens101 . Weiterhin ist es gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung möglich, zusätzliche Informationen zu übertragen, da der erste N = 32-Datenblock103 der ersten Datenstromeinheit108 in einem Datenrahmen101 die Funktion eines "Headers" aufweist. In dem Header werden zusätzliche Daten übertragen, wobei in dem hier erläuterten Ausführungsbeispiel die Information über Mehrfach-/Überrahmen bereitgestellt wird. So legt, wie in4(c) dargestellt, nach einem Auftreten des Synchronisierungsworts104 ein erstes Überrahmensynchronisierungswort109a einen Beginn eines ersten Überrahmens106a fest, ein zweites Überrahmensynchronisierungswort109b den Beginn eines zweiten Überrahmens106b fest, und so weiter, bis hin zu dem Überrahmensynchronisierungswort109m , welches den Beginn eines Überrahmens106m festlegt. Auf diese Weise wird ein Überrahmenanfang205 , welcher in der Überrahmenerfassungseinheit204 , gezeigt in2 , bestimmt wird, festgelegt. - In dem bevorzugten Ausführungsbeispiel ist eine Anzahl von
2 bis48 Datenrahmen101a-101n in einem Überrahmen106a-106m enthalten. -
4(a) zeigt einen vollständigen Datenrahmen101 mit einer Datenrahmendauer107 , während4(b) eine Ausschnittsvergrößerung zur Verdeutlichung einer Anzahl von Leerlaufbits, die als logische Einsen bereitgestellt sind, zeigt. In4(d) ist jeweils ein Synchronisierungswort104 gezeigt, wobei das zweite Synchronisierungswort104 als ein Rahmenanfang110 eines Datenrahmens101 identifiziert wird.4(c) ist eine weitere Ausschnittsvergrößerung des in4(b) gezeigten Ausschnitts des digitalen Datenstroms100 , wobei der in4(c) gezeigte N = 32-Datenblock103 als ein Header bereitgestellt wird, der die oben beschriebenen Informationen über einen oder mehrere Überrahmenanfänge205 bereitstellt. - Der erfindungsgemäße Datenstromempfänger
200 bzw. Datenstromübertrager ist als eine Datenstromschnittstelle busfähig. - Unterschiedliche Einrichtungen können mit dieser Schnittstelle ihre Daten bit-, Byte- oder Rahmen-interleaved übertragen. Dabei wird der Header von allen Einrichtungen verwendet, während die Nutzdaten in dem oben beschriebenen Modus auf der Leitung vorhanden sind und von dem Datenstromempfänger
200 empfangen werden. Der erfasste Datentakt1O2 ist bezüglich einer unteren Grenze durch den Datenblock103 des Headers + 35 Einsen als Leerlaufbits begrenzt, während die obere Grenze nur durch die technologische Machbarkeit gegeben wird. - Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizier- bar.
- Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
Claims (10)
- Verfahren zum Übertragen eines digitalen Datenstroms (
100 ), bei dem Informationen über einen Datentakt (102 ) und über mindestens einen Datenrahmen (101 ) des digitalen Datenstroms (100 ) aus dem digitalen Datenstrom (100 ) wiedergewonnen werden, mit den Schritten: a) Bereitstellen des digitalen Datenstroms (100 ), der aus mindestens einer Datenstromeinheit (108 ) besteht, wobei die Datenstromeinheit (108 ) umfasst: a1) mindestens ein Rahmensynchronisierungswort (104 ), das K Rahmensynchronisierungsbits aufweist, und a2) mindestens einen Datenblock (103 ), der N Datenbits (105 ) aufweist; b) Empfangen des digitalen Datenstroms (100 ) in einer Datenstromempfangseinheit (203 ); c) Erfassen der Rahmensynchronisierungsworte (104 ) aufeinanderfolgender Datenstromeinheiten (108 ) des digitalen Datenstroms (100 ) mittels einer Synchronisierungsbit-Erfassungseinheit (201 ); d) Bestimmen des Datentakts (102 ) aus einem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsworte (104 ) des digitalen Datenstroms (100 ) in einer Datentaktbestimmungseinheit (202 ); e) Ausgeben des Datentakts (102 ) in Abhängigkeit von dem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsbits (104 ) des digitalen Datenstroms (100 ), dadurch gekennzeichnet , dass ein Rahmenanfang (110 ) des mindestens einen Datenrahmens (101 ) dann durch ein Rahmensynchronisierungswort (104 ) fest gelegt wird, wenn dem Rahmensynchronisierungswort (104 ) mindestens M = N + K + 1 Leerlaufbits vorausgehen. - Verfahren nach Anspruch 1, daduch gekennzeichnet, dass den N Datenbits jedes Datenblocks (
103 ) K = 2 Rahmensynchronisierungsbits voranstehen. - Verfahren nach Anspruch 2, daduch gekennzeichnet, dass der mindestens eine Datenblock (
103 ) N = 32 Datenbits aufweist. - Verfahren nach Anspruch 1, daduch gekennzeichnet, dass die mindestens M = N + K + 1 Leerlaufbits, die dem Rahmensynchronisierungswort (
104 ) vorausgehen, als logische Einsen „1" bereitgestellt werden. - Verfahren nach Anspruch 1, daduch gekennzeichnet, dass der erste Datenblock (
103 ) jedes Datenrahmens (101 ) Header-Daten aufweist. - Verfahren nach Anspruch 5, daduch gekennzeichnet, dass die Header-Daten Überrahmensynchronisierungsbits (
109a- 109m ) enthalten. - Verfahren nach Anspruch 6, daduch gekennzeichnet, dass die in den Header-Daten enthaltenen Überrahmensynchronisierungsbits (
109a-109m ) jeweils einen Anfang eines zugeordneten Überrahmens (106a-106m ) durch logische Nullen (0 ) anzeigen. - Datenstromempfänger (
200 ) zum Empfangen und Verarbeiten eines digitalen Datenstroms (100 ), der aus mindestens einer Datenstromeinheit (108 ) gebildet ist, wobei die Datenstromeinheit (108 ) umfasst: a1) mindestens ein Rahmensynchronisierungswort (104 ), das K Rahmensynchronisierungsbits aufweist, und a2) mindestens einen Datenblock (103 ), der N Datenbits (105 ) aufweist, und der Datenstromempfänger (200 ) umfasst: b) eine Datenstromempfangseinheit (203 ) zum Empfangen des digitalen Datenstroms (100 ); c) eine Synchronisierungsbit-Erfassungseinheit (201 ) zur Erfassung der Rahmensynchronisierungsworte (104 ) aufeinanderfolgender Datenblöcke (103 ) des digitalen Datenstroms (100 ); d) eine Datentaktbestimmungseinheit (202 ) zur Bestimmung eines Datentakts (102 ) aus einem zeitlichen Abstand der aufeinanderfolgenden Rahmensynchronisierungsworte (104 ) des digitalen Datenstroms (100 ); und e) eine Rahmenerfassungseinheit (206 ) zur Erfassung eines Rahmenbeginns (110 ), wenn dem Rahmensynchronisierungswort (104 ) mindestens M = N + K + 1 Leerlaufbits vorangehen. - Datenstromempfänger (
200 ) nach Anspruch 8, daduch gekennzeichnet, dass der Datenstromempfänger (200 ) weiter eine Überrahmenerfassungseinheit (204 ) zur Erfassung eines Überrahmenbeginns (205 ) aufweist. - Schnittstellenmodul mit einem Datenstromempfänger (
200 ) nach Anspruch 9 zur Datenübertragung, bei der Informationen über einen Datentakt (102 ) und über mindestens einen Datenrahmen (101 ) des digitalen Datenstroms (100 ) aus dem digitalen Datenstrom (100 ) wiedergewonnen werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10228574A DE10228574B4 (de) | 2002-06-26 | 2002-06-26 | Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms |
US10/603,123 US7324560B2 (en) | 2002-06-26 | 2003-06-24 | Recovering clock and frame information from data stream |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10228574A DE10228574B4 (de) | 2002-06-26 | 2002-06-26 | Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10228574A1 DE10228574A1 (de) | 2004-01-22 |
DE10228574B4 true DE10228574B4 (de) | 2004-06-17 |
Family
ID=29761439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10228574A Expired - Lifetime DE10228574B4 (de) | 2002-06-26 | 2002-06-26 | Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms |
Country Status (2)
Country | Link |
---|---|
US (1) | US7324560B2 (de) |
DE (1) | DE10228574B4 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4429595C1 (de) * | 1994-08-20 | 1995-06-29 | Philips Patentverwaltung | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals |
DE19641112A1 (de) * | 1995-10-10 | 1997-04-17 | Mitel Corp | Endweise Taktrückgewinnung für ATM-Netzwerke |
US20020078225A1 (en) * | 2000-08-30 | 2002-06-20 | Pines Philip J. | System and method for measuring sample arrival rates on an asynchronous transport network |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383322A (en) * | 1980-05-02 | 1983-05-10 | Harris Corporation | Combined use of PN sequence for data scrambling and frame synchronization in digital communication systems |
US4544962A (en) * | 1981-07-06 | 1985-10-01 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for processing binary data |
US7423983B1 (en) * | 1999-09-20 | 2008-09-09 | Broadcom Corporation | Voice and data exchange over a packet based network |
-
2002
- 2002-06-26 DE DE10228574A patent/DE10228574B4/de not_active Expired - Lifetime
-
2003
- 2003-06-24 US US10/603,123 patent/US7324560B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4429595C1 (de) * | 1994-08-20 | 1995-06-29 | Philips Patentverwaltung | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals |
DE19641112A1 (de) * | 1995-10-10 | 1997-04-17 | Mitel Corp | Endweise Taktrückgewinnung für ATM-Netzwerke |
US20020078225A1 (en) * | 2000-08-30 | 2002-06-20 | Pines Philip J. | System and method for measuring sample arrival rates on an asynchronous transport network |
Also Published As
Publication number | Publication date |
---|---|
US20040057399A1 (en) | 2004-03-25 |
US7324560B2 (en) | 2008-01-29 |
DE10228574A1 (de) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4307449C2 (de) | Verfahren und Schaltung zur Resynchronisation einer synchronen seriellen Schnittstelle | |
DE3333379C2 (de) | ||
DE2838757A1 (de) | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen | |
EP0234386A1 (de) | Rahmendekodierung | |
EP0701342B1 (de) | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals | |
DE69631852T2 (de) | Synchronisierschaltung für ein Kompression/Expansionssystem eines digitalen Audiosignals | |
DE69730302T2 (de) | Datenübertragungsrahmen und Verfahren und Einrichtung, um einen solchen Rahmen zu senden oder zu empfangen | |
EP0705507B1 (de) | Verfahren zum umsetzen digitaler datenströme mit atm-zellenstruktur | |
DE69936734T2 (de) | Kommunikationssystem und zugehörige ausrichtungsverfahren | |
DE60130594T2 (de) | SDH Testvorrichtung und SDH Testverfahren | |
DE2753999C3 (de) | Digitales Zeitmultiplex-Übertragungssystem | |
DE10228574B4 (de) | Verfahren zum Übertragen eines digitalen Datenstroms und Datenstromempfänger zum Empfangen des digitalen Datenstroms | |
DE3212450A1 (de) | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung | |
DE3616556C2 (de) | Schaltungsanordnung zum ermitteln des synchronzustandes einer datenuebertragungsanlage | |
DE3346806C2 (de) | ||
DE19821783B4 (de) | Kommunikationssteuervorrichtung | |
DE19802365C2 (de) | Übertragungsverfahren und Übertragungssystem | |
DE4038561A1 (de) | Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu | |
DE3400588C2 (de) | ||
DE4105468C2 (de) | Verfahren und Schaltungsanordnung zum Übertragen von asynchronen Datensignalen über eine 2-Draht-Übertragungsleitung | |
DE60006452T2 (de) | Videosignal/Netzwerk-Interface | |
DE10085335B4 (de) | Dynamische Paritätsinversion für I/O-Verbindungen | |
EP0461445A2 (de) | Verfahren zur Fernübertragung hoher Datenraten über eine Mehrzahl von Kanälen niedriger Datenraten | |
DE602004005658T2 (de) | Schnell verriegelnde Takt- und Datenrückgewinnungseinheit | |
DE19916631C2 (de) | Verfahren und Vorrichtung zum Auffinden einer regelmäßig wiederkehrenden, vordefinierten Bitfolge in einem seriellen Datenstrom |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE |
|
R071 | Expiry of right |