DE10217935A1 - Halbleiterbauteil - Google Patents

Halbleiterbauteil

Info

Publication number
DE10217935A1
DE10217935A1 DE10217935A DE10217935A DE10217935A1 DE 10217935 A1 DE10217935 A1 DE 10217935A1 DE 10217935 A DE10217935 A DE 10217935A DE 10217935 A DE10217935 A DE 10217935A DE 10217935 A1 DE10217935 A1 DE 10217935A1
Authority
DE
Germany
Prior art keywords
region
voltage
pot
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10217935A
Other languages
English (en)
Other versions
DE10217935B4 (de
Inventor
Akio Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10217935A1 publication Critical patent/DE10217935A1/de
Application granted granted Critical
Publication of DE10217935B4 publication Critical patent/DE10217935B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauteil beschrieben, das dazu dient, an einem Stromversorgungsanschluß eines Leistungs-ICs, an den eine hohe Spannung angelegt wird, eine Schutzdiode mit hoher Durchbruchspannung zu bilden und so elektrostatische Durchbrüche und elektrisches Rauschen abzuleiten, wobei für die zusätzliche Schutzdiode kein zusätzlicher Herstellungsprozeß erforderlich sein soll. Zu diesem Zweck weist das Bauteil in einem p-leitenden Halbleitersubstrat 11 einen n-leitenden Topfbereich 12 auf, der eine elektrische Verbindung zu einem Stromversorgungsanschluß hat. Im Topfbereich 12 ist ein n-leitender Kanalstopperbereich 13 gebildet und außerhalb des Topfbereichs 12 ist ein p-leitender Substratabnahmebereich 14 gebildet. Der Topfbereich 12 und das Substrat 11 bilden eine parasitäre Diode 3, und der Abstand zwischen dem Substratabnahmebereich 14 und dem Kanalstopperbereich 13 ist so eingestellt, daß die Durchbruchspannung dieser parasitären Diode 3 mindestens gleich der Nennspannung und höchstens gleich der Durchbruchspannung eines im Topfbereich 12 gebildeten Hochspannungs-PMOSFETs ist. Folglich liegt die Durchbruchspannung der parasitären Diode 3 zwischen der Nennspannung des Bauteils und der Durchbruchspannung dieses PMOSFETs.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauteil, das ein Hochspannungs-Halbleiter­ bauelement enthält.
Da die Stromspeisungsanschlüsse eines IC im allgemeinen eine niedrige Impedanz haben müssen, können sie nicht mit einem Schutzwiderstand ausgestattet werden, der bei elektrostatischen Durchbrüchen oder elektrischem Rauschen schützend in Funktion tritt. Man hat deshalb eine Schutzdiode vorgesehen, die zur Vermeidung von elektrostatischen Durchbrüchen oder zur Handhabung von Rauschzuständen Ladungen zu einem Substrat ableitet. Auch Leistungs-ICs bedienen sich dieser allgemeinen Konstruktion.
Im Fall eines Leistungs-ICs ergibt sich jedoch das Problem, daß eine Schutzdiode mit hoher Durchbruchspannung speziell hergestellt werden muß, da der Stromanschluß des Leistungs-ICs an sich schon unter hoher Spannung steht, z. B. von einigen zig Volt.
Durch die Erfindung soll dieses Problem gelöst werden und soll ein Halbleiterbauteil mit einer Konstruktion geschaffen werden, die eine Schutzdiode mit einer hohen Durchbruch­ spannung an der Stromspeiseklemme eines Leistungs-ICs bildet, an den eine hohe Spannung angelegt wird, zum Behandeln von elektrostatischen Durchbrüchen und elektrischem Rauschen ohne das Erfordernis eines zusätzlichen Herstellungsprozesses.
Um das dargelegte Problem zu lösen, umfaßt das erfindungsgemäße Halbleiterbauteil einen Topfbereich eines zweiten Leitfähigkeitstyps, der in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildet ist und eine elektrische Verbindung zu einem Strom­ versorgungsanschluß herstellt. Das erfindungsgemäße Halbleiterbauteil umfaßt außerdem einen Kanalstopperbereich des zweiten Leitfähigkeitstyps, der im Topfbereich gebildet ist, und einen Substratabnahmebereich des ersten Leitfähigkeitstyps, der außerhalb des Topfbereichs gebildet ist. Der Abstand zwischen dem Substratabnahmebereich und dem Kanalstopperbereich wird so eingestellt, daß die Durchbruchspannung einer durch den Topfbereich und das Substrat gebildeten parasitären Diode nicht niedriger ist als die Nennspannung des Halbleiterbauteils und nicht höher ist als die Durchbruchspannung einer innerhalb des Topfbereichs als Element gebildeten Hochspannungs-Halbleiter­ struktur. Hierdurch kann die parasitäre Diode als die Schutzdiode ausgenützt werden.
Gemäß der Erfindung weist der Kanalstopperbereich, der im Topfbereich gebildet ist, vom außerhalb des Topfbereichs gebildeten Substratabnahmebereich einen solchen Abstand auf, daß die Durchbruchspannung der durch den Topfbereich und das Substrat gebildeten parasitären Diode nicht niedriger ist als die Nennspannung und nicht höher ist als die Durchbruchspannung der Hochspannungs-Halbleiterstruktur, die als Element innerhalb des Topfbereichs gebildet ist. Folglich liegt die Durchbruchspannung der durch den Topfbereich und das Substrat gebildeten parasitären Diode zwischen der Nennspannung des Halbleiterbauteil und der Durchbruchspannung jener Hochspannungs-Halbleiter­ struktur.
Im folgenden werden Aspekte einiger bevorzugter Ausführungsbeispiele der Erfindung im einzelnen unter Bezugnahme auf die Zeichnung beschrieben. Wenn auch die folgende Beschreibung auf den Fall Bezug nimmt, daß es sich beim ersten Leitfähigkeitstyp um eine p-Leitfähigkeit und beim zweiten Leitfähigkeitstyp um eine n-Leitfähigkeit handelt, ist die Erfindung auch auf den Fall anwendbar, daß der erste Leitfähigkeitstyp eine n- Leitfähigkeit und der zweite Leitfähigkeitstyp eine p-Leitfähigkeit ist.
Es zeigen:
Fig. 1 eine Draufsicht auf den wesentlichen Teil eines Halbleiterbauteils gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 einen Querschnitt durch das Bauelement von Fig. 1 in einer Ebene A-A in Fig. 1;
Fig. 3 einen dem Halbleiterbauteil gemäß der ersten Ausführungsform entsprechenden Schaltplan;
Fig. 4 die Darstellung von Äquipotentiallinien im Bereich zwischen einem Kanalstopper­ bereich und einem Substratabnahmebereich bei der ersten Ausführungsform;
Fig. 5 eine grafische Darstellung der Beziehung zwischen der Durchbruchspannung und dem Abstand zwischen dem Kanalstopperbereich und dem Substratabnahme­ bereich im Halbleiterbauteil von Fig. 4;
Fig. 6 einen Querschnitt durch den wesentlichen Teil der ersten Ausführungsform mit einer Veränderung;
Fig. 7 einen Querschnitt durch den wesentlichen Teil eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 8 einen dem Halbleiterbauteil gemäß der zweiten Ausführungsform entsprechen­ den Schaltplan.
Fig. 1 zeigt in Draufsicht den wesentlichen Teil einer ersten Ausführungsform eines erfindungsgemäßen Halbleiterbauteils, und Fig. 2 einen Querschnitt in einer Ebene A-A in Fig. 1. In den Fig. 1 und 2 ist durch eine Strich-Zweipunkt-Linie eine Steuerelektrode dargestellt, und ein Isolator, ein Kontaktteil und andere Elektroden sind in Fig. 1 weggelassen und in Fig. 2 durch Strich-Zweipunkt-Linien dargestellt. Fig. 3 zeigt das erste Ausführungsbeispiel nach den Fig. 1 und 2 als Schaltplan. Das Halbleiterbauteil besteht aus einem integrierten Schaltkreis und umfaßt einen Hochspannungs-PMOSFET 1, der an eine Stromversorgungsleitung 2 angeschlossen ist, und eine der gegebenenfalls erforderlichen Spannungsableitung von der Leitung 2 dienende parasitäre Diode 3. Der Aufbau ist im einzelnen der folgende:
In einem Hauptoberflächenbereich eines Substrats 11 eines p-leitenden Halbleiters ist ein Topfbereich 12 eines n-leitenden Halbleiters gebildet. Im Topfbereich 12 ist in und entlang seinem Randbereich ein n-leitender Kanalstopperbereich 13 gebildet, der eine höhere Verunreinigungskonzentration hat als der Topfbereich 12. Im außerhalb des Topfbereichs 12 liegenden Teil der Oberfläche des Substrats 11 ist gegenüber vom Kanalstopperbereich 13 ein p-leitender Substratabnahmebereich 14 gebildet, der eine höhere Verunreinigungskonzentration hat als das Substrat 11.
Innerhalb des Kanalstopperbereichs 13 ist ein p-leitender Offset-Abflußbereich 15 gebildet, innerhalb dieses Offset-Abflußbereichs 15 ist ein p-leitender Abflußbereich 16 gebildet und ein wenig beabstandet vom Offset-Abflußbereich 15 ist innerhalb der Box des Kanalstopperbereichs 13 ein p-leitender Quellenbereich 17 gebildet. Auf der Oberflä­ che zwischen dem Offset-Abflußbereich 15 und dem Quellenbereich 17 ist ein Steuerelektroden-Isolierfilm 18, und auf diesem eine Steuerelektrode 19 angeordnet. Auf der Oberfläche des Offset-Abflußbereichs 15 ist zum Reduzieren der Konzentration des elektrischen Felds ein LOCOS-Film 20 aufgebracht, worunter ein dicker Oxidfilm ver­ standen wird.
Über Kontaktteile, die ein Zwischenschicht-Dielektrikum 21 durchsetzen, stellt der Kanalstopperbereich 13 eine elektrische Verbindung zu einer ersten Metallelektrode 22 her und der Substratabnahmebereich 14 eine Verbindung zu einer zweiten Metallelek­ trode 23 her. Die erste Metallelektrode 22 ist gleichzeitig eine Quellenelektrode und stellt eine elektrische Verbindung zum Quellenbereich 17 her. Der Abflußbereich 16 stellt eine Verbindung zu einer Abflußelektrode 24 her, und zwar über einen Kontaktteil, der den LOCOS-Film 20 und das Zwischenschicht-Dielektrikum 21 durchsetzt.
Die beschriebene Struktur bildet den Hochspannungs-PMOSFET 1. Wie in Fig. 3 dar­ gestellt ist, stellt die erste Metallelektrode 22 oder eine sonstige Quellenelektrode, die den Quellenanschluß des Hochspannungs-PMOSFETs 1 der beschriebenen Struktur darstellt, über die Stromversorgungsleitung 2 eine Verbindung zu einem in der Figur nicht dargestellten Stromversorgungsanschluß her. Folglich hat also der Topfbereich 12 über die Stromversorgungsleitung 2 Verbindung zum in der Zeichnung nicht dargestellten Stromversorgungsanschluß. Da die zweite Metallelektrode 23 mit Masse verbunden bzw. geerdet ist, wird zwischen dem Topfbereich 12 und dem Substrat 11 die parasitäre Diode 3 gebildet, in der das Substrat 11 die Anode und der Topfbereich 12 die Kathode ist. Die Abflußelektrode 24, die den Abflußanschluß darstellt, stellt eine passende Verbindung zu einer Last 4 und zu einem in der Zeichnung nicht dargestellten internen Schaltkreis her. Die Steuerelektrode 19, die einen Steuerelektrodenanschluß darstellt, hat passende Verbindungen zu einer Stromversorgungs-Steuerschaltung und zu anderen in der Zeichnung nicht dargestellten Schaltungen.
Der Abstand zwischen dem Substratabnahmebereich 14 und dem Kanalstopperbereich 13 ist so eingestellt, daß die Durchbruchspannung der parasitären Diode 3 nicht niedriger ist als die Nennspannung und nicht höher ist als die Durchbruchspannung des Hochspannungs-PMOSFETs 1. Hat beispielsweise der PMOSFET 1 eine Durchbruch­ spannung von 70 V, so kann der Abstand des Substratabnahmebereichs 14 vom Topf­ bereich 12 auf 6 µm als Maskengröße eingestellt werden und ist die Untergröße des Kanalstopperbereichs 13 von der Grenze des Topfbereichs 12, die den Topfbereichrand darstellt, vorzugsweise erniedrigt auf 2 µm. Diese Dimensionierungen ergeben eine Durchbruchspannung zwischen dem Topfbereich 12 und dem Substrat 11 von 60 V, was niedriger ist als die Durchbruchspannung des PMOSFETs 1, die 70 V beträgt. Tritt also am Stromversorgungsanschluß eine positive Elektrostatik- oder Rausch Vorbelastungs­ spannung auf, so tritt der Durchbruch zwischen dem Topfbereich 12 und dem Substrat 11 ein und es werden Ladungen absorbiert. Es ist klar, daß die Durchbruchspannung der parasitären Diode 3 nicht niedriger sein darf als die Nennspannung.
Ist beispielsweise die Nennspannung der Stromversorgung 30 V, so kann der Abstand zwischen dem Substratabnahmebereich 14 und dem Topfbereich 12 2 µm Maskengröße sein und kann die Untergröße des Kanalstopperbereichs 13 von der Grenzlinie des Topfbereichs 12 null µm Maskengröße betragen. Diese Dimensionierungen stellen die Durchbruchspannung zwischen dem Topfbereich 12 und dem Substrat 11 auf 35 V ein. Dieser Wert entspricht dem Minimumwert, der die Stromversorgungsspannung von 30 V noch sicherstellt und dabei auch noch eine Streuung berücksichtigt.
Es kann also eine periphere Durchbruchspannung des PMOSFETs 1 mit den Abständen zwischen dem Substratabnahmebereich 14, dem Topfbereich 12 und dem Kanalstopper­ bereich 13 eingestellt werden, indem die Substratoberfläche mit einem Durchbruchspunkt versehen wird. Die periphere Durchbruchspannung des PMOSFETs 1 kann entsprechend der Nennversorgungsspannung optimiert werden. Fig. 4 zeigt die Äquipotentiallinien im Bereich zwischen dem Kanalstopperbereich 13 und dem Substratabnahmebereich 14. Fig. 5 zeigt als grafische Darstellung die Beziehung zwischen der Durchbruchspannung und dem Abstand zwischen dem n+-Kanalstopperbereich und dem p+-Substratabnahmebereich in der in Fig. 4 dargestellten Halbleiterschicht.
Gemäß der hier beschriebenen Ausführungsform der Erfindung hat der Kanalstopper­ bereich 13 vom Substratabnahmebereich 14 einen solchen Abstand, daß die Durchbruch­ spannung der parasitären Diode 3, die durch den Topfbereich 12 und das Substrat 11 gebildet wird, zwischen der Nennspannung des Bauteils und der Durchbruchspannung des PMOSFETs 1 liegt. Folglich ist die Durchbruchspannung der parasitären Diode 3 mindestens gleich der Nennspannung und höchstens gleich der Durchbruchspannung des PMOSFETs 1. Wenn eine elektrostatische Spannung oder ein elektrisches Rauschen an die Stromversorgungsklemme gelangt, tritt ein Durchbruch zwischen dem Topfbereich 12 und dem Substrat 11 ein und die Ladungen werden absorbiert. Schädigungen im PMOSFET 1, in einem mit dem PMOSFET 1 verbundenen Bauteil oder in einer sonstigen mit dem Stromversorgungsanschluß verbundenen Vorrichtung werden also vermieden.
Der beschriebene erste Aspekt der Ausführungsform verwendet die parasitäre Diode 3 als Schutzdurchbruchdiode. Es werden hierbei kein zusätzlicher Herstellungsprozeß und keine zusätzliche Diode benötigt.
Bei einem konventionellen Halbleiterbauteil ist die Durchbruchspannung der Peripherie eines Hochspannungs-POSFETs, nämlich die Durchbruchspannung der parasitären Diode, die durch den Topfbereich und das Substrat gebildet wird, höher als die Durchbruch­ spannung des PMOSFETs. Im Gegensatz hierzu ist nach der ersten Ausführungsform der Erfindung die Durchbruchspannung der parasitären Diode 3 niedriger als die Durchbruch­ spannung des Hochspannungs-PMOSFETs 1, was durch Reduzieren des Abstands zwischen dem Kanalstopperbereich 13 und dem Substratabnahmebereich 14 im Vergleich zu diesem Abstand beim Element nach dem Stand der Technik erreicht wird. Als Ergebnis kann die Größe des Hochspannungs-PMOSFETs erniedrigt und somit auch die Größe des Chips, der den PMOSFET trägt, reduziert werden.
In Fig. 6 ist eine Hochspannungs-Halbleiterstruktur dargestellt, bei der zusätzlich zur Struktur des PMOSFETs 1 von Fig. 2 im Topfbereich 12 ein n-leitender Basisbereich 25 enthalten ist, der den Quellenbereich 17 umgibt. Die resultierende Struktur kann ein PDMOS sein.
Fig. 7 stellt einen in der Darstellung den Fig. 2 und 6 entsprechenden Querschnitt durch den wesentlichen Teil eines Halbleiterbauteils gemäß einer zweiten erfindungsgemäßen Ausführungsform dar, wobei ein Isolierfilm, ein Kontaktstück und Elektroden durch Strich-Zweipunkt-Linien dargestellt sind. In Fig. 8 ist der schematische Schaltplan der Konstitution des Halbleiterbauteils gemäß der zweiten erfindungsgemäßen Ausführungs­ form dargestellt. Das Halbleiterbauteil umfaßt einen npn-Transistor 40 und eine parasitä­ re Diode 50.
In einem Teil der Hauptfläche eines Substrats 51 aus p-leitendem Halbleitermaterial ist ein n-leitender Topfbereich 52, der einen Kollektorbereich bildet, ausgebildet. Im Umfangsteil innerhalb des Topfbereichs 52 ist ein n-leitender Kanalstopperbereich 53 gebildet, der auch als Kollektorabnahmebereich wirkt und der eine höhere Verunreini­ gungskonzentration hat als der Topfbereich 52. Im Umfangsteil des Substrats 51 au­ ßerhalb des Topfbereichs 52 ist ein p-leitender Substratabnahmebereich 54 gebildet, der eine höhere Verunreinigungskonzentration aufweist als das Substrat 51; er liegt, vergleichbar der Anordnung von Fig. 1, hinsichtlich des Rands des Topfbereichs 52 dem Kanalstopperbereich 53 gegenüber.
Innerhalb der Box des Kanalstopperbereichs 53 ist ein p-leitender Basisbereich 55 gebildet, und im Basisbereich 55 ist ein n-leitender Emitterbereich 56 gebildet. Mit Abstand zum Emitterbereich 56 ist im Basisbereich 55 ein p-leitender Basisabnahme­ bereich 57 gebildet. Ein LOCOS-Film 60, also ein dicker Oxidfilm, ist zur Reduzierung der Konzentration des elektrischen Felds auf der Oberfläche des Basisbereichs 55 ausgebildet.
Über Kontaktteile, die durch ein Zwischenschicht-Dielektrikum 61 hindurchdringen, haben der Kanalstopperbereich 53 eine elektrische Verbindung zu einer ersten Metallelek­ trode 62 und der Substratabnahmebereich 54 eine elektrische Verbindung zu einer zweiten Metallelektrode 63. Die erste Metallelektrode 62 ist gleichzeitig die Kollektorelek­ trode. Der Emitterbereich 56 und der Basis-Abnahmebereich 57 haben elektrische Verbindung zu einer Emitterelektrode 64 bzw zu einer Basiselektrode 65 über Kontakt­ teile, die den LOCOS-Film 60 und das Zwischenschicht-Dielektrikum 61 durchdringen.
Wie in Fig. 8 gezeigt ist, hat die erste Metallelektrode 62 oder eine Kollektorelektrode, die den Kollektoranschluß des Hochspannungs-npn-Transistors 40 darstellt und die oben beschriebene Struktur aufweist, Verbindung zu einem in der Zeichnung nicht dargestell­ ten Stromversorgungsanschluß über die Stromversorgungsleitung 2. Folglich hat der Topfbereich 52 über die Stromversorgungsleitung 2 Verbindung zum in der Zeichnung nicht dargestellten Stromversorgungsanschluß. Da die zweite Metallelektrode 63 an Masse liegt, ist zwischen dem Topfbereich 52 und dem Substrat 51 die parasitäre Diode 50 gebildet, in der das Substrat 51 die Anode und der Topfbereich 52 die Kathode ist. Die Emitterelektrode 64, die den Emitteranschluß darstellt, hat passende Verbindung zur Last 4 und zu einem internen Schaltkreis, der in der Figur nicht dargestellt ist. Die Basiselek­ trode 65, die den Basisanschluß darstellt, hat passende Verbindung zu einer Stromlieferungs-Steuerschaltung und zu anderen Schaltungen, die in der Zeichnung nicht dargestellt sind.
Der Abstand zwischen dem Substratabnahmebereich 54 und dem Kanalstopperbereich 53 ist so eingestellt, daß die Durchbruchspannung der parasitären Diode 50 nicht niedriger ist als die Nennspannung und nicht höher ist als die Durchbruchspannung des npn-Transistors 40. Wenn beispielsweise die Durchbruchspannung zwischen dem Emitter und dem Kollektor des npn-Transistors 40 einen Wert von 30 V hat, so ist der Abstand zwischen dem Substratabnahmebereich 54 und dem Topfbereich 52 auf 2 µm als Maskengröße einzustellen, und die Untergröße des Kanalstopperbereichs 53 von der Grenzlinie des Topfbereichs 52, die der Topfrand ist, kann null µm Maskengröße betragen. Diese Dimensionierungen ergeben sich, wenn die Durchbruchspannung zwischen dem Topfbereich 52 und dem Substrat 51 einen Wert von 25 V haben soll, was niedriger ist als die Durchbruchspannung 30 V des npn-Transistors 40. Tritt also eine positive Vorspannung aufgrund von Elektrostatik oder von elektrischem Rauschen am Stromversorgungsanschluß auf, so erfolgt ein Durchbruch zwischen dem Topfbereich 52 und dem Substrat 51 und die Ladungen werden absorbiert. Die Durchbruchspannung der parasitären Diode 50 ist jedenfalls nicht niedriger als die Nennspannung.
Gemäß dieser beschriebenen zweiten erfindungsgemäßen Ausführungsform liegt der Kanalstopperbereich 53 vom Substratabnahmebereich 54 um einen solchen Abstand entfernt, daß die Durchbruchspannung der durch den Topfbereich 52 und das Substrat 51 gebildeten parasitären Diode zwischen der Nennspannung und der Durchbruch­ spannung des npn-Transistors 40 ist. Folglich ist die Durchbruchspannung der parasitären Diode 50 nicht niedriger als die Nennspannung und nicht höher als die Durchbruch­ spannung des npn-Transistors. Wenn an den Stromversorgungsanschluß eine hohe elektrostatische Spannung oder ein Rauschen gelangt, tritt der Durchbruch zwischen dem Topfbereich 52 und dem Substrat 51 ein und die Ladungen werden abgeleitet. Be­ schädigungen des npn-Transistors, eines mit dem npn-Transistor verbundenen Bauteils oder einer anderen mit dem Stromversorgungsanschluß verbundenen Vorrichtung werden also vermieden.
Die beschriebene zweite Ausführungsform verwendet die parasitäre Diode 50 als eine Schutz-Durchbruchdiode. Ein zusätzlicher Herstellungsprozeß oder eine zusätzliche Diode werden für diesen Zweck also nicht benötigt.
Bei den Halbleiterbauteilen nach dem Stand der Technik ist die Durchbruchspannung an der Peripherie eines npn-Hochspannungstransistors, also die Durchbruchspannung der durch einen Topfbereich und ein Substrat gebildeten parasitären Diode, höher als die Durchbruchspannung des npn-Transistors. Im Gegensatz hierzu ist bei der zweiten erfindungsgemäßen Ausführungsform die Durchbruchspannung der parasitären Diode 50 niedriger als die Durchbruchspannung des npn-Hochspannungstransistors 40; dieses Resultat ergibt sich durch die Reduktion des Abstands zwischen dem Kanalstopperbereich 53 und dem Substratabnahmebereich 54 im Vergleich zu diesem Abstand beim Stand der Technik. Als Ergebnis kann der Hochspannungs-npn-Transistor kleiner gebaut werden und somit ist auch die Baugröße des den npn-Transistor umfassenden Chips reduziert.
Bei den beschriebenen Ausführungsbeispielen können die spezifischen Entwürfe variiert werden. Die numerischen Werte der Durchbruchspannung und die Dimensionen bei den Ausführungsbeispielen sind nur beispielhaft und die Erfindung soll nicht auf diese Werte beschränkt sein.
Die Erfindung ist also gekennzeichnet durch das Verhältnis bestimmter Durchbruch­ spannungen und der Nennspannung des Bauteils zueinander, und diese Durchbruch­ spannungen sind wiederum das Ergebnis der Dimensionierung bestimmter Abstände von Dotierungsbereichen im Bauteil. Gemäß der Erfindung hat der im Topfbereich gebildete Kanalstopperbereich vom außerhalb des Topfbereichs gebildeten Substratabnahmebereich einen solchen Abstand, daß die Durchbruchspannung der durch den Topfbereich und das Substrat gebildeten parasitären Diode nicht niedriger als die Nennspannung und nicht höher als die Durchbruchspannung des Hochspannungs-Halbleiterelements, die innerhalb des Topfbereichs hergestellt ist. Folglich ist die Durchbruchspannung der durch den Topfbereich und das Substrat gebildeten parasitären Diode mindestens gleich der Nennspannung des Halbleiterbauteils und höchstens gleich der Durchbruchspannung jenes Hochspannungs-Halbleiterelements. Wird bei dieser Konstruktion des Halbleiterbau­ teils aufgrund von Elektrostatik oder Rauschen eine zu hohe Spannung erzeugt, so tritt der Durchbruch an der parasitären Diode in der Peripherie des Hochspannungs-Halblei­ terelements auf, der die Ladungen absorbiert, wodurch das Hochspannungs-Halbleiter­ element geschützt wird. Es wird also ein Halbleiterbauteil geschaffen, das eine verbesserte elektrostatische Entladungsimmunität und Rauschimmunität des Stromversorgungs­ anschlusses, an dem eine hohe Spannung erscheint, aufweist, und zwar ohne zusätzlichen Herstellungsprozeß und ohne zusätzliche Diode mit hoher Durchbruchspannung.

Claims (6)

1. Halbleiterbauteil, umfassend:
ein Halbleitersubstrat (11, 51) eines ersten Leitfähigkeitstyps;
einen im Substrat gebildeten Topfbereich (12, 52) des zweiten Leitfähigkeitstyps;
ein im Topfbereich hergestelltes Hochspannungs-Halbleiterelement (1, 40);
einen Kanalstopperbereich (13, 53) des zweiten Leitfähigkeitstyps, der im Topfbereich außerhalb des Hochspannungs-Halbleiterelements gebildet ist und eine höhere Verunreinigungskonzentration aufweist als der Topfbereich; und
einen Substratabnahmebereich (14, 54) des ersten Leitfähigkeitstyps, der außerhalb des Topfbereichs gebildet ist und eine höhere Verunreinigungskonzen­ tration aufweist als das Substrat;
dadurch gekennzeichnet, daß der Substratabnahmebereich (14, 54) vom Kanal­ stopperbereich (13, 53) einen solchen Abstand aufweist, daß die Durchbruch­ spannung zwischen dem Topfbereich (12, 52) und dem Substrat (11, 51) nicht niedriger ist als die Nennspannung des Halbleiterelements und nicht höher ist als die Durchbruchspannung des Hochspannungs-Halbleiterelements (1, 40).
2. Halbleiterbauteil nach Anspruch 1, gekennzeichnet durch eine erste Metallelek­ trode (22, 62), die eine elektrische Verbindung zum Kanalstopperbereich (13, 53) hat, und
eine zweite Metallelektrode (23, 63), die der ersten Metallelektrode gegen­ überliegend gebildet ist und eine elektrische Verbindung zum Substrat (11, 51) über den Substratabnahmebereich (14, 54) hat.
3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Topfbereich (12, 52) eine elektrische Verbindung mit einem Stromversorgungs­ anschluß hat, der die Spannung für die elektrische Leistung empfängt.
4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Hochspannungs-Halbleiterelement (1) folgende Elemente umfaßt:
einen Quellenbereich (17) des ersten Leitfähigkeitstyps,
einen Offset-Abflußbereich (15) des ersten Leitfähigkeitstyps, der vom Quellen­ bereich einen Abstand aufweist,
einen LOCOS-Film (20), der auf einer Oberfläche des Offset-Abflußbereichs gebildet ist,
einen Abflußbereich (16) des ersten Leitfähigkeitstyps, der im Offset-Abfluß­ bereich gebildet ist,
einen Steuerelektroden-Isolierfilhn (18), der auf einer Oberfläche zwischen dem Quellenbereich und dem Offset-Abflußbereich gebildet ist,
eine auf dem Steuerelektroden-Isolierfilm gebildete Steuerelektrode (19), eine eine elektrische Verbindung zum Quellenbereich und zum Kanalstopper­ bereich herstellende Quellenelektrode (22), und
eine eine elektrische Verbindung zum Abflußbereich herstellende Abflußelek­ trode (24).
5. Halbleiterbauteil nach Anspruch 4, dadurch gekennzeichnet, daß im Topfbereich (12) in einem Abstand vom Offset-Abflußbereich (15) ein den Quellenbereich (17) umgebender Basisbereich (25) des zweiten Leitfähigkeitstyps vorhanden ist.
6. Halbleiterbauteil nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Hochspannungs-Halbleiterelement (40) umfaßt: den Topfbereich (52), der als Kollektorbereich dient, den Kanalstopperbereich (53), der als Kollektorabnahme­ bereich dient, die erste Metallelektrode (62), die als Kollektorelektrode dient, einen Basisbereich (55) des ersten Leitfähigkeitstyps, der innerhalb des Kanal­ stopperbereichs gebildet ist, einen LOCOS-Film (60), der auf einer Oberfläche des Basisbereichs gebildet ist, einen Basisabnahmebereich (57) des ersten Leitfähigkeitstyps, der im Basisbereich gebildet ist und eine höhere Verunreini­ gungskonzentration als dieser hat, einen Emitterbereich (56) des zweiten Leitfähigkeitstyps, der im Basisbereich gebildet ist, eine elektrisch mit dem Basisbereich über den Basisabnahmebereich verbundene Basiselektrode (65) und eine eine elektrische Verbindung zum Emitterbereich herstellende Emitterelek­ trode (64).
DE10217935A 2001-04-23 2002-04-22 Halbleiterbauteil Expired - Fee Related DE10217935B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPA01-124642 2001-04-23
JP2001124642 2001-04-23

Publications (2)

Publication Number Publication Date
DE10217935A1 true DE10217935A1 (de) 2002-10-24
DE10217935B4 DE10217935B4 (de) 2007-06-28

Family

ID=18973997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10217935A Expired - Fee Related DE10217935B4 (de) 2001-04-23 2002-04-22 Halbleiterbauteil

Country Status (2)

Country Link
US (1) US6570237B2 (de)
DE (1) DE10217935B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076805B2 (ja) * 2002-07-10 2008-04-16 シャープ株式会社 カレントミラー回路およびそれを用いる光信号用回路
US7141470B2 (en) * 2004-01-06 2006-11-28 Macronix International Co., Ltd. Low voltage CMOS structure with dynamic threshold voltage
JP2006295062A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd 半導体装置
CN110959193B (zh) * 2019-02-21 2023-09-05 深圳市汇顶科技股份有限公司 具有低阈值电压和高击穿电压的二极管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573225B2 (de) * 1974-08-19 1982-01-20
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
US4394674A (en) * 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor
JPS61207052A (ja) * 1985-03-12 1986-09-13 Sanyo Electric Co Ltd 高耐圧ｃｍｏｓ半導体装置
JPH0322476A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体記憶装置
TW308733B (de) * 1995-07-20 1997-06-21 Siemens Ag
JP3431517B2 (ja) * 1998-10-13 2003-07-28 松下電器産業株式会社 半導体装置
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020190341A1 (en) 2002-12-19
DE10217935B4 (de) 2007-06-28
US6570237B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
DE10362264B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE69620149T2 (de) Halbleiteranordnung
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE3806164C2 (de)
DE69232746T2 (de) Halbleiteranordnung und Verfahren zur Erhöhung der Durchbruchspannung einer Halbleiteranordnung
DE2832154C2 (de)
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE102010005715A1 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE2234973A1 (de) Mis-halbleitervorrichtung
DE69033960T2 (de) Halbleiterbauelement mit MIS-Kondensator
DE19932959A1 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE2349938A1 (de) Halbleitervorrichtung
DE69022726T2 (de) Scr-schutzanordnung mit niedriger zündspannung und struktur.
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE102007034349A1 (de) Halbleitervorrichtung, welche mit einer schwebenden Elektrode versehen ist
DE10217935B4 (de) Halbleiterbauteil
WO1983002529A1 (en) Planar semiconductor device
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111102