DE10214126A1 - Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat - Google Patents

Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat

Info

Publication number
DE10214126A1
DE10214126A1 DE10214126A DE10214126A DE10214126A1 DE 10214126 A1 DE10214126 A1 DE 10214126A1 DE 10214126 A DE10214126 A DE 10214126A DE 10214126 A DE10214126 A DE 10214126A DE 10214126 A1 DE10214126 A1 DE 10214126A1
Authority
DE
Germany
Prior art keywords
layer
gate
gate stacks
semiconductor substrate
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10214126A
Other languages
English (en)
Inventor
Andreas Wich-Glasen
Martin Popp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214126A priority Critical patent/DE10214126A1/de
Priority to TW092105525A priority patent/TWI220554B/zh
Priority to PCT/EP2003/002832 priority patent/WO2003083931A1/de
Publication of DE10214126A1 publication Critical patent/DE10214126A1/de
Priority to US10/916,742 priority patent/US7129155B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln (GS1, GS2, GS3) auf einem Halbleitersubstrat (1) mit den Schritten: Vorsehen eines Gatedielektrikums (5) auf dem Halbleitersubstrat (1); Aufbringen und Struktuieren mindestens einer ersten und einer darüberliegenden zweiten Schicht (10, 20) auf dem Gatedielektrikum (5) zum Erstellen der Gatestapel (GS1, GS2, GS3); Durchführen einer schrägen oxidationshemmenden Implantation (I1, I2) in zwei gegenüberliegende freiliegende Seitenflächen der zweiten (20) der Gatestapel (GS1, GS2, GS3), wobei jeweils benachbarte Gatestapel zur Abschattung der freiliegenden Seitenflächen der ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) dienen; und Durchführen einer Oxidation zum gleichzeitigen Ausbilden einer ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) und einer zweiten Oxidschicht (O2) auf freiliegenden Seitenflächen der zweiten Schicht (20) der Gatestapel (GS1, GS2, GS3), wobei die Dicke der ersten Oxidschicht (O1) größer als die Dicke der zweiten Oxidschicht (O2) ist.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
  • Bei der Herstellung integrierter Schaltungen, insbesondere integrierter Halbleiter-Speicherschaltungen, ist es erforderlich, verschiedene Arten von Kontakten herzustellen. Dabei ist es wünschenswert, diese verschiedenen Kontakte mit möglichst wenigen Lithographieebenen und Ätzschritten herzustellen, um eine hohe Justiergenauigkeit und geringe Kosten zu gewährleisten.
  • Zwischen den Gatestapeln einer integrierter Halbleiter- Speicherschaltungen muß ein kritischer Kontakttyp, welcher das aktive Gebiet zwischen zwei benachbarten Gatestapeln elektrisch kontaktiert, vorgesehen werden, da der Abstand der Gatestapel ein kritisches Maß hat. Üblicherweise wird das Kontaktloch für den kritischen Kontakt separat von anderen weniger kritischen Kontakten geätzt.
  • Eine geeignete CB-Kontaktlochätzung (SAC-Ätzung = Self Aligned Contact) zu finden, ist seit vielen Technologie- Generationen ein zentrales Problem. Zu den wichtigsten Anforderungen gehören:
    • - keine Kurzschlüsse zwischen Bitline und Wordline (CB-GC- Shorts) zu verursachen, bei der Ätzung also möglichst selektiv gegenüber dem Siliziumnitrid zu sein; und
    • - das CD-Maß im oberen Abschnitt des Kontaktlochs nicht aufzuweiten, da schon geringe Aufweitungen das Risiko für CB-CB-Shorts über schlecht justierte Metallisierungsbahnen stark erhöhen würden.
  • Bisher wurde der Ätzprozeß durch eine Zweistufen-Ätzung bewerkstelligt. Im ersten Schritt wird möglichst senkrecht anisotrop bis zur Siliziumnitridkappe geätzt, und im zweiten Schritt wird möglichst selektiv zur Siliziumnitridkappe geätzt, wobei das Profil des oberen Bereichs des Kontaktlochs KB möglichst nicht aufgeweitet werden sollte.
  • Die der vorliegenden Erfindung zugrundeligende Problematik besteht darin, dass bei der Seitenwandoxidation eines Gatestapels mit z. B. einer unteren Polysiliziumschicht und einer darüberliegenden Metallsilizidschicht eine übermässige Oxidation der Metallsilizidschicht auftritt. Die so entstehenden Ohren führen dazu, dass bei der kritischen Kontaktlochätzung CB-GC-Kurzschlüsse auftreten können, wenn die Nitridkappe durchgeätzt wird und anschließend das darunterliegende Seitenwandoxid entfernt wird.
  • Erfindungsgemäß wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, daß durch die nach oben abnehmende Oxiddicke eine Verringerung der Kurzschluß-Problematik bei der Kontaktlochätzung erreichbar ist, so dass die Ausbeute im Prozeß, beispielsweise im DRAM-Fertigungsprozeß, deutlich erhöht werden kann.
  • Die der vorliegenden Erfindung zugrundeliegende Idee liegt im Durchführen einer schrägen oxidationshemmenden Implantation in zwei gegenüberliegende freiliegende Seitenflächen der zweiten Schicht der Gatestapel, wobei jeweils benachbarte Gatestapel zur Abschattung der freiliegenden Seitenflächen der ersten Schicht der Gatestapel dienen. Dadurch lässt sich später beim Oxidieren eine noch oben abnehmende Oxidschichtdicke erzielen und somit die Ausbildung von Ohren vermeiden.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
  • Gemäß einer bevorzugten Weiterbildung ist die Oxidation eine trockene Oxidation. Bei einer trockenen Oxidation ist der Effekt der Oxidwachstumsdifferenz ausgeprägt. Aber auch eine nasse Oxidation ist prinzipiell geeignet.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die erste Schicht eine Polysiliziumschicht und die zweite Schicht eine Metallsilizidschicht, insbesondere eine Wolframsilizidschicht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird zum Erstellen der Gatestapel ein Aufbringen und Strukturieren einer ersten, einer darüberliegenden zweiten und einer darüberliegenden dritten Schicht auf dem Gatedielektrikum durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die dritte Schicht eine Siliziumnitridschicht.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden über den Gatestapeln mit der ersten und zweiten Oxidschicht Siliziumnitrid-Seitenwandspacer gebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Implantationsspezies Stickstoff.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Fig. 1a-c zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat als Ausführungsform der vorliegenden Erfindung.
  • In Fig. 1a-c bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In Fig. 1a bezeichnet Bezugszeichen 1 ein Halbleitersubstrat aus Silizium, auf das ein Gate-Dielektrikum 5, beispielsweise ein Gate-Oxid, aufgebracht ist. Nicht eingezeichnet im Halbleitersubstrat 1 sind aktive Gebiete einer Speicherschaltung, welche unter bzw. zwischen den Gate-Stapeln GS1, GS2, GS3 liegen.
  • Auf dieses Substrat 1 mit dem Gate-Dielektrikum 5 werden nacheinander ganzflächig eine Polysiliziumschicht 10, eine Wolframsilizidschicht 20 und eine Siliziumnitridschicht 30 aufgebracht und dann mittels eines photolithographischen Ätzprozesses zur Bildung von Gate-Stapeln GS1, GS2, GS3 in an sich bekannter Weise strukturiert. Die Gate-Stapel sind längliche Gebilde, zwischen denen die photolithographisch geätzten Gräben liegen, so daß jeweils zwei gegenüberliegende Seitenwandflächen der Gate-Stapel GS1, GS2, GS3 freiliegen.
  • In einem darauffolgenden Prozeßschritt werden zwei Implantationen I1, I2 durchgeführt, um Stickstoff-Ionen in die freiliegenden Seitenwandflächen der Wolframsilizidschicht 20 zu implantieren, welche eine oxidationshemmende Wirkung haben. Bei diesen beiden schrägen Implantationen dienen benachbarte Gate-Stapel zur Abschattung der Seitenwandflächen der ersten Schicht 10 und des Bodenbereichs der Gräben zwischen den Gate-Stapeln GS1, GS2, GS3.
  • Wie in Fig. 1b illustriert, findet dann ein trockener Oxidationsschritt statt. Bei diesem trockenen Oxidationsschritt bilden sich Oxidschichten verschiedener Dicke auf den Seitenwandflächen der Polysiliziumschicht 10 und der Wolframsilizidschicht 20. Die Dicke der Oxidschicht O1 auf den Seitenwandflächen der Polysiliziumschicht 10 ist dicker als die Dicke der Oxidschicht O2 auf den Seitenwandflächen der Wolframsilizidschicht 20, da dort das Oxidwachstum aufgrund der vorhergehenden N2-Implantation gebremst bzw. verzögert ist. Somit läßt sich die Ausbildung von Oxidohren auf den Seitenwandflächen der Wolframsilizidschicht 20 vermeiden.
  • Wie in Fig. 1c illustriert, erfolgt hierauf in üblicher Weise das Vorsehen von Siliziumnitrid-Seitenwand-Spacern 40 an den Gate-Stapeln GS1, GS2, GS3.
  • Wird dann in einem nicht gezeigten Kontaktloch-Ätzschritt eine Ätzung durchgeführt, so ist im oberen Bereich, in dem sich das Kontaktloch verbreitert, das Seitenwandoxid O2 wirkungsvoll durch eine verhältnismäßig dickere Siliziumnitridschicht 40 geschützt. Im unteren Bereich, wo sich das Kontaktloch verjüngt, ist entsprechend die Siliziumnitridschicht 40 dünner und die Oxidschicht O2 dicker, was einen zuverlässigen elektrischen Schutz für die Funktion bietet.
  • Ein weiterer Vorteil des verringerten Oxidwachstums auf den Seitenwänden der Wolframsilizidschicht 20 besteht darin, daß aufgrund des geringeren Verbrauchs von Wolframsilizid ein kleinerer Schichtwiderstand erzielbar ist.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Auswahl der Schichtmaterialien nur beispielhaft und kann in vielerlei Art variiert werden. BEZUGSZEICHENLISTE 1 Substrat
    GS1, GS2, GS3 Gatestapel
    5 Gateoxid
    10 Polysilizium
    20 Silizid
    30 Siliziumnitrid
    40 Siliziumnitrid-Seitenwandspacer
    O1, O2 erste, zweite Oxidschicht

Claims (7)

1. Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln (GS1, GS2, GS3) auf einem Halbleitersubstrat (1) mit den Schritten:
Vorsehen eines Gatedielektrikums (5) auf dem Halbleitersubstrat (1);
Aufbringen und Strukturieren mindestens einer ersten und einer darüberliegenden zweiten Schicht (10, 20) auf dem Gatedielektrikum (5) zum Erstellen der Gatestapel (GS1, GS2, GS3);
Durchführen einer schrägen Implantation (I1, I2) von einer oxidationshemmenden Implantationsspezies in zwei gegenüberliegende freiliegende Seitenflächen der zweiten (20) der Gatestapel (GS1, GS2, GS3), wobei jeweils benachbarte Gatestapel zur Abschattung der freiliegenden Seitenflächen der ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) dienen; und
Durchführen einer Oxidation zum gleichzeitigen Ausbilden einer ersten Oxidschicht (O1) auf freiliegenden Seitenflächen der ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) und einer zweiten Oxidschicht (O2) auf freiliegenden Seitenflächen der zweiten Schicht (20) der Gatestapel (GS1, GS2, GS3), wobei die Dicke der ersten Oxidschicht (O1) größer als die Dicke der zweiten Oxidschicht (O2) ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidation eine trockene oder nasse Oxidation ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Schicht (10) eine Polysiliziumschicht und die zweite Schicht (20) eine Metallsilizidschicht, insbesondere eine Wolframsilizidschicht, ist.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß zum Erstellen der Gatestapel (GS1, GS2, GS3) ein Aufbringen und Strukturieren einer ersten, einer darüberliegenden zweiten und einer darüberliegenden dritten Schicht (10, 20, 30) auf dem Gatedielektrikum (5) durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Schicht eine Siliziumnitridschicht ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über den Gatestapeln (GS1, GS2, GS3) mit der ersten und zweiten Oxidschicht (O1, O2) Siliziumnitrid-Seitenwandspacer (40) gebildet werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Implantationsspezies Stickkstoff ist.
DE10214126A 2002-03-28 2002-03-28 Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat Withdrawn DE10214126A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10214126A DE10214126A1 (de) 2002-03-28 2002-03-28 Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat
TW092105525A TWI220554B (en) 2002-03-28 2003-03-13 Method of manufacturing multiple gate stacks with similar height and same separation on a semiconductor substrate
PCT/EP2003/002832 WO2003083931A1 (de) 2002-03-28 2003-03-18 Herstellungsverfahren für eine mehrzahl von ungefähr gleich hohen und gleich beabstandeten gatestapeln auf einem halbleitersubstrat
US10/916,742 US7129155B2 (en) 2002-03-28 2004-08-12 Process for producing a plurality of gate stacks which are approximately the same height and equidistant on a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214126A DE10214126A1 (de) 2002-03-28 2002-03-28 Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
DE10214126A1 true DE10214126A1 (de) 2003-10-23

Family

ID=28458456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214126A Withdrawn DE10214126A1 (de) 2002-03-28 2002-03-28 Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat

Country Status (4)

Country Link
US (1) US7129155B2 (de)
DE (1) DE10214126A1 (de)
TW (1) TWI220554B (de)
WO (1) WO2003083931A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69224716T2 (de) * 1991-12-19 1998-09-17 Koninkl Philips Electronics Nv Elektrisch löschbare und programmierbare Nur-Lese-Speicher mit Source- und Drain-Bereichen entlang Seitenwänden einer Grabenstruktur
DE19956987A1 (de) * 1998-11-26 2000-05-31 Hyundai Electronics Ind Verfahren zum Ausbilden einer Gate-Elektrode mit Titan-Polycid-Struktur
US6143611A (en) * 1998-07-30 2000-11-07 Micron Technology, Inc. Semiconductor processing methods, methods of forming electronic components, and transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
EP0971414A1 (de) * 1998-06-15 2000-01-12 Siemens Aktiengesellschaft Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
US6187657B1 (en) * 1999-03-24 2001-02-13 Advanced Micro Devices, Inc. Dual material gate MOSFET technique
US6426253B1 (en) * 2000-05-23 2002-07-30 Infineon Technologies A G Method of forming a vertically oriented device in an integrated circuit
DE10062494A1 (de) * 2000-12-15 2002-05-29 Infineon Technologies Ag Verfahren zur Herstellung von Abstandsoxidschichten
DE20104747U1 (de) * 2001-03-20 2002-05-02 Baedje K H Meteor Gummiwerke Spaltdichtungsanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69224716T2 (de) * 1991-12-19 1998-09-17 Koninkl Philips Electronics Nv Elektrisch löschbare und programmierbare Nur-Lese-Speicher mit Source- und Drain-Bereichen entlang Seitenwänden einer Grabenstruktur
US6143611A (en) * 1998-07-30 2000-11-07 Micron Technology, Inc. Semiconductor processing methods, methods of forming electronic components, and transistors
DE19956987A1 (de) * 1998-11-26 2000-05-31 Hyundai Electronics Ind Verfahren zum Ausbilden einer Gate-Elektrode mit Titan-Polycid-Struktur

Also Published As

Publication number Publication date
US20050026407A1 (en) 2005-02-03
TWI220554B (en) 2004-08-21
US7129155B2 (en) 2006-10-31
WO2003083931A1 (de) 2003-10-09
TW200304688A (en) 2003-10-01

Similar Documents

Publication Publication Date Title
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
WO2004059735A1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE10250872B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit mehreren Gate-Stapeln
DE10214126A1 (de) Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln auf einem Halbleitersubstrat
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
DE10127888A1 (de) Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
DE10331030B3 (de) Herstellungsverfahren für einen Grabenkondensator
DE19742397C2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben
DE10249216B3 (de) Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur
WO2004004011A1 (de) Herstellungsverfahren für eine halbleiterstruktur mit einer mehrzahl von gatestapeln auf einem halbleitersubstrat und entsprechende halbleiterstruktur
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE102004052141B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE10240429A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gate-Stapeln auf einem Halbleitersubstrat und entsprechende Halbleiterstruktur
DE10356476B3 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE10120929A1 (de) Herstellungsverfahren für eine integrierte Schaltung
DE10353269B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle
DE102005042071B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal