DE10062494A1 - Verfahren zur Herstellung von Abstandsoxidschichten - Google Patents

Verfahren zur Herstellung von Abstandsoxidschichten

Info

Publication number
DE10062494A1
DE10062494A1 DE10062494A DE10062494A DE10062494A1 DE 10062494 A1 DE10062494 A1 DE 10062494A1 DE 10062494 A DE10062494 A DE 10062494A DE 10062494 A DE10062494 A DE 10062494A DE 10062494 A1 DE10062494 A1 DE 10062494A1
Authority
DE
Germany
Prior art keywords
control electrodes
side walls
ions
electrodes
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10062494A
Other languages
English (en)
Inventor
Giuseppe Curello
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10062494A priority Critical patent/DE10062494A1/de
Publication of DE10062494A1 publication Critical patent/DE10062494A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Abstract

Verfahren zur Herstellung von Abstandsoxidschichten an den Seitenwänden von Feldeffekt-Transistoren mit den folgenden Schritten: nämlich Ausbilden von Steuerelektroden (5c, 5d, 5e) aus Polysilizium auf einem Halbleitersubstrat (1), die jeweils durch eine Gate-Oxidschicht (4c, 4d, 4e) von dem Halbleitersubstrat (1) getrennt liegen, Implantieren von Ionen in die Seitenwände der gebildeten Steuerelektroden (5c, 5d, 5e), wobei die implantierten Ionen die Oxidationsrate des Polysiliziums erhöhen, thermisches Oxidieren der implantierten Steuerelektroden (5c, 5d, 5e) mit einer bestimmten Oxidationstemperatur zur Ausbildung der Abstandsoxidschichten (7).

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Ab­ standsoxidschichten an Seitenwänden von Feldeffekt-Transisto­ ren, insbesondere von DRAM-Feldeffekt-Transistoren.
Abstandsoxidschichten an den Seitenwänden von Steuerelektro­ den eines Feldeffekt-Transistors vermindern die Überlappungs­ kapazität zwischen der Steuer- bzw. Gate-Elektrode und Drain- bzw. Source-Bereichen des Halbleitersubstrats. Darüber hinaus verhindern Abstandsoxidschichten an den Seitenwänden der Ga­ te-Elektrode Kurzschlüsse zwischen Gate-Elektrode und dem Halbleitersubstrat.
Die Abstandsoxidschichten bzw. SWOX (SWOX: Side Wall Oxi­ de) werden herkömmlicherweise über den aktiven Dotierungsbe­ reichen, bspw. den Source- und Drain-Bereichen des Feldef­ fekt Transistors aufgewachsen. Das Aufwachsen der Abstands­ oxidschichten an den Seitenwänden der Gate-Elektrode erfolgt mittels thermischer Oxidierung der Gate-Elektrode. Während der thermischen Oxidation der Steuer- bzw. Gate-Elektrode wird gleichzeitig eine Oxidschicht auf den frei liegenden Flächen des Halbleitersubstrats zwischen den Gate-Elektroden aufgewachsen. Diese auf dem Boden zwischen den Steuerelektro­ den aufgewachsene Oxidschicht dient zur Abbremsung von Implantierungsionen bei späteren Implantierungsschritten zur Ausbildung der Source- und Drain-Bereiche. Damit die Überlap­ pungskapazität zwischen den Gate-Elektrode und den Drain- bzw. Source-Bereichen möglichst gering ist, ist es wünschens­ wert, dass die Dicke der Abstandsoxidschichten an den Seiten­ wänden der Gate-Elektroden relativ gross sind, während die Dicke der Abbremsoxidschichten auf dem Bodenflächen zwischen den Gate-Elektroden relativ gering sein muss, damit die Ener­ gie zur Implantierung der Implantierungsionen zur Ausbildung der Source- und Drain-Bereiche nicht zu gross wird. Eine grössere Dicke der Abstandsoxidschicht im Vergleich zu der Dicke der Abbremsoxidschichten wird bisher durch die Implan­ tierung von Stickstoffionen in die Bodenflächen zwischen den Gate-Elektroden erreicht.
Die Fig. 1a, 1b zeigen schematisch die Vorgehensweisen zur Herstellung von Abstandsoxidschichten und Abbremsoxidschich­ ten mit unterschiedlichen Dicken nach dem Stand der Technik.
Wie man aus Fig. 1a erkennen kann, werden hierzu herkömm­ licherweise Stickstoffionen parallel zu den Seitenwänden der Steuerelektroden in die Bodenflächen des Halbleitersubstrats implantiert. Durch die Implantierung von Stickstoffionen wird die Oxidationsrate des Halbleitersubstrats beim thermischen Oxidationsvorgang verringert. Wird das derart mit Stickstof­ fionen implantierte Halbleitersubstrat und die darauf ausge­ bildeten Gate- bzw. Steuerelektroden einem thermisch Oxidati­ onsprozess ausgesetzt, entsteht an den Seitenwänden der Gate- bzw. Steuerelektroden eine Abstandsoxidschicht mit der Dicke D, die größer ist als die Dicke d der Abbremsoxidschichten am Boden zwischen den Steuerelektroden. Der Nachteil bei diesem herkömmlichen Verfahren besteht darin, dass die in dem Halb­ leitersubstrat implantierten Stickstoffionen bei nachfolgen­ den thermischen Oxidationsschritten diffundieren und die e­ lektrischen Eigenschaften des Feldeffekt-Transistors ver­ schlechtern.
Es ist daher die Aufgabe der vorliegenden Erfindung ein Her­ stellungsverfahren zur Herstellung von Abstandsoxidschichten an den Seitenwänden von Feldeffekt-Transistoren zu schaffen, bei der die Dicke der Abstandsoxidschichten einstellbar ist, ohne dass die elektrischen Eigenschaften des Feldeffekt- Transistors beeinträchtigt werden.
Diese Aufgabe wird sinngemäß durch ein Verfahren mit dem in Patentanspruch 1 angegebenen Merkmalen gelöst.
Die Erfindung schafft ein Verfahren zur Herstellung von Ab­ standsoxidschichten an den Seitenwänden von Feldeffekt- Transistoren mit den folgenden Schritten:
  • a) Ausbilden von Steuerelektroden aus Polysilizium auf ei­ nem Halbleitersubstrat, die jeweils durch eine Gate- Oxidschicht von dem Halbleitersubstrat getrennt liegen;
  • b) Implantieren von Ionen in die Seitenwände der gebildeten Steuerelektroden, wobei die implantierten Ionen die Oxi­ dationsrate des Polysiliziums erhöhen; und thermisches O­ xidieren der implantierten Steuerelektroden mit einer bestimmten Temperatur zur Ausbildung der Abstandsoxid­ schichten. Bei dem erfindungsgemäßen Herstellungsverfah­ ren werden die Ionen vorzugsweise unter einem bestimmten ein­ stellbaren Implantierungswinkel in Bezug auf die Seitenwände implantiert.
Die Steuerelektroden werden vorzugsweise mit einer bestimmten Höhe und mit einem bestimmten Abstand zueinander ausgebildet.
Der Implantierungswinkel wird dabei vorzugsweise kleiner als ein maximaler Implantierungswinkel eingestellt, wobei der ma­ ximale Implantierungswinkel von der Höhe der ausgebildeten Steuerelektroden und dem Abstand zwischen den Steuerelektro­ den abhängt.
Bei einer besonders bevorzugten Ausführungsform des erfin­ dungsgemäßen Herstellungsverfahrens sind die in den Seiten­ wänden implantierten Ionen Fluorionen und/oder Argonionen. Beim thermischen Oxidieren der implantierten Steuerelektroden werden vorzugsweise zusätzlich Abbremsoxidschichten zwischen den Steuerelektroden auf dem Halbleitersubstrat ausgebildet, durch die Ionen zur Ausbildung der Source- und Drain-Bereiche der Feldeffekt-Transistoren bei einem Implantierungsvorgang abgebremst werden.
Die Dicke der Abbremsoxidschicht ist dabei vorzugsweise ge­ ringer als die Dicke der Abstandsoxidschicht.
Die Feldeffekt-Transistoren bilden vorzugsweise einen DRAM- Speicher.
Im Weiteren werden bevorzugte Ausbildungen des erfindungsge­ mäßen Herstellungsverfahrens unter Bezugnahme auf die beige­ fügten Figuren zur Erläuterung erfindungswesentlicher Merkma­ le beschrieben.
Es zeigen:
Fig. 1a, 1b ein Herstellungsverfahren zur Herstellung von Abstandsoxidschichten nach dem Stand der Technik;
Fig. 2a, 2b Schnittansichten zur Erläuterung des erfin­ dungsgemäßen Herstellungsverfahrens;
Fig. 3 eine schematische Ansicht zur Erläuterung des maxima­ len Implantierungswinkels.
Im Weiteren wird beispielhaft die Herstellung von Abstands­ oxidschichten an Seitenwänden von Feldeffekt-Transistoren des DRAM-Speichers anhand der Fig. 2a, 2b beschrieben. Der DRAM-Speicher besteht aus einem DRAM-Speicherfeld und einer Anschlusslogik. Sowohl das DRAM-Speicherfeld als auch die An­ schlusslogik werden durch Feldeffekt-Transistoren implemen­ tiert. Zur Herstellung des DRAM-Speichers wird zunächst ein (nicht dargestellter) Isolationsgraben ausgebildet und in dem Halbleitersubstrat 1 werden durch Implantierung eine p-Wanne 2 und eine n-Wanne 3 ausgebildet. Zwischen den beiden Wannen 2, 3 wird ein Isoliergraben (STI: Shallow Trench Isolation) ausgebildet. In weiteren Schritten werden die Gate- Oxidschichten für die Anschlusslogik und für das DRAM- Speicherfeld hergestellt. In weiteren Verfahrensschritten werden mittels lithographischer Maskierungen die Struktur der Steuerelektroden bzw. Gate-Elektroden 5 festgelegt. Das abge­ schiedene Polysilizium wird geätzt, so dass die Steuerelekt­ roden 5 der Feldeffekt-Transistoren entstehen. Die Steuer­ elektroden bzw. Gate-Elektroden weisen dabei eine Höhe H und einen Abstand A zueinander auf. In einem weiteren optionalen Maskierungsschritt wird eine Photolackmaskierung 6 im Bereich der Anschlusslogik aufgebracht, so dass die Steuerelektroden 5a, 5b dem nachfolgenden Implantierungsschritt nicht ausge­ setzt sind. Hierdurch ist es möglich die Dicken der Abstands­ oxidschichten im Bereich der Anschlusslogik unterschiedlich zu den Dicken der Abstandsoxidschicht im Bereich des DRAM- Speicherfeldes zu gestalten. In einem nachfolgenden Implan­ tierungsschritt werden Ionen in die Seitenwände der gebilde­ ten Steuerelektroden 5c, 5d, 5e im Bereich des DRAM- Speicherfeldes implantiert. Dabei werden die Ionen mit einem einstellbaren Implantierungswinkel α in Bezug auf die Sei­ tenwände der Steuerelektroden implantiert. Die implantierten Ionen werden bei diesen Implantierungsschritt derart gewählt, dass sie die Oxidationsrate des Polysiliziums, aus dem die Steuerelektroden 5c, 5d, 5e bestehen, erhöhen.
Anschließend wird die Maskierung 6 im Bereich der Anschluss­ logik entfernt und die gesamte Struktur thermisch oxidiert. Dabei wird die Struktur für eine bestimmte Zeitdauer einer bestimmten relativ hohen Temperatur ausgesetzt, so dass sich die in Fig. 2b dargestellten Oxidationsschichten ausbilden. An den Seitenwänden und an der Oberfläche der Steuerelektro­ den 5c, 5d, 5e im Bereich des DRAM-Speicherfeldes besteht ei­ ne relativ dicke Abstandsoxidschicht 7 mit einer Dicke D. Auf den Bodenflächen zwischen den Steuerelektroden entsteht im Bereich des DRAM-Speicherfeldes eine Abbremsoxidschicht 8 mit einer relativ geringen Dicke d. Die Dicke D der Abstandsoxid­ schicht 7 ist aufgrund der erhöhten Oxidationsrate des Poly­ siliziums aufgrund der Ionenimplantierung erheblich größer als die Dicke d der an den Bodenflächen liegenden Abbrems­ oxidschicht 8. Die dünne Abbremsoxidschicht 8 ermöglicht nachfolgend eine leichtere Implantierung von Ionen in die p- Wanne 2 zur Ausbildung von Source- und Drain-Bereichen für die Feldeffekt-Transistoren im DRAM-Speicherfeld.
Da die Steuerelektroden 5a, 5b im Bereich der Anschlusslogik aufgrund der Maskierung mit dem Photolack 6 der Implantierung von Ionen nicht ausgesetzt wurden, wachsen an ihren Seiten­ wänden Abstandsoxidschichten 9 mit einer relativ geringen O­ xidationsrate, so dass die Dicke der Abstandsoxidschichten 9 und die Dicke von Abbremsoxidschichten 10 im Bereich der An­ schlusslogik gleich groß sind. Das Verhältnis der Dicken der Abstandsoxidschicht zu den Dicken der Abbremsoxidschichten kann somit bei dem erfindungsgemäßen Herstellungsverfahren für unterschiedliche Bereiche unterschiedlich eingestellt und an die Anforderungen von nachfolgenden Implantierungsschrit­ ten in den unterschiedlichen Flächenbereichen angepasst wer­ den. Die Abstandsoxidschichten 7 im Bereich des DRAM- Speicherfeldes bewirken das die Überlappungskapazitäten zwi­ schen den Steuerelektroden 5 und den in der p-Wanne 2 nach­ folgend gebildeten Source- und Drain-Bereichen gering sind. Gleichzeitig ermöglichen die relativ dünnen Abbremsoxid­ schichten die Implantierung von weiteren Ionen zur Ausbildung von Drain- und Source-Bereichen in der p-Wanne 2. Das erfin­ dungsgemäße Herstellungsverfahren zur Ausbildung der dicken Abstandsoxidschichten 7 ermöglicht dabei einen Implantie­ rungsschritt, bei dem Ionen in die darunterliegende p-Wanne implantiert werden, ohne dass sich in weiteren Herstellungs­ schritten die elektrischen Eigenschaften der Feldeffekt- Transistoren unvorhersehbar verändern.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens werden zur Erhöhung der Oxidationsrate bei der Oxidation der Seitenwände zwei Steuerelektroden mit Fluor- oder Argonionen in die Steuerelektroden 5c, 5d, 5e vor dem anschließenden thermischen Oxidationsschritt implantiert.
Der Implantierungswinkel α mit dem die Argon- und Fluorionen in die Seitenwände der Steuerelektroden 5c, 5d, 5e implan­ tiert werden, darf einen bestimmten maximalen Implantierungs­ winkel αmax nicht überschreiten. Dabei ist der maximale Im­ plantierungswinkel αmax durch die Höhe H der Steuerelektroden und durch den Abstand A zwischen den Steuerelektroden festge­ legt, wie man aus Fig. 3 erkennen kann. Je größer die Höhe H der Steuerelektroden und je kleiner der Abstand A zwischen den Steuerelektroden ist, desto kleiner ist der zulässige ma­ ximale Implantierungswinkel αmax.
Es gilt:
Bei Überschreiten des zulässigen maximalen Implantierungswin­ kels αmax werden die unteren Bereiche der Gate-Seitenwände nicht mehr mit Argon- bzw. Fluorionen angereichert, so dass sich die Oxidationsrate in diesem Bereich nicht erhöht und somit relativ dünne Abstandsoxidschichten entstehen. Der Im­ plantierungswinkel α wird ferner so gewählt, dass möglichst wenig Argon- und Fluorionen in die Bodenflächen zwischen den Steuerelektroden eindringen.
Bezugszeichenliste
1
Halbleitersubstrat
2
p-Wannen-WanneGate-OxidschichtenSteuerelektroden
6
Maskierung Abstandsoxidschicht im SpeicherfeldbereichAbbremsoxidschicht im SpeicherfeldbereichAbstandsoxidschicht im Anschlusslogikbereich Abbremsoxidschicht im Anschlusslogikbereich

Claims (9)

1. Verfahren zur Herstellung von Abstandsoxidschichten an den Seitenwänden von Feldeffekt-Transistoren mit den folgenden Schritten:
  • a) Ausbilden von Steuerelektroden (5c, 5d, 5e) aus Polysili­ zium auf einem Halbleitersubstrat (1), die jeweils durch eine Gate-Oxidschicht (4c, 4d, 4e) von dem Halbleitersubstrat (1) getrennt liegen;
  • b) Implantieren von Ionen in die Seitenwände der gebildeten Steuerelektroden (5c, 5d, 5e), wobei die implantierten Ionen die Oxidationsrate des Polysiliziums erhöhen;
  • c) thermisches Oxidieren der implantierten Steuerelektroden (5c, 5d, 5e) mit einer bestimmten Oxidationstemperatur zur Ausbildung der Abstandsoxidschichten (7).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ionen unter einem bestimmten einstellbaren Implan­ tierungswinkel (α) in Bezug auf die Seitenwände in die Steu­ erelektroden (5c, 5d, 5e) implantiert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Steuerelektroden (5c, 5d, 5e) mit einer bestimmten Höhe (H) und einem bestimmten Abstand (A) zueinander ausge­ bildet werden.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Implantierungswinkel (α) kleiner als ein maximaler Implantierungswinkel (αmax) eingestellt wird, der von der Höhe (H) der Steuerelektroden (5c, 5d, 5e) und dem Abstand (A) zwischen den Steuerelektroden abhängt.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die in den Seitenwänden der Steuerelektroden (5c, 5d, 5e) implantierten Ionen Fluor- und/oder Argonionen sind.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim thermischen Oxidieren der implantierten Steuer­ elektroden (5c, 5d, 5e) zusätzlich eine Abbremsoxidschicht (8) zwischen den Steuerelektroden auf dem Halbleitersubstrat (1) gebildet wird, wobei die Abbremsoxidschicht Ionen zur Ausbildung der Source- und Drain-Bereiche der Feldeffekt- Transistoren bei einem weiteren Implantierungsschritt abbrem­ sen.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke (d) der Abbremsoxidschicht (8) geringer ist als die Dicke (D) der Abstandsoxidschicht (7).
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Feldeffekt-Transistoren einen DRAM-Speicher bilden.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die hergestellten Feldeffekt-Transistoren PMOS- Transistoren oder NMOS-Transistoren sind.
DE10062494A 2000-12-15 2000-12-15 Verfahren zur Herstellung von Abstandsoxidschichten Withdrawn DE10062494A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10062494A DE10062494A1 (de) 2000-12-15 2000-12-15 Verfahren zur Herstellung von Abstandsoxidschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10062494A DE10062494A1 (de) 2000-12-15 2000-12-15 Verfahren zur Herstellung von Abstandsoxidschichten

Publications (1)

Publication Number Publication Date
DE10062494A1 true DE10062494A1 (de) 2002-05-29

Family

ID=7667254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10062494A Withdrawn DE10062494A1 (de) 2000-12-15 2000-12-15 Verfahren zur Herstellung von Abstandsoxidschichten

Country Status (1)

Country Link
DE (1) DE10062494A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065444A1 (en) * 2002-01-31 2003-08-07 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width pmos using f2 implantation
WO2003083931A1 (de) * 2002-03-28 2003-10-09 Infineon Technologies Ag Herstellungsverfahren für eine mehrzahl von ungefähr gleich hohen und gleich beabstandeten gatestapeln auf einem halbleitersubstrat
FR2856842A1 (fr) * 2003-06-30 2004-12-31 St Microelectronics Sa Procede d'oxydation du silicium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869385A (en) * 1995-12-08 1999-02-09 Advanced Micro Devices, Inc. Selectively oxidized field oxide region
DE19742397A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869385A (en) * 1995-12-08 1999-02-09 Advanced Micro Devices, Inc. Selectively oxidized field oxide region
DE19742397A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065444A1 (en) * 2002-01-31 2003-08-07 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width pmos using f2 implantation
WO2003083931A1 (de) * 2002-03-28 2003-10-09 Infineon Technologies Ag Herstellungsverfahren für eine mehrzahl von ungefähr gleich hohen und gleich beabstandeten gatestapeln auf einem halbleitersubstrat
US7129155B2 (en) 2002-03-28 2006-10-31 Infineon Technologies Ag Process for producing a plurality of gate stacks which are approximately the same height and equidistant on a semiconductor substrate
FR2856842A1 (fr) * 2003-06-30 2004-12-31 St Microelectronics Sa Procede d'oxydation du silicium
EP1494273A1 (de) * 2003-06-30 2005-01-05 St Microelectronics S.A. Verfahren zur Oxidation von Silizium
US7208377B2 (en) 2003-06-30 2007-04-24 Stmicroelectronics, S.A. Silicon oxidation method

Similar Documents

Publication Publication Date Title
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102004062862A1 (de) Transistor einer Halbleitervorrichtung und Verfahren zur Herstellung desselben
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE102004009141A1 (de) Vertiefungstransistor-(TR)-Gate zum Erzielen eines großen, selbst ausgerichteten offenen Kontaktspielraums (SAC) und Verfahren zur Herstellung desselben
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10393853T5 (de) Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Verfahren zur Herstellung desselben
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE4400842A1 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10062494A1 (de) Verfahren zur Herstellung von Abstandsoxidschichten
EP0964455A1 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal