DE10207740A1 - Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat - Google Patents

Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat

Info

Publication number
DE10207740A1
DE10207740A1 DE10207740A DE10207740A DE10207740A1 DE 10207740 A1 DE10207740 A1 DE 10207740A1 DE 10207740 A DE10207740 A DE 10207740A DE 10207740 A DE10207740 A DE 10207740A DE 10207740 A1 DE10207740 A1 DE 10207740A1
Authority
DE
Germany
Prior art keywords
layer
boron
doping
semiconductor substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10207740A
Other languages
English (en)
Other versions
DE10207740B4 (de
Inventor
Juergen Faul
Johann Alsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10207740A priority Critical patent/DE10207740B4/de
Priority to US10/372,989 priority patent/US6943116B2/en
Publication of DE10207740A1 publication Critical patent/DE10207740A1/de
Application granted granted Critical
Publication of DE10207740B4 publication Critical patent/DE10207740B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein p-Kanal-Feldeffekttransistor auf einem Halbleitersubstrat (10), welcher eine n-dotierte Gate-Elektrode (40), einen Buried Channel, einen p-dotierten Source-Bereich (90) und einen p-dotierten Drain-Bereich (95) aufweist, wird hergestellt, indem nach der ersten Implantation (100) zur Definition der n-Wanne (70) eine Oxidation zur Bildung der Gate-Oxidschicht (30) durchgeführt und anschließend n-dotiertes Poly-Silizium (40) abgeschieden wird. Dieses wird entweder in situ oder mittels eines eigenen Implantationsschrittes (120) mit Bor oder Borfluorid dotiert. In einem nachfolgenden Temperaturprozeß (190) penetrieren die Bor-Akzeptoren durch die Oxidschicht in das Substrat (10) der n-Wanne (70) und bilden dort eine p-dotierte Zone (80), welche der Gegendotierung zur Einstellung der Einsatzspannung des Transistors dient. Ein besonderer Vorteil besteht in einem resultierenden steilen Profil, welches einen flachen Buried Channel zuläßt.

Description

  • Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat, welcher eine n-dotierte Gate- Elektrode, einen p-dotierten Source-Bereich und einen p- dotierten Drain-Bereich aufweist.
  • Bei der Herstellung von Speicherbausteinen, insbesondere von dynamischem Speicher (DRAM), ist es das allgemeine Bestreben mit fortschreitender Technologie die Strukturgrößen der den jeweiligen Baustein zusammensetzenden Bauelemente stetig zu verkleinern. Der Grund liegt einerseits in einer verbesserten Leistungsfähigkeit des Bausteins, andererseits in den niedrigeren Prozesskosten bei der Halbleiterherstellung. Bei der üblicherweise zur Herstellung von Schaltungen verwendeten CMOS-Technologie stellen sowohl n-Kanal- als auch p-Kanal- Feldeffekttransistoren die gemeinsam in einer Schaltung grundsätzlich verwendeten Bauelemente dar. Um die Kosten für die Herstellung der Speicherbausteine niedrig zu halten, werden dabei in der Regel die Gate-Elektroden beider Typen mit der gleichen Dotierung ausgeführt, beispielsweise einer n+- Dotierung in den als Poly-Silizium gebildeten Gates. Die entsprechenden Herstellungsverfahren werden Single-Work-Function Prozesse genannt.
  • Im Unterschied dazu ist es aber auch möglich, mit zusätzlichen Prozessen jeweils unterschiedliche Dotierungen der Gate- Elektroden bei den jeweiligen Typen von Feldeffekttransistoren zu bilden. Zwar wird die Herstellung dadurch teurer, aber es können hierdurch die jeweiligen Schaltungen besser optimiert werden, so daß diese Dual-Work-Function genannten Prozesse allgemein für Logikbausteine eingesetzt werden.
  • Bei Speicherbausteinen werden demnach beispielsweise p-Kanal- Feldeffekttransistoren mit n+-dotierten Gate-Elektroden gebildet. In diesem Fall muß zum Einstellen einer gewünschten Einsatzspannung des p-Kanal-Feldeffekttransistors an der Oberfläche des Substrates unter dem Gateoxid der Gateelektrode - in der n-Wanne - eine Gegendotierung mit Akzeptoren durchgeführt werden. Der eigentliche Kanal wird dadurch tiefer in das Substrat geschoben - es entsteht ein Buried Channel.
  • Die gleichfalls auf dem Speicherbaustein vorhandenen n-Kanal- Feldeffekttransistoren benötigen diese Gegendotierung nicht, sie werden mit einem Surface Channel betrieben.
  • Um Strukturgrößen, d. h. die Größen von Bauelementen, auf einem Speicherbaustein zu verkleinern, müssen auch die vertikalen Wannenprofile verkürzt werden. Die Tiefe des Buried Channel ist davon ebenfalls betroffen. Dabei entsteht allerdings das Problem, daß beispielsweise Bor-Atome während eines Oxidationsschrittes, welcher dem für die Gegendotierung notwendigen Implantationsschritt folgt, in das Gateoxid segregieren und somit zu einem starken Abfall der Teilchendichte von Bor- Atomen an dem Gate-Übergang führen. Um diesen Abfall der Teilchenanzahldichte auszugleichen, welche zum Einstellen der Einsatzspannung des Feldeffekttransistors notwendig ist, wird bei dem Implantationsschritt zur Gegendotierung eine höhere Dosis verwendet, so daß auf nachteilhafte Weise die Tiefe des Buried Channels vergrößert wird. Damit steigt aber auch die effektive Gateoxid-Dicke an, so daß das Kurzkanalverhalten des Buried Channels auf nachteilhafte Weise degradiert. Aufgrund des durch die Segregation und Diffusion entstandenen Implantationsprofils ist auch eine Verkleinerung der vertikalen Größen des p-Kanal-Feldeffekttransistors schwierig zu realisieren.
  • Bisher wurden einige Lösungen vorgeschlagen, um eine Verkleinerung des Buried Channel-Maßstabes zu ermöglichen. Dazu gehören beispielsweise die Buried Channel Epitaxie zur Unterdrückung der Diffusion bei kurzzeitigen Temperaturbelastungen, um flache Buried Channels zu erzielen, oder die Nutzung von Antimon als Donator für die sogenannte Anti-Punch- Implantation. Die erste Lösung führt zu beträchtlich gesteigerten Kosten, während durch die zweite Lösung Probleme mit Verunreinigungen im Implantationsgerät auftreten können. Weitere Lösungen umfassen Gateoxidationsprozesse bei niedrigen Temperaturen, welche allerdings in einer Speicheranwendung durch die damit verbundenen nassen Prozeßbäder einen nachteilhaften Einfluß auf die Retention-Time der Zelle besitzen, oder die sogenannte Strong Halo Implantation. Auch eine Ionenimplantation durch das Gateoxid hindurch, d. h. eine Gegendotierung nach dem Oxidationsschritt, führt zu nachteilhaften Verunreinigungen in den folgenden Prozeßschritten.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Verfügung zu stellen, das die vorgenannten Probleme löst und mit welchem insbesondere einerseits flachere Buried Channels bei p-Kanal-Feldeffekttransistoren realisiert werden, und andererseits dabei keine aufwendigen und kostentreibenden Prozesse entstehen.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat, welcher eine n-dotierte Gate-Elektrode, einen p- dotierten Source-Bereich und einen p-dotierten Drain-Bereich aufweist, umfassend die Schritte:
    • a) Dotieren des Halbleitersubstrates mit Donatoren mittels einer ersten Implantation zur Bildung einer n-dotierten Wanne,
    • b) Durchführen einer thermischen Oxidation zur Bildung einer dünnen Oxidschicht auf der Oberfläche des Halbleitersubstrates,
    • c) Abscheiden einer ersten Schicht, welche n-dotiertes Poly- Silizium umfaßt,
    • d) p-Dotieren der ersten Schicht mit Bor- oder Borfluoridteilchen, wobei die p-Dotierstoffkonzentration des Bors oder Borfluorids geringer als die n-Dotierstoffkonzentration der ersten Schicht ist,
    • e) Durchführen eines lithographischen Projektionsschrittes und eines Ätzschrittes zur Entfernung der ersten Schicht in einem ersten und einem zweiten Bereich und zur Bildung der Gate-Elektrode in einem zwischen dem ersten und zweiten Bereich gelegenen dritten Bereich auf dem Halbleitersubstrat,
    • f) Dotieren des Halbleitersubstrates mit Akzeptoren mittels einer zweiten Implantation zur Bildung des p-dotierten Source-Bereiches in dem ersten Bereich und eines p- dotierten Drain-Bereiches in dem zweiten Bereich in dem Halbleitersubstrat,
    • g) Aussetzen des Halbleitersubstrats einer soweit erhöhten Temperatur, daß eine Anzahl von Bor- oder Borfluoridteilchen aus der ersten Schicht durch die Oxidschicht hindurch in das Halbleitersubstrat zur Bildung einer p-dotierten Zone innerhalb der n-Wanne für die Definition der Einsatzspannung des Feldeffekttransistors wandert.
  • Gemäß der vorliegenden Erfindung wird bei einem p-Kanal- Feldeffekttransistor, welcher eine n-dotierte Gate-Elektrode und damit gleichbedeutend einen vergrabenen Kanal (Buried Channel) aufweist, die Gegendotierung an der Substratoberfläche der n-Wanne nicht mehr durch einen Implantationsschritt mit Bor oder Borfluoridteilchen wie beim Stand der Technik vor dem Abscheiden des n-dotierten Poly-Siliziums zur Herstellung der Gate-Elektrode erreicht. Vielmehr wird eine Dotierung mit Bor oder Borfluoridteilchen gerade dieser abgeschiedene Schicht durchgeführt. Diesem kennzeichnenden Schritt folgt ein weiterer Schritt, bei dem diese Teilchen durch die Gate-Oxidschicht hindurch zum Substrat der n-Wanne penetrieren - beziehungsweise diffundieren - und dort ein tiefenabhängiges p-Dotierprofil erzeugen. Es wurde festgestellt, daß das resultierende p-Dotierprofil, z. B. von Bor- Atomen, vom Gate-Substrat-Übergangsbereich beginnend in vertikaler Richtung zu tieferen Bereichen hin steil abfällt und damit auf vorteilhafte Weise einen wesentlich flacheren Kanalbereich (Buried Channel) zuläßt. Die Durchführung eines zusätzlichen Implantationsschrittes mit Bor oder Borfluorid vor dem Abscheiden der Poly-Siliziumschicht ist allerdings durch die vorliegende Erfindung auch nicht ausgeschlossen.
  • Der Schritt der Diffusion der Bor- oder Borfluoridteilchen aus der Poly-Siliziumschicht der Gate-Elektrode wird durch ein Aussetzen des Halbleitersubstrats gegenüber einer erhöhten Temperatur ermöglicht. Handelt es sich bei dem Halbleitersubstrat um einen Halbleiterwafer zur Herstellung mehrschichtiger integrierter Schaltungen, so ergibt sich typischerweise eine Vielzahl von nachfolgenden Prozeßschritten, welche unter erhöhten Temperaturbedingungen durchgeführt werden. Dazu zählen insbesondere Plasma-Ätzschritte, Ofenprozesse, Ausheizschritte beim Belacken nachfolgender Ebenen etc. Dabei werden im allegemeinen hinreichend hohe Temperaturen erreicht, so daß die Diffusion der Bor- oder Borfluoridteilchen dazu ausreicht, eine Anreicherung dieser Teilchen in dem Substrat, z. B. Siliziumsubstrat, herbeizuführen. Der Vorteil der Nutzung ohnehin durchzuführender Nachfolgeprozesse liegt darin, daß kein separater Temperaturprozeß durchgeführt werden muß, welches zu einer Kostenersparnis führt.
  • Hingegen kann es vorteilhaft sein, gerade einen separaten Temperaturprozeß durchzuführen, wenn festgelegte Temperaturbedingungen eingehalten werden müssen, um eine gewünschte Stärke der Diffusion zu erreichen, so daß sich das gewünschte Dotierprofil einstellt.
  • Die Wirkung der Erfindung ist, daß sich ein vertikaler Gradient der p-Dotierstoffkonzentration vom Gate-Material, dem Poly-Silizium durch die Gate-Oxidschicht in das Substrat hinein einstellt. In einer grafischen Darstellung ergibt sich für den Bereich der Oxidschicht und des Substrates ein steil abfallendes Profil. Gemäß dem Stand der Technik findet eine Diffusion beziehungsweise Segregation des Bors in die Gegenrichtung statt, d. h. von einem Maximalwert des Dotierprofils im Bereich des Substrates abfallend hin zur Gate-Oxidschicht. Das flache Dotierprofil im Bereich dieses Maximums führt zu einer nachteilhaften Vertiefung des vergrabenen Kanals (Buried Channel) bei dem Verfahren gemäß dem Stand der Technik.
  • Die Bor- beziehungsweise Borfluoriddotierung der abgeschiedenen Schicht des Poly-Siliziums der Gate-Elektrode kann im Falle der CMOS-Technologie in einem gemeinsamen Schritt für p-Kanal- und n-Kanal-Feldeffekttransistoren durchgeführt werden. Ist dies aber zum Beispiel aus Gründen unterschiedlich einzustellender Einsatzspannungen der jeweiligen Transistorarten nicht erwünscht, so können alternativ auch für eine getrennte Dotierung des Poly-Siliziums Dotiermasken bereitgestellt werden. Die Diffusion beziehungsweise Penetration des Bors beim Aussetzen gegenüber der erhöhten Temperatur tritt dann nur für die n-Wanne des p-Kanal-Feldeffekttransistors ein. Als Ausgangsstoffe für die p-Dotierung der n-dotierten Poly-Siliziumschicht der Gate-Elektrode eignen sich erfindungsgemäß insbesondere Bor, Borfluorid sowie auch weitere das Element Bor umfassende Stoffverbindungen wie B2H6.
  • Durch die vorliegende Erfindung wird ein steileres p- Dotierprofil in der n-Wanne des p-Kanal-Feldeffekttransistors erreicht, wodurch auch die Tiefe des vergrabenen Kanals der n-Wanne verkleinert werden kann, so daß insgesamt der Feldeffekttransistor in kleineren Dimensionen ausgeführt werden kann. Durch die erfindungsgemäßen Verfahrensschritte entstehen keine wesentlichen zusätzlichen Kosten sowie auch kein zeitlicher Mehraufwand.
  • Erfindungsgemäß ergeben sich zwei Alternativen, mit denen die p-Dotierung zunächst der Poly-Siliziumschicht der Gate- Elektrode durchgeführt werden kann:
    • 1. Bor oder Borfluoridteilchen werden während des Abscheidens der ersten Schicht, d. h. des Poly-Siliziums, zur p-Dotierung hinzugegeben. Dies kann beispielsweise durch Beimischung von B2H6 zum Silan in einem CVD-Reaktor ermöglicht werden. Dadurch entfällt vorteilhafterweise ein separat durchzuführender Dotierschritt nach der Abscheidung.
    • 2. Das p-Dotieren der ersten Schicht, d. h. dem Poly-Silizium, nach dem Abscheiden dieser Schicht wird mittels einer Implantation von Bor oder Borfluorid durchgeführt.
  • Üblicherweise wird bei Feldeffekttransistoren die Gate- Elektrode aus einem Schichtstapel gebildet, zum Beispiel bestehend aus der dünnen Gate-Oxidschicht, der Poly- Siliziumschicht, einer schichtleitenden Materials, vorzugsweise eine Wolfram-Silizid und als isolierende Deckschicht ein Siliziumnitrid, wobei oftmals durch seitliche Oxidation isolierende Spacer hinzugefügt werden. Die p-Dotierung des n+-dotierten Poly-Siliziums erfolgt vorzugsweise während oder nach dem Abscheiden der Poly-Siliziumschicht, d. h. den beiden genannten Alternativen, und insbesondere vor dem nachfolgenden Abscheiden des Wolfram-Silizids.
  • In einer weiteren Ausgestaltung wird vor der ersten Implantation zur Bildung der n-Wanne eine Opferoxidschicht gebildet, welche als Streuoxid zur Verbesserung der Implantationseigenschaften eingesetzt wird, und diese nach der ersten Implantation wieder entfernt.
  • Vorteilhafte Ausgestaltungen der vorliegenden Erfindung ergeben sich bei der Verwendung einer Dosis von 1013 bis 1015 Teilchen pro cm2 für eine Implantation der Bor- oder Borfluoridteilchen in die Poly-Siliziumschicht, sowie einer eingesetzten Energie der Teilchen von 2,5 bis 10 keV.
  • Eine weiteren Ausgestaltung zufolge wird das p-Dotieren der Poly-Siliziumschicht mit Bor oder Borfluorid derart durchgeführt, daß die Poly-Siliziumschicht eine Dotierstoffkonzentration von 1017 bis 1018 Teilchen pro cm2 aufweist, während die notwendigerweise höhere Dotierstoffkonzentration der Donatoren zur Bildung der n-dotierten Poly-Siliziumgate- Elektrode 10 19 bis 10 20 Teilchen pro cm2 aufweist.
  • Dem erfindungsgemäßen Verfahren zufolge kann zum Einstellen eines gewünschten p-Dotierprofils für die Gegendotierung in der n-Wanne bei bekannten Nachfolgeprozessen mit vorgegebenen Temperaturbedingungen, welche die Effizienz der Diffusion bei Aussetzen des Substrates gegenüber der Temperatur durch ein Aussetzen des Substrates mit der Gate-Oxidschicht auf seiner Oberfläche in einer N2O-Atmosphäre kontrolliert werden. Dieser Schritt erfolgt nach der Oxidation und vor dem Abscheiden der Poly-Siliziumschicht. Wird die Gate-Oxidschicht derart ausgesetzt, so erfolgt eine Nitridierung der Oxidschicht, welche die Durchlässigkeit der Oxidschicht gegenüber den Bor- oder Borfluoridteilchen beeinflußt. Je nach Intensität der Nitridierung wird die Durchlässigkeit der Oxidschicht dadurch gemindert.
  • Wird hingegen der Schritt Aussetzen des Halbleitersubstrats gegenüber einer erhöhten Temperatur separat durchgeführt, so kann die Stärke der Diffusion der Bor- oder Borfluoridteilchen in das Substrat über die Einstellung der Temperatur in diesem Schritt erreicht werden.
  • Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:
  • Fig. 1 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
  • Fig. 2 p-Dotierprofile resultierend aus einem Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors mit n-dotierter Gate-Elektrode gemäß dem Stand der Technik (a), gemäß dem Ausführungsbeispiel der vorliegenden Erfindung (b).
  • Fig. 1 zeigt den Ablauf der Prozeßschritte gemäß einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Ein p- Kanal-Feldeffekttransistor wird hier vorteilhafterweise auf dem Halbleitersubstrat 10 eines Halbleiterwafers für die Herstellung von Speicherbausteinen, etwa DRAM-Bausteinen, gebildet. Fig. 1a zeigt einen Zustand, bei dem auf dem Halbleitersubstrat 10 eine Opferoxidschicht 20 gebildet ist, welche die Implantationseigenschaften eines nachfolgenden Dotierschrittes verbessern soll. Zunächst wird die tiefe n-Wanne des Feldeffekttransistors gebildet, indem auf dem Halbleitersubstrat auf dem Wege lithografischer Projektion eine Maske strukturiert wird, in welcher sich an den Orten der zu bildenden p-Kanal-Feldeffekttransistoren Löcher befinden. In einem ersten Implantationsschritt 100 wird das in den Löchern freiliegende Substrat 10 mit Phosphor und/oder Arsen dotiert. Nach dem ersten Implantationsschritt 100 wird die Opferoxidschicht 20 entfernt (Fig. 1b).
  • Gemäß der Aufgabe der vorliegenden Erfindung soll zur Herstellung der Speicherbausteine die Strukturierung der Gate- Elektroden z. B. gemäß den kostengünstigen Single-Work- Function Prozessen bewerkstelligt werden. Für die zu bildenden n-Kanal- und p-Kanal-Feldeffekttransistoren werden im vorliegenden Beispiel n-dotierte Gate-Elektroden gebildet. In diesem Fall wurde gemäß dem Stand der Technik nach der Entfernung des Opferoxids 20 - gegebenenfalls auch noch davor - eine Gegendotierung des schwach n-dotierten Substrats mit Bor-Atomen durchgeführt. Gemäß der vorliegenden Erfindung kann dieser Schritt entfallen, und in dem Beispiel das Verfahren wird mit der Durchführung einer thermischen Oxidation zur Bildung der dünnen Gate-Oxidschicht 30 auf der Substratoberfläche fortgefahren. In einem CVD-Prozeß wird anschließend eine stark mit Arsen und/oder Phosphor dotierte Poly- Siliziumschicht als erste Schicht 40 abgeschieden (Fig. 1c).
  • Die für die Einstellung der Einsatzspannung des Feldeffekttransistors notwendige Gegendotierung des oberflächlichen Substratbereiches in der n-Wanne 70 wird durch einen dritten Implantationsschritt 120 eingeleitet. Dabei werden Bor-Atome in das Poly-Silizium der ersten Schicht 40 zur Erzeugung einer p-Dotierung, welche schwächer als die n+-Dotierung durch die Phosphor und/oder Arsen-Atome ist, implantiert. Die Dotierstoffkonzentration der Donatoren in dem Poly-Silizium beträgt 1020 Teilchen pro cm2, während die Dotierstoffkonzentration der Bor-Atome als Akzeptoren bei 1018 Teilchen pro cm2 liegt (Fig. 1d).
  • Nach dem dritten Implantationsschritt 120 kann der Gate- Stapel schichttechnisch fertiggestellt werden, indem eine Wolfram-Silizidschicht 50 als elektrisch leitendes Material auf das Poly-Silizium abgeschieden wird. Darauf wird ein Silizium Nitrid 60 als Isolationsschicht abgeschieden (Fig. 1e).
  • Zur Freilegung der zu bildenden Source- und Drain-Bereiche 90, 95 wird in einem weiteren lithografischen Schritt die Gate-Elektrode bestehend aus dem Schichtstapel von Poly- Silizium, Wolfram-Silizid und Silizium-Nitrid strukturiert. Zur Freilegung eines ersten Bereiches für den Source-Bereich 90 und eines zweiten Bereiches der Substratoberfläche für den Drain-Bereich 95 werden Plasma-Ätzschritte jeweils zur Entfernung des Silizium-Nitrids sowie des Wolfram-Silizids und des Poly-Siliziums durchgeführt. Desweiteren ist eine Temperung des Gate-Kontaktes notwendig. Bei diesen Prozessen treten beträchtliche Temperaturen auf, so daß die Bor-Atome in dem Poly-Silizium, welche unter diesen Temperaturen eine vergleichsweise hohe Diffusivität aufweisen, dazu angeregt, aus dem Poly-Silizium der ersten Schicht 40 durch die Oxidschicht 30 in das Substrat 10 zur Bildung einer leicht p-dotierten Zone 80 zu penetrieren.
  • In einem weiteren lithografischen Schritt wird eine Lochmaske zur Definition der p-dotierten Bereiche für die Source- und Drain-Anschlüsse der p-Kanal-Feldeffekttransistoren aufgetragen. Mittels eines zweiten Implantationsschrittes werden die freigelegten Substratbereiche der Löcher mit Borfluorid implantiert, so daß ein stark p-dotierter Source-Bereich 90 und ein stark p-dotierter Drain-Bereich 95 für den p-Kanal- Feldeffekttransistor gebildet ist. Einen Vergleich des resultierenden Dotierprofils gemäß dem Stand der Technik und gemäß dem vorliegenden Verfahren ist in Fig. 2 dargestellt. In den Diagrammen ist auf der x-Achse die Tiefe gemessen von der Oberkante der Poly-Siliziumschicht eingetragen, während die y-Achse die Dotierstoffkonzentration des Bors zeigt. Die den einzelnen Schichten zugeordneten Tiefenbereiche sind oberhalb der Diagrammen eingezeichnet.
  • In Fig. 2a, welches das Profil gemäß dem Stand der Technik zeigt, ist mit der gestrichelten Linie das resultierende Profil gezeigt, welches direkt nach der Implantation 150 mit Bor-Atomen auf das Substrat vor der Oxidation vorliegen würde. Dieses bis dahin vorteilhafte Profil degradiert nach der Oxidation 180, wobei das an dem Übergang des Gate-Stapels zum Substrat liegende Maximum durch Rückdiffusion der Bor-Atome in den Gate-Stapel abgeschwächt wird. Um den Level der Dotierstoffkonzentration an dem Übergang zu halten, wird daher mit einer größeren Dosis implantiert, welches in Fig. 2a als durchgezogene Linie zu erkennen ist. Eine charakteristische Länge 200 für die Dotiertiefe wird dadurch vergleichsweise vergrößert. Die Tiefe des Kanals der n-Wanne 70 wird dadurch negativ beeinflußt.
  • Fig. 2b zeigt das entsprechende Profil, welches gemäß Anwenden des Verfahrens der vorliegenden Erfindung entsteht. Nach der dritten Implantation, d. h. dem Dotieren des Poly- Siliziums mit Bor-Atomen oder Borfluorid mit einer Energie von 5 keV und einer Dosis von 1014 Ionen pro cm2 stellt sich im Bereich der ersten Schicht, d. h. dem Poly-Silizium ein flaches Dotierprofil für die Dotierstoffkonzentration des Bors ein. Wird nun der Schritt Aussetzung 190 gegenüber einer erhöhten Temperatur ausgeführt, welches üblicherweise erst mit den Ätzprozessen zur Fertigstellung der Gate-Elektrode beginnen kann, so diffundieren beziehungsweise penetrieren die Bor-Atome durch die Oxidschicht 30 hindurch in das Substrat 10 zur Bildung einer p-dotierten Zone. Naturgemäß befindet sich innerhalb des Substrates 10 das Maximum des Profils der Dotierstoffkonzentration genau an dem Übergang des Substrates 10 zu der ersten Schicht 40 umfassend das Poly- Silizium. Eine charakteristische Länge 200' für das Dotierprofil ist daher wesentlich kleiner als in dem oben genannten Fall gemäß dem Stand der Technik.

Claims (10)

1. Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat (10), welcher eine n- dotierte Gate-Elektrode (40), einen p-dotierten Source- Bereich (90) und einen p-dotierten Drain-Bereich (95) aufweist, umfassend die Schritte:
a) Dotieren des Halbleitersubstrates mit Donatoren mittels einer ersten Implantation (100) zur Bildung einer n- dotierten Wanne (70),
b) Durchführen einer thermischen Oxidation (190) zur Bildung einer dünnen Oxidschicht (30) auf der Oberfläche des Halbleitersubstrates (10),
c) Abscheiden einer ersten Schicht (40), welche n-dotiertes Poly-Silizium umfaßt,
d) p-Dotieren der ersten Schicht (40) mit Bor- oder Borfluoridteilchen, wobei die p-Dotierstoffkonzentration des Bors oder Borfluorids geringer als die n-Dotierstoffkonzentration der ersten Schicht (40) ist,
e) Durchführen eines lithographischen Projektionsschrittes und eines Ätzschrittes zur Entfernung der ersten Schicht in einem ersten und einem zweiten Bereich und zur Bildung der Gate-Elektrode in einem zwischen dem ersten und zweiten Bereich gelegenen dritten Bereich auf dem Halbleitersubstrat,
f) Dotieren des Halbleitersubstrates (10) mit Akzeptoren mittels einer zweiten Implantation (140) zur Bildung des p- dotierten Source-Bereiches (90) in dem ersten Bereich und eines p-dotierten Drain-Bereiches in dem zweiten Bereich in dem Halbleitersubstrat,
g) Aussetzen des Halbleitersubstrats einer soweit erhöhten Temperatur (190), daß eine Anzahl von Bor- oder Borfluoridteilchen aus der ersten Schicht durch die Oxidschicht (30) hindurch in das Halbleitersubstrat (10) zur Bildung einer p-dotierten Zone (80) innerhalb der n-Wanne (70) für die Definition der Einsatzspannung des Feldeffekttransistors wandert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das p-Dotieren der ersten Schicht (40) mit Bor oder Borfluorid während des Abscheidens der ersten Schicht (40) durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das p-Dotieren der ersten Schicht (40) nach dem Abscheiden der ersten Schicht (40) mittels einer dritten Implantation (120) durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der ersten Implantation (100) und vor dem Abscheiden der ersten Schicht (40) keine p-Dotierung des Halbleitersubstrates (10) mit Bor oder Borfluorid zur Bildung eines Dotierprofils innerhalb der n-Wanne (70) durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach dem p-Dotieren der ersten Schicht (40) mit Bor oder Borfluorid die Schritte
- Abscheiden einer zweiten Schicht (50) umfassend elektrisch leitendendes Material auf die erste Schicht (40),
- Abscheiden einer dritten Schicht (60), welche ein Nitrid umfaßt, auf die zweite Schicht (50),
durchgeführt werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß vor der ersten Implantation (100) eine Opferoxidschicht (20) gebildet wird und diese Schicht nach der ersten Implantation (100) entfernt wird.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die dritte Implantation (120) mit einer Dosis von 1013 bis 1015 Teilchen pro Quadratzentimeter durchgeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die dritte Implantation (120) mit einer Energie von 2,5 bis 10 keV durchgeführt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß
das n-dotierte Poly-Silizium der ersten Schicht (40) eine Dotierstoffkonzentration von 1019 bis 1020 Teilchen pro Kubikzentimeter aufweist,
das p-Dotieren des Poly-Siliziums mit Bor oder Borfluorid derart durchgeführt wird, daß die erste Schicht (40) eine Dotierstoffkonzentration von 1017 bis 1018 Teilchen pro Kubikzentimeter aufweist.
10. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß nach der Oxidation (180) und vor dem Abscheiden der ersten Schicht (40) die Oxidschicht (30) einer N2O-Atmosphäre ausgesetzt wird, um mittels einer Nitridierung die Durchlässigkeit der Oxidschicht (30) für die Anzahl der durch sie hindurch in das Halbleitersubstrat (10) wandernden Bor- oder Borfluoridteilchen zu beeinflussen.
DE10207740A 2002-02-22 2002-02-22 Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat Expired - Fee Related DE10207740B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10207740A DE10207740B4 (de) 2002-02-22 2002-02-22 Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
US10/372,989 US6943116B2 (en) 2002-02-22 2003-02-24 Method for fabricating a p-channel field-effect transistor on a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10207740A DE10207740B4 (de) 2002-02-22 2002-02-22 Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE10207740A1 true DE10207740A1 (de) 2003-09-11
DE10207740B4 DE10207740B4 (de) 2005-08-25

Family

ID=27740359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10207740A Expired - Fee Related DE10207740B4 (de) 2002-02-22 2002-02-22 Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat

Country Status (2)

Country Link
US (1) US6943116B2 (de)
DE (1) DE10207740B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273379A1 (en) * 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7432164B2 (en) * 2006-01-27 2008-10-07 Freescale Semiconductor, Inc. Semiconductor device comprising a transistor having a counter-doped channel region and method for forming the same
US20090291548A1 (en) * 2008-05-20 2009-11-26 Promos Technologies Inc. Method for preparing p-type polysilicon gate structure
US9647122B2 (en) 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10032873B2 (en) 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
CN110061066B (zh) * 2019-04-30 2024-02-09 苏州固锝电子股份有限公司 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN113611609A (zh) * 2021-07-29 2021-11-05 上海华虹宏力半导体制造有限公司 Mos器件的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051482A (en) * 1997-11-20 2000-04-18 Winbond Electronics Corp. Method for manufacturing buried-channel PMOS

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
US6093661A (en) * 1999-08-30 2000-07-25 Micron Technology, Inc. Integrated circuitry and semiconductor processing method of forming field effect transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051482A (en) * 1997-11-20 2000-04-18 Winbond Electronics Corp. Method for manufacturing buried-channel PMOS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Novel Shallow ... "Toyoshima et al., Snops on VLSITechn. 1991, Digest of tech pap, S. 111 + 112 *

Also Published As

Publication number Publication date
US6943116B2 (en) 2005-09-13
US20050148178A1 (en) 2005-07-07
DE10207740B4 (de) 2005-08-25

Similar Documents

Publication Publication Date Title
DE69012611T2 (de) Verfahren zum Herstellen bipolarer vertikaler Transistoren und von Hochspannungs-CMOS-Transistoren in einer einzigen integrierten Schaltung.
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102008035816B4 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102005009976B4 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
EP0148342B1 (de) Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE102004042156A1 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE102004031453B4 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE10207740B4 (de) Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
DE60209065T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69519016T2 (de) Hochspannungs-ldd-mosfet mit erhöhter durchbruchspannung und herstellungsverfahren
DE10245608A1 (de) Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee