DE10203354A1 - Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung - Google Patents

Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung

Info

Publication number
DE10203354A1
DE10203354A1 DE10203354A DE10203354A DE10203354A1 DE 10203354 A1 DE10203354 A1 DE 10203354A1 DE 10203354 A DE10203354 A DE 10203354A DE 10203354 A DE10203354 A DE 10203354A DE 10203354 A1 DE10203354 A1 DE 10203354A1
Authority
DE
Germany
Prior art keywords
layer
film
temperature
plasma treatment
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10203354A
Other languages
English (en)
Inventor
Eisuke Kodama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10203354A1 publication Critical patent/DE10203354A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung mit den Schritten Vorhandensein einer Verbindungsschicht (40), Ausbilden eines Fotoresistmusters (42) auf der Verbindungsschicht (40), Wärmebehandeln der Verbindungsschicht (40) bei einer Temperatur zwischen 280 DEG C und Strukturieren der Verbindungsschicht, um ein Verbindungsmuster (44) zu bilden. Die Wärmebehandlung führt eine Rückverteilung der Cu-Partikel durch, die sich in der Al-Cu-Legierungsschicht (36) während der O¶2¶-Plasmavorbehandlung abgesondert haben, wodurch das Auftreten eines Kurzschlußausfalls verhindert wird.

Description

Hintergrund der Erfindung (a) Erfindungsgebiet
Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung, und insbesondere ein Verfahren, welches für das Bilden eines feinen Verbindungsmusters, das einen geringeren Kurzschlußausfall hat, geeignet ist.
(b) Beschreibung der verwandten Technik
Bei einem Vorgang zum Bilden einer Verbindungsstruktur in einer Halbleitervorrichtung wird für das Verbindungsmuster im allgemeinen eine Al-Cu-Legierung verwendet. Bei einem typischen Beispiel enthält die Al-Cu-Legierung 95,5 Gew.-% Al und 0,5 Gew.-% Cu.
Die Fig. 1A bis 1E zeigen aufeinanderfolgende Schritte eines herkömmlichen Vorgangs zum Bilden eines Verbindungsmusters mit der Al-Cu-Legierung. In der Fig. 1A ist auf ei­ ner darunterliegenden Isolierschicht 12, wie beispielsweise einem SiO2-Film ein Ti/TiN- Film 14, der eine Ti-Schicht und eine TiN-Schicht enthält, unter Verwendung einer Sput­ tertechnik, etc. als eine Haft/Sperr-Schicht abgeschieden, gefolgt von dem Abscheiden ei­ ner Al-Cu-Legierungsschicht 16 auf derselben, unter Verwendung einer Sputtertechnik, etc.
Darauffolgend wird, wie in der Fig. 1B gezeigt, auf der Al-Cu-Legierungsschicht 16 durch eine Sputtertechnik etc. ein TiN/Ti-Film 18 abgeschieden, wodurch eine kombinierte Zwi­ schenschicht 20 erhalten wird, die den Ti/TiN-Film 14, die Al-Cu-Legierungsschicht 15 und den TiN/Ti-Film 18 umfaßt.
Danach wird, wie in der Fig. 1C gezeigt, der Ti/TiN-Film 18 einer O2-Plasma-Behandlung als einer Vorbehandlung für das Strukturieren der kombinierten Zwischenschicht 20 unter­ zogen.
Darauffolgend und wie in der Fig. 1D gezeigt, wird auf dem TiN/Ti-Film eine Fotoresist- Maske 22 mit einem Designverbindungsmuster ausgebildet, gefolgt von einer Strukturie­ rung der kombinierten Zwischenschicht 20 unter Verwendung einer plasmaverstärkten Ätztechnik unter Verwendung der Fotoresistmaske 22 als Ätzmaske. Auf diese Art und Weise wird ein Verbindungsmuster 24 erhalten, das den Ti/TiN-Film 14, die Al-Cu-Legie­ rungsschicht 16 und den TiN/Ti-Film 18 enthält, die aufeinanderfolgend auf der darunter­ liegenden Isolierschicht 12 ausgebildet worden sind.
Bei der vorstehend beschriebenen herkömmlichen Technik steigt die Möglichkeit des Auf­ tretens eines Kurzschlußausfalls in dem Verbindungsmuster zusammen mit der Entwick­ lung einer feineren Designregel und höheren Integration in der Halbleitervorrichtung, die beide einen kleineren Leitungsabstand in dem Verbindungsmuster mit sich bringen.
Der Kurzschlußausfall verschlechtert die Produktausbeute der Halbleitervorrichtungen und damit besteht seit langem der Wunsch nach einem Verfahren zum Ausbilden eines von einem derartigen Ausfall freien Verbindungsmusters.
Zusammenfassung der Erfindung
Angesichts des vorstehenden Problems bei der herkömmlichen Technik ist es eine Aufgabe der vorliegenden Erfindung ein Verfahren zum Bilden eines feinen Verbindungsmusters in einer Halbleitervorrichtung zu schaffen, das ein Verbindungsmuster bilden kann, welches einen geringeren Kurzschlußausfall hat.
Die vorliegende Erfindung schafft ein Verfahren zum Bilden eines Verbindungsmusters mit den aufeinanderfolgenden Schritten:
Abscheiden eines Verbindungsfilms, der wenigstens eine Al-Cu-Legierungsschicht enthält, auf einer darunterliegenden Schicht; Plasma-Behandeln des Verbindungsfilms; Wärmebehandeln des Verbindungsfilms bei einer Temperatur zwischen 280°C und 400°C und Strukturieren des Verbindungsfilms unter Verwendung einer Ätzmaske, um das Ver­ bindungsmuster zu bilden.
Die Wärmebehandlung des Verbindungsfilms bei der spezifizierten Temperatur nach der Plasmabehandlung, wie beispielsweise einer O2-Plasma- oder Ar-Plasma-Behandlung, er­ zeugt eine Rückverteilung der Cu-Partikel, die innerhalb der Al-Cu-Legierungsschicht während der Plasmabehandlung aufgetreten sind, wodurch der Kurzschlußausfall, welcher durch die Cu-Partikel in dem resultierenden Verbindungsmuster verursacht wird, unter­ drückt wird.
Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfin­ dung gehen aus der folgenden Beschreibung unter Bezugnahme auf die begleitenden Figu­ ren hervor.
Kurze Beschreibung der Figuren
Die Fig. 1A bis 1E sind Ansichten im Schnitt einer Halbleitervorrichtung, die die auf­ einanderfolgenden Schritte eines herkömmlichen Vorganges zum Bilden einer Verbin­ dungsstruktur zeigen;
Fig. 2 ist eine Ansicht im Schnitt der Halbleitervorrichtung, die durch den Vorgang gemäß der Fig. 1A bis 1E hergestellt ist, in welcher ein Defekt gezeigt ist;
Fig. 3 ist ein Schaltbild eines Kurzschlußtests für das Verbindungsmuster in jedem der Probewafer;
Fig. 4A bis 4C sind schematische Ansichten von oben von Probewafern gemäß der Bei­ spiele 1 und 2, die im Vergleich zu einer Vergleichsprobe defekte Chips zeigen, die jeweils einen Kurzschlußausfall haben;
Fig. 5A bis 5C sind schematische Draufsichten der Probewafer gemäß der Beispiele 3 bis 5, die im Vergleich mit einer Vergleichsprobe defekte Chips zeigen, welche jeweils einen Kurzschlußausfall haben;
Fig. 6A und 6B sind schematische Draufsichten auf Probewafer gemäß der Beispiele 6 und 7, die verglichen mit einer Vergleichsprobe defekte Chips zeigen, die jeweils einen Kurz­ schlußausfall haben;
Fig. 7A bis 7C sind schematische Draufsichten auf Probewafer gemäß der Beispiele 8 und 9, die im Vergleich zu einer Vergleichsprobe defekte Chips zeigen, die jeweils einen Kurz­ schlußaufall haben;
Fig. 8A bis 8C sind schematische Draufsichten auf die Probewafer gemäß der Beispiele 10 und 11, die im Vergleich zu einer Vergleichsprobe defekte Chips zeigen, die jeweils einen Kurzschlußausfall haben;
Fig. 9A bis 9F sind Ansichten im Schnitt einer Halbleitervorrichtung, die aufeinanderfol­ gende Schritte eines Vorganges zum Herstellen eines Verbindungsmusters gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 10A bis 10C sind Ansichten im Schnitt einer weiteren Halbleitervorrichtung, die auf­ einanderfolgende Schritte eines Vorganges zum Herstellen eines Verbindungsmusters ge­ mäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen.
Bevorzugte Ausführungsformen der Erfindung
Bevor die Ausführungsform der vorliegenden Erfindung beschrieben wird, werden die Er­ mittlungen der Erfinder und das Prinzip der vorliegenden Verbindung in Verbindung mit den Versuchen zum besseren Verständnis der vorliegenden Erfindung beschrieben.
Vom Erfinder wird angemerkt, daß Kurzschlußausfall, der zwischen Verbindungsleitungen in einer Halbleitervorrichtung auftritt, durch einen spezifischen Temperaturzustand der Al- Cu-Legierungsschicht verursacht wird, der die Cu-Atome in der Al-Cu-Legierungsschicht absondert, so daß sie feine Cu-Partikel bilden. Die feinen Cu-Partikel haben, wie in der Fig. 2 gezeigt, die Tendenz, daß sie nach dem Ätzen der Al-Cu-Legierungsschicht 16 zum Bilden des Verbindungsmusters 24 an der darunterliegenden Isolierschicht 12 als Cu-Kon­ glomerate 26 bleiben, und zwar infolge des Unterschiedes der Ätzrate zwischen der Al-Cu- Legierungsschicht 16 und den abgesonderten Cu-Partikeln. Die verbleibenden Cu-Konglo­ merate 26 überbrücken oft benachbarte Verbindungsleitungen 24, und bewirken den Kurz­ schlußausfall in der resultierenden Halbleitervorrichtung.
Es wurde auch herausgefunden, daß die Temperatur der Al-Cu-Legierungsschicht 16 wäh­ rend des Abscheidens der Al-Cu-Legierungsschicht 16, des Abscheidens der TiN/Ti- Schicht 18, der O2-Plasma-Vorbehandlung und dem Austausch der Ätzmaske über den vorstehend genannten, spezifischen Temperaturzustand angehoben wird, wodurch die Cu-Partikel innerhalb der Al-Cu-Legierungsschicht abgesondert werden.
Der Erfinder hat Versuche durchgeführt, wie sie im folgenden detailliert angegeben wer­ den, um den spezifischen Temperaturzustand, welcher die Cu-Absonderung verursacht, zu bestätigen, und das Problem durch Rückverteilung der abgesonderten Cu-Partikel innerhalb der Al-Cu-Legierungsschicht zu lösen, und zwar unter Verwendung einer Wärmebehand­ lung vor der Strukturierung der kombinierten Zwischenschicht.
Versuch 1
Ein Probe-Wafer wurde einer Wärmebehandlung unterzogen, währenddessen der Einfluß durch die Wärmebehandlung untersucht wurde. Der Probe-Wafer hatte eine solche Konfi­ guration, daß:
die darunterliegende Schicht aus SiO2 bestand;
die Dicke der unteren TiN-Schicht 300 Å betrug;
die Dicke der unteren Ti-Schicht 400 Å betrug;
der untere Ti/TiN-Film bei einer Temperatur von 300°C gebildet wurde;
die Dicke der Al-Cu-Legierungsschicht 5000 Å betrug;
die Dicke der oberen Ti-Schicht 250 Å betrug;
die Dicke der oberen TiN-Schicht 500 Å betrug; und
die Al-Cu-Legierungsschicht, die obere Ti-Schicht und die obere TiN-Schicht bei einer Temperatur von 310°C gebildet worden waren.
Bei diesem Versuch wurde der Probe-Wafer einer Temperung bei einer Temperatur von 250°C für 10 Minuten unterzogen, einer O2-Plasma-Vorbehandlung unterzogen, mit einem Fotoresist-Film mit einer Dicke von 9000 Å beschichtet, einer Belichtung und einer Ent­ wicklung zum Strukturieren des Fotoresist-Films unterzogen, um aus diesem eine Ätzmas­ ke zu erhalten, und einem plasmaverstärkten Ätzen zum Strukturieren der kombinierten Zwischenschicht der genannten Reihenfolge unterzogen.
Die Bedingungen der O2-Plasma-Vorbehandlung waren wie folgt:
Umgebungsdruck 1,1 Torr;
Strömungsgeschwindigkeit von O2 3500 sccm;
Plasmaleistung 1400 Watt;
Temperatur 240°C; und
Behandlungszeit 30 sec.
Die Bedingungen des Plasmaätzens zum Strukturieren der Zwischenschicht waren wie folgt:
Umgebungsdruck 1,5 Pa;
Strömungsgeschwindigkeiten von Cl2BCl3, Ar, das 10% CH4 enthielt, und Ar 110 sccm, 50 sccm, 96 sccm bzw. 144 sccm;
Plasmaleistung 600 Watt;
Temperatur 40°C; und
Ätzzeit 170 sec.
Der Kurzschlußtest zum Detektieren eines Kurzschlußausfall wurde bei jedem der Chips, die aus dem Probe-Wafer erzielt worden waren, durchgeführt, wobei der Test ergab, daß alle Chips in den Verbindungsmustern Kurzschlußausfälle hatten. Die Verbindungsschicht ist so konfiguriert, daß die resultierende Verbindungsschicht ein Paar kammförmiger Elek­ troden hatte, zwischen welchen bei dem Test, wie in der Fig. 3 gezeigt, eine Testspannung angelegt wurde, wobei der Strom gemessen wurde, welcher zwischen den Elektroden floß, um einen Kurzschlußausfall zu detektieren.
Testergebnisse sind in der Fig. 4A gezeigt, wobei die Chips, welche einen jeweils spezi­ fisch gemessenen Strom zeigen, auf dem Probe-Wafer für jeden spezifisch gemessenen Strom markiert sind, und die Anzahl der Chips, welche dem jeweils spezifisch gemessenen Strom haben, ist an der rechten Seite gezeigt. Dies ist ähnlich in den Fig. 4B und 4C sowie auch in den folgenden Zeichnungen. In der Fig. 4A ist gezeigt, daß alle Chips einen Strom oberhalb von 100000 pA hatten, was ein Auftreten des Kurzschlußausfalls zeigt.
Ein ähnlicher Test wurde bei einem weiteren Probe-Wafer durchgeführt, der eine ähnliche Konfiguration wie die vorstehende Konfiguration hatte, und der durch einen Vorgang ähn­ lich wie der vorstehend beschriebene Vorgang hergestellt wurde, mit Ausnahme, daß die weitere Probe keiner Ar-Temperung unterzogen worden war. Fig. 4B zeigte die Testergeb­ nisse für den weiteren Probe-Wafer. Alle Chips zeigten einen gemessenen Strom zwischen 0,8 Pa und 10000 pA, d. h., daß bei diesen kein Kurzschlußausfall auftrat, mit Ausnahme von 2 Chips, die Kurzschlußausfälle hatten.
Versuch 2
Bei diesem Versuch wurde ein Probe-Wafer, der eine ähnliche Konfiguration wie die Kon­ figuration des Probe-Wafers des Versuches 1 hatte, durch einen Vorgang ähnlich wie der vorstehende Vorgang hergestellt, mit Ausnahme, daß der Probe-Wafer des Versuchs 2 auf einer Ar-Temperung ähnlich wie beim Versuch 1 einer weiteren Ar-Temperung bei 350°C unterzogen wurde. Genauer gesagt wurde dieser Probe-Wafer nacheinander einer O2-Plas­ ma-Behandlung, einer ersten Ar-Temperung, einer zweiten Ar-Temperung bei 350°C für 10 Minuten und einem fotolithographischen Ätzschritt zum Strukturieren unterzogen. Der resultierende Wafer wurde dem Test der Verbindungsstruktur in jedem seiner Chips unter­ zogen. Die Testergebnisse sind in der Fig. 4C gezeigt, die zeigt, daß die Testergebnisse im wesentlichen ähnlich wie die in der Fig. 4B gezeigten Testergebnisse waren.
Es wird aus den Ergebnissen des Versuchs 2 geschlossen, daß die zweite Ar-Temperung bei 350°C die Cu-Partikel, die durch die erste Ar-Temperung bei 250°C abgesondert wor­ den waren, in der Al-Cu-Legierungsschicht rückverteilte, wodurch der Kurzschlußausfall in dem resultierenden Verbindungsmuster unterdrückt wurde.
Es wurden andere Probe-Wafer, die eine ähnliche Konfiguration wie derjenige des Ver­ suchs 2 hatten, durch Vorgänge ähnlich wie demjenigen von Versuch 2 hergestellt, mit Ausnahme der zweiten Ar-Temperungsschritte, die bei Temperaturen von 280°C, 300°C, 320°C, 340°C, 360°C, 380°C und 400°C für jeweils weitere Probe-Wafer durchgeführt wurden. Die Testergebnisse der Kurzschlußtests in den weiteren Probe-Wafern waren ähn­ lich wie jene bei dem Probe-Wafer des Versuchs 2.
Versuche 3 bis 5
Die Probe-Wafer dieser Versuche hatten ähnliche Konfigurationen wie die Probe des Ver­ suchs 1, und wurden durch einen Vorgang ähnlich wie der Vorgang des Versuchs 1 herge­ stellt, mit Ausnahme der Abwesenheit der Ar-Temperung und den Bedingungen der O2-Plasma-Behandlungen. Die Bedingungen bei den O2-Plasma-Behandlungen sind in der folgenden Tabelle aufgelistet.
Tabelle 1
Die Testergebnisse für die Probe-Wafer sind in den Fig. 5A, 5B und 5C entsprechend der Versuche 3, 4 bzw. 5 gezeigt.
Aus den Fig. 5A, 5B und 5C kann geschlossen werden, daß die O2-Plasmabehandlung bei 250°C eine höhere Wahrscheinlichkeit des Kurzschlußausfalls verursacht als dies beim Versuch 5 der Fall ist, und daß eine Temperatur von 200°C oder darunter für die O2-Plas­ ma-Behandlung eine signifikant niedrigere Wahrscheinlichkeit des Kurzschlußausfalls schafft, als dies bei den Versuchen 3 und 4 der Fall ist.
Versuche 6 und 7
Jeder der Probe-Wafer dieser Versuche, der eine ähnliche Konfiguration wie diejenige des Probe-Wafers beim Versuch 1 hatte, wurde durch einen Vorgang ähnlich wie derjenige beim Probe-Wafer des Versuchs 1 hergestellt, mit Ausnahme einer zusätzlichen Ar- Plasma-Behandlung, die nach der O2-Plasmabehandlung durchgeführt wurde. Die zusätzli­ chen Ar-Plasmabehandlungen der Versuche 5 und 6 wurden bei Temperaturen von 250°C bzw. 300°C für 10 Minuten durchgeführt. Die Ergebnisse der Kurzschlußtests sind in den Fig. 6A und 6B entsprechend den Versuchen 6 bzw. 7, gezeigt.
Die Fig. 6A und 6B zeigen, daß die Ar-Plasmabehandlung bei 250°C bei allen Chips Kurzschlußausfälle verursacht, und daß die Ar-Behandlung bei 350°C eine signifikant ge­ ringere Wahrscheinlichkeit des Kurzschlußausfalls verursacht.
Versuche 8 und 9
Probe-Wafer dieser Versuche hatten ähnliche Konfigurationen wie diejenige des Probe- Wafers vom Versuch 1, und wurden durch einen Vorgang hergestellt ähnlich demjenigen für den Versuch 1, mit Ausnahme der Bedingungen der O2-Plasmabehandlungen und der zusätzlichen Bearbeitungen zum Ersetzen der Fotoresistmasken. Die Bedingungen für die O2-Plasmabehandlungen sind in der folgenden Tabelle aufgelistet.
Tabelle 2
Die Bearbeitungen für die Probe des Versuchs 8 umfaßten:
eine gewöhnliche Bearbeitung mit den Schritten O2-Plasmabehandlung unter Verwendung der ersten Bedingung, Beschichten mit dem Fotoresist und Strukturieren desselben, um eine Fotoresistmaske zu bilden; und dreifache zusätzliche Bearbeitung, wobei die zusätzli­ che Bearbeitung jedesmal die Schritte aufwies: Entfernen der Fotoresist-Maske, eine O2-Plasma-Behandlung unter Verwendung der zweiten Bedingung und Bilden einer weiteren Fotoresist-Maske, vor dem Strukturieren des Kombinationszwischenmusters. Die Bear­ beitung für die Probe des Versuchs 9 war ähnlich wie bei der Probe des Versuchs 8, mit Ausnahme der Anzahl der Male der zusätzlichen Bearbeitung, die anstatt drei fünf war.
Die Testergebnisse der Versuche 8 und 9 sind in den Fig. 7A bzw. 7B gezeigt. 7C zeigt auch die Ergebnisse eines vergleichbaren Probe-Wafers, bei dem die zusätzliche Bearbei­ tung aus den Bearbeitungen für die Versuche 8 und 9 weggelassen worden ist.
Wie aus den Fig. 7A, 7B und 7C zu ersehen ist, wird bestätigt, daß die iterative zusätz­ liche Bearbeitung, die das Ersetzen des Maskenmusters und die O2-Plasmabehandlung aufweist, die Anzahl derjenigen Chips erhöht, die an Kurzschlußausfall leiden, und insbe­ sondere leiden fast alle Chips an Kurzschlußausfall, wenn die zusätzliche Bearbeitung fünf mal durchgeführt worden ist. Daraus ist zu schließen, daß die Cu-Absonderung infolge des Temperaturanstiegs des Wafers auf eine Temperatur zwischen 200°C und 240°C auftritt, welche den Kurzschlußausfall verursacht.
Versuche 10 und 11
Die Probe-Wafer dieser Versuche hatten ähnliche Konfigurationen wie diejenigen der Pro­ be des Versuchs 1, und wurden durch einen Vorgang ähnlich wie derjenige für den Versuch 1 hergestellt, mit Ausnahme der Bedingungen für die O2-Plasmabehandlungen und zusätz­ lichen Bearbeitungen, die die O2-Plasma-Behandlungen enthielten. Die Bedingungen bei den O2-Plasmabehandlungen sind in der folgenden Tabelle aufgelistet.
Tabelle 3
Die Bearbeitung der Probe des Versuchs 10 umfaßte: eine gewöhnliche Bearbeitung ein­ schließlich der Schritte O2-Plasmabehandlung unter Verwendung der ersten Bedingung, Beschichten mit dem Fotoresist, und Strukturieren desselben, um eine Fotoresistmaske zu bilden; und eine dreimalige zusätzliche Verarbeitung, wobei die zusätzliche Verarbeitung jedesmal die Schritte Entfernen der Fotoresistmaske, eine O2-Plasmabehandlung unter Verwendung der zweiten Bedingung und Ausbilden einer weiteren Fotoresistmaske vor dem Strukturieren des Kombinations-Verbindungsmusters, enthielt.
Die Bearbeitung für die Probe des Versuchs 11 war ähnlich wie für die Probe des Versuchs 10, mit Ausnahme der Anzahl der Male der zusätzlichen Bearbeitung, die anstatt drei fünf war. Andere Schritte für die Versuche 10 und 11 waren ähnlich wie diejenigen beim Ver­ such 1, mit Ausnahme daß bei dem Ätzschritt Methan als Zusatz verwendet wurde.
Die Testergebnisse für die Versuche 10 und 11 sind in den Fig. 8A bzw. 8B gezeigt. Fig. 8C zeigt ebenfalls die Testergebnisse einer Vergleichsprobe, bei der die zusätzliche Bearbeitung nach der O2-Plasmabehandlung unter Verwendung der ersten Bedingung, von den Bearbeitungen der Versuche 10 und 11 weggelassen wurde.
Wie aus den Fig. 8A, 8B und 8C zu ersehen ist, wird bestätigt, daß die iterative zusätz­ liche Bearbeitung mit den Schritten Ausbilden und Entfernen des Maskenmusters und die O2-Plasmabehandlung nicht die Anzahl derjenigen Chips erhöht, die an dem Kurzschluß­ ausfall leiden, solange als die O2-Plasmabehandlung eine Temperatur von 150°C verwen­ det. Genauer gesagt, beeinflußt die zusätzliche Bearbeitung, die die O2-Plasmabehandlung bei einer Temperatur von 150°C umfaßt, nicht die Cu-Absonderung.
Somit wird aus den vorstehenden Versuchen 1-11 geschlossen, daß die Wärmebehandlung bei einer Temperatur zwischen 280°C und 400°C nach der O2-Plasmabehandlung die Cu- Absonderung innerhalb der Al-Cu-Legierungsschicht entfernen kann und daß das Auftreten der Cu-Absonderung innerhalb der Al-Cu-Legierungsschicht durch zusätzliche Bearbeitun­ gen signifikant unterdrückt wird, die den Schritt Entfernen der Ätzmaske unter Verwen­ dung eines Schwabbel-Schrittes bei einer Temperatur von 200°C oder darunter und der O2-Plasmabehandlung für die Kombinationsverbindungsschicht bei einer Temperatur von 150°C oder darunter enthielt, wenn das Ersetzen der Fotoresistmaske gewünscht wird.
Bei der vorliegenden Erfindung ist die Verbindungsschicht nicht auf die spezifische Kom­ binationsverbindungsschicht begrenzt, solange als die Verbindungsschicht die Al-Cu- Legierung als Hauptbestandteil derselben enthält. Bei einem praktischen Beispiel wird vor­ gezogen, daß die Verbindungsschicht eine Al-Cu-Legierungsschicht und einen Kombinati­ onsmetallfilm, bestehend aus einer metallischen Haftschicht und einer metallischen Sperr­ schicht, jeweils auf der Unterseite und der Oberseite der Al-Cu-Legierungsschicht, enthält. Die metallische Haftschicht kann beispielsweise eine TiN-Schicht und die metallische Sperrschicht kann beispielsweise eine Ti-Schicht sein.
Bei der vorliegenden Erfindung ermöglicht die Wärmebehandlung bei einer Temperatur zwischen 280°C und 400°C, die zwischen dem Schritt O2-Plasmabehandlung und dem Schritt Strukturieren der Verbindungsschicht durchgeführt wird, daß sich die Cu-Partikel, die sich innerhalb der Al-Cu-Legierungsschicht bei der O2-Plasmabehandlung abgesondert haben, innerhalb der Al-Cu-Legierungsschicht rückverteilen, wodurch der Kurzschlußaus­ fall infolge von Cu-Absonderung unterdrückt wird.
Es ist vorzuziehen, daß für das Entfernen der Ätzmaske ein Schwabbelschritt (ashing) bei einer Temperatur von 200°C oder darunter verwendet wird und für die Verbindungsschicht eine O2-Plasmabehandlung bei einer Temperatur von 150°C oder darunter verwendet wird, wenn die Ätzmaske durch eine andere Ätzmaske ersetzt werden soll, das heißt iterative Schritte zum Ausbilden und Entfernen einer Ätzmaske werden durchgeführt, so wie dies im Fall einer Fehlausrichtung oder eines Defekts der Ätzmaske der Fall ist.
Das Wärmebehandlungssystem, das bei der vorliegenden Erfindung für die vorstehende Wärmebehandlung verwendet wird, kann von irgendeinem Typ sein, wie es beispielsweise in einer Wafer-Stufe, einer Reaktor- oder einer Plasma-Kammer installiert ist.
Nun wird die vorliegende Erfindung genauer unter Bezugnahme auf eine bevorzugte Aus­ führungsform derselben beschrieben.
Ein Vorgang gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist aufein­ anderfolgend durch die Fig. 9A-9F gezeigt. In der Fig. 9A wird auf einer unterliegen­ den Isolierschicht 32, die beispielsweise aus SiO2 besteht, ein Ti/TiN-Film 34, der eine 400 Å dicke Ti-Haftschicht und eine 300 Å dicke TiN/Sperrschicht durch Sputtern bei einer Temperatur von 300°C abgeschieden, gefolgt von einem Abscheiden einer 5000 Å dicken Al-Cu-Legierungsschicht 36 bei einer Temperatur von 300°C auf derselben. Die Al-Cu- Legierungsschicht 36 enthält beispielsweise 99,5% Al und 0,5% Cu.
Darauffolgend wird, wie in der Fig. 9B gezeigt, auf der Al-Cu-Legierungsschicht 36 ein Ti­ N/Ti-Film 38, der eine 500 Å dicke TiN-Sperrschicht und eine 250-Å dicke Ti-Haftschicht enthielt, abgeschieden, wodurch eine Kombinationsverbindungsschicht 40 erzielt wurde, die den Ti-TiN-Film 34, die Al-Cu-Legierungsschicht 36 und den TiN/Ti-Film 38 enthielt.
Darauffolgend wurde in einer Plasma-Kammer eine O2-Plasmabehandlung als eine Vorbe­ handlung für die Strukturierung der Verbindungsschicht durchgeführt, wie dies in der Fig. 9C gezeigt ist. Die O2-Plasmabehandlung verwendet die folgenden Bedingungen:
Umgebungstemperatur bei 1.1 Torr; O2-Strömungsrate bei 3750 sccm; Plasmaleistung bei 1000 Watt; Temperatur bei 250°C; und Zeitdauer 45 sec.
Danach wird, wie in der Fig. 9D gezeigt, die Temperatur des Wafer-Objekttisches inner­ halb der Plasmakammer auf 350°C erhöht, auf dem der Wafer mit der Verbindungsschicht 40 montiert ist, welcher der Vorbehandlung unterzogen worden ist, um den Wafer für 10 min in der Plasmakammer einer Ar-Temperungsbehandlung zu unterziehen.
Darauffolgend und wie in der Fig. 9E gezeigt, wird auf dem TiN/Ti-Film 38 des Verbin­ dungsmusters durch Beschichten und nachfolgendes Strukturieren eine Ätzmaske 42 aus­ gebildet.
Danach wird, wie in der Fig. 9F gezeigt, die Verbindungsschicht 40 durch eine plasmaver­ stärkte Ätztechnik unter Verwendung der Ätzmaske 42 strukturiert, um ein Verbindungs­ muster zu bilden, das den Ti/TiN-Film 34, die Al-Cu-Legierungsschicht 36 und den TiN/Ti-Film 38 umfaßt, die aufeinanderfolgend auf der darunterliegenden Isolierschicht 32 ausgebildet worden sind.
Bei der vorstehenden Ausführungsform erzeugt die Ar-Temperungsbehandlung bei einer Temperatur von ungefähr 340°C für 10 Minuten eine wirksame Rückverteilung der Cu- Partikel, die sich innerhalb der Al-Cu-Legierungsschicht 36 während der O2-Plasmabehandlung abgesondert haben, wodurch das Auftreten des Kurzschlußausfalls un­ terdrückt wird.
Die Fig. 10A bis 10C zeigen einen Vorgang gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Schritte vor dem Schritt der Fig. 10A sind ähnlich wie die in den Fig. 9A bis 9E gezeigten Schritte, und daher wird deren Beschreibung zur Vermei­ dung von Wiederholung weggelassen.
Wenn die Ätzmaske 42, die im Schritt gemäß Fig. 9E ausgebildet worden ist, eine Fehlaus­ richtung hat, sollte die Ätzmaske 42 entfernt und eine andere Ätzmaske ausgebildet wer­ den. Zu diesem Zweck wird bei der vorliegenden Ausführungsform die Ätzmaske 42 durch einen O2-Schwabbel-Schritt (ashing) bei einer Temperatur von 200°C oder darunter ent­ fernt, um die in der Fig. 10A gezeigte Struktur zu erhalten.
Danach wird eine O2-Plasmabehandlung bei einer Temperatur von 150°C oder darunter des TiN/Ti-Films 38 durchgeführt, wie dies in der Fig. 10B gezeigt ist, gefolgt von dem Aus­ bilden einer anderen Ätzmaske 46 auf dem TiN/Ti-Film 38. Wenn festgestellt worden ist, daß die andere Ätzmaske zu den anderen Masken eine Fehlausrichtung hat oder einen ge­ wissen Defekt aufweist, wird eine Wiederholung des Entfernens und Ausbildens einer weiteren Ätzmaske durchgeführt, um eine Ätzmaske zu erzielen, die keinen Defekt auf­ weist. Das Verbindungsmuster wird dann durch eine Plasmaätztechnik unter Verwendung der Ätzmaske, die keinen Defekt hat, strukturiert.
Bei der vorliegenden Ausführungsform wird der Wafer nach der Wärmebehandlung bei der Temperatur von 150°C oder darunter nicht der spezifischen Temperatur um 250°C unter­ zogen, die die Absonderung der Cu-Partikel in der Al-Cu-Legierung verursacht. Somit ist die Al-Cu-Legierungsschicht frei von Cu-Absonderungen.
Da die vorstehenden Ausführungsformen nur als Beispiele beschrieben worden sind, ist die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen begrenzt, um ver­ schiedene Modifikationen und Veränderungen können vom Fachmann leicht durchgeführt werden, ohne daß vom Schutzumfang der vorliegenden Erfindung abgewichen wird.

Claims (6)

1. Verfahren zum Bilden eines Verbindungsmusters mit den aufeinanderfolgenden Schritten:
Abscheiden eines Verbindungsfilms (40) auf einer unterliegenden Schicht (32), wobei der Verbindungsfilm (40) wenigstens eine Al-Cu-Legierungsschicht (36) auf­ weist;
Plasmabehandeln des Verbindungsfilms (40);
Wärmebehandeln des Verbindungsfilms (40) bei einer Temperatur zwischen 280°C und 400°C; und
Strukturieren des Verbindungsfilms (40) unter Verwendung einer Ätzmaske (42, 46) zum Bilden des Verbindungsmusters (44).
2. Verfahren nach Anspruch 1, weiterhin mit den aufeinanderfolgenden Schritten:
Entfernen einer weiteren Ätzmaske (42) durch einen Schwabbelschritt bei einer Temperatur gleich oder niedriger als 200°C, O2-Plasmabehandlung des Verbindungs­ films (40) bei einer Temperatur gleich oder unterhalb von 150°C zum Bilden der Ätz­ maske (46).
3. Verfahren nach Anspruch 1, wobei der Verbindungsfilm (40) weiterhin eine Haftschicht und eine Sperrschicht je­ weils an der Oberseite und Unterseite der Al-Cu-Legierungsschicht (36) aufweist.
4. Verfahren nach Anspruch 3, wobei die Haftschicht und die Sperrschicht eine Ti-Schicht bzw. eine TiN-Schicht sind.
5. Verfahren nach Anspruch 1, wobei die Plasmabehandlung eine O2-Plasmabehandlung bei einer Temperatur höher als 200°C ist.
6. Verfahren nach Anspruch 1, wobei die Plasmabehandlung eine Ar-Plasmabehandlung bei einer Temperatur von 250°C oder darunter ist.
DE10203354A 2001-01-30 2002-01-29 Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung Withdrawn DE10203354A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020905A JP2002231724A (ja) 2001-01-30 2001-01-30 配線の形成方法

Publications (1)

Publication Number Publication Date
DE10203354A1 true DE10203354A1 (de) 2002-08-29

Family

ID=18886541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10203354A Withdrawn DE10203354A1 (de) 2001-01-30 2002-01-29 Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6607989B2 (de)
JP (1) JP2002231724A (de)
KR (1) KR20020063815A (de)
DE (1) DE10203354A1 (de)
TW (1) TW521350B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473528B2 (en) * 1999-01-06 2009-01-06 Genenews Inc. Method for the detection of Chagas disease related gene transcripts in blood
KR100557647B1 (ko) * 2004-12-06 2006-03-10 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성방법
JP4908824B2 (ja) * 2005-11-11 2012-04-04 ローム株式会社 半導体装置の製造方法
KR100815945B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 부식 방지 방법
KR100875822B1 (ko) 2007-07-12 2008-12-26 주식회사 동부하이텍 반도체 장치 형성 방법
CN103681242B (zh) * 2013-12-23 2017-01-18 无锡中微晶园电子有限公司 硅基片厚金属刻蚀的前处理工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
US5499754A (en) * 1993-11-19 1996-03-19 Mcnc Fluxless soldering sample pretreating system
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5904154A (en) * 1997-07-24 1999-05-18 Vanguard International Semiconductor Corporation Method for removing fluorinated photoresist layers from semiconductor substrates
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects

Also Published As

Publication number Publication date
KR20020063815A (ko) 2002-08-05
US20020142614A1 (en) 2002-10-03
TW521350B (en) 2003-02-21
US6607989B2 (en) 2003-08-19
JP2002231724A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE3782389T2 (de) "lift-off" verfahren zur herstellung von leiterbahnen auf einem substrat.
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE10203354A1 (de) Verfahren zum Bilden eines Verbindungsmusters in einer Halbleitervorrichtung
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
DE19654096A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE19838847A1 (de) Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8130 Withdrawal