DE102023204080A1 - Herstellungsverfahren für chips - Google Patents

Herstellungsverfahren für chips Download PDF

Info

Publication number
DE102023204080A1
DE102023204080A1 DE102023204080.8A DE102023204080A DE102023204080A1 DE 102023204080 A1 DE102023204080 A1 DE 102023204080A1 DE 102023204080 A DE102023204080 A DE 102023204080A DE 102023204080 A1 DE102023204080 A1 DE 102023204080A1
Authority
DE
Germany
Prior art keywords
laser beam
substrate
insulating layer
protective layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023204080.8A
Other languages
English (en)
Inventor
Kentaro Odanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102023204080A1 publication Critical patent/DE102023204080A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

Erste Durchdringungspfade, die eine Isolierschicht durchdringen, werden durch Bestrahlung mit einem Laserstrahl entlang der Grenzen mehrerer Bauelemente von einer Oberflächenseite der Isolierschicht vor der Ausbildung einer Maske ausgebildet, die verwendet wird, wenn ein Wafer durch Plasmaätzen geteilt wird (Schutzschichtausbildungsschritt und zweiter Laserstrahl-Bestrahlungsschritt). In diesem Fall kann die Bestrahlungsbedingung des Laserstrahls zum Entfernen des gewünschten Teils der Isolierschicht und die Bestrahlungsbedingung des Laserstrahls zum Ausbilden der Maske, d.h. zum Entfernen des gewünschten Teils einer Schutzschicht, jeweils auf einen bevorzugten Zustand festgelegt werden. Dadurch wird es möglich, die Bearbeitungsgenauigkeit zu verbessern, wenn der Wafer zur Herstellung von Chips geteilt wird.

Description

  • TECHNISCHER HINTERGRUND
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für Chips, bei dem ein Wafer mit einem Substrat und mehreren Bauelementen, die an der Seite der vorderen Oberfläche des Substrats unter Zwischenanordnung einer Isolierschicht angeordnet sind, entlang der Grenzen der mehreren Bauelemente geteilt wird, um die Chips herzustellen.
  • Beschreibung der verwandten Technik
  • Chips eines Bauelements wie beispielsweise eines integrierten Schaltkreises (IC) sind Komponenten, die in verschiedenen Arten von elektronischen Geräten wie Mobiltelefonen und Personal Computern unverzichtbar sind. Solche Chips werden hergestellt, indem ein Wafer, in dem mehrere Bauelemente ausgebildet sind, beispielsweise entlang der Grenzen der mehreren Bauelemente geteilt wird.
  • Als Verfahren zum Teilen des Wafers, wie oben beschrieben, wurde ein Vorgehen vorgeschlagen, bei dem eine Maske an der vorderen Oberfläche des Wafers vorgesehen ist, so dass die Grenzen freiliegen, und anschließend das Plasmaätzen für diesen Wafer ausgeführt wird (siehe beispielsweise die japanische Offenlegungsschrift Nr. 2016-207737 ). Beispielsweise wird diese Maske ausgebildet, indem die vordere Oberfläche des Wafers mit einer Schutzschicht abgedeckt wird, die ein lichtabsorbierendes Mittel enthält, und dann eine Bestrahlung mit einem Laserstrahl entlang der Grenzen von der Oberflächenseite der Schutzschicht ausgeführt wird, um einen Teil der Schutzschicht zu entfernen.
  • DARSTELLUNG DER ERFINDUNG
  • Zur Verbesserung der Qualität von Chips werden die Chips aus einem Wafer hergestellt, der ein Substrat aus einem Halbleiter und mehrere Bauelemente aufweist, die an der Seite der vorderen Oberfläche des Substrats angeordnet sind, wobei in einigen Fällen eine Schicht aus einem Isolator (Isolierschicht) dazwischen liegt, was im Wesentlichen als Silizium-auf-Isolator (SOI)-Wafer bezeichnet wird. Ferner wird dieser SOI-Wafer manchmal durch Plasmaätzen geteilt, wie oben beschrieben.
  • In diesem Fall wird häufig ein Teil der Isolierschicht zusammen mit einem Teil der an der vorderen Oberfläche des Wafers vorgesehenen Schutzschicht durch den Laserstrahl entfernt, mit dem die Bestrahlung zur Ausbildung der Maske für das Plasmaätzen ausgeführt wird. Normalerweise wird dieser Teil der Isolierschicht nicht direkt durch die Bestrahlung mit dem Laserstrahl entfernt.
  • Da der Isolator eine hohe Bandlückenenergie aufweist, wird der Laserstrahl normalerweise durch die Isolierschicht transmittiert. Andererseits wird der Laserstrahl, der die Isolierschicht transmittiert hat, von dem Halbleiter absorbiert, der das Substrat ausgestaltet. In diesem Fall erfolgt der Laserabtrag in der Nähe der vorderen Oberfläche des Substrats. Außerdem verdampft ein Teil der Isolierschicht, die an den Grenzen der verschiedenen Bauelemente angeordnet ist, und wird in Verbindung mit diesem Laserabtrag entfernt.
  • Wenn die Isolierschicht jedoch dick ist und/oder wenn die Laserablation in einem breiten Bereich der vorderen Oberfläche des Substrats stattfindet, besteht die Möglichkeit, dass es schwierig wird, den gewünschten Teil der Isolierschicht zu entfernen, oder dass ein breiter Teil der Isolierschicht entfernt wird, d.h. dass eine Trennung der Schicht stattfindet.
  • In Anbetracht dessen ist es ein Ziel der vorliegenden Erfindung, ein Bearbeitungsverfahren für Chips bereitzustellen, das die Bearbeitungsgenauigkeit verbessern kann, wenn ein Wafer mit einem Substrat und mehreren Bauelementen, die an der Seite der vorderen Oberfläche des Substrats angeordnet sind, unter Zwischenanordnung einer Isolierschicht durch Plasmaätzen geteilt wird, um die Chips herzustellen.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren für Chips bereitgestellt, bei dem ein Wafer, aufweisend ein Substrat und mehrere Bauelemente, die an einer Seite der vorderen Oberfläche des Substrats unter Zwischenanordnung einer Isolierschicht angeordnet sind, entlang von Grenzen der mehreren Bauelemente geteilt wird, um die Chips herzustellen. Das Herstellungsverfahren umfasst: einen ersten Laserstrahl-Bestrahlungsschritt eines Ausbildens erster Durchdringungspfade, die die Isolierschicht durchdringen und das Substrat freilegen, durch ein Ausführen einer Bestrahlung mit einem Laserstrahl entlang der Grenzen von einer Oberflächenseite der Isolierschicht unter einer ersten Bestrahlungsbedingung, und einen Schutzschichtausbildungsschritt eines Ausbildens einer Schutzschicht, um die mehreren Bauelemente, die Isolierschicht und das Substrat zu bedecken, das an den ersten Durchdringungspfaden freiliegt, nach dem ersten Laserstrahl-Bestrahlungsschritt. Das Herstellungsverfahren umfasst auch einen zweiten Laserstrahl-Bestrahlungsschritt eines Ausbildens zweiter Durchdringungspfade, die die an den ersten Durchdringungspfaden ausgebildete Schutzschicht durchdringen und das Substrat freilegen, durch ein Ausführen einer Bestrahlung mit dem Laserstrahl entlang der Grenzen von einer Oberflächenseite der Schutzschicht unter einer zweiten Bestrahlungsbedingung, die sich von der ersten Bestrahlungsbedingung unterscheidet, nach dem Schutzschichtausbildungsschritt, und einen Teilungsschritt eines Ausführens eines Plasmaätzens von der Oberflächenseite der Schutzschicht, bis das Substrat entlang der Grenzen geteilt ist, nach dem zweiten Laserstrahl-Bestrahlungsschritt.
  • Bevorzugt ist die Isolierschicht aus einem Material ausgebildet, durch das der Laserstrahl transmittiert.
  • Bei der vorliegenden Erfindung werden die ersten Durchdringungspfade, die die Isolierschicht durchdringen, durch Bestrahlung mit dem Laserstrahl entlang der Grenzen der mehreren Bauelemente von der Oberflächenseite der Isolierschicht aus ausgebildet, bevor eine Maske ausgebildet wird, die verwendet wird, wenn der Wafer durch das Plasmaätzen geteilt wird (Schutzschichtausbildungsschritt und zweiter Laserstrahl-Bestrahlungsschritt). Das heißt, bei der vorliegenden Erfindung wird ein Teil der Isolierschicht, die an den Grenzen der mehreren Bauelemente angeordnet ist, vor der Ausbildung der Maske entfernt.
  • In diesem Fall kann die Bestrahlungsbedingung (Bestrahlungszustand) des Laserstrahls zum Entfernen des gewünschten Teils der Isolierschicht und die Bestrahlungsbedingung des Laserstrahls zum Ausbilden der Maske, d.h. zum Entfernen des gewünschten Teils der Schutzschicht, jeweils auf einen bevorzugten Zustand festgelegt werden. Hierdurch wird es im Rahmen der vorliegenden Erfindung möglich, die Bearbeitungsgenauigkeit beim Teilen des Wafers zur Herstellung der Chips zu verbessern.
  • Die obigen und andere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung, sowie die Weise ihrer Umsetzung werden am besten durch ein Studium der folgenden Beschreibung und beigefügten Ansprüche, unter Bezugnahme auf die angehängten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, deutlicher, und die Erfindung selbst wird hierdurch am besten verstanden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1A ist eine perspektivische Ansicht, die schematisch ein Beispiel für eine Rahmeneinheit aufweist, die einen Wafer verbindet;
    • 1B ist eine Schnittansicht, die schematisch einen Abschnitt der in 1A dargestellten Rahmeneinheit zeigt;
    • 2 ist ein Flussdiagramm, das schematisch ein Beispiel für ein Herstellungsverfahren für Chips darstellt, bei dem der Wafer entlang der Grenzen mehrerer Bauelemente geteilt wird, um die Chips herzustellen;
    • 3A ist eine teilweise geschnittene Seitenansicht, die schematisch den Zustand eines ersten Laserstrahl-Bestrahlungsschritts darstellt;
    • 3B ist eine teilweise vergrößerte Schnittansicht, die schematisch den Wafer darstellt, der nach dem ersten Laserstrahl-Bestrahlungsschritt erhalten wurde;
    • 4A ist eine teilweise geschnittene Seitenansicht, die schematisch den Zustand eines Schutzschichtausbildungsschritts darstellt;
    • 4B ist eine teilweise vergrößerte Schnittansicht, die schematisch den nach dem Schutzschichtausbildungsschritt erhaltenen Wafer darstellt;
    • 5 ist eine teilweise vergrößerte Schnittansicht, die schematisch den Wafer darstellt, der nach einem zweiten Laserstrahl-Bestrahlungsschritt erhalten wurde;
    • 6 ist ein Diagramm, das schematisch ein Beispiel einer plasmaerzeugenden Vorrichtung darstellt, die zum Ausführen eines Teilungsschritts verwendet wird; und
    • 7 ist eine teilweise vergrößerte Schnittansicht, die schematisch ein Beispiel für die Chips darstellt, die aus dem im Teilungsschritt geteilten Wafer hergestellt werden.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 1A ist eine perspektivische Ansicht, die schematisch ein Beispiel für eine Rahmeneinheit aufweist, die einen Wafer verbindet. 1B ist eine Schnittansicht, die schematisch einen Ausschnitt der in 1A dargestellten Rahmeneinheit zeigt. Eine in 1A und 1B dargestellte Rahmeneinheit 11 weist einen Wafer 13 auf, der zur Herstellung von Chips verwendet wird.
  • Der Wafer 13 weist ein Substrat 15 auf, das aus einem Halbleiter wie beispielsweise Silizium (Si) besteht. An einer vorderen Oberfläche des Substrats 15 ist eine Isolierschicht 17 angeordnet, die aus einem Isolator wie beispielsweise Siliziumoxid (SiO2) oder Siliziumnitrid (Si3N4) besteht. Die Dicke der Isolierschicht 17 beträgt beispielsweise 5 bis 30 um.
  • Ferner sind an einer Seite der vorderen Oberfläche des Wafers 13 mehrere voneinander unabhängige Bauelemente 19 angeordnet. Das heißt, die mehreren Bauelemente 19 sind an einer Seite der vorderen Oberfläche des Substrats 15 unter Zwischenanordnung der Isolierschicht 17 angeordnet. Zusätzlich sind die mehreren Bauelemente 19 matrixartig an einer Oberfläche der Isolierschicht 17 angeordnet. Das heißt, die Begrenzungen der mehreren Bauelemente 19 erstrecken sich gitterförmig.
  • Ferner ist ein mittlerer Bereich eines kreisförmigen plattenförmigen Bandes 21 mit einem größeren Durchmesser als das Substrat 15 an einer hinteren Oberfläche des Wafers 13, d.h. einer hinteren Oberfläche des Substrats 15, angehaftet. Das Band 21 weist beispielsweise eine schichtförmige Basisschicht auf, die flexibel ist, und eine Haftmittelschicht (Klebstoffschicht), die an einer Oberfläche der Basisschicht (Oberfläche an der Seite des Substrats 15) angeordnet ist.
  • Insbesondere besteht die Basisschicht aus Polyolefin (PO), Polypropylen (PP), Polyethylenterephthalat (PET), Polyvinylchlorid (PVC), Polystyrol (PS) oder ähnlichem. Ferner handelt es sich bei der Haftmittelschicht um einen ultraviolett härtenden Silikonkautschuk, ein Material auf Acrylbasis, ein Material auf Epoxidbasis oder Ähnliches.
  • Außerdem ist ein ringförmiger Rahmen 23, in dem eine kreisförmige Öffnung 23a mit einem größeren Durchmesser als der des Wafers 13 ausgebildet ist, an einem äußeren Umfangsbereich des Bandes 21 angehaftet. Der Rahmen 23 besteht aus Metall, wie beispielsweise Aluminium (Al).
  • 2 ist ein Flussdiagramm, das schematisch ein Beispiel für ein Herstellungsverfahren für Chips darstellt, bei dem der Wafer 13 entlang der Grenzen der mehreren Bauelemente 19 geteilt wird, um die Chips herzustellen. Bei diesem Verfahren werden zunächst erste Durchdringungspfade, die die Isolierschicht 17 durchdringen und das Substrat 15 freilegen, durch Bestrahlung mit einem Laserstrahl von einer Oberflächenseite der Isolierschicht 17 ausgebildet (erster Laserstrahl-Bestrahlungsschritt: S1).
  • 3A ist eine teilweise geschnittene Seitenansicht, die schematisch den Zustand des ersten Laserstrahl-Bestrahlungsschritts (S1) darstellt. 3B ist eine teilweise vergrößerte Schnittansicht, die schematisch den nach dem ersten Laserstrahl-Bestrahlungsschritt (S1) erhaltenen Wafer 13 darstellt. Der erste Laserstrahl-Bestrahlungsschritt (S1) wird unter Verwendung einer Laserbearbeitungsvorrichtung 2 ausgeführt, die beispielsweise in 3A dargestellt ist.
  • Die Laserbearbeitungsvorrichtung 2 weist einen Haltetisch 4 auf. Der Haltetisch 4 weist einen kreisförmigen, plattenförmigen Rahmenkörper 6 aus Keramik oder dergleichen auf. Der Rahmenkörper 6 weist eine untere Wand 6a in Form einer kreisförmigen Platte und eine kreiszylindrische Seitenwand 6b auf, die von einem äußeren Randteil der unteren Wand 6a ausgeht. Das heißt, ein kreisförmiger plattenförmiger Vertiefungsteil, der durch die untere Wand 6a und die Seitenwand 6b definiert ist, ist an einer Seite der oberen Oberfläche des Rahmenkörpers 6 ausgebildet.
  • Außerdem ist an dem an der Seite der oberen Oberfläche des Rahmenkörpers 6 ausgebildeten Vertiefungsteil eine kreisförmige plattenförmige poröse Platte 8 befestigt, deren Durchmesser im Wesentlichen dem Durchmesser des Vertiefungsteils entspricht. Die poröse Platte 8 besteht beispielsweise aus poröser Keramik. Ferner wird der Wafer 13 beim Einbringen der Rahmeneinheit 11 in die Laserbearbeitungsvorrichtung 2 unter Zwischenschaltung des Bandes 21 an einer oberen Oberfläche des Haltetisches 4 platziert.
  • Zusätzlich sind mehrere Klemmen 10 um den Haltetisch 4 angeordnet. Die mehreren Klemmen 10 sind in im Wesentlichen gleichen Abständen entlang einer Umfangsrichtung des Haltetisches 4 angeordnet. Ferner halten die mehreren Klemmen 10 den Rahmen 23 in einer Position unterhalb der oberen Oberfläche des Haltetisches 4, wenn die Rahmeneinheit 11 in die Laserbearbeitungsvorrichtung 2 eingebracht wird.
  • Darüber hinaus steht die poröse Platte 8 des Haltetisches 4 durch ein in der unteren Wand 6a des Rahmenkörpers 6 ausgebildetes Durchgangsloch mit einer (nicht dargestellten) Ansaugquelle wie beispielsweise einem Ejektor in Verbindung. Ferner wirkt, wenn die Ansaugquelle in einem Zustand betrieben wird, in dem die Rahmeneinheit 11 in die Laserbearbeitungsvorrichtung 2 hineingetragen wurde, eine Saugkraft auf den Wafer 13 unter Zwischenanordnung des Bandes 21, und der Wafer 13 wird von dem Haltetisch 4 gehalten.
  • Ferner sind der Haltetisch 4 und die mehreren Klemmen 10 mit einem Horizontalbewegungsmechanismus (nicht dargestellt) gekoppelt. Der Horizontalbewegungsmechanismus weist beispielsweise eine Kugelgewindespindel, einen Motor und so weiter auf. Zusätzlich bewegen sich bei Betätigung des Horizontalbewegungsmechanismus der Haltetisch 4 und die mehreren Klemmen 10 entlang der horizontalen Richtung (beispielsweise in der vorderen und hinteren Richtung und/oder in der Links-Rechts-Richtung).
  • Außerdem ist über dem Haltetisch 4 ein Kopf 12 einer Laserbestrahlungseinheit angeordnet. Die Laserbestrahlungseinheit weist einen (nicht dargestellten) Laseroszillator auf, der einen gepulsten Laserstrahl LB mit einer solchen Wellenlänge (beispielsweise 355 nm) erzeugt, dass er durch die Isolierschicht 17 transmittiert und vom Substrat 15 absorbiert wird. Dieser Laseroszillator weist beispielsweise Neodym-dotiertes Yttrium-Aluminium-Granat (Nd:YAG) oder ähnliches als Lasermedium auf.
  • Ferner ist im Kopf 12 ein optisches System mit Sammellinse, Spiegeln usw. untergebracht. Wenn der Laserstrahl LB durch den Laseroszillator erzeugt wird, wird der Laserstrahl LB durch das optische System, das im Kopf 12 untergebracht ist, in Richtung des Haltetisches 4 emittiert.
  • Zusätzlich ist der Kopf 12 mit einem Vertikalbewegungsmechanismus gekoppelt (nicht dargestellt). Der Vertikalbewegungsmechanismus weist beispielsweise eine Kugelgewindespindel, einen Motor und so weiter auf. Ferner bewegt sich der Kopf 12 entlang der vertikalen Richtung, wenn der Vertikalbewegungsmechanismus betätigt wird.
  • Darüber hinaus wird in dem ersten Laserstrahl-Bestrahlungsschritt (S1) die Bestrahlung mit dem Laserstrahl LB entlang der Grenzen der mehreren Bauelemente 19 in einem Zustand ausgeführt, in dem der Wafer 13 durch den Haltetisch 4 unter Zwischenanordnung des Bandes 21 gehalten wird.
  • Konkret wird, während der Fokuspunkt des vom Kopf 12 in Richtung des Wafers 13 emittierten Laserstrahls LB in der Nähe der vorderen Oberfläche des Substrats 15 positioniert ist, der Haltetisch 4 bewegt, um zu veranlassen, dass der Wafer 13 mit dem Laserstrahl LB entlang der Grenzen der mehreren Bauelemente 19 bestrahlt wird (siehe 3A).
  • Dabei wird im ersten Laserstrahl-Bestrahlungsschritt (S1) die Bestrahlungsbedingung des Laserstrahls LB auf eine Bedingung festgelegt, die geeignet ist, den gewünschten Teil der Isolierschicht 17 zu entfernen. Insbesondere wird der Laserstrahl LB zu diesem Zeitpunkt so festgelegt, dass er eine Leistung von beispielsweise 3 bis 5 W, typischerweise 4 W, veranlasst und eine Frequenz von beispielsweise 1500 bis 2500 kHz, typischerweise 2000 kHz, bewirkt.
  • Darüber hinaus wird der Laserstrahl LB so festgelegt, dass er in der Draufsicht einen Fokuspunkt mit kreisförmiger Form ausbildet und veranlasst, dass der Durchmesser dieses Fokuspunktes beispielsweise 8 um oder kleiner, vorzugsweise 6 um oder kleiner wird. Darüber hinaus ist die Bewegungsgeschwindigkeit des Haltetisches 4 zu diesem Zeitpunkt beispielsweise auf 300 bis 500 mm/s, typischerweise 400 mm/s, festgelegt.
  • Dadurch transmittiert der Laserstrahl LB durch die Isolierschicht 17 und wird von dem Substrat 15 absorbiert, und es kommt zu einem Laserabtrag in der Nähe der vorderen Oberfläche des Substrats 15. Ferner verdampft ein Teil der Isolierschicht 17, der an den Grenzen der mehreren Bauelemente 19 angeordnet ist, und wird im Zusammenhang mit diesem Laserabtrag entfernt. Infolgedessen werden im Wafer 13 erste Durchdringungspfade 25 ausgebildet, die die Isolierschicht 17 durchdringen und die vordere Oberfläche des Substrats 15 freilegen (siehe 3B).
  • Nach dem ersten Laserstrahl-Bestrahlungsschritt (S1) wird eine Schutzschicht ausgebildet, die die mehreren Bauelemente 19, die Isolierschicht 17 und das an den ersten Durchdringungspfaden 25 freiliegende Substrat 15 abdeckt (Schutzschichtausbildungsschritt: S2). 4A ist eine teilweise geschnittene Seitenansicht, die schematisch den Zustand des Schutzschichtausbildungsschritts (S2) darstellt. 4B ist eine teilweise vergrößerte Schnittansicht, die schematisch den nach dem Schutzschichtausbildungsschritt (S2) erhaltenen Wafer 13 darstellt.
  • Der Schutzschichtausbildungsschritt (S2) wird unter Verwendung einer Aufbringungsvorrichtung 14 ausgeführt, die beispielsweise in 4A dargestellt ist. Die Aufbringungsvorrichtung 14 weist einen Haltetisch 16 auf, der einen ähnlichen Aufbau wie der oben beschriebene Haltetisch 4 und mehrere Klemmen 18 aufweist, die einen ähnlichen Aufbau wie die oben beschriebenen mehreren Klemmen 10 haben. Darüber hinaus steht der Haltetisch 16 mit einer Ansaugquelle (nicht dargestellt) wie beispielsweise einem Ejektor in ähnlicher Weise wie der oben beschriebene Haltetisch 4 in Verbindung.
  • Ferner sind der Haltetisch 16 und die mehreren Klemmen 18 mit einem Drehmechanismus (nicht dargestellt) gekoppelt. Dieser Drehmechanismus weist beispielsweise eine Rolle, einen Motor und so weiter auf. Ferner drehen sich der Haltetisch 16 und die mehreren Klemmen 18, wenn dieser Drehmechanismus betätigt wird, wobei die Drehachse eine gerade Linie ist, die durch die Mitte einer oberen Oberfläche des Haltetisches 16 verläuft und sich entlang der vertikalen Richtung erstreckt.
  • Ferner ist über dem Haltetisch 16 eine Kunststoffzuführdüse 20 angeordnet, die der vorderen Oberfläche des Wafers 13, der in der von dem Haltetisch 16 gehaltenen Rahmeneinheit 11 enthalten ist, einen flüssigen Kunststoff L zuführt. Beispielsweise ist dieser flüssige Kunststoff L eine Lösung, die einen wasserlöslichen Kunststoff wie Polyvinylpyrrolidon oder Polyvinylalkohol und ein organisches Lösungsmittel wie Propylenglykolmonomethylether enthält.
  • Der wasserlösliche Kunststoff ist die Hauptkomponente der Schutzschicht, die durch Trocknung des flüssigen Kunststoffs L ausgebildet wird. Darüber hinaus senkt das organische Lösungsmittel die Oberflächenspannung des flüssigen Kunststoffs L und verringert die Unebenheiten beim Aufbringen des flüssigen Kunststoffs L auf den Wafer 13. Zusätzlich könnte dem flüssigen Kunststoff L ein lichtabsorbierendes Mittel wie beispielsweise Ferulasäure zugesetzt werden. Dieses lichtabsorbierende Mittel absorbiert den oben beschriebenen Laserstrahl LB und veranlasst eine Laserablation in der Schutzschicht.
  • Ferner wird in dem Schutzschichtausbildungsschritt (S2) die Schutzschicht an der vorderen Oberfläche des am Haltetisch 16 gehaltenen Wafers 13 unter Zwischenanordnung des Bandes 21 durch ein im Wesentlichen als Rotationsbeschichtung bezeichnetes Verfahren ausgebildet.
  • Konkret wird eine vorgegebene Menge flüssigen Kunststoffs L aus der Kunststoffzuführdüse 20 in die Nähe der Mitte der vorderen Oberfläche des Wafers 13 zugeführt (siehe 4A). Dann wird der Haltetisch 16 mit einer vorgegebenen Geschwindigkeit gedreht (beispielsweise mit mindestens 1500 U/min und höchstens 3000 U/min).
  • Dadurch wird der flüssige Kunststoff L an die gesamte vordere Oberfläche des Wafers 13 aufgebracht. Insbesondere wird der flüssige Kunststoff L aufgebracht, um die mehreren Bauelemente 19, die Isolierschicht 17 und das Substrat 15, die an den ersten Durchdringungspfaden 15 freiliegen, abzudecken. Dann wird der flüssige Kunststoff L getrocknet, nachdem die Drehung des Haltetischs 16 gestoppt wurde. Als Ergebnis wird eine wasserlösliche Schutzschicht 27 ausgebildet, die die vordere Oberfläche des Wafers 13 bedeckt (siehe 4B).
  • Nach dem Schutzschichtausbildungsschritt (S2) werden durch Bestrahlung mit dem Laserstrahl LB von einer Oberflächenseite der Schutzschicht 27 zweite Durchdringungspfade ausgebildet, die die an den ersten Durchdringungspfaden 25 ausgebildete Schutzschicht 27 durchdringen und das Substrat 15 freilegen (zweiter Laserstrahl-Bestrahlungsschritt: S3). 5 ist eine teilweise vergrößerte Schnittdarstellung, die schematisch den nach dem zweiten Laserstrahl-Bestrahlungsschritt (S3) erhaltenen Wafer 13 darstellt.
  • Der zweite Laserstrahl-Bestrahlungsschritt (S3) wird beispielsweise unter Verwendung der in 3A dargestellten Laserbearbeitungsvorrichtung 2 ausgeführt. Ferner wird in dem zweiten Laserstrahl-Bestrahlungsschritt (S3) die Bestrahlung mit dem Laserstrahl LB entlang der Grenzen der mehreren Bauelemente 19 in einem Zustand ausgeführt, in dem der Wafer 13 von dem Haltetisch 4 unter Zwischenanordnung des Bandes 21 gehalten wird.
  • Während der Fokuspunkt des vom Kopf 12 in Richtung des Wafers 13 emittierten Laserstrahls LB in der Nähe der vorderen Oberfläche des Substrats 15 positioniert ist, wird der Haltetisch 4 bewegt, um die Bestrahlung des Wafers 13 mit dem Laserstrahl LB entlang der Grenzen der mehreren Bauelemente 19 zu veranlassen.
  • Dabei wird im zweiten Laserstrahl-Bestrahlungsschritt (S3) die Bestrahlungsbedingung des Laserstrahls LB auf eine Bedingung festgelegt, die geeignet ist, den gewünschten Teil der Schutzschicht 27 zu entfernen. Insbesondere wird der Laserstrahl LB zu diesem Zeitpunkt so festgelegt, dass er eine Leistung von beispielsweise 0,5 bis 3 W, typischerweise 1 W, veranlasst und eine Frequenz von beispielsweise 100 bis 1500 kHz, typischerweise 500 kHz, erzeugt.
  • Darüber hinaus wird der Laserstrahl LB so festgelegt, dass er in der Draufsicht einen Fokuspunkt mit kreisförmiger Form ausbildet und veranlasst, dass der Durchmesser dieses Fokuspunktes beispielsweise 8 um oder kleiner, vorzugsweise 6 um oder kleiner wird. Ferner ist die Bewegungsgeschwindigkeit des Haltetisches 4 zu diesem Zeitpunkt beispielsweise auf 100 bis 300 mm/s, typischerweise 200 mm/s, festgelegt.
  • Hierdurch wird beispielsweise der Laserstrahl LB durch das in der Schutzschicht 27 enthaltene Lichtabsorptionsmittel absorbiert und es kommt zu einem Laserabtrag in der Schutzschicht 27. Dadurch werden im Wafer 13 zweite Durchdringungspfade 29 ausgebildet, die die an den ersten Durchdringungspfaden 25 ausgebildete Schutzschicht 27 durchdringen und das Substrat 15 freilegen (siehe 5).
  • Nach dem zweiten Laserstrahl-Bestrahlungsschritt (S3) wird das Plasmaätzen von der Oberflächenseite der Schutzschicht 27 aus ausgeführt, bis das Substrat 15 entlang der Grenzen der mehreren Bauelemente 19 geteilt ist (Teilungsschritt: S4). 6 stellt schematisch ein Beispiel für eine plasmaerzeugende Vorrichtung dar, die zum Ausführen des Teilungsschritts (S4) verwendet wird.
  • Die in 6 dargestellte Plasma-Erzeugungsvorrichtung 22 weist eine Kammer 24 auf, die aus einem elektrisch leitenden Material besteht und geerdet ist. In der Kammer 24 ist eine Herein-/Herausbeförderungsöffnung 24a zum Einbringen der Rahmeneinheit 11 in das Innere der Kammer 24 und zum Ausführen der Rahmeneinheit 11 aus dem Inneren der Kammer 24 ausgebildet.
  • Für die Herein-/Herausbeförderungsöffnung 24a ist ein Sperrventil 26 angeordnet, das veranlassen kann, dass ein innerer Raum und ein äußerer Raum der Kammer 24 voneinander unterbrochen werden oder miteinander in Verbindung stehen. Darüber hinaus ist in der Kammer 24 eine Absaugöffnung 24b zum Absaugen des Innenraums der Kammer 24 ausgebildet.
  • Die Absaugöffnung 24b steht mit einer Absaugvorrichtung 30, wie beispielsweise einer Vakuumpumpe, über ein Rohr 28 usw. in Verbindung. Außerdem ist ein Tragelement 32 an einer inneren Oberfläche der Kammer 24 angeordnet, und das Tragelement 32 trägt einen Tisch 34.
  • Ferner ist eine elektrostatische Spannvorrichtung (nicht dargestellt) an einem oberen Teil des Tisches 34 angeordnet. Zusätzlich ist im Inneren des Tisches 34 eine kreisförmige, plattenförmige Elektrode 34a angeordnet, die sich unter dem elektrostatischen Spannfutter befindet. Die Elektrode 34a ist über eine Anpassungseinheit 36 mit einer Hochfrequenz-Leistungsversorgung 38 verbunden.
  • Darüber hinaus ist in der Kammer 24 an einer oberen Oberfläche des Tisches 34 gegenüberliegenden Stelle eine Öffnung in Form einer kreisförmigen Platte ausgebildet, in der ein von der Kammer 24 unter Zwischenanordnung eines Lagers 40 getragener Gasausstoßkopf 42 angeordnet ist. Der Gasausstoßkopf 42 besteht aus einem elektrisch leitenden Material und ist über eine Anpassungseinheit 44 mit einer Hochfrequenz-Leistungsversorgung 46 verbunden.
  • Ferner ist im Inneren des Gasausstoßkopfes 42 ein Hohlraum (Gasdiffusionsraum) 42a ausgebildet. Darüber hinaus sind an einem Teil innerhalb des Gasausstoßkopfes 42 (beispielsweise dem unteren Teil) mehrere Gasabgabeöffnungen 42b ausgebildet, die eine Verbindung des Gasdiffusionsraums 42a mit dem Innenraum der Kammer 24 veranlassen. Ferner sind zwei Gaszuführöffnungen 42c und 42d für die Zufuhr von vorgegebenem Gas in den Gasdiffusionsraum 42a an einem Teil außerhalb des Gasausstoßkopfes 42 (beispielsweise dem oberen Teil) ausgebildet.
  • Darüber hinaus steht die Gaszuführöffnung 42c mit einer Gaszuführquelle 50a in Verbindung, die beispielsweise ein Gas auf Basis von Kohlenstofffluorid wie Octafluorcyclobutan (C4F8) und/oder ein Gas auf Basis von Schwefelfluorid wie Schwefelhexafluorid (SF6) über eine Leitung 48a usw. zuführt. Zusätzlich steht die Gaszuführöffnung 42d mit einer Gaszuführquelle 50b in Verbindung, die beispielsweise ein Inertgas wie Argon (Ar), Sauerstoff (O2) usw. durch die Leitung 48a usw. zuführt.
  • Ferner wird in dem Teilungsschritt (S4) das Substrat 15 entlang der Grenzen der mehreren Bauelemente 19 geteilt, was im Wesentlichen beispielsweise als Bosch-Verfahren bezeichnet wird. Konkret wird zunächst die Rahmeneinheit 11 mit dem Band 21 an der unteren Seite an den Tisch 34 gebracht, und zwar in dem Zustand, in dem das Sperrventil 26 veranlasst, dass der innere Raum und der äußere Raum der Kammer 24 miteinander verbunden werden.
  • Danach wird der Wafer 13 von der elektrostatischen Spannvorrichtung des Tisches 34 unter Zwischenanordnung des Bandes 21 gehalten. Als nächstes wird der Innenraum der Kammer 24 durch die Absaugvorrichtung 30 abgesaugt, um den Innenraum auf einen Vakuumzustand festzulegen. Danach werden das isotrope Plasmaätzen, die Ausbildung einer Schutzschicht und die anisotrope Plasmaätzung wiederholt ausgeführt, bis das Substrat 15 entlang der Grenzen der mehreren Bauelemente 19 geteilt ist.
  • Konkret wird dieses isotrope Plasmaätzen ausgeführt, indem Hochfrequenzleistung von der Hochfrequenz-Leistungsversorgung 46 an den Gasausstoßkopf 42 in dem Zustand vorgesehen wird, in dem SF6-haltiges Gas von der Gaszuführquelle 50a in den Innenraum der Kammer 24 und ein Ar-Gas beispielsweise von der Gaszuführquelle 50b zugeführt wird. Dies veranlasst ein isotropes Ätzen des an den zweiten Durchdringungspfaden 29 freiliegenden Substrats 15 durch im Innenraum der Kammer 24 erzeugte Radikale auf F-Basis usw.
  • Ferner wird diese Ausbildung der Schutzschicht dadurch ausgeführt, dass Hochfrequenzleistung von der Hochfrequenz-Leistungsversorgung 46 an den Gasausstoßkopf 42 in dem Zustand vorgesehen wird, in dem C4F8-haltiges Gas von der Gaszuführquelle 50a in den Innenraum der Kammer 24 und Arhaltiges Gas beispielsweise von der Gaszuführquelle 50b zugeführt wird. Dies veranlasst die Ablagerung von CF-Radikalen an der vorderen Oberfläche des Substrats 15, die an den zweiten Durchdringungspfaden 29 freiliegt, und es wird eine kohlenstofffluoridhaltige Schicht ausgebildet.
  • Alternativ wird diese Ausbildung der Schutzschicht dadurch ausgeführt, dass von der Hochfrequenz-Leistungsversorgung 46 Hochfrequenzleistung an den Gasausstoßkopf 42 in dem Zustand vorgesehen wird, in dem ein O2 und Ar enthaltendes Gas von der Gaszuführquelle 50b dem Innenraum der Kammer 24 zugeführt wird. Dies veranlasst eine Reaktion des Materials (beispielsweise Si), aus dem das an den zweiten Durchdringungspfaden 29 freiliegende Substrat 15 ausgebildet ist, mit Sauerstoffionen, und es bildet sich eine Oxidschicht an der Oberfläche des Substrats 15.
  • Darüber hinaus wird dieses anisotrope Plasmaätzen ausgeführt, indem Hochfrequenzleistung von der Hochfrequenz-Leistungsversorgung 38 an die im Inneren des Tisches 34 angeordnete Elektrode 34a und Hochfrequenzleistung von der Hochfrequenz-Leistungsversorgung 46 an den Gasausstoßkopf 42 in dem Zustand vorgesehen wird, in dem SF6-haltiges Gas von der Gaszuführquelle 50a in den Innenraum der Kammer 24 und ein Ar-Gas beispielsweise von der Gaszuführquelle 50b zugeführt wird. Dies veranlasst ein anisotropes Ätzen des Substrats 15 durch Beschleunigung von F-basierten Ionen usw., die im Innenraum der Kammer 24 erzeugt werden, in Richtung des Tisches 34.
  • 7 ist eine teilweise vergrößerte Schnittansicht, die schematisch ein Beispiel für die Chips darstellt, die aus dem im Teilungsschritt (S4) geteilten Wafer 13 hergestellt werden. Wenn das Substrat 15 entlang der Grenzen der mehreren Bauelemente 19 durch das Bosch-Verfahren geteilt wird, werden aus dem Wafer 13 Chips 31 hergestellt, deren Seitenoberflächen eine vertieft-vorspringende Form aufweisen, wie in 7 dargestellt.
  • Bei dem in 2 dargestellten Verfahren werden die ersten Durchdringungspfade 25, die die Isolierschicht 17 durchdringen, durch Bestrahlung mit dem Laserstrahl LB entlang der Grenzen der mehreren Bauelemente 19 von der Oberflächenseite der Isolierschicht 17 aus ausgebildet, und zwar vor der Ausbildung der Maske, die verwendet wird, wenn der Wafer 13 durch das Plasmaätzen geteilt wird (Schutzschichtausbildungsschritt (S2) und zweiter Laserstrahl-Bestrahlungsschritt (S3)). Das heißt, bei dem in 2 dargestellten Verfahren wird ein Teil der Isolierschicht 17, die an den Grenzen der mehreren Bauelemente 19 angeordnet ist, vor der Ausbildung der Maske entfernt.
  • In diesem Fall kann die Bestrahlungsbedingung des Laserstrahls LB zum Entfernen des gewünschten Teils der Isolierschicht 17 und die Bestrahlungsbedingung des Laserstrahls LB zum Ausbilden der Maske, d.h. zum Entfernen des gewünschten Teils der Schutzschicht 27, jeweils auf einen vorteilhaften Zustand festgelegt werden. Dadurch wird es bei dem in 2 dargestellten Verfahren möglich, die Bearbeitungsgenauigkeit zu verbessern, wenn der Wafer 13 zur Herstellung der Chips 31 geteilt wird.
  • Der oben beschriebene Inhalt ist ein Aspekt der vorliegenden Erfindung, und der Inhalt der vorliegenden Erfindung ist nicht auf den oben beschriebenen Inhalt beschränkt. Beispielsweise könnte in dem oben beschriebenen Teilungsschritt (S4) das Substrat 15 entlang der Grenzen der mehreren Bauelemente 19 geteilt werden, indem nur das anisotrope Plasmaätzen und nicht das isotrope Plasmaätzen und die Ausbildung der Schutzschicht ausgeführt werden.
  • Daneben können Aufbauten, Verfahren usw. gemäß der oben beschriebenen Ausführungsform mit entsprechenden Änderungen ausgeführt werden, ohne dass der Bereich des Gegenstands der vorliegenden Erfindung verlassen wird.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert und sämtliche Änderungen und Abwandlungen, die in den äquivalenten Schutzbereich der Ansprüche fallen, sind folglich durch die Erfindung einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016207737 [0003]

Claims (2)

  1. Herstellungsverfahren für Chips, bei dem ein Wafer, aufweisend ein Substrat und mehrere Bauelemente, die an einer Seite der vorderen Oberfläche des Substrats unter Zwischenanordnung einer Isolierschicht angeordnet sind, entlang von Grenzen der mehreren Bauelemente geteilt wird, um die Chips herzustellen, wobei das Herstellungsverfahren umfasst: einen ersten Laserstrahl-Bestrahlungsschritt eines Ausbildens erster Durchdringungspfade, die die Isolierschicht durchdringen und das Substrat freilegen, durch ein Ausführen einer Bestrahlung mit einem Laserstrahl entlang der Grenzen von einer Oberflächenseite der Isolierschicht unter einer ersten Bestrahlungsbedingung; einen Schutzschichtausbildungsschritt eines Ausbildens einer Schutzschicht, um die mehreren Bauelemente, die Isolierschicht und das Substrat zu bedecken, das an den ersten Durchdringungspfaden freiliegt, nach dem ersten Laserstrahl-Bestrahlungsschritt; einen zweiten Laserstrahl-Bestrahlungsschritt eines Ausbildens zweiter Durchdringungspfade, die die an den ersten Durchdringungspfaden ausgebildete Schutzschicht durchdringen und das Substrat freilegen, durch ein Ausführen einer Bestrahlung mit dem Laserstrahl entlang der Grenzen von einer Oberflächenseite der Schutzschicht unter einer zweiten Bestrahlungsbedingung, die sich von der ersten Bestrahlungsbedingung unterscheidet, nach dem Schutzschichtausbildungsschritt; und einen Teilungsschritt eines Ausführens eines Plasmaätzens von der Oberflächenseite der Schutzschicht, bis das Substrat entlang der Grenzen geteilt ist, nach dem zweiten Laserstrahl-Bestrahlungsschritt.
  2. Herstellungsverfahren für Chips gemäß Anspruch 1, wobei die Isolierschicht aus einem Material ausgebildet ist, durch das der Laserstrahl transmittiert.
DE102023204080.8A 2022-05-10 2023-05-03 Herstellungsverfahren für chips Pending DE102023204080A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-077407 2022-05-10
JP2022077407A JP2023166709A (ja) 2022-05-10 2022-05-10 チップの製造方法

Publications (1)

Publication Number Publication Date
DE102023204080A1 true DE102023204080A1 (de) 2023-11-16

Family

ID=88510297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023204080.8A Pending DE102023204080A1 (de) 2022-05-10 2023-05-03 Herstellungsverfahren für chips

Country Status (6)

Country Link
US (1) US20230369116A1 (de)
JP (1) JP2023166709A (de)
KR (1) KR20230157879A (de)
CN (1) CN117038580A (de)
DE (1) DE102023204080A1 (de)
TW (1) TW202345220A (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Also Published As

Publication number Publication date
TW202345220A (zh) 2023-11-16
JP2023166709A (ja) 2023-11-22
KR20230157879A (ko) 2023-11-17
US20230369116A1 (en) 2023-11-16
CN117038580A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
DE102018203879A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE112011102435B4 (de) Verfahren und Vorrichtung zum Zusammenbonden von zwei Wafern durch Molekularadhäsion
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102017217177A1 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102006042026A1 (de) Vorrichtung zum Halten eines Substrats
DE10031252A1 (de) Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
DE102005010377A1 (de) Waferbearbeitungs-Verfahren
DE112015004455B4 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE102019210185A1 (de) Halbleiter-waferbearbeitungsverfahren
DE102019206713A1 (de) Waferteilungsverfahren
EP3590130A1 (de) Verfahren und vorrichtung zum bonden von chips
DE2160283B2 (de) Verfahren zur Hersellung einer fotoempfindlichen Maskierungsschicht auf einem Halbleitersubstrat
DE102007055284A1 (de) Laserstrahlbearbeitungsanlage
DE102018207497A1 (de) Waferbearbeitungsverfahren
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102023204080A1 (de) Herstellungsverfahren für chips
DE3132080A1 (de) Verfahren zum herstellen integrierter schaltungen
DE102018213786A1 (de) Bearbeitungsverfahren für einen Wafer
DE10296931T5 (de) Plasmabehandlungseinrichtung, Plasmabehandlungsverfahren, und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019219078A1 (de) Werkstückbearbeitungsverfahren und herstellungsverfahren für einen bauelementchip
DE102016219811B4 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed