DE102022128597A1 - Flüssigmetallzwischenverbindung für eine modulare gehäuseserverarchitektur - Google Patents

Flüssigmetallzwischenverbindung für eine modulare gehäuseserverarchitektur Download PDF

Info

Publication number
DE102022128597A1
DE102022128597A1 DE102022128597.9A DE102022128597A DE102022128597A1 DE 102022128597 A1 DE102022128597 A1 DE 102022128597A1 DE 102022128597 A DE102022128597 A DE 102022128597A DE 102022128597 A1 DE102022128597 A1 DE 102022128597A1
Authority
DE
Germany
Prior art keywords
array
liquid metal
package
wells
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022128597.9A
Other languages
English (en)
Inventor
Pooya Tadayon
Srikant Nekkanty
Eric J. M. Moret
Gregorio Murtagian
Jeffory L. Smalley
Karumbu Meyyappan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022128597A1 publication Critical patent/DE102022128597A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Eine elektronische Vorrichtung und assoziierte Verfahren werden offenbart. Bei einem Beispiel beinhaltet die elektronische Vorrichtung: ein Gehäusesubstrat einer integrierten Schaltung (IC, die eine Gehäusezwischenverbindung und eine erste Substratoberfläche beinhaltet; eine Prozessor-IC, die an der ersten Substratoberfläche angebracht ist und mit der Gehäusezwischenverbindung elektrisch verbunden ist; ein Array von Flüssigmetallwannen, das mehrere Flüssigmetallwannen, eine erste Arrayoberfläche, die an der ersten Substratoberfläche angebracht ist, und eine zweite Arrayoberfläche beinhaltet; und eine Begleitkomponente für die Prozessor-IC, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist.

Description

  • Technisches Gebiet
  • Die hier beschriebenen Ausführungsformen beziehen sich allgemein auf die Gehäusung von integrierten Schaltungen (ICs: Integrated Circuits). Einige Ausführungsformen beziehen sich auf eine Zwischenverbindung von ICs unter Verwendung von Flüssigmetallstrukturen.
  • Hintergrund
  • Herkömmliche Innovationen bei Server- und Gehäusearchitekturen wurden hauptsächlich aufgrund der Herausforderung des Verbindens der Verarbeitungseinheit (z. B. einer XPU, wie zum Beispiel einer zentralen Verarbeitungseinheit (CPU), einer Grafikverarbeitungseinheit (GPU), einer Infrastrukturverarbeitungseinheit (IPU) usw.) mit dem Rest des Serversystems beschränkt. Der Wunsch nach einer hochdichten Zwischenverbindung hat zu Zwischenverbindungstypen (z. B. einem Sockel eines Anschlussgitterarrays (Land Grid Array socket, LGA-Sockel) geführt, die typischerweise eine dauerhafte mechanische Belastungskraft benötigen, um die elektrische Verbindung zwischen der CPU und der Basisplatine (z. B. einer Hauptplatine) aufrechtzuerhalten. Diese Kraft ist direkt proportional zur Anzahl der benötigten Verbindungen. Wenn die Anzahl von Verbindungen größer wird, nimmt die Fläche zu, die von den Komponenten auf der Basisplatine eingenommen wird, und die Fläche, die für die mechanische Belastung zweckbestimmt ist, nimmt deutlich zu, um die Belastung ohne eine übermäßige Verbiegung der Basisplatine beizubehalten. Gegenwärtig können Serverzwischenverbindungen in einem Bereich zwischen 4000 und 6000 Verbindungen liegen, was zwischen 300 Kraftpfund (300 Ibf) und 600 Ibf benötigt, um die elektrischen Pfade beizubehalten, die eine Basisplatinenfläche zwischen 15 und 20 Quadratzoll in Anspruch nehmen können. Dies schränkt eine gemeinsame Platzierung von Komponenten direkt auf der Basisplatine stark ein, was Architekturschemata einschränkt, die erhebliche Steigerungen der Leistungsfähigkeiten bereitstellen könnten. Ein Ansatz zum Bewältigen des Zwischenverbindungsproblems besteht darin, die Funktionalitäten für das Prozessorgehäuse so zu erhöhen, dass die Signale/Funktionen innerhalb des Prozessorgehäuses verbleiben und die Anzahl von Zwischenverbindungen zu dem Prozessorgehäuse reduziert wird.
  • Eine Zunahme der Funktionalitäten des Prozessorgehäuses durch ein direktes Integrieren von mehr Komponenten in das Prozessorgehäuse führt jedoch zu ähnlichen Herausforderungen, da die physische Größe des Prozessorgehäuses vergrößert wird, um die zusätzlichen Dies unterzubringen. Dies führt zu einem Wachstum der Hardware für die mechanische Belastung, um die größeren Prozessorgehäuse zu vermeiden, was zu größeren Abständen und größeren Ausschlusszonen für die mechanische Belastung führt. Um diese Auswirkung zu minimieren, werden die Merkmale in unmittelbarer Nähe zueinander mit sehr kompakten/dichtgepackten permanenten Zwischenverbindungen platziert. Infolgedessen nimmt der Gesamtertragsverlust des Prozessorgehäuses mit zunehmender Komplexität zu, was die gesamten Prozessorherstellungskosten nach oben treibt. Es ist daher erwünscht, eine IC-Gehäuselösung zu erhalten, die diese Bedenken und andere technische Herausforderungen überwindet.
  • Figurenliste
    • 1A und 1 B sind Veranschaulichungen von Beispielen für eine Flüssigmetallzwischenverbindung (LMI: Liquid Metal Interconnect) zwischen einem Prozessorgehäuse und einer Hauptplatine gemäß einigen beispielhaften Ausführungsformen.
    • 2 ist eine Veranschaulichung einer Seitenansicht eines Ansatzes für eine Zwischenverbindung, die gemäß einigen beispielhaften Ausführungsformen für ein Ein-Chip-System zweckmäßig ist.
    • 3 ist eine Veranschaulichung einer Seitenansicht eines Flüssigmetallzwischenverbindungsansatzes für eine Ein-Chip-System-Zwischenverbindung gemäß einigen beispielhaften Ausführungsformen.
    • 4 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für einen Ansatz einer Flüssigmetallzwischenverbindung gemäß einigen beispielhaften Ausführungsformen.
    • 5 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für einen Ansatz einer Flüssigmetallzwischenverbindung gemäß einigen beispielhaften Ausführungsformen.
    • Die 6A bis 6B veranschaulichen ein anderes Beispiel für einen Ansatz einer Flüssigmetallzwischenverbindung gemäß einigen beispielhaften Ausführungsformen.
    • Die 7A bis 7B veranschaulichen ein anderes Beispiel für einen Ansatz einer Flüssigmetallzwischenverbindung gemäß einigen beispielhaften Ausführungsformen.
    • 8 ist ein Flussdiagramm eines Beispiels für ein Verfahren zum Herstellen einer elektronischen Vorrichtung, die gemäß einigen beispielhaften Ausführungsformen eine Flüssigmetallzwischenverbindung beinhaltet.
    • Die 9 bis 10 veranschaulichen ein Beispiel für eine System-auf-Interposer-Baugruppe gemäß einigen beispielhaften Ausführungsformen.
    • 11 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels einer System-auf-Interposer-Baugruppe gemäß einigen beispielhaften Ausführungsformen.
    • Die 12 bis 15 veranschaulichen zusätzliche Beispiele für System-auf-Interposer-Baugruppen gemäß einigen beispielhaften Ausführungsformen.
    • 16 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für eine System-auf-Interposer-Architektur gemäß einigen beispielhaften Ausführungsformen.
    • 17 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für ein System, das gemäß einigen beispielhaften Ausführungsformen eine Flüssigmetallzwischenverbindung beinhaltet.
    • 18 ist ein Flussdiagramm eines Beispiels für ein Verfahren zum Herstellen einer elektronischen Vorrichtung, das gemäß einigen beispielhaften Ausführungsformen eine System-auf-Interposer-Architektur aufweist.
    • 19 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für ein System, das gemäß einigen beispielhaften Ausführungsformen eine Flüssigmetallzwischenverbindung beinhaltet.
    • 20 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels für ein elektronisches System, das gemäß einigen beispielhaften Ausführungsformen eine System-auf-Interposer-Architektur aufweist.
    • Die 21 bis 23 veranschaulichen zusätzliche Beispiele für System-auf-Interposer-Baugruppen gemäß einigen beispielhaften Ausführungsformen.
    • 24 ist ein Flussdiagramm eines anderen Beispiels für ein Verfahren zum Herstellen eines elektronischen Systems, das gemäß einigen beispielhaften Ausführungsformen eine System-auf-Interposer-Architektur aufweist.
    • 25 zeigt ein System, das eine Flüssigmetallzwischenverbindung und Verfahren gemäß einigen beispielhaften Ausführungsformen einbinden kann.
  • Beschreibung von Ausführungsformen
  • Die folgende Beschreibung und die Zeichnungen veranschaulichen bestimmte Ausführungsformen hinreichend, sodass sie von einem Fachmann in die Praxis umgesetzt werden können. Andere Ausführungsformen können strukturelle, logische, elektrische, verfahrenstechnische und andere Änderungen beinhalten. Teile und Merkmale von einigen Ausführungsformen können in anderen Ausführungsformen enthalten sein oder diese ersetzen. Die in den Ansprüchen dargelegten Ausführungsformen schließen alle verfügbaren Äquivalenzen dieser Ansprüche ein.
  • Wie hier zuvor erläutert wurde, ist es wünschenswert, die physische Größe des Prozessorgehäuses (oder einer beliebigen Baugruppe, die eine kostenintensive Komponente enthält) zu vergrößern, ohne den Ertragsverlust zu vergrößern. Eine nichtpermanente Zwischenverbindung zwischen Komponenten würde einen Ertrag verbessern, aber nichtpermanente Zwischenverbindungslösungen weisen typischerweise weniger wünschenswerte elektrische Eigenschaften, wie zum Beispiel einen erhöhten Leistungsverbrauch aufgrund eines hohen Kontaktwiderstands, einen erhöhten Abfall aufgrund von Schleifeninduktivitäten und erhöhte Signalverluste und eine verlängerte Latenz aufgrund der Kontaktgeometrie, auf.
  • 1A ist eine Veranschaulichung eines Beispiels für eine Flüssigmetallzwischenverbindung (LMI) zwischen einem Prozessorgehäuse 102 und einer Hauptplatine 104. Die LMI beinhaltet zwei Hälften, ein Array von Flüssigmetallwannen 106 und einen Sockel eines Stiftgitterarrays 108. Das Array von Flüssigmetallwannen 106 beinhaltet Flüssigmetallwannen, die in einem Kontakt mit den Stiften 109 des Sockels eines Stiftgitterarrays 108 stehen. Das Flüssigmetall des Arrays von Flüssigmetallwannen 106 kann ein beliebiges Metall sein, das einen Schmelzpunkt bei oder nahe bei der Raumtemperatur aufweist. Einige Beispiele beinhalten Cäsium, Gallium und Rubidium. Bei einigen Beispielen ist das Flüssigmetall eine Legierung aus Gallium und Indium. Das Flüssigmetall kann auch ein Eutektikum sein, das eine Legierung ist, die einen Schmelzpunkt bei oder nahe der Raumtemperatur aufweist.
  • Die LMI stellt eine nichtpermanente Nullkraft-Zwischenverbindung für eine direkte Integration von Komponenten in das Prozessorgehäuse 102 bereit. Die LMI stellt elektrische Eigenschaften bereit, die mit einer direkten Lötverbindung zwischen Komponenten vergleichbar sind und in ihrer Form kompakt sind, was eine Funktionalität mit hoher Dichte ohne signifikantes Gehäusewachstum erlaubt. Die LMI stellt eine Architekturflexibilität bereit, ohne den Ertragsverlust einer hochpreisigen Komponente, wie zum Beispiel eines Prozessors, zu vergrößern.
  • Bei dem Beispiel der 1A ist das Array von Flüssigmetallwannen 106 an dem Prozessorgehäuse 102 angebracht, während der Sockel eines Stiftgitterarrays 108 an die Hauptplatine 104 gelötet ist. Die Position der Komponenten kann umgekehrt werden. Das Array von Flüssigmetallwannen 106 kann direkt an der Hauptplatine 104 angebracht werden und der Sockel eines Stiftgitterarrays 108 kann an dem Prozessorgehäuse 102 angebracht werden. Bei einigen Beispielen kann ein Versiegelungsfilm oder eine Deckversiegelung 110 verwendet werden, um das Flüssigmetall an Ort und Stelle zu halten, bis eine Befestigung vorgenommen wurde.
  • 1 B ist eine Veranschaulichung des beispielhaften Prozessorgehäuses aus 1A, wobei ein Kühlkörper 112 und ein mechanischer Belastungsmechanismus 114 (z. B. eine Klemme) zum mechanischen Halten hinzugefügt wurden. Der LMI-Ansatz kann für eine Verwendung mit Prozessorgehäusen als eine trennbare Zwischenverbindung mit feinem Rastermaß für Begleitvorrichtungen und -komponenten erweitert werden, die eine Ein-Chip-System-Architektur (System-on-Chip architecture, SoC-Architektur) erzeugen.
  • 2 ist eine Veranschaulichung einer Seitenansicht eines herkömmlichen Ansatzes für eine Zwischenverbindung, die für ein Ein-Chip-System zweckmäßig ist. Das elektronische Gehäuse beinhaltet eine Prozessor-IC 216 und ein Begleitkomponentengehäuse 220, die unter Verwendung von Lötkontakthügeln 223 oder direkten Kupfer-auf-Kupfer-Bondungen auf die Oberseite eines Gehäusesubstrats 222 montiert sind. Das Begleitkomponentengehäuse 220 ist ein elektronisches Gehäuse, das eine Begleitkomponente für die Funktionalitäten der Prozessor-IC beinhaltet. Zu den Beispielen gehören eine oder mehrere Speicher-ICs, ein feldprogrammierbares Gate-Array (FPGA), eine Eingabe-Ausgabe-Steuereinheit (E/A-Steuereinheit) usw. Das Begleitkomponentengehäuse 220 wird unter Verwendung einer elektrischen Zwischenverbindung des Gehäusesubstrats 222 mit der Prozessor-IC 216 elektrisch verbunden. Bei dem Beispiel der 2 beinhaltet diese Gehäusezwischenverbindung eine Die-zu-Die-Brücke 224 (D2D Brücke), die mit leitfähigen Säulen (z. B. Metallstiften) des Begleitkomponentengehäuses 220 verbunden wird. Die leitfähigen Säulen können unter Verwendung von Lötkontakthügeln mit leitfähigen Säulen des Gehäusesubstrats 222 verbunden werden. Ein elektrischer Durchgang zu der Prozessor-IC 216 erfolgt durch die Die-zu-Die-Brücke 224. Die Die-zu-Die-Brücke 224 stellt eine Verbindung mit feinem Rastermaß bereit, die eine enge Kopplung zwischen dem einen oder den mehreren Prozessoren und der Begleitkomponente bereitstellt. Dieser Typ der Kopplung zwischen den Vorrichtungen ist jedoch eine permanente Verbindung. Diese permanente Verbindung kann teuer sein, da ein Problem, das den Verlust der Begleitkomponente verursacht, auch zu einem Verlust der Prozessor-IC führt, die eine teure Komponente sein kann.
  • 3 ist eine Veranschaulichung einer Seitenansicht eines LMI-Ansatzes für eine SoC-Zwischenverbindung. Ein Array von Flüssigmetallwannen 326 wird verwendet, um die leitfähigen Säulen 311 des Begleitkomponentengehäuses 220 mit den leitfähigen Säulen auf der Oberseite des Gehäusesubstrats 222 und der Die-zu-Die-Brücke 224 zu verbinden. Das Array von Flüssigmetallwannen 326 beinhaltet mehrere doppelseitige Flüssigmetallwannen. Das Array von Flüssigmetallwannen 326 kann eine Deckversiegelung 310 auf der Oberseite und der Unterseite beinhalten. Bei einigen Beispielen weist das Flüssigmetall eine Nullflussrate auf und das Array von Flüssigmetallwannen 326 beinhaltet keine Deckversiegelung 310.
  • Da dies keine permanente Verbindung ist, hat der Ertragsverlust der Begleitvorrichtung keinen wesentlichen Einfluss auf die Kosten des Systemgehäuses. Außerdem weisen die Flüssigmetallwannen die gleichen elektrischen Eigenschaften wie ein Lötkontakthügel auf, sodass die elektrische Funktionalität des Systemgehäuses nicht verändert wird. Das Gehäusesubstrat 222 kann unter Verwendung eines weiteren Arrays von Flüssigmetallwannen 106, wie in 1A gezeigt wird, oder unter Verwendung von Lötkontakthügeln an einen Sockel eines Stiftgitterarrays 108 montiert werden.
  • 4 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels einer LMI. Bei dem Beispiel der 4 beinhaltet die Gehäusezwischenverbindung 428 leitfähige Leiterbahnen, die in dem Gehäusesubstrat gebildet sind, und beinhaltet nicht die Die-zu-Die-Brücke 224 des Beispiels der 3. Die Gehäusezwischenverbindung 428 stellt die Verbindung mit feinem Rastermaß für die Verbindung mit den leitfähigen Säulen des Gehäusesubstrats 222 bereit. Das Ergebnis ist auch eine nichtpermanente Verbindung zwischen dem Begleitkomponentengehäuse 220 und dem Gehäusesubstrat 222.
  • 5 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels einer LMI. Die LMI weist ein Array von Flüssigmetallwannen 526 auf, das einseitige Flüssigmetallwannen beinhaltet. Die leitfähigen Säulen 311 des Begleitkomponentengehäuses 220 sind wie in den Beispielen der 3 und 4 an der Oberseite des Arrays von Flüssigmetallwannen 526 angebracht. Die Unterseite des Arrays von Flüssigmetallwannen 526 kann Kontaktpads aus Festmetall 530 beinhalten, die einen elektrischen Durchgang zu den Flüssigmetallwannen bereitstellen und die direkt an Kontaktpads des Gehäusesubstrats 222 befestigt sind. Die Oberseite des Arrays von Flüssigmetallwannen 526 kann eine Deckversiegelung 310 beinhalten. Die Verbindung des Arrays von Flüssigmetallwannen 526 mit dem Gehäusesubstrat 222 ist eine permanente Verbindung, aber die Verbindung mit dem Begleitkomponentengehäuse 220 ist eine nichtpermanente trennbare Verbindung.
  • Das Begleitkomponentengehäuse 220 kann eine funktionale Begleitkomponente für einen Prozessor beinhalten, wie zum Beispiel eine Speicher-IC, ein feldprogrammierbares Gate-Array (FPGA), eine Eingabe-Ausgabe-Steuereinheit (E/A-Steuereinheit) usw. Bei einigen Beispielen ist die Begleitkomponente eine Leistungskomponente, wie zum Beispiel etwa eine Spannungsregler-IC oder eine Spannungsreglerschaltung. Das Begleitkomponentengehäuse 220 kann eine geregelte Spannungsversorgung für die Prozessor-IC 216 bereitstellen, um der Prozessor-IC 216 eine Leistungsübergabe auf der Oberseite bereitzustellen. Die Spannungsreglerschaltung kann eine Wandlerschaltung sein. Bei bestimmten Beispielen verwendet die Spannungswandlerschaltung eine Pulsweitenmodulation, um die geregelte Spannungsversorgung zu erzeugen.
  • 6A ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels einer LMI. Bei dem Beispiel beinhaltet das Begleitkomponentengehäuse einen Teil einer Spannungsreglerschaltung. Die Prozessor-IC 216 kann mehr Teile von der Spannungsreglerschaltung beinhalten, aber die Spannungsreglerschaltung kann diskrete Komponenten verwenden, die nicht in der Prozessor-IC 216 enthalten sind. Diese diskreten Komponenten können unter Verwendung einer LMI angeschlossen werden. Bei dem Beispiel der 6A kann die Spannungsreglerschaltung eine schaltende Wandlerschaltung sein und die diskreten Komponenten können eine Induktivität 632 und einen Leistungsfeldeffekttransistor (FET) 634 beinhalten. Jede diskrete Komponente ist unter Verwendung eines Arrays von Flüssigmetallwannen 626, 627, das zweiseitige Flüssigmetallwannen zum Verbinden mit leitfähigen Säulen des Gehäusesubstrats 222 und den diskreten Komponenten beinhaltet, mit dem Gehäusesubstrat 222 verbunden.
  • Bei dem Beispiel der 6B wird jede diskrete Komponente unter Verwendung eines Arrays von Flüssigmetallwannen 636, 637, das einseitige Flüssigmetallwannen beinhaltet, mit dem Gehäusesubstrat 222 verbunden, um mit den leitfähigen Säulen der diskreten Komponenten verbunden zu werden und um mit den Kontaktpads des Gehäusesubstrats 222 verbunden zu werden. Die Ansätze in den 6A und 6B entkoppeln die mit den Begleitkomponenten assoziierten Ertragsverlustprobleme als Teil der Gehäusungskosten und erlauben eine Reparatur und einen Ersatz von Begleitkomponenten während des praktischen Einsatzes. Dieser LMI-Ansatz erlaubt das Platzieren von Komponenten, die aufgrund von Zuverlässigkeitsbedenken normalerweise nicht für eine Integration direkt auf einem Gehäuse in Betracht gezogen würden. Die nichtpermanente Verbindung von LMI mit den elektrischen Eigenschaften einer direkten Lötbefestigung erlaubt auch Signalaustrittsoptionen auf der Oberseite.
  • 7A ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels einer LMI. Ein Hochgeschwindigkeits-E/A-Verbinder (HSIO-Verbinder) 740 oder ein Teil eines derartigen Verbinders wird direkt an dem Gehäuse des Begleitkomponentengehäuses 720 angebracht. Der HSIO-Verbinder 740 kann entweder eine elektrische oder optische Verbindung sein und kann in einer HSIO-Spur enthalten sein. Das Begleitkomponentengehäuse 720 ist unter Verwendung eines Arrays von Flüssigmetallwannen 326, das doppelseitige Flüssigmetallwannen beinhaltet, mit dem Gehäusesubstrat 222 verbunden. In 7B ist das Begleitkomponentengehäuse 720 unter Verwendung eines Arrays von Flüssigmetallwannen 526, das einseitige Flüssigmetallwannen beinhaltet, mit dem Gehäusesubstrat 222 verbunden. Das Array von Flüssigmetallwannen 526 ist mit dem Gehäusesubstrat 222 verbunden. Die oberseitige Verbindung mit dem HSIO-Verbinder reduziert die Anzahl an Verbindungen, die durch die Unterseite des Gehäuses zu der Hauptplatine austreten müssen. Da die Verbindung des Begleit-IC für den HSIO nichtpermanent und trennbar ist, kann die Begleit-IC im Falle eines Ausfalls leicht ersetzt werden.
  • 8 ist ein Flussdiagramm eines Beispiels eines Verfahrens 800 zum Bilden einer elektronischen Vorrichtung, die eine LMI beinhaltet. Die elektronische Vorrichtung kann ein SoC beinhalten. Im Block 805 wird eine integrierte Prozessorschaltung (Prozessor-IC) auf einer ersten Oberfläche eines IC-Gehäusesubstrats platziert. Die Prozessor-IC kann einen oder mehrere Prozessoren beinhalten. Die Prozessor-IC kann eine CPU oder eine Grafikprozessoreinheit (GPU) sein. Die Prozessor-IC kann in einem Prozessorgehäusesubstrat enthalten sein, das eine elektrisch leitfähige Gehäusezwischenverbindung beinhaltet, und die Prozessor-IC ist mit der Gehäusezwischenverbindung elektrisch verbunden.
  • Im Block 810 wird eine erste Oberfläche eines Arrays von Flüssigmetallwannen an der ersten Oberfläche des IC-Gehäusesubstrats angebracht. Bei einigen Beispielen beinhaltet das Array von Flüssigmetallwannen zweiseitige Flüssigmetallwannen und die erste Oberfläche des Arrays von Flüssigmetallwannen wird an leitfähigen Säulen (z. B. Stiften) angebracht, die an der ersten Oberfläche des IC-Gehäusesubstrats angebracht sind. Bei einigen Beispielen kann das Array von Flüssigmetallwannen einseitige Flüssigmetallwannen beinhalten und die erste Oberfläche des Arrays von Flüssigmetallwannen wird unter Verwendung von Lot an Kontaktpads der ersten Oberfläche des IC-Gehäusesubstrats angebracht.
  • Im Block 815 wird eine Begleitkomponente an einer zweiten Oberfläche des Arrays von Flüssigmetallwannen angebracht. Die Begleitkomponente kann eine gehäuste Begleitkomponente sein, die leitfähige Säulen beinhaltet, die an den Flüssigmetallwannen auf der zweiten Oberfläche des Arrays von Flüssigmetallwannen angebracht werden.
  • Die hier beschriebenen LMI-Ansätze führen zu einem verbesserten Ertragsverlust für Ein-Chip-System-Baugruppen, da defekte Begleitkomponenten einfach entfernt und ersetzt werden können, wodurch die Gesamtgehäusungskosten reduziert werden. Die LMI-Ansätze stellen eine äquivalente elektrische Leistungsfähigkeit zu direkten Lotverbindungen zwischen Komponenten auf dem Prozessorgehäuse ohne eine permanente direkte Lotanwendung bereit. Außerdem wird die Rechendichte verbessert, da Begleitkomponenten kosteneffektiv an den Prozessor angeschlossen werden können.
  • 9 ist eine Veranschaulichung einer Seitenansicht eines Beispiels für eine System-auf-Interposer-Baugruppe. Ein Prozessorgehäuse 916 ist an einem LMI-Interposer 942 angebracht, der ein Array von Flüssigmetallwannen 106 aufweist. Das Array von Flüssigmetallwannen 106 kann zweiseitige Flüssigmetallwannen beinhalten oder das Array von Flüssigmetallwannen 106 kann einseitige Flüssigmetallwannen beinhalten, wobei das Array von Flüssigmetallwannen an dem Interposer 942 angebracht ist. An dem Interposer 942 wird unter Verwendung von Lötkontakthügeln 941 auch ein Begleitkomponentengehäuse angebracht. Das Prozessorgehäuse 916 ist als ein Funktionsblock direkt an dem Interposer 942 angebracht und das Array von Flüssigmetallwannen 106 des Interposers 942 wird unter Verwendung eines Sockels eines Stiftgitterarrays 108 an der Hauptplatine 104 angebracht. Somit ist die Verbindung zwischen dem Sockel eines Stiftgitterarrays 108 und dem Interposer 942 eine trennbare nichtpermanente Verbindung. Das Prozessorgehäuse 916 kann mit einem Stiftrastermaß an dem Interposer 942 angebracht werden und der Interposer 942 kann mit einem anderen Stiftrastermaß an der Hauptplatine 104 angebracht werden. Diese System-auf-Interposer-Baugruppe entkoppelt die Beschränkungen für das Rastermaß der Hauptplatine von dem Prozessorrastermaß, was eine optimierte Prozessordimensionierung erlaubt.
  • Die Integration des Interposers in der Architektur erlaubt auch das Hinzufügen von Begleitkomponenten (z. B. einem Speicher, einem FPGA, einem VR-Modul, einem HSIO usw.) in der Nähe des Prozessors. Die Begleitkomponenten können auf dem Interposer 942 in der Nähe des Prozessorgehäuses 916 nebeneinander angeordnet werden, ohne die zusätzliche Belastung der Stiftanzahl auf der Zwischenverbindung zu der Hauptplatine 104 zu erhöhen. Der Interposer 942 beinhaltet eine Zwischenverbindung 928, um die Begleitkomponenten mit dem Prozessor elektrisch zu verbinden. Bei bestimmten Beispielen kann die Interposer-Zwischenverbindung eine Die-zu-Die-Brücke beinhalten.
  • 10 ist eine Veranschaulichung der beispielhaften Baugruppe der 9 mit einem hinzugefügten Kühlkörper 112 und einem hinzugefügten mechanischen Belastungsmechanismus 114 (z. B. einer Klemme). Aufgrund des Arrays von Flüssigmetallwannen 106 weist der LMI-Interposer 942 im Vergleich zu herkömmlichen LGA-Sockelansätzen eine geringere mechanische Belastungsanforderung auf. Dies erlaubt einen kleineren mechanischen Ausschlussbereich, was Platz auf der Hauptplatine 104 freimacht.
  • 11 ist eine Veranschaulichung einer Seitenansicht eines Beispiels einer System-auf-Interposer-Baugruppe. Der Interposer 942 beinhaltet das Array von Flüssigmetallwannen 106 auf der Unterseite und der Interposer 942 koppelt das Prozessorgehäuse 916 unter Verwendung eines Sockels eines Stiftgitterarrays 108 an die Hauptplatine 104, wie in 9 gezeigt wird. Der Interposer 942 beinhaltet ein weiteres Array von Flüssigmetallwannen 526 auf der Oberseite. Bei dem Beispiel der 11 beinhaltet das zweite Array von Flüssigmetallwannen 526 einseitige Flüssigmetallwannen, um mit den leitfähigen Säulen 311 des Begleitkomponentengehäuses 220 verbunden zu werden. Das zweite Array von Flüssigmetallwannen 526 kann eine Deckversiegelung 310 auf der Oberseite beinhalten. Bei einigen Beispielen beinhaltet das zweite Array von Flüssigmetallwannen 526 zweiseitige Flüssigmetallwannen, um mit den leitfähigen Säulen 311 des Begleitkomponentengehäuses 220 und mit (nicht gezeigten) Stiften auf der Oberseite des Interposers 942 verbunden zu werden. Die zweiseitigen Flüssigmetallwannen können eine Deckversiegelung 310 auf der Unterseite des zweiten Arrays von Flüssigmetallwannen 526 beinhalten.
  • Die nichtpermanente Verbindung der Begleitkomponente bei dem Beispiel der 11 erlaubt im Falle eines Ausfalls einen einfachen Austausch der Begleitkomponente. Auf diese Weise trägt der Ertragsverlust der Begleitkomponente nicht zu den Kosten des Prozessorsystems bei. Da die Flüssigmetallwannen die gleichen elektrischen Eigenschaften wie Lötkontakthügel aufweisen, werden außerdem die elektrischen Funktionalitäten zwischen der Begleitkomponente, dem Prozessor und der Hauptplatine nicht verändert.
  • Durch eine Auswahl der Komponentenvorrichtungen, die auf dem Interposer 942 in Verbindung mit dem einen oder den mehreren Prozessoren des Prozessorgehäuses 916 platziert werden, können unterschiedliche funktionale Topologien erreicht werden. Wie die Beispiele der 3 und 4 zeigen, kann die Begleitkomponente eine funktionale Begleitvorrichtung sein, wie zum Beispiel ein FPGA, ein Speicher oder eine E/A-Steuereinheit. 12 ist eine Veranschaulichung einer Prozessorsystem-auf-Interposer-Baugruppe, bei der die Begleitkomponente eine Speicher-IC 1220 als Begleitspeicher für den Prozessor des Prozessorgehäuses 916 beinhaltet.
  • Die Begleitkomponente kann eine Begleitleistungskomponente sein. 13 ist eine Veranschaulichung einer Prozessorsystem-auf-Interposer-Baugruppe, bei der die Begleitkomponente eine Begleitspannungsreglerschaltung 1320 ist, die eine grundlegende oder zusätzliche Leistung für das Prozessorgehäuse 916 bereitstellt. 14 ist eine Veranschaulichung einer Prozessorsystem-auf-Interposer-Architektur, bei der die Begleitkomponente stapelnahe HSIO-Verbindungen 1420 bereitstellt, die zusammen mit dem Prozessorgehäuse 916 für eine verbesserte Signalintegritätsleistungsfähigkeit angeordnet werden. Diese nicht einschränkenden Beispiele zeigen, dass das Verwenden des Interposers 942 erlaubt, dass unterschiedliche Begleitvorrichtungen auf dem Interposer 942 kombiniert werden, um unterschiedliche System-auf-Interposer-Architekturen zu erzeugen, ohne einen zusätzlichen Ertragsverlust von den einzelnen Begleitkomponenten zu verursachen.
  • 15 ist eine Veranschaulichung eines Beispiels für eine System-auf-Interposer-Architektur, in der mehrere Begleitkomponenten für den Prozessor auf dem Interposer 942 enthalten sind. Die Begleitkomponenten beinhalten eine Begleitspannungsreglerschaltung 1320, eine Speicher-IC 1220 und eine stapelnahe HSIO-Verbindung 1420. Der Interposer 942 beinhaltet mehrere Arrays von Flüssigmetallwannen 526A, 526B, 526C auf der Oberseite, um die Begleitkomponenten an dem Interposer 942 anzubringen. Die an der Oberseite des Interposers 942 angebrachten Arrays von Flüssigmetallwannen weisen ein feineres Rastermaß als das Array von Flüssigmetallwannen 106 auf, das an dem Sockel eines Stiftgitterarrays 108 angebracht ist und, können das gleiche Rastermaß wie das Prozessorgehäuse 916 aufweisen.
  • 16 ist eine Veranschaulichung einer Seitenansicht eines Beispiels für eine System-auf-Interposer-Architektur, bei der ein Interposer unter Verwendung von LMI an mehreren Leiterplatten (PCBs) angebracht wird. Das System beinhaltet ein Prozessorgehäuse 916, das an dem Interposer 942 angebracht ist. Mehrere Begleitkomponenten werden unter Verwendung von Arrays von Flüssigmetallwannen 526A, 526B an der Oberseite des Interposers angebracht. Das Array von Flüssigmetallwannen 106 auf der Unterseite des Interposers 942 wird mit zwei Sockeln eines Stiftgitterarrays 108 verbunden. Einige der Flüssigmetallwannen des Arrays von Flüssigmetallwannen 106 werden an einem der Sockel eines Stiftgitterarrays angebracht und einige der Flüssigmetallwannen des Arrays von Flüssigmetallwannen 106 werden an dem anderen Sockel eines Stiftgitterarrays angebracht. Die Sockel eines Stiftgitterarrays 108 sind mit den PCBs verbunden. Die PCBs können unterschiedliche Hauptplatinen sein. Bei dem Beispiel der 16 sind die PCBs Kachelplatinen, die eine Speicherkachelplatine 1646 und eine E/A-Kachelplatine 1648 beinhalten. Die Speicherkachelplatine 1646 beinhaltet einen Systemspeicher 1630 und die E/A-Kachelplatine 1648 kann eine oder mehrere E/A-Vorrichtungen 1674 beinhalten.
  • Das System-auf-Interposer stellt eine gekachelte Architektur für eine Disaggregation von herkömmlichen Servern mit dem System-auf-Interposer bereit, das die primäre Rechenfunktion bereitstellt. Die gekachelte Architektur erlaubt für die Architektur anstelle des herkömmlichen Ansatzes einer einzigen Hauptplatine kleinere Begleitplatinen. Dieser Ansatz vereinfacht den Architekturansatz für die Hauptplatinen. Der Ertragsverlust bei den Platinen wird verbessert, wodurch Möglichkeiten bereitgestellt werden, um für die angestrebten Anwendungen unterschiedliche Kombinationen von Platinen mit einem einzigen Interposer zu vereinigen. Da das Array von Flüssigmetallwannen 106 eine nichtpermanente Verbindung zwischen dem Interposer 942 und den Kachelplatinen bereitstellt, beeinflusst ein Ertragsverlust des Systemspeichers 1630 oder der E/A-Vorrichtung 1674 den Ertrag des Prozessorsystems auf dem Interposer-Gehäuse nicht.
  • 17 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels eines Systems, das eine LMI beinhaltet. Das System beinhaltet back-to-backverbundene Interposer 1750. Bei dem Beispiel der 17 werden Hauptplatinen als die Interposer 1750 verwendet. Die Interposer 1750 beinhalten eine elektrisch leitfähige Interposer-Zwischenverbindung 1748 und die Prozessorgehäuse 916 sind an einer Oberfläche der Interposer 1750 und der Interposer-Zwischenverbindung 1748 angebracht. Das Beispiel der 17 zeigt zwei Prozessorgehäuse auf den Interposern 1750, aber jedes teure Elektronikvorrichtungsgehäuse kann an den Interposern 1750 angebracht werden und die Vorrichtungen auf den Interposern können sich voneinander unterscheiden. Der Systemspeicher 1730 ist an derselben Oberfläche der Interposer wie das Prozessorgehäuse 916 angebracht. Die LMI verbindet die Interposer 1750. Die LMI ist eine Verbindung vom Mezzanine-Typ und erlaubt es einer Back-to-Back-Systemkonfiguration, die Gesamtrechendichte zu verbessern.
  • Die Interposer beinhalten jeweils ein Array von Flüssigmetallwannen 1706 auf der Oberfläche des Interposers gegenüber dem Prozessorgehäuse 916. Die Arrays von Flüssigmetallwannen 1706 können zweiseitige Flüssigmetallwannen beinhalten oder die Arrays von Flüssigmetallwannen 1706 können einseitige Flüssigmetallwannen beinhalten, wobei das Array von Flüssigmetallwannen unter Verwendung von Lötkontakthügeln an den Interposern 1750 angebracht wird. Jeder Interposer 1750 beinhaltet leitfähige Säulen 1711, die mit der Interposer-Zwischenverbindung verbunden sind. Das Array von Flüssigmetallwannen 1706 von einem Interposer ist an leitfähigen Säulen 1711 des anderen Interposers angebracht. Es ist anzumerken, dass die Back-to-Back-LMI eine nichtpermanente Verbindung ist, unabhängig davon, ob die Arrays von Flüssigmetallwannen 1706 einseitige Flüssigmetallwannen oder zweiseitige Flüssigmetallwannen beinhalten.
  • 18 ist ein Flussdiagramm eines Beispiels eines Verfahrens zum Herstellen einer elektronischen Vorrichtung mit einer System-auf-Interposer-Architektur. Die elektronische Vorrichtung kann eine beliebige der Vorrichtungen sein, die eine hier beschriebene System-auf-Interposer-Baugruppe aufweisen. Im Block 1805 wird ein Prozessorgehäuse auf einer ersten Oberfläche (z. B. der Oberseite) eines Interposers platziert. Der Interposer kann aus einem PCB-Material (z. B. FR4) oder einem Keramikmaterial gefertigt sein. Der Interposer beinhaltet eine elektrisch leitfähige Interposer-Zwischenverbindung und das Prozessorgehäuse ist mit der Interposer-Zwischenverbindung elektrisch verbunden.
  • Im Block 1810 wird eine erste Oberfläche eines ersten Arrays von Flüssigmetallwannen an einer zweiten Oberfläche (z. B. der unteren Oberfläche) des Interposers und der Interposer-Zwischenverbindung angebracht. Im Block 1815 wird eine erste Oberfläche eines zweiten Arrays von Flüssigmetallwannen an der ersten Oberfläche des Interposers und der Interposer-Zwischenverbindung angebracht. Das erste Array von Flüssigmetallwannen und/oder das zweite Array von Flüssigmetallwannen können einseitige Flüssigmetallwannen oder zweiseitige Flüssigmetallwannen beinhalten.
  • Im Block 1820 wird ein Begleitkomponentengehäuse an einer zweiten Oberfläche des zweiten Arrays von Flüssigmetallwannen angebracht. Das Begleitkomponentengehäuse beinhaltet eine Begleitkomponente für einen Prozessor des Prozessorgehäuses und kann beliebige der hier beschriebenen Begleitkomponenten beinhalten.
  • 19 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels eines elektronischen Systems, das eine LMI beinhaltet. Das System beinhaltet ein Prozessorgehäuse 916, das an einem Array von Flüssigmetallwannen 106 angebracht ist. Da das Array von Flüssigmetallwannen 106 im Vergleich mit herkömmlichen Ansätzen von Permanentverbindungen eine geringere mechanische Belastungsanforderung aufweist, wird die mechanische Ausschlussfläche reduziert, wodurch auf der Hauptplatine 1904 Platz freigemacht wird. Das Array von Flüssigmetallwannen 106 kann den Stiften 1952 eines Sockels eines Stiftgitterarrays 1908 angebracht werden, der vergrößert werden kann, um mehrere Gehäuse unterzubringen. Der Sockel eines Stiftgitterarrays 1908 wird unter Verwendung von Lötkontakthügeln 1954 an der Hauptplatine 1904 angebracht. Das System beinhaltet ein Begleitkomponentengehäuse 220, das unter Verwendung eines anderen Arrays von Flüssigmetallwannen 1926 in der Nähe des Prozessorgehäuses 916 platziert werden kann. Dies erlaubt aufgrund der verkürzten Leitungslängen eine verbesserte Signalintegrität. Die Hauptplatine 1904 wird jedoch zwischen dem Prozessorgehäuse 916 und dem Begleitkomponentengehäuse 220 von elektrischen Signalen durchquert, was der Hauptplatine 1904 Komplikationen bereitet und die Latenz zwischen den Vorrichtungen verlängert.
  • 20 ist eine Veranschaulichung einer Seitenansicht eines anderen Beispiels eines elektronischen Systems, das eine System-auf-Interposer-Architektur aufweist. Der Sockelkörper eines Stiftgitterarrays der 19 wird in einen Interposer 2042 umgewandelt, indem der Stiftträger durch eine Stiftgitterleiterplatte ersetzt wird. Dadurch kann der Interposer 2042 so gestaltet werden, dass er elektrische Funktionalitäten aufweist. Wenn der Sockel eines Stiftgitterarrays einen Interposer mit elektrischen Funktionalitäten beinhaltet, können Funktionen von der Hauptplatine 2004 zu dem Interposer des Stiftgittersockels 2042 verschoben werden, was die Hauptplatine 2004 vereinfacht.
  • Das Prozessorgehäuse 916 und das Array von Flüssigmetallwannen 106 werden an den Stiften 2052 des Interposers angebracht. Der Interposer 2042 kann Kontaktpads auf der Unterseite beinhalten und der Interposer 2042 kann unter Verwendung von Lötkontakthügeln 2054 an der Hauptplatine angebracht werden. Das System beinhaltet ein zweites Array von Flüssigmetallwannen 2026, das an dem Interposer 2042 angebracht ist. Ein Begleitkomponentengehäuse 220 wird unter Verwendung leitfähiger Säulen 2011 mit dem Array von Flüssigmetallwannen 2026 verbunden. Das System beinhaltet ein weiteres Begleitkomponentengehäuse 2020, das direkt an dem Interposer 2042 angebracht wird. Ein mechanischer Belastungsmechanismus 114 kann enthalten sein, um ein mechanisches Festhalten bereitzustellen.
  • Die Rastermaße sowohl des Arrays von Flüssigmetallwannen 106, des Arrays von Flüssigmetallwannen 2026 als auch der Lötkontakthügel 2054 können unterschiedlich sein. Das Rastermaß des Arrays von Flüssigmetallwannen 2026 kann feiner als das Rastermaß des Arrays von Flüssigmetallwannen 106 sein, das seinerseits feiner als das Rastermaß der Verbindung zu der Hauptplatine 2004 ist. Der Interposer 2042 kann eine elektrisch leitfähige Zwischenverbindung 2048 beinhalten, um eine Rastermaßübersetzung zwischen dem Prozessorgehäuse 916, den Begleitkomponentengehäusen 220, 2020 und der Hauptplatine 2004 bereitzustellen. Dies entkoppelt die Herstellungseinschränkungen für die Hauptplatine von den Randbedingungen für das Gehäuse.
  • Das Array von Flüssigmetallwannen 106 und das Array von Flüssigmetallwannen 2026 stellen nichtpermanente Verbindungen für das Prozessorgehäuse 916 bzw. das Begleitkomponentengehäuse 220 bereit. Jedes der Arrays von Flüssigmetallwannen kann ein einseitiges oder zweiseitiges Array von Flüssigmetallwannen sein. Wenn das Array von Flüssigmetallwannen 106 ein zweiseitiges Array von Flüssigmetallwannen ist, kann das Prozessorgehäuse 916 leitfähige Säulen beinhalten, die an den Arrays von Flüssigmetallwannen 106 angebracht werden. Wenn das Array von Flüssigmetallwannen 106 ein einseitiges Array von Flüssigmetallwannen ist, kann das Prozessorgehäuse 916 Kontaktpads beinhalten, die an Kontaktpads des Arrays von Flüssigmetallwannen 106 angebracht werden. Die Kontaktpads eines einseitigen Arrays von Flüssigmetallwannen stellen einen elektrischen Durchgang zu den Flüssigmetallwannen der Arrays von Flüssigmetallwannen bereit.
  • Wenn das Array von Flüssigmetallwannen 2026 ein zweiseitiges Array von Flüssigmetallwannen ist, kann der Interposer 2042 leitfähige Säulen beinhalten, die an den Arrays von Flüssigmetallwannen 2026 angebracht sind. Wenn das Array von Flüssigmetallwannen 2026 ein einseitiges Array von Flüssigmetallwannen ist, kann der Interposer 2042 Kontaktpads beinhalten, die an Kontaktpads des Arrays von Flüssigmetallwannen 2026 angebracht werden.
  • Die Begleitkomponentengehäuse 220, 2020 verschieben Prozessorbegleitfunktionen von der Hauptplatine 2004 zu dem Interposer 2042. Spezifische Funktionen durch die Begleitkomponenten können entweder permanent an dem Interposer 2042 angebracht werden oder die Begleitkomponenten können unter Verwendung einer trennbaren Verbindung angebracht werden. 21 ist eine Veranschaulichung eines Beispiels einer System-auf-Interposer-Architektur, in der die begleitenden Komponentengehäuse 220, 2020 Spannungsreglerschaltungen 1320 beinhalten. 22 ist eine Veranschaulichung eines Beispiels einer System-auf-Interposer-Architektur, bei der die Begleitkomponentengehäuse 220, 2020 eine oder mehrere Speicher-ICs 1220 beinhalten. Bei einigen Beispielen beinhalten die Begleitkomponentengehäuse 220, 2020 FPGAs. Bei einigen Beispielen beinhalten die Begleitkomponentengehäuse 220, 2020 stapelnahe HSIO-Verbindungen.
  • Die Begleitkomponentengehäuse 220, 2020 in der 20 können unterschiedliche Begleitkomponenten beinhalten. 23 ist eine Veranschaulichung eines Beispiels für eine System-auf-Interposer-Architektur, in der das Begleitkomponentengehäuse 220 eine Begleitspannungsreglerschaltung 1320 für die Prozessor-IC beinhaltet und das Begleitkomponentengehäuse 2020 eine stapelnahe Begleit-HSIO-Verbindung 1420 beinhaltet. Auf dem Interposer 2042 können mehr als zwei Komponentengehäuse enthalten sein und eine beliebige Kombination von Komponentengehäusen kann unter Verwendung eines Arrays von Flüssigmetallwannen an dem Interposer 2042 angebracht werden oder (z. B. unter Verwendung von Lot) permanent an dem Interposer 2042 angebracht werden.
  • Dieser Ansatz für ein System auf einem Interposer erlaubt, dass unterschiedliche Zwischenverbindungskombinationen auf einer Grundfläche einer gemeinsamen Hauptplatine zwischen dem Interposer für die Stiftgittersockel und der Hauptplatine verwendet werden, wodurch unterschiedliche Leistungsfähigkeiten mit einer einzigen Hauptplatine eingeführt werden. Das Einführen einer Löthierarchie mit dem System-auf-Interposer-Ansatz erlaubt eine spätere Integration des Interposers für den Stiftgittersockel und stellt eine Plug-and-Play-Architektur bereit, die fokussierte Funktionalitäten von einer gemeinsamen Basisplattform der Hauptplatine erlaubt.
  • 24 ist ein Flussdiagramm eines anderen Beispiels eines Verfahrens zum Fertigen eines elektronischen Systems mit einer System-auf-Interposer-Architektur. Die elektronische Vorrichtung kann eine beliebige der Vorrichtungen sein, die eine hier beschriebene System-auf-Interposer-Baugruppe aufweisen, wie zum Beispiel zum Beispiel das elektronische System der 20. Im Block 2405 wird eine Oberseite eines ersten Arrays von Flüssigmetallwannen an einem Prozessorgehäuse angebracht. Das Prozessorgehäuse beinhaltet mindestens eine Prozessor-IC. Das erste Array von Flüssigmetallwannen kann ein zweiseitiges erstes Array von Flüssigmetallwannen sein. Das erste Array von Flüssigmetallwannen kann eine Deckversiegelung auf seiner Oberseite und seiner Unterseite beinhalten, um das Flüssigmetall in den Flüssigmetallwannen zu halten. Das Prozessorgehäuse kann leitfähige Säulen beinhalten und die leitfähigen Säulen sind an den Flüssigmetallwannen angebracht. Das erste Array von Flüssigmetallwannen kann ein einseitiges erstes Array von Flüssigmetallwannen sein, das eine Deckversiegelung auf nur einer Oberfläche beinhaltet und Kontaktpads auf der anderen Oberfläche beinhalten kann. Das Prozessorgehäuse kann Kontaktpads beinhalten und die Kontaktpads sind permanent an den Kontaktpads des ersten Arrays von Flüssigmetallwannen angebracht.
  • Im Block 2410 ist die Unterseite des ersten Arrays von Flüssigmetallwannen an einer Oberseite eines Interposers angebracht. Der Interposer kann ein Interposer für einen Stiftarraysockel sein und die Flüssigmetallwannen des ersten Arrays von Flüssigmetallwannen werden an den Stiften angebracht. Der Interposer beinhaltet eine oder mehrere Schichten einer elektrisch leitfähigen Zwischenverbindung. Das erste Array von Flüssigmetallwannen stellt einen elektrischen Durchgang zwischen dem Prozessorgehäuse und der Interposer-Zwischenverbindung bereit.
  • Im Block 2415 wird die Unterseite des Interposers an einer PCB angebracht. Die PCB kann eine Hauptplatine sein. Die Befestigung an der PCB kann eine permanente Befestigung, wie zum Beispiel unter Verwendung von Lötkontakthügeln, sein. Die Befestigung stellt einen elektrischen Durchgang zwischen der Interposer-Zwischenverbindung und einer oder mehreren Schichten von Zwischenverbindungen der PCB bereit.
  • Im Block 2420 wird ein zweites Array von Flüssigmetallwannen an der Oberseite des Interposers angebracht. Das zweite Array von Flüssigmetallwannen kann ein zweiseitiges erstes Array von Flüssigmetallwannen sein. Das zweite Array von Flüssigmetallwannen kann sowohl auf seiner Oberseite als auch auf seiner Unterseite eine Deckversiegelung beinhalten, um das Flüssigmetall in den Flüssigmetallwannen zu halten. Auf der Oberseite des Interposers können leitfähige Säulen angeordnet sein, die an den Flüssigmetallwannen des zweiten Arrays von Flüssigmetallwannen angebracht werden. Das zweite Array von Flüssigmetallwannen kann ein einseitiges erstes Array von Flüssigmetallwannen sein, das nur auf der Oberseite eine Deckversiegelung beinhaltet und das auf der Unterseite Kontaktpads beinhalten kann. Die Kontaktpads können auf der Oberseite des Interposers angeordnet sein, um die Kontaktpads des zweiten Arrays von Flüssigmetallwannen anzubringen.
  • Im Block 2425 wird ein Begleitkomponentengehäuse an der Oberseite des zweiten Arrays von Flüssigmetallwannen angebracht. Das Begleitkomponentengehäuse kann leitfähige Säulen zum Anbringen an den Flüssigmetallwannen des zweiten Arrays von Flüssigmetallwannen beinhalten. Das Begleitkomponentengehäuse beinhaltet eine Begleitkomponente für die eine oder mehreren Prozessor-ICs. Das zweite Array von Flüssigmetallwannen wird an der Interposer-Zwischenverbindung angebracht. Die Interposer-Zwischenverbindung und die Arrays von Flüssigmetallwannen stellen einen elektrischen Durchgang zwischen der Begleitkomponente und der einen oder den mehreren Prozessor-ICs des Prozessorgehäuses bereit.
  • Bei bestimmten Beispielen ist das Rastermaß der leitfähigen Säulen des Begleitgehäuses das gleiche wie das Rastermaß des Prozessorgehäuses. Bei bestimmten Beispielen können die Rastermaße der leitfähigen Säulen des Begleitgehäuses, der Stifte des Interposers und der Verbindung der Hauptplatine alle unterschiedlich sein. Das Rastermaß der leitfähigen Säulen des Begleitgehäuses kann feiner als das Rastermaß der Stifte des Interposers sein und das Rastermaß der Stifte des Interposers kann feiner als das Rastermaß der Verbindungen der Hauptplatine sein. Dementsprechend stellt der Interposer eine Rastermaßübersetzung zwischen dem Prozessorgehäuse, den Begleitkomponentengehäusen und der Hauptplatine bereit.
  • 25 veranschaulicht ein Diagramm auf Systemebene, das ein Beispiel einer elektronischen Vorrichtung (z. B. ein System) darstellt, die eine oben beschriebene Flüssigmetallzwischenverbindung, LMI, und/oder ein oben beschriebenes Verfahren beinhalten kann. Bei einer Ausführungsform beinhaltet das System 2500, ohne auf diese beschränkt zu sein, einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen persönlichen digitalen Assistenten (PDA), einen Server, eine Workstation, ein Mobiltelefon, eine mobile Computervorrichtung, ein Smartphone, ein Internet-Gerät oder einen anderen Typ einer Computervorrichtung. Bei einigen Ausführungsformen beinhaltet das System 2500 ein Ein-Chip-System Chip (SOC: System On Chip). Bei einigen Ausführungsformen beinhaltet das System 2500 ein System-auf-Interposer-System.
  • Bei einer Ausführungsform weist der Prozessor 2510 einen oder mehrere Prozessorkerne 2512 und 2512N auf, wobei 2512N den N-ten Prozessorkern innerhalb des Prozessors 2510 repräsentiert, wobei N eine positive ganze Zahl ist. Bei einer Ausführungsform beinhaltet das System 2500 mehrere Prozessoren, welche die Prozessoren 2510 und 2505 beinhalten, wobei der Prozessor 2505 eine ähnliche oder identische Logik wie der Prozessor 2510 aufweist. Bei einigen Ausführungsformen beinhaltet der Prozessorkern 2512 unter anderem eine Vorabruflogik zum Abrufen von Anweisungen, eine Decodierungslogik zum Decodieren der Anweisungen, eine Ausführungslogik zum Ausführen von Anweisungen und dergleichen. Bei einigen Ausführungsformen verfügt der Prozessor 2510 über einen Cache-Speicher 2516 zum Zwischenspeichern von Anweisungen und/oder Daten für das System 2500. Der Cache-Speicher 2516 kann in einer hierarchischen Struktur organisiert sein, die eine oder mehrere Ebenen eines Cache-Speichers beinhaltet.
  • Bei einigen Ausführungsformen umfasst der Prozessor 2510 eine Speichersteuereinheit 2514, die Funktionen ausführt, die es dem Prozessor 2510 ermöglichen, auf den Speicher 2530, der einen flüchtigen Speicher 2532 und/oder einen nichtflüchtigen Speicher 2534 umfasst, zuzugreifen und mit diesem zu kommunizieren. Bei einigen Ausführungsformen ist der Prozessor 610 mit Begleitkomponenten wie zum Beispiel dem Speicher 2530 und dem Chipsatz 2520 gekoppelt. Der Prozessor 2510 kann auch mit einer drahtlosen Antenne 2578 gekoppelt werden, um mit jedem Gerät zu kommunizieren, das zum Senden und/oder Empfangen von drahtlosen Signalen konfiguriert ist. Bei einer Ausführungsform wird eine Schnittstelle für eine Drahtlosantenne 2578 gemäß, ohne auf diese beschränkt zu sein, dem IEEE-802,1 1-Standard und seiner zugehörigen Familie, HPAV (Home Plug AV), UWB (Ultra Wide Band), Bluetooth, WiMax oder einer beliebigen Form eines Drahtloskommunikationsprotokolls betrieben.
  • Bei einigen Ausführungsformen beinhaltet der flüchtige Speicher 2532, ohne auf diese beschränkt zu sein, einen synchronen dynamischen Direktzugriffsspeicher (SDRAM), einen dynamischen Direktzugriffsspeicher (DRAM), einen dynamischen RAMBUS-Direktzugriffsspeicher (RDRAM) und/oder jeden anderen Typ einer Direktzugriffsspeichervorrichtung. Der nichtflüchtige Speicher 2534 beinhaltet, ohne auf diese beschränkt zu sein, einen Flash-Speicher, einen Phasenänderungsspeicher (PCM), einen Festwertspeicher (ROM), einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM) oder jeden anderen Typ einer nichtflüchtigen Speichervorrichtung.
  • Der Speicher 2530 speichert Informationen und Anweisungen, die von dem Prozessor 2510 ausgeführt werden. Bei einer Ausführungsform kann der Speicher 2530 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 2510 die Anweisungen ausführt. Bei der veranschaulichten Ausführungsform wird der Chipsatz 2520 über Punkt-zu-Punkt-Schnittstellen (PtP- oder P-P-Schnittstellen) 2517 und 2522 mit dem Prozessor 2510 verbunden. Der Chipsatz 2520 ermöglicht, dass der Prozessor 2510 mit anderen Elementen in dem System 2500 verbunden wird. Bei einigen Ausführungsformen des Beispielsystems werden die Schnittstellen 2517 und 2522 gemäß einem PtP-Kommunikationsprotokoll, wie zum Beispiel dem Intel® QuickPath Interconnect (QPI) oder dergleichen, betrieben. Bei anderen Ausführungsformen kann eine andere Zwischenverbindung verwendet werden.
  • Bei einigen Ausführungsformen ist der Chipsatz 2520 betreibbar zum Kommunizieren mit dem Prozessor 2510, 2505N, der Anzeigevorrichtung 2540 und anderen Vorrichtungen, die eine Busbrücke 2572, einen Smart-Fernseher 2576, E/A-Vorrichtungen 2574, einen nichtflüchtigen Speicher 2560, ein Speichermedium (wie zum Beispiel eine oder mehrere Massenspeichervorrichtungen) 2562, eine Tastatur/Maus 2564, eine Netzwerkschnittstelle 2566 und verschiedene Formen von Verbraucherelektronikgeräten 2577 (wie zum Beispiel ein PDA, Smartphone, Tablet usw.) usw. beinhalten. Bei einer Ausführungsform ist der Chipsatz 2520 über eine Schnittstelle 2524 mit diesen Vorrichtungen gekoppelt. Der Chipsatz 2520 kann auch mit einer drahtlosen Antenne 2578 gekoppelt werden, um mit jeder Vorrichtung zu kommunizieren, die zum Senden und/oder Empfangen drahtloser Signale konfiguriert ist. Bei einem Beispiel kann eine beliebige Kombination von Komponenten in einem Chipsatz durch eine zusammenhängende flexible Abschirmung separiert sein, wie in der vorliegenden Offenbarung beschrieben wird.
  • Der Chipsatz 2520 ist über die Schnittstelle 2526 mit der Anzeigevorrichtung 2540 verbunden. Die Anzeige 2540 kann zum Beispiel eine Flüssigkristallanzeige (LCD), ein Leuchtdioden-Array (LED-Array), ein organisches Leuchtdioden-Array (OLED-Array) oder eine beliebige andere Form einer visuellen Anzeigevorrichtung sein. Bei einigen Ausführungsformen des Beispielsystems sind der Prozessor 2510 und der Chipsatz 2520 in einem einzigen SOC zusammengefasst. Außerdem wird der Chipsatz 2520 mit einem oder mehreren Bussen 2550 und 2555 verbunden, die verschiedene Systemelemente, wie zum Beispiel die E/A-Vorrichtungen 2574, den nichtflüchtigen Speicher 2560, das Speichermedium 2562, eine Tastatur/Maus 2564 und eine Netzwerkschnittstelle 2566, miteinander verbinden. Die Busse 2550 und 2555 können über eine Busbrücke 2572 miteinander verbunden werden.
  • Bei einer Ausführungsform beinhaltet die Massenspeichervorrichtung 2562 unter anderem ein Solid-State-Laufwerk, ein Festplattenlaufwerk, eine Universal-Serial-Bus-Flash-Speichervorrichtung oder eine beliebige andere Form von Computerdatenspeichermedium. Bei einer Ausführungsform wird die Netzwerkschnittstelle 2566 durch jeden bekannten Netzwerkschnittstellenstandard implementiert, der, ohne auf diese beschränkt zu sein, eine Ethernet-Schnittstelle, eine USB-Schnittstelle (Universal Serial Bus-Schnittstelle), eine PCI-Express-Schnittstelle (Peripheral-Component-Interconnect-Schnittstelle), eine drahtlose Schnittstelle und/oder jeden anderen geeigneten Typ einer Schnittstelle beinhaltet. Bei einer Ausführungsform wird die Drahtlosschnittstelle in Übereinstimmung, ohne auf diese beschränkt zu sein, mit dem IEEE-802.11-Standard und seiner zugehörigen Familie, HPAV (Home Plug AV), UWB (Ultra Wide Band), Bluetooth, WiMax oder einer beliebigen Form eines Drahtloskommunikationsprotokolls betrieben.
  • Obwohl die in 25 gezeigten Module als separate Blöcke innerhalb des Systems 2500 dargestellt werden, können die Funktionen, die von einigen dieser Blöcke ausgeführt werden, in eine einzige Halbleiterschaltung integriert sein oder unter Verwendung von zwei oder mehr separaten integrierten Schaltungen implementiert werden. Obwohl der Cache-Speicher 2516 zum Beispiel als separater Block innerhalb des Prozessors 2510 dargestellt wird, kann der Cache-Speicher 2516 (oder ausgewählte Aspekte von 2516) in den Prozessorkern 2512 integriert werden.
  • Um das hier offenbarte Verfahren und die hier offenbarten Vorrichtungen besser zu veranschaulichen, wird hier eine nicht einschränkende Liste von Ausführungsformen bereitgestellt:
  • Beispiel 1 beinhaltet einen Gegenstand, wie zum Beispiel eine elektronische Vorrichtung, die umfasst: ein Gehäusesubstrat einer integrierten Schaltung (IC), die eine Gehäusezwischenverbindung und eine erste Substratoberfläche beinhaltet; eine Prozessor-IC, die an der ersten Substratoberfläche angebracht ist und mit der Gehäusezwischenverbindung elektrisch verbunden ist; ein Array von Flüssigmetallwannen, das mehrere Flüssigmetallwannen, eine erste Arrayoberfläche, die an der ersten Oberfläche des IC-Gehäusesubstrats angebracht ist, und eine zweite Arrayoberfläche beinhaltet; und eine Begleitkomponente für die Prozessor-IC, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist.
  • Bei dem Beispiel 2 beinhaltet der Gegenstand von Beispiel 1 optional Flüssigmetallwannen des Arrays von Flüssigmetallwannen, die an leitfähigen Säulen auf der ersten Substratoberfläche und an leitfähigen Säulen der Begleitkomponente angebracht sind.
  • Bei dem Beispiel 3 beinhaltet der Gegenstand von einem oder beiden der Beispiele 1 und 2 optional ein Array von Flüssigmetallwannen, das Kontaktpads aus Festmetall auf der ersten Arrayoberfläche, die unter Verwendung von Lötkontakthügeln an der ersten Oberfläche des IC-Gehäusesubstrats angebracht sind, und Flüssigmetallwannentöpfe des Arrays von Flüssigmetallwannen beinhaltet, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen an leitfähigen Säulen der Begleitkomponente angebracht sind.
  • Bei dem Beispiel 4 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 3 optional, dass die Gehäusezwischenverbindung des IC-Gehäusesubstrats einen Die-zu-Die-Brückenverbinder beinhaltet.
  • Bei dem Beispiel 5 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 4 optional, dass die Begleitkomponente eine Speicher-IC beinhaltet.
  • Bei dem Beispiel 6 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 5 optional, dass die Begleitkomponente ein feldprogrammierbares Gate-Array (FPGA) beinhaltet.
  • Bei dem Beispiel 7 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 6 optional, dass die Begleitkomponente eine Spannungsregler-IC beinhaltet.
  • Bei dem Beispiel 8 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 7 optional, dass die Begleitkomponente mindestens eine Schaltungskomponente einer Spannungsreglerschaltung beinhaltet.
  • Bei dem Beispiel 9 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1-8 optional, dass die Begleitkomponente eine erste diskrete Schaltungskomponente beinhaltet und dass die elektronische Vorrichtung ein weiteres Array von Flüssigmetallwannen, das an der ersten Substratoberfläche des IC-Gehäusesubstrats angebracht ist, und eine zweite diskrete Schaltungskomponente beinhaltet, die an dem weiteren Array von Flüssigmetallwannen angebracht ist.
  • Bei dem Beispiel 10 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 1 bis 9 optional, dass die Begleitkomponente Schaltungsgehäuse beinhaltet, das einen Hochgeschwindigkeits-Eingabe-Ausgabe-Verbinder (HSIO-Verbinder) beinhaltet.
  • Bei dem Beispiel 11 beinhaltet der Gegenstand von Beispiel 10 optional, dass eine erste Oberfläche des Schaltungsgehäuses an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist und dass sich der HSIO-Verbinder auf einer zweiten Oberfläche des Schaltungsgehäuses gegenüber der ersten Oberfläche des Schaltungsgehäuses befindet.
  • Beispiel 12 beinhaltet einen Gegenstand (wie zum Beispiel ein Verfahren zum Bilden einer elektronischen Vorrichtung) oder kann optional mit einem oder einer beliebigen Kombination der Beispiele 1 bis 11 kombiniert werden, um einen derartigen Gegenstand zu beinhalten, der umfasst: Platzieren einer integrierten Prozessorschaltung (IC) auf einer ersten Substratoberfläche eines IC-Gehäusesubstrats, wobei das IC-Gehäusesubstrat eine Gehäusezwischenverbindung und die Prozessor-IC beinhaltet, die mit der Gehäusezwischenverbindung elektrisch verbunden sind; Anbringen einer ersten Arrayoberfläche eines Arrays von Flüssigmetallwannen an der ersten Substratoberfläche des IC-Gehäusesubstrats; und Anbringen einer Begleitkomponente der Prozessor-IC an einer zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen.
  • Bei dem Beispiel 13 beinhaltet der Gegenstand von Beispiel 12 optional ein Anordnen leitfähiger Säulen auf der ersten Substratoberfläche des IC-Gehäusesubstrats, wobei die leitfähigen Säulen mit der Gehäusezwischenverbindung elektrisch verbunden werden, und ein Anbringen von Flüssigmetallwannen der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen an den leitfähigen Säulen auf der ersten Substratoberfläche des IC-Gehäusesubstrats.
  • Bei dem Beispiel 14 beinhaltet der Gegenstand von einem oder beiden der Beispiele 12 und 13 optional: Anordnen von Kontaktpads auf der ersten Substratoberfläche des IC-Gehäusesubstrats, wobei die Kontaktpads mit der Gehäusezwischenverbindung elektrisch verbunden sind; Anbringen von Kontaktpads aus Festmetall auf der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen unter Verwendung von Lötkontakthügeln an den Kontaktpads auf der ersten Substratoberfläche des IC-Gehäusesubstrats; und Anbringen der Begleitkomponente an Flüssigmetallwannen des Arrays von Flüssigmetallwannen.
  • Bei dem Beispiel 15 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 12 bis 14 optional ein Bilden des IC-Gehäusesubstrats, damit es einen Die-zu-Die-Brückenverbinder in der Gehäusezwischenverbindung beinhaltet.
  • Bei dem Beispiel 16 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 12 bis 15 optional ein Anbringen einer Begleitkomponente, die mindestens einen eines Speichers oder eines feldprogrammierbaren Gate-Arrays (FPGA) beinhaltet.
  • Bei dem Beispiel 17 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 12 bis 16 optional ein Anbringen einer Begleitkomponente, die eine Spannungsreglerschaltung beinhaltet.
  • Bei dem Beispiel 18 beinhaltet der Gegenstand eines oder einer beliebigen Kombination der Beispiele 12 bis 17 optional ein Anbringen eines Schaltungsgehäuses, das einen Hochgeschwindigkeits-Eingabe-Ausgabe-Verbinder (HSIO-Verbinder) beinhaltet.
  • Beispiel 19 beinhaltet einen Gegenstand (wie zum Beispiel eine elektronische Vorrichtung) oder kann optional mit einem oder einer beliebigen Kombination der Beispiele 1 bis 18 kombiniert sein, um einen derartigen Gegenstand zu beinhalten, der umfasst: ein Gehäusesubstrat einer integrierten Schaltung (IC), das eine Gehäusezwischenverbindung, eine erste Substratoberfläche und eine zweite Substratoberfläche beinhaltet; eine Prozessor-IC, die an der ersten Substratoberfläche angebracht ist und mit der Gehäusezwischenverbindung elektrisch verbunden ist; ein Array von Flüssigmetallwannen, das mehrere Flüssigmetallwannen, eine an der ersten Substratoberfläche angebrachte erste Arrayoberfläche und eine zweite Arrayoberfläche beinhaltet, die eine Deckversiegelung beinhaltet; eine gehäuste Begleitkomponente für die Prozessor-IC, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist; und einen Sockel eines Stiftgitterarrays, der an der zweiten Substratoberfläche angebracht ist.
  • Bei dem Beispiel 20 beinhaltet der Gegenstand von Beispiel 19 optional, dass die erste Arrayoberfläche des Arrays von Flüssigmetallwannen eine weitere Deckversiegelung beinhaltet. Diese nicht einschränkenden Beispiele können in beliebiger Kombination oder Permutation kombiniert werden.
  • In dieser gesamten Beschreibung können mehrere Instanzen Komponenten, Vorgänge oder Strukturen implementieren, die als eine einzelne Instanz beschrieben worden sind. Obwohl einzelne Operationen eines oder mehrerer Verfahren als getrennte Vorgänge veranschaulicht und beschrieben werden, können eine oder mehrere einzelne Operationen gleichzeitig durchgeführt werden und es ist durch nichts erforderlich, dass die Operationen in der veranschaulichten Reihenfolge durchgeführt werden. Strukturen und Funktionalitäten, die in beispielhaften Konfigurationen als getrennte Komponenten dargestellt sind, können als eine kombinierte Struktur oder Komponente implementiert werden. Auf ähnliche Weise können Strukturen und Funktionalitäten, die als eine einzelne Komponente dargestellt sind, als getrennte Komponenten implementiert werden. Diese und andere Variationen, Modifikationen, Ergänzungen und Verbesserungen fallen in den Schutzumfang des vorliegenden Gegenstands der Erfindung.
  • Obwohl eine Übersicht des erfinderischen Gegenstands unter Bezugnahme auf spezielle beispielhafte Ausführungsformen beschrieben wurde, können verschiedene Modifikationen und Änderungen an diesen Ausführungsformen vorgenommen werden, ohne von dem breiter gefassten Schutzumfang der vorliegenden Offenbarung abzuweichen. Auf diese Ausführungsformen des erfinderischen Gegenstands kann hier, einzeln oder gemeinsam, durch den Ausdruck „Erfindung“ lediglich der Einfachheit halber und ohne die Absicht Bezug genommen werden, den Schutzumfang dieser Anmeldung auf irgendeine einzige Offenbarung oder irgendein einziges erfinderisches Konzept zu beschränken, falls tatsächlich mehr als eine(s) offenbart wird.
  • Die hier veranschaulichten Ausführungsformen sind hinreichend detailliert beschrieben, um einen Fachmann zu befähigen, die offenbarten Lehren in die Praxis umzusetzen. Andere Ausführungsformen können verwendet und aus diesen abgeleitet werden, sodass strukturelle und logische Substitutionen und Änderungen vorgenommen werden können, ohne von dem Schutzumfang dieser Offenbarung abzuweichen. Die ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang von verschiedenen Ausführungsformen wird nur durch die angehängten Ansprüche, zusammen mit der gesamten Reichweite von Äquivalenzen definiert, zu denen diese Ansprüche berechtigen.
  • So wie der Ausdruck „oder“ hier verwendet wird, kann er entweder in einem einschließenden oder in einem ausschließenden Sinn ausgelegt werden. Zudem können mehrere Instanzen für hier beschriebene Ressourcen, Operationen oder Strukturen als eine einzige Instanz bereitgestellt werden. Außerdem sind Grenzen zwischen verschiedenen Ressourcen, Operationen, Modulen, Engines und Datenspeichern gewissermaßen willkürlich und bestimmte Operationen werden in einem Kontext von speziellen veranschaulichenden Konfigurationen veranschaulicht. Andere Zuordnungen von Funktionalitäten sind vorgesehen und können in einen Schutzumfang von verschiedenen Ausführungsformen der vorliegenden Offenbarung fallen. Im Allgemeinen können Strukturen und Funktionalitäten, die in den beispielhaften Konfigurationen als getrennte Ressourcen präsentiert werden, als eine kombinierte Struktur oder Ressource implementiert werden. Auf ähnliche Weise können Strukturen und Funktionalitäten, die als eine einzige Ressource präsentiert werden, als getrennte Ressourcen implementiert werden. Diese und andere Variationen, Modifikationen, Ergänzungen und Verbesserungen fallen in einen Schutzumfang von Ausführungsformen der vorliegenden Offenbarung, wie er durch die angehängten Ansprüche repräsentiert wird. Die Beschreibung und Zeichnungen sind entsprechend als veranschaulichend und nicht in einem beschränkenden Sinne zu betrachten.
  • Die vorangehende Beschreibung wurde zu Erklärungszwecken unter Bezugnahme auf spezifische beispielhafte Ausführungsformen beschrieben. Jedoch sind die obigen veranschaulichenden Erörterungen nicht so zu verstehen, dass sie erschöpfend sind oder dass sie die möglichen beispielhaften Ausführungsformen genau auf die offenbarten Ausformungen beschränken. Viele Modifikationen und Variationen sind in Anbetracht der vorstehenden Lehren möglich. Die beispielhaften Ausführungsformen wurden gewählt und beschrieben, um die eingebrachten Prinzipien und ihre praktischen Anwendungen am besten zu erläutern, um dadurch einem anderen Fachmann zu ermöglichen, die verschiedenen beispielhafte Ausführungsformen mit verschiedenen Modifikationen so zu verwenden, wie sie für die spezifische in Erwägung gezogene Verwendung am besten geeignet sind.
  • Es versteht sich, dass, obwohl die Ausdrücke „erster“, „zweiter“ und so weiter hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Ausdrücke beschränkt werden. Diese Ausdrücke werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erster Kontakt als ein zweiter Kontakt bezeichnet werden und es könnte gleichermaßen ein zweiter Kontakt als ein erster Kontakt bezeichnet werden, ohne vom Schutzumfang der vorliegenden beispielhaften Ausführungsformen abzuweichen. Der erste Kontakt und der zweite Kontakt sind beide Kontakte, aber sie sind nicht derselbe Kontakt.
  • Die hier in der Beschreibung der beispielhaften Ausführungsformen verwendete Terminologie dient nur dem Zweck eines Beschreibens von speziellen beispielhaften Ausführungsformen und ist nicht als beschränkend zu verstehen. So wie die Singularformen „ein“, „eine“ und „der/die/das“ in der Beschreibung der beispielhaften Ausführungsformen und in den angehängten Beispielen verwendet werden, sind sie so zu verstehen, dass sie auch die Pluralformen einschließen, es sei denn, dass der Kontext eindeutig etwas anderes anzeigt. Es versteht sich auch, dass sich der Ausdruck „und/oder“, so wie er hier verwendet wird, auf einige und alle möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt. Es versteht sich ferner, dass die Ausdrücke „umfasst“ und/oder „umfassend“, wenn sie in dieser Patentschrift verwendet werden, das Vorhandensein von angeführten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon ausschließen.

Claims (20)

  1. Elektronische Vorrichtung, umfassend: ein Gehäusesubstrat einer integrierten Schaltung (IC), das eine Gehäusezwischenverbindung und eine erste Substratoberfläche beinhaltet; eine Prozessor-IC, die an der ersten Substratoberfläche angebracht ist und mit der Gehäusezwischenverbindung elektrisch verbunden ist; ein Array von Flüssigmetallwannen, das mehrere Flüssigmetallwannen, eine erste Arrayoberfläche, die an der ersten Oberfläche des IC-Gehäusesubstrats angebracht ist, und eine zweite Arrayoberfläche beinhaltet; und eine Begleitkomponente für die Prozessor-IC, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei die Flüssigmetallwannen des Arrays von Flüssigmetallwannen an leitfähigen Säulen auf der ersten Substratoberfläche und an leitfähigen Säulen der Begleitkomponente angebracht sind.
  3. Elektronische Vorrichtung nach Anspruch 1 oder Anspruch 2: wobei das Array von Flüssigmetallwannen Kontaktpads aus Festmetall auf der ersten Arrayoberfläche beinhaltet, die unter Verwendung von Lötkontakthügeln an der ersten Oberfläche des IC-Gehäusesubstrats angebracht sind; und wobei die Flüssigmetallwannen des Arrays von Flüssigmetallwannen an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen an leitfähigen Säulen der Begleitkomponente angebracht sind.
  4. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3, wobei die Gehäusezwischenverbindung des IC-Gehäusesubstrats einen Die-zu-Die-Brückenverbinder beinhaltet.
  5. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die Begleitkomponente eine Speicher-IC beinhaltet.
  6. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die Begleitkomponente ein feldprogrammierbares Gate-Array (FPGA) beinhaltet.
  7. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die Begleitkomponente eine Spannungsregler-IC beinhaltet.
  8. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die Begleitkomponente mindestens eine Schaltungskomponente einer Spannungsreglerschaltung beinhaltet.
  9. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 8, wobei die Begleitkomponente eine erste diskrete Schaltungskomponente beinhaltet; und wobei die elektronische Vorrichtung ein weiteres Array von Flüssigmetallwannen, das an der ersten Substratoberfläche des IC-Gehäusesubstrats angebracht ist, und eine zweite diskrete Schaltungskomponente beinhaltet, die an dem weiteren Array von Flüssigmetallwannen angebracht ist.
  10. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 9, wobei die Begleitkomponente ein Schaltungsgehäuse beinhaltet, das einen Hochgeschwindigkeits-Eingabe-Ausgabe-Verbinder (HSIO-Verbinder) beinhaltet.
  11. Elektronische Vorrichtung nach Anspruch 10, wobei eine erste Oberfläche des Schaltungsgehäuses an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist und wobei sich der HSIO-Verbinder auf einer zweiten Oberfläche des Schaltungsgehäuses gegenüber der ersten Oberfläche des Schaltungsgehäuses befindet.
  12. Verfahren zum Bilden einer elektronischen Vorrichtung, wobei das Verfahren umfasst: Platzieren einer integrierten Prozessorschaltung (IC) auf einer ersten Substratoberfläche eines IC-Gehäusesubstrats, wobei das IC-Gehäusesubstrat eine Gehäusezwischenverbindung und die Prozessor-IC beinhaltet, die mit der Gehäusezwischenverbindung elektrisch verbunden ist; Anbringen einer ersten Arrayoberfläche eines Arrays von Flüssigmetallwannen an der ersten Substratoberfläche des IC-Gehäusesubstrats; und Anbringen einer Begleitkomponente der Prozessor-IC an einer zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen.
  13. Verfahren nach Anspruch 12, das beinhaltet: Anordnen von leitfähigen Säulen auf der ersten Substratoberfläche des IC-Gehäusesubstrats, wobei die leitfähigen Säulen mit der Gehäusezwischenverbindung elektrisch verbunden sind; und wobei das Anbringen der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen ein Anbringen von Flüssigmetallwannen der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen an den leitfähigen Säulen auf der ersten Substratoberfläche des IC-Gehäusesubstrats beinhaltet.
  14. Verfahren nach Anspruch 12 oder Anspruch 13, das beinhaltet: Anordnen von Kontaktpads auf der ersten Substratoberfläche des IC-Gehäusesubstrats, wobei die Kontaktpads mit der Gehäusezwischenverbindung elektrisch verbunden sind; wobei das Anbringen der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen ein Anbringen Kontaktpads aus Festmetall auf der ersten Arrayoberfläche des Arrays von Flüssigmetallwannen unter Verwendung von Lötkontakthügeln an den Kontaktpads auf der ersten Substratoberfläche des IC-Gehäusesubstrats beinhaltet; und wobei das Anbringen der Begleitkomponente ein Anbringen der Begleitkomponente an Flüssigmetallwannen des Arrays von Flüssigmetallwannen beinhaltet.
  15. Verfahren nach einem der Ansprüche 12 bis 14, das ein Bilden des IC-Gehäusesubstrats beinhaltet, sodass es einen Die-zu-Die-Brückenverbinder in der Gehäusezwischenverbindung beinhaltet.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Anbringen einer Begleitkomponente ein Anbringen einer Begleitkomponente beinhaltet, die mindestens einen eines Speichers oder eines feldprogrammierbaren Gate-Arrays (FPGA) beinhaltet.
  17. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Anbringen einer Begleitkomponente ein Anbringen einer Begleitkomponente beinhaltet, die eine Spannungsreglerschaltung beinhaltet.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei das Anbringen einer Begleitkomponente ein Anbringen eines Schaltungsgehäuses beinhaltet, das einen Hochgeschwindigkeits-Eingabe-Ausgabe-Verbinder (HSIO-Verbinder) beinhaltet.
  19. Elektronische Vorrichtung, umfassend: ein Gehäusesubstrat einer integrierten Schaltung (IC), das eine Gehäusezwischenverbindung, eine erste Substratoberfläche und eine zweite Substratoberfläche beinhaltet; eine Prozessor-IC, die an der ersten Substratoberfläche angebracht ist und mit der Gehäusezwischenverbindung elektrisch verbunden ist; ein Array von Flüssigmetallwannen, das mehrere Flüssigmetallwannen, eine erste Arrayoberfläche, die an der ersten Substratoberfläche angebracht ist, und eine zweite Arrayoberfläche beinhaltet, die eine Deckversiegelung beinhaltet; eine gehäuste Begleitkomponente für die Prozessor-IC, die an der zweiten Arrayoberfläche des Arrays von Flüssigmetallwannen angebracht ist; und einen Sockel eines Stiftgitterarrays, der an der zweiten Substratoberfläche angebracht ist.
  20. Elektronische Vorrichtung nach Anspruch 19, wobei die erste Arrayoberfläche des Arrays von Flüssigmetallwannen eine weitere Deckversiegelung beinhaltet.
DE102022128597.9A 2021-12-22 2022-10-27 Flüssigmetallzwischenverbindung für eine modulare gehäuseserverarchitektur Pending DE102022128597A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/559,365 US20230197621A1 (en) 2021-12-22 2021-12-22 Liquid metal interconnect for modular package server architecture
US17/559,365 2021-12-22

Publications (1)

Publication Number Publication Date
DE102022128597A1 true DE102022128597A1 (de) 2023-06-22

Family

ID=86606212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022128597.9A Pending DE102022128597A1 (de) 2021-12-22 2022-10-27 Flüssigmetallzwischenverbindung für eine modulare gehäuseserverarchitektur

Country Status (3)

Country Link
US (1) US20230197621A1 (de)
CN (1) CN116344503A (de)
DE (1) DE102022128597A1 (de)

Also Published As

Publication number Publication date
US20230197621A1 (en) 2023-06-22
CN116344503A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
US20200328182A1 (en) Embedded-bridge substrate connectors and methods of assembling same
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112012006033B4 (de) Befestigung einer mikroelektronischen Vorrichtung auf einem umgekehrten mikroelektronischen Paket
DE112016007062T5 (de) Halbleitergehäuse mit eingebettetem optischem Die
DE112013000405T5 (de) Film-Interposer für integrierte Schaltkreise
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112011102966B4 (de) In den Kühlkörper integrierte Stromversorgung und Stromverteilung für integrierte Schaltungen sowie 3-D-VLSI-Einheit, Datenverarbeitungssystem und Verfahren damit
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE112009004069T5 (de) Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE112011105977B4 (de) Raster-Interposer und Fügeverfahren
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE102016122134A1 (de) Kugelgitteranordnungs-Lötbefestigung
DE112012002370T5 (de) Mikroelektronisches Substrat für alternierende Package-Funktionalität
DE112011105967T5 (de) Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
DE102020002273A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon