DE102022108360A1 - Integriertes schaltungs-package und verfahren - Google Patents

Integriertes schaltungs-package und verfahren Download PDF

Info

Publication number
DE102022108360A1
DE102022108360A1 DE102022108360.8A DE102022108360A DE102022108360A1 DE 102022108360 A1 DE102022108360 A1 DE 102022108360A1 DE 102022108360 A DE102022108360 A DE 102022108360A DE 102022108360 A1 DE102022108360 A1 DE 102022108360A1
Authority
DE
Germany
Prior art keywords
die
thermal
vias
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102022108360.8A
Other languages
English (en)
Other versions
DE102022108360B4 (de
Inventor
Chen-Hua Yu
Jiun Yi Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022108360A1 publication Critical patent/DE102022108360A1/de
Application granted granted Critical
Publication of DE102022108360B4 publication Critical patent/DE102022108360B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Vorrichtungs-Package weist einen ersten Die, welcher an einer Grenzfläche direkt an einen zweiten Die gebondet ist, wobei die Grenzfläche eine Metall-an-Metall-Bindung aufweist, und ein Wärmeableitungselement über dem ersten Die auf. Das Wärmeableitungselement weist einen thermischen Sockel über dem ersten Die und rund um den zweiten Die, wobei der thermische Sockel aus einem Metall gebildet ist; und eine Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel; und ein Verkapselungsmaterial über dem ersten Die und rund um den zweiten Die, welches den thermischen Sockel und die Mehrzahl thermischer Durchkontaktierungen umgibt, auf.

Description

  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/267,323 , eingereicht am 31. Januar 2022, welche durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund laufender Verbesserungen der Integrationsdichte einer Vielzahl elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren, etc.) ein rasches Wachstum erfahren. Größtenteils entsprang diese Verbesserung der Integrationsdichte einer wiederholten Reduzierung der minimalen Merkmalsgröße, welche es ermöglicht, mehr Komponenten in eine bestimmte Fläche zu integrieren. Da die Nachfrage nach kleiner werdenden elektronischen Vorrichtungen zugenommen hat, hat sich ein Bedarf für kleinere und kreativere Technologien für das Packaging von Halbleiter-Dies entwickelt. Ein Beispiel derartiger Packaging-Systeme ist die Package-auf-Package-Technologie (PoP-Technologie). In einer PoP-Vorrichtung ist ein oberes Halbleiter-Package auf die Oberseite eines unteren Halbleiter-Package gestapelt, um einen hohen Grad an Integration und Komponentendichte bereitzustellen. Die PoP-Technologie ermöglicht in der Regel die Produktion von Halbleiterbauelementen mit verbesserten Funktionalitäten und kleinen Standflächen auf einer gedruckten Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale/Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale/Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1A, 1B, 2, 3, 4, 5A, 5B, 6, 7, 8A, 8B und 8C stellen Querschnittsansichten und Draufsichten der Fertigung eines Halbleiter-Packages im Einklang mit einigen Ausführungsformen dar.
    • Die 9A, 9B und 9C stellen Querschnittsansichten und Draufsichten eines Halbleiter-Packages im Einklang mit einigen Ausführungsformen dar.
    • Die 10, 11A und 11B stellen Querschnittsansichten der Fertigung eines Halbleiter-Packages im Einklang mit einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt zahlreiche verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale/Elemente der Erfindung bereit. Nachfolgend werden spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, welche keineswegs als Einschränkung zu betrachten sind. Zum Beispiel kann das Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Element in direktem Kontakt miteinander gebildet sind, kann jedoch ebenso Ausführungsformen umfassen, in welchen zusätzliche Elemente derart zwischen dem ersten Element und dem zweiten Element gebildet sein können, dass das erste Element und das zweite Element nicht in direktem Kontakt miteinander angeordnet sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „niedrig“, „oberhalb“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Im Einklang mit einigen Ausführungsformen können Halbleitervorrichtungen miteinander verbunden werden, um ein integriertes 3D-Chip-Package (3DIC-Package), wie zum Beispiel ein System auf integriertem Chip-Package (SoIC-Package), bereitzustellen. Die untere Halbleitervorrichtung kann sich seitlich über Ränder der oberen Halbleitervorrichtung hinaus erstrecken. In einigen Ausführungsformen kann Hitze durch Metallwärmeableitungsstrukturen, welche an einer Oberfläche der unteren Halbleitervorrichtung und angrenzend an die obere Halbleitervorrichtung angeordnet sind, abgeleitet werden. Die Metallwärmeableitungsstrukturen können durch zwei separate Lithografie- und Elektroplattierungsprozesse gebildet werden, welche einen thermischen Sockel und eine Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel bilden. Die Metallwärmeableitungsstrukturen können basierend auf der Package-Vorrichtung und/oder Wärmemanagementanforderungen der Vorrichtung an eine bestimmte Konfiguration angepasst werden. Vorteile können erzielt werden, indem eine Wärmeableitungsstruktur im Einklang mit verschiedenen Ausführungsformen bereitgestellt wird. Die Vorteile umfassen hohe Wärmeableitungseffizienz, gezieltes Management von Heißpunkten (Hot Spots) durch Überlappen von Wärmeableitungselementen mit Heißpunkten der Vorrichtung, einfache Integration in SoIC-Prozesse, hervorragende Ausrichtung auf Heißpunktbereiche mit den zwei Lithografieprozessen, einfache Fertigung und Anpassung an unterschiedliche Package-Konfigurationen (zum Beispiel unterschiedliche Formen und/oder Abmessungen von Package-Komponenten).
  • Die 1A bis 8C sind Querschnittsansichten von Zwischenschritten eines Prozesses zum Bilden eines Halbleiter-Packages 400 (siehe 8A - 8C) im Einklang mit einigen Ausführungsformen. Das Halbleiter-Package 400 weist eine Wärmeableitung auf, welche zum Beispiel eine Mehrzahl thermischer Durchkontaktierungen auf einem thermischen Sockel aufweist. Der thermische Sockel und die thermischen Durchkontaktierungen können jeweils metallisch sein, was eine relativ hohe Wärmeleitfähigkeit, zum Beispiel eine höhere Wärmeleitfähigkeit als jene von Silizium, bereitstellt. Auf diese Weise kann die Wärmeableitung im Package 400 verbessert werden.
  • Bezugnehmend auf 1A ist ein Halbleiter-Die 200 dargestellt. Der Halbleiter-Die 200 kann ein Halbleiter-Die mit blankem Chip (zum Beispiel ein ungepackter Halbleiter-Die) sein, welcher als Teil eines größeren Wafers gebildet wird. Zum Beispiel kann der Halbleiter-Die 200 ein Logik-Die (zum Beispiel ein Anwendungsprozessor (AP), eine zentrale Verarbeitungseinheit (CPU), ein Mikrocontroller, etc.), ein Speicher-Die (zum Beispiel ein dynamischer Direktzugriffsspeicher-Die (DRAM-Die), ein Hybridspeicherwürfel (HBC), ein statischer Direktzugriffsspeicher-Die (SRAM-Die), ein Speicher-Die mit breitem Eingang/Ausgang (wideIO-Speicher-Die), ein magnetoresistiver Direktzugriffsspeicher-Die (mRAM-Die), ein resistiver Direktzugriffsspeicher-Die (rRAM-Die), etc.), ein Energieverwaltungs-Die (zum Beispiel integrierte Stromverwaltungsschaltungs-Dies (PMIC-Dies)), ein Hochfrequenz-Die (HF-Die), ein Sensor-Die, ein mikroelektromechanischer System-Die (MEMS-Die), ein Signalverarbeitungs-Die (zum Beispiel ein digitaler Signalverarbeitungs-Die (DSP-Die)), ein Frontend-Die (zum Beispiel ein analoger Frontend-Die (AFE-Die)), ein biomedizinscher Die oder dergleichen sein.
  • Der Halbleiter-Die 200 kann im Einklang mit anwendbaren Fertigungsprozessen verarbeitet werden, um integrierte Schaltungen im Halbleiter-Die 200 zu bilden. Zum Beispiel kann der Halbleiter-Die 200 ein Halbleitersubstrat 202, wie zum Beispiel Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats), aufweisen. Das Halbleitersubstrat 202 kann weitere Halbleitermaterialien, wie zum Beispiel Germanium; einen Verbundhalbleiter enthaltend Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter enthaltend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon, enthalten. Andere Substrate, wie zum Beispiel mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden.
  • Aktive und/oder passive Vorrichtungen, wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerstände etc., können in und/oder auf dem Halbleitersubstrat 202 gebildet werden. Die Vorrichtungen können durch eine Interconnect-Struktur 206 miteinander verbunden sein, welche zum Beispiel Metallisierungsstrukturen 206A in einer oder mehreren dielektrischen Schichten 206B auf dem Halbleitersubstrat 202 aufweisen. Die Interconnect-Strukturen 206 verbinden die Vorrichtungen auf dem Substrat 202 elektrisch, um eine oder mehrere integrierte Schaltungen zu bilden. In verschiedenen Ausführungsformen weisen die Vorrichtungen Schaltungskomponenten 204 auf, welche während des Betriebs eine relativ große Menge an Hitze erzeugen. Bereiche des Dies, welche den Komponenten 204 entsprechen (diese zum Beispiel überlappen), können in einigen Ausführungsformen als thermische Heißpunkte bezeichnet werden. Die Komponenten 204 können spezifische Funktionen, wie zum Beispiel Serialisierer/Deserialisierer-Funktionalität (SerDes-Funktionalität), Eingabe/Ausgabe-Signalfunktionalität (I/O-Signalfunktionalität) oder dergleichen, aufweisen.
  • Der Halbleiter-Die 200 weist ferner Durchkontaktierungen 218 auf, welche in der Interconnect-Struktur 206 elektrisch mit den Metallisierungsstrukturen 206A verbunden sein können. Die Durchkontaktierungen 218 können ein leitfähiges Material (zum Beispiel Kupfer oder dergleichen) enthalten, und können sich von der Interconnect-Struktur 206 in das Substrat 202 hinein erstrecken. Eine oder mehrere isolierende Barriereschichten 220 können rund um mindestens Abschnitte der Durchkontaktierungen 218 in den Substraten 202 gebildet sein. Die isolierenden Barriereschichten 220 können zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten, und können dazu verwendet werden, die Durchkontaktierungen 218 physisch und elektrisch vom Substrat 202 zu isolieren. In nachfolgenden Verarbeitungsschritten kann das Substrat 202 verdünnt werden, um die Durchkontaktierungen 218 freizulegen (siehe 2). Nach dem Verdünnen stellen die Durchkontaktierungen 218 eine elektrische Verbindung von einer Rückseite des Substrats 202 zu einer Vorderseite des Substrats 202 bereit. In verschiedenen Ausführungsformen kann sich die Rückseite des Substrats 202 auf eine Seite des Substrats 202 beziehen, welche den Vorrichtungen und der Interconnect-Struktur 206 entgegengesetzt ist, während sich die Vorderseite des Substrats 202 auf eine Seite des Substrats 202 beziehen kann, auf welcher die Vorrichtungen und die Interconnect-Struktur 206 angeordnet sind.
  • Der Halbleiter-Die 200 weist ferner Kontakt-Pads 210 auf, welche es ermöglichen, Verbindungen zur Interconnect-Struktur 206 und den Vorrichtungen am Substrat 202 herzustellen. Die Kontakt-Pads 210 können Kupfer, Aluminium (zum Beispiel 28K-Aluminium) oder ein anderes leitfähiges Material enthalten. Ein Passivierungsfilm 212 ist auf der Interconnect-Struktur 206 angeordnet, und die Kontakt-Pads 210 sind an einer oberen Fläche des Passivierungsfilms 212 freigelegt. Der Passivierungsfilm 212 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder dergleichen enthalten. In einigen Ausführungsformen können sich die Kontakt-Pads 210 über eine obere Oberfläche des Passivierungsfilms 212 erstrecken.
  • Der Halbleiter-Die 200 kann als Teil eines größeren Wafers gebildet sein (zum Beispiel verbunden mit einem anderen Halbleiter-Die 200). In einigen Ausführungsformen können die Halbleiter-Dies 200 nach dem Packaging voneinander vereinzelt werden. Zum Beispiel kann der Halbleiter-Die 200 gepackt werden, während er noch als Teil eines Wafers verbunden ist. In anderen Ausführungsform kann der Halbleiter-Die 200 gepackt werden, nachdem er von anderen Komponenten des Wafers vereinzelt worden ist. In einigen Ausführungsformen kann ein Chipsonden-Test (CP-Test) auf jeden der Halbleiter-Dies 200 (zum Beispiel durch die Kontakt-Pads 210) angewendet werden. Der CP-Test prüft die elektrische Funktionalität des Halbleiter-Dies 200, und Dies, welche die CP-Tests bestehen, werden als „zweifelsfrei funktionierende Dies“ (KGDs) bezeichnet. Halbleiter-Dies 200, welche die CP-Tests nicht bestehen, werden ausgesondert oder repariert. Auf diese Weise werden KGDs zum Packaging bereitgestellt, was den Ausschuss und die Ausgaben für das Packaging eines fehlerhaften Dies verringert.
  • Nach den CP-Tests wird eine dielektrische Schicht 214 über den Kontakt-Pads 210 und der Interconnect-Struktur 206 jedes de KGD gebildet. Die dielektrische Schicht 214 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder dergleichen enthalten. Die dielektrische Schicht 214 kann die Kontakt-Pads 210 während nachfolgenden Packaging-Prozessen schützen. In einigen Ausführungsformen kann eine zusätzliche Verbindung zwischen den Kontakt-Pads 210 durch Metallisierungsstrukturen 216 bereitgestellt sein, welche in der dielektrischen Schicht 214 angeordnet sind.
  • In 1B ist ein zweiter Halbleiter-Die 300, welcher anschließend an den Halbleiter-Die 200 gebondet wird, dargestellt. Die Materialien und Bildungsprozesse der Elemente im Halbleiter-Die 300 finden Sie durch Bezugnahme auf dieselben Elemente im Halbleiter-Die 200, wobei dieselben Elemente im Halbleiter-Die 200 mit der Zahl „2“ beginnen, wobei diese Elemente den Elementen im Halbleiter-Die 300 entsprechen und dort Bezugsziffern beginnend mit der Zahl „3“ aufweisen. Zum Beispiel kann der Halbleiter-Die 300 ein Halbleitersubstrat 302 aufweisen, welches darauf gebildete Vorrichtungen (zum Beispiel Transistoren, Kondensatoren, Dioden, Widerstände oder dergleichen) und eine Interconnect-Struktur 306 aufweist. Die Interconnect-Struktur 306 weist Metallisierungsstrukturen 306A in einer oder mehreren dielektrischen Schichten 306B auf, und die Metallisierungsstrukturen 306A verbinden die Vorrichtungen am Substrat 300 elektrisch zu Funktionsschaltungen. Die Interconnect-Struktur 306 weist ferner eine Passivierungsschicht 312 und Kontakt-Pads 310 auf, welche elektrisch mit den Metallisierungsstrukturen 306A verbunden sind. Eine dielektrische Schicht 314 kann über den Kontakt-Pads 310 und der Passivierungsschicht 312 angeordnet sein. Metallisierungsstrukturen 316 können eine Verbindung zwischen den Bondpads 310 innerhalb der dielektrischen Schicht 314 bereitstellen. Der Halbleiter-Die 300 kann ferner Verbindungsstrukturen 322 (welche zum Beispiel Bondpads 322A und Bondpad-Durchkontaktierungen 322B aufweisen) in der dielektrischen Schicht 314 aufweisen. Die Bondpads 322A sind durch die Bondpad-Durchkontaktierungen 322B elektrisch mit den Kontakt-Pads 310 verbunden, und die Kontakt-Pads 310 können die Verbindungsstrukturen 322 elektrisch mit den Schaltungen des Halbleiter-Dies 300 verbinden. Die Bondpads 322A und die Bondpad-Durchkontaktierungen 322B können zum Beispiel durch einen Damaszenerprozess gebildet werden, und ein Planarisierungsprozess kann ausgeführt werden, um obere Flächen der Verbindungsstrukturen 322 mit der dielektrischen Schicht 314 auf eine Ebene zu bringen. In einigen Ausführungsformen kann der Halbleiter-Die 300 keinerlei Durchkontaktierungen aufweisen, welche sich in das Substrat 302 hinein erstrecken. In einer spezifischen Ausführungsform ist der Halbleiter-Die 300 ein Speicher-Die, aber andere Arten von Dies können ebenso verwendet werden.
  • In einigen Ausführungsformen kann der Halbleiter-Die 300 zunächst auch als Teil eines größeren Wafers gebildet werden, welcher eine Mehrzahl von Halbleiter-Dies 300 aufweist. Nach der Bildung kann ein Vereinzelungsprozess angewendet werden, um den Halbleiter-Die 300 von anderen Dies im Wafer zu trennen. Dann kann der Halbleiter-Die 300 in nachfolgenden Prozessschritten (siehe 3) an den Halbleiter-Die 200 gebondet werden. In einigen Ausführungsformen wird der Halbleiter-Die 300 in einem Chip-auf-Wafer-Packaging-Prozess (CoW-Packaging-Prozess) an einen Wafer gebondet, während der Halbleiter-Die 200 nach wie vor am Wafer angebracht ist. In anderen Ausführungsformen können andere Packaging-Prozesses verwendet werden.
  • In 2 kann ein Verdünnungsprozess am Halbleiter-Die 200 angewendet werden, um die Durchkontaktierungen 218 freizulegen. Die Verdünnung entfernt Abschnitte des Substrats 202 über den Durchkontaktierungen 218. In einigen Ausführungsformen kann das Verdünnen ferner seitliche Abschnitte einer Barriereschicht (zum Beispiel der Barriereschicht 208, siehe 1A) an den Durchkontaktierungen 218 entfernen, um die Durchkontaktierungen 218 freizulegen. Der Verdünnungsprozess kann das Ausführen eines chemisch-mechanischen Polierens (CMP), eines Schleifens, einer Rückätzung (zum Beispiel einer Nassätzung), Kombinationen davon oder dergleichen umfassen. In den dargestellten Ausführungsformen führt der Verdünnungsprozess dazu, dass eine Rückseite des Substrats 302 mit einer seitlichen Fläche der Durchkontaktierungen 218 auf einer Ebene angeordnet ist. In einigen Ausführungsformen kann der Verdünnungsprozess das Substrat 202 derart vertiefen, dass sich die Durchkontaktierungen 218 über eine Rückfläche des Substrats 202 hinaus erstrecken. Dies kann zum Beispiel durch einen selektiven Ätzprozess erreicht werden, welcher das Substrat 202 gezielt ätzt, ohne die Durchkontaktierungen 218 nennenswert zu ätzen. In einigen Ausführungsformen kann der Halbleiter-Die 200 während des Verdünnungsprozesses für verstärkte mechanische Unterstützung an einem temporären Trägersubstrat (nicht eigens dargestellt) angebracht sein.
  • Wie ferner durch 2 dargestellt, wird eine dielektrische Schicht 224 über dem Substrat 202 aufgebracht. Die dielektrische Schicht 224 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten, und die dielektrische Schicht 224 kann unter Verwendung eines geeigneten Abscheidungsprozesses, wie zum Beispiel chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder dergleichen, aufgebracht werden. Das Material der dielektrischen Schicht 224 kann derart ausgewählt werden, dass es für eine direkte Schmelzbondung an die dielektrische Schicht 314 in nachfolgenden Prozessschritten (siehe zum Beispiel 3) geeignet ist. Bondpads 222 können gebildet und in der dielektrischen Schicht 224 angeordnet werden. Die Bondpads 222 können entweder gebildet werden, bevor die dielektrische Schicht 224 aufgebracht wird, oder danach. Die Bondpads 222 können Kupfer oder dergleichen enthalten, und können zum Beispiel durch einen Plattierungsprozess, einen Damaszenerprozess oder dergleichen gebildet werden. Die Bondpads 222 können durch die Durchkontaktierungen 218 elektrisch mit den Vorrichtungen/Schaltungen (zum Beispiel den Komponenten 204) des Halbleiter-Dies 200 verbunden werden.
  • Alternativ dazu können die Bondpads 226 in Ausführungsformen, in welchen die Durchkontaktierungen 218 von der Rückseite des Substrats 202 vorstehen, weggelassen werden, und die dielektrische Schicht 224 kann derart gebildet werden, dass sie die vorstehenden Abschnitte der Durchkontaktierungen 218 umgibt. In solchen Ausführungsformen kann die dielektrische Schicht 224 derart aufgebracht werden, dass sie zunächst die Durchkontaktierungen 218 bedeckt, und danach kann ein Planarisierungsschritt vorgenommen werden, um Oberflächen der Durchkontaktierungen 218 und der dielektrischen Schicht 224 im Wesentlichen auf eine Ebene zu bringen.
  • In 3 ist der Halbleiter-Die 300 zum Beispiel in einer Hybridbondungs-Konfiguration zum Bilden eines Packages 400 an den Halbleiter-Die 200 gebondet. Der Halbleiter-Die 300 ist derart mit der Vorderseite nach unten angeordnet, dass eine Vorderseite des Halbleiter-Dies 300 dem Halbleiter-Die 200 zugewandt ist, und eine Rückseite des Halbleiter-Dies 300 vom Halbleiter-Die 200 abgewandt ist. Der Halbleiter-Die 300 ist an den Rückseiten des Halbleiter-Dies 200 und der Bondpads 222 in der dielektrischen Schicht 224 an die dielektrische Schicht 224 gebondet. Zum Beispiel kann die dielektrische Schicht 314 des Halbleiter-Dies 300 direkt an die dielektrische Schicht 224 des Halbleiter-Dies 200 gebondet sein, und Bondpads 322A des Halbleiter-Dies 300 können direkt an die Bondpads 222 des Halbleiter-Dies 200 gebondet sein. In einer Ausführungsform kann die Bindung zwischen der dielektrischen Schicht 314 und der dielektrischen Schicht 224 eine Oxid-an-Oxid-Bindung oder dergleichen sein. Der Hybridbondungsprozess bondet ferner die Bondpads 322A des Halbleiter-Dies 300 durch direkte Metall-an-Metall-Bondung direkt an die Bondpads 222 des Halbleiter-Dies 200. Somit kann eine elektrische Verbindung zwischen dem Halbleiter-Die 200 und dem Halbleiter-Die 300 durch die physische Verbindung der Bondpads 322A mit den Bondpads 222 bereitgestellt werden. In alternativen Ausführungsformen, in welchen die Bondpads 222 weggelassen werden, können die Bondpads 322A durch direkte Metall-an-Metall-Bondung an die Durchkontaktierungen 218 gebondet werden.
  • Als ein Beispiel beginnt der Hybridbondungsprozess mit dem Ausrichten des Halbleiter-Dies 200 auf den Halbleiter-Die 300, zum Beispiel durch Anwenden einer Oberflächenbehandlung an einer oder mehreren der dielektrischen Schicht 224 oder der dielektrischen Schicht 314. Die Oberflächenbehandlung kann eine Plasmabehandlung umfassen. Die Plasmabehandlung kann in einer Vakuumumgebung durchgeführt werden. Nach der Plasmabehandlung kann die Oberflächenbehandlung ferner einen Reinigungsprozess (zum Beispiel eine Spülung mit entionisiertem Wasser oder dergleichen) umfassen, welcher an einer oder mehreren der dielektrischen Schicht 224 oder der dielektrischen Schicht 314 angewendet wird. Der Hybridbondungsprozess kann dann fortgesetzt werden, indem das Bondpad 322A auf die Bondpads 222 (oder die Durchkontaktierungen 218) ausgerichtet wird. Wenn die Halbleiter-Dies 200 und 300 aufeinander ausgerichtet sind, kann das Bondpad 322A die entsprechenden Durchkontaktierungen 218 überlappen. Als nächstes umfasst die Hybridbondung einen Vor-Bondungs-Schritt, während welchem der Halbleiter-Die 200 mit einem entsprechenden Halbleiter-Die 300 in Kontakt gebracht wird. Die Vor-Bondung kann bei Raumtemperatur (zum Beispiel zwischen ungefähr 21° C und ungefähr 25° C) durchgeführt werden. Der Hybridbondungsprozess setzt sich mit dem Durchführen eines Temperns fort, zum Beispiel bei einer Temperatur von zwischen ungefähr 150° C und ungefähr 400° C für eine Dauer von zwischen ungefähr 0,5 Stunden und ungefähr 3 Stunden, sodass das Metall im Bondpad 322A (zum Beispiel Kupfer) und das Metall der Bondpads 222 (zum Beispiel Kupfer) ineinander diffundieren und somit die direkte Metall-an-Metall-Bondung gebildet wird. Obwohl nur ein einziger Halbleiter-Die 300 gebondet an den Halbleiter-Die 200 dargestellt ist, können andere Ausführungsformen mehrere Halbleiter-Dies 300 gebondet an den Halbleiter-Die 200 aufweisen. In solchen Ausführungsformen können die mehreren Halbleiter-Dies 300 in einer gestapelten Konfiguration (zum Beispiel aufweisend mehrere gestapelte, gebondete Dies 300) und/oder einer nebeneinanderliegenden Konfiguration angeordnet sein.
  • Der Halbleiter-Die 300 kann eine kleinere Oberfläche aufweisen als der Halbleiter-Die 200. Der Halbleiter-Die 200 erstreckt sich seitlich über den Halbleiter-Die 300 hinaus, und Abschnitte der dielektrischen Schicht 224 liegen nach der Bondung der Halbleiter-Dies 200 und 300 frei. Dadurch, dass ein Abschnitt der dielektrischen Schicht 224 freigelegt bleibt, können Wärmeableitungselemente (zum Beispiel der thermische Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406, siehe 8A bis 8C) zur dielektrischen Schicht 224 derart gebildet werden, dass sie sich mit den Heißpunkten des Dies 200 (zum Beispiel den Komponenten 204) überlappen.
  • Ein Beispiel für das Bilden von Wärmeableitungselementen ist nachfolgend beschrieben. Beginnend bei 4 kann eine Impfschicht 402 auf freiliegenden Flächen der dielektrischen Schicht 224, Seitenwänden des Halbleiter-Dies 300 und einer Rückseite des Halbleiter-Dies 300 aufgebracht werden. In einigen Ausführungsformen ist die Impfschicht 402 eine Metallschicht, welche eine einzelne Schicht oder eine zusammengesetzte Schicht, welche eine Mehrzahl aus unterschiedlichen Materialien gebildeter Unterschichten aufweist, sein kann. In einigen Ausführungsformen weist die Impfschicht 402 eine leitfähige Trägerschicht und eine Kupferschicht über der Trägerschicht auf. Die leitfähige Trägerschicht kann Titan, Titanmononitrid, Tantal, Tantalmononitrid oder dergleichen enthalten. Die Impfschicht 402 kann zum Beispiel unter Verwendung von CVD, PVD oder dergleichen gebildet werden.
  • In den 5A und 5B wird ein thermischer Metallsockel 404 auf der Impfschicht 402 unter Verwendung eines ersten Lithografie- und Plattierungsprozesses gebildet. Insbesondere wird zum Bilden des thermischen Metallsockels 404 ein Fotolack (nicht gezeigt) auf der Impfschicht 402 gebildet und strukturiert. Der Fotolack kann durch Rotationsbeschichtung/Aufschleudern oder dergleichen gebildet werden, und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht dem thermischen Metallsockel 404. Das Strukturieren bildet eine oder mehrere Öffnungen durch den Fotolack, um die Impfschicht 402 freizulegen. Der thermische Metallsockel 404 wird in den Öffnungen des Fotolacks und an den freiliegenden Abschnitten der Impfschicht 402 gebildet. Der thermische Metallsockel 404 kann durch Plattieren, wie zum Beispiel Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden. Der thermische Metallsockel 404 kann aus einem Metall, wie zum Beispiel Kupfer, Titan, Wolfram, Aluminium oder dergleichen, gebildet sein. Durch das Bilden des thermischen Metallsockels 404 aus Metall kann die Wärmeableitung im Package 400 aufgrund der relativ hohen Wärmeleitfähigkeit von Metall verbessert werden. In einigen Ausführungsformen kann der thermische Metallsockel 404 eine Mindestwärmeleitfähigkeit von 400 W/mK aufweisen, um eine ausreichende Wärmeableitung in Packages der Ausführungsform bereitzustellen. Dann wird der Fotolack durch einen annehmbaren Veraschungs- oder Abstreifprozess, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt. Der thermische Metallsockel 404 kann von irgendwelchen Vorrichtungen im Halbleiter-Die 300 und/oder im Halbleiter-Die 200 elektrisch isoliert sein.
  • Der thermische Metallsockel 404 kann den Halbleiter-Die 300 in einer Draufsicht (siehe 5B, welche die Position des Halbleiter-Dies 200 mit gestrichelten Linien darstellt) durchgehend und vollständig umschließen. Ferner kann der thermische Sockel Heißpunkte des Halbleiter-Dies 200 (zum Beispiel die Komponenten 204) überlappen, um die Wärmeableitung weg vom Halbleiter-Die 300 zu erleichtern. Andere Konfigurationen des thermischen Metallsockels 404 sind ebenfalls möglich. In einigen Ausführungsformen kann der thermische Metallsockel 404 eine Höhe H1 aufweisen, welche in einem Bereich von ungefähr 5 µm bis ungefähr 180 µm liegt. Ferner kann der thermische Metallsockel 404 vom Halbleiter-Die 300 seitlich um einen Abstand D1 beabstandet sein, und kann auch von einer Begrenzung des Halbleiter-Dies 200 seitlich um einen Abstand D2 beabstandet sein. Die Abstände D1 und D2 können jeweils in einem Bereich von 10 µm bis ungefähr 200 µm liegen, und der Abstand D1 kann gleich dem Abstand D2 sein oder sich von diesem unterscheiden. Andere Abmessungen/Abstände des thermischen Metallsockels 404 in anderen Ausführungsformen sind ebenfalls möglich.
  • In 6 setzt sich das Bilden des Wärmeableitungselements im Package 400 mit dem Bilden thermischer Metalldurchkontaktierungen 406 auf dem thermischen Metallsockel 404 unter Verwendung eines zweiten Lithografie- und Plattierungsprozesses fort. Zum Bilden der thermischen Metalldurchkontaktierungen 406 wird ein Fotolack (nicht gezeigt) auf dem thermischen Metallsockel 404 gebildet und strukturiert. Der Fotolack kann durch Rotationsbeschichtung/Aufschleudern oder dergleichen gebildet werden, und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Fotolacks entspricht den thermischen Metalldurchkontaktierungen 406. Das Strukturieren bildet eine oder mehrere Öffnungen durch den Fotolack, um den thermischen Metallsockel 404 freizulegen. Die thermischen Metalldurchkontaktierungen 406 werden in den Öffnungen des Fotolacks und auf den freigelegten Abschnitten des thermischen Metallsockels 404 gebildet. Die thermischen Metalldurchkontaktierungen 406 können durch Plattieren, wie zum Beispiel Elektroplattieren oder stromloses Plattieren oder dergleichen, gebildet werden. Die thermischen Metalldurchkontaktierungen 406 können aus einem Metall, wie zum Beispiel Kupfer, Titan, Wolfram, Aluminium oder dergleichen, gebildet sein. Durch das Bilden der thermischen Metalldurchkontaktierungen 406 aus einem Metall kann die Wärmeableitung im Package 400 aufgrund der relativ hohen Wärmeleitfähigkeit von Metall verbessert werden. In einigen Ausführungsformen können die thermischen Metalldurchkontaktierungen 406 eine Mindestwärmeleitfähigkeit von 400 W/mK aufweisen, um eine ausreichende Wärmeableitung in Packages der Ausführungsform bereitzustellen. Die thermischen Metalldurchkontaktierungen 406 können eine selbe Materialzusammensetzung aufweisen wie der thermische Metallsockel 404, oder nicht. Jede der thermischen Metalldurchkontaktierungen 406 kann eine Querschnittsbreite W1 in einem Bereich von ungefähr 5 µm bis ungefähr 50 µm aufweisen. In anderen Ausführungsformen sind andere Abmessungen möglich. Dann wird der Fotolack durch einen annehmbaren Veraschungs- oder Abstreifprozess, zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt. Wie durch 6 dargestellt, muss keine separate Impfschicht über dem thermischen Metallsockel 404 aufgebracht werden, um die thermischen Metalldurchkontaktierungen 406 zu bilden. Das bedeutet, der Plattierungsprozess kann den thermischen Metallsockel 404 auf eine Art und Weise dazu benützen, die thermischen Metalldurchkontaktierungen 406 zu bilden, wozu keine Impfschicht erforderlich ist, was die Fertigungskosten verringert.
  • In 7 werden überschüssige Abschnitte der Impfschicht 402 entfernt. Insbesondere können Abschnitte der Impfschicht 402, welche vom thermischen Metallsockel 404 nicht abgedeckt sind, entfernt werden, wie zum Beispiel Abschnitte der Impfschicht 402 an einer Rückseite des Halbleiter-Dies 300, den Seitenwänden des Halbleiter-Dies 300 und nicht vom Sockel 404 bedeckten Abschnitten des Halbleiter-Dies 200. Die Impfschicht 402 kann durch einen oder mehrere beliebige(n) geeignete(n) Trocken- und/oder Nassätzprozess(e) entfernt werden. Infolgedessen ist ein Wärmeableitungselement aufweisend verbleibende Abschnitte der Impfschicht 402, den thermischen Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406 im Package 500 gebildet worden. Das Wärmeableitungselement kann von den Dies 200 und 300 elektrisch isoliert werden. Zum Beispiel kann die dielektrische Schicht 224 eine gesamte untere Fläche des Wärmeableitungselements bedecken.
  • In den 8A bis 8C wird ein Isoliermaterial 408 über dem Halbleiter-Die 200, rund um den Halbleiter-Die 300 und rund um den thermischen Metallsockel 404/die thermischen Metalldurchkontaktierungen 406 gebildet. In einigen Ausführungsformen ist das Isoliermaterial 408 eine Formmasse (zum Beispiel ein Epoxid, ein Harz, ein formbares Polymer oder dergleichen), welches zum Beispiel unter Verwendung einer Form (nicht gezeigt), welche einen Rahmen oder ein anderes Element zum Zurückhalten von Isoliermaterial 408 bei dessen Aufbringen aufweisen kann, gebildet oder geformt wird. Eine solche Form kann dazu verwendet werden, das Isoliermaterial 408 unter Druck rund um den Halbleiter-Die 300 in Form zu pressen, um das Isoliermaterial 408 in Öffnungen und Vertiefungen zu pressen und dadurch Lufttaschen oder dergleichen im Isoliermaterial 408 zu beseitigen.
  • In einigen Ausführungsformen ist das Isoliermaterial 408 ein Dielektrikum (zum Beispiel ein Oxid, Nitrid, Oxynitrid oder dergleichen) aufweisend einen Polymerwerkstoff (zum Beispiel Polyimid oder dergleichen), Aufschleuderglas (SOG) oder dergleichen, welches über dem Halbleiter-Die 200 aufgebracht wird. In solchen Ausführungsformen kann das Isoliermaterial 408 durch PVD, CVD oder einen anderen Prozess gebildet werden. Wie ebenfalls durch 8A dargestellt, kann das Isoliermaterial 408 zum Beispiel durch einen Schleif-, einen chemisch-mechanischen Polierprozess (CMP-Prozess) oder dergleichen planarisiert werden. Nach der Planarisierung sind obere Fläche des Isoliermaterials 408, des Halbleiter-Dies 300 und der thermischen Metalldurchkontaktierungen 406 im Wesentlichen auf einer Ebene angeordnet.
  • Das Wärmeableitungselement im Package 400 (zum Beispiel der thermische Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406) stellen eine Wärmeableitung von Flächen des Halbleiter-Dies 200 durch das Isoliermaterial 408 bereit. Verschiedene Ausführungsformen können eine verbesserte Wärmeableitung von Heißpunkten (zum Beispiel den Komponenten 204) im Halbleiter-Die 200 erzielen, indem sie im thermischen Metallsockel 404 und den thermischen Metalldurchkontaktierungen 406 ein Material mit hoher Wärmeleitfähigkeit (zum Beispiel ein Metall) verwenden. Ferner ermöglichen es die zweistufigen Lithografie- und Plattierungsprozesse des Bildens des thermischen Metallsockels 404 und der thermischen Metalldurchkontaktierungen 406, diese basierend auf einer gewünschten Konfiguration des Packages 400 und einer Form/Größe des Halbleiter-Dies 300 anzupassen, während sie nach wie vor eine hervorragende Wärmeableitung bereitstellen. Zum Beispiel kann eine Größe des thermischen Metallsockels 404 basierend auf einer Größe und/oder Form des Halbleiter-Dies 300 ohne wesentliche Anpassungen des Fertigungsprozesses angepasst werden. Als weiteres Beispiel können die thermischen Metalldurchkontaktierungen 406 basierend auf einer gewünschten Konfiguration des Packages 400 spezifische Formen in einer Draufsicht aufweisen. Zum Beispiel kann jede der Durchkontaktierungen 406 eine Kreisform in einer Draufsicht aufweisen, wie durch 8B dargestellt, oder jede der Durchkontaktierungen 406 kann eine rechteckige/quadratische Form in einer Draufsicht aufweisen, wie durch 8C dargestellt. Andere Formen der Durchkontaktierungen 406 sind ebenfalls möglich. In einigen Ausführungsformen ermöglicht der zweistufige Lithografie- und Plattierungsprozess das Bilden eines größeren thermischen Sockels 404 für eine verbesserte Abdeckung und Wärmeableitung, während er kleinere thermische Metalldurchkontaktierungen 406 aufweist, um ein Gesamtvolumen an Metall im Verkapselungsmaterial 408 zu verringern. Da das Gesamtvolumen an Metall im Verkapselungsmaterial 408 verringert wird, verringert sich ein Wärmeausdehnungskoeffizient des Halbleiter-Dies 300/Verkapselungsmaterials 408 (zum Beispiel wird er ungefähr auf demselben Niveau gehalten, wie jener des darunterliegenden Halbleiter-Dies 200), wodurch sich eine mechanische Belastung im gesamten Package verringert.
  • Das Package 400 kann weiteren Verarbeitungsschritten unterzogen werden. Zum Beispiel können ein oder mehrere Vereinzelungsprozesse angewendet werden, um den Halbleiter-Die 200 von anderen Halbleiter-Dies in seinem Wafer zu trennen. Der Vereinzelungsprozess kann Sägen, Schneiden oder dergleichen umfassen. Zum Beispiel kann der Vereinzelungsprozess Zersägen des Verkapselungsmaterials 408, der dielektrischen Schicht 224, des Substrats 202, der Interconnect-Struktur 206, und der dielektrischen Schicht 214 umfassen. Ferner kann durch ein thermisches Grenzschichtmaterial (TIM) eine wärmeableitende Abdeckung und/oder ein Wärmeverteiler an einer Rückseite des Halbleiter-Dies 300, dem Verkapselungsmaterial 408 und den Durchkontaktierungen 406 für zusätzliche Wärmeableitung aufgebracht werden.
  • Die Wärmeableitungselemente können in verschiedene Konfigurationen aufgenommen werden. Obwohl das Package 400 zum Beispiel thermische Metalldurchkontaktierungen 406 einer einheitlichen Form, Größe und/oder mit gleichbleibenden Abständen aufweist, sind auch andere Konfigurationen möglich. Die 9A bis 9C stellen ein Package 500 im Einklang mit einigen Ausführungsformen dar. Das Package 500 kann ähnlich dem Package 400 sein, wobei dieselben Kennziffern dieselben Elemente gebildet durch dieselben Prozesse bezeichnen. 9A stellt eine Draufsicht des Packages 500 dar; 9B stellt einen Querschnitt entlang der Linie B-B von 9A dar; und 9C stellt einen Querschnitt entlang der Linie C-C von 9A dar. Wie in den 9A bis 9C gezeigt, können die thermischen Metalldurchkontaktierungen 406 unterschiedliche Größen und/oder Formen aufweisen. Bestimmte thermische Metalldurchkontaktierungen 406 können eine größere Oberfläche einnehmen/eine größere Breite aufweisen als andere der thermischen Metalldurchkontaktierungen 406. Ferner kann ein einziges Package thermische Metalldurchkontaktierungen 406 aufweisen, welche in Bezug auf ihre Form eine Kombination aus rund (zum Beispiel kreisförmig), rechteckig, quadratisch und L-förmig aufweisen. Ferner kann auch ein Abstand zwischen benachbarten thermischen Durchkontaktierungen im Package 400 variieren. Die Form, Größe und/oder der Abstand jeder der thermischen Metalldurchkontaktierungen 406 kann basierend auf einer gewünschten Konfiguration des Packages 500 angepasst werden. Zum Beispiel können thermische Metalldurchkontaktierungen 406 Heißpunkte überlappen, und eine Größe und/oder Form jeder der thermischen Metalldurchkontaktierungen 406 kann einer Größe und/oder Form eines entsprechenden Heißpunktes entsprechen. Auf diese Art und Weise kann der Fertigungsprozess angepasst werden, um eine Vielzahl verschiedener Packages mit unterschiedlichen thermischen Ableitungskonfigurationen zu bilden. Der Fertigungsprozess muss erheblich angepasst werden, um unterschiedliche Package-Konfigurationen zu erzielen.
  • Die 10, 11A und 11B stellen Querschnittsansichten verschiedener Stadien der Fertigung eines Halbleiter-Packages 600 im Einklang mit einigen Ausführungsformen dar. Das Package 600 kann ähnlich dem Package 400 sein, wobei dieselben Kennziffern dieselben Elemente gebildet durch dieselben Prozesse bezeichnen. 10 stellt eine Querschnittsansicht nach weiterer Bearbeitung dar, nachdem die Dies 300 und 200 direkt aneinander gebondet worden sind, wie oben unter Bezugnahme auf 3 beschrieben.
  • In 10 wird ein Rückätzprozess 602 durchgeführt, um freiliegende Flächen der dielektrischen Schicht 224, wie zum Beispiel die Oberflächen der dielektrischen Schicht 224, welche nicht durch den Halbleiter-Die 300 bedeckt sind, zu vertiefen. Der Rückätzprozess 602 kann ein Trockenätzprozess (zum Beispiel eine Plasmaätzung), ein Nassätzprozess (zum Beispiel unter Verwendung von verdünntem Fluorwasserstoff (dHF)), oder dergleichen sein. Der Rückätzprozess 602 kann anisotrop sein. In einigen Ausführungsformen kann der Rückätzprozess 602 eine optionale Lithografiemaske benutzen, um den Halbleiter-Die 300 während des Ätzens abzudecken. Das Ätzen führt dazu, dass freiliegende Abschnitte der dielektrischen Schicht 224 dünner sind als Abschnitte der dielektrischen Schicht 224, welche durch den Halbleiter-Die 300 bedeckt sind.
  • Die 11A und 11B stellen das Package 600 dar, nachdem eine zusätzliche Bearbeitung vorgenommen worden ist, um Wärmeableitungselemente, wie zum Beispiel einen thermischen Metallsockel 404 und thermische Metalldurchkontaktierungen 406, an der geätzten dielektrischen Schicht 224 zu bilden. 11B stellt eine detaillierte Querschnittsansicht des Bereichs 604 von 11A dar. Das Bilden des thermischen Metallsockels 404 und der thermischen Metalldurchkontaktierungen 406 kann unter Verwendung ähnlicher Prozessschritte und Materialien vorgenommen werden, wie oben in den 4 bis 7 beschrieben worden sind. Insbesondere können zwei Lithografie- und Plattierungsprozesse dazu verwendet werden, den thermischen Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406 nacheinander an einer Impfschicht 402 zu plattieren. Dann können die überschüssigen Abschnitte der Impfschicht 402 entfernt werden, was zu Wärmeableitungselementen führt, welche verbleibende Abschnitte der Impfschicht 402, den thermischen Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406 aufweisen.
  • Aufgrund des oben beschriebenen Verdünnens der dielektrischen Schicht 224 können die Wärmeableitungselemente in größerer Nähe zu den Heißpunkten des Halbleiter-Dies 200 (zum Beispiel den Komponenten 204) angeordnet sein. Zum Beispiel können sich die Wärmeableitungselemente (insbesondere der Sockel 404 und die Impfschicht 402) weiter nach unten erstrecken als der Die 300. Auf diese Art und Weise kann die Wärmeableitung im Package 600 durch die Entfernung von Abschnitten der dielektrischen Schicht 224, welche eine relativ schlechte Wärmeleitfähigkeit aufweist, sowie dadurch, dass das Wärmeableitungselement in größerer Nähe zu den Heißpunkten im Die 200 angeordnet werden kann, weiter verbessert werden. In der entstandenen Struktur kann die dielektrische Schicht 224 eine Dicke T1 unter den Wärmeableitungselementen aufweisen, wie durch die detaillierte Ansicht von 11B dargestellt. Die Dicke T1 kann in einem Bereich von ungefähr 0,1 µm bis ungefähr 3 µm, oder für eine verbesserte Wärmeableitung im Package 600 von ungefähr 0,5 µm bis ungefähr 1 µm liegen. Obwohl die 11A und 11B die thermischen Metalldurchkontaktierungen 406 darstellen, als wiesen sie eine bestimmte Konfiguration auf, versteht sich, dass die thermischen Metalldurchkontaktierungen 406 eine beliebige Form und/oder Größe aufweisen können (wie zum Beispiel oben unter Bezugnahme auf die 8B, 8C, 9A, 9B und 9C erörtert). Die thermischen Metalldurchkontaktierungen 406 können eine einheitliche Form und/oder Größe im Package 600 aufweisen, oder nicht. Nachdem die thermischen Metalldurchkontaktierungen 406 gebildet worden sind, kann ein Isoliermaterial 408 rund um den Halbleiter-Die 300, den thermischen Metallsockel 404 und die thermischen Metalldurchkontaktierungen 406 gebildet werden, wie oben unter Bezugnahme auf die 8A bis 8C beschrieben.
  • Im Einklang mit einigen Ausführungsformen können Halbleitervorrichtungen aneinander gebondet werden, um ein integriertes 3D-Chip-Package (3DIC-Package), wie zum Beispiel ein System auf integriertem Chip-Package (SoIC-Package), bereitzustellen. Die untere Halbleitervorrichtung kann sich seitlich über Ränder der oberen Halbleitervorrichtung hinaus erstrecken. In einigen Ausführungsformen kann Hitze durch Metallwärmeableitungsstrukturen, welche an einer Oberfläche der unteren Halbleitervorrichtung und angrenzend an die obere Halbleitervorrichtung angeordnet sind, von der unteren Halbleitervorrichtung weg abgeleitet werden. Die Metallwärmeableitungsstrukturen können durch zwei separate Lithografie- und Elektroplattierungsprozesse gebildet werden, welche einen thermischen Sockel und eine Mehrzahl von Metallsäulen auf dem thermischen Sockel bilden. Die Metallwärmeableitungsstrukturen können basierend auf der Package-Vorrichtung und/oder Wärmemanagementanforderungen der Vorrichtung an eine bestimmte Konfiguration angepasst werden. Vorteile können erzielt werden, indem eine Wärmeableitungsstruktur im Einklang mit verschiedenen Ausführungsformen bereitgestellt wird. Die Vorteile umfassen hohe Wärmeableitungseffizienz, gezieltes Management von Heißpunkten durch Überlappen von Wärmeableitungselementen mit Heißpunkten der Vorrichtung, einfache Integration in SoIC-Prozesse, hervorragende Ausrichtung auf Heißpunktbereiche mit den zwei Lithografieprozessen, einfache Fertigung und Anpassung an unterschiedliche Package-Konfigurationen (zum Beispiel unterschiedliche Formen und/oder Abmessungen von Package-Komponenten).
  • Im Einklang mit einigen Ausführungsformen weist ein Vorrichtungs-Package einen ersten Die auf, welcher an einer Grenzfläche direkt an einen zweiten Die gebondet ist, wobei die Grenzfläche eine Metall-an-Metall-Bindung und ein Wärmeableitungselement über dem ersten Die aufweist, das Wärmeableitungselement aufweisend: einen thermischen Sockel über dem ersten Die und rund um den zweiten Die, wobei der thermische Sockel aus einem Metall gebildet ist; und eine Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel. Ferner weist das Vorrichtungs-Package ein Verkapselungsmaterial über dem ersten Die und rund um den zweiten Die auf, welches den thermischen Sockel und die Mehrzahl thermischer Durchkontaktierungen umgibt. Optional ist die Mehrzahl thermischer Durchkontaktierungen in einigen Ausführungsformen aus einem Metall gebildet. Optional weist die Grenzfläche in einigen Ausführungsformen eine Oxid-an-Oxid-Bindung auf, welche durch eine erste dielektrische Schicht des ersten Dies, welche eine zweite dielektrische Schicht des zweiten Dies kontaktiert, gebildet ist, und das Wärmeableitungselement ist direkt an der ersten dielektrischen Schicht des ersten Dies angeordnet. Optional weist die erste dielektrische Schicht in einigen Ausführungsformen eine erste Dicke direkt unter dem Wärmeableitungselement auf, wobei die erste dielektrische Schicht eine zweite Dicke direkt unter dem zweiten Die aufweist, und wobei die erste Dicke geringer ist als die zweite Dicke. Optional liegt die erste Dicke in einigen Ausführungsformen in einem Bereich von 0,1 µm bis 3 µm. Optional weist eine erste thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen in einigen Ausführungsformen eine größere Fläche in einer Draufsicht auf als eine zweite thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen. Optional weist eine erste thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen in einigen Ausführungsformen eine andere Form in einer Draufsicht auf als eine zweite thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen. Optional weist in einigen Ausführungsformen jede der Mehrzahl thermischer Durchkontaktierungen eine einheitliche Größe auf. Optional weist in einigen Ausführungsformen jede der Mehrzahl thermischer Durchkontaktierungen eine einheitliche Form auf. Optional überlappt in einigen Ausführungsformen das Wärmeableitungselement eine Schaltung des ersten Dies, wobei die Schaltung eine Serialisierer-/Deserialisierer oder eine Eingangs-/Ausgangsschaltung ist.
  • Im Einklang mit einigen Ausführungsformen weist ein Package einen ersten Die auf, welcher über einem zweiten Die angeordnet und an diesen gebondet ist, wobei eine Rückseite des ersten Dies an eine Vorderseite des zweiten Dies gebondet ist, und wobei eine erste dielektrische Schicht des ersten Dies direkt an eine zweite dielektrische Schicht des zweiten Dies gebondet ist. Das Package weist ferner eine Impfschicht auf der zweiten dielektrischen Schicht; einen thermischen Metallsockel auf der Impfschicht; und eine Mehrzahl thermischer Metalldurchkontaktierungen auf dem thermischen Metallsockel; und ein Verkapselungsmaterial, welches den ersten Die, die Impfschicht, den thermischen Metallsockel und die Mehrzahl thermischer Metalldurchkontaktierungen einkapselt, auf. Optional umgibt der thermische Metallsockel in einigen Ausführungsformen den zweiten Die. Optional ist der thermische Metallsockel in einigen Ausführungsformen vom ersten Die und vom zweiten Die elektrisch isoliert. Optional erstreckt sich in einigen Ausführungsformen der thermische Metallsockel weiter nach unten als der erste Die.
  • Im Einklang mit einigen Ausführungsformen umfasst ein Verfahren das Bonden eines ersten Dies an einen zweiten Die, wobei das Bonden des ersten Dies an den zweiten Die das direkte Bonden einer ersten dielektrischen Schicht des ersten Dies an eine zweite dielektrische Schicht des zweiten Dies umfasst, das Aufbringen einer Impfschicht über der ersten dielektrischen Schicht; das Plattieren eines thermischen Sockels auf der Impfschicht unter Verwendung eines ersten Lithografie- und Plattierungsprozesses; das Plattieren einer Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel unter Verwendung eines zweiten Lithografie- und Plattierungsprozesses; das Entfernen überschüssiger Abschnitte der Impfschicht; und das Einkapseln des zweiten Dies, des thermischen Sockels und der Mehrzahl thermischer Durchkontaktierungen in einem Verkapselungsmaterial. Optional umfasst das Bonden des ersten Dies an den zweiten Die in einigen Ausführungsformen ferner das direkte Bonden eines ersten Bondpads des ersten Dies an einen zweiten Bondpad des zweiten Dies. Optional umfasst das Verfahren in einigen Ausführungsformen ferner vor dem Aufbringen der Impfschicht und nach dem Bonden des ersten Dies an den zweiten Die das Vertiefen einer freiliegenden Fläche der ersten dielektrischen Schicht. Optional weist in einigen Ausführungsformen die erste dielektrische Schicht nach dem Vertiefen der freiliegenden Fläche der ersten dielektrischen Schicht eine Dicke in einem Bereich von 0,1 µm bis 3 µm auf. Optional umfasst in einigen Ausführungsformen das Aufbringen der Impfschicht das Aufbringen der Impfschicht über und entlang von Seitenwänden des zweiten Dies. Optional wird in einigen Ausführungsformen keine Impfschicht zwischen dem thermischen Sockel und der Mehrzahl thermischer Durchkontaktierungen aufgebracht.
  • Das Vorstehende legt Merkmale und Elemente mehrere Ausführungsformen derart dar, dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Designen oder Modifizieren anderer Prozesse und Strukturen zum Erfüllen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin offenbarten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Gedanken und Umfang der vorliegenden Offenbarung abweichen, und dass verschiedenste Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne den Gedanken und Umfang der vorliegenden Offenbarung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/267323 [0001]

Claims (20)

  1. Vorrichtungs-Package aufweisend: einen ersten Die direkt gebondet an einen zweiten Die an einer Grenzfläche, wobei die Grenzfläche eine Metall-an-Metall-Bindung aufweist; ein Wärmeableitungselement über dem ersten Die, das Wärmeableitungselement aufweisend: - einen thermischen Sockel über dem ersten Die und rund um den zweiten Die, wobei der thermische Sockel aus einem Metall gebildet ist; und - eine Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel; und ein Verkapselungsmaterial über dem ersten Die und rund um den zweiten Die, welches den thermischen Sockel und die Mehrzahl thermischer Durchkontaktierungen umgibt.
  2. Vorrichtungs-Package nach Anspruch 1, wobei die Mehrzahl thermischer Durchkontaktierungen aus einem Metall gebildet ist.
  3. Vorrichtungs-Package nach Anspruch 1 oder 2, wobei die Grenzfläche eine Oxid-an-Oxid-Bindung aufweist, welche durch eine erste dielektrische Schicht des ersten Dies, welche eine zweite dielektrische Schicht des zweiten Dies kontaktiert, gebildet ist, und wobei das Wärmeableitungselement direkt an der ersten dielektrischen Schicht des ersten Dies angeordnet ist.
  4. Vorrichtungs-Package nach Anspruch 3, wobei die erste dielektrische Schicht eine erste Dicke direkt unter dem Wärmeableitungselement aufweist, wobei die erste dielektrische Schicht eine zweite Dicke direkt unter dem zweiten Die aufweist, und wobei die erste Dicke geringer ist als die zweite Dicke.
  5. Vorrichtungs-Package nach Anspruch 4, wobei die erste Dicke in einem Bereich von 0,1 µm bis 3 µm liegt.
  6. Vorrichtungs-Package nach einem der vorstehenden Ansprüche, wobei eine erste thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen eine größere Fläche in einer Draufsicht aufweist als eine zweite thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen.
  7. Vorrichtungs-Package nach einem der vorstehenden Ansprüche, wobei eine erste thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen eine andere Form in einer Draufsicht aufweist als eine zweite thermische Durchkontaktierung der Mehrzahl thermischer Durchkontaktierungen.
  8. Vorrichtungs-Package nach einem der Ansprüche 1 bis 6, wobei jede der Mehrzahl thermischer Durchkontaktierungen eine einheitliche Größe aufweist.
  9. Vorrichtungs-Package nach einem der Ansprüche 1 bis 6, wobei jede der Mehrzahl thermischer Durchkontaktierungen eine einheitliche Form aufweist.
  10. Vorrichtungs-Package nach einem der vorstehenden Ansprüche, wobei das Wärmeableitungselement eine Schaltung des ersten Dies überlappt, und wobei die Schaltung eine Serialisierer-/Deserialisierer- oder eine Eingangs-/Ausgangsschaltung ist.
  11. Package, aufweisend: einen ersten Die, welcher über einem zweiten Die angeordnet und an diesen gebondet ist, wobei eine Rückseite des ersten Dies an eine Vorderseite des zweiten Dies gebondet ist, und wobei eine erste dielektrische Schicht des ersten Dies direkt an eine zweite dielektrische Schicht des zweiten Dies gebondet ist; eine Impfschicht auf der zweiten dielektrischen Schicht; einen thermischen Metallsockel auf der Impfschicht; eine Mehrzahl thermischer Metalldurchkontaktierungen auf dem thermischen Metallsockel; und ein Verkapselungsmaterial, welches den ersten Die, die Impfschicht, den thermischen Metallsockel und die Mehrzahl thermischer Metalldurchkontaktierungen einkapselt.
  12. Package nach Anspruch 11, wobei der thermische Metallsockel den zweiten Die umgibt.
  13. Package nach Anspruch 11 oder 12, wobei der thermische Metallsockel vom ersten Die und vom zweiten Die elektrisch isoliert ist.
  14. Package nach einem der Ansprüche 11 bis 13, wobei sich der thermische Metallsockel weiter nach unten erstreckt als der erste Die.
  15. Verfahren, umfassend: Bonden eines ersten Dies an einen zweiten Die, wobei das Bonden des ersten Dies an den zweiten Die das direkte Bonden einer ersten dielektrischen Schicht des ersten Dies an eine zweite dielektrische Schicht des zweiten Dies umfasst; Aufbringen einer Impfschicht über der ersten dielektrischen Schicht; Plattieren eines thermischen Sockels auf der Impfschicht unter Verwendung eines ersten Lithografie- und Plattierungsprozesses; Plattieren einer Mehrzahl thermischer Durchkontaktierungen auf dem thermischen Sockel unter Verwendung eines zweiten Lithografie- und Plattierungsprozesses; Entfernen überschüssiger Abschnitte der Impfschicht; und Einkapseln des zweiten Dies, des thermischen Sockels und der Mehrzahl thermischer Durchkontaktierungen in einem Verkapselungsmaterial.
  16. Verfahren nach Anspruch 15, wobei das Bonden des ersten Dies an den zweiten Die ferner das direkte Bonden eines ersten Bondpads des ersten Dies an einen zweiten Bondpad des zweiten Dies umfasst.
  17. Verfahren nach Anspruch 16, ferner umfassend, vor dem Aufbringen der Impfschicht und nach dem Bonden des ersten Dies an den zweiten Die, Vertiefen einer freiliegenden Fläche der ersten dielektrischen Schicht.
  18. Verfahren nach Anspruch 17, wobei die erste dielektrische Schicht nach dem Vertiefen der freiliegenden Fläche der ersten dielektrischen Schicht eine Dicke in einem Bereich von 0,1 µm bis 3 µm aufweist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Aufbringen der Impfschicht das Aufbringen der Impfschicht über und entlang von Seitenwänden des zweiten Dies umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei keine Impfschicht zwischen dem thermischen Sockel und der Mehrzahl thermischer Durchkontaktierungen aufgebracht wird.
DE102022108360.8A 2022-01-31 2022-04-07 3integriertes schaltungs-package und verfahren Active DE102022108360B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263267323P 2022-01-31 2022-01-31
US63/267,323 2022-01-31
US17/711,241 2022-04-01
US17/711,241 US20230245947A1 (en) 2022-01-31 2022-04-01 Integrated circuit package and method

Publications (2)

Publication Number Publication Date
DE102022108360A1 true DE102022108360A1 (de) 2023-08-03
DE102022108360B4 DE102022108360B4 (de) 2024-01-04

Family

ID=86353213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022108360.8A Active DE102022108360B4 (de) 2022-01-31 2022-04-07 3integriertes schaltungs-package und verfahren

Country Status (4)

Country Link
US (1) US20230245947A1 (de)
KR (1) KR102642271B1 (de)
CN (1) CN116153879A (de)
DE (1) DE102022108360B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130035A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis-package und verfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US8288203B2 (en) 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
TWI492704B (zh) 2012-01-06 2015-07-11 大同股份有限公司 電子組件
US9059130B2 (en) 2012-12-31 2015-06-16 International Business Machines Corporation Phase changing on-chip thermal heat sink
KR101770464B1 (ko) * 2014-06-13 2017-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 디바이스 패키지 및 그 형성 방법
DE112016007306T5 (de) 2016-09-30 2019-06-19 Intel Corporation Halbleiter-Packaging mit Hochdichte-Zwischenverbindungen
US20200279814A1 (en) 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130035A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis-package und verfahren

Also Published As

Publication number Publication date
CN116153879A (zh) 2023-05-23
US20230245947A1 (en) 2023-08-03
KR102642271B1 (ko) 2024-02-29
KR20230117689A (ko) 2023-08-09
DE102022108360B4 (de) 2024-01-04

Similar Documents

Publication Publication Date Title
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102021100133A1 (de) Integriertes schaltungspackage und verfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018107941A1 (de) Umverteilungsschicht-Metallstruktur und Verfahren
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102020120098A1 (de) Integrierte schaltungspackung und verfahren
DE102022107308A1 (de) Wärmeableitungsstrukturen für halbleitervorrichtungen und herstellungsverfahren
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102019125790A1 (de) Integriertes schaltkreis-package und verfahren
DE102021120389A1 (de) Halbleiterpackage und verfahren, um dieses herzustellen
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102021109273A1 (de) Halbleiter die-package und verfahren zu dessen herstellung
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division