DE102021119549A1 - Modul einer vertikalen Leistungsebene für Halbleitergehäuse - Google Patents

Modul einer vertikalen Leistungsebene für Halbleitergehäuse Download PDF

Info

Publication number
DE102021119549A1
DE102021119549A1 DE102021119549.7A DE102021119549A DE102021119549A1 DE 102021119549 A1 DE102021119549 A1 DE 102021119549A1 DE 102021119549 A DE102021119549 A DE 102021119549A DE 102021119549 A1 DE102021119549 A1 DE 102021119549A1
Authority
DE
Germany
Prior art keywords
package
metal layer
package substrate
base die
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021119549.7A
Other languages
English (en)
Inventor
Bok Eng Cheah
Jackson Chung Peng Kong
Jenny Shio Yin ONG
Kooi Chi Ooi
Seok Ling Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102021119549A1 publication Critical patent/DE102021119549A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Offenbarung betrifft ein Halbleitergehäuse, das ein Gehäusesubstrat, ein Basis-Die, das auf dem Gehäusesubstrat angeordnet und elektrisch mit diesem gekoppelt ist, und zumindest ein Leistungsebenenmodul, das auf dem Gehäusesubstrat an einer Peripherie des Basis-Die angeordnet ist, einschließen kann. Das Leistungsebenenmodul kann eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließen. Das Halbleitergehäuse kann ferner eine Halbleitervorrichtung einschließen, die einen ersten Abschnitt, der auf dem Basis-Die angeordnet ist, und einen zweiten Abschnitt, der auf dem Leistungsebenenmodul angeordnet ist, einschließt, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt sein kann.

Description

  • HINTERGRUND
  • Die 2.5D-Packaging-Technologie schließt eine Anordnung von zwei oder mehr Silizium-Chiplets mit sowohl homogenen als auch/oder (einem) heterogenen Siliziumprozessknoten auf einem Silizium-Interposer (d. h. einem Basis-Die) zur verbesserten Signalbandbreitendichte und Systemminiaturisierung ein.
  • Es gibt jedoch Herausforderungen, denen die aktuelle 2.5D-Packaging-Technologie gegenübersteht. Eine der Herausforderungen schließen eine Begrenzung der Leistungsintegritätsleistungsfähigkeit (PI-Leistungsfähigkeit) (z. B. Fmax und Vmin) gestapelter Chiplets oder Vorrichtungen aufgrund (a) zusätzlicher IR-Abfall-Verluste über eine Umverteilungsschichtweiterleitung (RDL-Weiterleitung) der Verschaltungen eines Silizium-Interposers und von Siliziumdurchkontaktierungen (TSVs), (b) einer größeren Wechselstromrauschkopplung (AC-Rauschkopplung) aufgrund eines erhöhten Abstands zwischen gestapelten Chiplets (d. h. Schaltungsblöcken) und Gehäuse-/Platinenleistungsbereitstellungsentkopplungskondensatoren und (c) Imax-Beschränkungen, die einer reduzierten TSV-Stromtragfähigkeit zugeschrieben werden, ein.
  • Die aktuelle 2.5D-Packaging-Technologie steht auch Beschränkungen der Chiplet-Integrationsdichteskalierung (d. h. der Anzahl gestapelter Chiplets pro Interposer) aufgrund einer miniaturisierten Interposer- und Gehäusesubstratgrundfläche gegenüber.
  • Bestehende Lösungen zum Behandeln der oben erwähnten Herausforderungen schließen (a) ein Inkrementieren der Plattformspannungsversorgung (z. B. von 0,9 V auf 1,1 V), um die Leistungsfähigkeit sicherzustellen, (b) Reduzieren der Silizium-ICCMax-Schwelle, um ein Zuverlässigkeitsrisiko zu vermeiden, (c) eine Einführung einer Metall-Isolator-Metall-Kapazität (MIM-Kapazität) in gestapelten Chiplets und/oder einem Silizium-Interposer, um eine Leistungsbereitstellungsnetzspitzenimpedanz (ZPDN) zu unterdrücken, und (d) eine Erweiterung der Silizium-Interposer- und/oder Gehäusesubstratgrundfläche, um eine erhöhte Chiplet-Vorrichtungsintegrationsdichte zu ermöglichen, ein.
  • Nachteile der oben erwähnten Lösungen schließen jedoch (a) einen erhöhten Vorrichtungsleistungsverbrauch, (b) eine Verschlechterung der elektrischen Leistungsfähigkeit, z. B. eine Reduktion der Maximalfrequenzschwelle (Fmax-Schwelle), und (c) einen erhöhten Vorrichtungsformfaktor ein.
  • Figurenliste
  • In den Zeichnungen verweisen in den unterschiedlichen Ansichten gleiche Bezugszeichen durchgehend auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, vielmehr steht allgemein die Veranschaulichung der Prinzipien der vorliegenden Offenbarung im Vordergrund. Die Abmessungen der verschiedenen Merkmale oder Elemente können der Klarheit halber beliebig erweitert oder reduziert werden. In der folgenden Beschreibung werden verschiedene Gesichtspunkte der vorliegenden Offenbarung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei gilt:
    • 1A zeigt eine Querschnittsansicht eines Halbleitergehäuses mit einem Peripheriemodul einer vertikalen Leistungsebene gemäß einem Gesichtspunkt der vorliegenden Offenbarung;
    • 1B zeigt eine Draufsichtanordnung des Halbleitergehäuses gemäß dem in 1A gezeigten Gesichtspunkt;
    • 2A zeigt eine Querschnittsansicht eines Halbleitergehäuses mit einem Peripheriemodul einer vertikalen Leistungsebene gemäß einem anderen Gesichtspunkt der vorliegenden Offenbarung;
    • 2B zeigt eine Draufsichtanordnung des Halbleitergehäuses gemäß dem in 2A gezeigten Gesichtspunkt;
    • 3 zeigt eine Querschnittsansicht eines Halbleitergehäuses mit einem Peripheriemodul einer vertikalen Leistungsebene gemäß einem weiteren Gesichtspunkt der vorliegenden Offenbarung;
    • 4A bis 4P zeigen Querschnittsansichten und Draufsichten, die auf einen beispielhaften vereinfachten Prozessfluss für ein Verfahren zum Bilden eines Halbleitergehäuses mit einem Peripheriemodul einer vertikalen Leistungsebene gemäß einem Gesichtspunkt, der allgemein dem in 1A der vorliegenden Offenbarung gezeigten ähnlich ist, gerichtet sind;
    • 5 zeigt eine Veranschaulichung einer Rechenvorrichtung, die ein Halbleitergehäuse gemäß einem weiteren Gesichtspunkt der vorliegenden Offenbarung einschließt.
    • 6 zeigt ein Flussdiagramm, das ein Verfahren zum Bilden eines Halbleitergehäuses gemäß einem Gesichtspunkt der vorliegenden Offenbarung veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende ausführliche Beschreibung bezieht sich auf die begleitenden Zeichnungen, die zur Veranschaulichung spezifische Details und Gesichtspunkte zeigen, in denen die vorliegende Offenbarung umgesetzt werden kann. Diese Gesichtspunkte sind hinreichend ausführlich beschrieben, um es einem Fachmann zu ermöglichen, die vorliegende Offenbarung umzusetzen. Verschiedene Gesichtspunkte sind für Vorrichtungen bereitgestellt, und verschiedene Gesichtspunkte sind für Verfahren bereitgestellt. Es versteht sich, dass die grundsätzlichen Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt. Andere Gesichtspunkte können genutzt werden, und strukturelle und logische Änderungen können vorgenommen werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Die verschiedenen Gesichtspunkte schließen sich nicht notwendigerweise gegenseitig aus, weil einige Gesichtspunkte mit einem oder mehreren anderen Gesichtspunkten kombiniert werden können, um neue Gesichtspunkte zu bilden.
  • Ein Vorteil der vorliegenden Offenbarung kann eine Abschwächung von Verlusten bei Gleichstrom (DC) und Wechselstrom (AC), z. B. eine Reduktion von Vmin und einer LL3-Impedanz, einschließen, die zu einer Rechenkern- und/oder Grafik-Fmax-Leistungsverstärkung führen kann.
  • Ein weiterer Vorteil der vorliegenden Offenbarung kann eine verbesserte Leistungsintegrität durch eine Reduktion der parasitären Leistungsbereitstellungsnetzimpedanz (ZPDN) einschließen, wodurch eine niedrigere Leistungsversorgungsspannungsschwelle ermöglicht wird, wodurch der Vorrichtungsleistungsverbrauch minimiert wird.
  • Ein weiterer Vorteil der vorliegenden Offenbarung kann eine verbesserte Imax-Kapazität (Vorrichtungszuverlässigkeit) durch ein Peripheriemodul einer vertikalen Leistungsebene einschließen. Ein reduzierter Verschaltungswiderstand kann durch ein erhöhtes Verschaltungsvolumen, d. h. eine Verschaltungskonfiguration einer vertikalen Ebene zwischen Chiplets und einem Gehäusesubstrat im Vergleich zu einer diskreten zylindrischen Verschaltung mit eingeschränkter Geometrie, z. B. einer Vergussdurchkontaktierung (TMV) oder einer Siliziumdurchkontaktierung (TSV) durch ein Basis-Die oder einen Silizium-Interposer, erreicht werden.
  • Ein noch weiterer Vorteil kann eine Reduktion der Basis-Die- oder Silizium-Interposer-Grundfläche und einen verbesserten Gehäuseverzug einschließen.
  • Die vorliegende Offenbarung betrifft allgemein eine Vorrichtung, z. B. ein Halbleitergehäuse, die ein Gehäusesubstrat, ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt und zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die einschließen kann. Das Leistungsebenenmodul kann eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließen. Das Halbleitergehäuse kann ferner eine Halbleitervorrichtung einschließen, die einen ersten Abschnitt, der auf dem Basis-Die angeordnet ist, und einen zweiten Abschnitt, der auf dem Leistungsebenenmodul angeordnet ist, einschließt, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt sein kann. Wie hierin verwendet, kann sich der Begriff „vertikale überlappende Metallschicht“ auf eine Metallschicht beziehen, die parallel zu einer Seitenoberfläche des Basis-Die ist.
  • Unter verschiedenen Gesichtspunkten der vorliegenden Offenbarung kann die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten einschließen. Jede der Vielzahl von überlappenden Metallschichten kann ferner einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist, und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, einschließen, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist.
  • Unter verschiedenen Gesichtspunkten der vorliegenden Offenbarung kann die Halbleitervorrichtung eine passive Komponente einschließen, die mit der Vielzahl von überlappenden Metallschichten gekoppelt ist.
    Unter verschiedenen Gesichtspunkten der vorliegenden Offenbarung kann die Halbleitervorrichtung eine Vielzahl von Gräben einschließen, die mit der Vielzahl von überlappenden Metallschichten gekoppelt sind. Wie hierin verwendet, kann sich ein „Graben“ auf einen erhöhten Abschnitt beziehen.
  • Unter verschiedenen Gesichtspunkten der vorliegenden Offenbarung kann die Halbleitervorrichtung Gräben einschließen, die in einer ineinandergreifenden Anordnung angeordnet sind.
  • Die vorliegende Offenbarung betrifft außerdem allgemein eine Rechenvorrichtung. Die Rechenvorrichtung kann eine Leiterplatte und ein Halbleitergehäuse, das mit der Leiterplatte gekoppelt ist, einschließen, wobei das Halbleitergehäuse ein Gehäusesubstrat, ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt, zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die einschließen kann, wobei das Leistungsebenenmodul eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, und eine Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis-Die angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, einschließt, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  • Die vorliegende Offenbarung betrifft ferner allgemein ein Verfahren. Das Verfahren kann ein Bilden eines Gehäusesubstrats, ein Bilden eines Basis-Die auf dem Gehäusesubstrat, ein Bilden eines Leistungsebenenmoduls an einer Peripherie des Basis-Die, wobei das Leistungsebenenmodul eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließen kann, ein Bilden einer Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis-Die angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist, einschließen.
  • Zum besseren Verständnis und zur leichteren praktischen Umsetzung der vorliegenden Offenbarung werden nun bestimmte Gesichtspunkte beispielhaft und nicht einschränkend sowie unter Bezugnahme auf die Zeichnungen beschrieben. Der Kürze halber können doppelte Beschreibungen von Merkmalen und Eigenschaften weggelassen werden.
  • 1A zeigt eine Querschnittsansicht eines Halbleitergehäuses 100 gemäß einem Gesichtspunkt der vorliegenden Offenbarung. Der Querschnitt ist entlang der Linie A-A' von 1B vorgenommen..
  • Unter dem in 1A gezeigten Gesichtspunkt kann das Halbleitergehäuse 100 ein Gehäusesubstrat 102 einschließen. Das Gehäusesubstrat 102 kann Kontaktstellen, elektrische Verschaltungen, Führungen und andere Merkmale einschließen, die in einer der vorliegenden Figuren gezeigt sein können oder nicht und die herkömmliche Merkmale sind, die einem Fachmann bekannt sind. Verschiedene Kopplungen der Komponenten können herkömmliche Verfahren verwenden, einschließlich Lötbondens, Thermokompressionsbondens oder eines anderen Metalldiffusionsverfahrens. Das Gehäusesubstrat 102 kann eine oder mehrere starre Kernschichten für verbesserte strukturelle Stabilität oder ein kernloses Substratgehäuse für einen reduzierten Formfaktor aufweisen. Unter anderen Gesichtspunkten kann das Gehäusesubstrat 102 Teil eines größeren Substrats sein, das zusätzliche Halbleitergehäuse und/oder Komponenten stützt..
  • Unter einem Gesichtspunkt kann das Halbleitergehäuse 100 eine Vielzahl von Lötkugeln 104 einschließen. Das Gehäusesubstrat 102 kann durch die Vielzahl von Lötkugeln 104 mit einer (nicht gezeigten) Hauptplatine verbunden sein. Die Vielzahl von Lötkugeln 104 können auch eine elektrische Verbindung zwischen dem Gehäusesubstrat 102 und der Hauptplatine bereitstellen. Unter einem Gesichtspunkt kann das gestapelte Halbleitergehäuse 100 eine Vielzahl von Gehäusekontaktierhügeln 106 einschließen, die auf dem Gehäusesubstrat 102 angeordnet sind. Die Vielzahl von Gehäusekontaktierhügeln 106 können Controlled Collapse Chip Connection-Kontaktierhügel (C4-Kontaktierhügel) sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 100 ein Basis-Die 108 einschließen. Das Basis-Die 108 kann ein aktiver Interposer oder ein passiver Interposer sein. Unter einem Gesichtspunkt kann das Basis-Die 108 auf dem Gehäusesubstrat 102 angeordnet sein. Unter einem Gesichtspunkt kann das Basis-Die 108 durch die Vielzahl von Gehäusekontaktierhügeln 106 mit dem Gehäusesubstrat 102 verbunden sein. Die Vielzahl von Gehäusekontaktierhügeln 106 können auch eine elektrische Verbindung zwischen dem Basis-Die 108 und dem Gehäusesubstrat 102 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Basis-Die 108 zumindest eine Siliziumdurchkontaktierung (TSV) 118 einschließen. Die Vielzahl von Gehäusekontaktierhügeln 106 können eine elektrische Verbindung zwischen der zumindest einen TSV 118 und dem Gehäusesubstrat 102 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 100 ein erstes Leistungsebenenmodul 110a einschließen. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 110a auf dem Gehäusesubstrat 102 angeordnet sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 110a durch eine Vielzahl von Gehäusekontaktierhügeln 106a mit dem Gehäusesubstrat 102 verbunden sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 110a an einer ersten Peripherie des Basis-Die 108 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das erste Leistungsebenenmodul 110a eine Vielzahl von vertikalen überlappenden Metallschichten (112a, 112b) einschließen, die elektrisch mit dem Gehäusesubstrat 102 an einer unteren Oberfläche des ersten Leistungsebenenmoduls 110a gekoppelt sind. Wie hierin verwendet, kann sich der Begriff „vertikale überlappende Metallschicht“ auf eine Metallschicht beziehen, die parallel zu einer Seitenoberfläche des Basis-Die 108 ist. Unter dem in 1A gezeigten Gesichtspunkt kann das erste Leistungsebenenmodul 110a eine erste Metallschicht 112a und eine zweite Metallschicht 112b einschließen, die mit einer dielektrischen Schicht überlappt sind. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 110a einen ersten Formabschnitt 113a einschließen. Der erste Formabschnitt 113a kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der erste Formabschnitt 113a kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 102 gekoppelt ist. Der erste Formabschnitt 113a kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 122 gekoppelt ist. Unter einem Gesichtspunkt können die erste und die zweite Metallschicht (112a, 112b) in das Formmaterial des ersten Formabschnitts 113a eingebettet sein. Die erste und die zweite Metallschicht (112a, 112b) können sich durch die erste Formoberfläche und die zweite Formoberfläche des ersten Formabschnitts 113a erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 106a eine elektrische Verbindung zwischen der Vielzahl von überlappenden Metallschichten (112a, 112b) des ersten Leistungsebenenmoduls 110a und dem Gehäusesubstrat 102 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 100 ein zweites Leistungsebenenmodul 110b einschließen. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 110b auf dem Gehäusesubstrat 102 angeordnet sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 110b durch eine Vielzahl von Gehäusekontaktierhügeln 106b mit dem Gehäusesubstrat 102 verbunden sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 110b an einer zweiten Peripherie des Basis-Die 108 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das zweite Leistungsebenenmodul 110b eine Vielzahl von vertikalen überlappenden Metallschichten (112c, 112d, 112e) einschließen, die elektrisch mit dem Gehäusesubstrat 102 an einer unteren Oberfläche des zweiten Leistungsebenenmoduls 110b gekoppelt sind. Unter dem in 1A gezeigten Gesichtspunkt kann das zweite Leistungsebenenmodul 110b eine dritte Metallschicht 112c, eine vierte Metallschicht 112d und eine fünfte Metallschicht 112e einschließen, die mit dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 110b einen zweiten Formabschnitt 113b einschließen. Der zweite Formabschnitt 113b kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der zweite Formabschnitt 113b kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 102 gekoppelt ist. Der zweite Formabschnitt 113b kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 122 gekoppelt ist. Unter einem Gesichtspunkt können die dritte Metallschicht 112c, die vierte Metallschicht 112d und die fünfte Metallschicht 112e im Formmaterial des zweiten Formabschnitts 113b eingebettet sein. Die dritte Metallschicht 112c, die vierte Metallschicht 112d und die fünfte Metallschicht 112e können sich durch die erste Formoberfläche und die zweite Formoberfläche des zweiten Formabschnitts 113b erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 106b eine elektrische Verbindung zwischen der Vielzahl von überlappenden Metallschichten (112c, 112d, 112e) des zweiten Leistungsebenenmoduls 110b und dem Gehäusesubstrat 102 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 100 die Halbleitervorrichtung 122 einschließen. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 122 aus einem beliebigen geeigneten Halbleiter, wie Silizium oder Galliumarsenid, gefertigt sein. Die Halbleitervorrichtung 122 kann ein Halbleiter-Die, ein Chip oder ein Satz von Chiplets, z. B. ein System-on-Chip (SOC), eine Zentralverarbeitungseinheit (CPU), ein Plattform-Controller-Hub (PCH)/Chipsatz, eine Speichervorrichtung, eine Vorrichtung einer feldprogrammierbaren Gatteranordnung (FPGA-Vorrichtung) oder eine Grafikverarbeitungseinheit (GPU) sein. Unter dem in 1A gezeigten Gesichtspunkt kann die Halbleitervorrichtung 122 ein Satz von drei Chiplets (124a, 124b, 124c) sein. Unter einem Gesichtspunkt kann das erste Chiplet 124a eine CPU einschließen, kann das zweite Chiplet 124b einen PCH einschließen und kann das dritte Chiplet 124c eine GPU einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die Halbleitervorrichtung 122 zumindest teilweise auf dem Basis-Die 108 angeordnet sein. Die Halbleitervorrichtung 122 kann auch zumindest teilweise auf dem ersten Leistungsebenenmodul 110a angeordnet sein. Die Halbleitervorrichtung 122 kann ferner zumindest teilweise auf dem zweiten Leistungsebenenmodul 110b angeordnet sein. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 122 einen ersten Abschnitt aufweisen, der auf dem Basis-Die 108 angeordnet ist. Die Halbleitervorrichtung 122 kann einen zweiten Abschnitt aufweisen, der auf dem ersten Leistungsebenenmodul 110a angeordnet ist. Die Halbleitervorrichtung 122 kann ferner einen dritten Abschnitt aufweisen, der auf dem zweiten Leistungsebenenmodul 110b angeordnet ist. Unter dem in 1A gezeigten Gesichtspunkt kann das erste Chiplet 124a der Halbleitervorrichtung 122 auf dem Basis-Die 108 angeordnet sein. Das zweite Chiplet 124b der Halbleitervorrichtung 122 kann teilweise auf dem Basis-Die 108 angeordnet sein und kann teilweise auf dem ersten Leistungsebenenmodul 110a angeordnet sein. Das dritte Chiplet 124c der Halbleitervorrichtung 122 kann teilweise auf dem Basis-Die 108 angeordnet sein und kann teilweise auf dem zweiten Leistungsebenenmodul 110b angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 122 durch die zumindest eine TSV 118 elektrisch mit dem Gehäusesubstrat 102 gekoppelt sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 122 durch die erste und die zweite Metallschicht (112a, 112b) an einer oberen Oberfläche des ersten Leistungsebenenmoduls 110a elektrisch mit dem Gehäusesubstrat 102 gekoppelt sein. Unter einem Gesichtspunkt können sowohl die erste als auch die zweite Metallschicht (112a, 112b) konfigurierbar sein. Jede der ersten und der zweiten Metallschicht (112a, 112b) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 100 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen von jeder der ersten und der zweiten Metallschicht (112a, 112b) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 108 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die erste und die zweite Metallschicht (112a, 112b) in einer Richtung erstrecken, um eine jeweilige Ebene (112a', 112b') zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 108 sein kann. Unter dem in 1A und 1B gezeigten Gesichtspunkt können sich die erste und die zweite Metallschicht (112a, 112b) in der y-Achse entlang der Peripherie des Basis-Die 108 erstrecken. Mit anderen Worten können die erste und die zweite Metallschicht (112a, 112b) eine erste leitfähige Ebene 112a' bzw. eine zweite leitfähige Ebene 112b' bilden, die quer zum Querschnitt des Basis-Die 108 sein können, wodurch das erste Leistungsebenenmodul 110a gebildet wird. Unter einem Gesichtspunkt kann die durch die erste Metallschicht 112a gebildete Ebene eine erste Spannungsreferenzebene 112a' einschließen. Die Ebene, die durch die zweite Metallschicht 112b gebildet wird, kann eine zweite Spannungsreferenzebene 112b' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste und die zweite Metallschicht (112a, 112b) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die erste und die zweite Metallschicht (112a, 112b) können sich in der y-Achse entlang der Peripherie des Basis-Die 108 und parallel zueinander erstrecken. Unter einem Gesichtspunkt können sich sowohl die erste als auch die zweite Metallschicht (112a, 112b) von 30 % bis 120 % einer Länge des Basis-Die 108 erstrecken. Zum Beispiel können sowohl die erste als auch die zweite Metallschicht (112a, 112b) eine Länge im Bereich von 5 Millimeter (mm) bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die erste Metallschicht 112a eine erste Chiplet-seitige Kontaktstelle 114a und eine erste gehäuseseitige Kontaktstelle 115a einschließen. Unter einem Gesichtspunkt kann die erste Chiplet-seitige Kontaktstelle 114a mit der Halbleitervorrichtung 122 gekoppelt sein. Die erste gehäuseseitige Kontaktstelle 115a kann mit dem Gehäusesubstrat 102 gekoppelt sein. Gleichermaßen kann die zweite Metallschicht 112b eine zweite Chiplet-seitige Kontaktstelle 114b und eine zweite gehäuseseitige Kontaktstelle 115b einschließen. Unter einem Gesichtspunkt kann die zweite Chiplet-seitige Kontaktstelle 114b mit der Halbleitervorrichtung 122 gekoppelt sein. Die zweite gehäuseseitige Kontaktstelle 115b kann mit dem Gehäusesubstrat 102 gekoppelt sein. Unter dem in 1A gezeigten Gesichtspunkt können sowohl die erste als auch die zweite Metallschicht (112a, 112b) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem zweiten Chiplet 124b und dem Gehäusesubstrat 102 gebildet werden kann, wodurch ein erstes Modul einer vertikalen Leistungsebene 110a gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die erste Metallschicht 112a gebildet wird, eine erste vertikale Spannungsreferenzebene 112a' einschließen. Die vertikale Ebene, die durch die zweite Metallschicht 112b gebildet wird, kann eine zweite vertikale Spannungsreferenzebene 112b' einschließen.
  • Ein Vorteil der vorliegenden Offenbarung kann eine verbesserte Imax-Kapazität (Vorrichtungszuverlässigkeit) durch ein Peripheriemodul der vertikalen Leistungsebene einschließen. Ein reduzierter Verschaltungswiderstand kann durch ein erhöhtes Verschaltungsvolumen, d. h. eine Verschaltungskonfiguration einer vertikalen Ebene zwischen Chiplets und einem Gehäusesubstrat im Vergleich zu einer diskreten zylindrischen Verschaltung mit eingeschränkter Geometrie, z. B. einer Vergussdurchkontaktierung (TMV) oder einer Siliziumdurchkontaktierung (TSV), durch ein Basis-Die oder einen Silizium-Interposer erreicht werden.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Chiplet-seitige Kontaktstelle 114a und die erste gehäuseseitige Kontaktstelle 115a unterschiedliche Breiten (in der x-Achse) aufweisen. Die erste Chiplet-seitige Kontaktstelle 114a kann eine Breite einer ersten Abmessung aufweisen. Die erste gehäuseseitige Kontaktstelle 115a kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die erste Chiplet-seitige Kontaktstelle 114a eine kleinere Breite als die erste gehäuseseitige Kontaktstelle 115a aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die zweite Chiplet-seitige Kontaktstelle 114b und die zweite gehäuseseitige Kontaktstelle 115b unterschiedliche Breiten (in der x-Achse) aufweisen. Die zweite Chiplet-seitige Kontaktstelle 114b kann eine Breite einer ersten Abmessung aufweisen. Die zweite gehäuseseitige Kontaktstelle 115b kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die zweite Chiplet-seitige Kontaktstelle 114b eine kleinere Breite als die zweite gehäuseseitige Kontaktstelle 115b aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Metallschicht 112a und die zweite Metallschicht 112b eine gleiche Höhe (in der z-Achse) aufweisen. Die erste und die zweite Metallschicht (112a, 112b) können eine Höhengeometrie im Bereich von etwa 200 µm bis 800 µm einschließen.
  • Unter einem Gesichtspunkt werden die unterschiedlichen Abmessungen der ersten und der zweiten Chiplet-seitigen Kontaktstelle (114a, 114b) und der ersten und der zweiten gehäuseseitigen Kontaktstelle (115a, 115b) durch eine nicht homogene vertikale Leistungsebenendicke erreicht. Unter dem in 1A gezeigten Gesichtspunkt kann eine vertikale abgestufte Referenzebene in einer „L“-förmigen Konfiguration mit einer ersten Ebenendicke angrenzend an eine Modul-Chiplet-Seite und einer zweiten Ebenendicke größer als die erste Ebenendicke angrenzend an eine Modulgehäuseseite bereitgestellt sein. Unter einem Gesichtspunkt kann ein ähnliches effektives Volumen einer Leiterebene, z. B. ein gleiches effektives Ebenenvolumen zwischen der ersten Ebenendicke und der zweiten Ebenendicke, durch Konfigurieren der Verhältnisse der -x- und -z-Achsen zwischen der ersten und der zweiten Ebenendicke erreicht werden.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein erster Via 116a auf der ersten Metallschicht 112a gebildet sein. Ein zweiter Via 116b kann auf der zweiten Metallschicht 112b gebildet sein. Unter einem Gesichtspunkt kann eine erste passive Komponente 120a zwischen der ersten und der zweiten Metallschicht (112a, 112b) angeordnet sein. Die erste passive Komponente 120a kann einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter einem Gesichtspunkt kann die erste passive Komponente 120a zum Verbessern der Leistungsintegrität des Halbleitergehäuses 100 verwendet werden. Unter dem in 1A gezeigten Gesichtspunkt kann eine Körperlänge der ersten passiven Komponente 120a, z. B. eines Entkopplungskondensators, entlang der z-Achse angeordnet sein. Unter einem Gesichtspunkt kann ein erster Anschluss der ersten passiven Komponente 120a durch den ersten Via 116a elektrisch mit der ersten Metallschicht 112a gekoppelt sein. Der erste Anschluss der ersten passiven Komponente 120a kann einen negativen Anschluss einschließen. Ein zweiter Anschluss der ersten passiven Komponente 120a kann durch den zweiten Via 116b elektrisch mit der zweiten Metallschicht 112b gekoppelt sein. Der zweite Anschluss der ersten passiven Komponente 120a kann einen positiven Anschluss einschließen. Mit anderen Worten kann die erste passive Komponente 120a mit der ersten vertikalen Spannungsreferenzebene 112a' gekoppelt sein und kann ferner durch den ersten bzw. den zweiten Via (116a, 116b) mit der zweiten vertikalen Spannungsreferenzebene 112b' gekoppelt sein. Dies kann zu einer AC-Rauschminderung führen, weil die Nähe einer entkoppelnden passiven Komponente zu der Halbleitervorrichtung 100 leistungsversorgungsinduzierten Jitter reduzieren kann, was zu Verbesserungen der elektrischen Leistungsfähigkeit führen kann.
  • Unter einem Gesichtspunkt kann die erste vertikale Spannungsreferenzebene 112a' einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die zweite vertikale Spannungsreferenzebene 112b' einer Leistungsreferenzspannung (Vcc) zugeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 122 durch die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) an einer oberen Oberfläche des zweiten Leistungsebenenmoduls 110b elektrisch mit dem Gehäusesubstrat 102 gekoppelt sein. Unter einem Gesichtspunkt kann jede der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) konfigurierbar sein. Jede der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 100 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen jeder der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 108 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) in einer Richtung erstrecken, um eine jeweilige Ebene zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 108 sein kann. Unter dem in 1A und 1B gezeigten Gesichtspunkt können sich die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) in der y-Achse entlang der Peripherie des Basis-Die 108 erstrecken. Mit anderen Worten können die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) eine dritte leitfähige Ebene 112c', eine vierte leitfähige Ebene 112d' bzw. eine fünfte leitfähige Ebene 112e' bilden, die quer zum Querschnitt des Basis-Die 108 sein können, wodurch das zweite Leistungsebenenmodul 110b gebildet wird. Unter einem Gesichtspunkt kann die durch die dritte Metallschicht 112c gebildete Ebene eine dritte Spannungsreferenzebene 112c' einschließen. Die Ebene, die durch die vierte Metallschicht 112d gebildet wird, kann eine vierte Spannungsreferenzebene 112d' einschließen. Die Ebene, die durch die fünfte Metallschicht 112e gebildet wird, kann eine fünfte Spannungsreferenzebene 112e' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) können sich in der y-Achse entlang der Peripherie des Basis-Die 108 und parallel zueinander erstrecken. Unter einem Gesichtspunkt kann sich jede der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) von 30 % bis 120 % einer Länge des Basis-Die 108 erstrecken. Zum Beispiel kann jede der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) eine Länge im Bereich von 5 mm bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die dritte Metallschicht 112c eine dritte Chiplet-seitige Kontaktstelle 114c und eine dritte gehäuseseitige Kontaktstelle 115c einschließen. Unter einem Gesichtspunkt kann die dritte Chiplet-seitige Kontaktstelle 114c mit der Halbleitervorrichtung 122 gekoppelt sein. Die dritte gehäuseseitige Kontaktstelle 115c kann mit dem Gehäusesubstrat 102 gekoppelt sein. Die vierte Metallschicht 112d kann eine vierte Chiplet-seitige Kontaktstelle 114d und eine vierte gehäuseseitige Kontaktstelle 115d einschließen. Unter einem Gesichtspunkt kann die vierte Chiplet-seitige Kontaktstelle 114d mit der Halbleitervorrichtung 122 gekoppelt sein. Die vierte gehäuseseitige Kontaktstelle 115d kann mit dem Gehäusesubstrat 102 gekoppelt sein. Die fünfte Metallschicht 112e kann eine fünfte Chiplet-seitige Kontaktstelle 114e und eine fünfte gehäuseseitige Kontaktstelle 115e einschließen. Unter einem Gesichtspunkt kann die fünfte Chiplet-seitige Kontaktstelle 114e mit der Halbleitervorrichtung 122 gekoppelt sein. Die fünfte gehäuseseitige Kontaktstelle 115e kann mit dem Gehäusesubstrat 102 gekoppelt sein. Unter dem in 1A gezeigten Gesichtspunkt kann jede der dritten, vierten und fünften Metallschicht (112c, 112d, 112e) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem dritten Chiplet 124c und dem Gehäusesubstrat 102 gebildet werden kann, wodurch ein zweites Modul einer vertikalen Leistungsebene 110b gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die dritte Metallschicht 112c gebildet wird, eine dritte vertikale Spannungsreferenzebene 112c' einschließen. Die vertikale Ebene, die durch die vierte Metallschicht 112d gebildet wird, kann eine vierte vertikale Spannungsreferenzebene 112d' einschließen. Die vertikale Ebene, die durch die fünfte Metallschicht 112e gebildet wird, kann eine fünfte vertikale Spannungsreferenzebene 112e' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte Chiplet-seitige Kontaktstelle 114c und die dritte gehäuseseitige Kontaktstelle 115c unterschiedliche Breiten (in der x-Achse) aufweisen. Die dritte Chiplet-seitige Kontaktstelle 114c kann eine Breite einer ersten Abmessung aufweisen. Die dritte gehäuseseitige Kontaktstelle 115c kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die dritte Chiplet-seitige Kontaktstelle 114c eine kleinere Breite als die dritte gehäuseseitige Kontaktstelle 115c aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die vierte Chiplet-seitige Kontaktstelle 114d und die vierte gehäuseseitige Kontaktstelle 115d unterschiedliche Breiten (in der x-Achse) aufweisen. Die vierte Chiplet-seitige Kontaktstelle 114d kann eine Breite einer ersten Abmessung aufweisen. Die vierte gehäuseseitige Kontaktstelle 115d kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die vierte Chiplet-seitige Kontaktstelle 114d eine kleinere Breite als die vierte gehäuseseitige Kontaktstelle 115d aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die fünfte Chiplet-seitige Kontaktstelle 114e und die fünfte gehäuseseitige Kontaktstelle 115e unterschiedliche Breiten (in der x-Achse) aufweisen. Die fünfte Chiplet-seitige Kontaktstelle 114e kann eine Breite einer ersten Abmessung aufweisen. Die fünfte gehäuseseitige Kontaktstelle 115e kann eine Breite einer zweiten Abmessung aufweisen.
  • Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die fünfte Chiplet-seitige Kontaktstelle 114e eine kleinere Breite als die fünfte gehäuseseitige Kontaktstelle 115e aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) eine gleiche Höhe (in der z-Achse) aufweisen. Die dritte, vierte und fünfte Metallschicht (112c, 112d, 112e) können eine Höhengeometrie im Bereich von etwa 200 µm bis 800 µm einschließen.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein dritter Via 116c auf der dritten Metallschicht 112c gebildet sein. Ein vierter Via 116d kann auf einer ersten Oberfläche der vierten Metallschicht 112d gebildet sein. Unter einem Gesichtspunkt kann eine zweite passive Komponente 120b zwischen der dritten und vierten Metallschicht (112c, 112d) angeordnet sein. Die zweite passive Komponente 120b kann einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter einem Gesichtspunkt kann ein erster Anschluss der zweiten passiven Komponente 120b durch den dritten Via 116c elektrisch mit der dritten Metallschicht 112c gekoppelt sein. Ein zweiter Anschluss der zweiten passiven Komponente 120b kann durch den vierten Via 116d elektrisch mit der vierten Metallschicht 112d gekoppelt sein. Mit anderen Worten kann die zweite passive Komponente 120b mit der dritten vertikalen Spannungsreferenzebene 112c' gekoppelt sein und kann ferner durch den dritten bzw. vierten Via (116c, 116d) mit der vierten vertikalen Spannungsreferenzebene 112d' gekoppelt sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein fünfter Via 116e auf einer anderen Oberfläche der vierten Metallschicht 112d gebildet sein. Ein sechster Via 116f kann auf der fünften Metallschicht 112e gebildet sein. Unter einem Gesichtspunkt kann eine dritte passive Komponente 120c zwischen der vierten und fünften Metallschicht (112d, 112e) angeordnet sein. Die dritte passive Komponente 120c kann einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter einem Gesichtspunkt kann ein erster Anschluss der dritten passiven Komponente 120c durch den fünften Via 116e elektrisch mit der vierten Metallschicht 112d gekoppelt sein. Ein zweiter Anschluss der dritten passiven Komponente 120e kann durch den sechsten Via 116f elektrisch mit der fünften Metallschicht 112e gekoppelt sein. Mit anderen Worten kann die dritte passive Komponente 120c mit der vierten vertikalen Spannungsreferenzebene 112d' gekoppelt sein und kann ferner durch den fünften bzw. sechsten Via (116e, 116f) mit der fünften vertikalen Spannungsreferenzebene 112e' gekoppelt sein.
  • Unter einem Gesichtspunkt kann die dritte vertikale Spannungsreferenzebene 112c' einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Unter einem Gesichtspunkt kann die vierte vertikale Spannungsreferenzebene 112d' einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die fünfte vertikale Spannungsreferenzebene 112e' einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Mit anderen Worten kann das zweite Modul einer vertikalen Leistungsebene 110b eine vertikale Massereferenzspannungsebene (Vss) einschließen, die sandwichartig zwischen zwei vertikalen Leistungsreferenzspannungsebenen (Vcc) angeordnet ist.
  • Unter einem Gesichtspunkt können die dritte Metallschicht 112c und die fünfte Metallschicht 112e als eine jeweilige vertikale Leistungsversorgungsreferenzspannungsverbindung (Vcc-Verbindung) zwischen dem Gehäusesubstrat 102 und der Halbleitervorrichtung 122 konfiguriert sein. Die jeweilige Leistungsversorgungsreferenzspannung (Vcc) kann etwa zwischen 0,8 Volt (V) und 3,3 V betragen. Zum Beispiel kann die dritte vertikale Spannungsreferenzebene (Vcc) etwa 0,8 V betragen und kann die fünfte vertikale Spannungsreferenzebene (Vcc) etwa 1,0 V betragen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Vielzahl von Mikrokontaktierhügeln 117 auf dem Basis-Die 108 angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 117a auf dem ersten Leistungsebenenmodul 110a angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 117b auf dem zweiten Leistungsebenenmodul 110b angeordnet sein. Die Vielzahl von Mikrokontaktierhügeln 117a können eine elektrische Verbindung zwischen dem ersten Leistungsebenenmodul 110a und dem zweiten Chiplet 124b bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 117 können auch eine elektrische Verbindung zwischen dem Basis-Die 108 und dem ersten Chiplet 124a bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 117b können ferner eine elektrische Verbindung zwischen dem zweiten Leistungsebenenmodul 110b und dem dritten Chiplet 124c bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Breite der Vielzahl von Mikrokontaktierhügeln (117a, 117b) auf dem ersten und dem zweiten Leistungsebenenmodul (110a, 110b) kleiner als die Breite der jeweiligen Vielzahl von Gehäusekontaktierhügeln (106a, 106b) sein. Unter einem Gesichtspunkt können die jeweiligen Chiplet-seitigen Kontaktstellen (114a, 114b, 114c, 114d, 114e) gemäß der Breite der jeweiligen Mikrokontaktierhügel (117a, 117b) auf dem ersten und dem zweiten Leistungsebenenmodul (110a, 110b) bemessen sein. Unter einem Gesichtspunkt können die jeweiligen gehäuseseitigen Kontaktstellen (115a, 115b, 115c, 115d, 115e) gemäß der Breite der jeweiligen Gehäusekontaktierhügel (106a, 106b) des ersten und des zweiten Leistungsebenenmoduls (110a, 110b) bemessen sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können das erste Chiplet 124a, das zweite Chiplet 124b und das dritte Chiplet 124c durch eine Umverteilungsschicht (RDL) 119 innerhalb des Basis-Die 108 miteinander kommunizieren. Unter einem Gesichtspunkt kann die RDL 119 eine Vielzahl von Leiterbahnen einschließen, die mit einer Vielzahl von dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann die RDL 119 mit der TSV 118 innerhalb des Basis-Die 108 gekoppelt sein..
  • 1B zeigt eine Draufsichtanordnung des Halbleitergehäuses 100 gemäß dem Gesichtspunkt, wie in 1A gezeigt. Das Gehäusesubstrat 102 kann einen Umfang oder eine Grundfläche einschließen. Das Basis-Die 108 kann eine Grundfläche einschließen. Das erste Chiplet 124a kann eine Grundfläche einschließen. Das zweite Chiplet 124b kann eine Grundfläche einschließen. Das dritte Chiplet 124c kann eine Grundfläche einschließen. Das erste Leistungsebenenmodul 110a kann eine Grundfläche einschließen. Das zweite Leistungsebenenmodul 110b kann eine Grundfläche einschließen. Unter einem Gesichtspunkt kann das Halbleitergehäuse 100 ferner ein oder mehrere zusätzliche Chiplets 124n einschließen, die angrenzend an das Basis-Die 108 und angrenzend an das zweite Chiplet 124b angeordnet sind.
  • Unter dem in 1B gezeigten Gesichtspunkt liegen die Grundflächen des Basis-Die 108, des ersten Chiplets 124a, des zweiten Chiplets 124b, des dritten Chiplets 124c, des zusätzlichen Chiplets 124n, des ersten Leistungsebenenmoduls 110a und des zweiten Leistungsebenenmoduls 110b innerhalb des Umfangs des Substrats 102.
  • Wie oben beschrieben, kann das erste Chiplet 124a auf dem Basis-Die 108 angeordnet sein. Das zweite Chiplet 124b kann teilweise auf dem Basis-Die 108 angeordnet sein und kann teilweise auf dem ersten Leistungsebenenmodul 110a angeordnet sein. Das dritte Chiplet 124c kann teilweise auf dem Basis-Die 108 angeordnet sein und kann teilweise auf dem zweiten Leistungsebenenmodul 110b angeordnet sein. Somit kann die Grundfläche des ersten Chiplets 124a, wie in 1B gezeigt, innerhalb der Grundfläche des Basis-Die 108 liegen. Die Grundfläche des zweiten Chiplets 124b kann einen Abschnitt, der mit dem Basis-Die 108 überlappen kann, und einen anderen Abschnitt, der mit dem ersten Leistungsebenenmodul 110a überlappen kann, einschließen. Die Grundfläche des dritten Chiplets 124c kann einen Abschnitt, der mit dem Basis-Die 108 überlappen kann, und einen anderen Abschnitt, der mit dem zweiten Leistungsebenenmodul 110b überlappen kann, einschließen. Ähnlich der Anordnung des zweiten Chiplets 124b kann das zusätzliche Chiplet 124n eine Grundfläche einschließen, die einen Abschnitt, der mit dem Basis-Die 108 überlappen kann, und einen anderen Abschnitt, der mit dem ersten Leistungsebenenmodul 110a überlappen kann, aufweisen kann.
  • Das erste Leistungsebenenmodul 110a kann die erste Spannungsreferenzebene 112a' und die zweite Spannungsreferenzebene 112b' einschließen, die in der y-Achse ausgerichtet sein können und parallel zueinander sein können. Eine erste passive Komponente 120a kann zwischen der ersten Spannungsreferenzebene 112a' und der zweiten Spannungsreferenzebene 112b' angeordnet sein. Unter dem in 1B gezeigten Gesichtspunkt kann ein Array aus passiven Komponenten vorhanden sein, das zwischen der ersten Spannungsreferenzebene 112a' und der zweiten Spannungsreferenzebene 112b' angeordnet ist.
  • Das zweite Leistungsebenenmodul 110b kann die dritte Spannungsreferenzebene 112c', die vierte Spannungsreferenzebene 112d' und die fünfte Spannungsreferenzebene 112e' einschließen, die in der y-Achse ausgerichtet sein können und parallel zueinander sein können. Eine zweite passive Komponente 120b kann zwischen der dritten Spannungsreferenzebene 112c' und der vierten Spannungsreferenzebene 112d' angeordnet sein. Eine dritte passive Komponente 120c kann zwischen der vierten Spannungsreferenzebene 112d' und der fünften Spannungsreferenzebene 112e' angeordnet sein. Unter dem in 1B gezeigten Gesichtspunkt kann ein Array aus passiven Komponenten vorhanden sein, das zwischen der dritten Spannungsreferenzebene 112c' und der vierten Spannungsreferenzebene 112d' angeordnet ist. Unter einem weiteren Gesichtspunkt kann ein Array aus passiven Komponenten vorhanden sein, das zwischen der vierten Spannungsreferenzebene 112d' und der fünften Spannungsreferenzebene 112e' angeordnet ist.
  • 2A zeigt eine Querschnittsansicht eines Halbleitergehäuses 200 gemäß einem Gesichtspunkt der vorliegenden Offenbarung. Der Querschnitt ist entlang der Linie A-A' von 2B vorgenommen..
    Unter dem in 2A gezeigten Gesichtspunkt kann das Halbleitergehäuse 200 ein Gehäusesubstrat 202 einschließen. Das Gehäusesubstrat 202 kann Kontaktstellen, elektrische Verschaltungen, Führungen und andere Merkmale einschließen, die in einer der vorliegenden Figuren gezeigt sein können oder nicht und die herkömmliche Merkmale sind, die einem Fachmann bekannt sind. Verschiedene Kopplungen der Komponenten können herkömmliche Verfahren verwenden, einschließlich Lötbondens, Thermokompressionsbondens oder eines anderen Metalldiffusionsverfahrens. Das Gehäusesubstrat 202 kann eine oder mehrere starre Kernschichten für verbesserte strukturelle Stabilität oder ein kernloses Substratgehäuse für einen reduzierten Formfaktor aufweisen. Unter anderen Gesichtspunkten kann das Gehäusesubstrat 202 Teil eines größeren Substrats sein, das zusätzliche Halbleitergehäuse und/oder Komponenten stützt..
  • Unter einem Gesichtspunkt kann das Halbleitergehäuse 200 eine Vielzahl von Lötkugeln 204 einschließen. Das Gehäusesubstrat 202 kann durch die Vielzahl von Lötkugeln 204 mit einer (nicht gezeigten) Hauptplatine verbunden sein. Die Vielzahl von Lötkugeln 204 können auch eine elektrische Verbindung zwischen dem Gehäusesubstrat 202 und der Hauptplatine bereitstellen. Unter einem Gesichtspunkt kann das gestapelte Halbleitergehäuse 200 eine Vielzahl von Gehäusekontaktierhügeln 206 einschließen, die auf dem Gehäusesubstrat 202 angeordnet sind. Die Vielzahl von Gehäusekontaktierhügeln 206 können Controlled Collapse Chip Connection-Kontaktierhügel (C4-Kontaktierhügel) sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 200 ein Basis-Die 208 einschließen. Das Basis-Die 208 kann ein aktiver Interposer oder ein passiver Interposer sein. Unter einem Gesichtspunkt kann das Basis-Die 208 auf dem Gehäusesubstrat 202 angeordnet sein. Unter einem Gesichtspunkt kann das Basis-Die 208 durch die Vielzahl von Gehäusekontaktierhügeln 206 mit dem Gehäusesubstrat 202 verbunden sein. Die Vielzahl von Gehäusekontaktierhügeln 206 können auch eine elektrische Verbindung zwischen dem Basis-Die 208 und dem Gehäusesubstrat 202 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Basis-Die 208 zumindest eine Siliziumdurchkontaktierung (TSV) 218 einschließen. Die Vielzahl von Gehäusekontaktierhügeln 206 können eine elektrische Verbindung zwischen der zumindest einen TSV 218 und dem Gehäusesubstrat 202 bereitstellen.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 200 ein erstes Leistungsebenenmodul 210a einschließen. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 210a auf dem Gehäusesubstrat 202 angeordnet sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 210a durch eine Vielzahl von Gehäusekontaktierhügeln 206a mit dem Gehäusesubstrat 202 verbunden sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 210a an einer ersten Peripherie des Basis-Die 208 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das erste Leistungsebenenmodul 210a eine Vielzahl von vertikalen überlappenden Metallschichten (212a, 212b) einschließen, die elektrisch mit dem Gehäusesubstrat 202 an einer unteren Oberfläche des ersten Leistungsebenenmoduls 210a gekoppelt sind. Unter dem in 2A gezeigten Gesichtspunkt kann das erste Leistungsebenenmodul 210a eine erste Metallschicht 212a und eine zweite Metallschicht 212b einschließen, die mit einer dielektrischen Schicht überlappt sind. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 210a einen ersten Formabschnitt 213a einschließen. Der erste Formabschnitt 213a kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der erste Formabschnitt 213a kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 202 gekoppelt ist. Der erste Formabschnitt 213a kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 222 gekoppelt ist. Unter einem Gesichtspunkt können die erste und die zweite Metallschicht (212a, 212b) in das Formmaterial des ersten Formabschnitts 213a eingebettet sein. Die erste und die zweite Metallschicht (212a, 212b) können sich durch die erste Formoberfläche und die zweite Formoberfläche des ersten Formabschnitts 213a erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 206 a eine elektrische Verbindung zwischen der Vielzahl von überlappenden Metallschichten (212a, 212b) des ersten Leistungsebenenmoduls 210a und dem Gehäusesubstrat 202 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 200 ein zweites Leistungsebenenmodul 210b einschließen. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 210b auf dem Gehäusesubstrat 202 angeordnet sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 210b durch eine Vielzahl von Gehäusekontaktierhügeln 206b mit dem Gehäusesubstrat 202 verbunden sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 210b an einer zweiten Peripherie des Basis-Die 208 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das zweite Leistungsebenenmodul 210b eine Vielzahl von vertikalen überlappenden Metallschichten (212c, 212d, 212e) einschließen, die elektrisch mit dem Gehäusesubstrat 202 an einer unteren Oberfläche des zweiten Leistungsebenenmoduls 210b gekoppelt sind. Unter dem in 2A gezeigten Gesichtspunkt kann das zweite Leistungsebenenmodul 210b eine dritte Metallschicht 212c, eine vierte Metallschicht 212d und eine fünfte Metallschicht 212e einschließen, die mit dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 210b einen zweiten Formabschnitt 213b einschließen. Der zweite Formabschnitt 213b kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der zweite Formabschnitt 213b kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 202 gekoppelt ist. Der zweite Formabschnitt 213b kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 222 gekoppelt ist. Unter einem Gesichtspunkt können die dritte Metallschicht 212c, die vierte Metallschicht 212d und die fünfte Metallschicht 212e im Formmaterial des zweiten Formabschnitts 213b eingebettet sein. Die dritte Metallschicht 212c, die vierte Metallschicht 212d und die fünfte Metallschicht 212e können sich durch die erste Formoberfläche und die zweite Formoberfläche des zweiten Formabschnitts 213b erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 206b eine elektrische Verbindung zwischen der Vielzahl von überlappenden Metallschichten (212c, 212d, 212e) des zweiten Leistungsebenenmoduls 210b und dem Gehäusesubstrat 202 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 200 die Halbleitervorrichtung 222 einschließen. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 222 aus einem beliebigen geeigneten Halbleiter, wie Silizium oder Galliumarsenid, gefertigt sein. Die Halbleitervorrichtung 222 kann ein Halbleiter-Die, ein Chip oder ein Satz von Chiplets, z. B. ein System-on-Chip (SOC), eine Zentralverarbeitungseinheit (CPU), ein Plattform-Controller-Hub (PCH)/Chipsatz, eine Speichervorrichtung, eine Vorrichtung einer feldprogrammierbaren Gatteranordnung (FPGA-Vorrichtung) oder eine Grafikverarbeitungseinheit (GPU) sein. Unter dem in 2A gezeigten Gesichtspunkt kann die Halbleitervorrichtung 222 ein Satz von drei Chiplets (224a, 224b, 224c) sein. Unter einem Gesichtspunkt kann das erste Chiplet 224a eine CPU einschließen, kann das zweite Chiplet 224b einen PCH einschließen und kann das dritte Chiplet 224c eine GPU einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die Halbleitervorrichtung 222 zumindest teilweise auf dem Basis-Die 208 angeordnet sein. Die Halbleitervorrichtung 222 kann auch zumindest teilweise auf dem ersten Leistungsebenenmodul 210a angeordnet sein. Die Halbleitervorrichtung 222 kann ferner zumindest teilweise auf dem zweiten Leistungsebenenmodul 210b angeordnet sein. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 222 einen ersten Abschnitt aufweisen, der auf dem Basis-Die 208 angeordnet ist. Die Halbleitervorrichtung 222 kann einen zweiten Abschnitt aufweisen, der auf dem ersten Leistungsebenenmodul 210a angeordnet ist. Die Halbleitervorrichtung 222 kann ferner einen dritten Abschnitt aufweisen, der auf dem zweiten Leistungsebenenmodul 210b angeordnet ist. Unter dem in 2A gezeigten Gesichtspunkt kann das erste Chiplet 224a der Halbleitervorrichtung 222 auf dem Basis-Die 208 angeordnet sein. Das zweite Chiplet 224b der Halbleitervorrichtung 222 kann teilweise auf dem Basis-Die 208 angeordnet sein und kann teilweise auf dem ersten Leistungsebenenmodul 210a angeordnet sein. Das dritte Chiplet 224c der Halbleitervorrichtung 222 kann teilweise auf dem Basis-Die 208 angeordnet sein und kann teilweise auf dem zweiten Leistungsebenenmodul 210b angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 222 durch die zumindest eine TSV 218 elektrisch mit dem Gehäusesubstrat 202 gekoppelt sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 222 durch die erste und die zweite Metallschicht (212a, 212b) an einer oberen Oberfläche des ersten Leistungsebenenmoduls 210a elektrisch mit dem Gehäusesubstrat 202 gekoppelt sein. Unter einem Gesichtspunkt können sowohl die erste als auch die zweite Metallschicht (212a, 212b) konfigurierbar sein. Jede der ersten und der zweiten Metallschicht (212a, 212b) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 200 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen von jeder der ersten und der zweiten Metallschicht (212a, 212b) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 208 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die erste und die zweite Metallschicht (212a, 212b) in einer Richtung erstrecken, um eine jeweilige Ebene (212a', 212b') zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 208 sein kann. Unter dem in 2A und 2B gezeigten Gesichtspunkt können sich die erste und die zweite Metallschicht (212a, 212b) in der y-Achse entlang der Peripherie des Basis-Die 208 erstrecken. Mit anderen Worten können die erste und die zweite Metallschicht (212a, 212b) eine erste leitfähige Ebene 212a' bzw. eine zweite leitfähige Ebene 212b' bilden, die quer zum Querschnitt des Basis-Die 208 sein können, wodurch das erste Leistungsebenenmodul 210a gebildet wird. Unter einem Gesichtspunkt kann die durch die erste Metallschicht 212a gebildete Ebene eine erste Spannungsreferenzebene 212a' einschließen. Die Ebene, die durch die zweite Metallschicht 212b gebildet wird, kann eine zweite Spannungsreferenzebene 212b' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste und die zweite Metallschicht (212a, 212b) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die erste und die zweite Metallschicht (212a, 212b) können sich in der y-Achse entlang der Peripherie des Basis-Die 208 und parallel zueinander erstrecken. Unter einem Gesichtspunkt können sich sowohl die erste als auch die zweite Metallschicht (212a, 212b) von 30 % bis 120 % einer Länge des Basis-Die 208 erstrecken. Zum Beispiel können sowohl die erste als auch die zweite Metallschicht (212a, 212b) eine Länge im Bereich von 5 mm bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die erste Metallschicht 212a eine erste Chiplet-seitige Kontaktstelle 214a und eine erste gehäuseseitige Kontaktstelle 215a einschließen. Unter einem Gesichtspunkt kann die erste Chiplet-seitige Kontaktstelle 214a mit der Halbleitervorrichtung 222 gekoppelt sein. Die erste gehäuseseitige Kontaktstelle 215a kann mit dem Gehäusesubstrat 202 gekoppelt sein. Gleichermaßen kann die zweite Metallschicht 212b eine zweite Chiplet-seitige Kontaktstelle 214b und eine zweite gehäuseseitige Kontaktstelle 215b einschließen. Unter einem Gesichtspunkt kann die zweite Chiplet-seitige Kontaktstelle 214b mit der Halbleitervorrichtung 222 gekoppelt sein. Die zweite gehäuseseitige Kontaktstelle 215b kann mit dem Gehäusesubstrat 202 gekoppelt sein. Unter dem in 2A gezeigten Gesichtspunkt können sowohl die erste als auch die zweite Metallschicht (212a, 212b) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem zweiten Chiplet 224b und dem Gehäusesubstrat 202 gebildet werden kann, wodurch ein erstes Modul einer vertikalen Leistungsebene 210a gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die erste Metallschicht 212a gebildet wird, eine erste vertikale Spannungsreferenzebene 212a' einschließen. Die vertikale Ebene, die durch die zweite Metallschicht 212b gebildet wird, kann eine zweite vertikale Spannungsreferenzebene 212b' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Chiplet-seitige Kontaktstelle 214a und die erste gehäuseseitige Kontaktstelle 215a unterschiedliche Breiten (in der x-Achse) aufweisen. Die erste Chiplet-seitige Kontaktstelle 214a kann eine Breite einer ersten Abmessung aufweisen. Die erste gehäuseseitige Kontaktstelle 215a kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die erste Chiplet-seitige Kontaktstelle 214a eine kleinere Breite als die erste gehäuseseitige Kontaktstelle 215a aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die zweite Chiplet-seitige Kontaktstelle 214b und die zweite gehäuseseitige Kontaktstelle 215b unterschiedliche Breiten (in der x-Achse) aufweisen. Die zweite Chiplet-seitige Kontaktstelle 214b kann eine Breite einer ersten Abmessung aufweisen. Die zweite gehäuseseitige Kontaktstelle 215b kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die zweite Chiplet-seitige Kontaktstelle 214b eine kleinere Breite als die zweite gehäuseseitige Kontaktstelle 215b aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Metallschicht 212a und die zweite Metallschicht 212b eine gleiche Höhe (in der z-Achse) aufweisen. Die erste und die zweite Metallschicht (212a, 212b) können eine Höhengeometrie im Bereich von etwa 200 µm bis 800 µm einschließen.
  • Unter einem Gesichtspunkt werden die unterschiedlichen Abmessungen der ersten und der zweiten Chiplet-seitigen Kontaktstelle (214a, 214b) und der ersten und der zweiten gehäuseseitigen Kontaktstelle (215a, 215b) durch eine nicht homogene vertikale Leistungsebenendicke erreicht. Unter dem in 2A gezeigten Gesichtspunkt kann eine vertikale abgestufte Referenzebene in einer „L“-förmigen Konfiguration mit einer ersten Ebenendicke angrenzend an eine Modul-Chiplet-Seite und einer zweiten Ebenendicke größer als die erste Ebenendicke angrenzend an eine Modulgehäuseseite bereitgestellt sein. Unter einem Gesichtspunkt kann ein ähnliches effektives Volumen einer Leiterebene, z. B. ein gleiches effektives Ebenenvolumen zwischen der ersten Ebenendicke und der zweiten Ebenendicke, durch Konfigurieren der Verhältnisse der -x- und -z-Achsen zwischen der ersten und der zweiten Ebenendicke erreicht werden.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein erster Via 216a auf der ersten Metallschicht 212a gebildet sein. Ein zweiter Via 216a' kann auf der zweiten Metallschicht 212b gebildet sein und kann dem ersten Via 216a gegenüberliegen. Ein dritter Via 216b kann auf der ersten Metallschicht 212a gebildet sein. Ein vierter Via 216b' kann auf der zweiten Metallschicht 212b gebildet sein und kann dem dritten Via 216b gegenüberliegen. Unter einem Gesichtspunkt kann eine erste passive Komponente 220a zwischen der ersten und der zweiten Metallschicht (212a, 212b) angeordnet sein. Unter einem Gesichtspunkt kann eine zweite passive Komponente 220b zwischen der ersten und der zweiten Metallschicht (212a, 212b) angeordnet sein. Die erste passive Komponente 220a und die zweite passive Komponente 220b können einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter einem Gesichtspunkt können die erste und die zweite passive Komponente (220a, 220b) zum Verbessern der Leistungsintegrität des Halbleitergehäuses 200 verwendet werden. Unter einem Gesichtspunkt kann die Körperlänge der ersten und der zweiten passiven Komponente (220a, 220b) entlang der y-Achse angeordnet sein, um ein miniaturisiertes Modul einer vertikalen Leistungsebene oder ein Modul einer vertikalen Leistungsebene mit niedrigem z-Profil zu erreichen. Unter einem Gesichtspunkt kann ein erster Anschluss der ersten passiven Komponente 220a durch den ersten Via 216a elektrisch mit der ersten Metallschicht 212a gekoppelt sein. Ein zweiter Anschluss der ersten passiven Komponente 220a kann durch den zweiten Via 216a' elektrisch mit der zweiten Metallschicht 212b gekoppelt sein. Mit anderen Worten kann die erste passive Komponente 220a mit der ersten vertikalen Spannungsreferenzebene 212a' gekoppelt sein und kann ferner durch den ersten bzw. den zweiten Via (216a, 216a') mit der zweiten vertikalen Spannungsreferenzebene 212b' gekoppelt sein. Unter einem Gesichtspunkt kann ein erster Anschluss der zweiten passiven Komponente 220b durch den vierten Via 216b' elektrisch mit der zweiten Metallschicht 212b gekoppelt sein. Ein zweiter Anschluss der zweiten passiven Komponente 220b kann durch den dritten Via 216b elektrisch mit der ersten Metallschicht 212a gekoppelt sein. Mit anderen Worten kann die zweite passive Komponente 220b mit der ersten vertikalen Spannungsreferenzebene 212a' gekoppelt sein und kann ferner durch den dritten bzw. den vierten Via (216b, 216b') mit der zweiten vertikalen Spannungsreferenzebene 212b' gekoppelt sein. Dies kann zu einer AC-Rauschminderung führen, weil die Nähe entkoppelnder passiver Komponenten zu der Halbleitervorrichtung 200 leistungsversorgungsinduzierten Jitter reduzieren kann, was zu Verbesserungen der elektrischen Leistungsfähigkeit führen kann.
  • Unter einem Gesichtspunkt kann die erste vertikale Spannungsreferenzebene 212a' einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die zweite vertikale Spannungsreferenzebene 212b' einer Leistungsreferenzspannung (Vcc) zugeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 222 durch die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) an einer oberen Oberfläche des zweiten Leistungsebenenmoduls 210b elektrisch mit dem Gehäusesubstrat 202 gekoppelt sein. Unter einem Gesichtspunkt kann jede der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) konfigurierbar sein. Jede der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 200 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen jeder der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 208 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) in einer Richtung erstrecken, um eine jeweilige Ebene zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 208 sein kann. Unter dem in 2A und 2B gezeigten Gesichtspunkt können sich die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) in der y-Achse entlang der Peripherie des Basis-Die 208 erstrecken. Mit anderen Worten können die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) eine dritte leitfähige Ebene 212c', eine vierte leitfähige Ebene 212d' bzw. eine fünfte leitfähige Ebene 212e' bilden, die quer zum Querschnitt des Basis-Die 208 sein können, wodurch das zweite Leistungsebenenmodul 210b gebildet wird. Unter einem Gesichtspunkt kann die durch die dritte Metallschicht 212c gebildete Ebene eine dritte Spannungsreferenzebene 212c' einschließen. Die Ebene, die durch die vierte Metallschicht 212d gebildet wird, kann eine vierte Spannungsreferenzebene 212d' einschließen. Die Ebene, die durch die fünfte Metallschicht 212e gebildet wird, kann eine fünfte Spannungsreferenzebene 212e' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) können sich in der y-Achse entlang der Peripherie des Basis-Die 208 und parallel zueinander erstrecken. Unter einem Gesichtspunkt kann sich jede der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) von 30 % bis 120 % einer Länge des Basis-Die 208 erstrecken. Zum Beispiel kann jede der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) eine Länge im Bereich von 5 mm bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die dritte Metallschicht 212c eine dritte Chiplet-seitige Kontaktstelle 214c und eine dritte gehäuseseitige Kontaktstelle 215c einschließen. Unter einem Gesichtspunkt kann die dritte Chiplet-seitige Kontaktstelle 214c mit der Halbleitervorrichtung 222 gekoppelt sein. Die dritte gehäuseseitige Kontaktstelle 215c kann mit dem Gehäusesubstrat 202 gekoppelt sein. Die vierte Metallschicht 212d kann eine vierte Chiplet-seitige Kontaktstelle 214d und eine vierte gehäuseseitige Kontaktstelle 215d einschließen. Unter einem Gesichtspunkt kann die vierte Chiplet-seitige Kontaktstelle 214d mit der Halbleitervorrichtung 222 gekoppelt sein. Die vierte gehäuseseitige Kontaktstelle 215d kann mit dem Gehäusesubstrat 202 gekoppelt sein. Die fünfte Metallschicht 212e kann eine fünfte Chiplet-seitige Kontaktstelle 214e und eine fünfte gehäuseseitige Kontaktstelle 215e einschließen. Unter einem Gesichtspunkt kann die fünfte Chiplet-seitige Kontaktstelle 214e mit der Halbleitervorrichtung 222 gekoppelt sein. Die fünfte gehäuseseitige Kontaktstelle 215e kann mit dem Gehäusesubstrat 202 gekoppelt sein. Unter dem in 2A gezeigten Gesichtspunkt kann jede der dritten, vierten und fünften Metallschicht (212c, 212d, 212e) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem dritten Chiplet 224c und dem Gehäusesubstrat 202 gebildet werden kann, wodurch ein zweites Modul einer vertikalen Leistungsebene 210b gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die dritte Metallschicht 212c gebildet wird, eine dritte vertikale Spannungsreferenzebene 212c' einschließen. Die vertikale Ebene, die durch die vierte Metallschicht 212d gebildet wird, kann eine vierte vertikale Spannungsreferenzebene 212d' einschließen. Die vertikale Ebene, die durch die fünfte Metallschicht 212e gebildet wird, kann eine fünfte vertikale Spannungsreferenzebene 212e' einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte Chiplet-seitige Kontaktstelle 214c und die dritte gehäuseseitige Kontaktstelle 215c unterschiedliche Breiten (in der x-Achse) aufweisen. Die dritte Chiplet-seitige Kontaktstelle 214c kann eine Breite einer ersten Abmessung aufweisen. Die dritte gehäuseseitige Kontaktstelle 215c kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die dritte Chiplet-seitige Kontaktstelle 214c eine kleinere Breite als die dritte gehäuseseitige Kontaktstelle 215c aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die vierte Chiplet-seitige Kontaktstelle 214d und die vierte gehäuseseitige Kontaktstelle 215d unterschiedliche Breiten (in der x-Achse) aufweisen. Die vierte Chiplet-seitige Kontaktstelle 214d kann eine Breite einer ersten Abmessung aufweisen. Die vierte gehäuseseitige Kontaktstelle 215d kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die vierte Chiplet-seitige Kontaktstelle 214d eine kleinere Breite als die vierte gehäuseseitige Kontaktstelle 215d aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die fünfte Chiplet-seitige Kontaktstelle 214e und die fünfte gehäuseseitige Kontaktstelle 215e unterschiedliche Breiten (in der x-Achse) aufweisen. Die fünfte Chiplet-seitige Kontaktstelle 214e kann eine Breite einer ersten Abmessung aufweisen. Die fünfte gehäuseseitige Kontaktstelle 215e kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die fünfte Chiplet-seitige Kontaktstelle 214e eine kleinere Breite als die fünfte gehäuseseitige Kontaktstelle 215e aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte, vierte und fünfte Metallschicht (212c, 212d, 212e) eine gleiche Höhe (in der z-Achse) aufweisen. Die dritte, vierte und fünfte Metallschicht (2112c, 212d, 212e) können eine Höhengeometrie im Bereich von etwa 200 µm bis 800 µm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung schließt das zweite Leistungsebenenmodul 210b möglicherweise keine passive Komponente ein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 210b zumindest einen Graben 221a (d. h. einen erhöhten Abschnitt) einschließen, der auf der dritten Metallschicht 212c gebildet ist. Der Graben 221a kann sich von der dritten Metallschicht 212c zu der vierten Metallschicht 212d hin erstrecken. Das zweite Leistungsebenenmodul 210b kann ferner zumindest einen Graben 221c einschließen, der auf der fünften Metallschicht 212e gebildet ist. Der Graben 221c kann sich von der fünften Metallschicht 212e zu der vierten Metallschicht 212d hin erstrecken. Das zweite Leistungsebenenmodul 210b kann ferner zumindest einen Graben 221b einschließen, der auf einer ersten Oberfläche und einer zweiten Oberfläche der vierten Metallschicht 212d gebildet ist. Der Graben 221b kann sich von der ersten Oberfläche der vierten Metallschicht 212d zu der dritten Metallschicht 212c hin erstrecken. Der Graben 221b kann sich von der zweiten Oberfläche der vierten Metallschicht 212d zu der fünften Metallschicht 212e hin erstrecken. Die Gräben (221a, 221b, 221c) des zweiten Leistungsebenenmoduls 210b können eine ineinandergreifende Anordnung zwischen Gräben angrenzender Metallschichten (212c, 212d, 212e) bilden. Die Gräben (221a, 221b, 221c) können durch eine dielektrische Schicht, z. B. einen Polymertrockenfilmresist (Polymer-DFR), voneinander isoliert sein. Ein Vorteil des Bereitstellens einer solchen ineinandergreifenden Anordnung kann eine Schleife mit reduzierter Induktivität zwischen der Leistungs- und der Masseebene einschließen.
  • Unter einem Gesichtspunkt kann die dritte vertikale Spannungsreferenzebene 212c' einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Unter einem Gesichtspunkt kann die vierte vertikale Spannungsreferenzebene 212d' einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die fünfte vertikale Spannungsreferenzebene 212e' einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Mit anderen Worten kann das zweite Modul einer vertikalen Leistungsebene 210b eine vertikale Massereferenzspannungsebene (Vss) einschließen, die sandwichartig zwischen zwei vertikalen Leistungsreferenzspannungsebenen (Vcc) angeordnet ist.
  • Unter einem Gesichtspunkt können die dritte Metallschicht 212c und die fünfte Metallschicht 212e als eine jeweilige vertikale Leistungsversorgungsreferenzspannungsverbindung (Vcc-Verbindung) zwischen dem Gehäusesubstrat 202 und der Halbleitervorrichtung 222 konfiguriert sein. Die jeweilige Leistungsversorgungsreferenzspannung (Vcc) kann etwa zwischen 0,8 Volt (V) und 3,3 V betragen. Zum Beispiel kann die dritte vertikale Spannungsreferenzebene (Vcc) etwa 0,8 V betragen und kann die fünfte vertikale Spannungsreferenzebene (Vcc) etwa 1,0 V betragen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Vielzahl von Mikrokontaktierhügeln 217 auf dem Basis-Die 208 angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 217a auf dem ersten Leistungsebenenmodul 210a angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 217b auf dem zweiten Leistungsebenenmodul 210b angeordnet sein. Die Vielzahl von Mikrokontaktierhügeln 217a können eine elektrische Verbindung zwischen dem ersten Leistungsebenenmodul 210a und dem zweiten Chiplet 224b bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 217 können auch eine elektrische Verbindung zwischen dem Basis-Die 208 und dem ersten Chiplet 224a bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 217b können ferner eine elektrische Verbindung zwischen dem zweiten Leistungsebenenmodul 210b und dem dritten Chiplet 224c bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Breite der Vielzahl von Mikrokontaktierhügeln (217a, 217b) auf dem ersten und dem zweiten Leistungsebenenmodul (210a, 210b) kleiner als die Breite der jeweiligen Vielzahl von Gehäusekontaktierhügeln (206a, 206b) sein. Unter einem Gesichtspunkt können die jeweiligen Chiplet-seitigen Kontaktstellen (214a, 214b, 214c, 214d, 214e) gemäß der Breite der jeweiligen Mikrokontaktierhügel (217a, 217b) auf dem ersten und dem zweiten Leistungsebenenmodul (210a, 210b) bemessen sein. Unter einem Gesichtspunkt können die jeweiligen gehäuseseitigen Kontaktstellen (215a, 215b, 215c, 215d, 215e) gemäß der Breite der jeweiligen Gehäusekontaktierhügel (206a, 206b) des ersten und des zweiten Leistungsebenenmoduls (210a, 210b) bemessen sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können das erste Chiplet 224a, das zweite Chiplet 224b und das dritte Chiplet 224c durch eine Umverteilungsschicht (RDL) 219 innerhalb des Basis-Die 208 miteinander kommunizieren. Unter einem Gesichtspunkt kann die RDL 219 eine Vielzahl von Leiterbahnen einschließen, die mit einer Vielzahl von dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann die RDL 219 mit der TSV 218 innerhalb des Basis-Die 208 gekoppelt sein..
  • 2B zeigt eine Draufsichtanordnung des Halbleitergehäuses 200 gemäß dem Gesichtspunkt, wie in 2A gezeigt. Das Gehäusesubstrat 202 kann einen Umfang oder eine Grundfläche einschließen. Das Basis-Die 208 kann eine Grundfläche einschließen. Das erste Chiplet 224a kann eine Grundfläche einschließen. Das zweite Chiplet 224b kann eine Grundfläche einschließen. Das dritte Chiplet 224c kann eine Grundfläche einschließen. Das erste Leistungsebenenmodul 210a kann eine Grundfläche einschließen. Das zweite Leistungsebenenmodul 210b kann eine Grundfläche einschließen. Unter einem Gesichtspunkt kann das Halbleitergehäuse 200 ferner ein oder mehrere zusätzliche Chiplets 224n einschließen, die angrenzend an das Basis-Die 208 und angrenzend an das zweite Chiplet 224b angeordnet sind.
  • Unter dem in 2B gezeigten Gesichtspunkt liegen die Grundflächen des Basis-Die 208, des ersten Chiplets 224a, des zweiten Chiplets 224b, des dritten Chiplets 224c, des zusätzlichen Chiplets 224n, des ersten Leistungsebenenmoduls 210a und des zweiten Leistungsebenenmoduls 210b innerhalb des Umfangs des Substrats 202.
  • Wie oben beschrieben, kann das erste Chiplet 224a auf dem Basis-Die 208 angeordnet sein. Das zweite Chiplet 224b kann teilweise auf dem Basis-Die 208 angeordnet sein und kann teilweise auf dem ersten Leistungsebenenmodul 210a angeordnet sein. Das dritte Chiplet 224c kann teilweise auf dem Basis-Die 208 angeordnet sein und kann teilweise auf dem zweiten Leistungsebenenmodul 210b angeordnet sein. Somit kann die Grundfläche des ersten Chiplets 224a, wie in 2B gezeigt, innerhalb der Grundfläche des Basis-Die 208 liegen. Die Grundfläche des zweiten Chiplets 224b kann einen Abschnitt, der mit dem Basis-Die 208 überlappen kann, und einen anderen Abschnitt, der mit dem ersten Leistungsebenenmodul 210a überlappen kann, einschließen. Die Grundfläche des dritten Chiplets 224c kann einen Abschnitt, der mit dem Basis-Die 208 überlappen kann, und einen anderen Abschnitt, der mit dem zweiten Leistungsebenenmodul 210b überlappen kann, einschließen. Ähnlich der Anordnung des zweiten Chiplets 224b kann das zusätzliche Chiplet 224n eine Grundfläche einschließen, die einen Abschnitt, der mit dem Basis-Die 208 überlappen kann, und einen anderen Abschnitt, der mit dem ersten Leistungsebenenmodul 210a überlappen kann, aufweisen kann.
  • Das erste Leistungsebenenmodul 210a kann die erste Spannungsreferenzebene 212a' und die zweite Spannungsreferenzebene 212b' einschließen, die in der y-Achse ausgerichtet sein können und parallel zueinander sein können. Eine erste passive Komponente 220a kann zwischen der ersten Spannungsreferenzebene 212a' und der zweiten Spannungsreferenzebene 212b' angeordnet sein. Die erste passive Komponente 220a kann durch den ersten Via 216a mit der ersten Spannungsreferenzebene 212a' gekoppelt sein.. Die erste passive Komponente 220a kann ferner durch den zweiten Via 216a' mit der zweiten Spannungsreferenzebene 212b' gekoppelt sein. Unter dem in 2B gezeigten Gesichtspunkt kann ein Array aus passiven Komponenten vorhanden sein, das zwischen der ersten Spannungsreferenzebene 212a' und der zweiten Spannungsreferenzebene 212b' angeordnet ist. Die Körperlänge der ersten passiven Komponente 220a kann entlang der y-Achse angeordnet sein.
    Das zweite Leistungsebenenmodul 210b kann die dritte Spannungsreferenzebene 212c', die vierte Spannungsreferenzebene 212d' und die fünfte Spannungsreferenzebene 212e' einschließen, die in der y-Achse ausgerichtet sein können und parallel zueinander sein können. Gräben (221b, 221c) können zwischen angrenzenden Spannungsreferenzebenen (212c', 212d', 212e') angeordnet sein.
  • 3 zeigt eine Querschnittsansicht eines Halbleitergehäuses 300 gemäß noch einem anderen Gesichtspunkt der vorliegenden Offenbarung. Das Halbleitergehäuse 300 kann dem Halbleitergehäuse 100 von 1A und dem Halbleitergehäuse 200 von 2A ähnlich sein und kann zusätzliche Variationen und Komponenten, wie unten beschrieben, einschließen.
  • Unter dem in 3 gezeigten Gesichtspunkt kann das Halbleitergehäuse 300 ein Gehäusesubstrat 302 einschließen. Das Gehäusesubstrat 302 kann Kontaktstellen, elektrische Verschaltungen, Führungen und andere Merkmale einschließen, die in einer der vorliegenden Figuren gezeigt sein können oder nicht und die herkömmliche Merkmale sind, die einem Fachmann bekannt sind. Verschiedene Kopplungen der Komponenten können herkömmliche Verfahren verwenden, einschließlich Lötbondens, Thermokompressionsbondens oder eines anderen Metalldiffusionsverfahrens. Das Gehäusesubstrat 302 kann eine oder mehrere starre Kernschichten für verbesserte strukturelle Stabilität oder ein kernloses Substratgehäuse für einen reduzierten Formfaktor aufweisen. Unter anderen Gesichtspunkten kann das Gehäusesubstrat 302 Teil eines größeren Substrats sein, das zusätzliche Halbleitergehäuse und/oder Komponenten stützt..
  • Unter einem Gesichtspunkt kann das Halbleitergehäuse 300 eine Vielzahl von Lötkugeln 304 einschließen. Das Gehäusesubstrat 302 kann durch die Vielzahl von Lötkugeln 304 mit einer (nicht gezeigten) Hauptplatine verbunden sein. Die Vielzahl von Lötkugeln 304 können auch eine elektrische Verbindung zwischen dem Gehäusesubstrat 302 und der Hauptplatine bereitstellen. Unter einem Gesichtspunkt kann das gestapelte Halbleitergehäuse 300 eine Vielzahl von Gehäusekontaktierhügeln 306 einschließen, die auf dem Gehäusesubstrat 302 angeordnet sind. Die Vielzahl von Gehäusekontaktierhügeln 306 können Controlled Collapse Chip Connection-Kontaktierhügel (C4-Kontaktierhügel) sein.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 300 ein Basis-Die 308 einschließen. Das Basis-Die 308 kann ein aktiver Interposer oder ein passiver Interposer sein. Unter einem Gesichtspunkt kann das Basis-Die 308 auf dem Gehäusesubstrat 302 angeordnet sein. Unter einem Gesichtspunkt kann das Basis-Die 308 durch die Vielzahl von Gehäusekontaktierhügeln 306 mit dem Gehäusesubstrat 302 verbunden sein. Die Vielzahl von Gehäusekontaktierhügeln 306 können auch eine elektrische Verbindung zwischen dem Basis-Die 308 und dem Gehäusesubstrat 302 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Basis-Die 308 zumindest eine Siliziumdurchkontaktierung (TSV) 318 einschließen. Die Vielzahl von Gehäusekontaktierhügeln 306 können eine elektrische Verbindung zwischen der zumindest einen TSV 318 und dem Gehäusesubstrat 302 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 300 ein erstes Leistungsebenenmodul 310a einschließen. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 310a einen ersten Abschnitt einschließen, der auf dem Gehäusesubstrat 302 angeordnet ist. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 310a durch eine Vielzahl von Gehäusekontaktierhügeln 306a mit dem Gehäusesubstrat 302 verbunden sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 310a ferner einen zweiten Abschnitt einschließen, der auf der (nicht gezeigten) Hauptplatine angeordnet ist. Das erste Leistungsebenenmodul 310a kann durch eine Vielzahl von Lötkugeln 304 mit der Hauptplatine verbunden sein. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 310a an einer ersten Peripherie des Basis-Die 308 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das erste Leistungsebenenmodul 310a eine Vielzahl von vertikalen überlappenden Metallschichten (312a, 312b, 312c) einschließen, die elektrisch mit dem Gehäusesubstrat 302 und der Hauptplatine gekoppelt sind. Unter dem in 3 gezeigten Gesichtspunkt kann das erste Leistungsebenenmodul 310a eine erste Metallschicht 312a, eine zweite Metallschicht 312b und eine dritte Metallschicht 312c einschließen, die mit dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann das erste Leistungsebenenmodul 310a einen ersten Formabschnitt 313a einschließen. Der erste Formabschnitt 313a kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der erste Formabschnitt 313a kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 302 gekoppelt ist. Der erste Formabschnitt 313a kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 322 gekoppelt ist. Der erste Formabschnitt 313a kann eine dritte Formoberfläche aufweisen, die mit der Hauptplatine gekoppelt ist. Unter einem Gesichtspunkt können die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) in das Formmaterial des ersten Formabschnitts 313a eingebettet sein. Die erste und die zweite Metallschicht (312a, 312b) können sich durch die dritte Formoberfläche und die zweite Formoberfläche des ersten Formabschnitts 313a erstrecken. Die dritte Metallschicht 312c kann sich durch die erste Formoberfläche und die zweite Formoberfläche des ersten Formabschnitts 313a erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 306a eine elektrische Verbindung zwischen der dritten Metallschicht 312c des ersten Leistungsebenenmoduls 310a und dem Gehäusesubstrat 302 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Lötkugeln 304 eine elektrische Verbindung zwischen der ersten und der zweiten Metallschicht (312a, 312b) des ersten Leistungsebenenmoduls 3 10a und der Hauptplatine bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 300 ein zweites Leistungsebenenmodul 310b einschließen. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 310b einen ersten Abschnitt einschließen, der auf dem Gehäusesubstrat 302 angeordnet ist. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 310b durch eine Vielzahl von Gehäusekontaktierhügeln 306b mit dem Gehäusesubstrat 302 verbunden sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 310b ferner einen zweiten Abschnitt einschließen, der auf der (nicht gezeigten) Hauptplatine angeordnet ist. Das zweite Leistungsebenenmodul 310b kann durch eine Vielzahl von Lötkugeln 304 mit der Hauptplatine verbunden sein. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 310b an einer zweiten Peripherie des Basis-Die 308 angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das zweite Leistungsebenenmodul 310b eine Vielzahl von vertikalen überlappenden Metallschichten (312d, 312e, 312f) einschließen, die elektrisch mit dem Gehäusesubstrat 302 und der Hauptplatine gekoppelt sind. Unter dem in 3 gezeigten Gesichtspunkt kann das zweite Leistungsebenenmodul 310b eine vierte Metallschicht 312d, eine fünfte Metallschicht 312e und eine sechste Metallschicht 312f einschließen, die mit dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann das zweite Leistungsebenenmodul 310b einen zweiten Formabschnitt 313b einschließen. Der zweite Formabschnitt 313b kann ein Formmaterial, wie Epoxidharzpolymer, Silikonpolymer oder Polyimidmaterial, einschließen. Der zweite Formabschnitt 313b kann eine erste Formoberfläche aufweisen, die mit dem Gehäusesubstrat 302 gekoppelt ist. Der zweite Formabschnitt 313b kann eine zweite Formoberfläche aufweisen, die mit einer Halbleitervorrichtung 322 gekoppelt ist. Der zweite Formabschnitt 313b kann eine dritte Formoberfläche aufweisen, die mit der Hauptplatine gekoppelt ist. Unter einem Gesichtspunkt können die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) im Formmaterial des zweiten Formabschnitts 313b eingebettet sein. Die vierte Metallschicht 312d kann sich durch die erste Formoberfläche und die zweite Formoberfläche des zweiten Formabschnitts 313b erstrecken. Die fünfte und die sechste Metallschicht (312e, 312f) können sich durch die zweite Formoberfläche und die dritte Formoberfläche des zweiten Formabschnitts 313b erstrecken.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Gehäusekontaktierhügeln 306b eine elektrische Verbindung zwischen der vierten Metallschicht 312d des zweiten Leistungsebenenmoduls 310b und dem Gehäusesubstrat 302 bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die Vielzahl von Lötkugeln 304 eine elektrische Verbindung zwischen der fünften und der sechsten Metallschicht (312e, 312f) des zweiten Leistungsebenenmoduls 310b und der Hauptplatine bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann das Halbleitergehäuse 300 die Halbleitervorrichtung 322 einschließen. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 322 aus einem beliebigen geeigneten Halbleiter, wie Silizium oder Galliumarsenid, gefertigt sein. Die Halbleitervorrichtung 322 kann ein Halbleiter-Die, ein Chip oder ein Satz von Chiplets, z. B. ein System-on-Chip (SOC), eine Zentralverarbeitungseinheit (CPU), ein Plattform-Controller-Hub (PCH)/Chipsatz, eine Speichervorrichtung, eine Vorrichtung einer feldprogrammierbaren Gatteranordnung (FPGA-Vorrichtung) oder eine Grafikverarbeitungseinheit (GPU) sein. Unter dem in 3 gezeigten Gesichtspunkt kann die Halbleitervorrichtung 322 ein Satz von drei Chiplets (324a, 324b, 324c) sein. Unter einem Gesichtspunkt kann das erste Chiplet 324a eine CPU einschließen, kann das zweite Chiplet 324b einen PCH einschließen und kann das dritte Chiplet 324c eine GPU einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die Halbleitervorrichtung 322 zumindest teilweise auf dem Basis-Die 308 angeordnet sein. Die Halbleitervorrichtung 322 kann auch zumindest teilweise auf dem ersten Leistungsebenenmodul 310a angeordnet sein. Die Halbleitervorrichtung 322 kann ferner zumindest teilweise auf dem zweiten Leistungsebenenmodul 310b angeordnet sein. Unter einem Gesichtspunkt kann die Halbleitervorrichtung 322 einen ersten Abschnitt aufweisen, der auf dem Basis-Die 308 angeordnet ist. Die Halbleitervorrichtung 322 kann einen zweiten Abschnitt aufweisen, der auf dem ersten Leistungsebenenmodul 310a angeordnet ist. Die Halbleitervorrichtung 322 kann ferner einen dritten Abschnitt aufweisen, der auf dem zweiten Leistungsebenenmodul 310b angeordnet ist. Unter dem in 3 gezeigten Gesichtspunkt kann das erste Chiplet 324a der Halbleitervorrichtung 322 auf dem Basis-Die 308 angeordnet sein. Das zweite Chiplet 324b der Halbleitervorrichtung 322 kann teilweise auf dem Basis-Die 308 angeordnet sein und kann teilweise auf dem ersten Leistungsebenenmodul 310a angeordnet sein. Das dritte Chiplet 324c der Halbleitervorrichtung 322 kann teilweise auf dem Basis-Die 308 angeordnet sein und kann teilweise auf dem zweiten Leistungsebenenmodul 310b angeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 322 durch die zumindest eine TSV 318 elektrisch mit dem Gehäusesubstrat 302 gekoppelt sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 322 durch die erste und die zweite Metallschicht (312a, 312b) elektrisch mit der Hauptplatine gekoppelt sein und kann zumindest ein anderer Abschnitt der Halbleitervorrichtung 322 durch die dritte Metallschicht 312c elektrisch mit dem Gehäusesubstrat 302 gekoppelt sein. Unter einem Gesichtspunkt kann jede der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) konfigurierbar sein. Jede der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 300 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen jeder der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 308 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) in einer Richtung erstrecken, um eine jeweilige Ebene zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 308 sein kann. Unter dem in 3 gezeigten Gesichtspunkt können sich die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) in der y-Achse entlang der Peripherie des Basis-Die 308 erstrecken. Mit anderen Worten können die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) eine erste leitfähige Ebene, eine zweite leitfähige Ebene bzw. eine dritte leitfähige Ebene bilden, die quer zum Querschnitt des Basis-Die 308 sein können, wodurch das erste Leistungsebenenmodul 310a gebildet wird. Unter einem Gesichtspunkt kann die Ebene, die durch die erste Metallschicht 312a gebildet wird, eine erste Spannungsreferenzebene einschließen. Die Ebene, die durch die zweite Metallschicht 312b gebildet wird, kann eine zweite Spannungsreferenzebene einschließen. Die Ebene, die durch die dritte Metallschicht 312c gebildet wird, kann eine dritte Spannungsreferenzebene einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die erste, die zweite und die dritte Metallschicht (312a, 312b, 312c) können sich in der y-Achse entlang der Peripherie des Basis-Die 308 und parallel zueinander erstrecken. Unter einem Gesichtspunkt kann sich jede der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) von 30 % bis 120 % einer Länge des Basis-Die 308 erstrecken. Zum Beispiel kann jede der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) eine Länge im Bereich von 5 mm bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die erste Metallschicht 312a eine erste Chiplet-seitige Kontaktstelle 314a und eine erste hauptplatinenseitige Kontaktstelle 315a einschließen. Unter einem Gesichtspunkt kann die erste Chiplet-seitige Kontaktstelle 314a mit der Halbleitervorrichtung 322 gekoppelt sein. Die erste hauptplatinenseitige Kontaktstelle 315a kann mit der Hauptplatine gekoppelt sein. Gleichermaßen kann die zweite Metallschicht 312b eine zweite Chiplet-seitige Kontaktstelle 314b und eine zweite hauptplatinenseitige Kontaktstelle 315b einschließen. Unter einem Gesichtspunkt kann die zweite Chiplet-seitige Kontaktstelle 314b mit der Halbleitervorrichtung 322 gekoppelt sein. Die zweite hauptplatinenseitige Kontaktstelle 315b kann mit der Hauptplatine gekoppelt sein. Die dritte Metallschicht 312c kann eine dritte Chiplet-seitige Kontaktstelle 314c und eine dritte gehäuseseitige Kontaktstelle 315c einschließen. Unter einem Gesichtspunkt kann die dritte Chiplet-seitige Kontaktstelle 314c mit der Halbleitervorrichtung 322 gekoppelt sein. Die dritte gehäuseseitige Kontaktstelle 315c kann mit dem Gehäusesubstrat 302 gekoppelt sein. Unter dem in 3 gezeigten Gesichtspunkt kann jede der ersten, der zweiten und der dritten Metallschicht (312a, 312b, 312c) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem zweiten Chiplet 224b und dem Gehäusesubstrat 302 oder der Hauptplatine gebildet werden kann, wodurch ein erstes Modul einer vertikalen Leistungsebene 310a gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die erste Metallschicht 312a gebildet wird, eine erste vertikale Spannungsreferenzebene einschließen. Die vertikale Ebene, die durch die zweite Metallschicht 312b gebildet wird, kann eine zweite vertikale Spannungsreferenzebene einschließen. Die vertikale Ebene, die durch die dritte Metallschicht 312c gebildet wird, kann eine dritte vertikale Spannungsreferenzebene einschließen.
  • Ein Vorteil der vorliegenden Offenbarung kann eine verbesserte Imax-Kapazität (Vorrichtungszuverlässigkeit) durch ein Peripheriemodul der vertikalen Leistungsebene einschließen. Ein reduzierter Verschaltungswiderstand kann durch ein erhöhtes Verschaltungsvolumen, d. h. eine Verschaltungskonfiguration einer vertikalen Ebene zwischen Chiplets und einem Gehäusesubstrat im Vergleich zu einer diskreten zylindrischen Verschaltung mit eingeschränkter Geometrie, z. B. einer Vergussdurchkontaktierung (TMV) oder einer Siliziumdurchkontaktierung (TSV), durch ein Basis-Die oder einen Silizium-Interposer erreicht werden.
  • Ein weiterer Vorteil des Anordnens eines Peripherieleistungsebenenmoduls, das sich über das Gehäusesubstrat erstreckt, das direkt mit der Hauptplatine oder gedruckten Leiterplatte gekoppelt ist, kann einen kürzeren Leistungsbereitstellungspfad zwischen den Chiplets und der Hauptplatine einschließen. Unter einem Gesichtspunkt kann sich ein Abschnitt einer Grundfläche des zweiten und des dritten Chiplets (324b, 324c) über die Grundfläche sowohl des Basis-Die 108 als auch des Gehäusesubstrats 302 erstrecken, um eine Gehäusesubstrat- und Basis-Die-Miniaturisierung zu ermöglichen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Chiplet-seitige Kontaktstelle 314a und die erste hauptplatinenseitige Kontaktstelle 315a unterschiedliche Breiten (in der x-Achse) aufweisen. Die erste Chiplet-seitige Kontaktstelle 314a kann eine Breite einer ersten Abmessung aufweisen. Die erste hauptplatinenseitige Kontaktstelle 315a kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die erste Chiplet-seitige Kontaktstelle 314a eine kleinere Breite als die erste hauptplatinenseitige Kontaktstelle 315a aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 2,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die zweite Chiplet-seitige Kontaktstelle 314b und die zweite hauptplatinenseitige Kontaktstelle 315b unterschiedliche Breiten (in der x-Achse) aufweisen. Die zweite Chiplet-seitige Kontaktstelle 314b kann eine Breite einer ersten Abmessung aufweisen. Die zweite hauptplatinenseitige Kontaktstelle 315b kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die zweite Chiplet-seitige Kontaktstelle 314b eine kleinere Breite als die zweite hauptplatinenseitige Kontaktstelle 315b aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 2,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die dritte Chiplet-seitige Kontaktstelle 314c und die dritte gehäuseseitige Kontaktstelle 315c unterschiedliche Breiten (in der x-Achse) aufweisen. Die dritte Chiplet-seitige Kontaktstelle 314c kann eine Breite einer ersten Abmessung aufweisen. Die dritte gehäuseseitige Kontaktstelle 315c kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die dritte Chiplet-seitige Kontaktstelle 314c eine kleinere Breite als die dritte gehäuseseitige Kontaktstelle 315c aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die erste Metallschicht 312a und die zweite Metallschicht 312b eine gleiche Höhe (in der z-Achse) aufweisen. Die erste und die zweite Metallschicht (312a, 312b) können eine Höhengeometrie im Bereich von etwa 700 µm bis 1800 µm einschließen. Die dritte Metallschicht 312c kann aufgrund der Höhe des Gehäusesubstrats 302 und der Gehäusekontaktierhügel 306a eine kürzere Höhe als die Höhe der ersten und der zweiten Metallschicht (312a, 312b) aufweisen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein erster Via 316a auf der ersten Metallschicht 312a gebildet sein. Ein zweiter Via 316a' kann auf der zweiten Metallschicht 312b gebildet sein und kann dem ersten Via 316a gegenüberliegen. Ein dritter Via 316b kann auf der ersten Metallschicht 312a gebildet sein. Ein vierter Via 316b' kann auf der zweiten Metallschicht 312b gebildet sein und kann dem dritten Via 316b gegenüberliegen. Ein fünfter Via 316c kann auf der zweiten Metallschicht 312b gebildet sein. Ein sechster Via 316c' kann auf der dritten Metallschicht 312c gebildet sein und kann dem fünften Via 316c gegenüberliegen.
  • Unter einem Gesichtspunkt kann eine erste passive Komponente 320a zwischen der ersten und der zweiten Metallschicht (312a, 312b) angeordnet sein. Unter einem Gesichtspunkt kann eine zweite passive Komponente 320b zwischen der ersten und der zweiten Metallschicht (312a, 312b) angeordnet sein. Unter einem Gesichtspunkt kann eine dritte passive Komponente 320c zwischen der zweiten und der dritten Metallschicht (312b, 312c) angeordnet sein. Die erste, die zweite und die dritte passive Komponente (320a, 320b, 320c) können einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter einem Gesichtspunkt können die erste, die zweite und die dritte passive Komponente (320a, 320b, 320c) zum Verbessern der Leistungsintegrität des Halbleitergehäuses 300 verwendet werden. Unter einem Gesichtspunkt kann die Körperlänge der ersten, der zweiten und der dritten passiven Komponente (320a, 320b, 320c) entlang der y-Achse angeordnet sein, um ein miniaturisiertes Modul einer vertikalen Leistungsebene oder ein Modul einer vertikalen Leistungsebene mit niedrigem z-Profil zu erreichen. Unter einem Gesichtspunkt kann ein erster Anschluss der ersten passiven Komponente 320a durch den ersten Via 316a elektrisch mit der ersten Metallschicht 312a gekoppelt sein. Ein zweiter Anschluss der ersten passiven Komponente 320a kann durch den zweiten Via 316a' elektrisch mit der zweiten Metallschicht 312b gekoppelt sein. Mit anderen Worten kann die erste passive Komponente 320a mit der ersten vertikalen Spannungsreferenzebene gekoppelt sein und kann ferner durch den ersten bzw. den zweiten Via (316a, 316a') mit der zweiten vertikalen Spannungsreferenzebene gekoppelt sein. Unter einem Gesichtspunkt kann ein erster Anschluss der zweiten passiven Komponente 320b durch den vierten Via 316b' elektrisch mit der zweiten Metallschicht 312b gekoppelt sein. Ein zweiter Anschluss der zweiten passiven Komponente 320b kann durch den dritten Via 316b elektrisch mit der ersten Metallschicht 312a gekoppelt sein. Mit anderen Worten kann die zweite passive Komponente 320b mit der ersten vertikalen Spannungsreferenzebene gekoppelt sein und kann ferner durch den dritten bzw. den vierten Via (316b, 316b') mit der zweiten vertikalen Spannungsreferenzebene gekoppelt sein. Unter einem Gesichtspunkt kann ein erster Anschluss der dritten passiven Komponente 320c durch den fünften Via 316c elektrisch mit der zweiten Metallschicht 312b gekoppelt sein. Ein zweiter Anschluss der dritten passiven Komponente 320c kann durch den sechsten Via 316c' elektrisch mit der dritten Metallschicht 312c gekoppelt sein.
  • Mit anderen Worten kann die dritte passive Komponente 320c mit der zweiten vertikalen Spannungsreferenzebene gekoppelt sein und kann ferner durch den fünften bzw. den sechsten Via (316c, 316c') mit der dritten vertikalen Spannungsreferenzebene gekoppelt sein. Dies kann zu einer AC-Rauschminderung führen, weil die Nähe entkoppelnder passiver Komponenten zu der Halbleitervorrichtung 300 leistungsversorgungsinduzierten Jitter reduzieren kann, was zu Verbesserungen der elektrischen Leistungsfähigkeit führen kann.
    Unter einem Gesichtspunkt kann die erste vertikale Spannungsreferenzebene einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die zweite vertikale Spannungsreferenzebene einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Unter einem Gesichtspunkt kann die dritte vertikale Spannungsreferenzebene einer Massereferenzspannung (Vss) zugeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann zumindest ein Abschnitt der Halbleitervorrichtung 322 durch die fünfte und die sechste Metallschicht (312e, 312f) elektrisch mit der Hauptplatine gekoppelt sein und kann zumindest ein anderer Abschnitt der Halbleitervorrichtung 322 durch die vierte Metallschicht 312d elektrisch mit dem Gehäusesubstrat 302 gekoppelt sein. Unter einem Gesichtspunkt kann jede der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) konfigurierbar sein. Jede der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) kann basierend auf den Leistungsbereitstellungsanforderungen des Halbleitergehäuses 300 konfiguriert sein, um Leistungsbereitstellungsherausforderungen für 2.5D- und/oder 3D-Packaging-Architekturen gestapelter integrierter Schaltungen (IC) abzuschwächen. Zum Beispiel kann eine Größe, eine Breite und/oder ein Volumen jeder der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) konfiguriert sein, um die Leistungsbereitstellungsanforderungen zu erfüllen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung weist das Basis-Die 308 einen Querschnitt in einer x-z-Ebene auf. Unter einem Gesichtspunkt können sich die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) in einer Richtung erstrecken, um eine jeweilige Ebene zu bilden, die quer (d. h. in einer y-Achse) zum Querschnitt des Basis-Die 308 sein kann. Unter dem in 3 gezeigten Gesichtspunkt können sich die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) in der y-Achse entlang der Peripherie des Basis-Die 308 erstrecken. Mit anderen Worten können die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) eine vierte leitfähige Ebene, eine fünfte leitfähige Ebene bzw. eine sechste leitfähige Ebene bilden, die quer zum Querschnitt des Basis-Die 308 sein können, wodurch das zweite Leistungsebenenmodul 310b gebildet wird. Unter einem Gesichtspunkt kann die Ebene, die durch die vierte Metallschicht 312d gebildet wird, eine vierte Spannungsreferenzebene einschließen. Die Ebene, die durch die fünfte Metallschicht 312e gebildet wird, kann eine fünfte Spannungsreferenzebene einschließen. Die Ebene, die durch die sechste Metallschicht 312f gebildet wird, kann eine sechste Spannungsreferenzebene einschließen.
    Unter einem Gesichtspunkt der vorliegenden Offenbarung können die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) eine gleiche Länge oder unterschiedliche Längen (in der y-Achse) aufweisen. Die vierte, die fünfte und die sechste Metallschicht (312d, 312e, 312f) können sich in der y-Achse entlang der Peripherie des Basis-Die 308 und parallel zueinander erstrecken. Unter einem Gesichtspunkt kann sich jede der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) von 30 % bis 120 % einer Länge des Basis-Die 308 erstrecken. Zum Beispiel kann jede der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) eine Länge im Bereich von 5 mm bis 20 mm einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann die vierte Metallschicht 312d eine vierte Chiplet-seitige Kontaktstelle 314d und eine vierte gehäuseseitige Kontaktstelle 315d einschließen. Unter einem Gesichtspunkt kann die vierte Chiplet-seitige Kontaktstelle 314d mit der Halbleitervorrichtung 322 gekoppelt sein. Die vierte gehäuseseitige Kontaktstelle 315d kann mit dem Gehäusesubstrat 302 gekoppelt sein. Die fünfte Metallschicht 312e kann eine fünfte Chiplet-seitige Kontaktstelle 314e und eine fünfte hauptplatinenseitige Kontaktstelle 315e einschließen. Unter einem Gesichtspunkt kann die fünfte Chiplet-seitige Kontaktstelle 314e mit der Halbleitervorrichtung 322 gekoppelt sein. Die fünfte hauptplatinenseitige Kontaktstelle 315e kann mit der Hauptplatine gekoppelt sein. Die sechste Metallschicht 312f kann eine sechste Chiplet-seitige Kontaktstelle 314f und eine sechste hauptplatinenseitige Kontaktstelle 315f einschließen. Unter einem Gesichtspunkt kann die sechste Chiplet-seitige Kontaktstelle 314f mit der Halbleitervorrichtung 322 gekoppelt sein. Die sechste hauptplatinenseitige Kontaktstelle 315f kann mit der Hauptplatine gekoppelt sein. Unter dem in 3 gezeigten Gesichtspunkt kann jede der vierten, der fünften und der sechsten Metallschicht (312d, 312e, 312f) in einer vertikalen Ausrichtung angeordnet sein, sodass ein kürzester Verschaltungspfad zwischen dem dritten Chiplet 224c und dem Gehäusesubstrat 302 oder der Hauptplatine gebildet werden kann, wodurch ein zweites Modul einer vertikalen Leistungsebene 310b gebildet wird. Unter einem Gesichtspunkt kann die vertikale Ebene, die durch die vierte Metallschicht 312d gebildet wird, eine vierte vertikale Spannungsreferenzebene einschließen. Die vertikale Ebene, die durch die fünfte Metallschicht 312e gebildet wird, kann eine fünfte vertikale Spannungsreferenzebene einschließen. Die vertikale Ebene, die durch die sechste Metallschicht 312f gebildet wird, kann eine sechste vertikale Spannungsreferenzebene einschließen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die vierte Chiplet-seitige Kontaktstelle 314d und die vierte gehäuseseitige Kontaktstelle 315d unterschiedliche Breiten (in der x-Achse) aufweisen. Die vierte Chiplet-seitige Kontaktstelle 314d kann eine Breite einer ersten Abmessung aufweisen. Die vierte gehäuseseitige Kontaktstelle 315d kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die vierte Chiplet-seitige Kontaktstelle 314d eine kleinere Breite als die vierte gehäuseseitige Kontaktstelle 315d aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 1,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die fünfte Chiplet-seitige Kontaktstelle 314e und die fünfte hauptplatinenseitige Kontaktstelle 315e unterschiedliche Breiten (in der x-Achse) aufweisen. Die fünfte Chiplet-seitige Kontaktstelle 314e kann eine Breite einer ersten Abmessung aufweisen. Die fünfte hauptplatinenseitige Kontaktstelle 315e kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die fünfte Chiplet-seitige Kontaktstelle 314e eine kleinere Breite als die fünfte hauptplatinenseitige Kontaktstelle 315e aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 2,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die sechste Chiplet-seitige Kontaktstelle 314f und die sechste hauptplatinenseitige Kontaktstelle 315f unterschiedliche Breiten (in der x-Achse) aufweisen. Die sechste Chiplet-seitige Kontaktstelle 314f kann eine Breite einer ersten Abmessung aufweisen. Die sechste hauptplatinenseitige Kontaktstelle 315f kann eine Breite einer zweiten Abmessung aufweisen. Unter einem Gesichtspunkt kann die zweite Abmessung größer als die erste Abmessung sein. Mit anderen Worten kann die sechste Chiplet-seitige Kontaktstelle 314f eine kleinere Breite als die sechste hauptplatinenseitige Kontaktstelle 315f aufweisen. Die erste Abmessung kann eine Breitengeometrie im Bereich von etwa 20 µm bis 100 µm einschließen. Die zweite Abmessung kann eine Breitengeometrie aufweisen, die zumindest 2,5 mal größer als die erste Abmessung ist.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können die fünfte Metallschicht 312e und die sechste Metallschicht 312f eine gleiche Höhe (in der z-Achse) aufweisen. Die fünfte und die sechste Metallschicht (312e, 312f) können eine Höhengeometrie im Bereich von etwa 700 µm bis 1800 µm einschließen. Die vierte Metallschicht 312d kann aufgrund der Höhe des Gehäusesubstrats 302 und der Gehäusekontaktierhügel 306b eine kürzere Höhe als die Höhe der fünften und der sechsten Metallschicht (312e, 312f) aufweisen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann ein siebter Via 316d auf der vierten Metallschicht 312d gebildet sein. Ein achter Via 316e kann auf einer ersten Oberfläche der fünften Metallschicht 312e gebildet sein. Ein neunter Via 316f kann auf einer zweiten Oberfläche der fünften Metallschicht 312e gebildet sein. Ein zehnter Via 316g kann auf der sechsten Metallschicht 312f gebildet sein. Unter einem Gesichtspunkt kann eine vierte passive Komponente 320d zwischen der vierten und der fünften Metallschicht (312d, 312e) angeordnet sein. Eine fünfte passive Komponente 320e kann zwischen der fünften und der sechsten Metallschicht (312e, 312f) angeordnet sein. Die vierte und die fünfte passive Komponente (320d, 320e) können einen Kondensator, wie einen Siliziumkondensator oder einen Keramikkondensator, wie einen mehrschichtigen Keramikkondensator (MLCC), einen Widerstand, eine Diode oder ein induktives Element einschließen. Unter dem in 3 gezeigten Gesichtspunkt kann eine Körperlänge der vierten und der fünften passiven Komponente (320d, 320e) entlang der z-Achse angeordnet sein. Unter einem Gesichtspunkt kann ein erster Anschluss der vierten passiven Komponente 320d durch den siebten Via 316d elektrisch mit der vierten Metallschicht 312d gekoppelt sein. Ein zweiter Anschluss der vierten passiven Komponente 320d kann durch den achten Via 316e elektrisch mit der fünften Metallschicht 312e gekoppelt sein. Mit anderen Worten kann die vierte passive Komponente 320d mit der vierten vertikalen Spannungsreferenzebene gekoppelt sein und kann ferner durch den siebten bzw. den achten Via (316d, 316e) mit der fünften vertikalen Spannungsreferenzebene gekoppelt sein. Unter einem Gesichtspunkt kann ein erster Anschluss der fünften passiven Komponente 320e durch den neunten Via 316f elektrisch mit der fünften Metallschicht 312e gekoppelt sein. Ein zweiter Anschluss der fünften passiven Komponente 320e kann durch den zehnten Via 316g elektrisch mit der sechsten Metallschicht 312f gekoppelt sein. Mit anderen Worten kann die fünfte passive Komponente 320e mit der fünften vertikalen Spannungsreferenzebene gekoppelt sein und kann ferner durch den achten bzw. den neunten Via (316f, 316g) mit der sechsten vertikalen Spannungsreferenzebene gekoppelt sein. Dies kann zu einer AC-Rauschminderung führen, weil die Nähe einer entkoppelnden passiven Komponente zu der Halbleitervorrichtung 300 leistungsversorgungsinduzierten Jitter reduzieren kann, was zu Verbesserungen der elektrischen Leistungsfähigkeit führen kann.
  • Unter einem Gesichtspunkt kann die vierte vertikale Spannungsreferenzebene einer Massereferenzspannung (Vss) zugeordnet sein. Unter einem Gesichtspunkt kann die fünfte vertikale Spannungsreferenzebene einer Leistungsreferenzspannung (Vcc) zugeordnet sein. Unter einem Gesichtspunkt kann die sechste vertikale Spannungsreferenzebene einer Massereferenzspannung (Vss) zugeordnet sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Vielzahl von Mikrokontaktierhügeln 317auf dem Basis-Die 308 angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 317a auf dem ersten Leistungsebenenmodul 310a angeordnet sein. Unter einem Gesichtspunkt kann eine Vielzahl von Mikrokontaktierhügeln 317b auf dem zweiten Leistungsebenenmodul 310b angeordnet sein. Die Vielzahl von Mikrokontaktierhügeln 317a können eine elektrische Verbindung zwischen dem ersten Leistungsebenenmodul 310a und dem zweiten Chiplet 324b bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 317 können auch eine elektrische Verbindung zwischen dem Basis-Die 308 und dem ersten Chiplet 324a bereitstellen. Die Vielzahl von Mikrokontaktierhügeln 317b können ferner eine elektrische Verbindung zwischen dem zweiten Leistungsebenenmodul 310b und dem dritten Chiplet 324c bereitstellen.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung kann eine Breite der Vielzahl von Mikrokontaktierhügeln (317a, 317b) auf dem ersten und dem zweiten Leistungsebenenmodul (310a, 310b) kleiner als die Breite der jeweiligen Vielzahl von Gehäusekontaktierhügeln (306a, 306b) sein. Unter einem Gesichtspunkt können die jeweiligen Chiplet-seitigen Kontaktstellen (314a, 314b, 314c, 314d, 314e, 314f) gemäß der Breite der jeweiligen Mikrokontaktierhügel (317a, 317b) auf dem ersten und dem zweiten Leistungsebenenmodul (310a, 310b) bemessen sein. Unter einem Gesichtspunkt können die jeweiligen gehäuseseitigen Kontaktstellen (315c, 315d) gemäß der Breite der jeweiligen Gehäusekontaktierhügel (306a, 306b) des ersten und des zweiten Leistungsebenenmoduls (310a, 310b) bemessen sein. Unter einem Gesichtspunkt können die jeweiligen hauptplatinenseitigen Kontaktstellen (315a, 315b, 315e, 315f) gemäß der Breite der jeweiligen Lötkugeln 304 des ersten und des zweiten Leistungsebenenmoduls (310a, 310b) bemessen sein.
  • Unter einem Gesichtspunkt der vorliegenden Offenbarung können das erste Chiplet 324a, das zweite Chiplet 324b und das dritte Chiplet 324c durch eine Umverteilungsschicht (RDL) 319 innerhalb des Basis-Die 308 miteinander kommunizieren. Unter einem Gesichtspunkt kann die RDL 319 eine Vielzahl von Leiterbahnen einschließen, die mit einer Vielzahl von dielektrischen Schichten überlappt sind. Unter einem Gesichtspunkt kann die RDL 319 mit der TSV 318 innerhalb des Basis-Die 308 gekoppelt sein.
  • 4A bis 4P zeigen Querschnitts- und Draufsichten, die auf einen beispielhaften vereinfachten Prozessfluss zum Bilden eines Halbleitergehäuses gerichtet sind, gemäß einem Gesichtspunkt, der allgemein dem in 1A der vorliegenden Offenbarung gezeigten ähnlich ist.
  • 4A zeigt eine Querschnittsansicht eines Trägers 430 und einer ersten Formschicht 431a. Der Querschnitt ist entlang der Linie A-A' in 4B vorgenommen. Die erste Formschicht 431a kann auf dem Träger 430 durch herkömmliche Techniken gebildet werden, wie, ohne darauf beschränkt zu sein, einen Druck-, Transfer- oder Spritzgussprozess.
  • 4B zeigt eine Draufsicht des Trägers 430 und der in diesem Vorgang gebildeten ersten Formschicht 431a, die eine feste Ebene der ersten Formschicht 431a zeigen kann.
  • 4C zeigt eine Querschnittsansicht der Bildung einer ersten Metallschicht 412a. Der Querschnitt ist entlang der Linie A-A' in 4D vorgenommen. Die erste Metallschicht 412a kann durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Laminierungs- oder Plattierungsprozess, auf der ersten Formschicht 431a gebildet werden. Unter einem Gesichtspunkt kann die erste Metallschicht 412a Kupfer sein.
  • 4D zeigt eine Draufsicht der in diesem Vorgang gebildeten ersten Metallschicht 412a, die eine feste Ebene der ersten Metallschicht 412a zeigen kann.
    4E zeigt eine Querschnittsansicht der Bildung einer zweiten Formschicht 431b und einer ersten Formöffnung 440a in der zweiten Formschicht 431b. Der Querschnitt ist entlang der Linie A-A' in 4F vorgenommen. Die zweite Formschicht 431b kann auf einem Abschnitt der ersten Metallschicht 412a durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Druck-, Spritzguss- oder Schleuderbeschichtungsprozess, gebildet werden. Unter einem Gesichtspunkt kann die erste Formöffnung 440a durch Laserbohren gebildet werden.
  • 4F zeigt eine Draufsicht der zweiten Formschicht 431b und der in diesem Vorgang gebildeten ersten Formöffnung 440a. Unter einem Gesichtspunkt kann eine Vielzahl von Formöffnungen gebildet werden.
  • 4G zeigt eine Querschnittsansicht der Bildung eines ersten Grabens 421a und eines ersten Vias 416a. Der Querschnitt ist entlang der Linie A-A' in 4H vorgenommen. Der erste Graben 421a kann auf einem Abschnitt der ersten Metallschicht 412a, der nicht durch die erste Formschicht 431a bedeckt ist, durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Galvanoprozess, gebildet werden. Der erste Via 416a kann in der Formöffnung 440 auf der ersten Formschicht 431a durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Galvanoprozess, gebildet werden. Unter einem Gesichtspunkt können der erste Graben 421a und der erste Via 416a Kupfer sein.
  • 4H zeigt eine Draufsicht der zweiten Formschicht 431b, des ersten Grabens 421a und des in diesem Vorgang gebildeten ersten Vias 416a. Unter einem Gesichtspunkt können mehrere Vias gebildet werden.
  • 41 zeigt eine Querschnittsansicht der Bildung einer ersten passiven Komponente 420a. Der Querschnitt ist entlang der Linie A-A' in 4J vorgenommen. Die erste passive Komponente 420a kann auf der zweiten Formschicht 431b angeordnet sein. Ein erster Anschluss der ersten passiven Komponente 420a kann durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Thermokompressionsbond- oder Lotaufschmelzprozess, mit dem ersten Via 416a gekoppelt sein.
  • 4J zeigt eine Draufsicht der in diesem Vorgang gebildeten ersten passiven Komponente 420a. Unter einem Gesichtspunkt kann eine Vielzahl von passiven Komponenten gebildet werden.
    4K zeigt eine Querschnittsansicht der Bildung einer dritten Formschicht 431c und einer zweiten Formöffnung 440b in der dritten Formschicht 431c. Der Querschnitt ist entlang der Linie A-A' in 4L vorgenommen. Die dritte Formschicht 431c kann auf dem ersten Graben 421a und der ersten passiven Komponente 420a durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Druck-, Spritzguss- oder Schleuderbeschichtungsprozess, gebildet werden. Unter einem Gesichtspunkt kann die zweite Formöffnung 440b durch Ätzen oder Laserbohren gebildet werden.
  • 4L zeigt eine Draufsicht der dritten Formschicht 431c und der in diesem Vorgang gebildeten zweiten Formöffnung 440b. Ein zweiter Anschluss der ersten passiven Komponente 420a kann durch die zweite Formöffnung 440b freigelegt werden. Unter einem Gesichtspunkt kann eine Vielzahl von Formöffnungen gebildet werden.
  • 4M zeigt eine Querschnittsansicht der Bildung eines zweiten Grabens 421b und eines zweiten Vias 416b. Der Querschnitt ist entlang der Linie A-A' in 4N vorgenommen. Der zweite Graben 421b kann auf einem Abschnitt der zweiten Formschicht 431b durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Galvanoprozess, gebildet werden. Der zweite Via 416b kann in der zweiten Formöffnung 440b durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Galvanoprozess, gebildet werden. Eine zweite Metallschicht 412b kann dann durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Galvano- und Polierprozess, auf dem zweiten Graben 421b, der dritten Formschicht 431c und dem zweiten Via 416b gebildet werden.
  • 4N zeigt eine Draufsicht einer Aufbauplatte, die die in diesem Vorgang gebildete zweite Metallschicht 412b einschließen kann, die eine feste Ebene der zweiten Metallschicht 412b zeigen kann. Ein Zerteilungsprozess kann dann ausgeführt werden (nicht gezeigt), um die Platte in einzelne Stücke von Leistungsebenenmodulen zu zerteilen. Der Zerteilungsprozess kann mechanisches oder Laserschneiden einschließen.
  • 4O zeigt das Anordnen eines ersten Leistungsebenenmoduls 410a und eines zweiten Leistungsebenenmoduls 410b auf einem Gehäusesubstrat 402. Das erste Leistungsebenenmodul 410a und ein zweites Leistungsebenenmodul 410b können nach dem Zerteilen zuerst gedreht werden, sodass die erste und die zweite Metallschicht (412a, 412b) nach dem Anordnen auf dem Gehäusesubstrat 402 eine jeweilige vertikale Spannungsreferenzebene bilden können. Das Gehäusesubstrat 402 kann Kontaktstellen, elektrische Verschaltungen, Führungen und andere Merkmale einschließen, die in einer der vorliegenden Figuren gezeigt sein können oder nicht und die herkömmliche Merkmale sind, die einem Fachmann bekannt sind. Das Gehäusesubstrat kann ferner vorgeformte Lötkugeln 404 und Gehäusekontaktierhügel 406 einschließen. Ein Basis-Die 408 kann durch die Gehäusekontaktierhügel 406 mit dem Gehäusesubstrat 402 gekoppelt sein. Das Basis-Die 408 kann vorgeformte TSVs und RDL darin einschließen. Das erste und das zweite Leistungsebenenmodul (410a, 410b) können durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Thermokompressionsbond- oder Aufschmelzprozess, durch die Gehäusekontaktierhügel 406 mit dem Gehäusesubstrat gekoppelt sein. Das erste und das zweite Leistungsebenenmodul (410a, 410b) können an einer Peripherie des Basis-Die 408 angeordnet sein.
  • 4P zeigt die Anbringung einer Halbleitervorrichtung 422 auf dem Basis-Die 408, dem ersten Leistungsebenenmodul 410a und dem zweiten Leistungsebenenmodul 410b durch herkömmliche Techniken, wie, ohne darauf beschränkt zu sein, einen Thermokompressionsbond- oder Aufschmelzprozess, um ein Halbleitergehäuse 400 gemäß einem Gesichtspunkt der vorliegenden Offenbarung zu erhalten.
  • Es versteht sich, dass der oben in Bezug auf 4A bis 4P beschriebene beispielhafte Prozess nicht auf diese bestimmte Reihenfolge beschränkt ist. Es kann eine beliebige geeignete modifizierte Reihenfolge von Vorgängen verwendet werden.
  • Gesichtspunkte der vorliegenden Offenbarung können unter Verwendung einer beliebigen geeigneten Hardware und/oder Software in ein System implementiert werden. 5 veranschaulicht schematisch eine Rechenvorrichtung 500, die ein Halbleitergehäuse, wie hier beschrieben, einschließen kann, gemäß einigen Gesichtspunkten. Die Rechenvorrichtung 500 kann eine Platine, wie eine Hauptplatine 502, enthalten. Die Hauptplatine 502 kann eine Anzahl von Komponenten einschließen, einschließlich, ohne darauf beschränkt zu sein, eines Prozessors 504 und zumindest eines Kommunikationschips 506. Der Prozessor 504, der ein Halbleitergehäuse gemäß der vorliegenden Offenbarung aufweisen kann, kann physisch und elektrisch mit der Hauptplatine 502 gekoppelt sein. In einigen Implementierungen kann der zumindest eine Kommunikationschip 506 ebenfalls physisch und elektrisch mit der Hauptplatine 502 gekoppelt sein. In weiteren Implementierungen kann der Kommunikationschip 506 Teil des Prozessors oder Gehäuses 504 sein.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 500 andere Komponenten einschließen, die mit der Hauptplatine 502 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können, ohne darauf beschränkt zu sein, flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Global Positioning System-Vorrichtung (GPS-Vorrichtung), einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, Compact Disk (CD), Digital Versatile Disk (DVD) und dergleichen) einschließen. Unter einem anderen Gesichtspunkt kann der Prozessor 504 der Rechenvorrichtung 500 in einem Halbleitergehäuse mit einem Peripheriemodul der vertikalen Leistungsebene, wie hierin beschrieben, gehäust sein und/oder können andere Halbleitervorrichtungen zusammen in einem Halbleitergehäuse mit einem Peripheriemodul der vertikalen Leistungsebene, wie hierin beschrieben, gehäust sein.
  • Der Kommunikationschip 506 kann drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 500 ermöglichen. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl sie unter einigen Gesichtspunkten keine enthalten könnten. Der Kommunikationschip 506 kann beliebige einer Anzahl von Drahtlosstandards oder -protokollen implementieren, einschließlich, ohne darauf beschränkt zu sein, Institute for Electrical and Electronic Engineers-Standards (IEEE-Standards), einschließlich WiFi (IEEE 502.11-Familie), IEEE 502.16-Standards (z. B. IEEE 502.16-2005-Änderung), Long Term Evolution-Projekt (LTE-Projekt) zusammen mit Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced LTE-Projekt, Ultra-Mobile Broadband-Projekt (UMB-Projekt) (auch als „3GPP2“ bezeichnet) usw.). IEEE-502.16-kompatible BWA-Netze werden allgemein als WiMAX-Netze bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Kontrollzeichen für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-502.16-Standards bestehen.
  • Der Kommunikationschip 506 kann auch gemäß einem Global System for Mobile Communication- (GSM-), General Packet Radio Service- (GPRS-), Universal Mobile Telecommunications System- (UMTS-), High Speed Packet Access- (HSPA-), Evolved HSPA- (E-HSPA-) oder LTE-Netz arbeiten. Der Kommunikationschip 506 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 506 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und deren Ableitungen sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und höher gekennzeichnet sind, arbeiten. Der Kommunikationschip 506 kann unter anderen Gesichtspunkten gemäß anderen Drahtlosprotokollen arbeiten.
  • Die Rechenvorrichtung 500 kann eine Vielzahl von Kommunikationschips 506 einschließen. Zum Beispiel kann ein erster Kommunikationschip 506 für drahtlose Kommunikationen mit kürzerer Reichweite, wie Wi-Fi und Bluetooth, vorgesehen sein, und ein zweiter Kommunikationschip 506 kann für drahtlose Kommunikationen mit längerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, vorgesehen sein.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, eine tragbare Musikwiedergabevorrichtung oder ein digitaler Videorecorder sein. Unter einem Gesichtspunkt kann die Rechenvorrichtung 500 eine mobile Rechenvorrichtung sein. In weiteren Implementierungen kann die Rechenvorrichtung 500 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 6 zeigt ein Flussdiagramm, das ein Verfahren 600 zum Bilden eines Halbleitergehäuses gemäß einem Gesichtspunkt der vorliegenden Offenbarung veranschaulicht.
  • Wie in 6 gezeigt, kann das Verfahren 600 zum Bilden eines Halbleitergehäuses bei Vorgang 602 das Bilden eines Gehäusesubstrats einschließen.
  • Bei Vorgang 604 kann das Verfahren das Bilden eines Basis-Die auf dem Gehäusesubstrat einschließen.
  • Bei Vorgang 606 kann das Verfahren das Bilden eines Leistungsebenenmoduls an einer Peripherie des Basis-Die einschließen. Das Leistungsebenenmodul kann eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließen.
  • Bei Vorgang 608 kann das Verfahren das Bilden einer Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis-Die angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, einschließen, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  • Es versteht sich, dass die oben in Bezug auf 6 beschriebenen Vorgänge nicht auf diese spezielle Reihenfolge beschränkt sind. Es kann eine beliebige geeignete modifizierte Reihenfolge von Vorgängen verwendet werden.
  • Beispiele
  • Beispiel 1 kann ein Halbleitergehäuse einschließen, das ein Gehäusesubstrat, ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt, zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die, wobei das Leistungsebenenmodul eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht einschließt, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, und eine Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis Chip angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist, einschließt.
  • Beispiel 2 kann das Halbleitergehäuse von Beispiel 1 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten einschließen kann, wobei jede der Vielzahl von überlappenden Metallschichten ferner einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, einschließen kann, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist.
  • Beispiel 3 kann das Halbleitergehäuse von Beispiel 2 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Breite des unteren Abschnitts zumindest eineinhalbmal größer als die Breite des oberen Abschnitts sein kann.
  • Beispiel 4 kann das Halbleitergehäuse von Beispiel 2 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Vielzahl von überlappenden Metallschichten ferner zumindest eine Massereferenzspannungsebene und zumindest eine Leistungsreferenzspannungsebene einschließen können.
    Beispiel 5 kann das Halbleitergehäuse von Beispiel 2 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei das Leistungsebenenmodul ferner zumindest eine passive Komponente einschließen kann.
  • Beispiel 6 kann das Halbleitergehäuse von Beispiel 5 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die passive Komponente elektrisch mit zumindest einer Metallschicht der Vielzahl von überlappenden Metallschichten gekoppelt sein kann.
  • Beispiel 7 kann das Halbleitergehäuse von Beispiel 5 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die passive Komponente einen mehrschichtigen Keramikkondensator und/oder einen Siliziumkondensator einschließen kann.
  • Beispiel 8 kann das Halbleitergehäuse von Beispiel 1 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei das Leistungsebenenmodul ferner eine Vielzahl von Gräben auf einer oder mehreren der Vielzahl von überlappenden Metallschichten einschließen kann.
  • Beispiel 9 kann das Halbleitergehäuse von Beispiel 8 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Vielzahl von Gräben durch dielektrische Schichten isoliert sein können.
  • Beispiel 10 kann das Halbleitergehäuse von Beispiel 8 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Vielzahl von Gräben in einer ineinandergreifenden Anordnung angeordnet sein können.
  • Beispiel 11 kann das Halbleitergehäuse von Beispiel 1 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Vielzahl von überlappenden Metallschichten durch dielektrische Schichten isoliert sein können.
    Beispiel 12 kann das Halbleitergehäuse von Beispiel 1 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die Massereferenzspannungsebene und die Leistungsreferenzspannungsebene parallel zueinander sein können.
  • Beispiel 13 kann das Halbleitergehäuse von Beispiel 1 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei das Leistungsebenenmodul ferner einen ersten Abschnitt an der Peripherie des Basis-Die mit einem ersten unteren Abschnitt, der auf dem Gehäusesubstrat angeordnet ist, und einen zweiten Abschnitt an einer Peripherie des Gehäusesubstrats mit einem zweiten unteren Abschnitt, der auf einer Hauptplatine angeordnet ist, einschließen kann.
  • Beispiel 14 kann eine Rechenvorrichtung, einschließlich einer Leiterplatte und eines Halbleitergehäuses, das mit der Leiterplatte gekoppelt ist, einschließen, wobei das Halbleitergehäuse ein Gehäusesubstrat, ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt, zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die, wobei das Leistungsebenenmodul eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließt, und eine Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis-Die angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist, einschließen kann.
  • Beispiel 15 kann die Rechenvorrichtung von Beispiel 14 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten einschließen kann, wobei jede der Vielzahl von überlappenden Metallschichten ferner einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist, einschließen kann.
  • Beispiel 16 kann ein Verfahren einschließen, einschließlich des Bildens eines Gehäusesubstrats, des Bildens eines Basis-Die auf dem Gehäusesubstrat, des Bildens eines Leistungsebenenmoduls an einer Peripherie des Basis-Die, wobei das Leistungsebenenmodul eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist, einschließen kann, des Bildens einer Halbleitervorrichtung, einschließlich eines ersten Abschnitts, der auf dem Basis-Die angeordnet ist, und eines zweiten Abschnitts, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  • Beispiel 17 kann das Verfahren von Beispiel 16 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten einschließen kann, wobei jede der Vielzahl von überlappenden Metallschichten ferner einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist, einschließen kann.
  • Beispiel 18 kann das Verfahren von Beispiel 16 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, das ferner das Koppeln zumindest einer passiven Komponente mit der Vielzahl von überlappenden Metallschichten einschließt.
  • Beispiel 19 kann das Verfahren von Beispiel 16 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, das ferner das Koppeln einer Vielzahl von Gräben mit einer oder mehreren der Vielzahl von überlappenden Metallschichten einschließt.
  • Beispiel 20 kann das Verfahren von Beispiel 19 und/oder einem beliebigen anderen hierin offenbarten Beispiel einschließen, das ferner das Anordnen der Gräben in einer ineinandergreifenden Anordnung einschließt.
  • Der Begriff „umfassend“ ist so zu verstehen, dass er eine breite Bedeutung ähnlich dem Begriff „einschließlich“ aufweist, und wird so verstanden, dass er den Einschluss einer angegebenen ganzen Zahl oder eines Vorgangs oder einer Gruppe von ganzen Zahlen oder Vorgängen impliziert, aber nicht den Ausschluss einer anderen ganzen Zahl oder eines anderen Vorgangs oder einer Gruppe von ganzen Zahlen oder Vorgängen. Diese Definition gilt auch für Variationen des Begriffs „umfassend“, wie „umfassen“ und „umfasst“.
  • Der hierin verwendete Begriff „gekoppelt“ (oder „verbunden“) kann als elektrisch gekoppelt oder als mechanisch gekoppelt, z. B. angebracht oder befestigt oder montiert, oder nur in Kontakt ohne eine Befestigung verstanden werden, und es versteht sich, dass sowohl eine direkte Kopplung als auch eine indirekte Kopplung (mit anderen Worten eine Kopplung ohne direkten Kontakt) bereitgestellt sein können.
  • Wenngleich die vorliegende Offenbarung insbesondere unter Bezugnahme auf spezifische Gesichtspunkte gezeigt und beschrieben wurde, versteht der Fachmann, dass verschiedene Änderungen bei Form und Detail darin vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Schutzumfang der vorliegenden Offenbarung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen daher eingeschlossen sein.

Claims (10)

  1. Halbleitergehäuse, umfassend: ein Gehäusesubstrat; ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt; zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die, das Leistungsebenenmodul umfassend: eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist; und eine Halbleitervorrichtung, umfassend einen ersten Abschnitt, der auf dem Basis-Die angeordnet ist, und einen zweiten Abschnitt, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  2. Halbleitergehäuse nach Anspruch 1, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten umfasst, wobei jede der Vielzahl von überlappenden Metallschichten ferner umfasst: einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist; wobei optional die Breite des unteren Abschnitts zumindest eineinhalbmal größer als die Breite des oberen Abschnitts ist; und/oder wobei optional die Vielzahl von überlappenden Metallschichten ferner zumindest eine Massereferenzspannungsebene und zumindest eine Leistungsreferenzspannungsebene umfasst.
  3. Halbleitergehäuse nach Anspruch 2, wobei das Leistungsebenenmodul ferner zumindest eine passive Komponente umfasst; wobei optional die passive Komponente elektrisch mit zumindest einer Metallschicht der Vielzahl von überlappenden Metallschichten gekoppelt ist; und/oder wobei optional die passive Komponente einen mehrschichtigen Keramikkondensator und/oder einen Siliziumkondensator umfasst.
  4. Halbleitergehäuse nach einem der Ansprüche 2 oder 3, wobei das Leistungsebenenmodul ferner eine Vielzahl von Gräben auf einer oder mehreren der Vielzahl von überlappenden Metallschichten umfasst; wobei optional die Vielzahl von Gräben durch dielektrische Schichten isoliert sind und/oder wobei optional die Vielzahl von Gräben in einer ineinandergreifenden Anordnung angeordnet sind und/oder wobei optional die Massereferenzspannungsebene und die Leistungsreferenzspannungsebene parallel zueinander sind.
  5. Halbleitergehäuse nach einem der Ansprüche 1 bis 4, wobei die Vielzahl von überlappenden Metallschichten durch dielektrische Schichten isoliert sind und/oder wobei das Leistungsebenenmodul ferner einen ersten Abschnitt an der Peripherie des Basis-Die mit einem ersten unteren Abschnitt, der auf dem Gehäusesubstrat angeordnet ist, und einen zweiten Abschnitt an einer Peripherie des Gehäusesubstrats mit einem zweiten unteren Abschnitt, der auf einer Hauptplatine angeordnet ist, umfasst.
  6. Rechenvorrichtung, umfassend: eine Leiterplatte und ein Halbleitergehäuse, das mit der Leiterplatte gekoppelt ist, wobei das Halbleitergehäuse umfasst: ein Gehäusesubstrat; ein Basis-Die auf dem Gehäusesubstrat und elektrisch mit diesem gekoppelt; zumindest ein Leistungsebenenmodul auf dem Gehäusesubstrat an einer Peripherie des Basis-Die, das Leistungsebenenmodul umfassend: eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist; und eine Halbleitervorrichtung, umfassend einen ersten Abschnitt, der auf dem Basis-Die angeordnet ist, und einen zweiten Abschnitt, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  7. Rechenvorrichtung nach Anspruch 6, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten umfasst, wobei jede der Vielzahl von überlappenden Metallschichten ferner umfasst: einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist.
  8. Verfahren, umfassend: Bilden eines Gehäusesubstrats; Bilden eines Basis-Die auf dem Gehäusesubstrat; Bilden eines Leistungsebenenmoduls an einer Peripherie des Basis-Die, wobei das Leistungsebenenmodul umfasst: eine obere Oberfläche und eine untere Oberfläche und zumindest eine vertikale überlappende Metallschicht, die elektrisch an der unteren Oberfläche mit dem Gehäusesubstrat gekoppelt ist; Bilden einer Halbleitervorrichtung, umfassend einen ersten Abschnitt, der auf dem Basis-Die angeordnet ist, und einen zweiten Abschnitt, der auf dem Leistungsebenenmodul angeordnet ist, wobei der zweite Abschnitt der Halbleitervorrichtung elektrisch mit der zumindest einen vertikalen überlappenden Metallschicht an der oberen Oberfläche des Leistungsebenenmoduls gekoppelt ist.
  9. Verfahren nach Anspruch 8, wobei die zumindest eine vertikale überlappende Metallschicht ferner eine Vielzahl von überlappenden Metallschichten umfasst, wobei jede der Vielzahl von überlappenden Metallschichten ferner umfasst: einen oberen Abschnitt, der mit der Halbleitervorrichtung gekoppelt ist; und einen unteren Abschnitt, der mit dem Gehäusesubstrat gekoppelt ist, wobei der untere Abschnitt eine größere Breite als eine Breite des oberen Abschnitts aufweist.
  10. Verfahren nach Anspruch 9, ferner umfassend: Koppeln zumindest einer passiven Komponente mit der Vielzahl von überlappenden Metallschichten und/oder Koppeln einer Vielzahl von Gräben mit einer oder mehreren der Vielzahl von überlappenden Metallschichten; wobei das Verfahren optional ferner das Anordnen der Gräben in einer ineinandergreifenden Anordnung umfasst.
DE102021119549.7A 2020-09-01 2021-07-28 Modul einer vertikalen Leistungsebene für Halbleitergehäuse Pending DE102021119549A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2020004492 2020-09-01
MYPI2020004492 2020-09-01

Publications (1)

Publication Number Publication Date
DE102021119549A1 true DE102021119549A1 (de) 2022-03-03

Family

ID=80221738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021119549.7A Pending DE102021119549A1 (de) 2020-09-01 2021-07-28 Modul einer vertikalen Leistungsebene für Halbleitergehäuse

Country Status (3)

Country Link
US (1) US11342289B2 (de)
CN (1) CN114121889A (de)
DE (1) DE102021119549A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220162468A (ko) * 2021-06-01 2022-12-08 삼성전자주식회사 반도체 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US10181410B2 (en) * 2015-02-27 2019-01-15 Qualcomm Incorporated Integrated circuit package comprising surface capacitor and ground plane
US10008439B2 (en) * 2015-07-09 2018-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Thin recon interposer package without TSV for fine input/output pitch fan-out
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
DE112015007213B4 (de) * 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
US10964624B2 (en) * 2017-01-26 2021-03-30 Intel Corporation Techniques for fluid cooling of integrated circuits in packages
US10840227B2 (en) * 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US10770369B2 (en) * 2018-08-24 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10658331B2 (en) * 2018-08-28 2020-05-19 Ferric Inc. Processor module with integrated packaged power converter
US11398415B2 (en) * 2018-09-19 2022-07-26 Intel Corporation Stacked through-silicon vias for multi-device packages
CN114830003A (zh) * 2019-10-31 2022-07-29 埃亚尔实验室公司 用于封装内光互连的垂直集成光子小芯片
US20210280523A1 (en) * 2020-03-04 2021-09-09 Qualcomm Incorporated Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods

Also Published As

Publication number Publication date
US11342289B2 (en) 2022-05-24
US20220068846A1 (en) 2022-03-03
CN114121889A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
US11562963B2 (en) Stacked semiconductor package and method of forming the same
US10475736B2 (en) Via architecture for increased density interface
US10396047B2 (en) Semiconductor package with package components disposed on a package substrate within a footprint of a die
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
US11545434B2 (en) Vertical die-to-die interconnects bridge
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE112017008031T5 (de) Aktive silizium-brücke
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
US11521932B2 (en) Composite bridge die-to-die interconnects for integrated-circuit packages
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102021119549A1 (de) Modul einer vertikalen Leistungsebene für Halbleitergehäuse
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE102021119743A1 (de) Gestapeltes halbleitergehäuse mit gestufter versteifung
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102021120182A1 (de) Interposer für 2.5d-packaging-architektur
US20220068750A1 (en) Semiconductor device and method of forming the same
DE112016002287T5 (de) Leiterbahnen durch Dielektrikum mit hohem Aspektverhältnis für Halbleitervorrichtungen