CN114830003A - 用于封装内光互连的垂直集成光子小芯片 - Google Patents

用于封装内光互连的垂直集成光子小芯片 Download PDF

Info

Publication number
CN114830003A
CN114830003A CN202080091107.5A CN202080091107A CN114830003A CN 114830003 A CN114830003 A CN 114830003A CN 202080091107 A CN202080091107 A CN 202080091107A CN 114830003 A CN114830003 A CN 114830003A
Authority
CN
China
Prior art keywords
photonic
package substrate
chip
photonic chip
chiplet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080091107.5A
Other languages
English (en)
Inventor
张崇
R·E·米德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ayar Labs Inc
Original Assignee
Ayar Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ayar Labs Inc filed Critical Ayar Labs Inc
Publication of CN114830003A publication Critical patent/CN114830003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

垂直集成光子小芯片组件包括封装衬底和连接到该封装衬底的顶表面的外部器件。光子芯片设置在该封装衬底内。光子芯片包括位于光子芯片的顶表面处的光耦合器件。多个导电通孔结构设置在该封装衬底内与光子芯片内的电路电连接。多个导电通孔结构通过封装衬底电连接到外部器件。穿过衬底的顶表面形成开口以暴露光耦合器件所位于的光子芯片的顶表面的部分。光纤阵列设置并固定在开口内，使得光纤阵列的多个光纤光耦合到光耦合器件。

Description

用于封装内光互连的垂直集成光子小芯片
背景技术
光数据通信系统通过调制激光以编码数字数据模式来操作。调制的激光通过光数据网络从发送节点传输到接收节点。到达接收节点的调制的激光被解调以获得原始数字数据模式。因此，光数据通信系统的实现和操作依赖于具有在光数据网络内的不同节点处的半导体芯片内制造的可靠且高效的光子器件。
在半导体芯片制造中，集成电路封装是制造的较晚阶段，其中，一个或多个集成电路芯片/管芯被附着到支持封装，所述支持封装支持电触点以使得能够将一个或多个集成电路芯片/管芯连接到一个或多个外部器件。电子工业已经开发了多种封装类型，包括引线接合、向有机和陶瓷衬底上的倒装芯片、向硅和玻璃中介层上的倒装芯片、封装体叠层（Package-on-Package）、以及晶片/面板级扇出和扇入等等。电子工业中的封装类型的多样性旨在支持不同的成本和性能要求。例如，较低功率应用（例如，移动器件应用）通常使用晶片级扇出技术。2.5D硅中介层被用于高性能计算（HPC）应用。术语“2.5D”指的是在同一封装内包括多个芯片/管芯的封装技术。术语“2.1D”指的是一种封装技术，其中，形成在衬底的芯片侧上的高密度布线层充当中介层，而不是诸如在2.5D方法中使用硅中介层。2.1D封装技术潜在地比2.5D封装技术成本更低。然而，对于2.1D和2.5D封装技术来说都存在技术挑战，特别是在用于光数据通信系统的硅光子封装实现中存在技术挑战。正是在这种背景下出现本发明。
发明内容
在示例性实施例中，公开一种垂直集成光子小芯片（chiplet）组件。垂直集成光子小芯片组件包括封装衬底和连接到该封装衬底的顶表面的外部器件。垂直集成光子小芯片组件还包括设置在封装衬底内的光子芯片。光子芯片包括位于光子芯片的顶表面处的光耦合器件。垂直集成光子小芯片组件还包括设置在封装衬底内与光子芯片内的电路电连接的多个导电通孔结构。多个导电通孔结构通过封装衬底电连接到外部器件。垂直集成光子小芯片组件还包括穿过衬底的顶表面形成的开口。该开口暴露光耦合器件所位于的光子芯片的顶表面的部分。垂直集成光子小芯片组件还包括：光纤阵列，设置并固定在该开口内，使得光纤阵列的多个光纤光耦合到光耦合器件。
在示例性实施例中，公开一种垂直集成光子小芯片组件。垂直集成光子小芯片组件包括封装衬底和连接到该封装衬底的顶表面的外部器件。垂直集成光子小芯片组件还包括设置在封装衬底内的光子芯片。光子芯片包括位于光子芯片的侧表面处的光耦合器件。垂直集成光子小芯片组件还包括设置在封装衬底内与光子芯片内的电路电连接的多个导电通孔结构。多个导电通孔结构通过封装衬底电连接到外部器件。垂直集成光子小芯片组件还包括在衬底的边缘处穿过衬底的顶表面形成的切口区。切口区暴露光耦合器件所位于的光子芯片的侧表面的部分。垂直集成光子小芯片组件还包括：光纤阵列，设置并固定在所述切口区内，使得所述光纤阵列的多个光纤光耦合到所述光耦合器件。
在示例性实施例中，公开一种垂直集成光子小芯片组件。垂直集成光子小芯片组件包括模制化合物材料层。垂直集成光子小芯片组件还包括设置在模制化合物材料层内的光子芯片。光子芯片包括位于光子芯片的侧表面处的光耦合器件。垂直集成光子小芯片组件还包括设置在模制化合物材料层内的光波导。光波导光耦合到位于光子芯片的侧表面处的光耦合器件。垂直集成光子小芯片组件还包括形成在模制化合物材料层上和在光子芯片上以及在光波导上的重分布层。垂直集成光子小芯片组件还包括与重分布层的顶表面倒装芯片连接的外部器件。重分布层包括将光子芯片电连接到外部器件的导电触点和导电互连线。在一些实施例中，光子芯片是第一光子芯片并且光耦合器件是第一组光耦合器件，并且垂直集成光子小芯片组件包括设置在模制化合物材料层内的第二光子芯片，并且第二光子芯片包括位于第二光子芯片的侧表面处的第二组光耦合器件，其中，光波导光耦合到位于第二光子芯片的侧表面处的第二组光耦合器件，并且光波导被配置成将第一组光耦合器件光连接到第二组光耦合器件。
在示例性实施例中，公开一种垂直集成光子小芯片组件。垂直集成光子小芯片组件包括封装衬底和设置在该封装衬底内的光子芯片。光子芯片的第一部分在封装衬底的顶表面处暴露。光子芯片的第一部分包括光耦合器件。垂直集成光子小芯片组件还包括：光纤阵列，固定到封装衬底，使得光纤阵列的多个光纤光耦合到光耦合器件。垂直集成光子小芯片组件还包括外部器件，该外部器件被倒装芯片连接到封装衬底的顶表面的部分和光子芯片的第二部分两者。在一些实施例中，光子芯片的第一部分是光子芯片的顶表面的第一部分，并且光耦合器件位于光子芯片的顶表面处在光子芯片的第一部分内。在一些实施例中，光子芯片的第一部分包括光子芯片的侧表面，并且光耦合器件位于光子芯片的侧表面处在光子芯片的第一部分内。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有封装衬底的第一部分。所述方法还包括将光子芯片放置在封装衬底的第一部分上。光子芯片包括在光子芯片的顶表面处的光耦合器件。所述方法还包括在封装衬底的第一部分上和在光子芯片上形成封装衬底的第二部分。所述方法还包括形成穿过封装衬底的第二部分的第一组导电通孔结构以与光子芯片上的暴露的电触点电连接。所述方法还包括在衬底封装的第二部分上形成第一组导电接触焊盘。第一组导电接触焊盘形成为与第一组导电通孔结构中的相应导电通孔结构电连接。所述方法还包括在封装衬底的第二部分上以及在第一组导电接触焊盘上形成封装衬底的第三部分。所述方法还包括形成穿过封装衬底的第三部分的第二组导电通孔结构以与第一组导电接触焊盘中的一些电连接。所述方法还包括在衬底封装的第三部分上形成第二组导电接触焊盘。第二组导电接触焊盘被形成为与第二组导电通孔结构中的相应导电通孔结构电连接。所述方法还包括形成穿过封装衬底的第三部分和封装衬底的第二部分的开口以暴露在光子芯片的顶表面处的光耦合器件。所述方法还包括将外部器件倒装芯片连接到第二组导电接触焊盘。所述方法还包括将光纤阵列固定在该开口内，使得光纤阵列内的光纤与在光子芯片的顶表面处的光耦合器件中的相应光耦合器件光耦合。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有封装衬底的第一部分。所述方法还包括将光子芯片放置在封装衬底的第一部分上。光子芯片包括在光子芯片的侧表面处的光耦合器件。所述方法还包括在封装衬底的第一部分上和在光子芯片上形成封装衬底的第二部分。所述方法还包括形成穿过封装衬底的第二部分的第一组导电通孔结构以与光子芯片上的暴露的电触点电连接。所述方法还包括在衬底封装的第二部分上形成第一组导电接触焊盘。第一组导电接触焊盘形成为与第一组导电通孔结构中的相应导电通孔结构电连接。所述方法还包括在封装衬底的第二部分上以及在第一组导电接触焊盘上形成封装衬底的第三部分。所述方法还包括形成穿过封装衬底的第三部分的第二组导电通孔结构以与第一组导电接触焊盘中的一些电连接。所述方法还包括在衬底封装的第三部分上形成第二组导电接触焊盘。第二组导电接触焊盘被形成为与第二组导电通孔结构中的相应导电通孔结构电连接。所述方法还包括形成穿过封装衬底的第三部分和封装衬底的第二部分且进入封装衬底的第一部分中的切口区以暴露在光子芯片的侧表面处的光耦合器件。所述方法还包括将外部器件倒装芯片连接到第二组导电接触焊盘。所述方法还包括将光纤阵列固定在该切口区内，使得光纤阵列内的光纤与在光子芯片的侧表面处的光耦合器件中的相应光耦合器件光耦合。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有载体晶片，其中，临时膜设置在该载体晶片上并且金属层设置在该临时膜上。所述方法还包括将光子芯片放置在该金属层上。光子芯片包括位于光子芯片的侧表面处的光耦合器件。所述方法还包括将光波导放置在该金属层上，其中，光波导光耦合到在光子芯片的侧面处的光耦合器件。光波导在垂直集成光子小芯片组件的侧表面处暴露。所述方法还包括在该金属层上形成一个或多个导电柱。所述方法还包括在该金属层上、在该光子芯片上、在该光波导上、以及在该导电柱之间和周围设置模制化合物层，使得导电柱中的每一个的部分被暴露。所述方法还包括在模制化合物层上形成介电材料层。所述方法还包括在形成介电材料层之后去除该载体晶片、临时膜和金属层。所述方法还包括在光子芯片和光波导上且与光子芯片和光波导接触地形成重分布层。重分布层还形成在模制化合物材料层和导电柱上。重分布层包括到光子芯片的电连接和到导电柱的电连接。重分布层还包括暴露的导电接触焊盘。所述方法还包括将外部器件倒装芯片连接到重分布层的导电接触焊盘。所述方法还包括将光纤阵列固定到所述垂直集成光子小芯片组件，使得所述光纤阵列内的光纤与在所述垂直集成光子小芯片组件的侧表面处暴露的所述光波导内的相应光传送结构光耦合。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有包括顶表面的封装衬底。封装衬底包括连接到在封装衬底的顶表面上的第一组导电接触焊盘的电路。所述方法还包括将光子芯片放置在封装衬底内，使得光子芯片的顶表面在封装衬底的顶表面处被暴露。光子芯片的顶表面包括光耦合器件和第二组导电接触焊盘。所述方法还包括将外部器件倒装芯片连接到第一组导电接触焊盘和第二组导电接触焊盘两者。所述方法还包括将光纤阵列固定到垂直集成光子小芯片组件，使得光纤阵列内的光纤与在光子芯片的顶表面处的光耦合器件中的相应光耦合器件光耦合。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有包括顶表面的封装衬底。封装衬底包括连接到在封装衬底的顶表面上的第一组导电接触焊盘的电路。所述方法还包括将光子芯片放置在封装衬底内，使得光子芯片的顶表面在封装衬底的顶表面处被暴露。光子芯片包括位于光子芯片的侧表面处的光耦合器件。光子芯片还包括在光子芯片的顶表面处的第二组导电接触焊盘。所述方法还包括将外部器件倒装芯片连接到第一组导电接触焊盘和第二组导电接触焊盘两者。所述方法还包括在封装衬底的边缘处形成穿过该封装衬底的顶部表面的切口区。所述方法还包括将光纤阵列固定到该切口区内的封装衬底，使得光纤阵列内的光纤与在光子芯片的侧表面处的光耦合器件中的相应光耦合器件光耦合。
在示例性实施例中，公开一种用于制造垂直集成光子小芯片组件的方法。所述方法包括具有载体晶片，其中，临时膜设置在该载体晶片上并且金属层设置在该临时膜上。所述方法还包括将第一光子芯片放置在该金属层上。第一光子芯片包括位于第一光子芯片的侧表面处的第一组光耦合器件。所述方法还包括将第二光子芯片放置在该金属层上。第二光子芯片包括位于第二光子芯片的侧表面处的第二组光耦合器件。所述方法还包括将光波导放置在该金属层上，其中，光波导光耦合到在第一光子芯片的侧面处的第一组光耦合器件并且到在第二光子芯片的侧面处的第二组光耦合器件。所述方法还包括在该金属层上形成一个或多个导电柱。所述方法还包括在该金属层上、在第一光子芯片上、在光波导上、在第二光子芯片上以及在导电柱之间和周围设置模制化合物层，使得导电柱中的每一个的部分被暴露。所述方法还包括在该模制化合物层上形成介电材料层。所述方法还包括在形成该介电材料层之后去除该载体晶片、临时膜和金属层。所述方法还包括在第一光子芯片、光波导和第二光子芯片上并且与其接触地形成重分布层，其中，重分布层还形成在模制化合物材料层和导电柱上。该重分布层包括电连接到第一光子芯片的第一组导电接触焊盘。重分布层还包括电连接到第二光子芯片的第二组导电接触焊盘。所述方法还包括将第一外部器件倒装芯片连接到重分布层的第一组导电接触焊盘。所述方法还包括将第二外部器件倒装芯片连接到重分布层的第二组导电接触焊盘。
通过以下结合附图进行的详细描述，本发明的其他方面和优点将变得更加显而易见，其中，所述附图作为示例示出本发明。
附图说明
图1A示出根据一些实施例的包括具有垂直光耦合的垂直集成光子芯片的示例性垂直集成光子小芯片（VIPC）封装组件的垂直截面图。
图1B示出根据一些实施例的图1A的示例性VIPC封装组件的俯视图。
图2A示出根据一些实施例的用于制造图1A和1B的VIPC封装组件的方法的流程图。
图2B示出根据一些实施例的封装衬底的第一部分的垂直截面，该封装衬底的第一部分具有准备用于容纳光子芯片的上表面。
图2C示出根据一些实施例的放置在封装衬底的第一部分的上表面上的光子芯片的垂直截面。
图2D示出根据一些实施例的设置在封装衬底的第一部分上和在光子芯片上的封装衬底的第二部分的垂直截面。
图2E示出根据一些实施例的图2D的垂直截面配置，其中，第一组通孔被形成为穿过封装衬底的第二部分，并且其中，第一组通孔接触焊盘被形成在封装衬底的第二部分上。
图2F示出根据一些实施例的设置在封装衬底的第二部分上和在第一组通孔接触焊盘上的封装衬底的第三部分的垂直截面。
图2G示出根据一些实施例的图2F的垂直截面配置，其中，第二组通孔被形成为穿过封装衬底的第三部分。
图2H示出根据一些实施例的图2G的垂直截面配置，其中，在封装衬底内形成开口以暴露光子芯片上的光耦合器件。
图2I示出根据一些实施例的晶片的俯视图，在该晶片内同时制造封装衬底的多个示例。
图2J示出根据一些实施例的面板的俯视图，在该面板内同时制造封装衬底的多个示例。
图2K示出根据一些实施例的图2H的垂直截面封装衬底配置，其被定位成在倒装芯片工艺中容纳外部器件。
图2L示出根据一些实施例的在C4焊料凸块回流之后连接到封装衬底的外部器件的垂直截面。
图2M示出根据一些实施例的设置在外部器件和封装衬底之间的开放空间内的介电底部填充材料的垂直截面。
图2N示出根据一些实施例的图2M的封装衬底和外部器件组件的垂直截面，该封装衬底和外部器件组件被定位成在开口内容纳光纤阵列。
图3A示出根据一些实施例的VIPC封装组件的垂直截面，该VIPC封装组件是图1A和1B的VIPC封装组件的修改。
图3B示出根据一些实施例的图3A的VIPC封装组件的俯视图。
图3C示出根据一些实施例的用于制造图3A和3B的VIPC封装组件的方法的流程图。
图4示出根据一些实施例的通过VIPC封装组件的垂直截面，该VIPC封装组件包括光子芯片和对应的光波导，所述光子芯片和对应的光波导两者都被嵌入在封装结构内。
图5A示出根据一些实施例的用于制造图4的VIPC封装组件的方法的流程图。
图5B示出根据一些实施例的载体晶片的垂直截面，该载体晶片具有设置在载体晶片上的临时膜并且具有形成在该临时膜上的金属层。
图5C示出根据一些实施例的图5B的垂直横截面配置，其中，模制化合物层被设置在金属层上、在光子芯片上、在光波导上、以及在导电柱之间和周围。
图5D示出根据一些实施例的上下翻转的图5C的垂直截面配置，其中，去除载体晶片、临时膜和金属层。
图5E示出根据一些实施例的图5D的垂直横截面配置，其中，RDL形成在封装结构的表面上，其中，光子芯片和光波导被嵌入到模制化合物中。
图5F示出根据一些实施例的图5E的垂直截面配置，其被定位成在倒装芯片工艺中容纳外部器件。
图5G示出根据一些实施例的在C4焊料凸块回流之后连接到封装结构的外部器件的垂直截面。
图6A示出根据一些实施例的VIPC封装组件的垂直截面，该VIPC封装组件包括以非嵌入方式附着到封装衬底的光子芯片。
图6B示出根据一些实施例的用于制造图6A的VIPC封装组件的方法的流程图。
图7A示出根据一些实施例的VIPC封装组件的垂直截面，该VIPC封装组件包括以非嵌入方式附着到封装衬底的光子芯片，其中，光边缘耦合到光子芯片。
图7B示出根据一些实施例的用于制造图7A的VIPC封装组件的方法的流程图。
图8A示出根据一些实施例的被配置用于在本文中公开的VIPC封装组件配置中的垂直光耦合的光子芯片的垂直截面。
图8B示出根据一些实施例的图8A的垂直截面配置，其中，开口被形成为穿过金属层以使得光能够经过氧化物材料和光子芯片101上的垂直光栅耦合器进入光子芯片和从光子芯片离开。
图9示出根据一些实施例的被配置用于在本文中公开的VIPC封装组件配置中的边缘光耦合的光子芯片的垂直截面。
图10A示出根据一些实施例的VIPC封装组件配置的垂直截面，其中，VIPC封装组件中的两个形成有其相应的光子芯片，所述光子芯片被光连接用于封装内光数据通信。
图10B示出根据一些实施例的用于制造图10A的VIPC封装组件配置的方法的流程图。
具体实施例
在以下描述中，阐述许多具体细节以便提供对本发明的理解。然而，对于本领域技术人员来说将显而易见，在没有这些具体细节中的一些或全部的情况下可以实践本发明。在其他情况下，没有详细描述公知的工艺操作，以免不必要地模糊本发明。
硅光子工业要求将光纤耦合到半导体芯片以提供从光纤到半导体芯片中和/或从半导体芯片到光纤中的光传输。本文中所使用的术语“半导体芯片”或“芯片”指的是任何类型的半导体芯片（或半导体管芯），包含薄BOX SOI芯片、厚BOX SOI芯片和/或块体CMOS芯片以及其他类型的半导体芯片。在各种实施例中，本文中所指的芯片是集成电路芯片/管芯，和/或实质上任何其他电子芯片/管芯，和/或光子芯片/管芯，和/或电光芯片/管芯，和/或任何其他配备光子的芯片/管芯，其中，在芯片的封装和/或安装时，一个或多个光纤旨在光耦合到所述芯片/管芯以提供从（一个或多个）光纤到芯片和/或从芯片到（一个或多个）光纤的光传输。在用于光数据通信的硅光子工业中使用的各种硅光子器件应用中，一个或多个光纤耦合到芯片以提供光（连续波（CW）光和/或调制光）从一个或多个光纤到芯片内的集成光子器件的传输和/或从芯片内的集成光子器件传输到一个或多个光纤中。（一个或多个）光纤与芯片的光耦合在本文中被称为光纤到芯片的耦合。应当理解，本文中所使用的术语芯片指的是半导体芯片和半导体管芯两者。此外，在各种实施例中，本文中所指的芯片包括电器件、光器件、电光器件和/或热光器件以及对应的电和光电路。
此外，为了便于描述，本文中所使用的术语“半导体晶片”或“晶片”指的是在其内制造一个或多个芯片的任何类型的半导体晶片或半导体面板。应当理解，在各种实施例中，晶片可以包括不同数量的芯片。此外，在各种实施例中，晶片可以具有各种几何形状，诸如圆盘形状或矩形板形状等等。
此外，本文中所使用的术语“光”指的是在可由光数据通信系统使用的电磁频谱的部分内的电磁辐射。本文中所使用的术语“波长”指的是电磁辐射的波长。在一些实施例中，可由光数据通信系统使用的电磁频谱的部分包括具有在从约1100纳米延伸到约1565纳米（覆盖从电磁频谱的O频带到C频带，包含O频带和C频带）的范围内的波长的光。然而，应当理解，本文中称为光的电磁频谱的部分可以包括小于1100纳米或大于1565纳米的波长，只要光可由光数据通信系统用于通过光的调制/解调来编码、传输和解码数字数据即可。在一些实施例中，在光数据通信系统中使用的光具有在电磁频谱的近红外部分中的波长。
应当理解，光可以被限制为在光波导中传播，所述光波导诸如（但不限于）在芯片内的光子电路和/或光子器件的平面光波电路（PLC）内的光纤和/或光波导。在一些实施例中，光是偏振的。在一些实施例中，光不是偏振的。在一些实施例中，光是连续波光，诸如由激光器产生的光。在一些实施例中，光是传送数字数据的调制光。在一些实施例中，光具有单个波长，其中，单个波长指的是实质上一个波长或窄带波长，所述窄带波长用于由光数据通信系统识别和处理，好像它是单个波长。
在光纤和芯片的集成光子电路之间耦合光的两种方式是（1）使用面内（边缘）光纤耦合器以及（2）使用面外光纤耦合器。为了使用面内（边缘）光纤耦合器，光纤被定向为平行于芯片的表面，并且来自光纤的光束被引导在靠近芯片边缘的光波导结构处。为了使用面外光纤耦合器，光纤以与芯片的表面成角度定向，并且来自光纤的光束指向芯片上的光结构，该光结构将光重新引导到芯片内的光波导中。在一些实施例中，面外光纤耦合器被实施为光栅耦合器。然而，应当理解，本文中所公开的实施例并不限于将面外光纤耦合器实施为光栅耦合器。例如，在一些实施例中，使用其他类型的面外光纤耦合器，诸如棱镜耦合器等等。
在半导体器件制造中，集成电路封装是制造的较晚阶段，其中，一个或多个集成电路管芯被附着到支持封装，所述支持封装支持电触点以使得能够将一个或多个集成电路管芯连接到一个或多个外部器件。电子工业已经开发了多种封装类型，包括引线接合、向有机和陶瓷衬底上的倒装芯片、向硅和玻璃中介层上的倒装芯片、封装体叠层、以及晶片/面板级扇出和扇入等等。电子工业中的封装类型的多样性旨在支持不同的成本和性能要求。例如，较低功率应用（例如，移动器件应用）通常使用晶片级扇出技术。并且，2.5D硅中介层被用于高性能计算（HPC）应用。术语“2.5D”指的是在同一封装内包括多个管芯的封装技术。术语“2.1D”指的是一种封装技术，其中，形成在衬底的芯片侧上的高密度布线层充当中介层，而不是诸如在2.5D方法中使用硅中介层。2.1D封装技术潜在地比2.5D封装技术成本更低。然而，对于2.1D和2.5D封装技术来说都存在技术挑战。当前的封装内光互连依赖于2.5D或2.1D中介层型封装技术。
在本文中公开垂直集成光子小芯片（VIPC）封装组件和相关方法的各种实施例，所述垂直集成光子小芯片（VIPC）封装组件和相关方法包括在电子芯片（诸如CPU、FPGA、开关IC等等）和光子芯片（诸如由加州圣克拉拉的Ayar Labs公司提供的TeraPHY™芯片）之间的垂直电连接。光子芯片提供到光纤和/或光纤阵列和/或到一个或多个光子光波导的光连接。相对于2.5D/2.1D封装技术，本文中公开的VIPC封装组件提供替代的解决方案以实现封装内光互连，所述封装内光互连提供改进的带宽并且消耗更少的功率。此外，与2.5D封装内的电连接相比，本文中公开的VIPC封装组件的垂直电连接提供更小的寄生电容，这有利于更高速度的电信号传输。
图1A示出根据一些实施例的包括具有垂直光耦合的垂直集成光子芯片101的示例性VIPC封装组件100的垂直截面图。在一些实施例中，集成光子芯片101是上述TeraPHY™芯片。然而，应当理解，在其他实施例中，集成光子芯片101实质上是包括到至少一个其他器件（电子器件和/或电光器件）的至少一个电连接并且包括到一个或多个光纤和/或光波导的光连接的任何类型的电光器件。集成光子芯片101嵌入在封装衬底102内。在一些实施例中，封装衬底102由介电材料形成，所述介电材料诸如ABF（味之素堆积膜）、FR4玻璃增强环氧树脂层压材料等等。
封装衬底102包括多个导电互连结构，诸如导电通孔接触焊盘103和导电通孔104A、104B，其被配置成使得光子芯片101内的电路118能够与外部器件105电连接。在一些实施例中，封装衬底102包括多层级导电互连线，其根据需要通过通孔接触焊盘103和通孔104A、104B进行互连。应当理解，在各种实施例中，封装衬底102可以包括与提供所需电连接的布线所需的一样多层级的导电互连线，所述所需电连接包括但不限于光子芯片101与外部器件105之间的电连接、光子芯片101与延伸到封装衬底102中的另一电路之间的电连接、和/或外部器件105与延伸到封装衬底102中的另一电路之间的电连接。此外，应当理解，在各种实施例中，封装衬底102可以包括与提供光子芯片101和外部器件105之间的（一个或多个）电连接所需的一样多层级的通孔接触焊盘（例如103）和通孔（例如104A和104B）。在一些实施例中，芯片101与外部器件105之间的一个或多个电连接由一个或多个通孔（例如，104A和104B）和对应的通孔接触焊盘（例如，103）形成，而不包括一个或多个电连接内的水平布线的导电互连线。在一些实施例中，芯片101和外部器件105之间的所有电连接由通孔（例如104A和104B）以及对应的通孔接触焊盘（例如103）形成，而不包括电连接内的水平布线的导电互连线。在一些实施例中，封装衬底102内的导电互连结构，诸如通孔接触焊盘103、通孔104A、104B和/或互连线，由铜形成。然而，应当理解，在其他实施例中，使用除铜之外的一种或多种导电材料来形成封装衬底102内的导电互连结构。此外，在一些实施例中，将除铜之外的一种或多种导电材料与铜结合使用以形成封装衬底102内的导电互连结构。在一些实施例中，封装衬底102内的各种导电互连结构被指定用于传输各种数据信号（模拟和/或数字），以用于数据输入、数据输出和控制的目的以及其他目的。此外，在一些实施例中，封装衬底102内的各种导电互连结构被指定用于将电功率传输到光子芯片101和/或到外部器件105。此外，在一些实施例中，封装衬底102内的各种导电互连结构被指定用于向光子芯片101和/或外部器件105提供参考地电位。
在一些实施例中，外部器件105是片上系统（SOC），诸如中央处理单元（CPU）、图形处理单元（GPU）、现场可编程门阵列（FPGA）和/或专用集成电路（ASIC）器件等等。在一些实施例中，外部器件105是另一电光器件，其包括到光子芯片101的（一个或多个）电连接和到其他外部光器件和/或到光子芯片101（诸如到光纤和/或光波导）的光连接。在一些实施例中，外部器件105被配置用于到封装衬底102的倒装芯片连接。例如，在一些实施例中，封装衬底102包括多个导电接触焊盘106，其被配置和布置成与外部器件105上的对应数量的电接触焊盘107对准，并且多个C4（可控塌陷芯片连接）焊料凸块108分别位于对应的导电接触焊盘106和电接触焊盘107之间以在其间建立电连接并辅助将外部器件105固定到封装衬底102。在一些实施例中，在外部器件105被倒装芯片连接到封装衬底102之后，在外部器件105与封装衬底102之间的开放空间填充有适当的介电底部填充材料109。在一些实施例中，介电底部填充材料109是辅助将外部器件105机械地固定到封装衬底102的介电环氧树脂形式。介电底部填充材料109的一些示例包括具有硅石填充物的环氧树脂，诸如ABF等等。在一些实施例中，使用毛细管底部填充（CUF）或非导电填充（NCF）来在外部器件105和封装衬底102之间施加介电底部填充材料109。
封装衬底102形成为具有被配置成暴露光子芯片101上的光耦合器件111的开口110。在图1A的示例中，光纤阵列112延伸穿过开口110以附着到光子芯片101，使得光纤阵列112内的光纤与光子芯片101的光耦合器件111适当地对准并且光耦合。在一些实施例中，光纤阵列112中的光纤延伸到光纤尾线（pigtail）113，其中，多个光纤连接到多通道连接器诸如MT（力学传递）套管等等，或其中，每一个光纤（或在双工光纤的情况下的光纤对）具有对应的光连接器诸如LC（透明）连接器或FC（套管）连接器等等，以实现到更广光数据通信网络的光连接。
图1B示出根据一些实施例的图1A的示例性VIPC封装组件100的俯视图。光子芯片101嵌入在封装衬底102中。封装衬底102包括被配置成暴露光子芯片101上的光耦合器件111的开口110。外部器件105例如经过倒装芯片技术定位在封装衬底102上并连接到封装衬底102。外部器件105被示出为电接触焊盘107的示例性布置以实现与封装衬底102的倒装芯片连接。应当理解，如图1B所示，电接触焊盘107的数量、尺寸、形状和空间布置作为示例而提供。在其他实施例中，外部器件105可以包括其设计和功能所需的电接触焊盘107的实质上任何数量、尺寸、形状和空间布置。
图1B还示出与光纤阵列112对应的光纤尾线113的示例的更详细视图。在图1B的示例中，光纤尾线113包括16个光纤对114-1至114-16。每个光纤对114-1至114-16光连接到相应的光连接器115-1至115-16。在一些实施例中，光连接器115-1至115-16是双工型光连接器。在一些实施例中，光连接器115-1至115-16被组合在多通道连接器诸如MT套管等等内。然而，应当理解，在其他实施例中，光纤对114-1至114-16中的任何光纤根据需要光连接到其自己的光连接器。在一些实施例中，光纤对114-1至114-16的光纤被共同布置在光纤带内。此外，在一些实施例中，光纤阵列112包括一个或多个光转向部件117A（诸如一个或多个反射表面）和/或一个或多个光透镜化部件117B，其被配置成提供光从光纤对114-1至114-16的光纤中的任一个到光子芯片101的光栅耦合器中的重新引导和/或聚焦和/或提供光从光子芯片101的光栅耦合器到光纤对114-1至114-16的光纤中的任一个中的重新引导。此外，在各种实施例中，光纤对114-1至114-16的光纤中的任一个是光子芯片101的配置所需的单模光纤或多模光纤。应当理解，图1B的光纤尾线113作为示例而提供。在其他实施例中，光纤阵列112可以通过除光纤尾线113之外的一个或多个光接口设备与外部光部件/设备光对接。
图2A示出根据一些实施例的用于制造图1A和1B的VIPC封装组件100的方法的流程图。图2B至图2N示出根据一些实施例的与图2A的方法对应的制造工艺流程以实现图1A和图1B的VIPC封装组件100。所述方法包括用于具有封装衬底的第一部分102A的操作2001。图2B示出根据一些实施例的封装衬底的第一部分102A的垂直截面，该封装衬底的第一部分102A具有准备用于容纳光子芯片101的上表面201。在一些实施例中，所述方法包括在封装衬底的第一部分102A内形成金属平台119A或介电平台119B。所述方法还包括用于将光子芯片101放置在封装衬底的第一部分102A上的操作2003。光子芯片101被放置在封装衬底的第一部分102A上，使得光耦合器件111面向上远离封装衬底的第一部分102A。图2C示出根据一些实施例的放置在封装衬底的第一部分102A的上表面201上的光子芯片101的垂直截面。在一些实施例中，光子芯片101被放置在形成于封装衬底的第一部分102A内的金属平台119A上。在一些实施例中，光子芯片101被放置在形成于封装衬底的第一部分102A内的介电平台119B上。
图2A的方法还包括用于在封装衬底的第一部分102A上和在光子芯片101上形成封装衬底的第二部分102B的操作2005。图2D示出根据一些实施例的设置在封装衬底的第一部分102A上和在光子芯片101上的封装衬底的第二部分102B的垂直截面。在一些实施例中，封装衬底的第二部分102B具有垂直厚度202，该垂直厚度202被限定为使得封装衬底的第二部分102B的上表面203处于第一互连层级将被形成在光子芯片101上的层级处。在一些实施例中，封装衬底的第二部分102B与封装衬底的第一部分102A整体地组合，使得光子芯片101嵌入并封装在单片封装衬底结构102A/102B内。在一些实施例中，封装衬底的第一部分102A和封装衬底的第二部分102B由介电材料形成。在各种实施例中，封装衬底102由环氧树脂或聚酰亚胺以及其他材料形成。
图2A的方法还包括用于形成穿过封装衬底的第二部分102B的第一组导电通孔结构（通孔）104A以与光子芯片101上的暴露的电触点电连接的操作2007。图2A的方法还包括用于在衬底封装的第二部分102B上形成分别与第一组通孔104A电连接的第一组导电接触焊盘103的操作2009。图2E示出根据一些实施例的图2D的垂直截面配置，其中，第一组通孔104A形成为穿过封装衬底的第二部分102B，并且其中，第一组通孔接触焊盘103被形成在封装衬底的第二部分102B上。在一些实施例中，通过穿过封装衬底的第二部分102B钻孔以暴露光子芯片101上的电触点来形成第一组通孔104A。然后，用导电材料诸如铜以及其他可能的导电材料来填充第一组通孔104A的孔。在一些实施例中，在形成第一组通孔104A之后，诸如通过化学机械平坦化（CMP）工艺、或等离子体蚀刻工艺、或在半导体芯片制造和/或封装中使用的其他类型的平坦化工艺，平坦化封装衬底的第二部分102B的上表面。在一些实施例中，诸如在有机封装衬底102的情况下，在形成第一组通孔104A之后不对封装衬底的第二部分102B的上表面进行平坦化。在一些实施例中，通过在形成于图案化的掩模材料层中的开口内沉积导电材料，在封装衬底的第二部分102B上形成第一组通孔接触焊盘103，其中，所述图案化的掩模材料层沉积在封装衬底的第二部分102B上，其中，图案化的掩模材料层使用标准半导体制造光刻工艺或有机衬底制造光刻工艺来图案化和显影。图2E的示例表示在去除图案化的掩模材料层之后的第一组通孔接触焊盘103。在一些实施例中，用于第一组通孔104A和第一组通孔接触焊盘103两者的导电材料的沉积以同时的方式进行，诸如在有机封装衬底102的情况下以半添加工艺或减成（subtractive）工艺来进行，或在无机封装衬底102的情况下以双镶嵌半导体制造工艺来进行。此外，在各种实施例中，第一组通孔接触焊盘103中的每一个根据需要以实质上任何二维变化的方式形成在封装衬底的第二部分102B的上表面203上，以在光子芯片101和外部器件105之间提供所需的布线。
图2A的方法还包括用于在封装衬底的第二部分102B上和在第一组导电接触焊盘103上形成封装衬底的第三部分102C的操作2011。图2F示出根据一些实施例的设置在封装衬底的第二部分102B上和在第一组通孔接触焊盘103上的封装衬底的第三部分102C的垂直截面。在一些实施例中，封装衬底的第三部分102C具有垂直厚度204，该垂直厚度204被限定为使得封装衬底的第三部分102C的上表面205对应于封装衬底102的上表面。在一些实施例中，封装衬底的第三部分102C与封装衬底的第二部分102B整体地组合，使得封装衬底的第一、第二和第三部分102A、102B、102C共同形成作为单片结构的封装衬底102。在一些实施例中，封装衬底的第三部分102C由与用于形成封装衬底的第一和第二部分102A、102B的材料相同的材料形成。
图2A的方法还包括：操作2013，用于形成穿过封装衬底的第三部分102C的第二组导电通孔结构（通孔）104B以与第一组导电接触焊盘103中的一些电连接。图2A的方法还包括：操作2015，用于在衬底封装的第三部分102C上形成分别与第二组通孔104B电连接的第二组导电接触焊盘106。图2G示出根据一些实施例的图2F的垂直截面配置，其中，第二组通孔104B被形成为穿过封装衬底的第三部分102C。在一些实施例中，通过穿过封装衬底的第三部分102C钻孔以暴露第一组通孔接触焊盘103的部分来形成第二组通路104B。然后，用导电材料诸如铜等等来填充第二组通孔104B的孔。
图2G还示出了形成在封装衬底102上以分别电接触第二组通孔104B的第二组导电接触焊盘106。在一些实施例中，通过在形成于图案化的掩模材料层中的开口内沉积导电材料，在封装衬底的第三部分102C上形成第二组导电接触焊盘106，其中，所述图案化的掩模材料层沉积在封装衬底的第三部分102C上，其中，图案化的掩模材料层使用标准半导体制造光刻工艺或有机衬底制造光刻工艺来图案化和显影。图2G的示例表示在去除图案化的掩模材料层之后的第二组导电接触焊盘106。在一些实施例中，用于第二组通孔104B和第二组导电接触焊盘106两者的导电材料的沉积以同时的方式进行，诸如在有机封装衬底102的情况下以半添加工艺或减成工艺来进行，或者在无机封装衬底102的情况下以双镶嵌半导体制造工艺来进行。此外，在各种实施例中，第二组导电接触焊盘106中的每一个被配置成具有实质上任何的水平截面形状，诸如圆形、正方形、矩形或椭圆形等等。此外，应当理解，在各种实施例中，封装衬底102被配置成包括由多个通孔层级电连接的多个互连层级，其中，相邻互连层级通过中间介电材料而分离，穿过该中间介电材料形成第一组通孔104A和第二组通孔104B。
图2A的方法还包括：操作2017，用于形成穿过封装衬底的第三部分102C和封装衬底的第二部分102B的开口110以暴露光子芯片101上的光耦合器件111。图2H示出根据一些实施例的图2G的垂直截面配置，其中，开口110形成在封装衬底102内以暴露光子芯片101上的光耦合器件111。在一些实施例中，开口110形成为在封装衬底102内的腔体。在各种实施例中，通过激光烧蚀工艺、机械工艺、化学工艺和等离子体蚀刻工艺中的一者或多者来去除封装衬底102的一部分以形成开口110。例如，在一些实施例中，开口110的形成包括：第一粗去除工艺，用于去除形成开口110所需的封装衬底102的部分的块体。该第一粗去除工艺可以包括在不被去除/损坏的导电接触焊盘106和封装衬底102的区域上沉积临时保护膜。此外，在各种实施例中，第一粗去除工艺可以包括使用激光钻孔技术、或喷砂技术、或机械加工技术以及其他技术来去除形成开口110所需的封装衬底102的部分的块体。
然后，执行第二精细去除工艺以安全暴露光子芯片101上的光耦合器件111。在一些实施例中，第二精细去除工艺包括等离子体蚀刻工艺，其被限定为选择性地蚀刻保持覆盖光子芯片101上的光耦合器件111的材料。在各种实施例中，根据需要，该等离子体蚀刻工艺被限定用于金属蚀刻或介电蚀刻。此外，在一些实施例中，该等离子体蚀刻工艺可以包括多个等离子体蚀刻工艺，其分别被限定为根据需要选择性地去除不同类型的材料以安全地暴露光子芯片101上的光耦合器件111。在一些实施例中，在封装衬底102内形成开口110之后，开口110被保护膜或保护盖层覆盖，以在完成VIPC封装组件100的制造所需的后续处理期间保护光子芯片101上的暴露的光耦合器件111。在一些实施例中，开口110填充有临时保护填充物材料。示例性的临时保护填充物材料包括但不限于Crystalbond 509、555和590，它们分别可溶于丙酮、热水和甲醇。
应当理解，从图2B配置的到图2H配置的封装衬底102的制造在晶片或面板的指定区域内执行，其中，封装衬底102的多个示例在晶片/面板内同时制造。例如，图2I示出根据一些实施例的晶片206的俯视图，在该晶片206内同时制造封装衬底102的多个示例。此外，图2J示出根据一些实施例的面板207的俯视图，在面板207内同时制造封装衬底102的多个示例。
在完成晶片206或面板207上的封装衬底102的每一示例的制造时，从晶片206或面板207单片化封装衬底102的各种示例。例如，一旦在封装衬底102中分别形成开口110，封装衬底102的各种示例从晶片206或面板207单片化。然而，在一些实施例中，在形成导电接触焊盘106之后且在形成开口110之前，从晶片206或面板207单片化封装衬底102的各种示例。在此类实施例中，开口110形成在已从晶片206或面板207单片化的封装衬底102的个别示例内。在一些实施例中，在封装衬底102的个别示例从晶片206或面板207单片化之后，在每个封装衬底102上执行各种测试工艺，诸如开路和短路测试（OST）或其他所需的功能测试。然后，准备（并且如果需要，则装运）封装衬底102以在倒装芯片工艺中容纳外部器件105。
图2A的方法还包括：操作2019，用于将外部器件105倒装芯片连接到第二组导电接触焊盘106。图2K示出根据一些实施例的图2H的垂直截面封装衬底102配置，其被定位成在倒装芯片工艺中容纳外部器件105。在一些实施例中，在继续进行倒装芯片工艺之前，去除存在于封装衬底102上和/或第二组导电接触焊盘106上的任何保护膜或材料（例如，临时保护膜或盖层）。在倒装芯片工艺中，如箭头208所示，具有连接到其上的C4焊料凸块108的外部器件105被朝向封装衬底102移动，以在C4焊料凸块108和第二组导电接触焊盘106之间建立物理接触。然后，C4焊料凸块回流以在C4焊料凸块108和第二组导电接触焊盘106之间建立物理和电连接。在各种实施例中，使用工业标准倒装芯片工艺将外部器件105连接到封装衬底102。在各种实施例中，使用以下工艺中的一个或多个将外部器件105连接到封装衬底102：质量回流、热压接合、热超声接合或在电子封装中使用的各种接合技术中的任一种。图2L示出根据一些实施例的在C4焊料凸块108回流之后连接到封装衬底102的外部器件105的垂直截面。
在一些实施例中，在外部器件105连接到封装衬底102之后，外部器件105与封装衬底102之间的开放空间填充有介电底部填充材料109。图2M示出根据一些实施例的被设置在外部器件105和封装衬底102之间的开放空间内的介电底部填充材料109的垂直截面。在一些实施例中，介电底部填充材料109被配置成辅助将外部器件105固定到封装衬底102。
一旦完成倒装芯片连接工艺以将外部器件105附着到封装衬底102，图2A的方法继续进行操作2021，以将光纤阵列112固定在开口内，使得光纤阵列112内的光纤与在光子芯片101的顶表面处的光耦合器件111中的相应光耦合器件进行光耦合。操作2021包括将光纤阵列112定位在开口110内并且将光纤阵列112附着到封装衬底102和/或光子芯片101，使得光纤阵列112内的光纤与在光子芯片101的顶表面处的光耦合器件111中的相应光耦合器件对准并且光耦合。图2N示出根据一些实施例的图2M的封装衬底102和外部器件105组件的垂直截面，该组件被定位成如箭头209所示在开口110内容纳光纤阵列112。在临时保护填充物材料被设置在开口110内以保护光子芯片101的实施例中，在将光纤阵列112放置在开口110内之前，临时保护填充物材料被去除并且开口110被适当地清洁和准备。在一些实施例中，图2A的方法包括在开口110内在光纤阵列112周围设置光折射率匹配粘合剂116或其他类型的环氧树脂116以将光纤阵列112固定到封装衬底102。一旦具有附着的光纤尾线113的光纤阵列112被固定在开口110内，图1A和1B的VIPC封装组件100的制造就完成。在一些实施例中，在封装衬底102内形成开口110之后立即附着光纤阵列112。如果在封装衬底102内形成开口110之后立即附着光纤阵列112，则不需要用临时保护填充物材料来填充开口110，诸如关于图2H所讨论的。
虽然图1A和1B的VIPC封装组件100提供光纤阵列112到光子芯片101的垂直光耦合，但是在其他实施例中，封装衬底102被配置成提供光纤阵列112到光子芯片101的面内（边缘）耦合。例如，图3A示出根据一些实施例的VIPC封装组件100A的垂直截面，该VIPC封装组件100A是图1A和1B的VIPC封装组件100的修改。在VIPC封装组件100A中，封装衬底102A被配置成使得光纤阵列112A能够边缘耦合到光子芯片101A，其中，光子芯片101A被配置成具有沿着光子芯片101的一侧的至少一部分暴露的一个或多个光耦合器件111A。图3B示出根据一些实施例的VIPC封装组件100A的俯视图。在图3A和3B中，VIPC封装组件100A中具有与VIPC封装组件100中相同的附图标记的特征与参考VIPC封装组件100所描述的相同。封装衬底102A包括沿着封装衬底102A的一侧的切口区110A。该切口区110A被配置成可以提供光纤阵列112A到光子芯片101A的连接。在一些实施例中，使用光折射率匹配粘合剂116或其他类型的环氧树脂来将光纤阵列112A固定到封装衬底110A。此外，在一些实施例中，光纤尾线被附着到光纤阵列112A。
图3C示出根据一些实施例的用于制造图3A和3B的VIPC封装组件100A的方法的流程图。所述方法包括用于具有封装衬底的第一部分102A的操作3001。操作3001与关于图2A的方法描述的操作2001相同。在一些实施例中，所述方法包括在封装衬底的第一部分102A内形成金属平台119A或介电平台119B。所述方法还包括用于将光子芯片101A放置在封装衬底的第一部分102A上的操作3003。操作3003与关于图2A的方法描述的操作2003相同。光子芯片101A被放置在封装衬底的第一部分102A上，使得光耦合器件111A面朝封装衬底的第一部分102A的最近边缘。在一些实施例中，光子芯片101A被放置在形成于封装衬底的第一部分102A内的金属平台119A上。在一些实施例中，光子芯片101A被放置在形成于封装衬底的第一部分102A内的介电平台119B上。所述方法还包括用于在封装衬底的第一部分102A上和在光子芯片101A上形成封装衬底的第二部分102B的操作3005。操作3005等同于关于图2A的方法描述的操作2005。在一些实施例中，封装衬底的第二部分102B与封装衬底的第一部分102A整体地组合，使得光子芯片101A被嵌入并封装在单片封装衬底结构102A/102B内。
图3C的方法还包括：操作3007，用于形成穿过封装衬底的第二部分102B的第一组导电通孔结构（通孔）104A以与光子芯片101A上的暴露的电触点电连接。操作3007等同于关于图2A的方法描述的操作2007。图3C的方法还包括：操作3009，用于在衬底封装的第二部分102B上形成分别与第一组通孔104A电连接的第一组导电接触焊盘103。操作3009等同于关于图2A的方法描述的操作2009。图3C的方法还包括用于在封装衬底的第二部分102B上和在第一组导电接触焊盘103上形成封装衬底的第三部分102C的操作3011。操作3011等同于关于图2A的方法描述的操作2011。在一些实施例中，封装衬底的第三部分102C与封装衬底的第二部分102B整体地组合，使得封装衬底的第一、第二和第三部分102A、102B、102C共同形成作为单片结构的封装衬底102A。图3C的方法还包括：操作3013，用于形成穿过封装衬底的第三部分102C的第二组导电通孔结构（通孔）104B以与第一组导电接触焊盘103中的一些电连接。操作3013等同于关于图2A的方法描述的操作2013。图3C的方法还包括：操作3015，用于在衬底封装的第三部分102C上形成分别与第二组通孔104B电连接的第二组导电接触焊盘106。操作3015等同于关于图2A的方法描述的操作2015。
图3C的方法还包括：操作3017，用于形成穿过封装衬底的第三部分102C且穿过封装衬底的第二部分102B并进入封装衬底的第一部分102A中的切口区110A以在光子芯片101A的侧表面处暴露光耦合器件111A。图3C的方法还包括用于将外部器件105倒装芯片连接到第二组导电接触焊盘106的操作3019。操作3019等同于关于图2A的方法描述的操作2019。在一些实施例中，在外部器件105连接到封装衬底102之后，外部器件105与封装衬底102之间的开放空间填充有介电底部填充材料109。
一旦完成倒装芯片连接工艺以将外部器件105附着到封装衬底102，图3C的方法就继续进行操作3021用于将光纤阵列112A固定在切口区110A内，使得光纤阵列112A内的光纤与在光子芯片101A的侧表面处的光耦合器件111A中的相应光耦合器件光耦合。操作3021包括将光纤阵列112A定位在切口区110A内并将光纤阵列112A附着到封装衬底102A和/或光子芯片101A，使得光纤阵列112A内的光纤与在光子芯片101A的侧表面处的光耦合器件111A中的相应光耦合器件对准并且光耦合。在一些实施例中，图3C的方法包括在切口区110A内在光纤阵列112A周围设置光折射率匹配粘合剂116或其他类型的环氧树脂116，以将光纤阵列112A固定到封装衬底102A。
在一些实施例中，VIPC封装组件被配置成包括光子芯片和对应的光波导，它们二者被嵌入在封装结构内，其中，重分布层（RDL）形成在封装结构上以使得光子芯片能够电连接到与封装结构连接的一个或多个外部器件。图4示出根据一些实施例的穿过VIPC封装组件400的垂直截面，该VIPC封装组件400包括光子芯片101A和对应的光波导402，它们二者被嵌入在封装结构401内。光波导402在封装结构401的边缘403处暴露以使得光波导402能够与外部光器件和/或（一个或多个）光纤112A光耦合。光子芯片101A和光波导402被嵌入在模制化合物404内。在一些实施例中，导电柱405形成为垂直地延伸穿过模制化合物404以使得能够在连接到封装结构401的两个或更多个外部器件之间进行电连接。在一些实施例中，导电柱405由铜或其他合适的导电材料形成。在包括导电柱405的实施例中，多个电接触焊盘406形成在模制化合物404的表面上以使得能够分别电连接到导电柱405。
此外，在一些实施例中，根据需要在模制化合物404上形成多个电迹线407。在一些实施例中，介电层408（例如，阻焊剂或共形介电聚合物层）被设置在模制化合物404的表面上以覆盖电迹线407。介电层408包括开口以暴露电接触焊盘406。介电层408提供对电迹线407和模制化合物404的保护，并且提供电迹线407和电接触焊盘406之间的电分离。
在一些实施例中，RDL 409形成在封装结构401的表面上，其中，光子芯片101A和光波导402被嵌入到模制化合物404中。RDL 409包括形成在模制化合物404上和在光子芯片101A上以及在光波导402上的钝化层410。在一些实施例中，钝化层410由聚酰亚胺材料、氮化物材料或环氧树脂材料以及其他材料形成。在一些实施例中，在RDL 409内形成与暴露在光子芯片101A的表面上的对应电触点电连接的多个电触点411。此外，在一些实施例中，在RDL 409内形成与对应的导电柱405电连接的多个电触点412。在一些实施例中，RDL 409包括互连线413以提供设计要求所需的穿过RDL 409的电布线。此外，RDL 409包括多个电触点415，以提供在互连线413和形成在RDL 409的表面上的导电接触焊盘106之间的电连接。应当理解，在各种实施例中，RDL 409可以包括根据需要通过导电通孔结构互连的多层级互连线413。RDL 409还包括一个或多个介电材料416层以提供相邻导电结构（诸如互连线413和电触点415）之间的电分离。此外，在RDL 409包括多层级互连线413的实施例中，沉积介电材料416以提供在互连线413的相邻层级之间的电分离，其中，导电通孔结构延伸穿过介电材料416。RDL 409辅助光子芯片101A和光波导402的封装。
在一些实施例中，封装结构401，连同光子芯片101A和光波导402的嵌入，在晶片级进行，即，在封装结构401从晶片单片化（诸如分别关于封装衬底102从图2I和2J中的晶片206和面板207的单片化所描述的）之前进行。在一些实施例中，外部器件105以与先前关于图2K、2L和2M中的外部器件105到封装衬底102的倒装芯片连接所描述的相同方式倒装芯片连接到封装结构401。在一些实施例中，在封装结构401的边缘403处的光波导402中蚀刻一个或多个针孔以提供引导器，所述引导器用于将公MT套管插入到封装结构401中以建立光波导402与外部光器件和/或（一个或多个）光纤112A的光耦合。在一些实施例中，使用弹簧夹将MT套管保持在封装结构401内。在一些实施例中，使用光学粘合剂将光纤阵列112A、光连接器或MT套管保持在封装结构401内。
图5A示出根据一些实施例的用于制造图4的VIPC封装组件400的方法的流程图。图5B至图5G示出根据一些实施例的与图5A的方法对应的用于实现图4的VIPC封装组件400的制造工艺流程。所述方法包括：操作5001，用于具有载体晶片501，其中，临时膜502设置在该载体晶片501上并且金属层504设置在该临时膜502上。图5B示出根据一些实施例的载体晶片501的垂直截面，载体晶片501具有设置在该载体晶片501上的临时膜502并且具有形成在该临时膜502上的金属层504。在一些实施例中，临时膜502被配置成通过热工艺或通过激光工艺来释放。在各种实施例中，金属层504用于促进临时膜502的释放。在各种实施例中，金属层504由铜、镍或钛以及其他材料形成。所述方法还包括用于将光子芯片101A放置在金属层504上的操作5003。所述方法还包括：操作5005，用于将光波导402放置在金属层504上，其中，光波导402光耦合到在光子芯片101A的侧表面处的光耦合器件111A。光子芯片101A和光波导402位于金属层504上，其中，光波导402与光子芯片101A上的光耦合器件适当地光对准。光波导402在垂直集成光子小芯片组件400的侧表面处暴露。所述方法还包括用于在金属层504上形成一个或多个导电柱405的操作5007。在一些实施例中，将光学粘合剂施加在光子芯片101A和光波导402之间。此外，在一些实施例中，将诸如Crystalbond的临时保护材料施加到光波导402的边缘/侧表面，所述边缘/侧表面在封装结构401的单片化时将最终暴露。在一些实施例中，临时保护材料可以稍后辅助露出在光波导402的暴露边缘/侧表面上的（一个或多个）光表面。
图5A的方法还包括：操作5009，用于将模制化合物404层设置在金属层504上、在光子芯片101A上、在光波导402上以及在导电柱之间和周围，使得导电柱中的每一个的一部分暴露。图5C示出根据一些实施例的图5B的垂直截面配置，其中，模制化合物404层被设置在金属层504上、在光子芯片101A上、在光波导402上、以及在导电柱405之间和周围。在一些实施例中，图5A的方法包括平坦化模制化合物404层以暴露导电柱405。在各种实施例中，模制化合物404是具有填充物和脱模剂的环氧树脂以及其他材料。
图5A的方法还包括：操作5011，在模制化合物404层上形成介电材料层408。图5C还示出介电材料层408的沉积和形成。在一些实施例中，所述方法还包括在模制化合物404上形成电迹线407和/或在导电柱405上形成导电接触焊盘406。图5C还示出在模制化合物404上形成电迹线407以及在导电柱405上形成导电接触焊盘406的示例。在一些实施例中，球栅阵列（BGA）可选地设置在电接触焊盘406的暴露部分上。所述方法还包括：操作5013，用于在形成介电材料层408之后去除载体晶片501、临时膜502和金属层504。图5D示出根据一些实施例的上下翻转的图5C的垂直截面配置，其中，去除载体晶片501、临时膜502和金属层504。
图5A的方法还包括：操作5015，用于在光子芯片101A和光波导402上且与其接触并且在模制化合物材料层和导电柱405上形成RDL 409。图5E示出根据一些实施例的图5D的垂直横截面配置，其中，RDL 409形成在封装结构401的表面上，其中，光子芯片101A和光波导402被嵌入到模制化合物404中。RDL 409包括到光子芯片101A的电连接和到导电柱405的电连接。RDL 409还包括暴露的导电接触焊盘106。图5E还示出在RDL 409的表面上形成的导电接触焊盘106。
图5A的方法还包括：操作5017，用于将外部器件105倒装芯片连接到RDL 409的导电接触焊盘106。图5F示出根据一些实施例的图5E的垂直截面配置，其被定位成在倒装芯片工艺中容纳外部器件105。在一些实施例中，在继续进行倒装芯片工艺之前，去除存在于封装结构401和/或导电接触焊盘106上的任何保护膜或材料（例如，临时保护膜或盖层）。在倒装芯片工艺中，如箭头503所示，具有连接到其上的C4焊料凸块108的外部器件105朝着封装结构401移动，以在C4焊料凸块108和导电接触焊盘106之间建立物理接触。然后，C4焊料凸块回流以在C4焊料凸块108和导电接触焊盘106之间建立物理和电连接。在各种实施例中，使用（一个或多个）工业标准倒装芯片工艺将外部器件105连接到封装结构401。在各种实施例中，外部器件105使用以下工艺中的一个或多个而连接到封装结构401：质量回流、热压接合、热超声接合或在电子封装中使用的各种接合技术中的任一种。
图5G示出根据一些实施例的在C4焊料凸块108回流之后连接到封装结构401的外部器件105的垂直截面。在一些实施例中，在外部器件105连接到封装结构401之后，外部器件105与封装结构401之间的开放空间填充有介电底部填充材料109。图4示出了设置在外部器件105和封装结构401之间的开放空间内的介电底部填充材料109。在一些实施例中，介电底部填充材料109被配置成辅助将外部器件105固定到封装结构401。图5A的方法还包括：操作5019，用于将光纤阵列112A固定到垂直集成光子小芯片组件400，使得光纤阵列112A内的光纤与在垂直集成光子小芯片组件400的侧表面处暴露的光波导402内的相应光传送结构光耦合。
在一些实施例中，VIPC封装组件被配置有以非嵌入方式附着到封装衬底的光子芯片。例如，图6A示出根据一些实施例的VIPC封装组件600的垂直截面，该VIPC封装组件600包括以非嵌入方式附着到封装衬底601的光子芯片101。封装衬底601C包括诸如阶梯切割区的切口区，其尺寸和形状被确定为容纳光子芯片101，使得光子芯片101的顶表面140在封装衬底601的顶表面601A处暴露。在一些实施例中，粘合剂120用于将光子芯片101固定在封装衬底601内。光子芯片101的光耦合器件111在封装衬底601的顶表面处暴露。
封装衬底601C包括多个导电互连结构，诸如通孔接触焊盘103和通孔104，其被配置成使得外部器件105能够电连接到封装。在一些实施例中，封装衬底601包括根据需要通过通孔104互连的多层级通孔接触焊盘103。应当理解，在各种实施例中，封装衬底601可以包括与提供光子芯片101和外部器件105之间的所需电连接的布线所需的一样多层级的通孔接触焊盘103。在一些实施例中，通孔接触焊盘103和通孔104由铜形成。然而，应当理解，在其他实施例中，使用除铜之外的一种或多种导电材料来形成通孔接触焊盘103和通孔104。在一些实施例中，将除铜之外的一种或多种导电材料与铜结合使用以形成通孔接触焊盘103和通孔104。应当理解，封装衬底601内的各种通孔接触焊盘103和通孔104被指定用于传输各种数据信号（模拟和/或数字），以用于数据输入、数据输出和控制的目的以及其他目的。此外，应当理解，封装衬底601内的各种通孔接触焊盘103和通孔104被指定用于向外部器件105和/或向光子芯片101和/或在光子芯片101与外部器件105之间传输电功率。此外，应当理解，封装衬底601内的各种通孔接触焊盘103和通孔104被指定用于向外部器件105和/或向光子芯片101提供参考地电位。在一些实施例中，调整在光子芯片101上和外的焊料体积以顾及封装衬底601上的导电接触焊盘106与光子芯片101上的导电接触焊盘106之间的高度差。
外部器件105以与先前关于图2K、2L和2M中的外部器件105到封装衬底102的倒装芯片连接所描述的相同方式倒装芯片连接到封装衬底601。在一些实施例中，通过在光子芯片101和外部器件105之间建立的电连接从外部器件105向光子芯片101供应电功率。此外，光纤阵列112附着到光子芯片101，使得光纤阵列112内的光纤与光子芯片101的光耦合器件111适当地对准并且光耦合。在一些实施例中，光学粘合剂用于将光纤阵列112固定到光子芯片101。
图6B示出根据一些实施例的用于制造图6A的VIPC封装组件600的方法的流程图。所述方法包括用于具有包括顶表面601A的封装衬底601的操作6001。封装衬底601包括连接到在封装衬底601的顶表面上的第一组导电接触焊盘106的电路。所述方法还包括：操作6003，用于将光子芯片101放置在封装衬底601内，使得光子芯片101的顶表面140在封装衬底601的顶表面601A处暴露。光子芯片101的顶表面140包括光耦合器件111和第二组导电接触焊盘106。第二组导电接触焊盘106电连接到光子芯片101内的电路。所述方法还包括：操作6005，用于将外部器件105倒装芯片连接到封装衬底601的顶表面601A上的第一组导电接触焊盘106和光子芯片101的顶表面140上的第二组导电接触焊盘。所述方法还包括：操作6007，用于将光纤阵列112固定到垂直集成光子小芯片组件600，使得光纤阵列112内的光纤与在光子芯片101的顶表面处的光耦合器件111中的相应光耦合器件光耦合。
虽然图6A的VIPC封装组件600提供光纤阵列112到光子芯片101的垂直光耦合，但是其他实施例提供与光子芯片101A的边缘光耦合。例如，图7A示出根据一些实施例的VIPC封装组件700的垂直截面，该VIPC封装组件700包括以非嵌入方式附着到封装衬底701的光子芯片101A，其中，光边缘耦合到光子芯片101A。在VIPC封装组件700中，封装衬底701被配置成使得光纤阵列112A能够边缘耦合到光子芯片101A，其中，光子芯片101A被配置成具有沿着光子芯片101A的一侧的至少一部分暴露的一个或多个光耦合器件111A。封装基底701包括沿着封装基底701的一侧的切口区。该切口区被配置成提供光纤阵列112A到光子芯片101A的连接。在一些实施例中，使用光折射率匹配粘合剂116或其他类型的环氧树脂将光纤阵列112A固定到封装衬底701。此外，在一些实施例中，将光纤尾线113附着到光纤阵列112A。
图7B示出根据一些实施例的用于制造图7A的VIPC封装组件700的方法的流程图。所述方法包括用于具有包括顶表面701A的封装衬底701的操作7001。封装衬底701包括连接到在封装衬底701的顶表面上的第一组导电接触焊盘106的电路。所述方法还包括：操作7003，用于将光子芯片101A放置在封装衬底701内，使得光子芯片101A的顶表面140A在封装衬底701的顶表面701A处暴露。光耦合器件111A位于光子芯片101A的侧表面。光子芯片101A的顶表面包括第二组导电接触焊盘106。第二组导电接触焊盘106电连接到光子芯片101A内的电路。所述方法还包括：操作7005，用于将外部器件105倒装芯片连接到封装衬底701的顶表面701A上的第一组导电接触焊盘106和光子芯片101A的顶表面140A上的第二组导电接触焊盘。所述方法还包括：操作7007，用于形成穿过封装衬底701的顶表面701A并位于封装衬底701的边缘处的切口区710。所述方法还包括：操作7009，用于将光纤阵列112A固定到切口区710内的封装衬底701，使得光纤阵列112内的光纤与在光子芯片101A的侧表面处的光耦合器件111中的相应光耦合器件光耦合。
图8A示出根据一些实施例的被配置用于在本文中公开的VIPC封装组件配置中的垂直光耦合的光子芯片101的垂直截面。光子芯片101包括衬底801和形成在该衬底801上的掩埋氧化物803。在该掩埋氧化物803内形成多个晶体管805。在该掩埋氧化物803内形成多个光波导807。在该掩埋氧化物803内形成多个有源光器件809。电接触焊盘813形成在光子芯片101的上表面。一些电接触焊盘801通过互连结构812电连接到一个或多个晶体管805和/或在光子芯片101内的其他电部件。互连结构可以根据需要包括任何数量互连层级中的互连线和通孔的任何组合和布置。
在掩埋氧化物803内形成垂直光栅耦合器811。垂直光栅耦合器811对应于上述光耦合器件111。在一些实施例中，氧化物材料815沉积在垂直光栅耦合器811上以形成光学窗口，所述光学窗口使得光能够从光子芯片101外部传播到垂直光栅耦合器811并且从垂直光栅耦合器811传播到光子芯片101外部。在一些实施例中，金属层817设置在氧化物材料815上以保护氧化物材料815。在这些实施例中，金属层817被蚀刻成具有开口818，其中，光能够通过该开口818进入光子芯片101和从光子芯片101离开。在一些实施例中，当诸如关于图2H所描述的，在封装衬底102内形成开口110以暴露垂直光栅耦合器811时，在金属层817中形成开口818。在一些实施例中，可选的金属层819沉积在掩埋氧化物层803下方以改进穿过垂直光栅耦合器811的垂直光耦合效率。
图8B示出根据一些实施例的图8A的垂直截面配置，其中，开口818被形成为穿过金属层817以使得光能够经过氧化物材料815和在光子芯片101上的垂直光栅耦合器811进入光子芯片101和从光子芯片101离开。在各种实施例中，通过激光烧蚀工艺、机械工艺、化学工艺和等离子体蚀刻工艺中的一者或多者来去除金属层817的部分以形成开口818。例如，在一些实施例中，开口818的形成包括用于去除金属层817部分的块体的第一粗去除工艺。该第一粗去除工艺可以包括在光子芯片的不被去除/损坏的区域上沉积临时保护膜。此外，在各种实施例中，第一粗去除工艺可以包括使用激光钻孔技术或喷砂技术或机械加工技术以及其他技术来去除形成开口818所需的金属层817的部分的块体。然后，执行第二精细去除工艺以安全地暴露光子芯片101上的垂直光栅耦合器811。在一些实施例中，第二精细去除工艺包括等离子体蚀刻工艺，其被限定为选择性地蚀刻保持覆盖光子芯片101上的氧化物材料815的金属层817。在各种实施例中，根据需要，该等离子体蚀刻工艺被限定用于金属蚀刻和/或介电蚀刻。此外，在一些实施例中，该等离子体蚀刻工艺可以包括多个等离子体蚀刻工艺，其分别限定为根据需要选择性地去除不同类型的材料以安全地光学暴露光子芯片101上的垂直光栅耦合器811。在一些实施例中，在金属层817内形成开口818之后，开口818被保护膜或保护盖层覆盖，以在完成VIPC封装组件的制造所需的后续处理期间保护光子芯片101上的暴露的氧化物材料815。
图9示出根据一些实施例的被配置用于在本文中公开的VIPC封装组件配置中的边缘光耦合的光子芯片101A的垂直截面。光子芯片101A被配置成类似于光子芯片101。然而，光子芯片101A包括光波导911，而不是具有垂直光栅耦合器811。光波导911对应于上述光耦合器件111A。光波导911沿着光子芯片101A的一侧的至少一部分被暴露。在一些实施例中，一个或多个光斑尺寸转换器912可选地位于光波导911的端部处，以调整进入和/或离开光波导911的光的模场直径。
使用VIPC封装组件技术，可以在共同封装结构内将多个光子芯片光连接在一起。例如，图10A示出根据一些实施例的VIPC封装组件配置1000的垂直截面，其中，VIPC封装组件400-1和400-2中的两个形成有其相应的光子芯片101A-1、101A-2，所述光子芯片101A-1、101A-2被光连接用于封装内光数据通信。在图10A的示例中，光波导402被配置成将第一光子芯片101A-1的光耦合器件111A-1光连接到第二光子芯片101A-2的光耦合器件111A-2。在一些实施例中，在晶片/面板中制造VIPC封装组件配置1000，并且VIPC封装组件配置1000作为单片单元从晶片/面板单片化。在操作中，由第一VIPC封装组件400-1中的第一外部器件105-1产生的电数据信号通过第一VIPC封装组件400-1的第一光子芯片101A-1转换为对应的光数据信号。然后，光数据信号从第一VIPC封装组件400-1的第一光子芯片101A-1通过光波导402传输到第二VIPC封装组件400-2的光子芯片101A-2。然后，光数据信号通过第二VIPC封装组件400-2的第二光子芯片101A-2转换为电数据信号，并传输到第二VIPC封装组件400-2的第二外部器件105-2。以这种方式，外部器件105-1和105-2被操作以通过在VIPC封装组件配置1000内实现的光数据通信接口而彼此交换数据，并由此受益于由光数据通信技术提供的数据通信效率和功耗效率。应当理解，关于图5B至图5G描述的制造工艺流程用于实现图10A的VIPC封装组件配置1000。
图10B示出根据一些实施例的用于制造图10A的VIPC封装组件配置1000的方法的流程图。所述方法包括用于具有载体晶片501的操作1001，其中，临时膜502设置在载体晶片501上并且金属层504设置在该临时膜502上，诸如关于图5B所描述的。所述方法还包括：操作1003，用于将第一光子芯片101A-1和第二光子芯片101A-2放置在该金属层504上。所述方法还包括：操作1005，用于将光波导402放置在该金属层504上，其中，光波导402光耦合到在第一光子芯片101A-1的侧面处的光耦合器件111A-1和在第二光子芯片101A-2的侧面处的光耦合器件111A-2。所述方法还包括：操作1007，用于在金属层504上形成一个或多个导电柱405。在一些实施例中，将光学粘合剂施加在第一光子芯片101A-1与光波导402之间以及在第二光子芯片101A-2与光波导402之间。所述方法还包括：操作1009，用于将模制化合物404层设置在金属层504上、在第一光子芯片101A-1上、在光波导402上、在第二光子芯片101A-2上、以及在导电柱之间和周围，使得导电柱中的每一个的部分被暴露。在一些实施例中，所述方法包括平坦化模制化合物404层以暴露导电柱405。所述方法还包括在模制化合物404层上形成介电材料层408的操作1011。在一些实施例中，所述方法还包括在模制化合物404上形成电迹线407和/或在导电柱405上形成导电接触焊盘406。所述方法还包括：操作1013，用于在形成介电材料层408之后去除载体晶片501、临时膜502和金属层504，诸如关于图5D所描述的。
图10B的方法还包括：操作1015，用于在第一光子芯片101A-1、第二光子芯片101A-2和光波导402上且与它们接触并且在模制化合物材料层和导电柱405上形成RDL 409。RDL409包括到第一光子芯片101A-1的电连接、到第二光子芯片101A-2的电连接和到导电柱405的电连接。RDL 409还包括暴露的导电接触焊盘106。所述方法还包括：操作1017，用于将第一外部器件105-1倒装芯片连接到与第一VIPC封装组件400-1相关联的RDL 409的导电接触焊盘106，并且将第二外部器件105-2倒装芯片连接到与第一VIPC封装组件400-2相关联的RDL 409的导电接触焊盘106。在一些实施例中，在第一外部器件105-1和第二外部器件105-2的倒装芯片连接之后，第一外部器件105-1和与第一VIPC封装组件400-1相关联的RDL 409之间的开放空间填充有介电底部填充材料109，并且第二外部器件105-2和与第二VIPC封装组件400-2相关联的VIRDL 409之间的开放空间填充有介电底部填充材料109。
已经出于说明和描述的目的提供了实施例的以上描述，并且所述以上描述不旨在穷尽或限制本发明。特定实施例的个体元件或特征通常不限于该特定实施例，而是在适用的情况下在所选择的实施例中是可互换的和可用的，即使没有具体示出或描述。这也可以以许多方式变化。这种变化不要被认为是脱离本发明，并且所有这种修改旨在包括在本发明的范围内。
尽管为了清楚理解的目的，以上公开包括了一些细节，但是将显而易见，在所附权利要求的范围内，某些改变和/或修改是可能的。例如，应当理解，来自本文中所公开的任何实施例的一个或多个特征可以与本文中所公开的任何其他实施例的一个或多个特征组合。因此，本文中所公开的示例性实施例要被认为是说明性的而非限制性的，并且所要求保护的内容不限于本文中给出的细节，而是可以在所描述的实施例的范围和等同物内进行修改。

Claims (90)

1.一种垂直集成光子小芯片组件，包括：
封装衬底；
连接到所述封装衬底的顶表面的外部器件；
设置在所述封装衬底内的光子芯片，所述光子芯片包括位于所述光子芯片的顶表面处的光耦合器件；
多个导电通孔结构，设置在所述封装衬底内与所述光子芯片内的电路电连接，所述多个导电通孔结构通过所述封装衬底电连接到所述外部器件；
穿过所述衬底的所述顶表面形成的开口，所述开口暴露所述光耦合器件所位于的所述光子芯片的顶表面的部分；以及
光纤阵列，设置并固定在所述开口内，使得所述光纤阵列的多个光纤光耦合到所述光耦合器件。
2.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述封装衬底由介电材料、环氧树脂、聚酰亚胺材料和有机材料中的一种或多种形成。
3.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电接触焊盘和导电通孔。
4.根据权利要求3所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电互连线。
5.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述外部器件是片上系统半导体芯片。
6.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述外部器件是电光半导体芯片。
7.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述外部器件被倒装芯片连接到所述封装衬底。
8.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述光子芯片电连接到所述外部器件内的电源，并且其中，所述光子芯片电连接到所述外部器件内的参考地电位。
9.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光转向部件，所述光转向部件用于将光引导到位于所述光子芯片的顶表面处的所述光耦合器件中并且用于重新引导从位于所述光子芯片的顶表面处的所述光耦合器件发出的光。
10.根据权利要求1所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光透镜化部件，所述光透镜化部件用于将光聚焦到位于所述光子芯片的顶表面处的所述光耦合器件中。
11.根据权利要求1所述的垂直集成光子小芯片组件，还包括：
设置在所述外部器件与所述封装衬底之间的介电底部填充材料。
12.根据权利要求1所述的垂直集成光子小芯片组件，还包括：
设置在所述封装衬底内的平台结构，所述光子芯片设置在所述平台结构上。
13.一种垂直集成光子小芯片组件，包括：
封装衬底；
连接到所述封装衬底的顶表面的外部器件；
设置在所述封装衬底内的光子芯片，所述光子芯片包括位于所述光子芯片的侧表面处的光耦合器件；
多个导电通孔结构，设置在所述封装衬底内与所述光子芯片内的电路电连接，所述多个导电通孔结构通过所述封装衬底电连接到所述外部器件；
在所述衬底的边缘处穿过所述衬底的顶表面形成的切口区，所述切口区暴露所述光耦合器件所位于的所述光子芯片的侧表面的部分；以及
光纤阵列，设置并固定在所述切口区内，使得所述光纤阵列的多个光纤光耦合到所述光耦合器件。
14.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述封装衬底由介电材料、环氧树脂、聚酰亚胺材料和有机材料中的一种或多种形成。
15.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电接触焊盘和导电通孔。
16.根据权利要求15所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电互连线。
17.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述外部器件是片上系统半导体芯片。
18.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述外部器件是电光半导体芯片。
19.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述外部器件被倒装芯片连接到所述封装衬底。
20.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述光子芯片电连接到所述外部器件内的电源，并且其中，所述光子芯片电连接到所述外部器件内的参考地电位。
21.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述封装衬底在所述光子芯片的顶表面上延伸。
22.根据权利要求13所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光透镜化部件，所述光透镜化部件用于将光聚焦到位于所述光子芯片的侧表面处的所述光耦合器件中。
23.根据权利要求13所述的垂直集成光子小芯片组件，还包括：
设置在所述外部器件与所述封装衬底之间的介电底部填充材料。
24.根据权利要求13所述的垂直集成光子小芯片组件，还包括：
设置在所述封装衬底内的平台结构，所述光子芯片设置在所述平台结构上。
25.一种垂直集成光子小芯片组件，包括：
模制化合物材料层；
设置在所述模制化合物材料层内的光子芯片，所述光子芯片包括位于所述光子芯片的侧表面处的光耦合器件；
设置在所述模制化合物材料层内的光波导，所述光波导光耦合到位于所述光子芯片的侧表面处的所述光耦合器件；
重分布层，形成在所述模制化合物材料层上和在所述光子芯片上以及在所述光波导上；以及
外部器件，倒装芯片连接到所述重分布层的顶表面，所述重分布层包括将所述光子芯片电连接到所述外部器件的导电触点和导电互连线。
26.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述重分布层包括钝化层和介电材料层，所述钝化层设置在所述模制化合物材料层、所述光子芯片和所述光波导中的每一个上。
27.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述光子芯片和所述光波导以并排接触方式定位在所述模制化合物材料层内。
28.根据权利要求25所述的垂直集成光子小芯片组件，还包括：
介电材料层，设置在所述模制化合物材料层的与所述模制化合物材料层、所述重分布层相对的表面上。
29.根据权利要求28所述的垂直集成光子小芯片组件，还包括：
穿过所述模制化合物材料层形成的至少一个导电柱；以及
至少一个导电接触焊盘，设置在所述模制化合物材料层上并且分别电连接到所述至少一个导电柱，所述至少一个导电接触焊盘中的每一个通过所述介电材料层中的对应开口暴露。
30.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述外部器件是片上系统半导体芯片。
31.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述外部器件是电光半导体芯片。
32.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述光子芯片电连接到所述外部器件内的电源，并且其中，所述光子芯片电连接到所述外部器件内的参考地电位。
33.根据权利要求25所述的垂直集成光子小芯片组件，还包括：
光纤阵列，包括多个光纤，所述多个光纤光耦合到位于所述光子芯片的侧表面处的所述光耦合器件。
34.根据权利要求33所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光透镜化部件，所述光透镜化部件用于将光聚焦到位于所述光子芯片的侧表面处的所述光耦合器件中。
35.根据权利要求25所述的垂直集成光子小芯片组件，还包括：
设置在所述外部器件与所述重分布层之间的介电底部填充材料。
36.根据权利要求25所述的垂直集成光子小芯片组件，其中，所述光子芯片是第一光子芯片，并且所述光耦合器件是第一组光耦合器件，其中，所述垂直集成光子小芯片组件包括设置在所述模制化合物材料层内的第二光子芯片，所述第二光子芯片包括位于所述第二光子芯片的侧表面处的第二组光耦合器件，其中，所述光波导光耦合到位于所述第二光子芯片的侧表面处的所述第二组光耦合器件，所述光波导被配置成将所述第一组光耦合器件光连接到所述第二组光耦合器件。
37.根据权利要求36所述的垂直集成光子小芯片组件，其中，在所述第二光子芯片上形成所述重分布层。
38.根据权利要求37所述的垂直集成光子小芯片组件，其中，所述外部器件是第一外部器件，其中，所述垂直集成光子小芯片组件包括被倒装芯片连接到所述重分布层的顶表面的第二外部器件，所述重分布层包括将所述第二光子芯片电连接到所述第二外部器件的导电触点和导电互连线。
39.一种垂直集成光子小芯片组件，包括：
封装衬底；
设置在所述封装衬底内的光子芯片，所述光子芯片的第一部分在所述封装衬底的顶表面处暴露，所述光子芯片的所述第一部分包括光耦合器件；
光纤阵列，固定到所述封装衬底，使得所述光纤阵列的多个光纤光耦合到所述光耦合器件；以及
外部器件，倒装芯片连接到所述封装衬底的顶表面的一部分和所述光子芯片的第二部分两者。
40.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述封装衬底由介电材料、环氧树脂、聚酰亚胺材料和有机材料中的一种或多种形成。
41.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电接触焊盘和导电通孔。
42.根据权利要求41所述的垂直集成光子小芯片组件，其中，所述封装衬底包括导电互连线。
43.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述外部器件是片上系统半导体芯片。
44.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述外部器件是电光半导体芯片。
45.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述外部器件被倒装芯片连接到所述封装衬底和所述光子芯片两者。
46.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述光子芯片电连接到所述外部器件内的电源，并且其中，所述光子芯片电连接到所述外部器件内的参考地电位。
47.根据权利要求39所述的垂直集成光子小芯片组件，还包括：
设置在所述外部器件与所述封装衬底之间的介电底部填充材料。
48.根据权利要求39所述的垂直集成光子小芯片组件，还包括：
设置在所述封装衬底内的平台结构，所述光子芯片设置在所述平台结构上。
49.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述光子芯片的第一部分是所述光子芯片的顶表面的第一部分，其中，所述光耦合器件位于所述光子芯片的顶表面处在光子芯片的所述第一部分内。
50.根据权利要求49所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光转向部件，所述光转向部件用于将光引导到位于所述光子芯片的顶表面处的所述光耦合器件中并且用于重新引导从位于所述光子芯片的顶表面处的所述光耦合器件发出的光。
51.根据权利要求50所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光透镜化部件，所述光透镜化部件用于将光聚焦到位于所述光子芯片的顶表面处的所述光耦合器件中。
52.根据权利要求39所述的垂直集成光子小芯片组件，其中，所述光子芯片的第一部分包括所述光子芯片的侧表面，其中，所述光耦合器件位于所述光子芯片的侧表面处在所述光子芯片的所述第一部分内。
53.根据权利要求52所述的垂直集成光子小芯片组件，其中，所述封装衬底包括在所述封装衬底的边缘处形成在所述封装衬底的顶表面内的切口区，所述光纤阵列在所述切口区内固定到所述封装衬底，使得所述光纤阵列的多个光纤光耦合到位于所述光子芯片的侧表面处的所述光耦合器件。
54.根据权利要求53所述的垂直集成光子小芯片组件，其中，所述光纤阵列包括光透镜化部件，所述光透镜化部件用于将光聚焦到位于所述光子芯片的侧表面处的所述光耦合器件中。
55.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有封装衬底的第一部分；
将光子芯片放置在所述封装衬底的所述第一部分上，所述光子芯片包括在所述光子芯片的顶表面处的光耦合器件；
在所述封装衬底的所述第一部分上和在所述光子芯片上形成所述封装衬底的第二部分；
形成穿过所述封装衬底的所述第二部分的第一组导电通孔结构以与所述光子芯片上的暴露的电触点电连接；
在所述衬底封装的所述第二部分上形成第一组导电接触焊盘，所述第一组导电接触焊盘被形成为与所述第一组导电通孔结构中的相应导电通孔结构电连接；
在所述封装衬底的所述第二部分上和在所述第一组导电接触焊盘上形成所述封装衬底的第三部分；
形成穿过所述封装衬底的所述第三部分的第二组导电通孔结构以与所述第一组导电接触焊盘中的一些电连接；
在所述衬底封装的所述第三部分上形成第二组导电接触焊盘，所述第二组导电接触焊盘被形成为与所述第二组导电通孔结构中的相应导电通孔结构电连接；
形成穿过所述封装衬底的所述第三部分和所述封装衬底的所述第二部分的开口，以暴露在所述光子芯片的顶表面处的所述光耦合器件；
将外部器件倒装芯片连接到所述第二组导电接触焊盘；以及
将光纤阵列固定在所述开口内，使得所述光纤阵列内的光纤与在所述光子芯片的顶表面处的所述光耦合器件中的相应光耦合器件光耦合。
56.根据权利要求55所述的方法，其中，所述封装衬底的第一、第二和第三部分被整体地组合以将所述封装衬底形成为单片结构。
57.根据权利要求55所述的方法，其中，形成穿过所述封装衬底的所述第三部分和所述封装衬底的所述第二部分的所述开口包括执行第一粗去除工艺，接着是第二精细去除工艺，所述第二精细去除工艺包括等离子体蚀刻工艺。
58.根据权利要求55所述的方法，还包括：
在所述封装衬底的所述第一部分上形成平台，其中，将所述光子芯片放置在所述封装衬底上包括将所述光子芯片设置在所述平台上。
59.根据权利要求55所述的方法，还包括：
在形成所述第一组导电通孔结构之后平坦化所述封装衬底的所述第二部分的上表面。
60.根据权利要求55所述的方法，还包括：
在所述外部器件和所述封装衬底之间设置介电底部填充材料。
61.根据权利要求55所述的方法，还包括：
在所述开口内在所述光纤阵列周围设置光折射率匹配粘合剂。
62.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有封装衬底的第一部分；
将光子芯片放置在所述封装衬底的所述第一部分上，所述光子芯片包括在所述光子芯片的侧表面处的光耦合器件；
在所述封装衬底的所述第一部分上和在所述光子芯片上形成所述封装衬底的第二部分；
形成穿过所述封装衬底的所述第二部分的第一组导电通孔结构以与所述光子芯片上的暴露的电触点电连接；
在所述衬底封装的所述第二部分上形成第一组导电接触焊盘，所述第一组导电接触焊盘被形成为与所述第一组导电通孔结构中的相应导电通孔结构电连接；
在所述封装衬底的所述第二部分上和在所述第一组导电接触焊盘上形成所述封装衬底的第三部分；
形成穿过所述封装衬底的所述第三部分的第二组导电通孔结构以与所述第一组导电接触焊盘中的一些电连接；
在所述衬底封装的所述第三部分上形成第二组导电接触焊盘，所述第二组导电接触焊盘被形成为与所述第二组导电通孔结构中的相应导电通孔结构电连接；
形成穿过所述封装衬底的所述第三部分和所述封装衬底的所述第二部分并且进入所述封装衬底的所述第一部分中的切口区，以暴露在所述光子芯片的侧表面处的所述光耦合器件；
将外部器件倒装芯片连接到所述第二组导电接触焊盘；以及
将光纤阵列固定在所述切口区内，使得所述光纤阵列内的光纤与在所述光子芯片的侧表面处的所述光耦合器件中的相应光耦合器件光耦合。
63.根据权利要求62所述的方法，其中，所述封装衬底的第一、第二和第三部分被整体地组合以将所述封装衬底形成为单片结构。
64.根据权利要求62所述的方法，其中，形成穿过所述封装衬底的所述第三部分和所述封装衬底的所述第二部分的所述切口区包括执行第一粗去除工艺，接着是第二精细去除工艺，所述第二精细去除工艺包括等离子体蚀刻工艺。
65.根据权利要求62所述的方法，还包括：
在所述封装衬底的所述第一部分上形成平台，其中，将所述光子芯片放置在所述封装衬底上包括将所述光子芯片设置在所述平台上。
66.根据权利要求62所述的方法，还包括：
在形成所述第一组导电通孔结构之后平坦化所述封装衬底的所述第二部分的上表面。
67.根据权利要求62所述的方法，还包括：
在所述外部器件和所述封装衬底之间设置介电底部填充材料。
68.根据权利要求62所述的方法，还包括：
在所述切口区内在所述光纤阵列周围设置光折射率匹配粘合剂。
69.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有载体晶片，其中，临时膜设置在所述载体晶片上并且金属层设置在所述临时膜上；
将光子芯片放置在所述金属层上，所述光子芯片包括位于所述光子芯片的侧表面处的光耦合器件；
将光波导放置在所述金属层上，其中，所述光波导光耦合到在所述光子芯片的侧面处的所述光耦合器件，所述光波导在所述垂直集成光子小芯片组件的侧表面处暴露；
在所述金属层上形成一个或多个导电柱；
在所述金属层上、在所述光子芯片上、在所述光波导上以及在所述导电柱之间和周围设置模制化合物层，使得所述导电柱中的每一个的部分被暴露；
在所述模制化合物层上形成介电材料层；
在形成所述介电材料层之后，去除所述载体晶片、所述临时膜和所述金属层；
在所述光子芯片和所述光波导上且与所述光子芯片和所述光波导接触地形成重分布层，所述重分布层还形成在所述模制化合物材料层和所述导电柱上，所述重分布层包括到所述光子芯片的电连接和到所述导电柱的电连接，所述重分布层还包括暴露的导电接触焊盘；
将外部器件倒装芯片连接到所述重分布层的导电接触焊盘；以及
将光纤阵列固定到所述垂直集成光子小芯片组件上，使得所述光纤阵列内的光纤与在所述垂直集成光子小芯片组件的侧表面处暴露的所述光波导内的相应光传送结构光耦合。
70.根据权利要求69所述的方法，其中，所述光子芯片和所述光波导以并排接触方式被定位在所述模制化合物材料层内。
71.根据权利要求69所述的方法，还包括：
在所述光子芯片和所述光波导之间施加光学粘合剂。
72.根据权利要求69所述的方法，还包括：
平坦化所述模制化合物层以暴露所述导电柱中的每一个的所述部分。
73.根据权利要求69所述的方法，还包括：
在形成所述介电材料层之前，在所述模制化合物层上形成电迹线。
74.根据权利要求69所述的方法，还包括：
在所述导电柱上形成导电接触焊盘。
75.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有包括顶表面的封装衬底，所述封装衬底包括连接到在所述封装衬底的顶表面上的第一组导电接触焊盘的电路；
将光子芯片放置在所述封装衬底内，使得所述光子芯片的顶表面在所述封装衬底的顶表面处暴露，所述光子芯片的顶表面包括光耦合器件和第二组导电接触焊盘；
将外部器件倒装芯片连接到所述第一组导电接触焊盘和所述第二组导电接触焊盘两者；以及
将光纤阵列固定到所述垂直集成光子小芯片组件，使得所述光纤阵列内的光纤与在所述光子芯片的顶表面处的所述光耦合器件中的相应光耦合器件光耦合。
76.根据权利要求75所述的方法，还包括：
在所述光子芯片与所述封装衬底之间设置粘合剂。
77.根据权利要求75所述的方法，还包括：
在所述封装衬底上形成平台，其中，将所述光子芯片放置在所述封装衬底内包括将所述光子芯片设置在所述平台上。
78.根据权利要求75所述的方法，还包括：
在所述外部器件和所述封装衬底之间设置介电底部填充材料。
79.根据权利要求75所述的方法，其中，使用光折射率匹配粘合剂将所述光纤阵列固定到所述垂直集成光子小芯片组件。
80.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有包括顶表面的封装衬底，所述封装衬底包括连接到在所述封装衬底的顶表面上的第一组导电接触焊盘的电路；
将光子芯片放置在所述封装衬底内，使得所述光子芯片的顶表面在所述封装衬底的顶表面处暴露，所述光子芯片包括位于所述光子芯片的侧表面处的光耦合器件，所述光子芯片包括在所述光子芯片的顶表面处的第二组导电接触焊盘；
将外部器件倒装芯片连接到所述第一组导电接触焊盘和所述第二组导电接触焊盘两者；
在所述封装衬底的边缘处形成穿过所述封装衬底的顶表面的切口区；以及
在所述切口区内将光纤阵列固定到所述封装衬底，使得所述光纤阵列内的光纤与在所述光子芯片的侧表面处的所述光耦合器件中的相应光耦合器件光耦合。
81.根据权利要求80所述的方法，还包括：
在所述光子芯片与所述封装衬底之间设置粘合剂。
82.根据权利要求80所述的方法，还包括：
在所述封装衬底上形成平台，其中，将所述光子芯片放置在所述封装衬底内包括将所述光子芯片设置在所述平台上。
83.根据权利要求80所述的方法，还包括：
在所述外部器件和所述封装衬底之间设置介电底部填充材料。
84.根据权利要求80所述的方法，其中，使用光折射率匹配粘合剂将所述光纤阵列固定到所述封装衬底。
85.一种用于制造垂直集成光子小芯片组件的方法，所述方法包括：
具有载体晶片，其中，临时膜设置在所述载体晶片上并且金属层设置在所述临时膜上；
将第一光子芯片放置在金属层上，所述第一光子芯片包括位于所述第一光子芯片的侧表面处的第一组光耦合器件；
将第二光子芯片放置在金属层上，所述第二光子芯片包括位于所述第二光子芯片的侧表面处的第二组光耦合器件；
将光波导放置在所述金属层上，其中，所述光波导光耦合到在所述第一光子芯片的侧面处的所述第一组光耦合器件并且到在所述第二光子芯片的侧面处的所述第二组光耦合器件；
在所述金属层上形成一个或多个导电柱；
在所述金属层上、在所述第一光子芯片上、在所述光波导上、在所述第二光子芯片上以及在所述导电柱之间和周围设置模制化合物层，使得所述导电柱中的每一个的部分被暴露；
在所述模制化合物层上形成介电材料层；
在形成所述介电材料层之后，去除所述载体晶片、所述临时膜和所述金属层；
在所述第一光子芯片、所述光波导和所述第二光子芯片上且与所述第一光子芯片、所述光波导和所述第二光子芯片接触地形成重分布层，其中，所述重分布层还形成在所述模制化合物材料层和所述导电柱上，所述重分布层包括电连接到所述第一光子芯片的第一组导电接触焊盘，所述重分布层包括电连接到所述第二光子芯片的第二组导电接触焊盘；
将第一外部器件倒装芯片连接到所述重分布层的所述第一组导电接触焊盘；以及
将第二外部器件倒装芯片连接到所述重分布层的所述第二组导电接触焊盘。
86.根据权利要求85所述的方法，其中，所述第一光子芯片和所述光波导以并排接触方式被定位在所述模制化合物材料层内，并且其中，所述第二光子芯片和所述光波导以并排接触方式被定位在所述模制化合物材料层内。
87.根据权利要求85所述的方法，还包括：
在所述第一光子芯片与所述光波导之间以及在所述第二光子芯片与所述光波导之间施加光学粘合剂。
88.根据权利要求85所述的方法，还包括：
平坦化所述模制化合物层以暴露所述导电柱中的每一个的所述部分。
89.根据权利要求85所述的方法，还包括：
在形成所述介电材料层之前，在所述模制化合物层上形成电迹线。
90.根据权利要求85所述的方法，还包括：
在所述导电柱上形成导电接触焊盘。
CN202080091107.5A 2019-10-31 2020-10-28 用于封装内光互连的垂直集成光子小芯片 Pending CN114830003A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962928547P 2019-10-31 2019-10-31
US62/928547 2019-10-31
PCT/US2020/057785 WO2021087000A1 (en) 2019-10-31 2020-10-28 Vertical integrated photonics chiplet for in-package optical interconnect

Publications (1)

Publication Number Publication Date
CN114830003A true CN114830003A (zh) 2022-07-29

Family

ID=75687209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080091107.5A Pending CN114830003A (zh) 2019-10-31 2020-10-28 用于封装内光互连的垂直集成光子小芯片

Country Status (4)

Country Link
US (2) US11899251B2 (zh)
EP (1) EP4052078A4 (zh)
CN (1) CN114830003A (zh)
WO (1) WO2021087000A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588618A (zh) * 2022-12-06 2023-01-10 盛合晶微半导体(江阴)有限公司 三维堆叠光电封装结构及制备方法
CN116859522A (zh) * 2023-08-30 2023-10-10 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法
CN117250702A (zh) * 2023-11-20 2023-12-19 之江实验室 一种光电共封装模块及光电共封装方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840543A1 (en) * 2019-12-20 2021-06-23 Knowledge Development for POF SL Fiber optic connector
US11694939B2 (en) * 2020-05-22 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, integrated optical communication system
US11817903B2 (en) 2020-08-06 2023-11-14 Celestial Ai Inc. Coherent photonic computing architectures
US11342289B2 (en) * 2020-09-01 2022-05-24 Intel Corporation Vertical power plane module for semiconductor packages
US11567262B2 (en) * 2021-01-29 2023-01-31 Cisco Technology, Inc. End-face coupling structures underneath a photonic layer
US11506843B1 (en) * 2021-05-13 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having photonic and electronic dies and an optical fiber assembly creating an air gap
US11740415B2 (en) * 2021-05-14 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and process flow for integrated photonic-electric IC package by using polymer waveguide
CN113514923B (zh) * 2021-07-01 2023-04-25 上海曦智科技有限公司 封装结构及其封装方法
US11762155B2 (en) * 2021-08-25 2023-09-19 Cisco Technology, Inc. Photonics packaging platform
US20230093438A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Glass substrate embedded pic to pic and off-chip photonic communications
US11686908B2 (en) * 2021-11-17 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
CN116264223A (zh) * 2021-12-14 2023-06-16 中兴通讯股份有限公司 芯片封装结构及其光电设备
WO2023211900A1 (en) * 2022-04-26 2023-11-02 Aayuna Inc. Passive alignment configuration for use with optical waveguides formed within adjoining substrates

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120207426A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
US20140264400A1 (en) * 2011-12-06 2014-09-18 Cornell University Integrated multi-chip module optical interconnect platform
CN104321676A (zh) * 2012-06-12 2015-01-28 华为技术有限公司 具有反射镜的tsv基板及其在高速光电封装中的应用
CN106233177A (zh) * 2014-03-05 2016-12-14 Ccs技术股份有限公司 形成光纤耦合装置的方法和光纤耦合装置
US20170364139A1 (en) * 2014-05-29 2017-12-21 Apple Inc. System on a Chip with Fast Wake from Sleep
US20180031786A1 (en) * 2016-07-28 2018-02-01 Fujitsu Limited Optical wiring module, optical transceiver, and optical coupling method
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
US20180196196A1 (en) * 2017-01-06 2018-07-12 Rockley Photonics Limited Copackaging of asic and silicon photonics
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
US20190089461A1 (en) * 2016-07-14 2019-03-21 Ayar Labs, Inc. Laser Module for Optical Data Communication System within Silicon Interposer
US20190250327A1 (en) * 2017-06-30 2019-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic Package and Method Forming Same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7139448B2 (en) * 2003-11-20 2006-11-21 Anvik Corporation Photonic-electronic circuit boards
JP3887371B2 (ja) * 2003-11-27 2007-02-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 光伝送基板、光伝送基板製造方法、及び光電気集積回路
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7703991B2 (en) * 2005-05-06 2010-04-27 Intel Corporation Flip-chip mountable optical connector for chip-to-chip optical interconnectability
US9310553B2 (en) 2011-11-16 2016-04-12 Intel Corporation Optical connection techniques and configurations
US9377594B2 (en) * 2011-12-29 2016-06-28 Intel Corporation Two-dimensional, high-density optical connector
US9507086B2 (en) * 2011-12-30 2016-11-29 Intel Corporation Optical I/O system using planar light-wave integrated circuit
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US10606003B2 (en) * 2013-08-02 2020-03-31 Luxtera, Inc. Method and system for an optical coupler for silicon photonics devices
US8971676B1 (en) * 2013-10-07 2015-03-03 Oracle International Corporation Hybrid-integrated photonic chip package
US9417411B2 (en) * 2014-02-21 2016-08-16 Aurrion, Inc. Optical and thermal interface for photonic integrated circuits
US9453969B2 (en) * 2014-04-29 2016-09-27 Corning Optical Communications LLC Grating-coupler assembly with small mode-field diameter for photonic-integrated-circuit systems
US20160266322A1 (en) 2015-03-12 2016-09-15 Samtec, Inc. Optical module including silicon photonics chip and coupler chip
EP3130950A1 (de) * 2015-08-10 2017-02-15 Multiphoton Optics Gmbh Strahlumlenkelement sowie optisches bauelement mit strahlumlenkelement
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US10026723B2 (en) 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
WO2020173561A1 (en) * 2019-02-27 2020-09-03 Telefonaktiebolaget Lm Ericsson (Publ) Optical module and method of fabrication

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120207426A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
US20140264400A1 (en) * 2011-12-06 2014-09-18 Cornell University Integrated multi-chip module optical interconnect platform
CN104321676A (zh) * 2012-06-12 2015-01-28 华为技术有限公司 具有反射镜的tsv基板及其在高速光电封装中的应用
CN106233177A (zh) * 2014-03-05 2016-12-14 Ccs技术股份有限公司 形成光纤耦合装置的方法和光纤耦合装置
US20170364139A1 (en) * 2014-05-29 2017-12-21 Apple Inc. System on a Chip with Fast Wake from Sleep
US20190089461A1 (en) * 2016-07-14 2019-03-21 Ayar Labs, Inc. Laser Module for Optical Data Communication System within Silicon Interposer
US20180031786A1 (en) * 2016-07-28 2018-02-01 Fujitsu Limited Optical wiring module, optical transceiver, and optical coupling method
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
US20180196196A1 (en) * 2017-01-06 2018-07-12 Rockley Photonics Limited Copackaging of asic and silicon photonics
US20190250327A1 (en) * 2017-06-30 2019-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic Package and Method Forming Same
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588618A (zh) * 2022-12-06 2023-01-10 盛合晶微半导体(江阴)有限公司 三维堆叠光电封装结构及制备方法
CN116859522A (zh) * 2023-08-30 2023-10-10 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法
CN116859522B (zh) * 2023-08-30 2024-01-09 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法
CN117250702A (zh) * 2023-11-20 2023-12-19 之江实验室 一种光电共封装模块及光电共封装方法
CN117250702B (zh) * 2023-11-20 2024-02-23 之江实验室 一种光电共封装模块及光电共封装方法

Also Published As

Publication number Publication date
WO2021087000A1 (en) 2021-05-06
EP4052078A4 (en) 2022-12-14
US11899251B2 (en) 2024-02-13
EP4052078A1 (en) 2022-09-07
US20210132309A1 (en) 2021-05-06
US20240176081A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US11899251B2 (en) Vertical integrated photonics chiplet for in-package optical interconnect
CN110648927B (zh) 集成光子封装件、光子封装件及其形成方法
CN107040318B (zh) 用于通信的方法和系统
US11784175B2 (en) Integrated circuit bridge for photonics and electrical chip integration
JP5273120B2 (ja) 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
US6684007B2 (en) Optical coupling structures and the fabrication processes
US6706546B2 (en) Optical reflective structures and method for making
US9964719B1 (en) Fan-out wafer level integration for photonic chips
TWI756368B (zh) 光子晶片及封裝光子晶片系統
US11728276B2 (en) Semiconductor devices having integrated optical components
US11163120B2 (en) Fiber attach enabled wafer level fanout
TW202114130A (zh) 封裝組件及其製造方法
CN113053835A (zh) 半导体封装及其形成方法
US11823990B2 (en) Chip-last wafer-level fan-out with optical fiber alignment structure
CN112086445A (zh) 混合封装组件
CN112558240A (zh) 封装总成及其制造方法
CN113451150A (zh) 封装件及其制造方法
US20230384538A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
US20240192439A1 (en) Heterogeneous package structures with photonic devices
US20230377907A1 (en) Package structure including photonic package having embedded optical glue
US20220365274A1 (en) Photonic silicon spatial beam transformer integrated on 3dic package and methods for forming the same
WO2022264321A1 (ja) 光回路デバイスのパッケージ構造およびその製造方法
US20230066363A1 (en) Package having prism structure and manufacturing method thereof
JP6322059B2 (ja) 光デバイスの作製方法
CN114883202A (zh) 半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination