DE102021113108A1 - Speichervorrichtung, Speichercontroller und Speichersystem mit denselben - Google Patents

Speichervorrichtung, Speichercontroller und Speichersystem mit denselben Download PDF

Info

Publication number
DE102021113108A1
DE102021113108A1 DE102021113108.1A DE102021113108A DE102021113108A1 DE 102021113108 A1 DE102021113108 A1 DE 102021113108A1 DE 102021113108 A DE102021113108 A DE 102021113108A DE 102021113108 A1 DE102021113108 A1 DE 102021113108A1
Authority
DE
Germany
Prior art keywords
memory
type
string
target
strings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021113108.1A
Other languages
English (en)
Inventor
Wontaeck Jung
Bohchang Kim
Kuihan KO
Jaeyong Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021113108A1 publication Critical patent/DE102021113108A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein Speichersystem enthält eine erste Speichervorrichtung, die eine Mehrzahl an ersten Speicherblöcken aufweist, die jeweils eine Mehrzahl an ersten Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, enthalten; und einen Speichercontroller, der konfiguriert ist, eine Speicheroperation der ersten Speichervorrichtung zu steuern. Der Speichercontroller ist konfiguriert, irgendeines von unterschiedlichen Steuerverfahren für jeden der ersten Speicherblöcke basierend auf einer Anzahl an ersten nicht-offenen (N/O) Strings, die in jedem der ersten Speicherblöcke enthalten sind, jeweils auszuwählen und zu betreiben.

Description

  • QUERVERWEIS AUF ÄHNLICHE ANMELDUNGEN
  • Diese Anmeldung bezieht sich auf und beansprucht die Priorität unter 35 U.S.C. § 119 der am 12. August 2020 beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2020-0101395 , deren Offenbarung durch Verweis in ihrer Gesamtheit hierin aufgenommen ist.
  • Technisches Gebiet
  • Diese Offenbarung bezieht sich im Allgemeinen auf Speichervorrichtungen und insbesondere auf eine Speichervorrichtung, die mindestens einen nicht-offenen String enthält, einen Controller zum Steuern der Speichervorrichtung und ein Speichersystem mit denselben.
  • Beschreibung der verwandten Technik
  • Mit der neuesten Entwicklung von Datentechnologien ist eine dreidimensionale (3D) Speichervorrichtung mit hoher Integration für die Speicherung einer großen Menge an Daten mit hoher Zuverlässigkeit gefragt. In einer 3D-Speichervorrichtung ist jedoch ein „nicht-offener String“ (oder „Off-String“) ein Speicherdefekt, in dem ein Kanal nicht im Speicher-String ausgebildet wird. Ein N/O-String, manchmal auch als ein Memory Hole Failure bezeichnet, kann während einer Herstellung aufgrund eines Prozessfehlers ausgebildet werden. Das Schreiben von Daten in Speicherzellen eines nicht-offenen Strings stellte sich als schwierig heraus, selbst wenn eine Fehlerkorrekturkodierung (ECC) auf die Daten angewandt wird. Ferner können die Speicherzellen eines nicht-offenen Strings benachbarte Speicherzellen von „offenen“ (normalen) Strings negativ beeinflussen. Somit ist eine Technologie zum Lösen von durch N/O-Strings verursachten Problemen gefragt.
  • KURZFASSUNG
  • Ausführungsformen des erfinderischen Konzepts sehen eine Speichervorrichtung, einen Speichercontroller und ein Speichersystem mit denselben zur Minimierung von durch nicht-offene Strings verursachter negativer Beeinflussung und Optimierung einer Operation einer Speicheroperation durch Anwenden unterschiedlicher Steuerverfahren an Speicherblöcken mit nicht-offenen Strings verglichen mit Speicherblöcken ohne jegliche nicht-offene Strings vor.
  • Nach einem Aspekt des erfinderischen Konzepts ist ein Speichersystem vorgesehen, das enthält: eine erste Speichervorrichtung, die eine Mehrzahl an ersten Speicherblöcken aufweist, die jeweils eine Mehrzahl an ersten Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, enthalten; und einen Speichercontroller, der konfiguriert ist, eine Speicheroperation der ersten Speichervorrichtung zu steuern. Der Speichercontroller ist konfiguriert, irgend eines aus unterschiedlichen Steuerverfahren für jeden der ersten Speicherblöcke basierend auf einer Anzahl an ersten nicht-offenen (N/O) Strings, die in jedem der ersten Speicherblöcke enthalten sind, jeweils auszuwählen und zu betreiben.
  • Nach einem weiteren Aspekt des erfinderischen Konzepts ist eine Speichervorrichtung vorgesehen, die enthält: ein Speicherzellenarray, das konfiguriert ist, eine Mehrzahl an Speicherblöcken zu enthalten, die jeweils eine Mehrzahl an Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, aufweisen; und eine Steuerlogik, die konfiguriert ist, einen N/O-String in einem ersten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von außerhalb empfangenen ersten Befehlstyp zu ermitteln, eine Mehrzahl an Bits von Zieldaten, die als in eine in dem ermittelten N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen zu schreiben festgelegt worden sind, derart umzuwandeln, dass sie einen vorbestimmten Wert zum Einschränken der Anzahl an Malen zum Anlegen einer Schreibspannung aufweisen, und eine allgemeine Schreiboperation für einen zweiten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von außerhalb empfangenen zweiten Befehlstyps durchzuführen.
  • Nach einem weiteren Aspekt des erfinderischen Konzepts ist ein Speichercontroller vorgesehen, der enthält: einen internen Speicher, der konfiguriert ist, N/O-String-Informationen bezüglich der Anzahl an N/O-Strings, die in jeder einer Mehrzahl an Speicherblöcken enthalten sind, die in einer externen Speichervorrichtung enthalten sind, zu speichern; und einen Prozessor, der konfiguriert ist, basierend auf den N/O-String-Informationen erste Ziel-Speicherblöcke, die mindestens einen N/O-String enthalten, aus den Speicherblöcken gemäß einem ersten Steuerverfahren zu betreiben und zweite Ziel-Speicherblöcke, die keinen N/O-String enthalten, gemäß einem zweiten Steuerverfahren, das sich vom ersten Steuerverfahren unterscheidet, zu betreiben.
  • In einem weiteren Aspekt enthält die Speichervorrichtung: einen Speicherzellenbereich, der ein erstes Metall-Pad aufweist, einen Peripherieschaltungsbereich, der ein zweites Metall-Pad aufweist und konfiguriert ist, durch das erste Metall-Pad und das zweite Metall-Pad mit dem Speicherzellenbereich vertikal verbunden zu sein; ein Speicherzellenarray, das eine Mehrzahl an Speicherblöcken, die jeweils eine Mehrzahl an Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, enthalten, im Speicherzellenbereich aufweist; und eine Steuerlogik, die konfiguriert ist, im Peripherieschaltungsbereich einen nicht-offenen (N/O) String in einem ersten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen ersten Befehlstyp zu ermitteln, eine Mehrzahl an Bits von Zieldaten, die als in eine in dem ermittelten N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen zu schreiben festgelegt worden sind, derart umzuwandeln, dass sie einen vorbestimmten Wert zum Einschränken einer Anzahl an Malen zum Anlegen einer Schreibspannung aufweisen, und eine allgemeine Schreiboperation für einen zweiten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen zweiten Befehlstyps durchzuführen.
  • In einem weiteren Aspekt enthält die Speichervorrichtung: ein Speicherzellenarray, das eine Mehrzahl an Speicherblöcken aufweist, die jeweils eine Mehrzahl an Speicherzellen aufweisen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind; und eine Steuerlogik, die konfiguriert ist, einen nicht-offenen (N/O) String in einem ersten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen ersten Befehlstyp zu ermitteln, ein Schreiben von Zieldaten, die zuvor als in eine in dem ermittelten N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen zu schreiben festgelegt worden sind, zu unterlassen und stattdessen Daten-Bits, die jeweils einen vorbestimmten Wert aufweisen, in die Mehrzahl an Ziel-Speicherzellen zu schreiben, um eine Anzahl an Malen zum Anlegen einer Schreibspannung an die Mehrzahl an Ziel-Speicherzellen einzuschränken, und eine allgemeine Schreiboperation für einen zweiten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen zweiten Schreibbefehlstyps durchzuführen.
  • Figurenliste
  • Für ein deutlicheres Verständnis der Ausführungsformen des erfinderischen Konzepts sorgt die folgende, ausführliche Beschreibung in Verbindung mit den beigefügten Zeichnungen, wobei:
    • 1 ein Blockdiagramm ist, das ein Speichersystem nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt;
    • 2 ein Diagramm zur Beschreibung eines Betriebs einer Speichervorrichtung nach einem Ausführungsbeispiel des erfinderischen Konzepts ist;
    • 3A und 3B Flussdiagramme zur ausführlichen Beschreibung von Ausführungsformen von Operation S130 aus 2 sind;
    • 4A bis 4C Diagramme zur ausführlichen Beschreibung von Operationen für einen ersten Befehlstyp und einen zweiten Befehlstyp aus 3A sind;
    • 5A ein Blockdiagramm ist, welches das Speicherzellenarray aus 1 zeigt;
    • 5B eine perspektivische Querschnittsansicht eines ersten Beispiels für das Speicherzellenarray aus 1 ist;
    • 5C eine perspektivische Querschnittsansicht eines zweiten Beispiels für das Speicherzellenarray aus 1 ist;
    • 6 ein Diagramm zur Beschreibung einer Chip-zu-Chip(C2C)-Struktur, die auf eine Speichervorrichtung angewandt wird, nach einem Ausführungsbeispiel des erfinderischen Konzepts ist;
    • 7 ein Flussdiagramm zur ausführlichen Beschreibung eines Betriebs einer Speichervorrichtung als Reaktion auf einen ersten Befehlstyp aus 4A ist;
    • 8A bis 8C Diagramme zur Beschreibung eines Verfahrens zum Betreiben einer Speichervorrichtung als Reaktion auf den ersten Befehlstyp aus 4A sind;
    • 9 ein Flussdiagramm zur ausführlichen Beschreibung von Operation S210 aus 7 ist;
    • 10A bis 10C Diagramme zur Beschreibung eines Verfahrens zum Betreiben einer Speichervorrichtung als Reaktion auf einen ersten und zweiten Löschbefehlstyp aus 4A sind;
    • 11A und 11B Diagramme zur ausführlichen Beschreibung des ersten und zweiten Speicherblocktyps aus 3B sind;
    • 12Abis 12C Diagramme zur ausführlichen Beschreibung einer Ausführungsform zum Auswählen und Betreiben von jeglichem von unterschiedlichen Steuerverfahren für jeden in einem Speicherblock enthaltenen Teilblock sind;
    • 13 ein Flussdiagramm eines Verfahrens zum Betreiben eines Speichercontrollers nach einem Ausführungsbeispiel des erfinderischen Konzepts ist;
    • 14 ein Blockdiagramm ist, das ein Speichersystem nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt;
    • 15 eine Tabelle ist, die ein Beispiel für N/O-String-Informationen aus 14 zeigt;
    • 16 ein Flussdiagramm eines Verfahrens zum Betreiben eines Speichercontrollers nach einem Ausführungsbeispiel des erfinderischen Konzepts ist;
    • 17A und 17B Diagramme zur ausführlichen Beschreibung des ersten und zweiten Speichervorrichtungstyps aus 16 sind; und
    • 18 ein Blockdiagramm ist, das ein Testsystem zum Erzeugen von N/O-String-Informationen nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nachfolgend können Ausführungsformen des erfinderischen Konzepts mit Bezug auf einen NAND-Flash-Speicher und insbesondere auf einen vertikalen NAND-Flash-Speicher beschrieben werden. Das erfinderische Konzept kann j edoch auch auf verschiedene nichtflüchtige Speichervorrichtungen angewandt werden, wie einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), eine NOR-Flash-Speichervorrichtung, einen Phasenübergangs-Direktzugriffsspeicher (PRAM), einen magnetischen Direktzugriffsspeicher (MRAM), einen resistiven Direktzugriffsspeicher (RRAM) und einen ferroelektrischen Direktzugriffsspeicher (FRAM). Hierin kann eine Speichervorrichtung als ein Speicherchip bezeichnet werden.
  • 1 ist ein Blockdiagramm, das ein Speichersystem 10 nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt und 2 ist ein Diagramm zur Beschreibung des Betriebs des Speichersystems 10 nach einem Ausführungsbeispiel des erfinderischen Konzepts.
  • Bezugnehmend auf 1 kann das Speichersystem 10 einen Speichercontroller 100 und eine Speichervorrichtung 200 enthalten. Der Speichercontroller 100 kann einen Prozessor 110 und einen internen Speicher 120 enthalten. Der Prozessor 110 kann den Gesamtbetrieb des Speichersystems 10, das den Speichercontroller 100 enthält, steuern und kann Speicheroperationen, wie eine Schreiboperation, eine Leseoperation oder eine Löschoperation, der Speichervorrichtung 200 steuern. (Hierin kann eine Schreiboperation manchmal als eine „Programmier“-Operation bezeichnet werden.) Der interne Speicher 120 kann nicht-offene String(nachfolgend als N/O-String bezeichnet)-Informationen 122, welche die Basis werden, speichern, um Operationen nach Ausführungsbeispielen des erfinderischen Konzepts durchzuführen. Unten wird eine ausführliche Beschreibung eines N/O-Strings mit Bezug auf 5C bereitgestellt.
  • Der interne Speicher 120 kann mit einem flüchtigen Speicher umgesetzt sein, wie einem dynamischen Direktzugriffsspeicher (DRAM) und einem statischen Direktzugriffsspeicher (SRAM), und kann, ohne darauf beschränkt zu sein, auch mit einem nichtflüchtigen Speicher umgesetzt sein, wie einem PRAM und MRAM. In einigen Ausführungsformen kann der interne Speicher 120 durch den Prozessor 110 angetriebene Firmware speichern und kann Daten, welche in die Speichervorrichtung 200 geschrieben werden sollen, oder Daten, die an einen Host übermittelt werden sollen, vorübergehend speichem. Außerdem kann der interne Speicher 120 ursprüngliche Befehle, Daten und verschiedene Variablen, die vom Host eingegeben werden, oder verschiedene Daten und Informationen, die von der Speichervorrichtung 200 ausgegeben werden, speichern.
  • Die Speichervorrichtung 200 kann ein Speicherzellenarray 210 und eine Steuerlogik 220 enthalten. Das Speicherzellenarray 210 kann eine Mehrzahl an Speicherblöcken 210_1 enthalten, die jeweils eine Mehrzahl an Speicherzellen enthalten, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, um eine 3D-Struktur auszubilden, die oft als eine vertikale Struktur bezeichnet wird. Einige Beispiele für 3D-Speicherstrukturen und wie diese operieren können den U.S.-Patenten Nr. 7 679 133, 8 553 466, 8 654 587 und 8 559 235 und den U.S.-Patentanmeldungen Nr. 2011/0233648, 2012/0051138 und 2011/0204420 entnommen werden. Jegliche dieser Arten von Speicherzellenarraystrukturen/-operationen (wobei diese nicht im Konflikt mit jenen stehen, die hierin beschrieben werden) können auf das Speicherzellenarray 110 angewandt werden.
  • Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann der Prozessor 110 ein Steuerverfahren, das aus einem Satz von unterschiedlichen Steuerverfahren ausgewählt wird, von denen einige heterogen sein können, für jeden der Speicherblöcke 210_1 basierend auf den N/O-String-Informationen 122 ausführen. Zum Beispiel wird in einigen Ausführungsformen ein gesamtheterogenes Steuerverfahren auf einen Speicherblock angewandt, wenn unterschiedliche Steuerverfahren auf unterschiedliche jeweilige Teilblöcke des Speicherblocks angewandt werden. (Nachfolgend können vom Prozessor 110 durchgeführte Operationen manchmal als Operationen des Speichercontrollers 100 beschrieben werden.) In einem Ausführungsbeispiel können die N/O-String-Informationen 122 Informationen bezüglich der Anzahl an in jedem der Speicherblöcke 210_1 enthaltenen N/O-Strings enthalten. Zum Beispiel können die N/O-String-Informationen 122 Informationen bezüglich der Anzahl an N/O-Strings enthalten, die jedem der Speicherblöcke 210_1 entsprechen. Der Prozessor 110 kann die Anzahl an in jedem der Speicherblöcke 210_1 enthaltenen N/O-Strings durch Bezugnahme auf die N/O-String-Informationen 122 prüfen. Der Prozessor 110 kann einen Speicherblock 210_1, der einer Anzahl an N/O-Strings entspricht, die gleich oder größer ist als ein vorbestimmter Schwellenwert, aus den Speicherblöcken 210_1 gemäß einem ersten Steuerverfahren, das die Existenz von N/O-Strings berücksichtigt, betreiben. Außerdem kann der Prozessor 110 einen Speicherblock 210_1, der einer Anzahl an N/O-Strings entspricht, die kleiner ist als der vorbestimmte Schwellenwert, aus den Speicherblöcken 210_1 gemäß einem zweiten Steuerverfahren betreiben. In einigen Ausführungsformen unterscheidet sich das zweite Steuerverfahren vom ersten Steuerverfahren und kann einem allgemeinen Speicherbetriebsverfahren entsprechen.
  • Der vorbestimmte Schwellenwert ist ein im Voraus eingestellter Wert und kann ein fester Wert sein oder kann abhängig von der Betriebsumgebung des Speichersystems 10 variieren. In einigen Ausführungsformen, wenn der Schwellenwert auf „1“ eingestellt sein kann, kann der Prozessor 110 Speicherblöcke, die mindestens einen N/O-String enthalten, gemäß dem ersten Steuerverfahren betreiben und Speicherblöcke ohne jeglichen N/O-String gemäß dem zweiten Steuerverfahren betreiben.
  • Ein Steuerverfahren nach einem Ausführungsbeispiel des erfinderischen Konzepts kann ein Schreib-/Programmieroperations-Steuerverfahren, ein Löschoperations-Steuerverfahren, ein Steuerverfahren zum Betreiben von Speicherblöcken als unterschiedliche Speicherzellentypen und ein Steuerverfahren zum Festlegen von Speicherblöcken, die sich dem Speichern von „heißen Daten“ oder „kalten Daten“ widmen, enthalten. Nachfolgend wird bei verschiedenen gekennzeichneten Speicherzellentypen jeweils angenommen, dass sie unterschiedliche jeweilige Speicherkapazitäten aufweisen, wie z.B. eine Single-Level-Zelle (SLC), eine Multi-Level-Zelle (MLC), eine Triple-Level-Zelle (TLC) und eine Quad-Level-Zelle (QLC), die Speicherzellentypen mit zunehmend höheren Speicherkapazitäten sind. Zum Beispiel kann jeder der Speicherblöcke 210_1, wenn er fehlerfrei mit keinen N/O-Strings ist, auf seiner inhärenten Ebene normal betrieben werden. Wenn zum Beispiel ein Speicherblock eines QLC-Typs mit lediglich QLC-Zellen als fehlerfrei bestimmt wird, kann ein ausgewähltes Steuerverfahren für den QLC-Speicherblock ein Verfahren eines QLC-Typs sein. Wenn andererseits der QLC-Speicherblock als eine Anzahl an N/O-Strings über einem vorbestimmten Schwellenwert aufweisend bestimmt wird, kann ein Steuerschema eines SLC-, MLC- oder TLC-Typs ausgewählt werden und für diesen Speicherblock ausgeführt werden. Ausführliche Beschreibungen von Steuerverfahren werden unten mit Bezug auf 3A und 3B bereitgestellt.
  • Da sich die Integration von Speicherzellen deutlich verbessert hat, kann ein Speicherblock eine große Anzahl an Speicherzellen enthalten. Der Speicherblock kann in eine Mehrzahl an Teilblöcken für eine schnelle und flexible Speicheroperation unterteilt sein und somit kann eine Speicheroperation auf einer Teilblockbasis durchgeführt werden. Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann der Prozessor 110 j egliches von unterschiedlichen Steuerverfahren für jeden einer Mehrzahl an Teilblöcken, die in jedem der Speicherblöcke 210_1 definiert sind, basierend auf den N/O-String-Informationen 122 auswählen und betreiben. Insbesondere kann jeder der Speicherblöcke 210_1 in einen Teilblock mit N/O-Strings, die größer oder gleich einem Schwellenwert sind, und einen Teilblock mit N/O-Strings, die kleiner als der Schwellenwert sind, unterteilt sein. Hier können die N/O-String-Informationen 122 Informationen bezüglich der Anzahl an N/O-Strings eines jeden in den Speicherblöcken 210_1 enthaltenen Teilblocks enthalten. Ausführliche Beschreibungen von Teilblöcken sind unten mit Bezug auf 12A bis 12C bereitgestellt.
  • Der Speichercontroller 100 nach einem Ausführungsbeispiel des erfinderischen Konzepts kann ein jeweiliges Steuerverfahren, das gemäß der Existenz von N/O-Strings ausgewählt wird, für jeden der Speicherblöcke 210_1 der Speichervorrichtung 200 ausführen, wodurch von N/O-Strings verursachte negative Einflüsse minimiert werden und der Betrieb der Speichervorrichtung 200, die N/O-Strings enthält, in Bezug auf eine Datenzuverlässigkeit optimiert wird.
  • Bezugnehmend auf 2 kann der Speichercontroller 100 in Operation S100 die N/O-String-Informationen 122 an die Speichervorrichtung 200 anfordern. In einer Ausführungsform können die N/O-String-Informationen 122 durch eine Testoperation während der Herstellungsphase der Speichervorrichtung 200 im Voraus erzeugt werden und können in einigen Speicherzellen des Speicherzellenarrays 210 der Speichervorrichtung 200 oder in Zwischenspeichern, die in einem Peripheriebereich der Speichervorrichtung 200 enthalten sind, gespeichert werden. In Operation S110, als Reaktion auf die Anforderung in Operation S100, kann die Speichervorrichtung 200 die N/O-String-Informationen 122 lesen und die gelesenen N/O-String-Informationen 122 an den Speichercontroller 100 übermitteln. In Operation S120 kann der Speichercontroller 100 die N/O-String-Informationen 122 im internen Speicher 120 speichern. Wie oben beschrieben, kann der interne Speicher 120 durch einen flüchtigen oder einen nichtflüchtigen Speicher umgesetzt sein, der interne Speicher 120 kann die N/O-String-Informationen 122 aus der Speichervorrichtung 200 jedes Mal dann empfangen und speichern, wenn der Speichercontroller 100 eingeschaltet wird. In Operation S130 kann der Speichercontroller 100 Speicheroperationen für die Speichervorrichtung 200 basierend auf den N/O-String-Informationen 122 steuern.
  • 3A und 3B sind Flussdiagramme zur ausführlichen Beschreibung von Ausführungsformen von Operation S130 aus 2. Nachfolgend werden Beschreibungen der Einfachheit der Erläuterung halber mit Bezug auf 1 bereitgestellt.
  • Bezugnehmend auf 3A kann sich der Speichercontroller 100 in Operation 131a, die auf Operation S120 (2) folgt, auf die N/O-String-Informationen 122 beziehen und einen Zustand eines zu steuernden Ziel-Speicherblocks aus den Speicherblöcken 210_1 prüfen. Mit anderen Worten kann der Speichercontroller 100 die Anzahl an im Ziel-Speicherblock enthaltenen N/O-Strings prüfen und kann ein Steuerverfahren zum Betreiben des Ziel-Speicherblocks auswählen. In Operation S132a kann der Speichercontroller 100 prüfen, ob die Anzahl an im Ziel-Speicherblock enthaltenen N/O-Strings gleich oder größer ist als ein erster Schwellenwert. In einem Ausführungsbeispiel kann der erste Schwellenwert einer von verschiedenen im Voraus eingestellten Werten sein. In einigen Ausführungsformen kann der erste Schwellenwert auf „1“ eingestellt sein, sodass Speicherblöcke, die N/O-Strings enthalten, und Speicherblöcke mit keinen N/O-Strings gemäß unterschiedlichen Steuerverfahren gesteuert werden können.
  • Wenn Operation S132a „Ja“ ist, kann der Speichercontroller 100 in Operation S133a einen ersten Befehlstyp zum Steuern einer Speicheroperation des Ziel-Speicherblocks erzeugen. Der erste Befehlstyp kann sich auf einen Befehl zum Steuern einer Speicheroperation zum Minimieren eines negativen Einflusses von N/O-Strings in Bezug auf einen Ziel-Speicherblock mit einer Anzahl an N/O-Strings, die gleich oder größer ist als der erste Schwellenwert, beziehen. Wenn Operation S132a „Nein“ ist, kann der Speichercontroller 100 in Operation 134a einen zweiten Befehlstyp zum Steuern einer Speicheroperation des Ziel-Speicherblocks erzeugen. Der zweite Befehlstyp kann sich auf einen Befehl zum Steuern einer allgemeinen Speicheroperation für einen Ziel-Speicherblock mit einer Anzahl an N/O-Strings, die kleiner ist als der erste Schwellenwert, beziehen. In Operation S135a kann der Speichercontroller 100 einen ersten Befehlstyp oder einen zweiten Befehlstyp an die Speichervorrichtung 200 übermitteln, wodurch eine Speicheroperation für einen Ziel-Speicherblock gesteuert wird. Währenddessen können ein erster Befehlstyp und ein zweiter Befehlstyp in einem Ausführungsbeispiel unterschiedliche Spannungspegel und/oder Impulssequenzen aufweisen.
  • Bezugnehmend auf 3B kann sich der Speichercontroller 100 in Operation S131b, die auf Operation 120 (2) folgt, auf die N/O-String-Informationen 122 beziehen und einen Zustand von jedem der Speicherblöcke 210_1 prüfen. Mit anderen Worten kann der Speichercontroller 100 die Anzahl an in jedem der Speicherblöcke 210_1 enthaltenen N/O-Strings prüfen und kann ein Steuerverfahren zum Betreiben von jedem der Speicherblöcke 210_1 auswählen. In Operation S132b kann der Speichercontroller 100 prüfen, ob die Anzahl an in jedem der Speicherblöcke 210_1 enthaltenen N/O-Strings gleich oder größer ist als ein zweiter Schwellenwert. In einem Ausführungsbeispiel kann der zweite Schwellenwert einer von verschiedenen im Voraus eingestellten Werten sein. Der zweite Schwellenwert kann derart eingestellt sein, dass er dem ersten Schwellenwert aus 3A gleich ist oder sich von jenem unterscheidet. In einigen Ausführungsformen kann der zweite Schwellenwert auf „1“ eingestellt sein, sodass Speicherblöcke, die N/O-Strings enthalten, und Speicherblöcke, die keine N/O-Strings enthalten, gemäß unterschiedlichen Steuerverfahren gesteuert werden können.
  • Wenn Operation S132b „Ja“ ist, kann der Speichercontroller 100 in Operation S133b einen Speicherblock mit einer Anzahl an N/O-Strings, die gleich oder größer ist als der zweite Schwellenwert, aus den Speicherblöcken 210_1 als einen ersten Typ eines Speicherblocks („erster Speicherblocktyp“) festlegen. Der erste Speicherblocktyp kann sich auf einen Speicherblock beziehen, der gemäß einem Steuerverfahren betrieben wird, das einen Zustand von N/O-Strings berücksichtigt, der in Bezug auf eine Datenzuverlässigkeit nicht wünschenswert ist. Wenn Operation S132b „Nein“ ist, kann der Speichercontroller 100 in Operation S134b einen Speicherblock mit einer Anzahl an N/O-Strings, die kleiner ist als der zweite Schwellenwert, aus den Speicherblöcken 210_1 als einen zweiten Typ eines Speicherblocks („zweiter Speicherblocktyp“) festlegen. Der zweite Speicherblocktyp kann sich auf einen Speicherblock beziehen, der gemäß einem Steuerverfahren betrieben wird, das berücksichtigt, dass der zweite Speicherblocktyp imstande ist, eine höhere Datenzuverlässigkeit vorzusehen als der erste Speicherblocktyp. In Operation S135b kann der Speichercontroller 100 Festlegungsinformationen, die Ergebnisse einer Festlegung der Speicherblöcke 210_1 in Operation S133b und Operation S134b enthalten, im internen Speicher 120 speichern. In einigen Ausführungsformen können die Festlegungsinformationen in einem Bereich des Speicherzellenarrays 210 der Speichervorrichtung 200 gesichert sein und in diesem Fall kann der Speichercontroller 100 die Festlegungsinformationen aus der Speichervorrichtung 200 anfordern, wenn der Speichercontroller eingeschaltet wird.
  • 4A bis 4C sind Diagramme zur ausführlichen Beschreibung von Operationen für einen ersten Befehlstyp und einen zweiten Befehlstyp aus 3A. 4A bis 4C zeigen Beispiel-Schreib-/Programmieroperationen ausführlich nach Ausführungsbeispielen verschiedener Steuerverfahren.
  • Bezugnehmend auf 4A kann die Speichervorrichtung 200 ein Speicherzellenarray 210, eine Steuerlogik 220, einen Spannungsgenerator 230, einen Adressen-Dekodierer 240, eine Seitenpufferschaltung 250, eine Steuerlogik 230 und eine Daten-Eingabe/Ausgabe-Schaltung 260 enthalten. Darüber hinaus kann die Steuerlogik 220 ein N/O-String-Steuermodul 222 zum Durchführen eine Programmieroperation nach einem Ausführungsbeispiel des erfinderischen Konzepts enthalten. Obwohl in 4A nicht gezeigt, kann die Speichervorrichtung 200 ferner verschiedene andere Funktionsblöcke in Bezug auf Speicheroperationen enthalten. Das N/O-String-Steuermodul 222 kann als eine Hardwarelogik umgesetzt sein und kann außerdem als eine Softwarelogik umgesetzt sein. Außerdem kann das N/O-String-Steuermodul 222 derart umgesetzt sein, dass es in einem Speichercontroller enthalten ist.
  • Das Speicherzellenarray 110 kann eine Mehrzahl an Strings (oder Zellen-Strings) enthalten, die auf einem Substrat in Zeilen- und Spaltenrichtungen angeordnet sind. Jeder der Strings kann eine Mehrzahl an Speicherzellen enthalten, die in eine Richtung senkrecht zum Substrat gestapelt sind. Mit anderen Worten können Speicherzellen in eine Richtung senkrecht zum Substrat gestapelt sein, um eine 3D-Struktur auszubilden. Jede der Speicherzellen kann als ein Zellentyp verwendet werden, wie eine Single-Level-Zelle, eine Multi-Level-Zelle, eine Triple-Level-Zelle oder eine Quad-Level-Zelle. Das erfinderische Konzept kann gemäß verschiedenen Zellentypen der Speicherzellen flexibel angewandt werden. In einem Ausführungsbeispiel kann das Speicherzellenarray 210 einen ersten bis dritten Speicherblock 210_11 bis 210_13 enthalten.
  • Bezugnehmend auf 4B, wie in einer ersten Tabelle TB1 gezeigt, können der erste bis dritte Speicherblock 210_11 bis 210_13 j eweils „A“-, „B“- und „C“-N/O-Strings enthalten. Der Speichercontroller kann unterschiedliche Typen von Steuerverfahren jeweils für den ersten bis dritten Speicherblock 210_11 bis 210_13 basierend auf N/O-String-Informationen, welche die erste Tabelle TB1 enthalten, auswählen und betreiben.
  • Die Speicherzellen des Speicherzellenarrays 210 können mit Wortleitungen WL, String-Auswahlleitungen SSL, Masse-Auswahlleitungen GSL und Bit-Leitungen BL verbunden sein. Das Speicherzellenarray 210 kann durch die Wortleitungen WL, die String-Auswahlleitungen SSL und die Masse-Auswahlleitungen GSL mit dem Adressen-Dekodierer 240 verbunden sein und kann durch die Bit-Leitungen BL mit der Seitenpufferschaltung 250 verbunden sein.
  • Die Seitenpufferschaltung 250 kann in das Speicherzellenarray 210 zu schreibende Daten und aus dem Speicherzellenarray 210 gelesene Daten vorübergehend speichern. Die Seitenpufferschaltung 250 kann eine Mehrzahl an Zwischenspeichereinheiten (oder Seitenpuffer) enthalten. Zum Beispiel kann jede Zwischenspeichereinheit eine Mehrzahl an Zwischenspeichern enthalten, die einer Mehrzahl an Bit-Leitungen BL entspricht, und kann Daten Seite für Seite speichern. In einigen Ausführungsformen kann die Seitenpufferschaltung 250 eine Erfassungszwischenspeichereinheit enthalten und die Erfassungszwischenspeichereinheit kann eine Mehrzahl an Erfassungszwischenspeichern enthalten, die den Bit-Leitungen BL entsprechen. Außerdem kann jeder Erfassungszwischenspeicher durch eine entsprechende Bit-Leitung mit einem Erfassungsknoten, durch den Daten erfasst werden, verbunden sein.
  • Die Steuerlogik 220 steuert den Gesamtbetrieb der Speichervorrichtung 200. Zum Beispiel kann die Steuerlogik 220 basierend auf einem Befehl CMD, einer Adresse ADDR und einem Steuersignal CTRL, die von einem Speichercontroller (nicht gezeigt) empfangen werden, verschiedene interne Steuersignale zum Schreiben von Daten in das Speicherzellenarray 210, Lesen von Daten aus dem Speicherzellenarray 210 oder Löschen von im Speicherzellenarray 210 gespeicherten Daten ausgeben.
  • Verschiedene von der Steuerlogik 220 ausgegebene interne Steuersignale können an die Seitenpufferschaltung 250, den Spannungsgenerator 230 und den Adressen-Dekodierer 240 übermittelt werden. Ausführlich kann die Steuerlogik 220 ein Spannungssteuersignal CTRL_vol an den Spannungsgenerator 230 übermitteln. Der Spannungsgenerator 230 kann eine oder mehrere Pumpen (nicht gezeigt) enthalten und der Spannungsgenerator 230 kann Spannungen VWL mit verschiedenen Pegeln gemäß einer Pumpenoperation basierend auf dem Spannungssteuersignal CTRL_vol erzeugen. Währenddessen kann die Steuerlogik 230 eine Zeilenadresse X_ADD an den Adressen-Dekodierer 240 übermitteln und kann eine Spaltenadresse Y_ADD an die Seitenpufferschaltung 250 übermitteln. Nachfolgend wird der Betrieb des N/O-String-Steuermoduls 222 beschrieben. Die Steuerlogik 220 kann interne Steuersignale, die dem Betrieb des N/O-String-Steuermoduls 222 entsprechen, erzeugen und die internen Steuersignale an Funktionsblöcke der Speichervorrichtung 200 ausgeben.
  • Obwohl sich die Beschreibungen unten auf ein Durchführen einer Speicheroperation durch Speicherblöcke konzentrieren, sind dies lediglich Beispiele und das erfinderische Konzept ist nicht darauf beschränkt. Speicheroperationen, auf die das erfinderische Konzept angewandt wird, können von Speicherteilblöcken und verschiedenen anderen Speichergruppen durchgeführt werden.
  • Das N/O-String-Steuermodul 222 nach einem Ausführungsbeispiel des erfinderischen Konzepts kann einen ersten Befehlstyp CMD1 oder einen zweiten Befehlstyp CMD2 für eine Schreiboperation eines Ziel-Speicherblocks aus dem ersten bis dritten Speicherblock 210_11 bis 2010_13 vom Speichercontroller empfangen. Es wird angenommen, dass, wie oben mit Bezug auf 3A beschrieben, der erste Befehlstyp CMD1 erzeugt wird, um eine Schreiboperation für einen Ziel-Speicherblock zu steuern, der N/O-Strings einer Anzahl enthält, die gleich oder größer ist als der erste Schwellenwert, und der zweite Befehlstyp CMD2 erzeugt wird, um eine Schreiboperation für einen Ziel-Speicherblock zu steuern, der N/O-Strings einer Anzahl enthält, die kleiner ist als der erste Schwellenwert.
  • Das N/O-String-Steuermodul 222 kann einen N/O-String aus einer Mehrzahl an Strings, die in einem Ziel-Speicherblock des Speicherzellenarrays 110 enthalten sind, als Reaktion auf den vom Speichercontroller empfangenen ersten Befehlstyp CMD1 ermitteln. Zum Beispiel kann das N/O-String-Steuermodul 222 einen N/O-String in einem Ziel-Speicherblock oder einem Ziel-Speicherteilblock des Speicherzellenarrays 210 ermitteln, die einer Adresse ADDR entsprechen, die dem ersten Befehlstyp CMD1 entspricht. Das N/O-String-Steuermodul 222 kann interne Steuersignale CTRL_vol, X_ADD und Y_ADD jeweils an den Spannungsgenerator 230, den Adressen-Dekodierer 240 und die Seitenpufferschaltung 250 übermitteln, um einen N/O-String zu ermitteln.
  • Zum Beispiel kann das N/O-String-Steuermodul 222 eine Prüfungsspannung, die größer ist als eine Bezugsspannung, durch Verwenden des Spannungsgenerators 230 an eine Mehrzahl an Wortleitungen anlegen, die mit einem Ziel-Speicherblock des Speicherzellenarrays 210 verbunden sind. Der Pegel der Prüfspannung kann gemäß dem Zellentyp des Ziel-Speicherblocks abhängig davon variieren, ob eine Löschoperation primär während einer Schreiboperation durchgeführt wird, oder kann unabhängig vom Zellentyp des Ziel-Speicherblocks konstant sein. Die Bezugsspannung kann eine Spannung zum Verifizieren des höchsten Schreibzustands von Speicherzellen oder eine Spannung zum Verifizieren des Löschzustands der Speicherzellen gemäß danach sein, ob eine Löschoperation für einen Ziel-Speicherblock oder einen Ziel-Speicherteilblock primär während einer Schreiboperation durchgeführt wird.
  • Wenn eine Prüfspannung an die mit einem Ziel-Speicherblock verbundenen Wortleitungen WL angelegt wird, kann die Seitenpufferschaltung 250 von den Bit-Leitungen BL ausgegebene Ergebnissignale RS an das N/O-String-Steuermodul 222 übermitteln. Das N/O-String-Steuermodul 222 kann einen N/O-String aus einer Mehrzahl an Strings eines Ziel-Speicherblocks basierend auf den von der Seitenpufferschaltung 250 empfangenen Ergebnissignalen RS ermitteln. Zum Beispiel kann das N/O-String-Steuermodul 222 eine Mehrzahl an Ziel-Speicherzellen, die durch eine Prüfspannung ausgeschaltet werden, aus einer Mehrzahl an Speicherzellen eines Ziel-Speicherblocks basierend auf den Ergebnissignalen RS identifizieren, wodurch ein N/O-String ermittelt wird, der eine Mehrzahl an Ziel-Speicherzellen enthält.
  • Das N/O-String-Steuermodul 222 kann eine Mehrzahl an Bits von Zieldaten, die zuvor als in eine in einem ermittelten N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen zu schreiben festgelegt worden sind, derart umwandeln, dass sie vorbestimmte Werte aufweisen. Durch Schreiben solcher vorbestimmten Werte in die Ziel-Speicherzellen kann die Anzahl an Malen zum Anlegen einer Schreibspannung an die Mehrzahl an Ziel-Speicherzellen eingeschränkt werden. (Zu beachten ist, dass die ursprünglichen Zieldaten kopiert und dann an einem anderen Speicherplatz gespeichert werden können.) Zum Beispiel kann das N/O-String-Steuermodul 222 ein Datenumwandlungssignal DCS und Spaltenadressen Y_ADD, die den Zieldaten entsprechen, an die Seitenpufferschaltung 250 übermitteln, wodurch die in der Seitenpufferschaltung 250 zwischengespeicherten Zieldaten in einen vorbestimmten Wert umgewandelt werden. Währenddessen, bevor das N/O-String-Steuermodul 222 Werte der Zieldaten umwandelt, können in das Speicherzellenarray 210 zu schreibende Daten DATA durch die Daten-Eingabe/Ausgabe-Schaltung 260 im Voraus in der Seitenpufferschaltung 250 zwischengespeichert werden.
  • Mit der Erhöhung der Anzahl an Malen, die eine Schreibspannung durch Wortleitungen an eine Mehrzahl an Ziel-Speicherzellen angelegt wird, die in einem N/O-String enthalten sind, kann eine stärkere Belastung auf den N/O-String ausgeübt werden, und somit kann der N/O-String einen negativen Einfluss auf benachbarte Strings oder benachbarte Speicherzellen haben. Dementsprechend kann der vorbestimmte Wert ein voreingestellter Wert zum Beschränken der Anzahl an Malen sein, die eine Schreibspannung an Ziel-Speicherzellen angelegt wird. Zum Beispiel kann der vorbestimmte Wert ein Wert zum Ausbilden einer Schwellenspannungsverteilung sein, der einem gelöschten Zustand entspricht.
  • Zu beachten ist, dass die Speichervorrichtung 200 anstatt die Bits der Zieldaten wie oben beschrieben umzuwandeln, ein Schreiben der Zieldaten, die zuvor als in die in dem ermittelten N/O-String enthaltenen Ziel-Speicherzellen zu schreiben festgelegt worden sind, unterlässt und stattdessen Daten-Bits, die jeweils einen vorbestimmten Wert aufweisen, in die Mehrzahl an Ziel-Speicherzellen schreibt. Dies kann gleichermaßen eine Anzahl an Malen zum Anlegen einer Schreibspannung an die Mehrzahl an Ziel-Speicherzellen einschränken.
  • Das N/O-String-Steuermodul 222 kann die Schreiboperation derart steuern, dass Daten, die umgewandelte Zieldaten enthalten, durch die Seitenpufferschaltung 250 in das Speicherzellenarray 210 geschrieben werden. Durch den Betrieb des N/O-String-Steuermoduls 222 kann die Anzahl an Malen, die eine Schreibspannung an mit einer Mehrzahl an Ziel-Speicherzellen eines N/O-Strings verbundene Wortleitungen angelegt wird, beschränkt werden und die Belastung des N/O-Strings kann reduziert werden, wodurch negative Auswirkungen des N/O-Strings minimiert werden.
  • Bezugnehmend auf 4C kann das N/O-String-Steuermodul 222 eine Reihe von Programmiersequenzen PS zum Ermitteln eines N/O-Strings eines Ziel-Speicherblocks des Speicherzellenarrays 210 als Reaktion auf den ersten Befehlstyps CMD1, zum Umwandeln von Zieldaten, die einem ermittelten N/O-String entsprechen, durch Verwenden der Seitenpufferschaltung 250 und zum Schreiben von Daten, die umgewandelte Daten enthalten, in das Speicherzellenarray 210 durchführen. Ausführliche Beschreibungen davon werden unten mit Bezug auf 7 bis 9 bereitgestellt.
  • Das N/O-String-Steuermodul 222 kann eine allgemeine Schreiboperation als Reaktion auf den von einem Speichercontroller empfangenen zweiten Schreibefehlstyp CMD2 durchführen. Zum Beispiel kann das N/O-String-Steuermodul 222 von der Daten-Eingabe/Ausgabe-Schaltung 260 empfangene Daten als Reaktion auf den zweiten Schreibbefehlstyp CMD2 in das Speicherzellenarray 210 schreiben.
  • Das N/O-String-Steuermodul 222 nach einem Ausführungsbeispiel des erfinderischen Konzepts kann einen ersten Löschbefehlstyp CMD1 oder einen zweiten Löschbefehlstyp CMD2 für eine Löschoperation eines Ziel-Speicherblocks aus dem ersten bis dritten Speicherblock 210_11 bis 210_13 vom Speichercontroller empfangen. Es wird angenommen, dass, wie oben mit Bezug auf 3A beschrieben, der erste Löschbefehlstyp CMD1 erzeugt wird, um eine Löschoperation für einen Ziel-Speicherblock zu steuern, der N/O-Strings einer Anzahl enthält, die gleich oder größer ist als der erste Schwellenwert, und der zweite Löschbefehlstyp CMD2 erzeugt wird, um eine Löschoperation für einen Ziel-Speicherblock zu steuern, der N/O-Strings einer Anzahl enthält, die kleiner ist als der erste Schwellenwert.
  • Das N/O-String-Steuermodul 222 kann eine Löschoperation für einen ersten Zeitraum durch Verwenden einer Löschspannung eines ersten Pegels am Ziel-Speicherblock des Speicherzellenarrays 210 als Reaktion auf den vom Speichercontroller empfangenen ersten Löschbefehlstyp CMD1 durchführen. Das N/O-String-Steuermodul 222 kann eine Löschoperation für einen zweiten Zeitraum durch Verwenden einer Löschspannung eines zweiten Pegels am Ziel-Speicherblock des Speicherzellenarrays 210 als Reaktion auf den vom Speichercontroller empfangenen zweiten Löschbefehlstyp CMD2 durchführen. In einem Ausführungsbeispiel kann der erste Pegel höher sein als der zweite Pegel und der erste Zeitraum kann kürzer sein als der zweite Zeitraum. Ausführliche Beschreibungen davon werden unten mit Bezug auf 10A bis 10C bereitgestellt.
  • 5A ist ein Blockdiagramm, welches das Speicherzellenarray 210 aus 1 zeigt, 5B ist eine perspektivische Querschnittsansicht eines ersten Beispiels für das Speicherzellenarray 210 aus 1 und 5C ist eine perspektivische Querschnittsansicht eines zweiten Beispiels für das Speicherzellenarray 210 aus 1.
  • Bezugnehmend auf 1 und 5A kann das Speicherzellenarray 210 eine Mehrzahl an Speicherblöcken BLK1 bis BLKz enthalten. Die Speicherblöcke BLK1 bis BLKz können jeweils eine 3D-Struktur (eine „vertikale Struktur“) aufweisen. Zum Beispiel können die Speicherblöcke BLK1 bis BLKz Strukturen enthalten, die sich jeweils in eine erste bis dritte Richtung erstrecken. Die Speicherblöcke BLK1 bis BLKz können jeweils eine Mehrzahl an Strings (nicht gezeigt) enthalten, die sich in eine zweite Richtung erstrecken. Die Strings können in der ersten und dritten Richtung voneinander beabstandet sein. Strings (nicht gezeigt) von einem Speicherblock können mit einer Mehrzahl an Bit-Leitungen BL, einer Mehrzahl an String-Auswahlleitungen SSL, einer Mehrzahl an Wortleitungen WL, einer Masse-Auswahlleitung GSL oder einer Mehrzahl an Masse-Auswahlleitungen GSL und einer gemeinsamen Source-Leitung (nicht gezeigt) verbunden sein. Strings (nicht gezeigt) der Speicherblöcke BLK1 bis BLKz können die Bit-Leitungen BL gemeinsam nutzen. Zum Beispiel können sich die Bit-Leitungen BL in die zweite Richtung erstrecken und können von den Speicherblöcken BLK1 bis BLKz gemeinsam genutzt werden.
  • Die Speicherblöcke BLK1 bis BLKz können vom in 2 gezeigten Adressen-Dekodierer 240 ausgewählt werden. Zum Beispiel kann der Adressen-Dekodierer 240 konfiguriert sein, einen Ziel-Speicherblock, der einer empfangenen Adresse ADDR entspricht, aus den Speicherblöcken BLK1 bis BLKz auszuwählen. Eine Schreiboperation, eine Leseoperation und eine Löschoperation können am ausgewählten Ziel-Speicherblock durchgeführt werden.
  • Bezugnehmend auf 5B und 5C ist ein Substrat 211 vorgesehen. Zum Beispiel kann das Substrat 211 ein Topf mit einem ersten Leitfähigkeitstyp sein. Eine Mehrzahl an gemeinsamen Source-Bereichen CSR, die sich in die erste Richtung erstrecken und in der zweiten Richtung voneinander beabstandet sind, kann auf dem Substrat 211 vorgesehen sein. Die gemeinsamen Source-Bereiche CSR können gemeinsam miteinander verbunden sein, um eine gemeinsame Source-Leitung auszubilden. Die gemeinsamen Source-Bereiche CSR weisen einen zweiten Leitfähigkeitstyp auf, der sich von jenem des Substrats 211 unterscheidet.
  • Zwischen zwei gemeinsamen Source-Bereichen CSR, die benachbart zueinander sind, aus den gemeinsamen Source-Bereichen CSR kann eine Mehrzahl an Isoliermaterialien 212 und 212a sequenziell auf dem Substrat 211 in der dritten Richtung (das heißt, einer Richtung senkrecht zum Substrat 211) vorgesehen sein. Die Isoliermaterialien 212 und 212a können in der dritten Richtung voneinander beabstandet sein. Die Isoliermaterialien 212 und 212a können sich in die erste Richtung erstrecken.
  • Zwischen zwei gemeinsamen Source-Bereichen CSR, die benachbart zueinander sind, kann eine Mehrzahl an Säulen PL vorgesehen sein, welche sequenziell in die erste Richtung angeordnet sind und die Isoliermaterialien 212 und 212a in der zweiten Richtung durchdringen. Zum Beispiel kann die Mehrzahl an Säulen PL die Isoliermaterialien 212 und 212a durchdringen und das Substrat 211 berühren. Zum Beispiel können die Säulen PL zwischen zwei gemeinsamen Source-Bereichen CSR, die benachbart zueinander sind, in der ersten Richtung voneinander beabstandet sein. Die Säulen PL können entlang einer Zeile in der ersten Richtung angeordnet sein.
  • Zum Beispiel können die Säulen PL eine Mehrzahl an Materialien enthalten. Zum Beispiel können die Säulen PL Kanalschichten 214 und interne Materialien 215 enthalten. Die Kanalschichten 214 können ein Halbleitermaterial (z.B. Silizium) mit dem ersten Leitfähigkeitstyp enthalten. Die Kanalschichten 214 können ein Halbleitermaterial (z.B. Silizium) mit demselben Leitfähigkeitstyp wie jener des Substrats 211 enthalten. Die Kanalschichten 214 können einen intrinsischen Halbleiter enthalten, der keinen Leitfähigkeitstyp aufweist.
  • Die internen Materialien 215 können ein Isoliermaterial enthalten. Zum Beispiel können die internen Materialien 215 ein Isoliermaterial wie Siliziumoxid enthalten. Zum Beispiel können die internen Materialien 215 Luftspalten enthalten. Zwischen zwei gemeinsamen Source-Bereichen CSR, die benachbart zueinander sind, können Informationsspeicherungsschichten 216 auf freigelegten Oberflächen der Isoliermaterialien 212 und 212a und der Säulen PL vorgesehen sein. Die Informationsspeicherungsschichten 216 können durch Auffangen oder Entlassen von elektrischen Ladungen Informationen speichern.
  • Leitfähige Materialien CM1 bis CM8 sind auf freigelegten Oberflächen der Informationsspeicherungsschichten 216 zwischen zwei gemeinsamen Source-Beriechen CSR, die benachbart zueinander sind, und zwischen den Isoliermaterialien 212 und 212a vorgesehen. Die leitfähigen Materialien CM1 bis CM8 können sich in die erste Richtung erstrecken. Auf den gemeinsamen Source-Bereichen CSR können die leitfähigen Materialien CM1 bis CM8 durch Wortleitungsschnitte WL cut getrennt sein. Die Wortleitungsschnitte WL cut können die gemeinsamen Source-Bereiche CSR freilegen. Die Wortleitungsschnitte WL cut können sich in die erste Richtung erstrecken. Zum Beispiel können die leitfähigen Materialien CM1 bis CM8 ein metallisches leitfähiges Material enthalten. Die leitfähigen Materialien CM1 bis CM8 können ein nichtmetallisches leitfähiges Material, wie ein Polysilizium, enthalten.
  • Zum Beispiel können die auf der Deckfläche des obersten Isoliermaterials der Isoliermaterialien 212 und 212a vorgesehenen Informationsspeicherungsschichten 216 entfernt werden. Zum Beispiel können die Informationsspeicherungsschichten 216, die auf Seitenoberflächen, die den Säulen PL gegenüberliegen, aus Seitenoberflächen der Isoliermaterialien 212 und 212 a vorgesehen sind, entfernt werden.
  • Eine Mehrzahl an Drains 320 kann auf den Säulen PL vorgesehen sein. Zum Beispiel können die Drains 320 ein Halbleitermaterial (z.B. Silizium) mit dem zweiten Leitfähigkeitstyp enthalten. Zum Beispiel können die Drains 320 ein Halbleitermaterial (z.B. Silizium) mit einem N-Leitfähigkeitstyp enthalten.
  • Auf den Drains 320 können Bit-Leitungen BL vorgesehen sein, die sich in die zweite Richtung erstrecken und in der ersten Richtung voneinander beabstandet sind. Die Bit-Leitungen BL sind mit den Drains 320 verbunden. Zum Beispiel können die Drains 320 und die Bit-Leitungen BL durch Kontaktstopfen (nicht gezeigt) verbunden sein. Zum Beispiel können Bit-Leitungen BL1 und BL2 metallische leitfähige Materialien enthalten. Zum Beispiel können die Bit-Leitungen BL1 und BL2 nichtmetallische leitfähige Materialien wie Polysilizium enthalten. Die leitfähigen Materialien CM1 bis CM8 können jeweils eine erste bis achte Höhe in dieser Reihenfolge vom Substrat 211 aus aufweisen.
  • Die Säulen PL können zusammen mit den Informationsspeicherungsschichten 216 und den leitfähigen Materialien CM1 bis CM8 eine Mehrzahl an Strings bilden. Die Säulen PL bilden jeweils zusammen mit den Informationsspeicherungsschichten 216 und benachbarten leitfähigen Materialien CM1 bis CM8 einen String. Auf dem Substrat 211 können die Säulen PL in einer zeilenweisen Richtung und einer spaltenweisen Richtung vorgesehen sein. Achte leitfähige Materialien CM8 können Zeilen bilden. Mit demselben achten leitfähigen Material verbundene Säulen PL können eine Zeile bilden. Die Bit-Leitungen BL bilden Spalten. Mit derselben Bit-Leitung verbundene Säulen PL bilden eine Zeile. Die Säulen PL bilden zusammen mit den Informationsspeicherungsschichten 216 und den leitfähigen Materialien CM1 bis CM8 eine Mehrzahl an Strings, die in der zeilenweisen Richtung und der spaltenweisen Richtung angeordnet sind. Die Strings können jeweils eine Mehrzahl an Zelltransistoren CT (oder Speicherzellen) enthalten, die in eine Richtung senkrecht zum Substrat 211 gestapelt sind.
  • Bezugnehmend auf einen Abschnitt A aus 5C kann zwischen den Drains 320 und einer Bit-Leitung BL während eines Herstellungsprozesses ein Fehler an einem Pad auftreten und somit ist ein entsprechender String womöglich nicht elektrisch mit der Bit-Leitung BL verbunden.
  • Bezugnehmend auf einen Abschnitt B aus 5C erreicht ein Loch (Löcher), in dem die Säulen PL ausgebildet werden, aufgrund eines Fehlers in einem Herstellungsprozess womöglich nicht das Substrat 211. Mit anderen Worten wird das Loch (die Löcher), in dem die Säulen PL ausgebildet werden, womöglich nicht tief genug ausgebildet und in diesem Fall berühren die Kanalschichten 214 womöglich nicht das Substrat 211. Ausführlich sind die Säulen PL aufgrund eines Ätzfehlers während eines Prozesses zum Ausbilden einer Säule PL womöglich nicht mit einem Masse-Auswahltransistor verbunden.
  • Bezugnehmend auf einen Abschnitt C aus 5C kann ein Fehler aufgrund eines Ätz- oder Abscheidungsfehlers auftreten, wenn ein Kanal einer Speicherzelle ausgebildet wird.
  • Da ein Kanal aufgrund der Fehler in Abschnitten A bis C aus 5C nicht ausgebildet wird, kann der entsprechende String einem N/O-String entsprechen und im N/O-String enthaltene Speicherzellen können während einer Leseoperation unabhängig von dort hineingeschriebenen Daten immer als ein AUS-Zustand gelesen werden.
  • 6 ist ein Diagramm zur Beschreibung einer Chip-zu-Chip(C2C)-Struktur, die auf eine Speichervorrichtung 400 (ein Beispiel für die Speichervorrichtung 200) angewandt wird, nach einem Ausführungsbeispiel des erfinderischen Konzepts.
  • Bezugnehmend auf 6 kann die Speichervorrichtung 400 eine C2C-Struktur aufweisen. Die C2C-Struktur kann sich auf eine Struktur beziehen, die durch Herstellen eines oberen Chips, der einen Zellenbereich CELL auf einem ersten Wafer enthält, Herstellen eines unteren Chips, der einen Peripherieschaltungsbereich PERI auf einem zweiten Wafer, der sich vom ersten Wafer unterscheidet, enthält, und dann Verbinden des oberen Chips und des unteren Chips miteinander durch Verwenden von Bonden ausgebildet wird. Zum Beispiel kann sich das Bonden auf eine elektrische Verbindung zwischen einem auf einer obersten Metallschicht des oberen Chips ausgebildeten Bond-Metall und einem auf einer obersten Metallschicht des unteren Chips ausgebildeten Bond-Metall beziehen. Wenn zum Beispiel die Bond-Metalle Kupfer (Cu) enthalten, kann das Bonden ein Cu-Cu-Bonden sein, und das Bond-Metall kann außerdem Aluminium oder Wolfram enthalten.
  • Der Peripherieschaltungsbereich PERI und der Zellenbereich CELL der Speichervorrichtung 400 können jeweils einen externen Pad-Bond-Bereich PA, einen Wortleitungs-Bond-Bereich WLBA und einen Bit-Leitungs-Bond-Bereich BLBA enthalten.
  • Der Peripherieschaltungsbereich PERI kann ein erstes Substrat 510, eine Zwischenschicht-Isolierschicht 515, eine auf dem ersten Substrat 510 ausgebildete Mehrzahl an Schaltelementen 520a, 520b und 520c, jeweils mit den Schaltelementen 520a, 520b und 520c verbundene erste Metallschichten 530a, 530b und 530c und jeweils auf den ersten Metallschichten 530a, 530b und 530c ausgebildete zweite Metallschichten 540a, 540b und 540c enthalten. In einem Ausführungsbeispiel können die ersten Metallschichten 530a, 530b und 530c Wolfram, das einen relativ hohen Widerstand aufweist, enthalten und die zweiten Metallschichten 540a, 540b und 540c können Kupfer, das einen relativ niedrigen Widerstand aufweist, enthalten.
  • Obwohl lediglich die ersten Metallschichten 530a, 530b und 530c und die zweiten Metallschichten 540a, 540b und 540c in der vorliegenden Spezifikation gezeigt und beschrieben werden, ist das erfinderische Konzept nicht darauf beschränkt und eine oder mehrere Metallschichten können ferner auf den zweiten Metallschichten 540a, 540b und 540c ausgebildet sein. Mindestens einige der einen oder mehreren auf den zweiten Metallschichten 540a, 540b und 540c ausgebildeten Metallschichten können ein Material wie Aluminium enthalten, das einen niedrigeren Widerstand aufweist als Kupfer, das die zweiten Metallschichten 540a, 540b und 540c bildet.
  • Die Zwischenschicht-Isolierschicht 515 ist auf dem ersten Substrat 510 vorgesehen, um die Schaltelemente 520a, 520b und 520c, die ersten Metallschichten 530a, 530b und 530c und die zweiten Metallschichten 540a, 540b und 540c zu bedecken, und kann ein Isoliermaterial, wie ein Siliziumoxid oder ein Siliziumnitrid, enthalten.
  • Untere Bond-Metalle 571b und 572b können auf der zweiten Metallschicht 540b im Wortleitungs-Bond-Bereich WLBA ausgebildet sein. Im Wortleitungs-Bond-Bereich WLBA können die unteren Bond-Metalle 571b und 572b des Peripherieschaltungsbereichs PERI durch Bonden mit oberen Bond-Metallen 671b und 672b des Zellenbereichs CELL elektrisch verbunden sein, wobei die unteren Bond-Metalle 571b und 572b und die oberen Bond-Metalle 671b und 672b zum Beispiel Aluminium, Kupfer oder Wolfram enthalten können.
  • Der Zellenbereich CELL kann mindestens einen Speicherblock vorsehen. Der Zellenbereich CELL kann ein zweites Substrat 610 und eine gemeinsame Source-Leitung 620 enthalten. Eine Mehrzahl an Wortleitungen 631 bis 638 (nachfolgend zusammen 630) kann auf dem zweiten Substrat 610 in eine Richtung senkrecht zu der Deckfläche des zweiten Substrats 610 (Z-Achsen-Richtung) gestapelt sein. String-Auswahlleitungen und eine Masse-Auswahlleitung können auf der Deckfläche und dem Boden der Wortleitungen 630 angeordnet sein und die Wortleitungen 630 können zwischen den String-Auswahlleitungen und der Masse-Auswahlleitung angeordnet sein.
  • Im Bit-Leitungs-Bond-Bereich BLBA kann sich eine Kanalstruktur CH in eine Richtung senkrecht zu der Deckfläche des zweiten Substrats 610 erstrecken und die Wortleitungen 630, die String-Auswahlleitungen und die Masse-Auswahlleitung durchdringen. Die Kanalstruktur CH kann eine Datenspeicherungsschicht, eine Kanalschicht und eine vergrabene Isolierschicht enthalten und die Kanalschicht kann mit einer ersten Metallschicht 650c und einer zweiten Metallschicht 660c elektrisch verbunden sein. Zum Beispiel kann die erste Metallschicht 650c ein Bit-Leitungskontakt sein und die zweite Metallschicht 660c kann eine Bit-Leitung sein. In einem Ausführungsbeispiel kann sich die Bit-Leitung 660c in eine erste Richtung parallel zu der Deckfläche des zweiten Substrats 610 (Y-Achsen-Richtung) erstrecken.
  • In der in 6 gezeigten Ausführungsform kann ein Bereich, in dem die Kanalstruktur CH und die Bit-Leitung 660c angeordnet sind, als der Bit-Leitungs-Bond-Bereich BLBA definiert sein. Die Bit-Leitung 660c kann im Bit-Leitungs-Bond-Bereich BLBA mit Schaltelementen 520c, die einen Seitenpuffer 693 im Peripherieschaltungsbereich PERI vorsehen, elektrisch verbunden sein. Zum Beispiel ist die Bit-Leitung 660c mit oberen Bond-Metallen 671c und 672c im Peripherieschaltungsbereich PERI verbunden und die oberen Bond-Metalle 671c und 672c können mit unteren Bond-Metallen 571c und 572c, die mit den Schaltelementen 520c des Seitenpuffers 693 verbunden sind, verbunden sein.
  • Im Wortleitungs-Bond-Bereich WLBA können sich die Wortleitungen 630 in die zweite Richtung parallel zu der Deckfläche des zweiten Substrats 610 (X-Achsen-Richtung) erstecken und können mit einer Mehrzahl an Zellkontaktstopfen 641 bis 647 (nachfolgend zusammen 640) verbunden sein. Die Wortleitungen 630 und die Zellkontaktstopfen 640 können an Pads, die von mindestens einigen der Wortleitungen 630, die sich in unterschiedlichen Längen in die zweite Richtung erstrecken, bereitgestellt werden, miteinander verbunden sein. Eine erste Metallschicht 650b und eine zweite Metallschicht 660b können auf der Deckfläche der Zellkontaktstopfen 640, die mit den Wortleitungen 630 verbunden sind, sequenziell verbunden sein. Im Wortleitungs-Bondbereich WLBA können die Zellkontaktstopfen 640 durch die oberen Bond-Metalle 671b und 672b im Zellenbereich CELL und die unteren Bond-Metalle 571b und 572b im Peripherieschaltungsbereich PERI mit dem Peripherieschaltungsbereich PERI verbunden sein.
  • Die Zellkontaktstopfen 640 können mit den Schaltelementen 520b, die einen Zeilen-Dekodierer 694 im Peripherieschaltungsbereich PERI vorsehen, elektrisch verbunden sein. In einer Ausführungsform kann sich eine Betriebsspannung der Schaltelemente 520b, die den Zeilen-Dekodierer 694 vorsehen, von einer Betriebsspannung der Schaltelemente 520c, die den Seitenpuffer 693 vorsehen, unterscheiden. Zum Beispiel kann die Betriebsspannung der Schaltelemente 520c, die den Seitenpuffer 693 vorsehen, höher sein als die Betriebsspannung der Schaltelemente 520b, die den Zeilen-Dekodierer 694 bereitstellen.
  • Ein Kontaktstopfen 680 einer gemeinsamen Source-Leitung kann im externen Pad-Bond-Bereich PA vorgesehen sein. Der Kontaktstopfen 680 einer gemeinsamen Source-Leitung kann ein leitfähiges Material, wie ein Metall, eine Metallverbindung oder Polysilizium, enthalten und kann mit der gemeinsamen Source-Leitung 620 elektrisch verbunden sein. Eine erste Metallschicht 650a und eine zweite Metallschicht 660a können auf dem Kontaktstopfen 680 einer gemeinsamen Source-Leitung sequenziell gestapelt sein. Zum Beispiel kann ein Bereich, in dem der Kontaktstopfen 680 einer gemeinsamen Source-Leitung, die erste Metallschicht 650a und die zweite Metallschicht 660a angeordnet sind, als der externe Pad-Bond-Bereich PA definiert sein.
  • Währenddessen können im externen Pad-Bond-Bereich PA Eingabe/Ausgabe-Pads 505 und 605 angeordnet sein. Eine untere Isolierschicht 501, welche die Bodenoberfläche des ersten Substrats 510 bedeckt, kann unterhalb des ersten Substrats 510 ausgebildet sein und das erste Eingabe/Ausgabe-Pad 505 kann auf der unteren Isolierschicht 501 ausgebildet sein. Das erste Eingabe/Ausgabe-Pad 505 ist durch einen ersten Eingabe/Ausgabe-Kontaktstopfen 503 mit mindestens einem der Schaltelemente 520a, 520b und 520c, die im Peripherieschaltungsbereich PERI angeordnet sind, verbunden und kann durch die untere Isolierschicht 501 vom ersten Substrat 510 getrennt sein. Außerdem kann eine Seitenisolierschicht zwischen dem ersten Eingabe/Ausgabe-Kontaktstopfen 503 und dem ersten Substrat 510 vorgesehen sein, um den ersten Eingabe/Ausgabe-Kontaktstopfen 503 vom ersten Substrat 510 elektrisch zu trennen.
  • Eine obere Isolierschicht 601, welche die Deckfläche des zweiten Substrats 610 bedeckt, kann auf dem zweiten Substrat 610 ausgebildet sein und ein zweites Eingabe/Ausgabe-Pad 605 kann auf der oberen Isolierschicht 601 vorgesehen sein. Das zweite Eingabe/Ausgabe-Pad 605 kann durch einen zweiten Eingabe/Ausgabe-Kontaktstopfen 603 mit mindestens einem der Schaltelemente 520a, 520b und 520c, die im Peripherieschaltungsbereich PERI angeordnet sind, verbunden sein.
  • Nach Ausführungsformen sind das zweite Substrat 610 und die gemeinsame Source-Leitung 620 womöglich nicht in einem Bereich angeordnet, in dem der zweite Eingabe/Ausgabe-Kontaktstopfen 603 vorgesehen ist. Außerdem überlappt das zweite Eingabe/Ausgabe-Pad 605 womöglich nicht die Wortleitungen 630 in der dritten Richtung (Z-Achsen-Richtung). Der zweite Eingabe/Ausgabe-Kontaktstopfen 603 ist in einer Richtung parallel zu der Deckfläche des zweiten Substrats 610 vom zweiten Substrat 610 getrennt und kann eine Zwischenschicht-Isolierschicht 615 im Zellenbereich CELL durchdringen und mit dem zweiten Eingabe/Ausgabe-Pad 605 verbunden sein.
  • Nach Ausführungsformen können das erste Eingabe/Ausgabe-Pad 505 und das zweite Eingabe/Ausgabe-Pad 605 selektiv ausgebildet sein. Zum Beispiel kann die Speichervorrichtung 400 lediglich das auf dem ersten Substrat 501 vorgesehene erste Eingabe/Ausgabe-Pad 505 oder lediglich das auf dem zweiten Substrat 601 vorgesehene zweite Eingabe/Ausgabe-Pad 605 enthalten. Alternativ kann die Speichervorrichtung 400 sowohl das erste Eingabe/Ausgabe-Pad 505 als auch das zweite Eingabe/Ausgabe-Pad 605 enthalten.
  • In sowohl dem externen Pad-Bond-Bereich PA als auch dem Bit-Leitungs-Bond-Bereich BLBA, die jeweils im Zellenbereich CELL und Peripherieschaltungsbereich PERI enthalten sind, kann ein Metallmuster in einer obersten Metallschicht ein Dummy-Muster sein oder die oberste Metallschicht kann weggelassen sein.
  • In der Speichervorrichtung 400 im externen Pad-Bond-Bereich PA, in Übereinstimmung mit einem oberen Metallmuster 672a, das auf der obersten Metallschicht im Zellenbereich CELL ausgebildet ist, kann ein unteres Metallmuster 573a, das dieselbe Form wie das obere Metallmuster 672a im Zellenbereich CELL aufweist, auf der obersten Metallschicht des Peripherieschaltungsbereichs PEI ausgebildet sein. Das auf der obersten Metallschicht des Peripherieschaltungsbereichs PERI ausgebildete untere Metallmuster 573a ist womöglich nicht mit einem getrennten Kontakt im Peripherieschaltungsbereich PERI verbunden. Gleichermaßen kann im externen Pad-Bond-Bereich PA in Übereinstimmung mit einem unteren Metallmuster, das auf der obersten Metallschicht im Peripherieschaltungsbereich PERI ausgebildet ist, ein oberes Metallmuster, das dieselbe Form wie das untere Metallmuster des Peripherieschaltungsbereichs PERI aufweist, auf der obersten Metallschicht des Zellenbereichs CELL ausgebildet sein.
  • Die unteren Bond-Metalle 571b und 572b können auf der zweiten Metallschicht 540b im Wortleitungs-Bond-Bereich WLBA ausgebildet sein. Im Wortleitungs-Bondbereich WLBA können die unteren Bondmetalle 571b und 572b im Peripherieschaltungsbereich PERI durch Bonden mit den oberen Bond-Metallen 671b und 672b im Zellenbereich CELL elektrisch verbunden sein.
  • Außerdem kann im Bit-Leitungs-Bond-Bereich BLBA in Übereinstimmung mit einem unteren Metallmuster 552, das auf der obersten Metallschicht im Peripherieschaltungsbereich PERI ausgebildet ist, ein oberes Metallmuster 692, das dieselbe Form wie das Metallmuster 552 aufweist, auf der obersten Metallschicht im Zellenbereich CELL ausgebildet sein. Auf dem auf der obersten Metallschicht im Zellenbereich CELL ausgebildeten oberen Metallmuster 692 ist womöglich kein Kontakt ausgebildet.
  • 7 ist ein Flussdiagramm zur ausführlichen Beschreibung eines Betriebs einer Speichervorrichtung als Reaktion auf den ersten Befehlstyp CMD1 aus 4A.
  • Bezugnehmend auf 7 kann eine Speichervorrichtung in Operation S200 einen N/O-String aus einer Mehrzahl an Strings eines Ziel-Speicherblocks, der vorgesehen ist, als Reaktion auf einen ersten Befehlstyp geschrieben zu werden, ermitteln. In Operation S210 kann die Speichervorrichtung zu schreibende Zieldaten in Zellen umwandeln, die im ermittelten N/O-String enthalten sind, um einen vorbestimmten Wert aufzuweisen. In Operation S220 kann die Speichervorrichtung eine Operation zum Schreiben von Daten, welche die umgewandelten Zieldaten enthalten, in ein Speicherzellenarray durchführen. Währenddessen, obwohl es der Einfachheit der Erläuterung halber nur einen N/O-String in der Beschreibung gibt, ist das erfinderische Konzept nicht darauf beschränkt. Es kann eine Mehrzahl an N/O-Strings geben und das erfinderische Konzept kann auf eine Schreiboperation für eine Mehrzahl an N/O-Strings angewandt werden. Außerdem kann eine Schreiboperation für eine Speichervorrichtung nach Ausführungsbeispielen des erfinderischen Konzepts von Speicherteilblöcken oder von vorbestimmten Speichergruppen durchgeführt werden.
  • 8A bis 8C sind Diagramme zur Beschreibung eines Verfahrens zum Betreiben einer Speichervorrichtung als Reaktion auf den ersten Befehlstyp CMD1 aus 4A.
  • 8A ist ein Ersatzschaltbild des ersten Speicherblocks BLK1 aus 5A. Bezugnehmend auf 8A können sich Zellen-Strings CS11, CS12, CS21 und CS22 zwischen Bit-Leitungen BL1 und BL2 und einer gemeinsamen Source-Leitung CSL befinden. Zellen-Strings CS11 und CS21 können zwischen eine erste Bit-Leitung BL1 und die gemeinsame Source-Leitung CSL geschaltet sein. Zellen-Strings CS12 und CS22 können zwischen eine zweite Bit-Leitung BL2 und die gemeinsame Source-Leitung CSL geschalten sein. Die gemeinsamen Source-Bereiche (CSR aus 3B) können gemeinsam miteinander verbunden sein, um die gemeinsame Source-Leitung CSL auszubilden.
  • Speicherzellen derselben Höhe sind gemeinsam zu einer Wortleitung verbunden und wenn eine Spannung an eine Wortleitung einer bestimmten Höhe zugeführt wird, kann die Spannung an alle der Strings CS11, CS12, CS21 und CS22 zugeführt werden. Strings aus unterschiedlichen Zeilen können jeweils mit unterschiedlichen String-Auswahlleitungen SSL1 und SSL2 verbunden sein. Durch Auswählen und Nicht-Auswählen einer ersten und zweiten String-Auswahlleitung SSL1 und SSL2 können die Strings CS11, CS12, CS21 und CS22 durch Zeilen ausgewählt und nicht-ausgewählt werden. Zum Beispiel können mit einer nicht-ausgewählten String-Auswahlleitung SSL1 oder SSL2 verbundene Strings CS11 und CS12 oder Strings CS21 und CS22 von den Bit-Leitungen BL1 und BL2 elektrisch getrennt sein. Mit einer ausgewählten String-Auswahlleitung SSL2 oder SSL2 verbundene Strings CS21 und CS22 oder CS11 und CS12 können mit den Bit-Leitungen BL1 und BL2 elektrisch verbunden sein.
  • Die Strings CS11, CS12, CS21 und CS22 können durch Spalten mit den Bit-Leitungen BL1 und BL2 verbunden sein. Strings CS11 und CS21 können mit der ersten Bit-Leitung BL1 verbunden sein und Strings CS12 und CS22 können mit der zweiten Bit-Leitung BL2 verbunden sein. Durch Auswählen und Nicht-Auswählen der Bit-Leitungen BL1 und BL2 können die Strings CS11, CS12, CS21 und CS22 durch Spalten ausgewählt und nicht-ausgewählt werden. Nachfolgend wird eine Schreiboperation nach einem Ausführungsbeispiel des erfinderischen Konzepts durch Fokussieren auf die in 6A gezeigte Struktur des ersten Speicherblocks BLK1 beschrieben. Dies ist jedoch lediglich ein Ausführungsbeispiel; das erfinderische Konzept kann auf den Speicherblock BLK1 mit einer anderen Struktur angewandt werden.
  • Bezugnehmend auf 8B kann die Speichervorrichtung in Operation DT_STEP zum Ermitteln eines N/O-Strings aus den Strings CS11, CS12, CS21 und CS22 als Reaktion auf einen ersten Befehlstyp eine erste Bit-Leitungsspannung VBL1 an die Bit-Leitungen BL1 und BL2 anlegen, eine erste String-Auswahlleitungsspannung VSSL1 (oder eine Einschaltspannung) an eine String-Auswahlleitung anlegen, die aus String-Auswahlleitungen SSL1 und SSL2 ausgewählt wird, eine zweite String-Auswahlleitungsspannung VSSL2 (oder eine Ausschaltspannung) an eine nicht-ausgewählte String-Auswahlleitung anlegen, eine Prüfspannung VCK an Wortleitungen WL1 bis WL6 sequenziell anlegen, eine erste Masse-Auswahlleitungsspannung VGSL1 an die Masse-Auswahlleitung GSL anlegen, eine erste gemeinsame Source-Leitungsspannung VCSL1 an die gemeinsame Source-Leistung CSL anlegen und eine Massespannung VSS an das Substrat anlegen.
  • Zum Beispiel kann die erste Bit-Leitungsspannung VBL1 eine Leistungsspannung VCC sein, die erste String-Auswahlleitungsspannung VSSL1 kann die Leistungsspannung VCC sein und die zweite String-Auswahlleitungsspannung VSSL2 kann die Massespannung VSS oder eine niedrige Spannung mit einem dazu ähnlichen Pegel sein. Wie oben beschrieben, kann die Prüfspannung VCK einen Pegel aufweisen, der höher ist als der Pegel einer vorbestimmten Bezugsspannung.
  • Bezugnehmend auf 8C können die oben mit Bezug auf 8B beschriebenen Spannungen zu Beginn von Operation DT_STEP an die Bit-Leitung BL, die ausgewählte String-Auswahlleitung Selected SSL, die nicht-ausgewählte String-Auswahlleitung Unselected SSL, die ausgewählte Wortleitung WL, die Masse-Auswahlleitung GSL und die gemeinsame Source-Leitung CSL angelegt werden. Zum Beispiel kann die Spannung der mit einem allgemeinen String verbundenen Bit-Leitung BL niedriger werden als die vorbestimmte Bezugsspannung bei der ersten Bit-Leitungsspannung VBL1 und die Spannung der mit einem N/O-String verbundenen Bit-Leitung BL kann auf der ersten Bit-Leitungsspannung VBL1 aufrechterhalten werden. Somit kann die Speichervorrichtung einen N/O-String ermitteln.
  • 9 ist ein Flussdiagramm zur ausführlichen Beschreibung von Operation S210 aus 7.
  • Bezugnehmend auf 9 kann die Speichervorrichtung in Operation S212 in ein Speicherzellenarray zu schreibende Daten in einer Seitenpufferschaltung, die eine Mehrzahl an Zwischenspeichereinheiten enthält, vorzwischenspeichern. Die Daten können durch einen Speichercontroller kodierte Daten sein. Zum Beispiel kann der Speichercontroller von einem Host empfangene Daten in ein Fehlerkorrektur-Kennwort kodieren und jenes an die Speichervorrichtung übermitteln. In Operation S214 können Zieldaten, die in Zwischenspeichereinheiten zwischengespeichert sind, die in einem N/O-String enthaltenen Ziel-Speicherzellen entsprechen, umgewandelt oder aufrechterhalten werden, um jeweils einen vorbestimmten Wert aufzuweisen. In einem Ausführungsbeispiel kann der vorbestimmte Wert als ein Wert voreingestellt sein, der gehemmten Daten zum Ausbilden einer Schwellenspannungsverteilung in einem Löschzustand entspricht.
  • 10A bis 10C sind Diagramme zur Beschreibung eines Verfahrens zum Betreiben einer Speichervorrichtung als Reaktion auf einen ersten und zweiten Löschbefehlstyp CMD1 und CMD2 aus 4A.
  • Bezugnehmend auf 10A kann eine Speichervorrichtung eine Löschoperation E_STEP zum Löschen eines Ziel-Speicherblocks als Reaktion auf einen ersten Löschbefehlstyp oder einen zweiten Löschbefehlstyp durchführen. In einem Ausführungsbeispiel kann die Speichervorrichtung die Bit-Leitungen BL1 und BL2 und die gemeinsame Source-Leitung CSL in Operation E_STEP potenzialfrei machen und die String-Auswahlleitungen SSL1 und SSL2 können potenzialfrei sein oder eine dritte String-Auswahlleitungsspannung VSSL3 liefern. Die Speichervorrichtung kann eine Wortleitungs-Löschspannung Vwe an die Wortleitungen WL1 bis WL6 zuführen. Die Wortleitungs-Löschspannung Vwe kann die Massespannung VSS oder eine niedrige Spannung (die eine positive Spannung und eine negative Spannung enthält) mit einem Pegel ähnlich jenem der Massespannung VSS sein. Außerdem kann die Speichervorrichtung die Masse-Auswahlleitung GSL potenzialfrei machen oder eine zweite Masse-Auswahlleitungsspannung VGSL2 liefern und eine erste Löschspannung Vers1 oder eine zweite Löschspannung Vers2 an das Substrat 211 (5B) zuführen. Die erste Löschspannung Vers1 kann dem ersten Löschbefehlstyp entsprechen und die zweite Löschspannung Vers2 kann dem zweiten Löschbefehlstyp entsprechen.
  • Bezugnehmend auf 10B können die Kanalschichten 214 (5B) durch die während eines ersten Zeitraums t1 als Reaktion auf den ersten Löschbefehlstyp an das Substrat 211 zugeführte erste Löschspannung Vers1 auf den Pegel der ersten Löschspannung Vers1 geladen werden. Aufgrund einer Spannungsdifferenz zwischen der den Wortleitungen WL1 bis WL6 zugeführten Wortleitungs-Löschspannung Vwe und der ersten Löschspannung Vers1 der Kanalschichten 214 (5B) können in Speicherzellen MC1 bis MC6 aufgefangene Ladungen austreten und somit kann eine Löschung auftreten. Die Löschoperation kann bis zu einem zweiten Zeitraum t2a durchgeführt werden.
  • Bezugnehmend auf 10C können die Kanalschichten 214 (5B) durch die während des ersten Zeitraums t1 als Reaktion auf den zweiten Löschbefehlstyp an das Substrat 211 zugeführte zweite Löschspannung Vers2 auf den Pegel der zweiten Löschspannung Vers2 geladen werden. Aufgrund einer Spannungsdifferenz zwischen der den Wortleitungen WL1 bis WL6 zugeführten Wortleitungs-Löschspannung Vwe und der zweiten Löschspannung Vers2 der Kanalschichten 214 (5B) können in Speicherzellen MC1 bis MC6 aufgefangene Ladungen austreten und somit kann eine Löschung auftreten. Die Löschoperation kann bis zu einem dritten Zeitraum t2b durchgeführt werden.
  • In einem Ausführungsbeispiel kann die erste Löschspannung Vers1 einen höheren Pegel aufweisen als die zweite Löschspannung Vers2 und der Zeitraum zwischen dem ersten Zeitraum t1 und dem zweiten Zeitraum t2a kann kürzer sein als der Zeitraum zwischen dem ersten Zeitraum t1 und dem dritten Zeitraum t2b.
  • Mit anderen Worten kann eine Datenzuverlässigkeit, die durch einen Ziel-Speicherblock mit der Anzahl an N/O-Strings, die gleich oder größer als der erste Schwellenwert ist, unterstützt wird, etwas niedrig sein. Somit kann der Ziel-Speicherblock betrieben werden, um eine garantierte Datenzuverlässigkeit sicherzustellen, selbst wenn eine Löschoperation für einen Zeitraum, der kürzer ist als ein allgemeiner Zeitraum, durch Verwenden einer Löschspannung mit einem höheren Pegel als eine allgemeine Löschspannung durchgeführt wird. Somit ist eine schnelle Löschoperation für einen Ziel-Speicherblock möglich, wodurch die Performance der gesamten Speichervorrichtung verbessert wird. Währenddessen kann der Ziel-Speicherblock durch Durchführen einer allgemeinen Löschoperation an einem Ziel-Speicherblock, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der erste Schwellenwert, betrieben werden, um eine hohe Datenzuverlässigkeit sicherzustellen.
  • 11A und 11B sind Diagramme zur ausführlichen Beschreibung des ersten und zweiten Speicherblocktyps aus 3B. Nachfolgend wird angenommen, dass ein Speichercontroller einen ersten und zweiten Speicherblock BLK1 und BLK2, die jeweils der Anzahl an N/O-Strings entsprechen, die gleich oder größer ist als der zweite Schwellenwert, als einen ersten Speicherblocktyp festlegt und einen dritten Speicherblock BLK3, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der zweite Schwellenwert, als einen zweiten Speicherblocktyp festlegt.
  • Bezugnehmend auf 11A, wie in einer zweiten Tabelle TB2 gezeigt, kann der Speichercontroller Speicherzellen des ersten und zweiten Speicherblocks BLK1 und BLK2 als eine Triple-Level-Zelle (TLC) betreiben. Außerdem kann der Speichercontroller Speicherzellen des dritten Speicherblocks BLK3 als eine Single-Level-Zelle (SLC) betreiben. Mit anderen Worten, da eine Datenzuverlässigkeit, die durch einen ersten Speicherblocktyp, welcher der Anzahl an N/O-Strings entspricht, die gleich oder größer ist als der zweite Schwellenwert, unterstützt wird, relativ niedrig sein kann, kann der erste Speicherblocktyp als eine Hochanzahl-Level-Zelle betrieben werden. Umgekehrt, da eine Datenzuverlässigkeit, die durch einen zweiten Speicherblocktyp, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der zweite Schwellenwert, unterstützt wird, relativ hoch sein kann, kann der zweite Speicherblocktyp als eine Geringanzahl-Level-Zelle bzw. Zelle mit geringer Anzahl an Level betrieben werden.
  • In anderen Ausführungsformen werden der erste und zweite Speicherblock BLK1 und BLK2 als eine Multi-Level-Zelle oder eine Quad-Level-Zelle betrieben. Darüber hinaus kann in anderen Ausführungsformen der erste Speicherblocktyp als eine Geringanzahl-Level-Zelle betrieben werden und der zweite Speicherblocktyp kann als eine Mehranzahl-Level-Zelle bzw. Zelle mit höherer Anzahl an Level verglichen mit dem ersten Speicherblocktyp betrieben werden.
  • Noch immer bezugnehmend auf 11B, wie in einer dritten Tabelle TB3 gezeigt, kann der Speichercontroller den ersten und zweiten Speicherblock BLK1 und BLK2 ausschließlich zum Schreiben von kalten Daten dort hinein betreiben. Außerdem kann der Speichercontroller den dritten Speicherblock BLK3 ausschließlich zum Schreiben von heißen Daten dort hinein betreiben. Mit anderen Worten, da eine Datenzuverlässigkeit, die durch einen ersten Speicherblocktyp, welcher der Anzahl an N/O-Strings entspricht, die gleich oder größer ist als der zweite Schwellenwert, unterstützt wird, relativ niedrig sein kann, kann der erste Speicherblocktyp derart betrieben werden, dass ausschließlich kalte Daten, auf die weniger häufig als eine Bezugshäufigkeit zugegriffen wird, in jenen geschrieben werden. Da eine Datenzuverlässigkeit, die durch einen zweiten Speicherblocktyp, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der zweite Schwellenwert, unterstützt wird, relativ hoch sein kann, kann der zweite Speicherblocktyp derart betrieben werden, dass ausschließlich heiße Daten, auf die häufiger als die Bezugshäufigkeit zugegriffen wird, in jenen geschrieben werden.
  • 12A bis 12C sind Diagramme zur ausführlichen Beschreibung einer Ausführungsform zum Ausführen eines ausgewählten Steuerverfahrens für jeden einer in einem Speicherblock enthaltenen Mehrzahl an Teilblöcken.
  • Bezugnehmend auf 12A, wie in einer vierten Tabelle TB4 gezeigt, kann der erste Speicherblock BLK1 einen ersten und zweiten Teilblock SB 11 und SB 12 enthalten, der zweite Speicherblock BLK2 kann einen dritten und vierten Teilblock SB21 und SB22 enthalten und der dritte Speicherblock BLK3 kann einen fünften und sechsten Teilblock SB31 und SB32 enthalten. Der erste bis sechste Teilblock SB11, SB12, SB21, SB22, SB31 und SB32 können jeweils „A1“-, „A2“-, „B1“-, „B2“-, „C1“- und „C2“-N/O-Strings enthalten. Der Speichercontroller kann unterschiedliche Typen von Steuerverfahren jeweils für den ersten bis sechsten Teilblock SB11, SB12, SB21, SB22, SB31 und SB32 basierend auf N/O-String-Informationen, welche die vierte Tabelle TB4 enthalten, auswählen und betreiben. In einem Ausführungsbeispiel können die N/O-String-Informationen, welche die vierte Tabelle TB4 enthalten, im Voraus erzeugt werden und können in einem Speicherzellenarray einer Speichervorrichtung gespeichert werden.
  • 12B ist ein Diagramm zur ausführlichen Beschreibung der Strukturen des ersten und zweiten Teilblocks SB11 und SB12 des ersten Speicherblocks BLK1. Bezugnehmend auf 12B kann ein erster Teilblock SB11 Speicherzellen von mit einer ersten und zweiten String-Auswahlleitung SSL1 und SSL2 verbundenen Strings enthalten und ein zweiter Teilblock SB12 kann Speicherzellen von mit einer dritten und vierten String-Auswahlleitung SSL3 und SSL4 verbundenen Strings enthalten.
  • Die erste und zweite String-Auswahlleitung SSL1 und SSL2 können jeweils mit mindestens einem N/O-String verbunden sein und der erste Teilblock SB11 kann N/O-Strings der Anzahl, die gleich oder größer ist als ein vorbestimmter Schwellenwert, enthalten. Somit kann der erste Teilblock SB11 durch den ersten Befehlstyp aus 3A gesteuert werden oder kann als ein erster Teilblocktyp festgelegt werden, der auf dieselbe Weise wie der erste Speicherblocktyp aus 3B betrieben wird. Die dritte und vierte String-Auswahlleitung SSL3 und SSL4 können lediglich mit allgemeinen Strings verbunden sein und der zweite Teilblock SB12 kann N/O-Strings der Anzahl, die kleiner ist als der vorbestimmte Schwellenwert, enthalten. Somit kann der zweite Teilblock SB12 durch den zweiten Befehlstyp aus 3A gesteuert werden oder kann als ein zweiter Teilblocktyp festgelegt werden, der auf dieselbe Weise wie der zweite Speicherblocktyp aus 3B betrieben wird.
  • Mit anderen Worten können Teilblöcke gemäß String-Auswahlleitungen gruppiert werden und die String-Auswahlleitungen, die den Teilblöcken entsprechen, können benachbart zueinander oder voneinander getrennt sein.
  • 12C ist ein Diagramm, das die Schaltstruktur des ersten und zweiten Teilblocks SB11 und SB12 des ersten Speicherblocks BLK1 ausführlich zeigt. Bezugnehmend auf 12C kann der erste Teilblock SB11 Speicherzellen MC1 bis MC6 von einem ersten bis vierten String CS11, CS12, CS21 undCS22, die mit der ersten und zweiten String-Auswahlleitung SSL1 und SSL2 verbunden sind, enthalten. Der zweite Teilblock SB12 kann Speicherzellen MC1 bis MC6 von einem fünften bis achten String CS31, CS32, CS41 und CS42, die mit der dritten und vierten String-Auswahlleitung SSL3 und SSL4 verbunden sind, enthalten.
  • 13 ist ein Flussdiagramm eines Verfahrens zum Betreiben eines Speichercontrollers nach einem Ausführungsbeispiel des erfinderischen Konzepts.
  • Bezugnehmend auf 13 kann der Speichercontroller in Operation S300 ein Steuerverfahren für jeden einer Mehrzahl an Teilblöcken basierend auf N/O-String-Informationen auswählen. In Operation S320 kann der Speichercontroller die Speicheroperation einer Speichervorrichtung durch Teilblöcke basierend auf einem ausgewählten Steuerverfahren steuern.
  • 14 ist ein Blockdiagramm, das ein Speichersystem 20 nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt, und 15 ist eine Tabelle, die ein Beispiel für N/O-String-Informationen 1220 aus 14 zeigt.
  • Bezugnehmend auf 14 kann das Speichersystem 20 einen Speichercontroller 1000 und eine erste bis n-te Speichervorrichtung 2000_1 bis 2000_n enthalten. Der Speichercontroller 1000 kann einen Prozessor 1100 und einen internen Speicher 1200 enthalten. Der interne Speicher 1200 kann die N/O-String-Informationen 1220 enthalten. Die N/O-String-Informationen 1220 können Informationen enthalten, welche die Anzahl an in Speicherblöcken von jeder der ersten bis n-ten Speichervorrichtung 2000_1 bis 2000_n enthaltenen N/O-Strings angeben. Der Prozessor 1100 kann ein Steuerverfahren für jeden der Speicherblöcke der ersten bis n-ten Speichervorrichtung 2000_1 bis 2000_n basierend auf den N/O-String-Informationen 1220 auswählen und betreiben.
  • Wie in 15 gezeigt, können die N/O-String-Informationen 1220, wie in einer fünften Tabelle TB5 gezeigt, Informationen enthalten, welche die Anzahl an in Speicherblöcken BLK11 bis BLK13, BLK21 bis BLK23 und BLK31 bis BLK33 der ersten bis dritten Speichervorrichtung 2000_1 bis 2000_3 enthaltenen N/O-Strings angeben. Ein erster bis dritter Speicherblock BLK11 bis BLK13 können jeweils „A1“-, „B1“- und „C1“-N/O-Strings enthalten. Ein vierter bis sechster Speicherblock BLK21 bis BLK23 können jeweils „A2“-, „B2“- und „C2“-N/O-Strings enthalten. Ein siebter bis neunter Speicherblock BLK31 bis BLK33 können jeweils „A3“-, „B3“- und „C3“-N/O-Strings enthalten. Obwohl der Einfachheit der Erläuterung halber dargestellt ist, dass die fünfte Tabelle TB5 N/O-String-Informationen bezüglich der ersten bis dritten Speichervorrichtung 2000_1 bis 2000_3 enthält, kann die fünfte Tabelle TB5 ferner N/O-String-Informationen bezüglich weiteren Speichervorrichtungen 2000_4 bis 2000_n enthalten.
  • Der Prozessor 1100 kann jegliches von unterschiedlichen Steuerverfahren für jeden der Speicherblöcke BLK11 bis BLK13, BLK21 bis BLK23 und BLK31 bis BLK33 der ersten bis dritten Speichervorrichtung 2000_1 bis 2000 3 basierend auf der fünften Tabelle TB5 auswählen und betreiben. Nachfolgend wird eine Ausführungsform beschrieben, in welcher der Prozessor 1100 eine Steueroperation, auf die Ausführungsbeispiele des erfinderischen Konzepts angewandt werden, durch Speichervorrichtungen durchführt.
  • 16 ist ein Flussdiagramm eines Verfahrens zum Betreiben eines Speichercontrollers nach einem Ausführungsbeispiel des erfinderischen Konzepts. Nachfolgend werden Beschreibungen der Einfachheit der Erläuterung halber mit Bezug auf 14 bereitgestellt.
  • Bezugnehmend auf 16 kann der Speichercontroller 1000 in der auf Operation S120 (2) folgenden Operation S131c die Zustände von jeder der Speichervorrichtungen 2000_1 bis 2000_n, die mit dem Speichercontroller 1000 verbunden sind, mit Bezug auf N/O-String-Informationen prüfen. In Operation S132c kann der Speichercontroller 1000 prüfen, ob die Anzahl an in jeder der Speichervorrichtungen 2000_1 bis 2000_n enthaltenen N/O-Strings gleich oder größer ist als ein dritter Schwellenwert.
  • Wenn Operation S132c „Ja“ ist, kann der Speichercontroller 1000 in Operation S133c eine Speichervorrichtung mit einer Anzahl an N/O-Strings, die gleich oder größer ist als der dritte Schwellenwert, aus den Speichervorrichtungen 2000_1 bis 2000_n als einen ersten Speichervorrichtungstyp festlegen. Der erste Speichervorrichtungstyp kann sich auf eine Speichervorrichtung beziehen, die gemäß einem Steuerschema betrieben wird, das einen Zustand von N/O-Strings berücksichtigt, der in Bezug auf eine Datenzuverlässigkeit nicht wünschenswert ist. Wenn Operation S132 „Nein“ ist, kann der Speichercontroller 1000 in Operation S134c eine Speichervorrichtung mit einer Anzahl an N/O-Strings, die kleiner ist als der dritte Schwellenwert, aus den Speichervorrichtungen 2000_1 bis 2000_n als einen zweiten Speichervorrichtungstyp festlegen. Der zweite Speichervorrichtungstyp kann sich auf eine Speichervorrichtung beziehen, die gemäß einem Steuerverfahren gesteuert wird, das berücksichtigt, dass der zweite Speicherblocktyp zur Unterstützung einer höheren Datenzuverlässigkeit als der erste Speicherblocktyp imstande ist. In Operation S135c kann der Speichercontroller 1000 Festlegungsinformationen, die Ergebnisse einer Festlegung der Speichervorrichtungen 2000_1 bis 2000_n in Operation S133c und Operation S134b enthalten, im internen Speicher 1200 speichern.
  • 17A und 17B sind Diagramme zur ausführlichen Beschreibung des ersten und zweiten Speichervorrichtungstyps aus 16. Nachfolgend wird angenommen, dass ein Speichercontroller eine erste und zweite Speichervorrichtung MD 1 und MD2, die jeweils der Anzahl an N/O-Strings entsprechen, die gleich oder größer ist als der dritte Schwellenwert, als einen ersten Speichervorrichtungstyp festlegt und eine dritte Speichervorrichtung MD3, die der Anzahl an N/O-Strings entspricht, die kleiner ist als der dritte Schwellenwert, als einen zweiten Speichervorrichtungstyp festlegt.
  • Bezugnehmend auf 17A, wie in einer zweiten Tabelle TB6 gezeigt, kann der Speichercontroller Speicherzellen der ersten und zweiten Speichervorrichtung MD1 und MD2 als TLC betreiben. Außerdem kann der Speichercontroller Speicherzellen der dritten Speichervorrichtung MD3 als eine SLC betreiben. Mit anderen Worten, da eine Datenzuverlässigkeit, die durch einen ersten Speichervorrichtungstyp, welcher der Anzahl an N/O-Strings entspricht, die gleich oder größer ist als der dritte Schwellenwert, unterstützt wird, relativ niedrig sein kann, können Speicherzellen des ersten Speichervorrichtungstyps als eine Hochanzahl-Level-Zelle betrieben werden. Umgekehrt, da eine Datenzuverlässigkeit, die durch einen zweiten Speichervorrichtungstyp, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der dritte Schwellenwert, unterstützt wird, relativ hoch sein kann, können Speicherzellen des zweiten Speichervorrichtungstyps als eine Geringanzahl-Level-Zelle betrieben werden.
  • Dies ist jedoch lediglich ein Ausführungsbeispiel und das erfinderische Konzept ist nicht darauf beschränkt. Die erste und zweite Speichervorrichtung MD1 und MD2 können auch als eine Multi-Level-Zelle oder eine Quad-Level-Zelle betrieben werden. Darüber hinaus können Speicherzellen des ersten Speichervorrichtungstyps als Geringanzahl-Level-Zellen betrieben werden und Speicherzellen des zweiten Speichervorrichtungstyps können als Mehranzahl-Level-Zellen verglichen mit dem ersten Speichervorrichtungstyp betrieben werden.
  • Bezugnehmend auf 17B, wie in einer siebten Tabelle TB7 gezeigt, kann der Speichercontroller die erste und zweite Speichervorrichtung MD 1 und MD2 ausschließlich zum Schreiben von kalten Daten dort hinein betreiben. Außerdem kann der Speichercontroller die dritte Speichervorrichtung MD3 ausschließlich zum Schreiben von heißen Daten dort hinein betreiben. Mit anderen Worten, da eine Datenzuverlässigkeit, die durch einen ersten Speichervorrichtungstyp, welcher der Anzahl an N/O-Strings entspricht, die gleich oder größer ist als der dritte Schwellenwert, unterstützt wird, relativ niedrig sein kann, kann der erste Speichervorrichtungstyp derart betrieben werden, dass ausschließlich kalte Daten, auf die weniger häufig als eine Bezugshäufigkeit zugegriffen wird, in jenen geschrieben werden. Da eine Datenzuverlässigkeit, die durch einen zweiten Speichervorrichtungstyp, welcher der Anzahl an N/O-Strings entspricht, die kleiner ist als der dritte Schwellenwert, unterstützt wird, relativ hoch sein kann, kann der zweite Speichervorrichtungstyp derart betrieben werden, dass ausschließlich heiße Daten, auf die häufiger als die Bezugshäufigkeit zugegriffen wird, in jenen geschrieben werden.
  • 18 ist ein Blockdiagramm, das ein Testsystem 3000 zum Erzeugen von N/O-String-Informationen nach einem Ausführungsbeispiel des erfinderischen Konzepts zeigt.
  • Bezugnehmend auf 18 kann das Testsystem 3000 eine Speichervorrichtung 3100 und eine Testvorrichtung 3200 enthalten. Die Testvorrichtung 3200 kann N/O-String-Informationen durch Ermitteln eines in jedem von Speicherblöcken der Speichervorrichtung 3100 enthaltenen N/O-Strings erzeugen. Die Testvorrichtung 3200 kann erzeugte N/O-String-Informationen in der Speichervorrichtung 3100 speichern und N/O-String-Informationen können aus einem Speichercontroller (nicht gezeigt) gelesen werden, sodass Operationen nach Ausführungsbeispielen des erfinderischen Konzepts durchgeführt werden können.
  • Obwohl das erfinderische Konzept mit Bezug auf Ausführungsbeispiele desselben hierin besonders gezeigt und beschrieben worden ist, versteht es sich für einen Fachmann, dass verschiedene Änderungen in Form und Details darin vorgenommen werden können, ohne dabei von der Idee und dem Umfang des Anmeldungsgegenstands, wie er in den nachfolgenden Ansprüchen und deren Äquivalenten definiert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200101395 [0001]
    • US 7679133 [0015]
    • US 8553466 [0015]
    • US 8654587 [0015]
    • US 8559235 [0015]
    • US 2011/0233648 [0015]
    • US 2012/0051138 [0015]
    • US 2011/0204420 [0015]

Claims (20)

  1. Speichersystem, aufweisend: eine erste Speichervorrichtung, die eine Mehrzahl an ersten Speicherblöcken aufweist, die jeweils eine Mehrzahl an ersten Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, enthalten; und einen Speichercontroller, der konfiguriert ist, eine Speicheroperation der ersten Speichervorrichtung zu steuern, wobei der Speichercontroller konfiguriert ist, irgend eines von unterschiedlichen Steuerverfahren für jeden der ersten Speicherblöcke basierend auf einer Anzahl an ersten nicht-offenen (N/O) Strings, die in jedem der ersten Speicherblöcke enthalten sind, jeweils auszuwählen und zu betreiben.
  2. Speichersystem nach Anspruch 1, wobei der Speichercontroller ferner konfiguriert ist, einen ersten Befehlstyp für einen ersten Ziel-Speicherblock an die erste Speichervorrichtung zu übermitteln, wenn die Anzahl an N/O-Strings im ersten Ziel-Speicherblock einem Schwellenwert gleich ist oder jenen überschreitet, und einen zweiten Befehlstyp für den ersten Ziel-Speicherblock an die erste Speichervorrichtung zu übermitteln, wenn die Anzahl an N/O-Strings im ersten Ziel-Speicherblock kleiner ist als der Schwellenwert.
  3. Speichersystem nach Anspruch 2, ferner aufweisend eine Steuerlogik, die konfiguriert ist, mindestens einen N/O-String aus einer im ersten Ziel-Speicherblock enthaltenen Mehrzahl an Strings als Reaktion auf den ersten Befehlstyp zu ermitteln und eine Mehrzahl an Bits von Zieldaten, die in eine in dem ermittelten mindestens einen N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen geschrieben werden sollen, derart umzuwandeln, dass sie einen vorbestimmten Wert zum Einschränken einer Anzahl an Malen zum Anlegen einer Schreibspannung an die Ziel-Speicherzellen aufweisen.
  4. Speichersystem nach Anspruch 2, wobei der zweite Befehlstyp für eine allgemeine Schreiboperation ist und der Speichercontroller ferner konfiguriert ist, den zweiten Befehlstyp an eine zweite Speichervorrichtung zu übermitteln, wenn eine Schreiboperation für einen zweiten Ziel-Speicherblock, welcher der Anzahl an N/O-Strings, die geringer ist als der Schwellenwert, entspricht, aus den ersten Speicherblöcken gesteuert wird.
  5. Speichersystem nach Anspruch 1, wobei der Speichercontroller konfiguriert ist, einen ersten Löschbefehlstyp an die erste Speichervorrichtung zu übermitteln, wenn ein Löschen eines ersten Ziel-Speicherblocks, welcher der Anzahl an N/O-Strings, die gleich oder größer als ein Schwellenwert ist, entspricht, aus den ersten Speicherblöcken gesteuert wird, und einen zweiten Löschbefehlstyp zu übermitteln, wenn ein Löschen eines zweiten Ziel-Speicherblocks, welcher der Anzahl an N/O-Strings, die geringer ist als der Schwellenwert, entspricht, aus den ersten Speicherblöcken gesteuert wird.
  6. Speichersystem nach Anspruch 5, wobei die erste Speichervorrichtung konfiguriert ist, eine Löschoperation am ersten Ziel-Speicherblock für einen ersten Zeitraum durch Verwenden einer Löschspannung eines ersten Pegels als Reaktion auf den ersten Löschbefehlstyp durchzuführen und eine Löschoperation am zweiten Ziel-Speicherblock für einen zweiten Zeitraum durch Verwenden einer Löschspannung eines zweiten Pegels als Reaktion auf den zweiten Löschbefehlstyp durchzuführen.
  7. Speichersystem nach Anspruch 6, wobei der erste Pegel höher ist als der zweite Pegel, und der erste Zeitraum kürzer ist als der zweite Zeitraum.
  8. Speichersystem nach Anspruch 1, wobei der Speichercontroller ferner konfiguriert ist, einen ersten Ziel-Speicherblock, welcher der Anzahl an N/O-Strings, die gleich oder größer als ein Schwellenwert ist, entspricht, aus den ersten Speicherblöcken als einen ersten Speicherblocktyp festzulegen und einen zweiten Ziel-Speicherblock, welcher der Anzahl an N/O-Strings, die kleiner ist als der Schwellenwert, entspricht, aus den ersten Speicherblöcken als einen zweiten Speicherblocktyp, der eine höhere Datenzuverlässigkeit aufweist als der erste Speicherblocktyp, festzulegen.
  9. Speichersystem nach Anspruch 8, wobei der zweite Speicherblocktyp als eine Zelle mit niedrigerem Pegel als der erste Speicherblocktyp betrieben wird.
  10. Speichersystem nach Anspruch 8, wobei der erste Speicherblocktyp derart betrieben wird, dass kalte Daten, auf die weniger häufig als eine Bezugshäufigkeit zugegriffen wird, dort hinein geschrieben werden, und der zweite Speicherblocktyp derart betrieben wird, dass heiße Daten, auf die häufiger als die Bezugshäufigkeit zugegriffen wird, dort hinein geschrieben werden.
  11. Speichersystem nach Anspruch 1, wobei der Speichercontroller ferner konfiguriert ist, erste N/O-String-Informationen, die sich auf die Anzahl an N/O-Strings beziehen, von der Speichervorrichtung anzufordern, und die erste Speichervorrichtung ferner konfiguriert ist, die ersten N/O-String-Informationen als Reaktion auf die Anforderung an den Speichercontroller zu übermitteln.
  12. Speichersystem nach Anspruch 1, wobei der Speichercontroller konfiguriert ist, irgend eines der unterschiedlichen Steuerverfahren für jeden einer Mehrzahl an Teilblöcken, die in den ersten Speicherblöcken basierend auf der Anzahl an N/O-Strings definiert sind, auszuwählen und zu betreiben.
  13. Speichersystem nach Anspruch 12, wobei jeder der ersten Speicherblöcke in einen ersten Teilblock, der keine N/O-Strings aufweist, und einen zweiten Teilblock, der mindestens einen N/O-String aufweist, unterteilt ist.
  14. Speichersystem nach Anspruch 1, ferner aufweisend eine zweite Speichervorrichtung, die eine Mehrzahl an zweiten Speicherblöcken aufweist, die jeweils eine Mehrzahl an zweiten Speicherzellen, die in eine Richtung senkrecht zum Substrat gestapelt sind, enthalten, und wobei der Speichercontroller ferner konfiguriert ist, irgend eines der unterschiedlichen Steuerverfahren für jeden der zweiten Speicherblöcke basierend auf zweiten N/O-String-Informationen bezüglich einer in jedem der zweiten Speicherblöcke enthaltenen Anzahl an N/O-Strings auszuwählen und zu betreiben.
  15. Speichercontroller, aufweisend: einen internen Speicher, der konfiguriert ist, nicht-offene(N/O) String-Informationen bezüglich einer Anzahl an N/O-Strings, die in jeder einer Mehrzahl an Speicherblöcken enthalten sind, die in einer externen Speichervorrichtung enthalten sind, zu speichern; und einen Prozessor, der konfiguriert ist, basierend auf den N/O-String-Informationen erste Ziel-Speicherblöcke, die mindestens einen N/O-String enthalten, aus den Speicherblöcken gemäß einem ersten Steuerverfahren zu betreiben und zweite Ziel-Speicherblöcke ohne irgend einen N/O-String gemäß einem zweiten, anderen Steuerverfahren zu betreiben.
  16. Speichercontroller nach Anspruch 15, wobei der Prozessor ferner konfiguriert ist, einen ersten Befehlstyp mit einem ersten Code zu erzeugen, um eine Ermittlung des N/O-Strings und eine Umwandlung des ermittelten N/O-Strings in Bezug auf Ziel-Speicherzellen in einer Programmiersequenz für den ersten Ziel-Speicherblock zu enthalten und den ersten Befehlstyp an die externe Speichervorrichtung auszugeben, und einen zweiten Befehlstyp mit einem zweiten Code für eine normale Performance einer Programmiersequenz für den zweiten Ziel-Speicherblock zu erzeugen und den zweiten Befehlstyp an die externe Speichervorrichtung auszugeben.
  17. Speichercontroller nach Anspruch 15, wobei der Prozessor ferner konfiguriert ist, einen ersten Löschbefehlstyp mit einem ersten Code zu erzeugen, um eine Löschoperation für einen ersten Ziel-Speicherblock mit einer Löschspannung eines ersten Pegels für einen ersten Zeitraum durchzuführen und den ersten Löschbefehlstyp an die externe Speichervorrichtung auszugeben, und einen zweiten Löschbefehlstyp mit einem zweiten Code zu erzeugen, um eine Löschoperation für einen zweiten Ziel-Speicherblock mit einer Löschspannung eines zweiten Pegels, der niedriger ist als der erste Pegel, für einen zweiten Zeitraum, der länger ist als der erste Zeitraum, durchzuführen und den zweiten Löschbefehlstyp an die externe Speichervorrichtung auszugeben.
  18. Speichercontroller nach Anspruch 15, wobei der Prozessor ferner konfiguriert ist, den zweiten Ziel-Speicherblock als einen niedrigeren Pegel als einen Pegel von Zellen innerhalb des ersten Ziel-Speicherblocks zu betreiben.
  19. Speichercontroller nach Anspruch 15, wobei der Prozessor ferner konfiguriert ist, den ersten Speicherblocktyp derart zu betreiben, dass kalte Daten, auf die weniger häufig als eine Bezugshäufigkeit zugegriffen wird, dort hinein geschrieben werden, und den zweiten Speicherblocktyp derart zu betreiben, dass heiße Daten, auf die häufiger als die Bezugshäufigkeit zugegriffen wird, dort hinein geschrieben werden.
  20. Speichervorrichtung, aufweisend: ein Speicherzellenarray, das eine Mehrzahl an Speicherblöcken aufweist, die jeweils eine Mehrzahl an Speicherzellen, die in eine Richtung senkrecht zu einem Substrat gestapelt sind, aufweisen; und eine Steuerlogik, die konfiguriert ist, mindestens einen nicht-offenen (N/O) String in einem ersten Ziel-Speicherblock unter den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen ersten Befehlstyp zu ermitteln, ein Schreiben von Zieldaten, die zuvor als in eine in dem ermittelten N/O-String enthaltene Mehrzahl an Ziel-Speicherzellen zu schreiben festgelegt worden sind, zu unterlassen und stattdessen Daten-Bits, die jeweils einen vorbestimmten Wert aufweisen, in die Mehrzahl an Ziel-Speicherzellen zu schreiben, um eine Anzahl an Malen zum Anlegen einer Schreibspannung an die Mehrzahl an Ziel-Speicherzellen einzuschränken, und eine allgemeine Schreiboperation für einen zweiten Ziel-Speicherblock aus den Speicherblöcken als Reaktion auf einen von der Speichervorrichtung empfangenen zweiten Schreibbefehlstyps durchzuführen.
DE102021113108.1A 2020-08-12 2021-05-20 Speichervorrichtung, Speichercontroller und Speichersystem mit denselben Pending DE102021113108A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200101395A KR20220020717A (ko) 2020-08-12 2020-08-12 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템
KR10-2020-0101395 2020-08-12

Publications (1)

Publication Number Publication Date
DE102021113108A1 true DE102021113108A1 (de) 2022-02-17

Family

ID=80000362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021113108.1A Pending DE102021113108A1 (de) 2020-08-12 2021-05-20 Speichervorrichtung, Speichercontroller und Speichersystem mit denselben

Country Status (5)

Country Link
US (2) US11726722B2 (de)
JP (1) JP2022033015A (de)
KR (1) KR20220020717A (de)
CN (1) CN114078531A (de)
DE (1) DE102021113108A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11561729B2 (en) * 2020-08-19 2023-01-24 Micron Technology, Inc. Write determination counter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US20110204420A1 (en) 2010-02-19 2011-08-25 Samsung Electronics Co., Ltd. Interconnection structure of three-dimensional semiconductor device
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US20120051138A1 (en) 2010-08-26 2012-03-01 Tae-Young Kim Nonvolatile memory device, operating method thereof and memory system including the same
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
KR20200101395A (ko) 2017-12-18 2020-08-27 솔레라스 어드밴스드 코팅스 비브이 분무된 리튬 코발트 산화물 타깃

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363519B2 (en) * 2006-06-30 2013-01-29 Seagate Technology Llc Hot data zones
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8190784B1 (en) * 2011-03-30 2012-05-29 Emc Corporation In-band transport mechanism for carrying communications among functional components of a storage I/O interface stack
KR101736457B1 (ko) * 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
US8880964B2 (en) 2012-09-19 2014-11-04 Sandisk Technologies Inc. Block and page level bad bit line and bits screening methods for program algorithm
JP2014063551A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体記憶装置
KR102049076B1 (ko) * 2012-12-06 2020-01-09 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US10353631B2 (en) * 2013-07-23 2019-07-16 Intel Corporation Techniques for moving data between a network input/output device and a storage device
JP2015036999A (ja) 2013-08-13 2015-02-23 株式会社東芝 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
KR102117919B1 (ko) * 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9891848B2 (en) 2015-03-04 2018-02-13 Toshiba Memory Corporation Memory system and method for controlling nonvolatile memory
US9639276B2 (en) * 2015-03-27 2017-05-02 Intel Corporation Implied directory state updates
JP6238378B2 (ja) 2016-02-09 2017-11-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11036409B2 (en) * 2017-12-15 2021-06-15 Intel Corporation Non-volatile memory using a reduced number of interconnect terminals
US10880071B2 (en) * 2018-02-23 2020-12-29 Samsung Electronics Co., Ltd. Programmable blockchain solid state drive and switch
US20200065013A1 (en) * 2018-08-21 2020-02-27 International Business Machines Corporation Selective memory page initialization
US20190324523A1 (en) * 2018-12-21 2019-10-24 Michelle C. Jen Alternate physical layer power mode
US10969992B2 (en) * 2018-12-29 2021-04-06 Intel Corporation Address translation for scalable linked devices
US20200089537A1 (en) * 2019-11-20 2020-03-19 Intel Corporation Apparatus and method for bandwidth allocation and quality of service management in a storage device shared by multiple tenants

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US20110204420A1 (en) 2010-02-19 2011-08-25 Samsung Electronics Co., Ltd. Interconnection structure of three-dimensional semiconductor device
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US20120051138A1 (en) 2010-08-26 2012-03-01 Tae-Young Kim Nonvolatile memory device, operating method thereof and memory system including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
KR20200101395A (ko) 2017-12-18 2020-08-27 솔레라스 어드밴스드 코팅스 비브이 분무된 리튬 코발트 산화물 타깃

Also Published As

Publication number Publication date
US20220050640A1 (en) 2022-02-17
JP2022033015A (ja) 2022-02-25
US20230333782A1 (en) 2023-10-19
KR20220020717A (ko) 2022-02-21
CN114078531A (zh) 2022-02-22
US11726722B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
DE112017004208B4 (de) 3d-nand mit teilblocklöschen
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE69729502T2 (de) Mehrpegelspeicher-System
DE102006001492B4 (de) Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung
DE112019000164T5 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE112019000157T5 (de) Speichervorrichtung mit von nand-ketten getrennten bitleitungen zur schnellen programmierung
DE102013200952A1 (de) Halbleiterspeichervorrichtung
DE102005058601A1 (de) Flash-Speicherbauelement
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
DE102020105946A1 (de) Speicherzellen-fehlform-abschwächung
DE102018108985B4 (de) Vertikale Speichervorrichtungen und Verfahren zum Herstellen vertikaler Speichervorrichtungen
DE112015006285T5 (de) Mehrchip-doppelschreiben
DE102008033511A1 (de) Verfahren zum Programmieren eines Flashspeichers, Flashspeicher und Flashspeichersystem
DE102008007685B4 (de) Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung
DE112018003426T5 (de) Reduzieren der lesestörung der art durch injektion heisser elektronen in 3d-speichervorrichtung mit verbundenen sourceendauswahlgates
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
DE112014005480T5 (de) Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen
DE112016003568B4 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE102020105991A1 (de) SUBBLOCK-GRÖßENREDUKTION FÜR NICHTFLÜCHTIGE 3D-SPEICHER
DE112020000174T5 (de) Adaptive vpass für 3d-flash-speicher mit paarkettenstruktur
DE102006054967B4 (de) Nichtflüchtiges Speicherbauelement
DE112004002851B4 (de) Halbleitervorrichtung und Programmierverfahren
DE102020113141A1 (de) Nichtflüchtige Speichervorrichtung mit einer Cell-Over-Periphery (COP)-Struktur mit Adress-Re-Mapping
DE102020116812A1 (de) Nichtflüchtige Speichervorrichtung
DE102021113108A1 (de) Speichervorrichtung, Speichercontroller und Speichersystem mit denselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed