DE102021103469A1 - Integrierter schaltkreis und verfahren zu dessen herstellung - Google Patents

Integrierter schaltkreis und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102021103469A1
DE102021103469A1 DE102021103469.8A DE102021103469A DE102021103469A1 DE 102021103469 A1 DE102021103469 A1 DE 102021103469A1 DE 102021103469 A DE102021103469 A DE 102021103469A DE 102021103469 A1 DE102021103469 A1 DE 102021103469A1
Authority
DE
Germany
Prior art keywords
dielectric
spacer
substrate
dielectric spacer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021103469.8A
Other languages
English (en)
Inventor
Chih-Liang Chen
Li-Chun Tien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/167,646 external-priority patent/US11676896B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021103469A1 publication Critical patent/DE102021103469A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Halbleitervorrichtung weist ein Substrat, eine Gatestruktur, Source-/Drainstrukturen, eine Rückseiten-Durchkontaktierung und eine Betriebsspannungsleitung auf. Die Gatestruktur erstreckt sich entlang einer ersten Richtung parallel zu einer Vorderseite des Substrats. Die Rückseiten-Durchkontaktierung erstreckt sich entlang einer zweiten Richtung parallel zu der Vorderseite des Substrats, jedoch senkrecht zu der ersten Richtung, wobei die Rückseiten-Durchkontaktierung einen ersten Teil, der zu einer der Source-/Drainstrukturen entlang der ersten Richtung ausgerichtet ist, und einen zweiten Teil aufweist, der zu der Gatestruktur entlang der ersten Richtung ausgerichtet ist, wobei der erste Teil der Rückseiten-Durchkontaktierung eine erste Breite entlang der ersten Richtung hat und der zweite Teil der Rückseiten-Durchkontaktierung eine zweite Breite entlang der ersten Richtung hat, wobei die erste Breite größer als die zweite Breite ist. Die Betriebsspannungsleitung ist auf einer Rückseite des Substrats angeordnet und ist in Kontakt mit der Rückseiten-Durchkontaktierung.

Description

  • Prioritätsanspruch
  • Die vorliegende Anmeldung beansprucht die Priorität der am 30. April 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/018.277 , die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Die IC-Industrie (IC: integrierter Halbleiter-Schaltkreis) hat ein rasches Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und -Entwürfen haben Generationen von ICs hervorgebracht. Jede Generation hat kleinere und komplexere Schaltkreise als die vorhergehende Generation. Diese Fortschritte haben aber auch die Komplexität der Bearbeitung und Herstellung von ICs erhöht.
  • Im Laufe der IC-Evolution hat die Funktionsdichte (d. h., die Anzahl von miteinander verbundenen Vorrichtungen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgröße (d. h., die kleinste Komponente oder Leitung, die mit einem Herstellungsverfahren erzeugt werden kann) abgenommen hat. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der zugehörigen Kosten.
  • Da die Strukturgrößen jedoch weiter abnehmen, wird die Durchführung von Herstellungsprozessen noch schwieriger. Es ist daher eine Herausforderung, zuverlässige Halbleitervorrichtungen mit immer kleineren Größen herzustellen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1A bis 1E sind schematische Darstellungen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 2 bis 26C zeigen verschiedene Stufen eines Verfahrens zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 27A und 27B zeigen ein Verfahren zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 28A bis 28E sind schematische Darstellungen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 29 bis 52C zeigen verschiedene Stufen eines Verfahrens zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 53 bis 70 zeigen verschiedene Stufen eines Verfahrens zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 71 zeigt ein Verfahren zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • Die 72 bis 76 sind Schnittansichten von integrierten Schaltkreisen gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Gate-all-around-Transistorstrukuren (GAA-Transistorstrukuren) können mit jedem geeigneten Verfahren strukturiert werden. Zum Beispiel können die Strukturen mit einem oder mehreren Fotolithografieprozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die sonst mit einem einzelnen direkten Fotolithografieprozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform über einem Substrat eine Opferschicht hergestellt, die dann mit einem Fotolithografieprozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter können dann zum Strukturieren der GAA-Strukturen verwendet werden.
  • Die 1A bis 1E sind schematische Darstellungen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung, wobei 1A eine perspektivische Darstellung eines integrierten Schaltkreises IC1 ist, 1B eine Schnittansicht entlang einer Linie B - B von 1A ist, 1C eine Schnittansicht entlang einer Linie C - C von 1A ist, 1D eine Schnittansicht entlang einer Linie D - D von 1A ist und 1E eine Draufsicht von 1A ist. Es ist zu beachten, dass einige Elemente der 1B bis 1D der Übersichtlichkeit halber in den 1A und 1B nicht dargestellt sind. Es ist außerdem zu beachten, dass in der vorliegenden Erfindung Ausführungsformen in der Form einer GAA-Vorrichtung bereitgestellt werden. Ein Durchschnittsfachmann dürfte weitere Beispiele für Halbleitervorrichtungen erkennen, die von Aspekten der vorliegenden Erfindung profitieren können. Zum Beispiel können einige Ausführungsformen, die hier beschrieben werden, auch für eine planare Vorrichtung oder eine FinFET-Vorrichtung verwendet werden.
  • Gezeigt ist ein integrierter Schaltkreis IC1. Der integrierte Schaltkreis IC1 weist ein Substrat 100 auf. Bei einigen Ausführungsformen weist das Substrat 100 Silizium auf. Alternativ kann das Substrat 100 Germanium, Siliziumgermanium, Galliumarsenid und/oder andere geeigneten Halbleitermaterialien aufweisen. Außerdem kann das Substrat 100 eine Epitaxialschicht aufweisen.
  • Auf einer Vorderseite des Substrats 100 ist eine dielektrische Schicht 102 angeordnet. Bei einigen Ausführungsformen kann die dielektrische Schicht 102 ein Oxid, wie etwa Siliziumdioxid (SiO2), aufweisen, und sie kann daher synonym als eine Oxidschicht bezeichnet werden. Bei einigen weiteren Ausführungsformen kann die dielektrische Schicht 102 aus anderen geeigneten Materialien hergestellt werden, wie etwa einem Nitrid, Oxidnitrid oder dergleichen.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Halbleiterschichten 104 auf, die über der dielektrischen Schicht 102 angeordnet sind und voneinander beabstandet sind. Dementsprechend ist die dielektrische Schicht 102 vertikal zwischen dem Substrat 100 und den Halbleiterschichten 104 angeordnet. Die Halbleiterschichten 104 sind abwechselnd aufeinandergestapelt, und jede Halbleiterschicht 104 ist von den darüber befindlichen und den darunter befindlichen Halbleiterschichten 104 vertikal beabstandet. Bei einigen Ausführungsformen können die Halbleiterschichten 104 aus Silizium oder anderen geeigneten Materialien hergestellt werden. Bei einigen Ausführungsformen können die Halbleiterschichten 104 oder Teile davon als Kanalschichten (oder Kanalbereiche) von Halbleitervorrichtungen in dem integrierten Schaltkreis IC1 dienen. Bei einigen Ausführungsformen können die Halbleiterschichten 104 auch als Nanostrukturen bezeichnet werden, wobei die Nanostrukturen in Abhängigkeit von ihrer Geometrie Nanolagen oder Nanodrähte sein können, und diese Nanostrukturen werden zum Erzeugen eines Kanalbereichs einer Halbleitervorrichtung, wie etwa eines GAA-Transistors, verwendet. Die Verwendung der Halbleiterschichten 104 zum Definieren eines oder mehrerer Kanäle der Halbleitervorrichtung wird später näher beschrieben, wobei die Halbleiterschichten 104 auch als Kanalschichten bezeichnet werden können.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Gatestrukturen 120 auf, die die Halbleiterschichten 104 umschließen. Die Gatestrukturen 120 erstrecken sich entlang einer ersten Richtung (z. B. der x-Richtung). Bei einigen Ausführungsformen bedeckt jede der Gatestrukturen 120 mindestens vier Seiten jeder der Halbleiterschichten 104. Bei einigen Ausführungsformen weist jede der Gatestrukturen 120 eine dielektrische Gateschicht, eine Austrittsarbeitsmetallschicht über der dielektrischen Gateschicht und ein Füllmetall über der Austrittsarbeitsmetallschicht auf. In der Schnittansicht von 1C sind die Gatestrukturen 120 in Kontakt mit einer Oberseite und Seitenwänden der dielektrischen Schicht 102 und mit Seitenwänden des Substrats 100. Bei einigen Ausführungsformen ist die oberste Fläche des Substrats 100 durch die dielektrische Schicht 102 von den Gatestrukturen 120 getrennt.
  • Bei einigen Ausführungsformen können die dielektrischen Gateschichten aus dielektrischen High-k-Materialien, wie etwa Metalloxiden, Übergangsmetalloxiden oder dergleichen, hergestellt werden. Beispiele für dielektrische High-k-Materialien sind unter anderem Hafniumoxid (SiO2), Hafnium-Siliziumoxid (HfSiO), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirconiumoxid (HfZrO), Zirconiumoxid, Titanoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3-Legierung) oder andere geeignete dielektrische Materialien. Bei einigen Ausführungsformen kann die dielektrische Gateschicht Oxidschichten aufweisen. Die Austrittsarbeitsmetallschicht kann eine n- oder eine p-Austrittsarbeitsschicht sein. Beispielhafte p-Austrittsarbeitsmetalle sind TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2 NiSi2, WN, andere geeignete p-Austrittsarbeitsmaterialien oder Kombinationen davon. Beispielhafte n-Austrittsarbeitsmetalle sind Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, andere geeignete n-Austrittsarbeitsmaterialien oder Kombinationen davon. Die Austrittsarbeitsschicht kann eine Mehrzahl von Schichten aufweisen. Das Füllmetall kann Wolfram (W), Aluminium (Al), Kupfer (Cu) oder ein anderes geeignetes leitfähiges Material sein.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Gate-Abstandshaltern 130 auf, die auf gegenüberliegenden Seitenwänden der Gatestrukturen 120 angeordnet sind. Bei einigen Ausführungsformen können die Gate-Abstandshalter 130 SiO2-, Si3N4-, SiOxNy-, SiC-, SiCN-Schichten, SiOC-, SiOCN-Schichten und/oder Kombinationen davon aufweisen.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Halbleiterschichten 103 zwischen den Halbleiterschichten 104 auf. Bei einigen Ausführungsformen sind die Halbleiterschichten 103 vertikal unter den Gate-Abstandshaltern 130 angeordnet und sind in Kontakt mit Seitenwänden der Gatestrukturen 120.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Source-/Drain-Epitaxiestrukturen 140 auf. Die Source-/Drain-Epitaxiestrukturen 140 sind auf gegenüberliegenden Seiten der Gatestrukturen 120 angeordnet und sind in Kontakt mit Seitenwänden der Halbleiterschichten 104, wie in 1A gezeigt ist. Bei einigen Ausführungsformen sind mindestens zwei Source-/Drain-Epitaxiestrukturen 140 auf gegenüberliegenden Seiten einer Dummy-Gatestruktur 110 entlang einer zweiten Richtung (z. B. der y-Richtung) angeordnet. Bei einigen Ausführungsformen bilden die Halbleiterschichten 104, die Gatestrukturen 120 und die Source-/Drain-Epitaxiestrukturen 140 auf gegenüberliegenden Seiten der Halbleiterschichten 104 und der Gatestrukturen 120 einen GAA-Transistor in dem integrierten Schaltkreis 1C1, wobei die Halbleiterschichten 104 als ein Kanalbereich des Transistors dienen, die Gatestruktur 120 als ein Gatebereich des Transistors dient und die Source-/Drain-Epitaxiestrukturen 140 als Source-/Drainbereiche des Transistors dienen. Bei einigen Ausführungsformen können die Source-/Drain-Epitaxiestrukturen 140 synonym auch als Source-/Drainstrukturen bezeichnet werden. Bei verschiedenen Ausführungsformen können die Source-/Drain-Epitaxiestrukturen 140 Ge, Si, GaAs, AlGaAs, SiGe, GaAsP, SiP oder andere geeignete Materialien aufweisen.
  • In der Schnittansicht von 1B weist der integrierte Schaltkreis IC1 weiterhin Silizidschichten 145 auf, die einen ersten Teil, der auf Oberflächen der Source-/Drain-Epitaxiestrukturen 140 angeordnet ist, und einen zweiten Teil haben, der auf einer Seitenwand des Substrats 100 angeordnet ist. Bei einigen Ausführungsformen können die Silizidschichten 145 CoSi2, TiSi2, WSi2, NiSi2, MoSi2, TaSi2 PtSi oder dergleichen aufweisen. Bei einigen Ausführungsformen wird die Oberfläche der dielektrischen Schicht 102 nicht von den Silizidschichten 145 bedeckt. Dadurch erstreckt sich ein Spalt vertikal zwischen dem ersten und dem zweiten Teil der Silizidschichten 145.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Rückseiten-Durchkontaktierung 150 benachbart zu den Source-/Drain-Epitaxiestrukturen 140 und den Gatestrukturen 120 auf. Bei einigen Ausführungsformen erstrecken sich die Gatestrukturen 120 entlang der ersten Richtung (z. B. der x-Richtung), während sich die Rückseiten-Durchkontaktierung 150 entlang einer zweiten Richtung (z. B. der y-Richtung) erstreckt, die im Wesentlichen senkrecht zu der ersten Richtung ist. Bei einigen Ausführungsformen kann die Rückseiten-Durchkontaktierung 150 ein leitfähiges Material sein und kann aus einem Metall wie Kupfer (Cu), Aluminium (Al), Ruthenium (Ru), Cobalt (Co), Molybdän (Mo), Nickel (Ni), Wolfram (W) oder dergleichen hergestellt werden.
  • In der Schnittansicht von 1B, die eine Schnittansicht der Source-/Drain-Epitaxiestrukturen 140 ist, weist die Rückseiten-Durchkontaktierung 150 einen ersten Teil 150A und einen zweiten Teil 150B auf, der mit dem ersten Teil 150A verbunden ist, wobei der erste Teil 150A und der zweite Teil 150B seitlich zwischen zwei Source-/Drain-Epitaxiestrukturen 140 entlang der ersten Richtung (z. B. der x-Richtung) angeordnet sind. Der zweite Teil 150B der Rückseiten-Durchkontaktierung 150 ist in Kontakt mit den Silizidschichten 145 und ist daher mit mindestens einer Epitaxiestruktur 140 (z. B. der Epitaxiestruktur 140 auf der linken Seite von 1B) elektrisch verbunden. Bei einigen Ausführungsformen ist der zweite Teil 150B der Rückseiten-Durchkontaktierung 150 in Kontakt mit der Seitenwand der dielektrischen Schicht 102. Bei einigen Ausführungsformen ist eine Oberseite des ersten Teils 150A niedriger als eine Oberseite des zweiten Teils 150B. Bei einigen Ausführungsformen können der erste Teil 150A und der zweite Teil 150B aus dem gleichen Material hergestellt werden. Bei einigen weiteren Ausführungsformen können der erste Teil 150A und der zweite Teil 150B aus unterschiedlichen Materialien hergestellt werden, und zwischen ihnen kann sich eine erkennbare Grenzfläche befinden.
  • In der Schnittansicht von 1C, die eine Schnittansicht der Gatestruktur 120 entlang dem Querschnitt C - C von 1A ist, weist die Rückseiten-Durchkontaktierung 150 einen dritten Teil 150C benachbart zu Teilen der Gatestruktur 120 auf. Zum Beispiel kreuzt die in 1C gezeigte Gatestruktur 120 den dritten Teil 150C der Rückseiten-Durchkontaktierung 150, sodass sich der dritte Teil 150C der Rückseiten-Durchkontaktierung 150 zumindest unter einem Teil der Gatestruktur 120 befindet. Bei einigen Ausführungsformen weist in 1C der dritte Teil 150C der Rückseiten-Durchkontaktierung 150 das gleiche Material wie der erste Teil 150A der Rückseiten-Durchkontaktierung 150 auf.
  • In der Schnittansicht von 1D, die eine Schnittansicht der Gate-Abstandshalter 130 ist, weist die Rückseiten-Durchkontaktierung 150 einen vierten Teil 150D benachbart zu den Halbleiterschichten 103 auf. Bei einigen Ausführungsformen weist in 1C der vierte Teil 150D der Rückseiten-Durchkontaktierung 150 das gleiche Material wie der erste Teil 150A der Rückseiten-Durchkontaktierung 150 auf.
  • In den 1B bis 1D haben der erste und der zweite Teil 150A und 150B der Rückseiten-Durchkontaktierung 150 eine Gesamtbreite W1, der dritte Teil 150C der Rückseiten-Durchkontaktierung 150 hat eine Breite W2, und der vierte Teil 150D der Rückseiten-Durchkontaktierung 150 hat eine Breite W3, wobei die Breite W1 größer als die Breite W2 und die Breite W3 ist. Das heißt, entlang der ersten Richtung (z. B. der x-Richtung) ist die Breite W1 der Rückseiten-Durchkontaktierung 150 in einer Schnittansicht der Source-/Drain-Epitaxiestrukturen 140 größer als die Breite W2 der Rückseiten-Durchkontaktierung 150 in einer Schnittansicht der Gatestruktur 120, und sie ist ebenfalls größer als die Breite W3 der Rückseiten-Durchkontaktierung 150 in einer Schnittansicht der Gate-Abstandshalter 130. Bei einigen Ausführungsformen ist die Breite W2 im Wesentlichen gleich der Breite W3.
  • In der Schnittansicht von 1B weist der integrierte Schaltkreis IC1 weiterhin einen ersten dielektrischen Abstandshalter 160 auf. Bei einigen Ausführungsformen hat der erste dielektrische Abstandshalter 160 einen Querschnitt, der die Form eines umgekehrten „L“ hat. Zum Beispiel kann der erste dielektrische Abstandshalter 160 einen vertikalen Teil 160V-1 und einen horizontalen Teil 160H-1 aufweisen, wobei sich der vertikale Teil 160V-1 entlang der Seitenwand des ersten Teils 150A der Rückseiten-Durchkontaktierung 150 erstreckt und sich der horizontale Teil 160H-1 entlang der Oberseite des ersten Teils 150A der Rückseiten-Durchkontaktierung 150 erstreckt. Bei einigen Ausführungsformen ist der horizontale Teil 160H-1 des ersten dielektrischen Abstandshalters 160 in Kontakt mit einer Seitenwand des zweiten Teils 150B der Rückseiten-Durchkontaktierung 150, während die Oberseite des zweiten Teils 150B der Rückseiten-Durchkontaktierung 150 nicht von dem ersten dielektrischen Abstandshalter 160 bedeckt ist. Bei einigen Ausführungsformen trennt der erste dielektrische Abstandshalter 160 zumindest die Rückseiten-Durchkontaktierung 150 von einer Epitaxiestruktur 140 (z. B. der Epitaxiestruktur 140 auf der rechten Seite von 1B). Das heißt, entlang der ersten Richtung (z. B. der x-Richtung) befindet sich die Rückseiten-Durchkontaktierung 150 zwischen zwei Source-/Drain-Epitaxiestrukturen 140, und sie ist durch die Silizidschicht 145 mit einer Epitaxiestruktur 140 elektrisch verbunden und ist durch den ersten dielektrischen Abstandshalter 160 von einer anderen Epitaxiestruktur 140 getrennt. Bei einigen Ausführungsformen kann der erste dielektrische Abstandshalter 160 aus SiO2, SiC, SiOC, SiCN, Si3N4, SiCNO, TiO, oder anderen geeigneten dielektrischen Materialien hergestellt werden.
  • In der Schnittansicht von 1C weist der erste dielektrische Abstandshalter 160 einen horizontalen Teil 160H-2 auf, der sich entlang einer Oberseite des dritten Teils 150C der Rückseiten-Durchkontaktierung 150 erstreckt. Außerdem weist der integrierte Schaltkreis IC1 einen zweiten dielektrischen Abstandshalter 165 auf, der vertikale Teile 165V-1 aufweist, die auf gegenüberliegenden Seitenwänden des dritten Teils 150C der Rückseiten-Durchkontaktierung 150 angeordnet sind. Bei einigen Ausführungsformen sind die vertikalen Teile 165V-1 des zweiten dielektrischen Abstandshalters 165 jeweils in Kontakt mit gegenüberliegenden Seitenwänden des horizontalen Teils 160H-2 des ersten dielektrischen Abstandshalters 160. Dementsprechend sind Oberseiten der vertikalen Teile 165V-1 der zweiten dielektrischen Abstandshalter 165 höher als die Oberseite des dritten Teils 150C der Rückseiten-Durchkontaktierung 150. Bei einigen Ausführungsformen trennen in der Schnittansicht von 1C der horizontale Teil 160H-2 des ersten dielektrischen Abstandshalters 160 und die vertikalen Teile 165V-1 des zweiten dielektrischen Abstandshalters 165 den dritten Teil 150C der Rückseiten-Durchkontaktierung 150 von der Gatestruktur 120. Bei einigen Ausführungsformen können die zweiten dielektrischen Abstandshalter 165 aus SiO2, SiC, SiOC, SiCN, Si3N4, SiCNO, TiO2, anderen geeigneten dielektrischen Materialien oder Kombinationen davon hergestellt werden. Bei einigen Ausführungsformen werden der erste dielektrische Abstandshalter 160 und der zweite dielektrische Abstandshalter 165 aus unterschiedlichen dielektrischen Materialien hergestellt.
  • In der Schnittansicht von 1D, weist der erste dielektrische Abstandshalter 160 einen horizontalen Teil 160H-3 auf, der sich entlang einer Oberseite des vierten Teils 150D der Rückseiten-Durchkontaktierung 150 erstreckt. Der erste dielektrische Abstandshalter 160 weist außerdem vertikale Teile 160V-3 auf, die sich entlang Seitenwandflächen der Halbleiterschichten 104 erstrecken. Insbesondere sind die vertikalen Teile 160V-3 des ersten dielektrischen Abstandshalters 160 in Kontakt mit den Halbleiterschichten 104, den Halbleiterschichten 103, der dielektrischen Schicht 102 und dem Substrat 100.
  • Darüber hinaus weist der zweite dielektrische Abstandshalter 165 einen horizontalen Teil 165H-2 und vertikale Teile 165V-2 auf. Bei einigen Ausführungsformen befindet sich der horizontale Teil 165H-2 des zweiten dielektrischen Abstandshalters 165 über dem horizontalen Teil 160H-3 des ersten dielektrischen Abstandshalters 160. Das heißt, der horizontale Teil 160H-3 des ersten dielektrischen Abstandshalters 160 ist vertikal zwischen dem vierten Teil 150D der Rückseiten-Durchkontaktierung 150 und dem horizontalen Teil 165H-2 des zweiten dielektrischen Abstandshalters 165 angeordnet. Die vertikalen Teile 165V-2 sind auf gegenüberliegenden Seitenwänden des vierten Teils 150D der Rückseiten-Durchkontaktierung 150 angeordnet. Bei einigen Ausführungsformen sind die vertikalen Teile 165V-2 des zweiten dielektrischen Abstandshalters 165 jeweils in Kontakt mit gegenüberliegenden Seitenwänden des horizontalen Teils 160H-3 des ersten dielektrischen Abstandshalters 160. Bei einigen Ausführungsformen sind die vertikalen Teile 165V-2 des zweiten dielektrischen Abstandshalters 165 in Kontakt mit den Seitenwänden der Gate-Abstandshalter 130.
  • Der integrierte Schaltkreis IC1 weist weiterhin dritte dielektrische Abstandshalter 163 auf, wobei einer der dritten dielektrischen Abstandshalter 163 zwischen dem vertikalen Teil 160V-3 des ersten dielektrischen Abstandshalters 160 und dem vertikalen Teil 165V-2 des zweiten dielektrischen Abstandshalters 165 angeordnet ist. Das heißt, der vertikale Teil 160V-3 des ersten dielektrischen Abstandshalters 160 ist durch den dritten dielektrischen Abstandshalter 163 von dem vertikalen Teil 165V-2 des zweiten dielektrischen Abstandshalters 165 getrennt. Bei einigen Ausführungsformen sind Oberseiten der dritten dielektrischen Abstandshalter 163 in Kontakt mit den Gate-Abstandshaltern 130. Das heißt, die dritten dielektrischen Abstandshalter 163 sind vertikal unter den Gate-Abstandshaltern 130 angeordnet. Bei einigen Ausführungsformen fehlen die dritten Abstandshalter 163 in den Schnittansichten der 1B und 1C. Zum Beispiel sind die dritten dielektrischen Abstandshalter 163 nicht vertikal unter den Gatestrukturen 120 angeordnet, wie in 1C gezeigt ist. Bei einigen Ausführungsformen können die dritten dielektrischen Abstandshalter 163 aus SiO2, SiC, SiOC, SiCN, Si3N4, SiCNO, TiO2 oder anderen geeigneten dielektrischen Materialien hergestellt werden. Bei einigen Ausführungsformen werden der erste dielektrische Abstandshalter 160, der zweite dielektrische Abstandshalter 165 und die dritten dielektrischen Abstandshalter 163 aus mindestens zwei unterschiedlichen dielektrischen Materialien hergestellt.
  • Der integrierte Schaltkreis IC1 weist weiterhin Folgendes auf: eine untere Zwischenschichtdielektrikum-Schicht (ILD-Schicht) 172 über den Source-/Drain-Epitaxiestrukturen 140 und seitlich um die Gatestrukturen 120; und eine obere ILD-Schicht 174 über der unteren ILD-Schicht 172, wobei die obere ILD-Schicht 174 die Gatestrukturen 120 bedeckt. Bei einigen Ausführungsformen können die untere ILD-Schicht 172 und die obere ILD-Schicht 174 kollektiv als eine ILD-Schicht 170 bezeichnet werden. Bei einigen Ausführungsformen können die untere ILD-Schicht 172 und die obere ILD-Schicht 174 Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Tetraethylorthosilicat (TEOS), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), ein dielektrisches Low-k-Material und/oder andere geeignete dielektrische Materialien aufweisen. Beispiele für dielektrische Low-k-Materialien sind unter anderem Fluorsilicatglas (FSG), Kohlenstoff-dotiertes Siliziumoxid, amorpher Fluorkohlenstoff, Parylen, bis-Benzocyclobuten (BCB) oder Polyimide. Bei einigen Ausführungsformen kann eine Kontakt-Ätzstoppschicht (CESL; nicht dargestellt) optional zwischen der unteren ILD-Schicht 172 und den Source-/Drain-Epitaxiestrukturen 140 hergestellt werden. Die CESL kann ein anderes Material als die untere ILD-Schicht 172 aufweisen, sodass eine andere Ätzselektivität zwischen der CESL und der unteren ILD-Schicht 172 entsteht. Bei einigen Ausführungsformen weist die CESL Siliziumnitrid, Siliziumoxidnitrid oder andere geeignete Materialien auf.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine Mehrzahl von Source-/Drainkontakten 175 auf, die jeweils über den Source-/Drain-Epitaxiestrukturen 140 angeordnet sind. Wie in der Schnittansicht von 1B gezeigt ist, erstrecken sich die Source-/Drainkontakte 175 durch die ILD-Schicht 170 bis zu den Oberseiten der Silizidschichten 145, und sie sind mit den entsprechenden Source-/Drain-Epitaxiestrukturen 140 elektrisch verbunden. Bei einigen Ausführungsformen können die Source-/Drainkontakte 175 einen Belag und ein Füllmetall aufweisen. Der Belag ist zwischen dem Füllmetall und den darunter befindlichen Source-/Drain-Epitaxiestrukturen 140 angeordnet. Bei einigen Ausführungsformen unterstützt der Belag ein Abscheiden des Füllmetalls und trägt zum Reduzieren des Herausdiffundierens des Füllmetalls durch die ILD-Schicht 170 bei. Bei einigen Ausführungsformen weist der Belag Titan (Ti), Titannidrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder andere geeignete Materialien auf. Das Füllmetall ist ein leitfähiges Material, wie etwa Wolfram (W), Kupfer (Cu), Aluminium (Al), Ruthenium (Ru), Cobalt (Co), Molybdän (Mo), Nickel (Ni) oder ein anderes geeignetes leitfähiges Material.
  • Der integrierte Schaltkreis IC1 weist weiterhin eine dielektrische Rückseitenschicht 180, die auf einer Rückseite des Substrats 100 angeordnet ist, und Rückseiten-Metallleitungen 190 in der dielektrischen Rückseitenschicht 180 auf. In den Schnittansichten der 1A und 1B erstreckt sich mindestens eine Rückseiten-Metallleitung 190 entlang der Rückseite des Substrats 100, der Rückseite der Rückseiten-Durchkontaktierung 150 und der Rückseite des ersten dielektrischen Abstandshalters 160 und sie ist in Kontakt mit diesen. Bei einigen Ausführungsformen ist die Rückseiten-Metallleitung 190 durch die Rückseiten-Durchkontaktierung 150 und die Silizidschichten 145 mit mindestens einer Epitaxiestruktur 140 (z. B. der Epitaxiestruktur 140 auf der linken Seite von 1B) elektrisch verbunden, und sie ist außerdem durch die Rückseiten-Durchkontaktierung 150 mit dem Source-/Drainkontakt 175 elektrisch verbunden. Bei einigen Ausführungsformen kann das Material der dielektrischen Rückseitenschicht 180 dem der unteren und der oberen ILD-Schicht 172 und 174 ähnlich sein. Bei einigen Ausführungsformen können die Rückseiten-Metallleitungen 190 Kupfer (Cu), Aluminium (Al), Ruthenium (Ru), Cobalt (Co), Molybdän (Mo), Nickel (Ni), Wolfram (W) oder dergleichen aufweisen.
  • Bei einigen Ausführungsformen können eine oder mehrere der Rückseiten-Metallleitungen 190 als eine oder mehrere Rückseiten-Betriebsspannungsleitungen (z. B. VDD- und/oder VSS-Betriebsspannungsleitungen) auf der Rückseite des Substrats 100 fungieren, und somit können die Rückseiten-Metallleitungen 190 synonym als Rückseiten-Betriebsspannungsleitungen bezeichnet werden. Wenn bei einigen Ausführungsformen die Rückseiten-Metallleitung 190 als eine Rückseiten-Betriebsspannungsleitung fungiert, fungiert die entsprechende Epitaxiestruktur 140 (z. B. die Epitaxiestruktur 140 auf der linken Seite von 1B), die mit der Rückseiten-Betriebsspannungsleitung 190 elektrisch verbunden ist, als eine Source-Epitaxiestruktur, und der entsprechende Source-/Drainkontakt 175 (z. B. der Source-/Drainkontakt 175 auf der linken Seite von 1B), der mit der Source-Epitaxiestruktur 140 elektrisch verbunden ist, kann als ein Source-Kontakt bezeichnet werden.
  • Die 2 bis 26C zeigen verschiedene Stufen eines Verfahrens zum Herstellen des integrierten Schaltkreises IC1 der 1A bis 1D gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • In 2 ist ein Substrat 100 gezeigt. Bei einigen Ausführungsformen weist das Substrat 100 ein Halbleitermaterial, wie etwa Silizium, auf. Dann wird über dem Substrat 100 eine dielektrische Schicht 102 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Schicht 102 mit einem geeigneten Abscheidungsverfahren hergestellt werden.
  • Über dem Substrat werden mehrere Halbleiterschichten 103 und Halbleiterschichten 104 wechselweise abgeschieden. Die Halbleiterschichten 103 und die Halbleiterschichten 104 weisen unterschiedliche Materialien und/oder Komponenten auf, sodass die Halbleiterschichten 103 und die Halbleiterschichten 104 unterschiedliche Ätzselektivitäten haben. Bei einigen Ausführungsformen werden die Halbleiterschichten 103 aus SiGe hergestellt. Ein Germanium-Anteil (Konzentration in Atom-%) der Halbleiterschichten 103 beträgt etwa 10 % bis etwa 20 %, aber es können auch höhere oder niedrigere Germanium-Anteile verwendet werden. Es dürfte jedoch wohlverstanden sein, dass Werte, die in der gesamten Beschreibung angegeben werden, lediglich Beispiele sind und dass auch andere Werte verwendet werden können. Zum Beispiel können die Halbleiterschichten 103 Si0,8Ge0,2 oder Si0,9)Ge0,1 sein, wobei sich die relativen Anteile von Si und Ge zwischen Ausführungsformen und innerhalb von Schichten ändern können, und die Erfindung ist nicht darauf beschränkt. Die Halbleiterschichten 104 können reine Siliziumschichten sein, die kein Germanium enthalten. Die Halbleiterschichten 104 können im Wesentlichen reine Siliziumschichten sein, zum Beispiel mit einem Germanium-Anteil von weniger als etwa 1 %. Bei einigen Ausführungsformen haben die Halbleiterschichten 103 eine höhere Germaniumkonzentration (Atom-%) als die Halbleiterschichten 104. Die Halbleiterschichten 103 und 104 können durch chemische Aufdampfung (CVD), Molekularstrahlepitaxie (MBE) oder mit anderen geeigneten Verfahren hergestellt werden. Bei einigen Ausführungsformen können die Halbleiterschichten 103 und 104 mit einem epitaxialen Aufwachsverfahren hergestellt werden, und daher können sie in diesem Zusammenhang auch als Epitaxialschichten bezeichnet werden.
  • In 3 wird eine Hartmaske HM1 so über dem Substrat 100 hergestellt, dass sie die oberste der Halbleiterschichten 103 bedeckt. Bei einigen Ausführungsformen wird die Hartmaske HM1 aus Siliziumnitrid zum Beispiel durch chemische Aufdampfung bei Tiefdruck (LPCVD) oder plasmaunterstützte chemische Aufdampfung (PECVD) hergestellt. Die Hartmaske HM1 dient während späterer Strukturierungsschritte als eine Hartmaske. Bei einigen Ausführungsformen kann vor der Hartmaske HM1 optional eine Padschicht hergestellt werden. Die Padschicht kann eine dünne Schicht sein, die Siliziumoxid aufweist und zum Beispiel mit einem thermischen Oxidationsprozess hergestellt wird. Die Padschicht kann als eine Haftschicht zwischen der Halbleiterschicht 103 und der Hartmaske HM1 fungieren.
  • Über der Hartmaske HM1 wird eine Fotoresistschicht PR1 hergestellt. Bei einigen Ausführungsformen kann die Fotoresistschicht PR1 mit einem geeigneten Fotolithografieverfahren hergestellt werden. Dann wird ein Ätzprozess durch die Fotoresistschicht PR1 durchgeführt, um Teile der Hartmaske HM1, der Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und des Substrats 100 zu entfernen, sodass ein Graben TR1 in der Hartmaske HM1, den Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und dem Substrat 100 entsteht. Bei einigen Ausführungsformen legt der Graben TR1 Seitenwände der Hartmaske HM1, der Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und des Substrats 100 sowie eine Oberseite des Substrats 100 frei. Bei einigen Ausführungsformen kann der Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 4A und 4B, wobei 4B eine Schnittansicht entlang einer Linie B - B von 4A ist. In dem Graben TR1 werden dielektrische Abstandshalter 160-1, 163 und 165-1 hergestellt. Bei einigen Ausführungsformen belegen die dielektrischen Abstandshalter 160-1 die Seitenwandflächen der Hartmaske HM1, der Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und des Substrats 100. Die dritten dielektrischen Abstandshalter 163 belegen Seitenwände der dielektrischen Abstandshalter 160-1, und die dielektrischen Abstandshalter 165-1 belegen Seitenwände der dritten dielektrischen Abstandshalter 163. Nachdem die dielektrischen Abstandshalter 160-1,163 und 165-1 hergestellt worden sind, ist ein Teil der Oberseite des Substrats 100 nicht von den dielektrischen Abstandshaltern 160-1, 163 und 165-1 bedeckt. Bei einigen Ausführungsformen haben die dielektrischen Abstandshalter 160-1, 163 und 165-1 jeweils eine im Wesentlichen lineare Form. Bei einigen Ausführungsformen können die Abstandshalter 160-1, 163 und 165-1 jeweils zum Beispiel durch Abscheiden eines dielektrischen Schutzmaterials über dem Substrat 100 und anschließendes Durchführen eines Ätzprozesses zum Entfernen von horizontalen Teilen des dielektrischen Materials hergestellt werden, wobei die vertikalen Teile des dielektrischen Materials in dem Graben TR1 verbleiben. Bei einigen Ausführungsformen können die dielektrischen Abstandshalter 160-1,163 und 165-1 aus SiO2, SiC, SiOC, SiCN, Si3N4, SiCNO, TiO2 oder anderen geeigneten dielektrischen Materialien hergestellt werden. Bei einigen Ausführungsformen werden die dielektrischen Abstandshalter 160-1, 163 und 165-1 aus mindestens zwei unterschiedlichen Materialien hergestellt, um eine Ätzselektivität zwischen den Strukturen bereitzustellen. Bei einigen Ausführungsformen werden zum Beispiel der erste dielektrische Abstandshalter 160-1 und der dritte dielektrische Abstandshalter 163 aus unterschiedlichen Materialien hergestellt, bei weiteren Ausführungsformen werden der zweite dielektrische Abstandshalter 165-1 und der dritte dielektrische Abstandshalter 163 aus unterschiedlichen Materialien hergestellt, und bei noch weiteren Ausführungsformen werden der erste dielektrische Abstandshalter 160-1 und der zweite dielektrische Abstandshalter 165-1 aus unterschiedlichen Materialien hergestellt, und bei noch weiteren Ausführungsformen werden der erste, der zweite und der dritte dielektrische Abstandshalter jeweils aus einem anderen Material hergestellt.
  • Kommen wir nun zu den 5A und 5B, wobei 5B eine Schnittansicht entlang einer Linie B - B von 5A ist. In dem Graben TR1 wird eine Rückseiten-Durchkontaktierung 150 hergestellt. Bei einigen Ausführungsformen wird die Rückseiten-Durchkontaktierung 150 zwischen der Gruppe von dielektrischen Abstandshaltern 160-1, 163 und 165-1 hergestellt, und sie füllt einen Zwischenraum zwischen den dielektrischen Abstandshaltern 165-1, die auf gegenüberliegenden Seitenwänden vorgesehen sind, wodurch ein Paar von dielektrischen Abstandshaltern 165-1 jeweils gegenüberliegende Seitenwände der Rückseiten-Durchkontaktierung 150 belegt. Bei einigen Ausführungsformen kann die Rückseiten-Durchkontaktierung 150 ein leitfähiges Material sein, und sie kann ein Metall wie Kupfer (Cu), Aluminium (Al), Ruthenium (Ru), Cobalt (Co), Molybdän (Mo), Nickel (Ni), Wolfram (W) oder dergleichen sein. Bei einigen Ausführungsformen kann die Rückseiten-Durchkontaktierung 150 zum Beispiel durch Abscheiden eines leitfähigen Materials über dem Substrat 100 und Füllen des Grabens TR1 hergestellt werden, woran sich ein CMP-Prozess zum Entfernen von überschüssigem leitfähigem Material anschließt, bis eine Oberseite der Hartmaske HM1 freigelegt ist. Der Teil des leitfähigen Materials, der in dem Graben TR1 verblieben ist, wird dann als Rückseiten-Durchkontaktierung 150 bezeichnet.
  • Kommen wir nun zu den 6A und 6B, wobei 6B eine Schnittansicht entlang einer Linie B - B von 6A ist. Die Rückseiten-Durchkontaktierung 150 wird rückgeätzt, um eine Aussparung R1 zwischen den dielektrischen Abstandshaltern 165-1 zu erzeugen. Das heißt, der Rückätzprozess wird durchgeführt, um die Oberseite der Rückseiten-Durchkontaktierung 150 auf ein Niveau abzusenken, das niedriger als Oberseiten der dielektrischen Abstandshalter 160-1,163 und 165-1 ist. Bei einigen Ausführungsformen kann der Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 7A und 7B, wobei 7B eine Schnittansicht entlang einer Linie B - B von 7A ist. In der Aussparung R1 (siehe 6A und 6B) wird eine dielektrische Kappe 160-2 hergestellt, die die rückgeätzte Rückseiten-Durchkontaktierung 150 verkappt, und in der Aussparung R1 und über der dielektrischen Kappe 160-2 wird eine dielektrische Kappe 165-2 hergestellt. Bei einigen Ausführungsformen wird die dielektrische Kappe 160-2 aus dem gleichen Material wie der dielektrische Abstandshalter 160-1 hergestellt, und die dielektrische Kappe 165-2 wird aus dem gleichen Material wie der dielektrische Abstandshalter 165-1 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Kappe 160-2 zum Beispiel wie folgt hergestellt werden: Abscheiden eines dielektrischen Materials über dem Substrat 100 und Füllen der Aussparung Ri; optionales Durchführen eines CMP-Prozesses, um eine Oberseite des dielektrischen Materials auf gleiche Höhe mit der Oberseite der Hartmaske HM1 zu bringen; und anschließendes Durchführen eines Rückätzprozesses, um die Oberseite des dielektrischen Materials auf ein Niveau abzusenken, das niedriger als die Oberseiten der dielektrischen Abstandshalter 160-1,163 und 165-1 ist. Bei einigen Ausführungsformen kann der dielektrische Abstandshalter 160-1 mit dem Rückätzprozess ausgespart werden, da die dielektrische Kappe 160-2 das gleiche Material wie der dielektrische Abstandshalter 160-1 aufweist. Bei einigen Ausführungsformen kann die dielektrische Kappe 165-2 zum Beispiel wie folgt hergestellt werden: Abscheiden eines dielektrischen Materials, das die Aussparung R1 füllt, und über der dielektrischen Kappe 160-2; und Durchführen eines CMP-Prozesses, um die Oberseite des dielektrischen Materials auf gleiche Höhe mit der Oberseite zu bringen.
  • Kommen wir nun zu den 8A und 8B, wobei 8B eine Schnittansicht entlang einer Linie B - B von 8A ist. Die dielektrischen Abstandshalter 160-1 und 163 werden rückgeätzt, um Aussparungen R2 zu erzeugen. Das heißt, der Rückätzprozesses wird durchgeführt, um die Oberseiten der dielektrischen Abstandshalter 160-1 und 163 auf ein Niveau abzusenken, das niedriger als Oberseiten der dielektrischen Abstandshalter 165-1 und der Hartmaske HM1 ist. Bei einigen Ausführungsformen kann der Rückätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 9A und 9B, wobei 9B eine Schnittansicht entlang einer Linie B - B von 9A ist. Die Hartmaske HM1 wird entfernt, um die obersten Halbleiterschichten 103 freizulegen. Nachdem die Hartmaske HM1 entfernt worden ist, ragen die dielektrischen Abstandshalter 165-1 und 165-2 aus Oberseiten der obersten Halbleiterschichten 103 heraus. Bei einigen Ausführungsformen kann die Hartmaske HM1 mit einem Ätzprozess, wie etwa einer Trockenätzung, einer Nassätzung oder einer Kombination davon, entfernt werden.
  • In 10 werden Dummy-Gatestrukturen 110 über dem Substrat 100 und den Halbleiterschichten 103 und 104 hergestellt. Bei einigen Ausführungsformen erstrecken sich die Dummy-Gatestrukturen 110 quer über den dielektrischen Abstandshalter 165-1 und die dielektrische Kappe 165-2. Die Dummy-Gatestrukturen 110 sind zum Beispiel in Kontakt mit Seitenwänden und Oberseiten der dielektrischen Abstandshalter 165-1 und mit der Oberseite der dielektrischen Kappe 165-2. Bei einigen Ausführungsformen können die Dummy-Gatestrukturen 110 zum Beispiel durch Abscheiden eines Dummy-Gatematerials über dem Substrat 100 und anschließendes Durchführen eines Strukturierungsprozesses hergestellt werden.
  • Bei einigen Ausführungsformen können die Dummy-Gatestrukturen 110 eine dielektrische Gateschicht und eine Dummy-Gateelektrode über der dielektrischen Gateschicht aufweisen. Bei einigen Ausführungsformen kann die dielektrische Gateschicht zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen aufweisen und kann mit geeigneten Verfahren abgeschieden oder thermisch aufgewachsen werden. Die dielektrische Gateschicht kann mit einem geeigneten Verfahren wie chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder einem anderen geeigneten Verfahren hergestellt werden. Die Dummy-Gateelektrode kann polykristallines Silizium (Poly-Si) oder polykristallines Siliziumgermanium (Poly-SiGe) aufweisen. Außerdem kann die Dummy-Gateelektrode dotiertes Polysilizium mit einer einheitlichen oder einer nichteinheitlichen Dotierung sein. Die Dummy-Gateelektrode kann mit einem geeigneten Abscheidungsverfahren wie CVD, PVD, ALD oder einem anderen geeigneten Abscheidungsverfahren hergestellt werden.
  • In 11 werden Gate-Abstandshalter 130 auf gegenüberliegenden Seitenwänden der Dummy-Gatestrukturen 110 hergestellt. Bei einigen Ausführungsformen können die Gate-Abstandshalter 130 zum Beispiel wie folgt hergestellt werden: Abscheiden eines Gate-Abstandshalter-Schutzmaterials über den Dummy-Gatestrukturen 110; und anschließendes Durchführen eines Ätzprozesses, um horizontale Teile des Gate-Abstandshaltermaterials zu entfernen, sodass vertikale Teile des Gate-Abstandshaltermaterials auf Seitenwänden der Dummy-Gatestrukturen 110 verbleiben.
  • Kommen wir nun zu den 12A und 12B, wobei 12B eine Schnittansicht entlang einer Linie B - B von 12A ist. Ein Ätzprozess wird durchgeführt, um die dielektrischen Abstandshalter 165-1 und die dielektrische Kappe 165-2, die nicht von den Dummy-Gatestrukturen 110 und den Gate-Abstandshaltern 130 bedeckt sind, zu entfernen, um Aussparungen R3 zu erzeugen. Für diesen Ätzschritt kann ein selektiver Ätzprozess verwendet werden, der das Material der dielektrischen Abstandshalter 165-1 und der dielektrischen Kappe 165-2 mit einer höheren Ätzgeschwindigkeit als andere freiliegende Materialien ätzt (z. B. die dielektrischen Abstandshalter 160-1 und 163, die dielektrische Kappe 160-2, die Halbleiterschicht 103 oder die Dummy-Gatestrukturen 110 und/oder die Gate-Abstandshalter 130). Bei einigen Ausführungsformen legt jede der Aussparungen R3 eine entsprechende Seitenwand des dritten dielektrischen Abstandshalters 163, eine Seitenwand der Rückseiten-Durchkontaktierung 150 und eine Seitenwand der dielektrischen Kappe 160-2 frei. Bei einigen Ausführungsformen kann der selektive Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 13A und 13B, wobei 13B eine Schnittansicht entlang einer Linie B - B von 13A ist. Ein Ätzprozess wird durchgeführt, um die dritten dielektrischen Abstandshalter 163 zu entfernen, um die Aussparungen R3 zu vergrößern. Für diesen Ätzschritt kann ein selektiver Ätzprozess verwendet werden, der das Material der dielektrischen Abstandshalter 163 mit einer höheren Ätzgeschwindigkeit als andere freiliegende Materialien ätzt (z. B. die dielektrischen Abstandshalter 160-1, die dielektrische Kappe 160-2, die Halbleiterschicht 103, die Dummy-Gatestrukturen 110 und/oder die Gate-Abstandshalter 130). Bei einigen Ausführungsformen legt nach dem Entfernen der dritten dielektrischen Abstandshalter 163 jede der Aussparungen R3 eine Seitenwand des dritten dielektrischen Abstandshalters 160-1, eine Seitenwand der Rückseiten-Durchkontaktierung 150 und eine Seitenwand der dielektrischen Kappe 160-2 frei.
  • Kommen wir nun zu den 14A und 14B, wobei 14B eine Schnittansicht entlang einer Linie B - B von 14A ist. Die Rückseiten-Durchkontaktierung 150 wird durch Füllen eines leitfähigen Materials in die Aussparungen R3 aufgeweitet. Bei einigen Ausführungsformen ist das leitfähige Material, das in die Aussparungen R3 gefüllt wird, das gleiche Material wie das der Rückseiten-Durchkontaktierung 150. Bei einigen Ausführungsformen wird die Rückseiten-Durchkontaktierung 150 zum Beispiel wie folgt aufgeweitet: Abscheiden eines leitfähigen Materials über dem Substrat 100 und Füllen der Aussparungen R3; und anschließendes Durchführen eines selektiven Rückätzprozesses, um das abgeschiedene leitfähige Material selektiv zu ätzen, sodass die Oberseite des leitfähigen Materials auf ein Niveau abgesenkt wird, das niedriger als die Oberseiten der dielektrischen Abstandshalter 160-1 und der dielektrischen Kappe 160-2 ist. Bei einigen Ausführungsformen bleiben nach dem Aufweiten der Rückseiten-Durchkontaktierung 150 obere Teile der Aussparungen R3 auf Grund des selektiven Rückätzprozesses ungefüllt. Anders ausgedrückt, eine Zeitdauer des selektiven Rückätzprozesses kann so gesteuert werden, dass die resultierende Rückseiten-Durchkontaktierung 150 zurückgezogen wird, damit die Aussparungen R3 über der Rückseiten-Durchkontaktierung 150 bestehen bleiben.
  • Kommen wir nun zu den 15A und 15B, wobei 15B eine Schnittansicht entlang einer Linie B - B von 15A ist. In den Aussparungen R3 werden dielektrische Kappen 160-3 hergestellt. Bei einigen Ausführungsformen werden die dielektrischen Kappen 160-3 aus dem gleichen Material wie die dielektrischen Abstandshalter 160-1 und die dielektrische Kappe 160-2 hergestellt. Bei einigen Ausführungsformen können die dielektrischen Kappen 160-3 zum Beispiel wie folgt hergestellt werden: Abscheiden eines dielektrischen Materials über dem Substrat 100 und Füllen der Aussparungen R3; und anschließendes Durchführen eines Planarisierungsprozesses (z. B. einer CMP), um das abgeschiedene dielektrische Material mit den dielektrischen Abstandshaltern 160-1 und der dielektrischen Kappe 160-2 zu planarisieren.
  • Kommen wir nun zu den 16A und 16B, wobei 16B eine Schnittansicht entlang einer Linie B - B von 16A ist. Ein Ätzprozess wird durchgeführt, um Teile der Halbleiterschichten 103 und 104, die nicht von den Dummy-Gatestrukturen 110 und den Gate-Abstandshaltern 130 bedeckt sind, zu entfernen, um Aussparungen R4 zu erzeugen. Für diesen Ätzschritt kann ein selektiver Ätzprozess verwendet werden, der die Halbleiterschichten 103 (z. B. SiGe-Schichten) und die Halbleiterschichten 104 mit einer höheren Ätzgeschwindigkeit als andere freigelegte Materialien ätzt (z. B. die dielektrischen Abstandshalter 160-1, die dielektrischen Kappen 160-2 und 160-3, die Dummy-Gatestrukturen 110 und/oder die Gate-Abstandshalter 130). Bei einigen Ausführungsformen legt jede der Aussparungen R4 die Oberseite der dielektrischen Schicht 102 frei. Bei einigen Ausführungsformen kann der Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 17A und 17B, wobei 17B eine Schnittansicht entlang einer Linie B - B von 17A ist. In den Aussparungen R4 und auf gegenüberliegenden Seiten der Dummy-Gatestrukturen 110 werden Source-/Drain-Epitaxiestrukturen 140 hergestellt. Bei einigen Ausführungsformen kann jede der Source-/Drain-Epitaxiestrukturen 140 durch selektiven epitaxiales Aufwachsen (SEG) hergestellt werden. Die Source-/Drain-Epitaxiestrukturen 140 können während des Epitaxieprozesses durch Einbringen der folgenden Dotandenspezies in situ dotiert werden: p-Dotanden, wie etwa Bor oder BF2; n-Dotanden, wie etwa Phosphor oder Arsen; und/oder andere geeignete Dotanden, die Kombinationen davon sind. Wenn die Source-/Drain-Epitaxiestrukturen 140 nicht in situ dotiert werden, wird ein Implantationsprozess (d. h., ein Übergangsimplantationsprozess) zum Dotieren der Source-/Drain-Epitaxiestrukturen 140 durchgeführt. Bei einigen beispielhaften Ausführungsformen weisen die Source-/Drain-Epitaxiestrukturen 140 in einer NFET-Vorrichtung SiP auf, während die in einer PFET-Vorrichtung GeSnB und/oder SiGeSnB aufweisen. Dann wird eine ILD-Schicht 172 über den Source-/Drain-Epitaxiestrukturen 140 hergestellt. Bei einigen Ausführungsformen kann die ILD-Schicht 172 zum Beispiel wie folgt hergestellt werden: Abscheiden einer ILD-Materialschicht über dem Substrat 100; und anschließendes Durchführen eines CMP-Prozesses, um überschüssige ILD-Materialschicht zu entfernen, bis Oberseiten der Dummy-Gatestrukturen 110 freigelegt sind.
  • Kommen wir nun zu den 18A und 18B, wobei 18B eine Schnittansicht entlang einer Linie C - C von 18A ist. Die Dummy-Gatestrukturen 110 und die dielektrischen Abstandshalter 160-1 und 163 werden mit geeigneten Ätzverfahren entfernt, um Gräben TR2 zwischen entsprechenden Gate-Abstandshaltern 130 zu erzeugen. Wie in 18B gezeigt ist, legt jeder der Gräben TR2 zumindest die Seitenwände der Halbleiterschichten 103 und 104, die Seitenwände der dielektrischen Schicht 102, die Seitenwände des Substrats 100 und die Seitenwände der dielektrischen Abstandshalter 165-1 frei, da die dielektrischen Abstandshalter 160-1 und 163 entfernt werden, die zuvor von den Dummy-Gatestrukturen 110 bedeckt gewesen sind. Dieser Ätzschritt kann einen oder mehrere selektive Ätzprozesse umfassen. Zum Beispiel wird in dem Ätzschritt zunächst ein erster selektiver Ätzprozess durchgeführt, der die Dummy-Gatestrukturen 110 mit einer höheren Ätzgeschwindigkeit als andere Materialien ätzt (z. B. die Gate-Abstandshalter 130, die dielektrischen Abstandshalter 165-1, die dielektrische Kappe 165-2, die ILD-Schicht 172 und/oder die Halbleiterschicht 103). Anschließend wird in dem Ätzschritt ein zweiter selektiver Ätzprozess durchgeführt, der die dielektrischen Abstandshalter 160-1 und 163 mit einer höheren Ätzgeschwindigkeit als andere Materialien ätzt (z. B. die Halbleiterschichten 103 und 104, die Gate-Abstandshalter 130, die dielektrische Schicht 102, die dielektrischen Abstandshalter 165-1 und die dielektrische Kappe 165-2). Bei einigen Ausführungsformen kann der selektive Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein.
  • Kommen wir nun zu den 19A und 19B, wobei 19B eine Schnittansicht entlang einer Linie C - C von 19A ist. Die Halbleiterschichten 103 (z. B. SiGe-Schichten) werden durch die Gräben TR2 entfernt. Bei einigen Ausführungsformen kann der Ätzprozess eine Nassätzung, eine Trockenätzung oder eine Kombination davon sein. Während des Ätzprozesses zum Entfernen der Halbleiterschichten 103 haben die Halbleiterschichten 104 eine höhere Ätzbeständigkeit gegen den Ätzprozess als die Halbleiterschichten 103, sodass die Halbleiterschichten 104 nach dem Entfernen der Halbleiterschichten 103 im Wesentlichen intakt bleiben. Durch das selektive Entfernen der Halbleiterschichten 103 werden die Halbleiterschichten 104 zu Nanolagen, die über dem Substrat 100 schwebend gehalten werden. Dieser Schritt wird auch als ein Kanalfreilegungsprozess bezeichnet. Bei einigen Ausführungsformen werden vor oder nach dem Kanalfreilegungsprozess eine dielektrische Kappe 165-2 und entsprechende dielektrische Abstandshalter 165-1 rückgeätzt, die in einem Graben TR2 (z. B. dem rechten Graben TR2 in 19A) freiliegen. Durch das Rückätzen der dielektrischen Kappe 165-2 und der dielektrischen Abstandshalter 165-1 aus dem Graben TR2 kann bei einer späteren Bearbeitung, die in 20B gezeigt ist, eine zusammenhängende Gatestruktur in diesem Graben TR2 hergestellt werden. Wenn hingegen die dielektrische Kappe 165-2 und die dielektrischen Abstandshalter 165-1 in einem Graben TR2 (z. B. dem linken Graben TR2) verbleiben, können bei der in 20B gezeigten späteren Bearbeitung getrennte Gatestrukturen in diesem Graben TR2 hergestellt werden.
  • Kommen wir nun zu den 20A bis 20C, wobei 20B eine Schnittansicht entlang einer Linie B - B von 20A ist und 20C eine Schnittansicht entlang einer Linie C - C von 20A ist. In den Gräben TR2 werden Gatestrukturen 120 hergestellt. Bei einigen Ausführungsformen können die Gatestrukturen 120 zum Beispiel dadurch hergestellt werden, dass Gatematerialien, wie etwa eine dielektrische Gateschicht, eine Austrittsarbeitsmetallschicht und Füllmetall, in den Gräben TR2 abgeschieden werden und anschließend ein CMP-Prozess durchgeführt wird, bis die Oberseite der ILD-Schicht 172 freigelegt ist. Die dielektrische Gateschicht, die Austrittsarbeitsmetallschicht und das Füllmetall können durch PVD, CVD, ALD oder mit anderen geeigneten Abscheidungsverfahren hergestellt werden.
  • Kommen wir nun zu den 21A und 21B, wobei 21B eine Schnittansicht entlang einer Linie B - B von 21A ist. Über dem Substrat 100 wird eine strukturierte Fotoresistschicht PR2 hergestellt, und ein Teil der ILD-Schicht 172 wird durch eine Öffnung in der strukturierten Fotoresistschicht PR2 entfernt. Bei einigen Ausführungsformen kann der Teil der ILD-Schicht 172 mit einem Ätzprozess, wie etwa einer Nassätzung, einer Trockenätzung oder einer Kombination davon, entfernt werden.
  • Dann werden Teile der dielektrischen Abstandshalter 160-1 und der dielektrischen Kappen 160-2 und 160-3 durch die Öffnung in der strukturierten Fotoresistschicht PR2 entfernt, um eine Aussparung R5 zu erzeugen. Bei einigen Ausführungsformen können die Teile der dielektrischen Abstandshalter 160-1 und der dielektrischen Kappen 160-3 mit einem Ätzprozess, wie etwa einer Nassätzung, einer Trockenätzung oder einer Kombination davon, entfernt werden. Bei einigen Ausführungsformen ist der verbliebene Teil der dielektrischen Abstandshalter 160-1 Bestandteil des vertikalen Teils 160V-1 des ersten dielektrischen Abstandshalters 160, der unter Bezugnahme auf 1B erörtert worden ist, und die verbliebenen Teile der dielektrischen Kappen 160-2 und 160-3 sind Bestandteile des horizontalen Teils 160H-1 des ersten dielektrischen Abstandshalters 160, der unter Bezugnahme auf 1B erörtert worden ist.
  • Kommen wir nun zu den 22A und 22B, wobei 22B eine Schnittansicht entlang einer Linie B - B von 22A ist. Ein Teil der Rückseiten-Durchkontaktierung 150 wird durch die Öffnung in der strukturierten Fotoresistschicht PR2 entfernt. Bei einigen Ausführungsformen kann der Teil der Rückseiten-Durchkontaktierung 150 mit einem Ätzprozess, wie etwa einer Nassätzung, einer Trockenätzung oder einer Kombination davon, entfernt werden. Bei einigen Ausführungsformen wird der verbliebene Teil der Rückseiten-Durchkontaktierung 150 mit 150A bezeichnet.
  • Dann werden auf den freiliegenden Oberflächen der Epitaxiestruktur 140 und des Substrats 100 Silizidschichten 145-1 hergestellt. Die Herstellung (Silizidierung) der Silizidschichten 145-1 kann zum Beispiel durch Abscheiden einer Metallschicht z. B. durch Sputtern über dem Substrat 100 und anschließendes Durchführen eines Temperprozesses, wie etwa einer RTA-Behandlung (RTA: rasches thermisches Tempern), erfolgen. Die Metallschicht über den Oberflächen der Source-/Drain-Epitaxiestrukturen 140 und des Substrats 100 kann mit dem Silizium (Si) der Source-/Drain-Epitaxiestrukturen 140 und des Substrats 100 zur Reaktion gebracht werden und in ein Metallsilizid umgewandelt werden. Dann wird die nicht-umgesetzte Metallschicht entfernt. Die Silizidschichten 145-1 können eine höhere Aufwachsgeschwindigkeit auf den freiliegenden Oberflächen der Epitaxiestruktur 140 und des Substrats 100 als auf der freiliegenden Oberfläche der dielektrischen Schicht 102 haben. Bei einigen Ausführungsformen werden die Silizidschichten 145-1 nicht auf der freiliegenden Oberfläche der dielektrischen Schicht 102 hergestellt.
  • Kommen wir nun zu den 23A und 23B, wobei 23B eine Schnittansicht entlang einer Linie B - B von 23A ist. In der Aussparung R5 wird ein leitfähiges Material 150B abgeschieden. Bei einigen Ausführungsformen ist das leitfähige Material 150B das gleiche Material wie das des verbliebenen ersten Teils 150A der Rückseiten-Durchkontaktierung 150, und es kann daher als ein zweiter Teil 150B der Rückseiten-Durchkontaktierung 150 fungieren, wie unter Bezugnahme auf die 1B bis 1D dargelegt worden ist. Bei einigen Ausführungsformen kann das leitfähige Material 150B zum Beispiel durch Abscheiden einer leitfähigen Schicht über dem Substrat 100 und Füllen der Aussparung R5 sowie anschließendes Durchführen eines Rückätzprozesses zum Absenken einer Oberseite der leitfähigen Schicht auf eine gewünschte Position hergestellt werden.
  • Kommen wir nun zu den 24A bis 24C, wobei 24B eine Schnittansicht entlang einer Linie B - B von 24A ist und 24C eine Schnittansicht entlang einer Linie C - C von 24A ist. Eine ILD-Schicht 174 wird so über dem Substrat 100 hergestellt, dass sie die ILD-Schicht 172 bedeckt. Dann werden Source-/Drainkontakte 175 so hergestellt, dass sie sich durch die ILD-Schichten 172 und 174 erstrecken, und sie werden jeweils mit den Source-/Drain-Epitaxiestrukturen 140 elektrisch verbunden. Bei einigen Ausführungsformen ist mindestens ein Source-/Drainkontakt 175 in Kontakt mit der Oberseite der Rückseiten-Durchkontaktierung 150. Die Source-/Drainkontakte 175 können zum Beispiel wie folgt hergestellt werden: Strukturieren der ILD-Schichten 172 und 174, um Öffnungen zu erzeugen; Füllen eines leitfähigen Materials in die Öffnungen; und anschließendes Durchführen eines CMP-Prozesses, um überschüssiges leitfähiges Material zu entfernen, bis die Oberseite der ILD-Schicht 174 freigelegt ist. Bei einigen Ausführungsformen kann vor dem Füllen des leitfähigen Materials in die Öffnungen ein Silizidierungsprozess durchgeführt werden, um Silizidschichten 145-2 über den freigelegten Oberflächen der Source-/Drain-Epitaxiestrukturen 140 herzustellen. Die Herstellung der Silizidschichten 145-2 kann der der Silizidschichten 145-1 ähnlich sein. Bei einigen Ausführungsformen können die Silizidschichten 145-1 und 145-2 kollektiv als Silizidschichten 145 bezeichnet werden.
  • Kommen wir nun zu den 25A bis 25C, wobei 25B eine Schnittansicht entlang einer Linie B - B von 25A ist und 25C eine Schnittansicht entlang einer Linie C - C von 25A ist. An der Rückseite des Substrats 100 wird ein CMP-Prozess durchgeführt, um Teile des Substrats 100 zu entfernen, bis die Rückseiten-Durchkontaktierung 150 freigelegt ist.
  • Kommen wir nun zu den 26A bis 26C, wobei 26B eine Schnittansicht entlang einer Linie B - B von 26A ist und 26C eine Schnittansicht entlang einer Linie C - C von 26A ist. Auf der Rückseite des Substrats 100 wird eine dielektrische Rückseitenschicht 180 hergestellt, und in der dielektrischen Rückseitenschicht 180 werden Rückseiten-Metallleitungen 190 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Rückseitenschicht 180 durch PVD, CVD, ALD oder mit anderen geeigneten Abscheidungsverfahren abgeschieden werden. Die Rückseiten-Metallleitungen 190 können durch Strukturieren der dielektrischen Rückseitenschicht 180 zum Erzeugen von Öffnungen; und Füllen eines leitfähigen Materials in die Öffnungen hergestellt werden.
  • Bei einigen Ausführungsformen können nach den unter Bezugnahme auf die 2 bis 26C beschriebenen Prozessen Teile der dritten dielektrischen Abstandshalter 163 unter den Gate-Abstandshaltern 130 bestehen bleiben, und die resultierende Struktur ist in 1D zu sehen.
  • Die 27A und 27B zeigen ein Verfahren M1 zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung. Das Verfahren M1 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und/oder beschrieben, aber es dürfte wohlverstanden sein, dass das Verfahren M1 nicht auf die dargestellte Reihenfolge oder die dargestellten Schritte beschränkt ist. Zum Beispiel können bei einigen Ausführungsformen die Schritte in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig ausgeführt werden. Außerdem können bei einigen Ausführungsformen die dargestellten Schritte oder Ereignisse in mehrere Schritte oder Ereignisse unterteilt werden, die zu getrennten Zeitpunkten oder gleichzeitig mit anderen Schritten oder Teilschritten erfolgen können. Bei einigen Ausführungsformen können einige dargestellte Schritte oder Ereignisse weggelassen werden, und andere, nicht-dargestellte Schritte oder Ereignisse können verwendet werden.
  • In einem Block S101 werden mehrere erste und zweite Halbleiterschichten abwechselnd über einem Substrat abgeschieden. 2 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S101 entspricht.
  • In einem Block S102 wird eine Hartmaske über einer obersten zweiten Halbleiterschicht hergestellt, und die ersten und zweiten Halbleiterschichten werden strukturiert, um einen Graben zu erzeugen. 3 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S102 entspricht.
  • In einem Block S103 werden erste, zweite und dritte dielektrische Abstandshalter in dem Graben hergestellt. Die 4A und 4B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S103 entsprechen.
  • In einem Block S104 wird eine Rückseiten-Durchkontaktierung in dem Graben hergestellt. Die 5A und 5B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S104 entsprechen.
  • In einem Block S105 wird die Rückseiten-Durchkontaktierung rückgeätzt, um eine Aussparung zu erzeugen. Die 6A und 6B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S105 entsprechen.
  • In einem Block S106 wird in der Aussparung eine erste dielektrische Kappe hergestellt, und über der ersten dielektrischen Kappe wird eine dritte dielektrische Kappe hergestellt. Die 7A und 7B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S106 entsprechen.
  • In einem Block S107 werden die ersten und die zweiten dielektrischen Abstandshalter rückgeätzt. Die 8A und 8B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S107 entsprechen.
  • In einem Block S108 wird die Hartmaske entfernt. Die 9A und 9B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S108 entsprechen.
  • In einem Block S109 werden Dummy-Gatestrukturen über dem Substrat hergestellt. 10 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S109 entspricht.
  • In einem Block S110 werden Gate-Abstandshalter auf gegenüberliegenden Seitenwänden der Dummy-Gatestrukturen hergestellt. 11 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S110 entspricht.
  • In einem Block S111 werden die dritten dielektrischen Abstandshalter und die zweite dielektrische Kappe, die nicht von den Dummy-Gatestrukturen und den Gate-Abstandshaltern bedeckt sind, entfernt, um Aussparungen zu erzeugen. Die 12A und 12B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S111 entsprechen.
  • In einem Block S112 werden die zweiten dielektrischen Abstandshalter entfernt, um die Aussparungen zu vergrößern. Die 13A und 13B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S112 entsprechen.
  • In einem Block S113 wird ein leitfähiges Material in die Aussparungen gefüllt, um die Rückseiten-Durchkontaktierung aufzuweiten. Die 14A und 14B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S113 entsprechen.
  • In einem Block S114 werden dritte dielektrische Kappen in den Aussparungen hergestellt. Die 15A und 15B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S114 entsprechen.
  • In einem Block S115 wird ein Ätzprozess durchgeführt, um Teile der ersten und der zweiten Halbleiterschichten, die nicht von den Dummy-Gatestrukturen und den Gate-Abstandshaltern bedeckt sind, zu entfernen, um Aussparungen zu erzeugen. Die 16A und 16B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S115 entsprechen.
  • In einem Block S116 werden in den Aussparungen Epitaxiestrukturen hergestellt, und über den Epitaxiestrukturen wird eine erste Zwischenschichtdielektrikum-Schicht hergestellt. Die 17A und 17B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S116 entsprechen.
  • In einem Block S117 werden die Dummy-Gatestrukturen und die ersten und die zweiten dielektrischen Abstandshalter zwischen den Gate-Abstandshaltern entfernt, um Gategräben zu erzeugen. Die 18A und 18B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S117 entsprechen.
  • In einem Block S118 werden die zweiten Halbleiterschichten durch die Gategräben entfernt. Die 19A und 19B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S118 entsprechen.
  • In einem Block S119 werden Metallgatestrukturen in den Gategräben hergestellt. Die 20A bis 20C zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S119 entsprechen.
  • In einem Block S120 wird eine Fotoresistschicht über dem Substrat hergestellt, ein Teil der ersten ILD-Schicht wird durch eine Öffnung in der Fotoresistschicht entfernt, und Teile der ersten dielektrischen Abstandshalter, der ersten dielektrische Kappe und der dritten dielektrischen Kappen werden entfernt. Die 21A und 21B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S120 entsprechen.
  • In einem Block S121 wird ein Teil der Rückseiten-Durchkontaktierung durch die Öffnung in der Fotoresistschicht entfernt, um eine Aussparung zu erzeugen. Die 22A und 22B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S121 entsprechen.
  • In einem Block S122 wird ein leitfähiges Material in der Aussparung abgeschieden. Die 23A und 23B zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S122 entsprechen.
  • In einem Block S123 wird eine zweite ILD-Schicht so über dem Substrat hergestellt, dass sie die erste ILD-Schicht bedeckt, und Source-/Drainkontakte werden so hergestellt, dass sie sich durch die erste und die zweite ILD-Schicht erstrecken. Die 24A bis 24C zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S123 entsprechen.
  • In einem Block S124 wird ein CMP-Prozess an der Rückseite des Substrats durchgeführt, um Teile des Substrats zu entfernen, bis die Rückseiten-Durchkontaktierung freigelegt ist. Die 25A bis 25C zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S124 entsprechen.
  • In einem Block S125 wird auf der Rückseite des Substrats eine dielektrische Schicht hergestellt, und in der dielektrischen Schicht werden Metallleitungen hergestellt. Die 26A bis 26C zeigen schematische Darstellungen einiger Ausführungsformen, die dem Schritt in dem Block S125 entsprechen.
  • Die 28A bis 28E sind schematische Darstellungen eines integrierten Schaltkreises IC2 gemäß einigen Ausführungsformen der vorliegenden Erfindung, wobei 28A eine perspektivische Darstellung des integrierten Schaltkreises IC2 ist, 28B eine Schnittansicht entlang einer Linie B - B von 28A ist, 28C eine Schnittansicht entlang einer Linie C - C von 28A ist, 28D eine Schnittansicht entlang einer Linie D - D von 28A ist und 28E eine Draufsicht von 28A ist. Es ist zu beachten, dass einige Elemente der 28B bis 28D der Übersichtlichkeit halber in den 2A und 2B nicht dargestellt sind. Es ist außerdem zu beachten, dass einige Elemente der 28A bis 28D den Elementen ähnlich sind, die unter Bezugnahme auf die 1A bis 1D beschrieben worden sind, und dass diese Elemente genauso bezeichnet sind und entsprechende Einzelheiten zu den Strukturen der Kürze halber nicht wiederholt werden.
  • Ähnlich wie der integrierte Schaltkreis IC1 der 1A bis 1D weist der integrierte Schaltkreis IC2 der 28A bis 28D einen ersten dielektrischen Abstandshalter 260 und einen zweiten dielektrischen Abstandshalter 265 auf.
  • In der Schnittansicht von 28B weist der erste dielektrische Abstandshalter 260 einen horizontalen Teil 260H-1 und einen vertikalen Teil 260V-1 auf. Hingegen weist in der Schnittansicht von 28C der erste dielektrische Abstandshalter 260 einen horizontalen Teil 260H-2 auf, und der zweite dielektrische Abstandshalter 265 weist vertikale Teile 265V-1 auf. Es ist zu beachten, dass die Strukturbeziehungen der Elemente in den 28B und 28C denen ähnlich sind, die unter Bezugnahme auf die 1B und 1C beschrieben worden sind, und dass entsprechende Einzelheiten der Kürze halber nicht wiederholt werden.
  • In der Schnittansicht von 28D weist der erste dielektrische Abstandshalter 260 einen horizontalen Teil 260H-3 und vertikale Teile 260V-3 auf, und der zweite dielektrische Abstandshalter 265 weist einen horizontalen Teil 265H-2 und vertikale Teile 265V-2 auf. 28D ist insofern von 1D verschieden, als es keinen dielektrischen Abstandshalter (z. B. den dritten dielektrischen Abstandshalter 163 in 1D) zwischen dem vertikalen Teil 260V-3 des ersten dielektrischen Abstandshalters 260 und dem vertikalen Teil 260V-2 des zweiten dielektrischen Abstandshalters 265 gibt. Das heißt, der vertikale Teil 260V-3 des ersten dielektrischen Abstandshalters 260 ist in Kontakt mit dem vertikalen Teil 260V-2 des zweiten dielektrischen Abstandshalters 265. Bei einigen Ausführungsformen ist der vertikale Teil 260V-3 des ersten dielektrischen Abstandshalters 260 von 28D breiter als der vertikale Teil 260V-1 des ersten dielektrischen Abstandshalters 260 von 28B.
  • Die 29 bis 52C zeigen verschiedene Stufen eines Verfahrens zum Herstellen des integrierten Schaltkreises IC2 der 28A bis 28D gemäß einigen Ausführungsformen der vorliegenden Erfindung. Es ist zu beachten, dass einige Prozesse der 29 bis 52C denen ähnlich sind, die vorstehend unter Bezugnahme auf die 2 bis 26C beschrieben worden sind, und dass der Kürze halber entsprechende Einzelheiten nicht wiederholt werden.
  • In 29 wird eine dielektrische Schicht 102 über einem Substrat 100 hergestellt, und außerdem werden über dem Substrat 100 abwechselnd mehrere Halbleiterschichten 103 und Halbleiterschichten 104 abgeschieden.
  • In 30 wird eine Hartmaske HM1 so über dem Substrat 100 hergestellt, dass sie die oberste der Halbleiterschichten 103 bedeckt. Über der Hartmaske HM1 wird eine Fotoresistschicht PR1 hergestellt. Dann wird ein Ätzprozess durch die Fotoresistschicht PR1 durchgeführt, um Teile der Hartmaske HM1, der Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und des Substrats 100 zu entfernen, sodass ein Graben TR1 in der Hartmaske HM1, den Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und dem Substrat 100 entsteht.
  • Kommen wir nun zu den 31A und 31B, wobei 31B eine Schnittansicht entlang einer Linie B - B von 31A ist. In dem Graben TR1 werden dielektrische Abstandshalter 260-1 und 265-1 hergestellt. In der Schnittansicht von 31B werden die dielektrischen Abstandshalter 260-1 so hergestellt, dass sie eine seitliche Breite haben, die größer als die der dielektrischen Abstandshalter 265-1 ist. Die dielektrischen Abstandshalter 260-1 und 265-1 können mit einem ähnlichen Verfahren wie die dielektrischen Abstandshalter 160-1 und 165-1 der 4A und 4B hergestellt werden.
  • Kommen wir nun zu den 32A und 32B, wobei 32B eine Schnittansicht entlang einer Linie B - B von 32A ist. In dem Graben TR1 wird eine Rückseiten-Durchkontaktierung 150 hergestellt.
  • Kommen wir nun zu den 33A und 33B, wobei 33B eine Schnittansicht entlang einer Linie B - B von 33A ist. Die Rückseiten-Durchkontaktierung 150 wird rückgeätzt. Dann wird über der Rückseiten-Durchkontaktierung 150 eine dielektrische Kappe 260-2 hergestellt, und über der dielektrischen Kappe 260-2 wird eine dielektrische Kappe 265-2 hergestellt. Das unter Bezugnahme auf die 33A und 33B beschriebene Verfahren ist dem ähnlich, das unter Bezugnahme auf die 6A bis 7B beschrieben worden ist.
  • Kommen wir nun zu den 34A und 34B, wobei 34B eine Schnittansicht entlang einer Linie B - B von 34A ist. Die dielektrischen Abstandshalter 260-1 werden rückgeätzt, um Aussparungen R2 zu erzeugen.
  • Kommen wir nun zu den 35A und 35B, wobei 35B eine Schnittansicht entlang einer Linie B - B von 35A ist. Die Hartmaske HM1 wird entfernt, um die obersten Halbleiterschichten 103 freizulegen.
  • Kommen wir nun zu den 36A und 36B, wobei 36B eine Schnittansicht entlang einer Linie B - B von 36A ist. Über dem Substrat 100 und den Halbleiterschichten 103 und 104 werden Dummy-Gatestrukturen 110 hergestellt.
  • In 37 werden Gate-Abstandshalter 130 auf gegenüberliegenden Seitenwänden der Dummy-Gatestrukturen 110 hergestellt.
  • Kommen wir nun zu den 38A und 38B, wobei 38B eine Schnittansicht entlang einer Linie B - B von 38A ist. Ein Ätzprozess wird durchgeführt, um die dielektrischen Abstandshalter 265-1 und die dielektrische Kappe 265-2, die nicht von den Dummy-Gatestrukturen 110 und den Gate-Abstandshaltern 130 bedeckt sind, zu entfernen, um Aussparungen R3 zu erzeugen.
  • Kommen wir nun zu den 39A und 39B, wobei 39B eine Schnittansicht entlang einer Linie B - B von 39A ist. Die Rückseiten-Durchkontaktierung 150 wird durch Füllen eines leitfähigen Materials in die Aussparungen R3 aufgeweitet.
  • Kommen wir nun zu den 40A und 40B, wobei 40B eine Schnittansicht entlang einer Linie B - B von 40A ist. In den Aussparungen R3 werden dielektrische Kappen 260-3 hergestellt. Die dielektrischen Kappen 260-3 können mit einem ähnlichen Verfahren hergestellt werden, wie es unter Bezugnahme auf die 15A und 15B beschrieben worden ist.
  • Kommen wir nun zu den 41A und 41B, wobei 41B eine Schnittansicht entlang einer Linie B - B von 41A ist. Ein Ätzprozess wird durchgeführt, um Teile der Halbleiterschichten 103 und 104, die nicht von den Dummy-Gatestrukturen 110 und den Gate-Abstandshaltern 130 bedeckt sind, zu entfernen, um Aussparungen R4 zu erzeugen.
  • Kommen wir nun zu den 42A und 42B, wobei 42B eine Schnittansicht entlang einer Linie B - B von 42A ist. In den Aussparungen R4 und auf gegenüberliegenden Seiten der Dummy-Gatestrukturen 110 werden Source-/Drain-Epitaxiestrukturen 140 hergestellt. Dann wird eine ILD-Schicht 172 über den Source-/Drain-Epitaxiestrukturen 140 hergestellt.
  • Kommen wir nun zu den 43A und 43B, wobei 43B eine Schnittansicht entlang einer Linie C - C von 43A ist. Die Dummy-Gatestrukturen 110 und die dielektrischen Abstandshalter 260-1 werden entfernt, um Gräben TR2 zwischen den Gate-Abstandshaltern 130 zu erzeugen.
  • Kommen wir nun zu den 44A und 44B, wobei 44B eine Schnittansicht entlang einer Linie C - C von 44A ist. Ein Teil des dielektrischen Abstandshalterschicht 265-2 wird entfernt, um die dielektrische Kappe 260-2 freizulegen. Bei einigen Ausführungsformen wird in 44A ein Teil der dielektrischen Kappe 265-2 in dem Graben TR2 auf der rechten Seite von 44A entfernt, während ein anderer Teil der dielektrischen Kappe 265-2 in dem Graben TR2 auf der linken Seite von 44A bestehen bleibt. Bei einigen Ausführungsformen kann der Teil der dielektrischen Kappe 265-2 dadurch entfernt werden, dass eine strukturierte Maske über dem Substrat 100 hergestellt wird, die den zu entfernenden Teil der dielektrischen Kappe 265-2 nicht bedeckt hat, und anschließend ein Ätzprozess, wie etwa eine Nassätzung, eine Trockenätzung oder eine Kombination davon, durchgeführt wird.
  • Kommen wir nun zu den 45A und 45B, wobei 45B eine Schnittansicht entlang einer Linie C - C von 45A ist. Die Halbleiterschichten 103 werden durch die Gräben TR2 entfernt.
  • Kommen wir nun zu den 46A bis 46C, wobei 46B eine Schnittansicht entlang einer Linie B - B von 46A ist und 46C eine Schnittansicht entlang einer Linie C - C von 46A ist. In den Gräben TR2 werden Gatestrukturen 120 hergestellt.
  • Kommen wir nun zu den 47A und 47B, wobei 47B eine Schnittansicht entlang einer Linie B - B von 47A ist. Über dem Substrat 100 wird eine strukturierte Fotoresistschicht PR2 hergestellt, und ein Teil der ILD-Schicht 172 wird durch eine Öffnung in der strukturierten Fotoresistschicht PR2 entfernt. Dann werden Teile der dielektrischen Abstandshalter 260-1 und der dielektrischen Kappen 260-2 und 260-3 durch die Öffnung in der strukturierten Fotoresistschicht PR2 entfernt, um eine Aussparung R5 zu erzeugen.
  • Kommen wir nun zu den 48A und 48B, wobei 48B eine Schnittansicht entlang einer Linie B - B von 48A ist. Ein Teil der Rückseiten-Durchkontaktierung 150 wird durch die Öffnung in der strukturierten Fotoresistschicht PR2 entfernt. Dann werden auf den freigelegten Oberflächen der Epitaxiestruktur 140 und des Substrats 100 Silizidschichten 145-1 hergestellt.
  • Kommen wir nun zu den 49A und 49B, wobei 49B eine Schnittansicht entlang einer Linie B - B von 49A ist. In der Aussparung R5 wird ein leitfähiges Material 150B abgeschieden.
  • Kommen wir nun zu den 50A bis 50C, wobei 50B eine Schnittansicht entlang einer Linie B - B von 50A ist und 50C eine Schnittansicht entlang einer Linie C - C von 50A ist. Eine ILD-Schicht 174 wird so über dem Substrat 100 hergestellt, dass sie die ILD-Schicht 172 bedeckt. Dann werden Source-/Drainkontakte 175 so hergestellt, dass sie sich durch die ILD-Schichten 172 und 174 erstrecken, und sie werden jeweils mit den Source-/Drain-Epitaxiestrukturen 140 elektrisch verbunden.
  • Kommen wir nun zu den 51A bis 51C, wobei 51B eine Schnittansicht entlang einer Linie B - B von 51A ist und 51C eine Schnittansicht entlang einer Linie C - C von 51A ist. An der Rückseite des Substrats 100 wird ein CMP-Prozess durchgeführt, um Teile des Substrats 100 zu entfernen, bis die Rückseiten-Durchkontaktierung 150 freigelegt ist.
  • Kommen wir nun zu den 52A bis 52C, wobei 52B eine Schnittansicht entlang einer Linie B - B von 52A ist und 52C eine Schnittansicht entlang einer Linie C - C von 52A ist. Auf der Rückseite des Substrats 100 wird eine dielektrische Rückseitenschicht 180 hergestellt, und in der dielektrischen Rückseitenschicht 180 werden Rückseiten-Metallleitungen 190 hergestellt.
  • Die 53 bis 70 zeigen verschiedene Stufen eines Verfahrens zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung. Es ist zu beachten, dass einige Prozesse der 53 bis 69 denen ähnlich sind, die vorstehend unter Bezugnahme auf die 2 bis 26C beschrieben worden sind, und dass der Kürze halber entsprechende Einzelheiten nicht wiederholt werden.
  • In 53 wird eine dielektrische Schicht 102 über einem Substrat 100 hergestellt, und außerdem werden über dem Substrat 100 abwechselnd mehrere Halbleiterschichten 103 und Halbleiterschichten 104 abgeschieden. Über dem Substrat 100 wird außerdem eine Hartmaske HM1 so hergestellt, dass sie die oberste der Halbleiterschichten 103 bedeckt. Über der Hartmaske HM1 wird eine Fotoresistschicht PR1 hergestellt. Dann wird ein Ätzprozess durch die Fotoresistschicht PR1 durchgeführt, um Teile der Hartmaske HM1, der Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und des Substrats 100 zu entfernen, sodass ein Graben TR1 in der Hartmaske HM1, den Halbleiterschichten 103 und 104, der dielektrischen Schicht 102 und dem Substrat 100 entsteht.
  • In 54 werden dielektrische Abstandshalter 160-1, 163 und 165-1 in dem Graben TR1 hergestellt.
  • In 55 wird eine dielektrische Opferschicht 300 in dem Graben TR1 hergestellt. Bei einigen Ausführungsformen wird die dielektrische Opferschicht 300 zwischen der Gruppe von dielektrischen Abstandshaltern 160-1, 163 und 165-1 hergestellt, und sie füllt einen Zwischenraum zwischen den dielektrischen Abstandshaltern 165-1, die auf gegenüberliegenden Seitenwänden vorgesehen sind, wodurch ein Paar von dielektrischen Abstandshaltern 165-1 jeweils gegenüberliegende Seitenwände der dielektrischen Opferschicht 300 belegt. Bei einigen Ausführungsformen kann die dielektrische Opferschicht 300 aus SiO2, SiC, SiOC, SiCN, Si3N4, SiCNO, TiO2 oder anderen geeigneten dielektrischen Materialien hergestellt werden. Bei einigen Ausführungsformen weisen die dielektrischen Abstandshalter 160-1, 163 und 165-1 und die dielektrische Opferschicht 300 mindestens zwei und bis zu vier unterschiedliche Materialien auf, um eine Ätzselektivität zwischen den verschiedenen Strukturen bereitzustellen.
  • In 56 wird die dielektrische Opferschicht 300 rückgeätzt. Dann wird über der dielektrischen Opferschicht 300 eine dielektrische Kappe 160-2 hergestellt, und über der dielektrischen Kappe 160-2 wird eine dielektrische Kappe 165-2 hergestellt.
  • In 57 wird die Hartmaske HM1 entfernt, um die obersten Halbleiterschichten 103 freizulegen.
  • In 58 werden die ersten und die dritten dielektrischen Abstandshalter 160-1 und 163 aus den Aussparungen R2 teilweise entfernt (rückgeätzt).
  • In 59 werden die zweiten und die dritten dielektrischen Abstandshalter 165-1 und 163 aus den Aussparungen R2 entfernt.
  • In 60 wird die dielektrische Opferschicht 300 durch Füllen eines dielektrischen Materials in die Aussparungen R3 aufgeweitet. Bei einigen Ausführungsformen ist das dielektrische Material, das in die Aussparungen R3 gefüllt wird, das gleiche Material wie das der dielektrischen Opferschicht 300. Bei einigen Ausführungsformen wird die dielektrische Opferschicht 300 zum Beispiel wie folgt aufgeweitet: Abscheiden eines dielektrischen Materials über dem Substrat 100 und Füllen der Aussparungen R3; und anschließendes Durchführen eines Ätzprozesses, um die Oberseiten des dielektrischen Materials auf ein Niveau abzusenken, das niedriger als die Oberseiten der dielektrischen Abstandshalter 160-1 und der dielektrischen Kappe 160-2 ist. Bei einigen Ausführungsformen bleiben nach dem Aufweiten der dielektrischen Opferschicht 300 obere Teile der Aussparungen R3 ungefüllt.
  • In 61 werden dielektrische Kappen 160-3 in den Aussparungen R3 hergestellt.
  • In 62 werden Teile der Halbleiterschichten 103 und 104 durch Source-/Drain-Epitaxiestrukturen 140 ersetzt. Dann wird eine ILD-Schicht 172 über den Source-/Drain-Epitaxiestrukturen 140 hergestellt. Zum Beispiel wird ein Ätzprozess durchgeführt, um Teile der Halbleiterschichten 103 und 104 zu entfernen, um Aussparungen zu erzeugen; in den Aussparungen werden die Source-/Drain-Epitaxiestrukturen 140 hergestellt; und über den Source-/Drain-Epitaxiestrukturen 140 wird die ILD-Schicht 172 abgeschieden.
  • In 63 wird über dem Substrat 100 eine strukturierte Fotoresistschicht PR2 hergestellt, und ein Teil der ILD-Schicht 172 wird durch eine Öffnung in der strukturierten Fotoresistschicht PR2 entfernt. Dann werden Teile der dielektrischen Abstandshalter 160-1 und der dielektrischen Kappen 160-3 durch die Öffnung in der strukturierten Fotoresistschicht PR2 entfernt, um eine Aussparung R5 zu erzeugen. Bei einigen Ausführungsformen legt die Aussparung R5 zumindest eine Oberseite und eine Seitenwand der dielektrischen Opferschicht 300 frei.
  • In 64 wird ein dielektrisches Material in der Aussparung R5 abgeschieden, um die dielektrische Opferschicht 300 zu vergrößern. Bei einigen Ausführungsformen ist das dielektrische Material das gleiche Material wie das der dielektrischen Opferschicht 300. Bei einigen Ausführungsformen kann das dielektrische Material zum Beispiel durch Abscheiden einer dielektrischen Schicht über dem Substrat 100 und Füllen der Aussparung R5 sowie anschließendes Durchführen eines Rückätzprozesses zum Absenken einer Oberseite der dielektrischen Schicht auf eine gewünschte Position hergestellt werden.
  • In 65 wird eine ILD-Schicht 174 so über dem Substrat 100 hergestellt, dass sie die ILD-Schicht 172 bedeckt. Dann werden Source-/Drainkontakte 175 so hergestellt, dass sie sich durch die ILD-Schichten 172 und 174 erstrecken, und sie werden jeweils mit den Source-/Drain-Epitaxiestrukturen 140 elektrisch verbunden.
  • In 66 wird ein CMP-Prozess an der Rückseite des Substrats 100 durchgeführt, um Teile des Substrats 100 zu entfernen, bis die dielektrische Opferschicht 300 freigelegt ist. Bei einigen Ausführungsformen wird die in 65 gezeigte Struktur gewendet, sodass die Rückseite des Substrats 100 zu dem oberen Teil der Figur zeigt.
  • In 67 wird die dielektrische Opferschicht 300 entfernt, um eine Aussparung R6 zu erzeugen. Bei einigen Ausführungsformen legt die Aussparung R6 eine Seitenwand einer der Source-/Drain-Epitaxiestrukturen 140 frei. Bei einigen Ausführungsformen wird die dielektrische Opferschicht 300 mit einem geeigneten Ätzverfahren, wie etwa Nassätzung, Trockenätzung oder eine Kombination davon, entfernt.
  • In 68 wird eine Silizidschicht 145 auf der freigelegten Oberfläche der Source-/Drain-Epitaxiestrukturen 140 hergestellt.
  • In 69 wird eine Rückseiten-Durchkontaktierung 350 in der Aussparung R6 hergestellt. Bei einigen Ausführungsformen wird die Rückseiten-Durchkontaktierung 350 zum Beispiel wie folgt hergestellt: Abscheiden eines leitfähigen Materials in der Aussparung R6 und Durchführen eines CMP-Prozesses zum Entfernen von überschüssigem leitfähigem Material, bis das Substrat 100 freigelegt ist.
  • In 70 wird auf der Rückseite des Substrats 100 eine dielektrische Rückseitenschicht 180 hergestellt, und in der dielektrischen Rückseitenschicht 180 werden Rückseiten-Metallleitungen 190 hergestellt.
  • 71 zeigt ein Verfahren M2 zum Herstellen eines integrierten Schaltkreises gemäß einigen Ausführungsformen der vorliegenden Erfindung. Das Verfahren M2 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und/oder beschrieben, aber es dürfte wohlverstanden sein, dass das Verfahren M2 nicht auf die dargestellte Reihenfolge oder die dargestellten Schritte beschränkt ist. Zum Beispiel können bei einigen Ausführungsformen die Schritte in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig ausgeführt werden. Außerdem können bei einigen Ausführungsformen die dargestellten Schritte oder Ereignisse in mehrere Schritte oder Ereignisse unterteilt werden, die zu getrennten Zeitpunkten oder gleichzeitig mit anderen Schritten oder Teilschritten erfolgen können. Bei einigen Ausführungsformen können einige dargestellte Schritte oder Ereignisse weggelassen werden, und andere, nicht-dargestellte Schritte oder Ereignisse können verwendet werden.
  • In einem Block S201 werden mehrere erste Halbleiterschichten und zweite Halbleiterschichten abwechselnd über einem Substrat abgeschieden; über einer obersten zweiten Halbleiterschicht wird eine Hartmaske hergestellt; und die ersten und die zweiten Halbleiterschichten werden strukturiert, um einen Graben zu erzeugen. 53 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S201 entspricht.
  • In einem Block S202 werden erste, zweite und dritte dielektrische Abstandshalter in dem Graben hergestellt. 54 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S202 entspricht.
  • In einem Block S203 wird eine dielektrische Opferschicht in dem Graben hergestellt. 55 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S203 entspricht.
  • In einem Block S204 wird die dielektrische Opferschicht rückgeätzt; über der dielektrischen Opferschicht wird eine erste dielektrische Kappe hergestellt; und über der ersten dielektrischen Kappe wird eine zweite dielektrische Kappe hergestellt. 56 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S204 entspricht.
  • In einem Block S205 wird die Hartmaske entfernt. 57 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S205 entspricht.
  • In einem Block S206 werden die ersten und die zweiten dielektrischen Abstandshalter rückgeätzt. 58 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S206 entspricht.
  • In einem Block S207 werden die zweiten und die dritten dielektrischen Abstandshalter entfernt, um Aussparungen zu erzeugen. 59 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S207 entspricht.
  • In einem Block S208 wird ein dielektrisches Material in die Aussparungen gefüllt, um die dielektrische Opferschicht aufzuweiten. 60 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S208 entspricht.
  • In einem Block S209 werden dritte dielektrische Kappen in den Aussparungen hergestellt. 61 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S209 entspricht.
  • In einem Block S210 werden Teile der ersten und der zweiten Halbleiterschichten durch Epitaxiestrukturen ersetzt, und über den Epitaxiestrukturen wird eine erste ILD-Schicht hergestellt. 62 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S210 entspricht.
  • In einem Block S211 wird eine Fotoresistschicht über dem Substrat hergestellt; ein Teil der ersten ILD-Schicht wird durch eine Öffnung in der Fotoresistschicht entfernt; und Teile der ersten dielektrischen Abstandshalter, der ersten dielektrischen Kappe und der dritten dielektrischen Kappen werden durch die Öffnung in der Fotoresistschicht entfernt, um eine Aussparung zu erzeugen. 63 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S211 entspricht.
  • In einem Block S212 wird ein dielektrisches Material in die Aussparung gefüllt. 64 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S212 entspricht.
  • In einem Block S213 wird eine zweite ILD-Schicht so über dem Substrat hergestellt, dass sie die erste ILD-Schicht bedeckt; und Source-/Drainkontakte werden so hergestellt, dass sie sich durch die erste und die zweite ILD-Schicht erstrecken. 65 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S213 entspricht.
  • In einem Block S214 wird ein CMP-Prozess an der Rückseite des Substrats durchgeführt, um Teile des Substrats zu entfernen, bis die dielektrische Opferschicht freigelegt ist. 66 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S214 entspricht.
  • In einem Block S215 wird die dielektrische Opferschicht entfernt, um eine Aussparung zu erzeugen. 67 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S215 entspricht.
  • In einem Block S216 wird eine Silizidschicht auf einer freigelegten Oberfläche der Epitaxiestrukturen hergestellt. 68 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S215 entspricht.
  • In einem Block S217 wird eine Rückseiten-Durchkontaktierung in der Aussparung hergestellt. 69 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S217 entspricht.
  • In einem Block S218 wird eine dielektrische Schicht auf der Rückseite des Substrats hergestellt, und in der dielektrischen Schicht werden Metallleitungen hergestellt. 70 zeigt eine schematische Darstellung einiger Ausführungsformen, die dem Schritt in dem Block S218 entspricht.
  • Die 72 bis 76 sind Schnittansichten von integrierten Schaltkreisen gemäß einigen Ausführungsformen der vorliegenden Erfindung. Es ist zu beachten, dass ähnliche Elemente der 72 bis 76 genauso bezeichnet sind und entsprechende Einzelheiten der Kürze halber nicht wiederholt werden.
  • In 72 ist ein integrierter Schaltkreis IC 300 gezeigt. Der integrierte Schaltkreis IC3 weist Epitaxiestrukturen 540A, 540B, 540C und 540D auf, die den Source-/Drain-Epitaxiestrukturen 140 ähnlich sind, die unter Bezugnahme auf die 1A bis 71 beschrieben worden sind. Der integrierte Schaltkreis IC3 weist außerdem Rückseiten-Durchkontaktierungen 550A, 550B und 550C auf, die den Rückseiten-Durchkontaktierung 150 und 350 ähnlich sind, die unter Bezugnahme auf die 1A bis 71 beschrieben worden sind. Der integrierte Schaltkreis IC3 weist außerdem Source-/Drainkontakte 575A und 575B auf, die den Source-/Drainkontakten 175 ähnlich sind, die unter Bezugnahme auf die 1A bis 71 beschrieben worden sind. Durchkontaktierungen 600 sind über den Source-/Drainkontakten 575A und 575B angeordnet und sind mit diesen elektrisch verbunden. Metallleitungen 610 sind über den Durchkontaktierungen 600 angeordnet und sind mit diesen elektrisch verbunden. Durchkontaktierungen 620 sind über den Metallleitungen 610 angeordnet und sind mit diesen elektrisch verbunden, und eine Metallleitung 630 ist über den Durchkontaktierungen 620 angeordnet und ist mit diesen elektrisch verbunden. Der integrierte Schaltkreis IC3 weist weiterhin Metallleitungen 590A, 590B und 590C in Kontakt mit den Rückseiten-Durchkontaktierungen 550A, 550B bzw. 550C auf, wobei die Metallleitungen 590A, 590B und 590C den Rückseiten-Metallleitungen 190 ähnlich sind, die unter Bezugnahme auf die 1A bis 71 beschrieben worden sind. Bei einigen Ausführungsformen können die Metallleitungen 590A, 590B und 590C als Betriebsspannungsleitungen fungieren. Zum Beispiel fungiert bei einigen Ausführungsformen die Metallleitung 590B als eine Betriebsspannungsleitung (die auch als eine VDD-Leitung bezeichnet wird), und die Metallleitungen 590A und 590C fungieren als echte Betriebsspannungsleitungen (die auch als TVDD-Leitungen bezeichnet werden). Eine TVDD-Leitung (z. B. die Metallleitungen 590A und 590C) ist eine Betriebsspannungsleitung, die stets eingeschaltet ist, wenn der IC eingeschaltet ist. Zum Beispiel ist die TVDD-Leitung mit einem Stromversorgungsanschluss des IC ohne einen Schalter dazwischen verbunden. Im Gegensatz dazu ist die Betriebsspannungsleitung (z. B. die Metallleitung 590B) eine virtuelle Betriebsspannungsleitung, die mit dem Stromversorgungsanschluss des IC über eine oder mehrere Schalter verbunden ist, die so konfiguriert sind, dass sie die virtuellen Betriebsspannungsleitungen ausschalten, um unter einer oder mehreren festgelegten Bedingungen Energie zu sparen, z. B. wenn der IC außer Betrieb oder im Ruhemodus ist.
  • In 72 ist die Rückseiten-Durchkontaktierung 550A zwischen den Epitaxiestrukturen 540A und 540B angeordnet, und sie ist durch Silizidschichten 145 mit diesen elektrisch verbunden. Somit werden die Epitaxiestrukturen 540A und 540B durch die Rückseiten-Durchkontaktierung 550A mit der Metallleitung 590A elektrisch verbunden. Die Rückseiten-Durchkontaktierung 550C ist zwischen den Epitaxiestrukturen 540C und 540D angeordnet und ist durch die Silizidschichten 145 mit diesen elektrisch verbunden. Somit werden die Epitaxiestrukturen 540C und 540D durch die Rückseiten-Durchkontaktierung 550C mit der Metallleitung 590C elektrisch verbunden. Hingegen ist die Rückseiten-Durchkontaktierung 550B zwischen den benachbarten Epitaxiestrukturen 540B und 540C angeordnet, und sie ist nicht mit diesen elektrisch verbunden.
  • Außerdem erstreckt sich der Source-/Drainkontakt 575A über den Epitaxiestrukturen 540A und 540B, und er ist in Kontakt mit der Rückseiten-Durchkontaktierung 550A. Somit ist der Source-/Drainkontakt 575A durch die Rückseiten-Durchkontaktierung 550A mit der Metallleitung 590A elektrisch verbunden. Der Source-/Drainkontakt 575B erstreckt sich über den Epitaxiestrukturen 540C und 540D und ist in Kontakt mit der Rückseiten-Durchkontaktierung 550C. Somit ist der Source-/Drainkontakt 575B durch die Rückseiten-Durchkontaktierung 550C mit der Metallleitung 590C elektrisch verbunden.
  • Bei einigen Ausführungsformen von 72 wird eine Rückseiten-Durchkontaktierung mit zwei Epitaxiestrukturen elektrisch verbunden, sodass die Epitaxiestrukturen mit einer Rückseiten-Metallleitung (oder Rückseiten-Betriebsspannungsleitung) elektrisch verbunden werden. Dadurch kann ein Widerstand zwischen den Epitaxiestrukturen und der Rückseiten-Metallleitung gesenkt werden. Außerdem wird der Source-/Drainkontakt über die Rückseiten-Durchkontaktierung mit der Rückseiten-Metallleitung elektrisch verbunden. Das heißt, ein leitender Pfad zwischen der Metallleitung auf der Rückseite und den Metallleitungen auf der Vorderseite kann die Epitaxiestruktur mit einem höheren Widerstand umgehen, und der Widerstand zwischen der Metallleitung auf der Rückseite und den Metallleitungen auf der Vorderseite kann reduziert werden.
  • Bei einigen Ausführungsformen wird der integrierte Schaltkreis IC3 von 72 für eine Header-Schaltung verwendet. Eine Header-Schaltung kann eine Mehrzahl von Headern aufweisen, die als Schalter von Betriebsspannungsleitungen (z. B. den Metallleitungen 590A, 590B und 590C) fungieren, wobei jeder Header zwischen eine Betriebsspannungsleitung und andere Vorrichtungen in dem integrierten Schaltkreis geschaltet werden kann. Bei einigen Ausführungsformen weist jeder Header mindestens einen Transistor auf. Wenn der Transistor in einem Header ausgeschaltet wird, funktioniert der Header als ein offener Stromkreis, und die entsprechende Betriebsspannungsleitung wird von der Vorrichtung elektrisch getrennt. Wenn der Transistor in einem Header eingeschaltet wird, funktioniert der Header als ein Strompfad, damit ein Strom durch die Source und den Drain des Transistors fließen kann, und somit kann der Strom an die Vorrichtung angelegt werden.
  • In 73 ist ein integrierter Schaltkreis IC4 gezeigt. Der integrierte Schaltkreis IC4 von 73 ist von den integrierten Schaltkreis IC3 von 72 insofern verschieden, als die Rückseiten-Durchkontaktierung 550A von der Epitaxiestruktur 540B getrennt ist. Außerdem weist der integrierte Schaltkreis IC4 einen Source-/Drainkontakt 575A über der Epitaxiestruktur 540A und der Rückseiten-Durchkontaktierung 550A sowie einen Source-/Drainkontakt 575C über der Epitaxiestruktur 540B auf. Ähnlich wie bei 72 kann die Metallleitung 590B als eine Betriebsspannungsleitung (die auch als eine VDD-Leitung bezeichnet wird) fungieren, und die Metallleitungen 590A und 590C können als echte Betriebsspannungsleitungen (die auch als TVDD-Leitungen bezeichnet werden) fungieren.
  • In 74 ist ein integrierter Schaltkreis IC5 gezeigt. Der integrierte Schaltkreis IC5 von 74 ist von dem integrierten Schaltkreis IC4 von 73 insofern verschieden, als keine Metallleitung in Kontakt mit Unterseiten der Rückseiten-Durchkontaktierungen 550A, 550B und 550C ist. Bei einigen Ausführungsformen von 74 ist der Source-/Drainkontakt 575A in Kontakt mit der Rückseiten-Durchkontaktierung 550A, und der Source-/Drainkontakt 575B ist in Kontakt mit der Rückseiten-Durchkontaktierung 550C. Die Rückseiten-Durchkontaktierungen 550A und 550C können einen weiteren Strompfad bereitstellen, und sie verbessern die Vorrichtungsleistung weiter und ermöglichen eine flexible Trassierung.
  • In 75 ist ein integrierter Schaltkreis IC6 gezeigt. Der integrierte Schaltkreis IC6 von 75 ist dem integrierten Schaltkreis IC5 von 74 insofern ähnlich, als keine Metallleitung in Kontakt mit den Unterseiten der Rückseiten-Durchkontaktierungen 550A, 550B und 550C ist. Die Rückseiten-Durchkontaktierung 550A ist mit der Epitaxiestruktur 540B elektrisch verbunden und ist von der Epitaxiestruktur 540A getrennt. Die Rückseiten-Durchkontaktierung 550C ist mit der Epitaxiestruktur 540C elektrisch verbunden und ist von der Epitaxiestruktur 540D getrennt. Bei einigen Ausführungsformen weist der integrierte Schaltkreis IC6 Source-/Drainkontakte 575A, 575B, 575C und 575D über den Epitaxiestrukturen 540A, 540B, 540C bzw. 540D auf. Bei einigen Ausführungsformen ist der Source-/Drainkontakt 575B in Kontakt mit einer Oberseite der Rückseiten-Durchkontaktierung 550A, und zumindest ein Teil der Oberseite der Rückseiten-Durchkontaktierung 550A ist nicht von dem Source-/Drainkontakt 575B bedeckt. Der Source-/Drainkontakt 575C ist in Kontakt mit einer Oberseite der Rückseiten-Durchkontaktierung 550C, und zumindest ein Teil der Oberseite der Rückseiten-Durchkontaktierung 550C ist nicht von dem Source-/Drainkontakt 575C bedeckt.
  • In 76 ist ein integrierter Schaltkreis IC7 gezeigt. Der integrierte Schaltkreis IC7 von 76 ist dem integrierten Schaltkreis IC6 von 75 ähnlich. Der integrierte Schaltkreis IC7 von 76 unterscheidet sich jedoch von dem integrierten Schaltkreis IC6 von 75 insofern, als die gesamte Oberseite der Rückseiten-Durchkontaktierung 550A von dem Source-/Drainkontakt 575B bedeckt ist und die gesamte Oberseite der Rückseiten-Durchkontaktierung 550C nicht von dem Source-/Drainkontakt 575C bedeckt ist.
  • Anhand der vorstehenden Erörterung ist zu erkennen, dass die vorliegende Erfindung Vorzüge bietet. Es versteht sich jedoch, dass andere Ausführungsformen andere Vorzüge bieten können, hier nicht unbedingt alle Vorzüge aufgeführt worden sind und kein spezieller Vorzug für alle Ausführungsformen erforderlich ist. Ein Vorzug ist, dass eine Rückseiten-Durchkontaktierung neben der Epitaxiestruktur statt unter der Epitaxiestruktur hergestellt wird, sodass eine Chiphöhe reduziert wird. Ein weiterer Vorzug ist, dass der Source-/Drainkontakt die Rückseiten-Durchkontaktierung kontaktieren kann, sodass die Metallleitung auf der Rückseite der Vorrichtung mit den Metallleitungen auf der Vorderseite der Vorrichtung elektrisch verbunden werden kann. Das heißt, ein leitender Pfad zwischen der Metallleitung auf der Rückseite und den Metallleitungen auf der Vorderseite umgeht die Epitaxiestruktur mit einem höheren Widerstand, sodass der Widerstand zwischen der Metallleitung auf der Rückseite und den Metallleitungen auf der Vorderseite reduziert werden kann. Dadurch wird die Vorrichtungsleistung weiter verbessert, und eine flexible Trassierung wird ermöglicht. Ein noch weiterer Vorzug ist, dass wenn nur eine Rückseiten-Durchkontaktierung mit zwei Epitaxiestrukturen elektrisch verbunden wird, sodass die Epitaxiestrukturen mit einer Rückseiten-Metallleitung (oder Rückseiten-Betriebsspannungsleitung) elektrisch verbunden werden, der Widerstand zwischen den Epitaxiestrukturen und der Rückseiten-Metallleitung verringert wird.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Substrat, eine Gatestruktur, Source-/Drainstrukturen, eine Rückseiten-Durchkontaktierung und eine Betriebsspannungsleitung auf. Die Gatestruktur erstreckt sich entlang einer ersten Richtung parallel zu einer Vorderseite des Substrats. Auf gegenüberliegenden Seiten der Gatestruktur sind jeweils Source-/Drainstrukturen angeordnet. Die Rückseiten-Durchkontaktierung erstreckt sich entlang einer zweiten Richtung parallel zu der Vorderseite des Substrats, jedoch senkrecht zu der ersten Richtung, wobei die Rückseiten-Durchkontaktierung einen ersten Teil, der zu einer der Source-/Drainstrukturen entlang der ersten Richtung ausgerichtet ist, und einen zweiten Teil aufweist, der zu der Gatestruktur entlang der ersten Richtung ausgerichtet ist, wobei der erste Teil der Rückseiten-Durchkontaktierung eine erste Breite entlang der ersten Richtung hat und der zweite Teil der Rückseiten-Durchkontaktierung eine zweite Breite entlang der ersten Richtung hat, wobei die erste Breite größer als die zweite Breite ist. Die Betriebsspannungsleitung ist auf einer Rückseite des Substrats angeordnet und ist in Kontakt mit der Rückseiten-Durchkontaktierung.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst ein Verfahren die folgenden Schritte: wechselndes Herstellen von ersten Halbleiterschichten und zweiten Halbleiterschichten über einer Vorderseite eines Substrats; Ätzen der ersten und der zweiten Halbleiterschichten und des Substrats, um einen Graben zu erzeugen; Herstellen eines ersten dielektrischen Abstandshalters so, dass er eine Seitenwand des Grabens belegt; Herstellen eines zweiten dielektrischen Abstandshalters so, dass er eine Seitenwand des ersten dielektrischen Abstandshalters belegt; nach dem Herstellen des zweiten dielektrischen Abstandshalters Herstellen einer Rückseiten-Durchkontaktierung in dem Graben; Herstellen einer Gatestruktur so, dass sie sich quer über den ersten und den zweiten dielektrischen Abstandshalter und die Rückseiten-Durchkontaktierung erstreckt; nach dem Herstellen der Gatestruktur Entfernen eines Teils des zweiten dielektrischen Abstandshalters, der nicht von der Gatestruktur bedeckt ist, um eine erste Aussparung zu erzeugen; Füllen der ersten Aussparung mit einem ersten leitfähigen Material, um die Rückseiten-Durchkontaktierung zu vergrößern; nach dem Vergrößern der Rückseiten-Durchkontaktierung Ätzen eines Teils des ersten dielektrischen Abstandshalters, der nicht von der Gatestruktur bedeckt ist, um eine zweite Aussparung zu erzeugen; und Füllen der zweiten Aussparung mit einem zweiten leitfähigen Material.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst ein Verfahren die folgenden Schritte: Herstellen eines Epitaxiestapels aus wechselnden ersten Halbleiterschichten und zweiten Halbleiterschichten über einer Vorderseite eines Substrats; Herstellen eines ersten dielektrischen Abstandshalters entlang dem Epitaxiestapel; Herstellen eines zweiten dielektrischen Abstandshalters entlang dem ersten dielektrischen Abstandshalter; Herstellen eines dritten dielektrischen Abstandshalters entlang dem zweiten dielektrischen Abstandshalter; Herstellen einer dielektrischen Opferschicht benachbart zu dem dritten dielektrischen Abstandshalter, wobei der erste, der zweite und der dritte dielektrische Abstandshalter und die dielektrische Opferschicht aus mindestens zwei und bis zu vier unterschiedlichen Materialien hergestellt werden; nach dem Herstellen der dielektrischen Opferschicht Ersetzen eines Teils des Epitaxiestapels durch eine Source-/Drain-Epitaxiestruktur; nach dem Ersetzen des Teils des Epitaxiestapels durch die Source-/Drain-Epitaxiestruktur Durchführen eines CMP-Prozesses an einer Rückseite des Substrats, bis eine Unterseite der dielektrischen Opferschicht freigelegt ist; Entfernen der dielektrischen Opferschicht, um eine Aussparung zu erzeugen, die eine Seitenwand der Source-/Drain-Epitaxiestruktur freilegt; und Füllen der Aussparung mit einer Rückseiten-Durchkontaktierung.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/018277 [0001]

Claims (20)

  1. Halbleitervorrichtung mit: einem Substrat; einer Gatestruktur, die sich entlang einer ersten Richtung parallel zu einer Vorderseite des Substrats erstreckt; Source-/Drainstrukturen jeweils auf gegenüberliegenden Seiten der Gatestruktur; einer Rückseiten-Durchkontaktierung, die sich entlang einer zweiten Richtung parallel zu der Vorderseite des Substrats, jedoch senkrecht zu der ersten Richtung erstreckt, wobei die Rückseiten-Durchkontaktierung einen ersten Teil, der zu einer der Source-/Drainstrukturen entlang der ersten Richtung ausgerichtet ist, und einen zweiten Teil aufweist, der zu der Gatestruktur entlang der ersten Richtung ausgerichtet ist, wobei der erste Teil der Rückseiten-Durchkontaktierung eine erste Breite entlang der ersten Richtung hat und der zweite Teil der Rückseiten-Durchkontaktierung eine zweite Breite entlang der ersten Richtung hat, wobei die erste Breite größer als die zweite Breite ist; und einer Betriebsspannungsleitung auf einer Rückseite des Substrats und in Kontakt mit der Rückseiten-Durchkontaktierung.
  2. Halbleitervorrichtung nach Anspruch 1, die weiterhin eine dielektrische Schicht unter der Gatestruktur aufweist, wobei der erste Teil der Rückseiten-Durchkontaktierung in Kontakt mit einer Seitenfläche der dielektrischen Schicht ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin einen ersten dielektrischen Abstandshalter aufweist, wobei der erste dielektrische Abstandshalter einen horizontalen Teil in Kontakt mit einer Oberseite des ersten Teils der Rückseiten-Durchkontaktierung und einen vertikalen Teil in Kontakt mit einer ersten Seitenwand des ersten Teils der Rückseiten-Durchkontaktierung aufweist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin einen ersten dielektrischen Abstandshalter aufweist, der einen ersten vertikalen Teil in Kontakt mit einer ersten Seitenwand des ersten Teils der Rückseiten-Durchkontaktierung und einen zweiten vertikalen Teil in Kontakt mit einer zweiten Seitenwand des ersten Teils der Rückseiten-Durchkontaktierung aufweist.
  5. Halbleitervorrichtung nach Anspruch 3, wobei die Betriebsspannungsleitung in Kontakt mit einer Unterseite des vertikalen Teils des ersten dielektrischen Abstandshalters ist.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin Folgendes aufweist: einen ersten dielektrischen Abstandshalter auf einer Oberseite des zweiten Teils der Rückseiten-Durchkontaktierung; und einen zweiten dielektrischen Abstandshalter auf einer Seitenwand der Rückseiten-Durchkontaktierung und auf einer Seitenwand des ersten dielektrischen Abstandshalters, wobei der zweite dielektrische Abstandshalter seitlich zwischen der Gatestruktur und der Rückseiten-Durchkontaktierung angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die Gatestruktur in Kontakt mit einer Oberseite des zweiten dielektrischen Abstandshalters ist.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die Betriebsspannungsleitung in Kontakt mit einer Unterseite des zweiten dielektrischen Abstandshalters ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin Folgendes aufweist: Nanolagen, die beabstandet übereinander angeordnet sind, wobei jede der Nanolagen von der Gatestruktur umschlossen ist; einen Gate-Abstandshalter über den Nanolagen und auf einer Seitenwand der Gatestruktur; Halbleiterschichten vertikal unter dem Gate-Abstandshalter, wobei jede der Halbleiterschichten vertikal zwischen einem benachbarten Paar der Nanolagen angeordnet ist und die Rückseiten-Durchkontaktierung einen dritten Teil aufweist, der zu den Halbleiterschichten entlang der ersten Richtung ausgerichtet ist; und einen ersten, einen zweiten und einen dritten dielektrischen Abstandshalter, die seitlich zwischen den Halbleiterschichten und dem dritten Teil der Rückseiten-Durchkontaktierung angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der Gate-Abstandshalter in Kontakt mit Oberseiten des ersten und des zweiten dielektrischen Abstandshalters und in Kontakt mit einer Seitenwand des dritten dielektrischen Abstandshalters ist.
  11. Verfahren mit den folgenden Schritten: wechselndes Herstellen von ersten Halbleiterschichten und zweiten Halbleiterschichten über einer Vorderseite eines Substrats; Ätzen der ersten und der zweiten Halbleiterschichten und des Substrats, um einen Graben zu erzeugen; Herstellen eines ersten dielektrischen Abstandshalters so, dass er eine Seitenwand des Grabens belegt; Herstellen eines zweiten dielektrischen Abstandshalters so, dass er eine Seitenwand des ersten dielektrischen Abstandshalters belegt; nach dem Herstellen des zweiten dielektrischen Abstandshalters Herstellen einer Rückseiten-Durchkontaktierung in dem Graben: Herstellen einer Gatestruktur so, dass sie sich quer über den ersten und den zweiten dielektrischen Abstandshalter und die Rückseiten-Durchkontaktierung erstreckt; nach dem Herstellen der Gatestruktur Entfernen eines Teils des zweiten dielektrischen Abstandshalters, der nicht von der Gatestruktur bedeckt ist, um eine erste Aussparung zu erzeugen; Füllen der ersten Aussparung mit einem ersten leitfähigen Material, um die Rückseiten-Durchkontaktierung zu vergrößern; nach dem Vergrößern der Rückseiten-Durchkontaktierung Ätzen eines Teils des ersten dielektrischen Abstandshalters, der nicht von der Gatestruktur bedeckt ist, um eine zweite Aussparung zu erzeugen; und Füllen der zweiten Aussparung mit einem zweiten leitfähigen Material.
  12. Verfahren nach Anspruch 11, das weiterhin Folgendes umfasst: Durchführen eines CMP-Prozesses (CMP: chemisch-mechanische Polierung) an einer Rückseite des Substrats, bis eine Unterseite der Rückseiten-Durchkontaktierung freigelegt ist; und Herstellen einer Metallleitung auf der Unterseite der Rückseiten-Durchkontaktierung.
  13. Verfahren nach Anspruch 11 oder 12, das weiterhin Folgendes umfasst: nach dem Herstellen der Rückseiten-Durchkontaktierung Rückätzen der Rückseiten-Durchkontaktierung; Herstellen einer ersten dielektrischen Kappe über der Rückseiten-Durchkontaktierung, wobei die erste dielektrische Kappe und der erste dielektrische Abstandshalter aus dem gleichen Material hergestellt werden; und Herstellen einer zweiten dielektrischen Kappe über der ersten dielektrischen Kappe, wobei die zweite dielektrische Kappe aus einem anderen Material als der erste und der zweite dielektrische Abstandshalter hergestellt werden.
  14. Verfahren nach einem der Ansprüche 11 bis 13, das vor dem Ätzen des Teils des ersten dielektrischen Abstandshalters weiterhin ein Herstellen einer dielektrischen Kappe über dem ersten leitfähigen Material umfasst.
  15. Verfahren nach einem der Ansprüche 11 bis 14, das nach dem Vergrößern der Rückseiten-Durchkontaktierung weiterhin ein Ersetzen der Gatestruktur durch eine Metallgatestruktur umfasst.
  16. Verfahren mit den folgenden Schritten: Herstellen eines Epitaxiestapels aus wechselnden ersten Halbleiterschichten und zweiten Halbleiterschichten über einer Vorderseite eines Substrats; Herstellen eines ersten dielektrischen Abstandshalters entlang dem Epitaxiestapel; Herstellen eines zweiten dielektrischen Abstandshalters entlang dem ersten dielektrischen Abstandshalter; Herstellen eines dritten dielektrischen Abstandshalters entlang dem zweiten dielektrischen Abstandshalter; Herstellen einer dielektrischen Opferschicht benachbart zu dem dritten dielektrischen Abstandshalter, wobei der erste, der zweite und der dritte dielektrische Abstandshalter und die dielektrische Opferschicht mindestens zwei unterschiedlichen Materialien aufweisen; nach dem Herstellen der dielektrischen Opferschicht Ersetzen eines Teils des Epitaxiestapels durch eine Source-/Drain-Epitaxiestruktur; nach dem Ersetzen des Teils des Epitaxiestapels durch die Source-/Drain-Epitaxiestruktur Durchführen eines CMP-Prozesses (CMP: chemisch-mechanische Polierung) an einer Rückseite des Substrats, bis eine Unterseite der dielektrischen Opferschicht freigelegt ist; Entfernen der dielektrischen Opferschicht, um eine Aussparung zu erzeugen, die eine Seitenwand der Source-/Drain-Epitaxiestruktur freilegt; und Füllen der Aussparung mit einer Rückseiten-Durchkontaktierung.
  17. Verfahren nach Anspruch 16, das weiterhin Folgendes umfasst: vor dem Durchführen des CMP-Prozesses an der Rückseite des Substrats Rückätzen der dielektrischen Opferschicht, um eine erste Aussparung zu erzeugen; Herstellen einer ersten dielektrischen Kappe in der ersten Aussparung und über der dielektrischen Opferschicht, wobei die erste dielektrische Kappe und der erste dielektrische Abstandshalter aus einem ersten Material hergestellt werden; und Herstellen einer zweiten dielektrischen Kappe in der ersten Aussparung und über der ersten dielektrischen Kappe, wobei die zweite dielektrische Kappe und der dritte dielektrische Abstandshalter aus einem zweiten Material hergestellt werden.
  18. Verfahren nach Anspruch 17, das weiterhin Folgendes umfasst: Rückätzen des ersten und des zweiten dielektrischen Abstandshalters nach dem Herstellen der zweiten dielektrischen Kappe; Entfernen des zweiten und des dritten dielektrischen Abstandshalters und der zweiten dielektrischen Kappe, um eine zweite Aussparung zwischen der dielektrischen Opferschicht und dem ersten dielektrischen Abstandshalter zu erzeugen; und Füllen der zweiten Aussparung mit einem dielektrischen Material.
  19. Verfahren nach Anspruch 18, das weiterhin ein Herstellen einer dritten dielektrischen Kappe in der zweiten Aussparung und über dem dielektrischen Material umfasst, wobei die dritte dielektrische Kappe und der erste dielektrische Abstandshalter aus dem ersten Material hergestellt werden.
  20. Verfahren nach einem der Ansprüche 16 bis 19, das vor dem Füllen der Aussparung mit der Rückseiten-Durchkontaktierung weiterhin ein Herstellen einer Silizidschicht auf der freigelegten Seitenwand der Source-/Drain-Epitaxiestruktur umfasst.
DE102021103469.8A 2020-04-30 2021-02-15 Integrierter schaltkreis und verfahren zu dessen herstellung Pending DE102021103469A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063018277P 2020-04-30 2020-04-30
US63/018,277 2020-04-30
US17/167,646 US11676896B2 (en) 2020-04-30 2021-02-04 Integrated circuit and method for forming the same
US17/167,646 2021-02-04

Publications (1)

Publication Number Publication Date
DE102021103469A1 true DE102021103469A1 (de) 2021-11-04

Family

ID=78243110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021103469.8A Pending DE102021103469A1 (de) 2020-04-30 2021-02-15 Integrierter schaltkreis und verfahren zu dessen herstellung

Country Status (3)

Country Link
CN (1) CN113594156B (de)
DE (1) DE102021103469A1 (de)
TW (1) TWI758174B (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026840B2 (en) * 2016-10-13 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of semiconductor device with source/drain structures
US10651171B2 (en) * 2016-12-15 2020-05-12 Taiwan Semiconductor Manufacturing Co. Ltd. Integrated circuit with a gate structure and method making the same
US10177047B2 (en) * 2017-03-01 2019-01-08 International Business Machines Corporation Trench gate first CMOS
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US11195796B2 (en) * 2018-05-08 2021-12-07 Mediatek Inc. Semiconductor device structure and method for forming the same
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
US10861750B2 (en) * 2018-07-02 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Also Published As

Publication number Publication date
TW202143492A (zh) 2021-11-16
CN113594156B (zh) 2024-03-08
CN113594156A (zh) 2021-11-02
TWI758174B (zh) 2022-03-11
US20230326856A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
DE102019200725B4 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
DE102017117850B4 (de) Flexibles Verschmelzungsschema für epitaxiale Source-/Drain-Bereiche
DE102016100022A1 (de) CMOS-Vorrichtung mit vorgespanntem Nanodraht und Herstellungsverfahren
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017128255A1 (de) Halbleitervorrichtung und Verfahren
DE102017124637A1 (de) Herstellungsverfahren für ein Halbleiter-Bauelement und ein Halbleiter-Bauelement
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102021100270A1 (de) Epitaxialer Rückseitenkontakt
DE102021101178A1 (de) Integrierte-schaltkreis-struktur mit rückseitiger dielektrischer schicht mit luftspalt
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021113551A1 (de) Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben
DE102020121511A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und eine halbleitervorrichtung
DE102020114655A1 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopen mit einspringendem profil
DE102019101555B4 (de) Metall-gate-schneideform
DE102017127205B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102023101602A1 (de) Metallgatestruktur und verfahren zu deren herstellung
DE102021100118B4 (de) Integrierter schaltkreis und verfahren zu dessen herstellung
DE102020104370B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021110375A1 (de) Vergrösserung von abscheidungsfenster
DE102021103469A1 (de) Integrierter schaltkreis und verfahren zu dessen herstellung
DE102017124223B4 (de) Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
DE102020134536A1 (de) Luftspalt in inneren abstandshaltern und verfahren zum fertigen desselben in feldeffekttransistoren
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102021112360A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication