DE102021101747B4 - Halbleiter - Packages und Verfahren zu deren Herstellung - Google Patents

Halbleiter - Packages und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102021101747B4
DE102021101747B4 DE102021101747.5A DE102021101747A DE102021101747B4 DE 102021101747 B4 DE102021101747 B4 DE 102021101747B4 DE 102021101747 A DE102021101747 A DE 102021101747A DE 102021101747 B4 DE102021101747 B4 DE 102021101747B4
Authority
DE
Germany
Prior art keywords
core
power semiconductor
bond pad
load terminal
terminal bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021101747.5A
Other languages
English (en)
Other versions
DE102021101747A1 (de
Inventor
Eung San Cho
Tomasz Naeve
Petteri Palm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/774,357 external-priority patent/US11532541B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102021101747A1 publication Critical patent/DE102021101747A1/de
Application granted granted Critical
Publication of DE102021101747B4 publication Critical patent/DE102021101747B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

Ein Halbleiter-Package (100), das Folgendes aufweist:ein Substrat (102) mit einer ersten Hauptoberfläche (904), einer zweiten Hauptoberfläche (906) gegenüber der ersten Hauptoberfläche (904), einem elektrisch isolierenden Kern (908) zwischen der ersten und der zweiten Hauptoberfläche (906) und einer elektrisch leitfähigen ersten Durchkontaktierung (910), die sich durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert;einen Leistungshalbleiterchip (108), der in die Öffnung (110) in dem Kern (908) eingebettet ist, wobei der Leistungshalbleiterchip (108) dünner als oder gleich dick wie der Kern (908) ist, wobei der Leistungshalbleiterchip (108) ein erstes Lastanschluss-Bondpad (114) an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche (904) des Substrats (102) weist, ein zweites Lastanschluss-Bondpad (118) an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche (906) des Substrats (102) weist, und ein Steueranschluss-Bondpad (122) an der ersten Seite oder der zweiten Seite aufweist;ein plattiertes erstes Kontaktpad (128) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von der ersten Durchkontaktierung (910) bereitgestellt wird;ein plattiertes zweites Kontaktpad (130) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) bereitgestellt wird; undeinen thermischen Kondensator (932), der an der ersten Hauptoberfläche (904) des Substrats (102) befestigt ist, wobei der thermische Kondensator (932) so ausgelegt ist, dass er transiente Wärmeimpulse von dem Leistungshalbleiterchip (108) absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt;wobei eine erste Metallisierung (126) an der ersten Hauptoberfläche (904) des Substrats (102) das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) elektrisch verbindet, und wobei der thermische Kondensator (932) an der ersten Metallisierung (126) oder an einer plattierten Oberfläche der ersten Metallisierung (126) befestigt ist.

Description

  • Die Erfindung betrifft Halbleiter-Packages (Halbleiterpackungen, Halbleiterbaugruppen, Halbleitergehäuse), ein Verfahren zur Chargenfertigung (Serienfertigung, batch manufacturing) einer Mehrzahl von Halbleiter-Packages und Verfahren zur Herstellung eines Halbleiter-Packages.
  • Hintergrund
  • Die Kühlbarkeit ist ein Nachteil für Leistungselektronik auf Basis von oberflächenmontierten Bauelementen (Surface Mount Device, SMD). Dennoch bieten SMD-basierte Systeme eine hohen Effizienz und werden daher häufig eingesetzt. Einige Leistungs-SMD-Packagelösungen bieten einen geringen thermischen Widerstand zu der Ober- und Unterseite des Packages und verwenden keine Bonddraht- oder Clip-Verbindungen mehr, sondern verwenden stattdessen Lötbumps für Source- und Gate-Anschlüsse. Der Drain-Anschluss wird durch eine plattierte Kupferdose (copper can) (Deckel) gebildet, die mit der Drain-Seite des Leistungshalbleiterchips verbunden ist. Die Dose bzw. der Deckel bietet einen geringen thermischen Widerstand zu der Oberseite des Packages und eignet sich gut für die Kühlung durch die Oberseite des Packages, wodurch eine doppelseitige Kühllösung bereitgestellt wird.
  • Der Dose/Deckel-Ansatz erfordert jedoch eine relativ große Gate-Pad-Größe, die die aktive Fläche des Leistungshalbleiter-Bauelements reduziert und daher die Chipkosten erhöht und die Gesamteffizienz senkt. Darüber hinaus unterstützt der Dose/Deckel-Ansatz nicht ohne weiteres dünne Halbleiterchips (z. B. 40µm bis 60µm dick oder noch dünner) aufgrund von Problemen mit der Bondliniendicke, die entstehen, wenn thermisches Material an der Seitenwand eines dünnen Leistungshalbleiterchips hochkriecht. Übermäßiges Kriechen bzw. Kriechstrom kann zu elektrischen Problemen führen, was im Fall von dünnen Halbleiterchips schwer zu vermeiden ist.
  • US 2015 / 0 255 380 A1 offenbart eine Package-Struktur, welche eine Isolationsschicht, eine erste leitfähige Schicht, eine zweite leitfähige Schicht, eine elektronische Komponente, und eine thermische Leiterstruktur aufweist. Die elektronische Komponente ist in der Isolationsschicht eingebettet und enthält leitfähige Anschlüsse, welche mit der ersten und der zweiten leitfähigen Schicht elektrisch verbunden sind. Die thermische Leiterstruktur ist in der Isolationsschicht eingebettet und dient der Wärmeableitung von der elektronischen Komponente.
  • EP 3 376 539 A1 offenbart ein stapelbares Leistungsmodul, welches einen Modulkörper und eine Leistungshalbleitervorrichtung aufweist, welche in dem Modulkörper eingebettet ist. Das Leistungsmodul enthält eine leitfähige Struktur, welche die Leistungshalbleitervorrichtung mit Kontaktanschlüssen verbindet, wobei die leitfähige Struktur eine thermische Kapazität hat, welche ausreichend zum Aufnehmen einer relativ großen Wärmemenge ist, welche während eines Schaltzyklus der Leistungshalbleitervorrichtung erzeugt wird.
  • DE 10 2013 104 337 A1 offenbart ein Halbleitergehäuse mit einem Halbleiterchip zum Regeln eines Stromflusses von einem ersten Kontaktbereich zu einem zweiten Kontaktbereich. Ein Einkapselungsmittel umgibt den Halbleiterchip und weist mehrere Durchkontaktierungen zum Kontaktieren einer Oberseite des Halbleiterchips auf. Eine weitere Durchkontaktierung in dem Einkapselungsmittel ist mit einer leitfähigen Schicht an einer Unterseite des Halbleiterchips elektrisch verbunden.
  • Es ist eine Aufgabe der Erfindung, ein verbessertes Leistungshalbleiter-Package auf SMD-Basis und entsprechende Verfahren zur Herstellung bereitzustellen. Diese Aufgabe wird durch den Gegenstand gemäß den unabhängigen Ansprüchen gelöst.
  • Zusammenfassung
  • Gemäß einer Ausführungsform eines Halbleiter-Packages (semiconductor package) weist das Halbleiter-Package Folgendes auf: ein Substrat mit einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche, einem elektrisch isolierenden Kern zwischen der ersten und der zweiten Hauptoberfläche und einer elektrisch leitfähigen ersten Durchkontaktierung (Durchgangsloch, Via), die sich durch einen Peripheriebereich (Randbereich, Umfangsbereich) des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert; einen Leistungshalbleiterchip (power semiconductor die), der in die Öffnung in dem Kern eingebettet ist, wobei der Leistungshalbleiterchip dünner als oder gleich dick wie der Kern ist, wobei der Leistungshalbleiterchip ein erstes Lastanschluss-Bondpad (load terminal bond pad) an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche des Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche des Substrats weist, und ein Steueranschluss-Bondpad (control terminal bond pad) an der ersten Seite oder der zweiten Seite aufweist; ein plattiertes erstes Kontaktpad an der zweiten Hauptoberfläche des Substrats und das von der ersten (bzw. durch die erste) Durchkontaktierung bereitgestellt wird; ein plattiertes zweites Kontaktpad an der zweiten Hauptoberfläche des Substrats und das von dem zweiten (bzw. durch das zweite) Lastanschluss-Bondpad des Leistungshalbleiterchips bereitgestellt wird; und einen thermischen Kondensator (capacitor), der an der ersten Hauptoberfläche des Substrats befestigt (angebracht) ist, wobei der thermische Kondensator so ausgelegt ist, dass er transiente Wärmeimpulse (transient heat pulses) von dem Leistungshalbleiterchip absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt; wobei eine erste Metallisierung an der ersten Hauptoberfläche des Substrats das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit der ersten Durchkontaktierung elektrisch verbindet, und wobei der thermische Kondensator an der ersten Metallisierung oder an einer plattierten Oberfläche der ersten Metallisierung befestigt ist.
  • Gemäß einer Ausführungsform eines Verfahren zur Chargenfertigung einer Mehrzahl von Halbleiter-Packages weist das Verfahren Folgendes auf: Ausrichten eines ersten Panels mit einem zweiten Panel, wobei das erste Panel eine Mehrzahl von miteinander verbundenen Substraten mit Öffnungen und einen in jeder Öffnung eingebetteten Leistungshalbleiterchip aufweist, wobei das zweite Panel eine Mehrzahl von miteinander verbundenen thermischen Kondensatoren aufweist, die mit entsprechenden der Substrate ausgerichtet sind; Befestigen jedes thermischen Kondensators an dem entsprechenden Substrat, das mit dem thermischen Kondensator ausgerichtet ist, durch ein Befestigungsmaterial, das auf die Substrate des ersten Panels und/oder die thermischen Kondensatoren des zweiten Panels aufgetragen ist; und nach dem Befestigen, Schneiden durch Bereiche des ersten Panels, die die Substrate miteinander verbinden, und durch Bereiche des zweiten Panels, die die thermischen Kondensatoren miteinander verbinden, um einzelne Packages zu bilden, wobei jedes einzelne Package ein Substrat, einen in das Substrat eingebetteten Leistungshalbleiterchip und einen an dem Substrat befestigten thermischen Kondensator aufweist, wobei der thermische Kondensator so ausgelegt ist, dass er transiente Wärmeimpulse von dem in demselben Package wie der thermische Kondensator enthaltenen Leistungshalbleiterchip absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt.
  • Gemäß einer Ausführungsform eines Halbleiter-Packages weist das Halbleiter-Package Folgendes auf: einen elektrisch isolierenden Kern mit einer ersten Seite, einer zweiten Seite, die der ersten Seite gegenüberliegt und zur Montage an einem anderen Substrat konfiguriert ist, und einer elektrisch leitfähigen ersten Durchkontaktierung, die sich durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst, wobei der Kern einen oder mehrere Bereiche an der zweiten Seite aufweist, wo die Glasfasern von dem Epoxidmaterial freigelegt sind; einen Leistungshalbleiterchip, der in die Öffnung in dem Kern eingebettet ist, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Seite des Kerns weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Seite des Kerns weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite des Leistungshalbleiterchips aufweist; ein Harz, das die Öffnung in dem Kern füllt und den Leistungshalbleiterchip umgibt (umschließt); ein plattiertes erstes Kontaktpad an der ersten Seite des Kerns und das von der ersten Durchkontaktierung bereitgestellt wird; ein plattiertes zweites Kontaktpad an der zweiten Seite des Kerns und das von dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips bereitgestellt wird; und eine Lötmaske, die den einen oder die mehreren Bereiche an der zweiten Seite des Kerns teilweise bedeckt, wo die Glasfasern von dem Epoxidmaterial freigelegt sind; wobei eine erste Metallisierung an der ersten Seite des Kerns das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit der ersten Durchkontaktierung elektrisch verbindet, und wobei ein thermischer Kondensator an der ersten Metallisierung oder an einer plattierten Oberfläche der ersten Metallisierung befestigt ist.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiter-Packages weist das Verfahren Folgendes auf: Positionieren eines elektrisch isolierenden Kerns mit einer ersten Seite des Kerns, die nach unten weist, und einer zweiten Seite des Kerns, die nach oben weist, wobei die zweite Seite zur Montage an einem anderen Substrat konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst; Platzieren eines Leistungshalbleiterchips in der Öffnung in dem Kern, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad, das nach unten in die gleiche Richtung wie die erste Seite des Kerns weist, und ein zweites Lastanschluss-Bondpad, das nach oben in die gleiche Richtung wie die zweite Seite des Kerns weist, aufweist; an der zweiten Seite des Kerns: Füllen der Öffnung in dem Kern mit einem Harz, das den Leistungshalbleiterchip umgibt; Reduzieren einer Dicke des Harzes in einem Bereich, der über dem zweiten Lastanschluss-Bondpad des Leistungshalbleiterchips liegt; und nach dem Reduzieren, Dünnermachen des Harzes, um die erste Durchkontaktierung und das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips freizulegen, wobei das Dünnermachen die Glasfasern von dem Epoxidmaterial in einem oder mehreren Bereichen an der zweiten Seite des Kerns freilegt; und teilweises Bedecken des einen oder der mehreren Bereiche an der zweiten Seite des Kerns, wo die Glasfasern von dem Epoxidmaterial freigelegt sind, mit einer Lötmaske; Plattieren eines unmaskierten Bereichs an der ersten Seite des Kerns, um eine Metallisierung zu bilden, die das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit der ersten Durchkontaktierung an der ersten Seite des Kerns elektrisch verbindet.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiter-Packages weist das Verfahren Folgendes auf: Positionieren eines elektrisch isolierenden Kerns mit einer ersten Seite des Kerns, die nach oben weist, und einer zweiten Seite des Kerns, die nach unten weist, wobei die zweite Seite zur Montage an einem anderen Substrat konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst; Platzieren eines Leistungshalbleiterchips in der Öffnung in dem Kern, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad, das nach oben in die gleiche Richtung wie die erste Seite des Kerns weist, und ein zweites Lastanschluss-Bondpad, das nach unten in die gleiche Richtung wie die zweite Seite des Kerns weist, aufweist; und an der ersten Seite des Kerns: Füllen der Öffnung in dem Kern mit einem Harz, das den Leistungshalbleiterchip umgibt; Dünnermachen des Harzes; Bilden einer Maske auf dem verdünnten (dünner gemachten) Harz, wobei die Maske eine erste Öffnung, die mit der ersten Durchkontaktierung ausgerichtet ist, und eine zweite Öffnung, die mit dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips ausgerichtet ist, aufweist; Ätzen des Harzes durch die erste Öffnung, um die erste Durchkontaktierung freizulegen, und durch die zweite Öffnung, um das erste Lastanschluss-Bondpad des Leistungshalbleiterchips freizulegen; Plattieren der freiliegenden ersten Durchkontaktierung und des freiliegenden ersten Lastanschluss-Bondpads des Leistungshalbleiterchips, um das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit der ersten Durchkontaktierung an der ersten Seite des Kerns zu verbinden.
  • Ein Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
    • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Packages.
    • 2 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 3A und 3B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 1 gezeigten Halbleiter-Packages.
    • 4A und 4B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 2 gezeigten Halbleiter-Packages.
    • 5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 6A und 6B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 5 gezeigten Halbleiter-Packages.
    • 7A bis 71 zeigen jeweilige Querschnittsansichten einer Ausführungsform eines Verfahrens zur Chargenfertigung von Halbleiter-Packages.
    • 8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Verfahrens zur Chargenfertigung von Halbleiter-Packages.
    • 9 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 10 zeigt ein Diagramm, das den Zusammenhang zwischen Energiekapazität (energy capacity) und Dicke für den thermischen Kondensator des in 9 gezeigten Packages für ein spezifisches Beispiel darstellt.
    • 11 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 12 zeigt eine partielle Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 13 zeigt eine Ausführungsform eines Verfahrens zur Chargenfertigung eines der in den 9, 11 und 12 gezeigten Halbleiter-Packages.
    • 14 zeigt eine vergrößerte Draufsicht auf ein erstes Panel; und 15 zeigt eine vergrößerte Draufsicht auf ein zweites Panel, die in dem Verfahren von 13 verwendet werden.
    • 16 zeigt eine Draufsicht auf einen verbundenen thermischen Kondensator, nachdem er gemäß dem Verfahren von 13 an einem entsprechenden Substrat befestigt wurde.
    • 17 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages.
    • 18 zeigt eine Ausführungsform eines Verfahrens zur Herstellung des in 17 gezeigten Halbleiter-Packages.
    • 19A bis 19D zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 9 gezeigten Halbleiter-Packages.
  • Detaillierte Beschreibung
  • Die beschriebenen Ausführungsformen stellen ein Halbleiter-Package mit einem oder mehreren lötbaren Kontaktpads bereit, die von mindestens einem Anschlussbondpad eines Leistungshalbleiterchips gebildet werden, sowie Verfahren zu dessen Herstellung. Das Halbleiter-Package hat eine erhöhte Wärmeableitung, einen kleineren Formfaktor, stellt einen direkten Pad-Kontakt zwischen Chip (Die) und Montagefläche bereit und ermöglicht ein Gate-Anschluss-Routing (gate terminal routing). Die hier beschriebenen Verfahren sind prozessflusskompatibel mit großen Panels (Platten), wie sie typischerweise bei der Verarbeitung von Leiterplatten (printed circuit board, PCB) verwendet werden, und sorgen für eine geringere Kostenskala. Das Package hat auch eine verbesserte thermische Leistung an der Package-Oberseite. Anstelle von Lötmittel zwischen dem Chip und der Oberseitenmetallisierung kann die Verbindung eine direkte Kupfer-zu-KupferVerbindung sein. Die Package-Grundfläche kann zwischen verschiedenen Chipgrößen standardisiert werden, da die Oberfläche des isolierenden Substratkörpers des Packages verwendet werden kann, um die Source/ Emitter- (oder Drain/Kollektor-) und Gate-Pad-Verbindungen im Falle eines Leistungshalbleitertransistorbauelementes zu verlängern bzw. zu verlegen.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Packages 100. Das Halbleiter-Package 100 enthält ein isolierendes Substrat 102 mit einer ersten Hauptseite 104 und einer zweiten Hauptseite 106 gegenüber der ersten Hauptseite 104. Das isolierende Substrat 102 kann ein Laminat sein, wie zum Beispiel ein PCB-Substrat usw. Das Package 100 enthält außerdem einen Leistungshalbleiterchip 108, der in das isolierende Substrat 102 eingebettet und dünner als oder gleich dick wie das isolierende Substrat 102 ist. Das heißt, die Dicke T_sub des isolierenden Substrats 102 ist gleich oder größer als die Dicke T_die des Leistungshalbleiterchips 108, wodurch die mit dünnen Halbleiterchips verbundenen Probleme der Bondliniendicke eliminiert werden. Dementsprechend kann der in das isolierende Substrat 102 eingebettete Leistungshalbleiterchip 108 relativ dünn sein, zum Beispiel kann T_die in einem Bereich von 40 µm bis 60 µm oder sogar noch weniger liegen.
  • In einer Ausführungsform ist der Leistungshalbleiterchip 108 in einer Öffnung 110 in dem isolierenden Substrat 102 positioniert und die Öffnung 110 ist zumindest teilweise mit einem isolierenden Material 112, wie zum Beispiel einem Epoxid, Harz usw., gefüllt. Das isolierende Substrat 102 mit der Öffnung 110 und das isolierende Material 112, das die Öffnung 110 zumindest teilweise ausfüllt, können aus dem gleichen Material oder aus unterschiedlichen Materialien gemacht sein. Zum Beispiel kann das isolierende Substrat 102 mit der Öffnung 110 Glasfasern umfassen, die in ein Epoxid eingebettet sind, und das isolierende Material 112, das die Öffnung 110 zumindest teilweise ausfüllt, kann ein Harz umfassen. In einem anderen Beispiel können sowohl das isolierende Substrat 102 mit der Öffnung 110 als auch das isolierende Material 112, das die Öffnung 110 zumindest teilweise ausfüllt, ein Harzmaterial sein. Dies sind nur einige wenige Beispiele für die Zusammensetzung des isolierenden Substrats 102 und des isolierenden Materials 112 und es sind noch andere Materialkombinationen möglich.
  • Der Leistungshalbleiterchip 108, der in das isolierende Substrat 102 eingebettet ist, hat ein erstes Lastanschluss-Bondpad 114 an einer ersten Seite 116 des Chips 108, das in die gleiche Richtung wie die erste Hauptseite 104 des isolierenden Substrats 102 weist. Der Leistungshalbleiterchip 108 hat auch ein zweites Lastanschluss-Bondpad 118 an einer zweiten Seite 120 des Chips 108, das in die gleiche Richtung wie die zweite Hauptseite 106 des isolierenden Substrats 102 weist. Gemäß der in 1 dargestellten Ausführungsform hat der Leistungshalbleiterchip 108 ferner ein Steueranschluss-Bondpad 122 an der zweiten Seite 120 des Chips 108.
  • Das erste Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 kann ein Drain-Anschluss-Bondpad sein und das zweite Lastanschluss-Bondpad 118 des Chips 108 kann ein Source-Anschluss-Bondpad sein, z. B. im Fall eines Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor, metal-oxide-semiconductor field-effect transistor) Bauelements, HEMT (Transistor mit hoher Elektronenbeweglichkeit, high-electron mobility transistor) Bauelements usw. Das erste Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 kann stattdessen ein Kollektoranschluss-Bondpad sein und das zweite Lastanschluss-Bondpad 118 des Chips 108 kann ein Emitteranschluss-Bondpad sein, z. B. im Fall eines IGBT (Bipolartransistor mit isolierter Gate-Elektrode, insulated-gate bipolar transistor) Bauelements. In jedem Beispiel kann das Steueranschluss-Bondpad 122 auf der zweiten Seite 120 des Leistungshalbleiterchips 108 ein Gateanschluss-Bondpad sein.
  • Unabhängig von der Art des Leistungshalbleiterchips 108, der in das isolierende Substrat 102 eingebettet ist, enthält das Halbleiter-Package 100 auch elektrisch leitfähige erste Durchkontaktierungen 124, wie zum Beispiel plattierte Durchgangslöcher, Kupfer-Durchkontaktierungen, Metallblöcke usw., die sich durch das isolierende Substrat 102 in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip 108 seitlich umgibt. Das Halbleiter-Package 100 enthält ferner eine erste Metallisierung 126, wie zum Beispiel eine Kupfermetallisierung, die das erste Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 mit den ersten Durchkontaktierungen 124 an der ersten Hauptseite 104 des isolierenden Substrats 102 verbindet.
  • In einer Ausführungsform umfassen die ersten Durchkontaktierungen 124, die erste Metallisierung 126 und das erste Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 jeweils Kupfer. Das zweite Lastanschluss-Bondpad 118 und das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 können ebenfalls jeweils Kupfer umfassen. Andere elektrisch leitfähige Materialien können auch für die ersten Durchkontaktierungen 124, die erste Metallisierung 126 und die Anschlussbondpads 114, 118, 122 des Leistungshalbleiterchips 108 verwendet werden. Im Allgemeinen kann jedes Metall oder jede Metallverbindung, wie zum Beispiel Cu, NiPdAu usw., für das erste Lastanschluss-Bondpad 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 verwendet werden. Für die Anschlussbondpads 118, 122 an der zweiten Seite 120 des Leistungshalbleiterchips 108 sollte das verwendete Metall oder die verwendete Metallverbindung lötbar sein, z. B. Cu. Der Begriff „lötbar“, wie er hier verwendet wird, bedeutet, dass eine adäquate Lötverbindung mit diesem Material hergestellt werden kann. Zum Beispiel können die hier beschriebenen lötfähigen Kontaktpads standardmäßige bleihaltige oder bleifreie Lötmaterialien oder Legierungen umfassen, die in der Elektronikfertigung verwendet werden und mindestens eines der folgenden Materialien enthalten: Sn, Pb, Sb, Bi, Ag, Cu, Zn, und/oder In.
  • Lötbare erste Kontaktpads 128 an der zweiten Hauptseite 106 des isolierenden Substrats 102 werden durch die ersten Durchkontaktierungen 124 gebildet, die sich durch das isolierende Substrat 102 erstrecken. In einer Ausführungsform werden standardmäßige vorplattierte Durchkontaktierungen verwendet, die jedoch breit/groß genug sind, damit die ersten Durchkontaktierungen 124 eine ausreichende Kontaktfläche für die Verwendung als finale/direkte Pads 128 an der zweiten Hauptseite 106 des isolierenden Substrats 102 aufweisen.
  • In dem oben angegebenen Beispiel des ersten Lastanschluss-Bondpads 114 des Leistungshalbleiterchips 108, das ein Drain- (oder Kollektor-) Anschluss-Bondpad ist, bedeutet dies, dass die ersten Durchkontaktierungen 124 als finale/direkte Pads 128 zur Bereitstellung der Drain- (oder Kollektor-) Verbindung an der zweiten Hauptseite 106 des isolierenden Substrats 102 verwendet werden können. Wenn das erste Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 stattdessen ein Source- (oder Emitter-) Anschluss-Bondpad ist, können die ersten Durchkontaktierungen 124 als finale/direkte Pads 128 zum Bereitstellen der Source- (oder Emitter-) Verbindung an der zweiten Hauptseite 106 des isolierenden Substrats 102 verwendet werden.
  • Ein lötbares zweites Kontaktpad 130 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das zweite Lastanschluss-Bondpad 118 des Leistungshalbleiterchips 108 gebildet, und ein lötbares drittes Kontaktpad 132 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das Steueranschluss-Bondpad 122 des Chips 108 in 1 gebildet. Dementsprechend bilden mindestens zwei Anschlussbondpads 118, 122 des Leistungshalbleiterchips 108 einige der endgültigen E/A-Pads (I/O pads) des Halbleiter-Packages 100 gemäß der in 1 dargestellten Ausführungsform, während die ersten Durchkontaktierungen 124 zusätzliche endgültige E/A-Pads des Packages bilden.
  • In einer Ausführungsform ist an der zweiten Hauptseite 106 des isolierenden Substrats 102 das lötbare zweite Kontaktpad 130, das durch das zweite Lastanschluss-Bondpad 118 des Leistungshalbleiterchips 108 gebildet wird, koplanar mit den lötbaren ersten Kontaktpads 128, die durch die ersten Durchkontaktierungen 124 gebildet werden. Das lötbare dritte Kontaktpad 132, das durch das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 gebildet wird, kann ebenfalls koplanar mit den lötbaren ersten Kontaktpads 128 sein, die durch die ersten Durchkontaktierungen 124 an der zweiten Hauptseite 106 des isolierenden Substrats 102 gebildet werden.
  • Alle elektrischen Anschlüsse bzw. Verbindungen für den Leistungshalbleiterchips 108 werden an der zweiten Hauptseite 106 des isolierenden Substrats 102 in Form von jeweiligen lötbaren Kontaktpads 128, 130, 132 bereitgestellt, wodurch das Halbleiter-Package 100 eine SMD-Konfiguration erhält. Das Halbleiter-Package 100 kann an der zweiten Hauptseite 106 des isolierenden Substrats 102 gekühlt werden, zum Beispiel durch die Platte/das Substrat (nicht dargestellt), auf der/dem das Package 100 montiert werden soll. Ein Kühlkörper (Wärmeableiter, heat sink) 134 kann an der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 angebracht werden, um eine doppelseitige Kühlung zur Verfügung zu stellen. Der Kühlkörper 134 kann weggelassen werden und stattdessen die erste Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 dicker gemacht werden, um eine doppelseitige Kühlung zur Verfügung zu stellen. Im Falle einer einseitigen Kühlung wird der Kühlkörper 134 weggelassen und ist daher in 1 als gestrichelter Kasten dargestellt. Etwaige Lücken 136 zwischen dem Kühlkörper 134 und der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 können mit einem thermischen Schnittstellenmaterial, wie zum Beispiel Wärmeleitpaste, Wärmeleitkleber usw., gefüllt werden. Die Lücke(n) 136 können stattdessen eliminiert werden, indem ein Teil der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 abgedeckt wird und die Dicke der ersten Metallisierung 126 dort, wo sie nicht abgedeckt ist, erhöht wird, zum Beispiel durch zusätzliches Plattieren und/oder ECD (electrochemical deposition, elektrochemische Abscheidung) von Cu.
  • Eine erste Lötmaske 138 kann die erste Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 zumindest teilweise bedecken. Im Falle einer einseitigen Kühlung kann die erste Lötmaske 138 die erste Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102 vollständig bedecken. Eine zweite Lötmaske 140 kann an der zweiten Hauptseite 106 des isolierenden Substrats 102 bereitgestellt werden, um den freiliegenden Oberflächenbereich der jeweiligen lötbaren Kontaktpads 128, 130, 132 zu definieren, die an der zweiten Hauptseite 106 des isolierenden Substrats 102 zur Oberflächenmontage des Halbleiter-Packages 100 bereitgestellt werden.
  • 2 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages. Die in 2 gezeigte Ausführungsform ist ähnlich zu der in 1 gezeigten Ausführungsform. Im Unterschied dazu befindet sich das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 in 2 aber an der ersten Seite 116 des Chips 108 statt an der zweiten Seite 120. Um eine elektrische Verbindung für das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 an der zweiten Hauptseite 106 des isolierenden Substrats 102 bereitzustellen, enthält das Halbleiter-Package 200 in 2 eine elektrisch leitfähige zweite Durchkontaktierung 202, die sich durch das isolierende Substrat 102 in dem Peripheriebereich erstreckt, und eine zweite Metallisierung 204, die das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 mit der zweiten Durchkontaktierung 202 an der ersten Hauptseite 104 des isolierenden Substrats 102 verbindet. Die zweite Metallisierung 204 an der ersten Hauptseite 104 des isolierenden Substrats 102 ist von der ersten Metallisierung 126 getrennt, um einen elektrischen Kurzschluss zwischen dem Steueranschluss-Bondpad 122 und dem ersten Lastanschluss-Bondpad 114 des Leistungshalbleiterchips 108 zu verhindern.
  • Ein lötbares drittes Kontaktpad 206 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch die zweite Durchkontaktierung 202 gebildet. Daher muss nur das zweite Lastanschluss-Bondpad 118 an der zweiten Seite 120 des Leistungshalbleiterchips 108 ein lötbares Metall oder eine lötbare Metallverbindung, wie zum Beispiel Cu, umfassen, wohingegen das Steueranschluss-Bondpad 122 und das erste Lastanschluss-Bondpad 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 ein lötbares Metall oder eine lötbare Metallverbindung umfassen können oder nicht. Die ersten Durchkontaktierungen 124 und die zweite Durchkontaktierung 202 umfassen jeweils ein lötbares Metall oder eine lötbare Metallverbindung, wie zum Beispiel Cu, und die zweite Durchkontaktierung 202 kann die gleiche oder eine ähnliche Zusammensetzung wie die ersten Durchkontaktierungen 124 aufweisen. Die erste Lötmaske 138 ist in 2 die gesamte erste Hauptseite 104 des isolierenden Substrats 102 bedeckend dargestellt, kann aber auch stattdessen die erste Hauptseite 104 des isolierenden Substrats 102 nur teilweise bedecken oder ganz weggelassen werden, zum Beispiel um eine doppelseitige Kühlung zu ermöglichen.
  • 3A und 3B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 1 gezeigten Halbleiter-Packages 100. In den 3A und 3B zeigt die linke Seite der jeweiligen Figuren eine Draufsicht auf die erste Hauptseite 104 des isolierenden Substrats 102 und die rechte Seite der jeweiligen Figuren zeigt eine Draufsicht auf die zweite Hauptseite 106 des isolierenden Substrats 102.
  • 3A zeigt das Halbleiter-Package 100 nach dem Einbetten des Leistungshalbleiterchips 108 in das isolierende Substrat 102 des Packages 100, aber vor dem Bilden der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102. Wie in 3A gezeigt und wie zuvor hierin erklärt, werden lötbare erste Kontaktpads 128 an der zweiten Hauptseite 106 des isolierenden Substrats 102 durch die ersten Durchkontaktierungen 124 gebildet, ein lötbares zweites Kontaktpad 130 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das zweite Lastanschluss-Bondpad 118 des Leistungshalbleiterchips 108 gebildet, und ein lötbares drittes Kontaktpad 132 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das Steueranschluss-Bondpad 122 des Chips 108 gebildet.
  • Da die Anschlussbondpads 118, 122 an der zweiten Seite 116 des Leistungshalbleiterchips 108 lötbar sind und als finale/direkte Pads 130, 132 für das Halbleiter-Package 100 an der zweiten Hauptseite 106 des isolierenden Substrats 102 verwendet werden, erfordert das Herstellungsverfahren zur Herstellung des Packages 100 keine zusätzlichen Bearbeitungs-/ Metallisierungsschichten, um entsprechende Kontaktpunkte für das Package 100 bereitzustellen. Zum Beispiel kann die Abscheidung einer Impfschicht (Keimschicht, seed layer), gefolgt von der Beschichtung von Cu auf den Anschlussbondpads 118, 122 an der zweiten Seite 116 des Leistungshalbleiterchips 108 als Teil des Herstellungsprozesses des Packages entfallen.
  • 3B zeigt das Halbleiter-Package 100 nach dem Bilden der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102. Die erste Metallisierung 126 wird durch Bilden der ersten Lötmaske 136 auf der ersten Hauptseite 104 des isolierenden Substrats 102 gebildet. Die erste Lötmaske 126 weist eine oder mehrere Öffnungen 300 auf, die zumindest einen Teil des ersten Lastanschluss-Bondpads 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 freilegen und zumindest einen Teil der ersten Durchkontaktierungen 124, die sich durch das isolierende Substrat 102 erstrecken, freilegen. Anschließend wird Kupfer in der bzw. den Öffnung(en) 300 der ersten Lötmaske 126 abgeschieden bzw. aufgetragen. Der Begriff „Kupfer“, wie er hier verwendet wird, bezieht sich auf Cu und Cu-Legierungen. Die ersten Durchkontaktierungen 124 und das erste Lastanschluss-Bondpad 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 sind im linken Teil von 3B als gestrichelte Kästchen dargestellt, da die ersten Durchkontaktierungen 124 und das erste Lastanschluss-Bondpad 114 durch die erste Metallisierung 126 bedeckt und daher in der linken Draufsicht von 3B verdeckt sind.
  • Die rechte Draufsicht von 3B zeigt die zweite Seite 106 des isolierenden Substrats 102, nachdem eine zweite Lötmaske 140 an der zweiten Hauptseite 106 des isolierenden Substrats 102 bereitgestellt wurde. Die zweite Lötmaske 140, falls vorhanden, definiert den freiliegenden Oberflächenbereich der jeweiligen lötbaren Kontaktpads 128, 130, 132, die an der zweiten Hauptseite 106 des isolierenden Substrats 102 zur Oberflächenmontage des Halbleiter-Packages 100 bereitgestellt werden, wie zuvor hierin erklärt.
  • 4A und 4B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 2 gezeigten Halbleiter-Packages 200. In den 4A und 4B zeigt die linke Seite der jeweiligen Figuren eine Draufsicht auf die erste Hauptseite 104 des isolierenden Substrats 102 und die rechte Seite der jeweiligen Figuren zeigt eine Draufsicht auf die zweite Hauptseite 106 des isolierenden Substrats 102.
  • 4A zeigt das Halbleiter-Package 200 nach dem Einbetten des Leistungshalbleiterchips 108 in das isolierende Substrat 102 des Packages 200, aber vor dem Bilden der ersten Metallisierung 126 an der ersten Hauptseite 104 des isolierenden Substrats 102. Wie in 4A gezeigt und wie zuvor hierin erklärt, werden lötbare erste Kontaktpads 128 an der zweiten Hauptseite 106 des isolierenden Substrats 102 durch die ersten Durchkontaktierungen 124 gebildet, ein lötbares zweites Kontaktpad 130 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das zweite Lastanschluss-Bondpad 118 des Leistungshalbleiterchips 108 gebildet, und ein lötbares drittes Kontaktpad 203 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch die zweite Durchkontaktierung 202 gebildet.
  • Da das zweite Lastanschluss-Bondpad 118 an der zweiten Seite 116 des Leistungshalbleiterchips 108 lötbar ist und als finales/direktes Pad 130 für das Halbleiter-Package 200 an der zweiten Hauptseite 106 des isolierenden Substrats 102 verwendet wird, erfordert das Herstellungsverfahren zur Herstellung des Packages 200 keine zusätzlichen Bearbeitungs-/ Metallisierungsschichten, um entsprechende Kontaktpunkte für das Package 200 bereitzustellen. Zum Beispiel kann, wie oben erklärt, die Abscheidung einer Impfschicht, gefolgt von der Plattierung von Cu auf dem zweiten Lastanschluss-Bondpad 118 an der zweiten Seite 116 des Leistungshalbleiterchips 108 als Teil des Herstellungsprozesses des Packages entfallen.
  • 4B zeigt das Halbleiter-Package 200 nach dem Bilden der ersten und zweiten Metallisierungen 126, 204 an der ersten Hauptseite 104 des isolierenden Substrats 102. Die erste Metallisierung 126 verbindet das erste Lastanschluss-Bondpad 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 mit den ersten Durchkontaktierungen 124 an der ersten Hauptseite 104 des isolierenden Substrats 102 und die zweite Metallisierung 204 verbindet das Steueranschluss-Bondpad 122 des Leistungshalbleiterchips 108 an der ersten Seite 116 des Chips 108 mit der zweiten Durchkontaktierung 202 an der ersten Hauptseite 104 des isolierenden Substrats 102, wie zuvor hierin erklärt.
  • Die ersten und zweiten Metallisierungen 126, 204 werden durch Bilden der ersten Lötmaske 136 auf der ersten Hauptseite 104 des isolierenden Substrats 102 gebildet. Die erste Lötmaske 126 hat eine erste Öffnung 400, die zumindest einen Teil des ersten Lastanschluss-Bondpads 114 an der ersten Seite 116 des Leistungshalbleiterchips 108 freilegt und zumindest einen Teil der ersten Durchkontaktierungen 124, die sich durch das isolierende Substrat 102 erstrecken, freilegt. Die erste Lötmaske 126 weist auch eine zweite Öffnung 402 auf, die zumindest einen Teil des Steueranschluss-Bondpads 122 an der ersten Seite 116 des Leistungshalbleiterchips 108 freilegt und zumindest einen Teil der zweiten Durchkontaktierung 202, die sich durch das isolierende Substrat 102 erstreckt, freilegt. Anschließend wird Kupfer in den ersten und zweiten Öffnungen 400, 402 der ersten Lötmaske 126 abgeschieden bzw. aufgebracht. Die ersten Durchkontaktierungen 124 und das erste Lastanschluss-Bondpad 114 und das Steueranschluss-Bondpad 122 an der ersten Seite 116 des Leistungshalbleiterchips 108 sind im linken Teil von 3B als gestrichelte Kästchen dargestellt, da die ersten Durchkontaktierungen 124 und das erste Lastanschluss-Bondpad 114 durch die erste Metallisierung 126 bedeckt sind und das Steueranschluss-Bondpad 122 durch die zweite Metallisierung 204 bedeckt ist und somit in der linken Draufsicht von 4B verdeckt sind.
  • Die rechte Draufsicht von 4B zeigt die zweite Seite 106 des isolierenden Substrats 102, nachdem eine zweite Lötmaske 140 an der zweiten Hauptseite 106 des isolierenden Substrats 102 bereitgestellt wurde. Die zweite Lötmaske 140, falls vorhanden, definiert den freiliegenden Oberflächenbereich der jeweiligen lötbaren Kontaktpads 128, 130, 206, die an der zweiten Hauptseite 106 des isolierenden Substrats 102 zur Oberflächenmontage des Halbleiter-Packages 200 bereitgestellt werden, wie zuvor hierin erklärt.
  • 5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages 500. Die in 5 gezeigte Ausführungsform ist ähnlich zu den in den 1 und 2 gezeigten Ausführungsformen. Im Unterschied dazu enthält das Halbleiter-Package 500 in 5 jedoch auch einen zusätzlichen Leistungshalbleiterchip 502, der in das isolierende Substrat 102 eingebettet ist und eine geringere Dicke (d.h. T_die2 < T_sub) oder eine gleiche Dicke (d.h. T_die2 = T_sub) wie das isolierende Substrat 102 aufweist. Der zusätzliche Leistungshalbleiterchip 502 hat ein erstes Lastanschluss-Bondpad 504 an einer Seite 506 des zusätzlichen Chips 502, die in die gleiche Richtung wie die zweite Hauptseite 106 des isolierenden Substrats 102 weist. Der zusätzliche Leistungshalbleiterchip 502 hat auch ein zweites Lastanschluss-Bondpad 508 an einer Seite 510 des zusätzlichen Chips 502, die in die gleiche Richtung wie die erste Hauptseite 104 des isolierenden Substrats 102 weist. Der zusätzliche Leistungshalbleiterchip 502 hat ferner ein Steueranschluss-Bondpad 512 an einer der Seiten 506, 510 des zusätzlichen Chips 502, wobei sich das Steueranschluss-Bondpad 512 in 5 als ein Beispiel an der zweiten Seite 506 des zusätzlichen Chips 502 befindet.
  • In einer Ausführungsform verbindet die erste Metallisierung 126 das erste Lastanschluss-Bondpad 114 des (ersten) Leistungshalbleiterchips 108 mit dem zweiten Lastanschluss-Bondpad 508 des zusätzlichen Leistungshalbleiterchips 502 in einer Halbbrückenkonfiguration an der ersten Hauptseite 104 des isolierenden Substrats 102. Die obere rechte Ecke von 5 enthält ein Schaltbild einer Halbbrückenschaltung, wobei der Transistor Q1 dem ersten Leistungshalbleiterchip 108 und der Transistor Q2 dem zusätzlichen Leistungshalbleiterchip 502 entspricht. Der Schaltknoten (switch node) „SW“, der durch die gekoppelte Verbindung der Leistungshalbleiterchips 108, 502 gebildet wird und durch die erste Metallisierung 126 gebildet wird, wird durch die ersten Durchkontaktierungen 124 auf die zweite Hauptseite 106 des isolierenden Substrats gebracht. Die gesamte Verbindung zwischen der ersten Metallisierung 126 und den ersten Durchkontaktierungen 124 ist in der Querschnittsansicht von 5 nicht sichtbar. Bei Auslastungsgraden (duty cycles) von weniger als 50 % kann der zusätzliche Leistungshalbleiterchip 502, der den High-Side-Schalter der Halbbrückenschaltung bildet, kleiner ausgeführt werden als der erste Leistungshalbleiterchip 108, der den High-Side-Schalter der Halbbrückenschaltung bildet, da der Low-Side-Schalter für einen längeren Zeitraum des Halbbrücken-Schaltzyklus eingeschaltet ist als der High-Side-Schalter. Der zusätzliche Leistungshalbleiterchip 502 ist in der Querschnittsansicht von 5 kleiner dargestellt als der erste Leistungshalbleiterchip 108, um diesen Punkt zu betonen. Die in der schematischen Ansicht von 5 gezeigten Dioden D1, D2 können monolithisch in die entsprechenden Chips 108, 502 integriert sein oder diskrete Bauelemente darstellen.
  • Eine zusätzliche Metallisierung 514 an der ersten Hauptseite 106 des isolierenden Substrats 102 verbindet das Steueranschluss-Bondpad 512 an der zweiten Seite 510 des zusätzlichen Leistungshalbleiterchips 502 mit einem oder mehreren entsprechenden zusätzlichen elektrisch leitfähigen Durchkontaktierungen 516, die sich durch das isolierende Substrat 102 erstrecken. Die gesamte Verbindung zwischen der zusätzlichen Metallisierung 514 und der/den zusätzlichen Durchkontaktierung(en) 124 ist in der Querschnittsansicht von 5 nicht sichtbar.
  • Ein lötbares Kontaktpad 518 wird durch die zusätzlichen Durchkontaktierungen 516 an der zweiten Hauptseite 106 des isolierenden Substrats 102 gebildet. Ein weiteres lötbares Kontaktpad 520 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das erste Lastanschluss-Bondpad 504 an der ersten Seite 506 des zusätzlichen Leistungshalbleiterchips 502 gebildet. Auf diese Weise werden alle elektrischen Anschlüsse bzw. Verbindungen für die Leistungshalbleiterchips 108, 502 an der zweiten Hauptseite 106 des isolierenden Substrats 102 in Form von jeweiligen lötbaren Kontaktpads 128, 130, 132, 518, 520 bereitgestellt, wodurch das Halbleiter-Package 500 eine SMD-Konfiguration erhält. Zumindest die lötbaren Kontaktpads 130, 132, 520, die durch die jeweiligen Anschlussbondpads 118, 122, 504 der Leistungshalbleiterchips 108, 502 gebildet werden, können eine zusätzliche Cu-Plattierung 522, 524, 526 aufweisen, wie in 5 gezeigt. Alternativ kann die zusätzliche Plattierung weggelassen werden, wie zuvor hier beschrieben.
  • Eine isolierende Schicht bzw. eine Isolierschicht 528, wie zum Beispiel Polyimid, kann an der ersten Hauptseite 104 des isolierenden Substrats 102 bereitgestellt werden, um eine geeignete Isolierung an dieser Seite des Packages 500 zur Verfügung zu stellen, und kann eine oder mehrere Öffnungen 530 enthalten, die eine oder mehrere der entsprechenden Metallisierungen 126, 514 freilegen.
  • 6A und 6B zeigen eine Ausführungsform eines Verfahrens zur Herstellung des in 5 gezeigten Halbleiter-Packages 500. In den 6A und 6B zeigt die linke Seite der jeweiligen Figuren eine Draufsicht auf die erste Hauptseite 104 des isolierenden Substrats 102 und die rechte Seite der jeweiligen Figuren zeigt eine Draufsicht auf die zweite Hauptseite 106 des isolierenden Substrats 102.
  • 6A zeigt das Halbleiter-Package 500 nach dem Einbetten der Leistungshalbleiterchips 108, 502 in das isolierende Substrat 102 des Packages 500, aber vor dem Bilden der Metallisierungen 126, 514 an der ersten Hauptseite 104 des isolierenden Substrats 102. Wie in 6A gezeigt und wie zuvor hierin erklärt, werden lötbare erste Kontaktpads 128 für den Halbbrücken-Schaltknoten SW an der zweiten Hauptseite 106 des isolierenden Substrats 102 durch die ersten Durchkontaktierungen 124 gebildet, ein lötbares zweites Kontaktpad 130 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das zweite Lastanschluss-Bondpad 118 des Leistungshalbleiterchips 108 gebildet, ein lötbares drittes Kontaktpad 520 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das erste Lastanschluss-Bondpad 504 des zusätzlichen Leistungshalbleiterchips 108 gebildet, ein lötbares viertes Kontaktpad 132 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch das Steueranschluss-Bondpad 122 des ersten Chips 108 gebildet und ein lötbares fünftes Kontaktpad 518 an der zweiten Hauptseite 106 des isolierenden Substrats 102 wird durch die entsprechende zusätzliche Durchkontaktierung 516 gebildet.
  • 6B zeigt das Halbleiter-Package 500 nach dem Bilden der Metallisierungen 126, 514 an der ersten Hauptseite 104 des isolierenden Substrats 102. Die erste Lötmaske 136 ist auf der ersten Hauptseite 104 des isolierenden Substrats 102 gebildet. Die erste Lötmaske 126 hat eine erste Öffnung 600, die das Layout/den Footprint für die erste Metallisierung 126 definiert. Die erste Öffnung 600 in der ersten Lötmaske 126 legt zumindest einen Teil des ersten Lastanschluss-Bondpads 114 an der ersten Seite 116 des ersten Leistungshalbleiterchips 108 frei, legt zumindest einen Teil des zweiten Lastanschluss-Bondpads 508 an der zweiten Seite 510 des zusätzlichen Leistungshalbleiterchips 108 frei und legt zumindest einen Teil der ersten Durchkontaktierungen 124, die sich durch das isolierende Substrat 102 erstrecken, frei.
  • Die erste Lötmaske 126 hat auch eine zweite Öffnung 602, die das Layout/den Footprint für die zweite Metallisierung 514 definiert. Die zweite Öffnung 602 in der ersten Lötmaske 126 legt zumindest einen Teil des Steueranschluss-Bondpads 512 an der zweiten Seite 510 des zusätzlichen Leistungshalbleiterchips 502 frei und legt zumindest einen Teil der entsprechenden Durchkontaktierung 516, die sich durch das isolierende Substrat 102 erstreckt, frei.
  • Anschließend wird Kupfer in die Öffnungen 600, 602 der ersten Lötmaske 126 abgeschieden bzw. aufgetragen. Die ersten Durchkontaktierungen 124, das erste Lastanschluss-Bondpad 114 an der ersten Seite 116 des Leistungshalbleiterchips 108, das zweite Lastanschluss-Bondpad 508 an der zweiten Seite 510 des zusätzlichen Leistungshalbleiterchips 108, und das Steueranschluss-Bondpad 510 an der zweiten Seite 510 des zusätzlichen Leistungshalbleiterchips 108 und die entsprechende Durchkontaktierung 516 sind im linken Teil von 6B als gestrichelte Kästchen dargestellt, da die Durchkontaktierungen 124, 516 und die Anschlussbondpads 114, 508, 512 durch die Metallisierungen 126, 514 bedeckt sind und daher in der linken Draufsicht von 6B verdeckt sind.
  • Die rechte Draufsicht von 6B zeigt die zweite Seite 106 des isolierenden Substrats 102, nachdem eine zweite Lötmaske 140 an der zweiten Hauptseite 106 des isolierenden Substrats 102 bereitgestellt wurde. Die zweite Lötmaske 140, falls vorhanden, definiert den freiliegenden Oberflächenbereich der jeweiligen lötbaren Kontaktpads 128, 130, 132, 518, 520, die an der zweiten Hauptseite 106 des isolierenden Substrats 102 zur Oberflächenmontage des Halbleiter-Packages 500 bereitgestellt werden, wie zuvor hierin erläutert.
  • 7A bis 71 zeigen jeweilige Querschnittsansichten einer Ausführungsform eines Verfahrens zur Chargenfertigung von Halbleiter-Packages der hier zuvor beschriebenen Art.
  • 7A zeigt ein Kern isolierendes Panel 700, das an einem temporären Klebeband 702 an einer zweiten Hauptseite 704 des Kern isolierenden Panels 700 gegenüber einer ersten Hauptseite 706 anhaftet bzw. geklebt ist. Das Kern isolierende Panel 700 hat eine Mehrzahl von Öffnungen 708, die jeweils zur Aufnahme eines Leistungshalbleiterchips dimensioniert sind. Zur besseren Veranschaulichung ist in den 7A bis 71 nur eine Öffnung 708 dargestellt. Das Kern isolierende Panel 700 hat auch elektrisch leitfähige Durchkontaktierungen 710, die sich durch das Panel 700 erstrecken. Die Durchkontaktierungen 710 sind breit/groß genug, so dass die Durchkontaktierungen 710 einen ausreichenden Oberflächenkontaktbereich für die Verwendung als finale/direkte Pads an der zweiten Hauptseite 704 des Panels 700 haben. Das Kern isolierende Panel 700 kann ein Laminat sein, bei dem die Durchkontaktierungen 710 als Cu-Blöcke in dem Laminat eingebettet sind. In einem anderen Beispiel kann das Kern isolierende Panel 700 ein standardmäßiges PCB-Laminat sein, wobei die Durchkontaktierungen 710 gefüllte Cu-Durchkontaktierungen sind. In noch einem weiteren Beispiel kann das Kern isolierende Panel 700 ein geformtes Panel sein, bei dem die Durchkontaktierungen 710 eingebettete Cu-Durchkontaktierungen, Blöcke, Leadframe-Komponenten usw. sind. Die Durchkontaktierungen 710 in 7A können allen in den 1 bis 6B gezeigten Durchkontaktierungen 124, 202, 516 entsprechen.
  • 7B zeigt einen Leistungshalbleiterchip 712, der in jede Öffnung 708 des Kern isolierenden Panels 700 eingesetzt ist. Jeder Leistungshalbleiterchip 712 ist dünner als das Kern isolierende Panel 700 oder hat die gleiche Dicke wie das Kern isolierende Panel 700 und umfasst ein erstes Lastanschluss-Bondpad 714 an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite 706 des Kern isolierenden Panels 700 weist, ein zweites Lastanschluss-Bondpad 716 an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite 704 des Kern isolierenden Panels 700 weist, und ein Steueranschluss-Bondpad 718 an der ersten Seite oder der zweiten Seite des Chips 712. Die linke Seite von 7B zeigt das Steueranschluss-Bondpad 718 an der Seite des Chips 712, die dem temporären Klebeband 702 zugewandt ist (zum Beispiel Source-Up-Konfiguration), und die rechte Seite von 7B zeigt das Steueranschluss-Bondpad 718 an der Seite des Chips 712, die von dem temporären Klebeband 702 abgewandt ist (zum Beispiel Source-Down-Konfiguration). In beiden Fällen wird jeder Leistungshalbleiterchip 712 an der Seite des Chips 712, die dem Band 702 zugewandt ist, an das temporäre Klebeband 702 geklebt.
  • 7C zeigt, wie nach dem Einsetzen eines Leistungshalbleiterchips 712 in jede Öffnung 708 des Kern isolierenden Panels 700 jede Öffnung 708 gefüllt und jeder Leistungshalbleiterchip 712 mit einem Harzfilm bzw. einer Harzfolie 720 bedeckt wird. Es kann jedes standardmäßige Harzfilm-Laminierungsverfahren verwendet werden.
  • 7D zeigt, wie nach dem Füllen jeder Öffnung 708 und dem Bedecken jedes Leistungshalbleiterchips 712 mit dem Harzfilm 720 das temporäre Klebeband 702 entfernt wird und der Harzfilm 720 an der ersten Hauptseite 706 des Kern isolierenden Panels 700 planarisiert wird. Es können standardmäßige Planarisierungstechniken verwendet werden, wie zum Beispiel chemisch-mechanisches Polieren (CMP, chemical mechanical polishing).
  • 7E zeigt das Entfernen des Harzfilms 720' von mindestens einem Teil des ersten Lastanschluss-Bondpads 714 an der Seite jedes Leistungshalbleiterchips 712, die in die gleiche Richtung wie die erste Hauptseite 706 des Kern isolierenden Panels 700 weist. In einer Ausführungsform ist der Harzteil 720", der nach dem Freilegen des ersten Lastanschluss-Bondpads 714 jedes Leistungshalbleiterchips 712 zurückbleibt, das in den 1, 2 und 5 dargestellte isolierende Material 112.
  • 7F zeigt das Bilden einer Impfschicht 722 für das Wachstum von Cu auf der ersten Hauptseite 706 des Kern isolierenden Panels 700 und auf dem Teil des ersten Lastanschluss-Bondpads 714 jedes Leistungshalbleiterchips 712, der durch Entfernen des Harzfilms 720' freigelegt wird. Die Impfschicht 722 kann zum Beispiel auf die erste Hauptseite 706 des Kern isolierenden Panels 700 und auf den freiliegenden Teil des ersten Lastanschluss-Bondpads 714 jedes Leistungshalbleiterchips 712 gesputtert werden.
  • 7G zeigt das Plattieren von Kupfer 724 auf die Impfschicht 722. Es kann jedes standardmäßige Cu-Plattierungsverfahren verwendet werden, wie zum Beispiel ECD.
  • 7H zeigt die Strukturierung des plattierten Kupfers 724, um zumindest eine erste Metallisierung 726 zu definieren. Zum Beispiel kann das plattierte Kupfer 724 strukturiert bzw. mit einem Muster versehen werden, um eine der in den 1 bis 6B gezeigten Metallisierungen 126, 204, 514 zu definieren. Zum Strukturieren des plattierten Kupfers 724 kann jedes standardmäßige Strukturierungsverfahren, wie zum Beispiel Lithografie und Ätzen, verwendet werden.
  • 71 zeigt die Vereinzelung des Kern isolierenden Panels 700 in separate (einzelne) Packages 728. Das Kern isolierende Panel 700 kann entlang der Schnitt-/Kerbzonen 730 vereinzelt werden, um die separaten Packages 728 mit einem beliebigen standardmäßigen Vereinzelungsverfahren, wie zum Beispiel Sägen, Laserschneiden usw., zu bilden. Eine oder mehrere Lötmasken (in 7I nicht dargestellt) können ebenfalls gebildet werden, zum Beispiel wie zuvor hier beschrieben.
  • Die einzelnen Packages 728 in 71 können jedem der in den 1, 2 und 5 dargestellten Packages 100, 200, 500 entsprechen. Das heißt, ein vereinzelter Abschnitt des Kern isolierenden Panels 700 kann dem in den 1 bis 6B gezeigten isolierenden Substrat 102 entsprechen. Außerdem bildet das zweite Lastanschluss-Bondpad 716 an der Seite jedes Chips 712, die in die gleiche Richtung wie die zweite Hauptseite 704 des vereinzelten Kern isolierenden Panels 700 weist, ein lötbares Kontaktpad 730 an der zweiten Hauptseite 704 des vereinzelten Kern isolierenden Panels 700. Für die in der linken Seite von 7B gezeigte Source-up-Konfiguration bildet das Steueranschluss-Bondpad 718 jedes Chips 712 ebenfalls ein lötbares Kontaktpad 732 an der zweiten Hauptseite 704 des vereinzelten Kern isolierenden Panels 700, wie in 71 gezeigt, und ähnlich wie in 1 dargestellt. Bei der in der rechten Seite von 7B gezeigten Drain-up-Konfiguration befindet sich das Steueranschluss-Bondpad 718 auf der anderen Seite des Chips 712, ähnlich wie in 2 gezeigt.
  • 8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Verfahrens zur Chargenfertigung von Halbleiter-Packages der hier zuvor beschriebenen Art. Gemäß dieser Ausführungsform werden zwei Kern isolierende Panels 700 der hier zuvor im Zusammenhang mit den 7A bis 71 beschriebenen Art vertikal übereinander gestapelt, um die Verarbeitbarkeit und den Durchsatz zu verbessern. Die Kern isolierenden Panels 700 können unter Verwendung eines doppelseitigen Freisetzungsbandes (release tape), eines temporären Klebers/Wachses oder einer anderen Art von temporärer Trägerstruktur 800, wie zum Beispiel einem Träger 802, der zwischen zwei temporären Klebebändern 804 angeordnet ist, gestapelt werden. Die Kern isolierenden Panels 700 können stattdessen unter Vakuum mit einer Vorrichtung, Schraube usw. vor dem Platzieren zusammengeklemmt werden oder durch Laminieren, Sputtern, Plattieren usw.. Die Leistungshalbleiterchips 712 werden in die Öffnungen 708 in beiden Kern isolierenden Panels 700 eingesetzt, wie in 8 gezeigt, und dann wird die Verarbeitung beider Panels 700 fortgesetzt, wie in den 7C bis 7I gezeigt.
  • 9 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages 900. Gemäß dieser Ausführungsform enthält das Halbleiter-Package 900 ein Substrat 902 mit einer ersten Hauptoberfläche 904, einer zweiten Hauptoberfläche 906 gegenüber der ersten Hauptoberfläche 904, einem elektrisch isolierenden Kern 908 zwischen der ersten und der zweiten Hauptoberfläche 904, 906 und mindestens eine elektrisch leitfähige erste Durchkontaktierung 910, der sich durch einen Peripheriebereich 912 des Kerns 908 erstreckt, wobei der Peripheriebereich 912 eine Öffnung 914 in dem Kern 908 definiert, die zumindest teilweise mit einem isolierenden Material 915, wie zum Beispiel einem Epoxid, Harz usw., gefüllt ist. Das Isoliermaterial 915 kann zum Beispiel ein Harz sein, das Glasfasern umfasst, die mit Epoxidmaterial verwoben sind.
  • Mindestens ein Leistungshalbleiterchip 916 ist in der Öffnung 914 in dem elektrisch isolierenden Kern 908 des Substrats 902 eingebettet. Der Leistungshalbleiterchip 916 ist dünner als oder gleich dick wie der Kern 908 (T_die ≤ T_core). Der Leistungshalbleiterchip 916 enthält ein erstes Lastanschluss- (z.B. Drain-) Bondpad 918 an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche 904 des Substrats 902 weist. Der Leistungshalbleiterchip 916 enthält außerdem ein zweites Lastanschluss-(z.B. Source-) Bondpad 918 an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche 906 des Substrats 902 weist. Der Leistungshalbleiterchip 916 enthält ferner ein Steueranschluss-Bondpad 922 an der ersten oder der zweiten Seite des Chips 916.
  • Das in 9 dargestellte Halbleiter-Package 900 enthält auch mindestens ein plattiertes erstes Kontaktpad 924 an der zweiten Hauptoberfläche 906 des Substrats 902 und das von der ersten (bzw. durch die erste) Durchkontaktierung 910 bereitgestellt wird. In einer Ausführungsform wird das plattierte erste Kontaktpad 924 auch teilweise durch eine Metallisierung 926 an der zweiten Hauptoberfläche 906 des Substrats 902 bereitgestellt. Das Substrat 902 kann zum Beispiel ein DBC-Substrat (direct bonded copper), ein AMB-Substrat (active metal brazed), ein IMS-Substrat (insulated metal substrate), eine Leiterplatte (PCB), ein Leiterplattenlaminat usw. sein und eine Kupferplatte 926, 928 aufweisen, die mit einer oder beiden Seiten 104, 106 des elektrisch isolierenden Kerns 908 verbunden ist. Eine oder beide Kupferplatten 926, 928 können gemustert (strukturiert) oder ungemustert (unstrukturiert) sein. Zum Beispiel kann die Metallisierung 926 an der zweiten Hauptoberfläche 906 des Substrats 902 strukturiert sein, um ein plattiertes zweites Kontaktpad 930 an der zweiten Hauptoberfläche 906 des Substrats 902 zu bilden, das von dem zweiten Lastanschluss-Bondpad 920 des Leistungshalbleiterchips 916 bereitgestellt wird. Die plattierten Kontaktpads 924, 930 können durch eine auf der zweiten Hauptoberfläche 906 des Substrats 902 aufgebrachte Lötmaske 931 voneinander getrennt sein.
  • Das in 9 dargestellte Halbleiter-Package 900 enthält ferner einen thermischen Kondensator 932, der an der ersten Hauptoberfläche 904 des Substrats 902 befestigt (angebracht) ist. Der thermische Kondensator 932 sollte nicht mit einem standardmäßigen Kühlkörper verwechselt werden. Ein standardmäßiger Kühlkörper ist ein passiver Wärmetauscher, der die von einem elektronischen oder mechanischen Gerät erzeugte Wärme an ein fluides Medium, wie zum Beispiel Luft oder ein flüssiges Kühlmittel, überträgt, wo sie von dem Gerät abgeleitet wird, wodurch eine Regulierung der Gerätetemperatur ermöglicht wird. Stattdessen bedeutet der Begriff „thermischer Kondensator“, wie er hier verwendet wird, dass der thermische Kondensator 932 so ausgelegt ist, dass er transiente Wärmeimpulse vom Leistungshalbleiterchip 916 absorbiert (aufnimmt) und anschließend die transienten Wärmeimpulse an die Umgebung abgibt. Ein standardmäßiger Kühlkörper müsste überdimensioniert werden, um solche transienten Wärmeimpulse zu verarbeiten, was die Größe des Packages und die Kosten erhöht.
  • Unter bestimmten Anwendungsbedingungen kann es sein, dass der Leistungshalbleiterchip 916 für eine kurze Zeitdauer robust gegenüber Spitzenstromereignisse (peak current events) sein muss. Ein typisches Anwendungsbeispiel ist ein batteriebetriebener Bohrer, bei der der Leistungshalbleiterchip 916 Teil eines Inverters ist, der um einen Rotor des Bohrermotors herum angeordnet ist. Ein Lüfter sorgt für die Luftkühlung des Inverters, wenn sich der Motor dreht. In dem Moment, in dem der Rotor aufgrund eines zu hohen Drehmoments zu blockieren beginnt, tritt ein ungünstigster thermischer Belastungszustand (worst-case thermal load condition) auf, da der Motorstrom einen maximalen Spitzenwert erreicht und gleichzeitig keine Kühlung erfolgt, da sich der Lüfter auf dem Rotor nicht mehr dreht. Die Energie muss jedoch weiterhin gespeichert werden, um eine Überhitzung und eine mögliche Beschädigung oder Zerstörung des Leistungshalbleiterchips 916 zu vermeiden. Der thermische Kondensator 932 ist so ausgelegt, dass er die transienten Wärmeimpulse des Leistungshalbleiterchips 916 während des ungünstigsten thermischen Belastungszustands absorbiert. Nachdem der Bohrer in den Normalbetrieb zurückkehrt, ist der thermische Kondensator 932 ferner so ausgelegt, dass er die transienten Wärmeimpulse an die Umgebung abgibt. In einem konkreten Beispiel kann der Leistungshalbleiterchip 916 ein 60V-Bauelement mit einer Größe des Packages von 6,3 mm x 4,74 mm und einem Ron (Durchlasswiderstand, on-state resistance) = 1 Milliohm bei Betriebstemperatur sein. Der maximale Spitzenstrom Imax_peak kann 300 A für t = 250 ms betragen.
  • In diesem Beispiel ist der thermische Kondensator 932 so ausgelegt, dass er 6,25e-6 kWh oder 22,5 J Energie in Form von transienten Wärmeimpulsen aus dem Leistungshalbleiterchip 916 speichert und anschließend die Energie an die Umgebung abgibt. Wie in 10 dargestellt, ist der thermische Kondensator 932 in diesem Beispiel so ausgelegt, dass er 6,25e-6 kWh oder 22,5 J Energie („E_store“) bei einer Dicke („T_therm_cap“) von etwa 2200 µm speichert.
  • Allgemeiner ausgedrückt basiert die Dicke „T_therm_cap“ des thermischen Kondensators 932 auf der Größe der transienten Wärmeimpulse, die von dem Leistungshalbleiterchip 916 während eines ungünstigsten thermischen Belastungszustands erzeugt werden. In einer Ausführungsform liegt die Größe der transienten Wärmeimpulse in einem Bereich von 5 bis 25 Joule und die Dicke T_therm_cap des thermischen Kondensators 932 liegt in einem Bereich von 500 bis 2500 µm. In einer anderen Ausführungsform liegt die Dicke T_therm_cap des thermischen Kondensators 932 in einem Bereich von 100 bis 500 µm.
  • Wie in 9 gezeigt, kann der thermische Kondensator 932 an der Metallisierung 928 an der ersten Hauptoberfläche 904 des Substrats 902 oder an einer plattierten (z. B. Au-) Oberfläche 934 der Metallisierung 928 unter Verwendung eines thermisch leitfähigen (wäremeleitenden) Materials 936 befestigt (angebracht) sein. Die Metallisierung 928 an der ersten Hauptoberfläche 904 des Substrats 902 verbindet gemäß dieser Ausführungsform das erste Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 mit der ersten Durchkontaktierung 910. Das thermisch leitfähige Material 936 kann elektrisch isolierend oder leitfähig sein. Das thermisch leitfähige Material 936 kann zum Beispiel ein Lötmittel, ein Klebstoff oder Klebeband usw. sein. Im Falle eines elektrisch leitfähigen Materials 936 zur Befestigung des thermischen Kondensators 932 kann der thermische Kondensator 932 auch die elektrische Leistung des Packages 900 verbessern, indem er den Strom verteilt und dadurch den Widerstand des Packages reduziert.
  • Die Oberfläche 938 des thermischen Kondensators 932, die von dem Substrat 902 abgewandt ist, kann strukturiert sein, um den Oberflächenkontakt mit der Umgebung zu erhöhen. Zum Beispiel kann die Oberfläche 938 des thermischen Kondensators 932, die von dem Substrat 902 abgewandt ist, Rippen, Erhebungen usw. aufweisen, die die Übertragung von Wärmeenergie an die Umgebung verbessern.
  • Der thermische Kondensator 932 kann seitliche (laterale) Abmessungen (in x- und/oder z-Richtung in 9) haben, die kleiner sind als die seitlichen Abmessungen des elektrisch isolierenden Kerns 908 des Substrats 902. Dementsprechend ist der (laterale) Rand 940 des thermischen Kondensators 932 nach innen von dem (lateralen) Rand 942 des Kerns 908 beabstandet. In einer Ausführungsform ist der (laterale) Rand 940 des thermischen Kondensators 932 von dem (lateralen) Rand 942 des Kerns 908 in einem Bereich von 100 bis 250 µm nach innen beabstandet.
  • 11 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages 1100. Die in 11 gezeigte Ausführungsform ist ähnlich zu der in 9 gezeigten Ausführungsform. Im Unterschied dazu sind jedoch die Metallisierung 928 und die entsprechende plattierte Oberfläche 934 an der ersten Hauptoberfläche 904 des Substrats 902 weggelassen. Stattdessen ist der thermische Kondensator 932 an der ersten Durchkontaktierung 910 und an dem ersten Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 durch das thermisch leitfähige Material 936 befestigt. Gemäß dieser Ausführungsform ist das thermisch leitfähige Material 936, das den thermischen Kondensator 932 an der ersten Durchkontaktierung 910 und an dem ersten Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 befestigt, auch elektrisch leitfähig. Das Material 936 kann zum Beispiel ein Lötmittel sein. Dementsprechend verbindet der thermische Kondensator 932 das erste Lastanschluss-Bondpad 918 elektrisch mit der ersten Durchkontaktierung 910. Auf diese Weise hilft der thermische Kondensator 932, die elektrische Verbindung von der Rückseite des Leistungshalbleiterchips 916 zu der zweiten Hauptoberfläche 906 des Substrats 902 herzustellen.
  • 12 zeigt eine Querschnittsansicht einer Ausführungsform eines Randbereichs eines Halbleiter-Packages 1200. Gemäß dieser Ausführungsform ist das thermisch leitfähige Material 936, das den thermischen Kondensator 932 an dem Substrat 902 befestigt, ein Lötmittel, und der (laterale) Rand 940 des thermischen Kondensators 932 weist einen Vorsprung 1202 auf, der verhindert, dass eine Lotleiste (solder fillet) 1204 die vom Substrat 902 abgewandte Oberfläche 938 des thermischen Kondensators 932 erreicht. Der Vorsprung 1202 kann durch Stanzen, Ätzen usw. gebildet werden. In einer Ausführungsform liegt die Länge oder Ausdehnung ‚L_ext‘ des Vorsprungs 1202 in einem Bereich von 25% bis 75% der Dicke T_therm_cap des thermischen Kondensators 932.
  • 13 zeigt eine Ausführungsform eines Verfahrens zur Chargenfertigung eines der in den 9, 11 und 12 gezeigten Halbleiter-Packages 900, 1100, 1200. Das Verfahren beinhaltet die Bereitstellung (a) eines ersten Panels (Platte) 1300 und eines zweiten Panels 1302. Das erste Panel 1300 enthält eine Mehrzahl von miteinander verbundenen Substraten 902 mit Öffnungen und einem in jede Öffnung eingebetteten Leistungshalbleiterchip, zum Beispiel wie in den 9, 11 und 12 gezeigt. In 13 ist nur die obere Metallisierung 928 jedes miteinander verbundenen Substrats 902 sichtbar. Das zweite Panel 1302 enthält eine Mehrzahl von miteinander verbundenen thermischen Kondensatoren 932. Die miteinander verbundenen thermischen Kondensatoren 932 können aus einem hoch wärmeleitenden metallischen Material, wie zum Beispiel Cu, AlSiCu usw., gebildet sein. Die Oberfläche der miteinander verbundenen thermischen Kondensatoren 932 kann mit einer weiteren dünnen Metallschicht, wie zum Beispiel Ni, NiAu, Ag usw., beschichtet bzw. plattiert sein. 14 zeigt eine vergrößerte Draufsicht auf das erste Panel 1300, und 15 zeigt eine vergrößerte Draufsicht auf das zweite Panel 1302. Wie in 15 gezeigt, können die thermischen Kondensatoren 932 durch schmale Metallbrücken 1303 miteinander verbunden sein. Anstatt miteinander verbunden zu sein, können die thermischen Kondensatoren 932 auch einzeln montiert werden, z. B. als separate Cu-Blöcke, die auf die jeweiligen Substrate 902 des ersten Panels 1300 unter Verwendung eines standardmäßigen Oberflächenmontageverfahrens montiert werden.
  • Das Verfahren umfasst ferner das Auftragen (b) eines Befestigungsmaterials 1304, wie zum Beispiel einer Lötpaste, auf die Substrate 902 des ersten Panels 1300 und/oder die thermischen Kondensatoren 932 des zweiten Panels 1302, zum Beispiel durch Siebdruck.
  • Das Verfahren umfasst ferner das Ausrichten (c) des ersten Panels 1300 mit dem zweiten Panel 1302, so dass die miteinander verbundenen thermischen Kondensatoren 932 mit den jeweiligen bzw. entsprechenden Substraten 902 ausgerichtet sind.
  • Das Verfahren umfasst ferner das Befestigen (d) jedes thermischen Kondensators 932 an dem entsprechenden Substrat 902, das mit dem thermischen Kondensator 932 ausgerichtet ist, durch das Befestigungsmaterial 1304, das zuvor auf die Substrate 902 des ersten Panels 1300 und/oder die thermischen Kondensatoren 932 des zweiten Panels 1302 aufgetragen wurde. Je nach Art des verwendeten Befestigungsmaterials 1304 kann das Befestigungsmaterial 1304 ausgehärtet, wiederaufgeschmolzen (reflowed) usw. werden, um die thermischen Kondensatoren 932 an den entsprechenden Substraten 902 zu befestigen.
  • 16 zeigt eine Draufsicht auf einen verbundenen thermischen Kondensator 932, nachdem er an einem entsprechenden Substrat 902 befestigt wurde. In 16 sind die verschiedenen Ränder bzw. Kanten der gestapelten Struktur der in 12 gezeigten beispielhaften Ausführungsform als ein Beispiel dargestellt.
  • Das Verfahren beinhaltet ferner, nach dem Befestigen, das Schneiden (e) durch Bereiche des ersten Panels 1300, die die Substrate 902 miteinander verbinden, und durch Bereiche des zweiten Panels 1302, die die thermischen Kondensatoren 932 miteinander verbinden, um einzelne Packages 1306 zu bilden. Jedes einzelne Package 1306 enthält ein Substrat 902, einen Leistungshalbleiterchip (außer Sichtweite), der in das Substrat eingebettet ist, und einen thermischen Kondensator 932, der an dem Substrat 902 befestigt ist, wobei der thermische Kondensator 932 so ausgelegt ist, dass er transiente Wärmeimpulse von dem Leistungshalbleiterchip, der in demselben Package 902 wie der thermische Kondensator 932 enthalten ist, absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt, zum Beispiel wie zuvor in Verbindung mit den 9 bis 12 beschrieben.
  • Die Panels 1300, 1302 werden in den x- und y-Richtungen in 13 geschnitten. Zwei der Schnitte sind in 9 als gestrichelte Linien dargestellt und können durch Sägen, Laserätzen, Stanzen usw. ausgeführt werden. Das Schneiden kann nacheinander (eine Linie jeweils in den x- und y-Richtungen) oder gleichzeitig, z. B. im Fall von Stanzen, durchgeführt werden. Wie zuvor hierin erläutert, kann der (laterale) Rand jedes thermischen Kondensators 932 von dem (lateralen) Rand jedes Substratkerns 908 nach innen beabstandet sein, um eine Beschädigung/Verunreinigung der thermischen Kondensatoren 932 während des Schneide-/Packagevereinzelungsprozesses zu verhindern.
  • 17 zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleiter-Packages 1700. Gemäß dieser Ausführungsform beinhaltet das Halbleiter-Package 1700 einen elektrisch isolierenden Kern 1702 mit einer ersten Seite 1704, einer zweiten Seite 1706, die der ersten Seite 1704 gegenüberliegt und zur Montage an einem anderen Substrat (nicht dargestellt) konfiguriert ist, und mindestens eine elektrisch leitfähige erste Durchkontaktierung 1708, die sich durch einen Peripheriebereich 1710 des Kerns 1702 erstreckt. Der Peripheriebereich 1710 definiert eine Öffnung 1712 in dem Kern 1702. Der Kern 1702 umfasst Glasfasern 1714, die mit Epoxidmaterial 1716 verwoben sind, wie in der oberen vergrößerten Ansicht von 17 gezeigt. Der Kern 1702 hat an der zweiten (Montage-)Seite 1706 einen oder mehrere Bereiche 1718, in denen die Glasfasern 1714 aus dem Epoxidmaterial 1716 freigelegt sind.
  • Mindestens ein Leistungshalbleiterchip 1720 ist in die Öffnung 1712 in dem Kern 1702 eingebettet. Der Leistungshalbleiterchip 172 ist dünner (‚T_die‘ ≤ ‚T_core‘) als der Kern 1702 und hat ein erstes Lastanschluss- (z.B. Drain-) Bondpad 1722 an einer ersten Seite, die in die gleiche Richtung wie die erste Seite 1704 des Kerns 1702 zeigt, ein zweites Lastanschluss- (z.B. Source-) Bondpad 1724 an einer zweiten Seite, die in die gleiche Richtung wie die zweite (Montage-)Seite 1706 des Kerns 1702 zeigt, und ein Steueranschluss-Bondpad 1726 an der ersten oder der zweiten Seite des Leistungshalbleiterchips 1720.
  • Ein Harz 1728 füllt die Öffnung 1712 in dem Kern 1702 und umgibt (umschließt) den Leistungshalbleiterchip 1720. Mindestens ein plattiertes erstes Kontaktpad 1730 an der zweiten (Montage-)Seite 1706 des Kerns 1702 wird durch die erste Durchkontaktierung 1708 bereitgestellt. Ein plattiertes zweites Kontaktpad 1732 an der ersten Seite 1704 des Kerns 1702 wird durch das erste Lastanschluss-Bondpad 1722 des Leistungshalbleiterchips 1720 bereitgestellt. Ein plattiertes drittes Kontaktpad 1734 an der zweiten Seite 1706 des Kerns 1702 wird durch das zweite Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 bereitgestellt. Ein plattiertes viertes Kontaktpad 1736 wird durch das Steueranschluss-Bondpad 1726 des Leistungshalbleiterchips 1720 bereitgestellt.
  • Eine optionale Lötmaske 1738 bedeckt den einen oder die mehreren Bereiche 1710 an der zweiten Seite 1706 des Kerns 1702, wo die Glasfasern 1714 von dem Epoxidmaterial 1716 freigelegt sind. Dementsprechend sind die freiliegenden Glasfasern 1714 nicht ohne weiteres sichtbar, wenn das Package 1700 anschließend auf einem Substrat, wie zum Beispiel einer Leiterplatte, mit der zweiten Seite 1706 des Kerns 1702 dem Substrat zugewandt montiert wird. Bei optimalem Chipdesign kann die Lötmaske 1738 weggelassen werden.
  • Die Glasfasern 1714 werden beim Entfernen des Harzmaterials 1728 von der zweiten Seite 1706 des Kerns 1702 von dem Epoxidmaterial 1716 freigelegt, wobei das Entfernen durch ein Trockenplasmaverfahren erfolgt. Somit ist das Harz 1728 koplanar mit der ersten Seite 1704 des Kerns 1702 ausgebildet, so dass das Harz 1728 nicht durch Trockenplasma-Ätzen an der ersten Seite 1704 des Kerns 1702, die die sichtbare Seite nach der Montage des Packages 700 ist, entfernt werden muss.
  • Gemäß der in 17 gezeigten Ausführungsform ist an der zweiten (Montage-)Seite 1706 des Packages 1700 eine Aussparung 1740 vorhanden. Die Aussparung 1740 ist tiefer als andere Pad-Bereiche. Da eine größere Lötkugel (solder ball) in der Aussparung 1740 eingeschlossen bzw. gefangen werden kann, was zu einer verschlechterten thermischen und/oder elektrischen Leistungsfähigkeit des Bauelements führen kann, kann eine Lötkugel (nicht dargestellt) unter sorgfältig kontrollierten Bedingungen vor dem Versand des Packages hinzugefügt werden. Auf diese Weise können alle Probleme, die mit einer größeren Lotkugel verbunden sind, vor dem Versand des in 17 gezeigten Halbleiter-Packages 1700 behoben werden.
  • Als nächstes wird eine Ausführungsform eines Verfahrens zur Herstellung des in 17 gezeigten Halbleiter-Packages 1700 beschrieben.
  • 18 zeigt eine Ausführungsform eines Verfahrens zur Herstellung des in 17 gezeigten Halbleiter-Packages 1700. Das Verfahren beinhaltet das Positionieren (a) des elektrisch isolierenden Kerns 1702, wobei die erste Seite 1704 des Kerns 1702 nach unten und die zweite Seite 1706 des Kerns 1702 nach oben gerichtet ist. Wie zuvor hierin erläutert, ist die zweite Seite 1706 des Kerns 1702 für die Montage an einem anderen Substrat konfiguriert, und mindestens eine elektrisch leitfähige erste Durchkontaktierung 1708 erstreckt sich durch den Peripheriebereich 1710 des Kerns 1702. Der Peripheriebereich 1710 definiert eine Öffnung 1712 in dem Kern 1702, und der Kern 1702 enthält Glasfasern, die mit Epoxidmaterial verwoben sind. In einer Ausführungsform ist der Kern 1702 ein FR4 Prepreg (vorimprägniertes) Material.
  • Das Verfahren beinhaltet ferner das Platzieren (a) mindestens eines Leistungshalbleiterchips 1720 in der Öffnung 1712 in dem Kern 1702. Der Leistungshalbleiterchip 1720 ist dünner als der Kern 102 und hat ein erstes Lastanschluss-Bondpad 1722, das in die gleiche Richtung wie die erste Seite 1704 des Kerns 1702 nach unten weist, ein zweites Lastanschluss-Bondpad 1724, das in die gleiche Richtung wie die zweite Seite 1706 des Kerns 1702 nach oben weist, und ein Steueranschluss-Bondpad 1726 an der ersten Seite oder der zweiten Seite des Leistungshalbleiterchips 1720.
  • Das Verfahren beinhaltet ferner, an der zweiten Seite 1706 des Kerns 1702, das Füllen (a) der Öffnung 1712 in dem Kern 1702 mit einem Harzmaterial 1728, das den Leistungshalbleiterchip 1720 umgibt (umschließt).
  • Das Verfahren beinhaltet ferner, an der zweiten Seite 1706 des Kerns 1702, das Reduzieren (b) der Dicke des Harzes 1728 in einem Bereich, der über dem zweiten Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 liegt. Wenn das Steueranschluss-Bondpad 1726 auf der gleichen Seite des Chips 1720 wie das zweite Lastanschluss-Bondpad 1724 bereitgestellt ist, wird die Dicke des Harzes 1728 auch in einem Bereich reduziert, der über dem Steueranschluss-Bondpad 1726 des Leistungshalbleiterchips 1720 liegt. In einer Ausführungsform wird die Dicke des Harzes 1728 in einem Bereich, der über dem zweiten Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 liegt, durch Laserätzen/Bohren 1800 des Bereichs des Harzes 1728, der über dem zweiten Lastanschluss-Bondpad 1724 des Chips 1720 liegt, an der zweiten Seite 1706 des Kerns 1702 (lokal) reduziert. Wenn das Steueranschluss-Bondpad 1726 auf der gleichen Seite des Chips 1720 wie das zweite Lastanschluss-Bondpad 1724 bereitgestellt ist, wird der Bereich des Harzes 1728, der über dem Steueranschluss-Bondpad 1726 des Leistungshalbleiterchips 1720 liegt, ebenfalls auf der zweiten Seite 1706 des Kerns 1702 lasergeätzt.
  • Das Verfahren beinhaltet ferner, nachdem die Dicke des Harzes 1728 in den gewünschten Bereichen reduziert wurde, das Dünnermachen bzw. Ausdünnen (c) des Harzes 1728, um die erste Durchkontaktierung 1708 und das zweite Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 freizulegen. Wenn das Steueranschluss-Bondpad 1726 auf der gleichen Seite des Chips 1720 wie das zweite Lastanschluss-Bondpad 1724 bereitgestellt ist, wird durch das Dünnermachen (c) des Harzes 1728 auch das Steueranschluss-Bondpad 1726 freigelegt. In einer Ausführungsform wird das Harz 1728 an der zweiten Seite 1706 des Kerns 1702 ausgedünnt bzw. verdünnt, um die erste Durchkontaktierung 1708, das zweite Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 und optional das Steueranschluss-Bondpad 1726 des Chips 1720 durch Plasmaätzen des Harzes 1728 an der zweiten Seite 1706 des Kerns 1702 freizulegen. Der Plasmaätzprozess legt die Glasfasern 1714 von dem Epoxidmaterial 1716 des Kerns 1702 in einem oder mehreren Bereichen 1718 an der zweiten Seite 1706 des Kerns 1702 frei. Da jedoch die zweite Seite 1706 des Kerns 1702 die Montageseite ist, sind die freigelegten Fasern nach der Montage des Packages nicht sichtbar.
  • Das Verfahren kann ferner das Plattieren (d) der ersten Durchkontaktierung 1708 an der zweiten Seite 1706 des Kerns 1702 beinhalten, um ein plattiertes erstes Kontaktpad 1730 an der zweiten Seite 1706 des Kerns 1702 zu bilden. In einer Ausführungsform ist die erste Durchkontaktierung 1708 an der zweiten Seite 1706 des Kerns 1702 mit Cu plattiert. Etwaige vorhandene Oberflächenunebenheiten in einem oder mehreren Bereichen 1718 an der zweiten (Montage-)Seite 1706 des Kerns 1702, wo die Glasfasern 1714 vom Epoxidmaterial 1716 freigelegt sind, können sich auf das plattierte erste Kontaktpad 1730 an der zweiten Seite 1706 des Kerns 1702 übertragen. Das zweite Lastanschluss-Bondpad 1724 des Leistungshalbleiterchips 1720 wird ebenfalls plattiert (d), um ein plattiertes zweites Kontaktpad 1734 an der zweiten Seite 1706 des Kerns 1702 zu bilden. Wenn das Steueranschluss-Bondpad 1726 auf der gleichen Seite des Chips 1720 wie das zweite Lastanschluss-Bondpad 1724 bereitgestellt ist, kann das Steueranschluss-Bondpad 1726 ebenfalls plattiert werden (d), um ein plattiertes drittes Kontaktpad 1736 an der zweiten Seite 1706 des Kerns 1702 zu bilden.
  • Das Verfahren kann ferner das Plattieren (d) eines unmaskierten Bereichs an der ersten Seite 1704 des Kerns 1702 beinhalten, um eine Metallisierung 1732 zu bilden, die das erste Lastanschluss-Bondpad 1722 des Leistungshalbleiterchips 1720 mit der ersten Durchkontaktierung 1708 an der ersten Seite 1704 des Kerns 1702 elektrisch verbindet. In einer Ausführungsform wird die Metallisierung 1732 durch Plattieren von Cu auf den unmaskierten Bereich an der ersten Seite 1704 des Kerns 1702 gebildet.
  • Das Verfahren beinhaltet ferner das teilweise Bedecken (e) des einen oder der mehreren Bereiche 1710 an der zweiten Seite 1706 des Kerns 1702, in denen die Glasfasern 1714 von dem Epoxidmaterial 1716 freigelegt sind, mit einer Lötmaske 1802. Dementsprechend wird der Teil des plattierten ersten Kontaktpads 1730 mit Oberflächenunebenheiten, der nicht von einer Verbindung, wie zum Beispiel einer Lötkugel, einem Cu-Pfeiler (Cu pillar) usw., kontaktiert wird, von der Lötmaske 1802 bedeckt.
  • 19A bis 19D zeigen eine Ausführungsform eines alternativen Ansatzes, bei dem die in 9 gezeigte Nicht-Montageseite des Packages 900 bearbeitet wird, jedoch ohne den in 18 gezeigten Laserausdünnungsschritt (b). Jede der 19A bis 19D enthält eine Querschnittsansicht (a) und eine entsprechende Draufsicht (b) des Packages während verschiedener Produktionsstufen.
  • In 19A wird der Kern 908 mit der zweiten (Montage-)Seite 906 nach unten weisend bearbeitet, so dass das Harz 915 die erste Seite 904 des Kerns 908 bedeckt. Das Harz 915, das in diesem Fall mit Epoxidmaterial verwobene Glasfasern umfasst, wurde in 19A bereits durch einen Plasmaprozess dünner gemacht bzw. verdünnt. Das Harz 915 kann vollständig von der ersten Seite 904 des Kerns 908 entfernt werden, falls bevorzugt, so dass nur ein ausgedünnter bzw. verdünnter Bereich des Harzes 915 über dem ersten Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 verbleibt. Auf dem verdünnten Harz 915 wird eine Maske 1900 gebildet, z. B. durch Sputtern einer Schicht an Material auf das verdünnte Harz 915.
  • Wie zuvor hierin im Zusammenhang mit 9 beschrieben, ist mindestens ein Leistungshalbleiterchip 916 in einer Öffnung 914 in dem Kern 915 angeordnet. Der Leistungshalbleiterchip 916 ist dünner (‚T_die‘ ≤ ‚T_core‘) als der Kern 915 und beinhaltet ein erstes Lastanschluss- (z.B. Drain-) Bondpad 918, das nach oben in die gleiche Richtung wie die erste Seite 904 des Kerns 908 weist, und ein zweites Lastanschluss- (z.B. Source-) Bondpad 920, das nach unten in die gleiche Richtung wie die zweite Seite 906 des Kerns 908 weist. Die Öffnung 914 in dem Kern 908 ist mit dem Harz 915 gefüllt, das den Leistungshalbleiterchip 916 umgibt (umschließt).
  • In 19B ist ein Photoresist 1902 auf der gesputterten Schicht 1900 gebildet. Der Photoresist 1902 hat eine erste Öffnung 1904, die mit der ersten Durchkontaktierung 910 ausgerichtet ist, und eine zweite Öffnung 1906, die mit dem ersten Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 ausgerichtet ist.
  • In 19C werden die erste und zweite Öffnung 1904, 1906 in dem Photoresist 1902 auf die darunterliegende Maske 1900 übertragen, zum Beispiel durch Ätzen, wobei die Ätzchemie vom Material der Maske 1900 abhängt. Die Maske 1900 hat nun die erste Öffnung 1904, die mit der ersten Durchkontaktierung 910 ausgerichtet ist, und die zweite Öffnung 1906, die mit dem ersten Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 ausgerichtet ist.
  • In 19D wird der Photoresist 1902 entfernt und das Harz 915 wird durch die erste Öffnung 1904 geätzt, um die erste Durchkontaktierung 910 freizulegen, und wird durch die zweite Öffnung 1906 geätzt, um das erste Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 freizulegen. Nach dem Ätzen des Harzes 915 kann die gesputterte Schicht 1900 von dem verdünnten Harz 915 entfernt werden. Die freiliegende erste Durchkontaktierung 910 und das freiliegende erste Lastanschluss-Bondpad 918 des Leistungshalbleiterchips 916 können plattiert werden, z. B. mit Cu, um das erste Lastanschluss-Bondpad 918 des Chips 916 mit der ersten Durchkontaktierung 910 an der ersten Seite 904 des Kerns 908 zu verbinden. Die erste Durchkontaktierung 910 und die Bondpads 920, 922 auf der anderen Seite des Leistungshalbleiterchips 916 können auch plattiert werden, z. B. mit Cu, um entsprechende Kontaktpads an der zweiten Seite 906 des Kerns 908 zu bilden, z. B. wie in 9 gezeigt.
  • Obwohl die vorliegende Offenbarung nicht darauf beschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Ein Halbleiter-Package, das Folgendes aufweist: ein isolierendes Substrat mit einer ersten Hauptseite und einer zweiten Hauptseite gegenüber der ersten Hauptseite; einen Leistungshalbleiterchip, der in das isolierende Substrat eingebettet ist und dünner als oder gleich dick wie das isolierende Substrat ist, wobei der Leistungshalbleiterchip ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist; elektrisch leitfähige erste Durchkontaktierungen, die sich durch das isolierende Substrat in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip seitlich umgibt; eine erste Metallisierung, die das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit den ersten Durchkontaktierungen an der ersten Hauptseite des isolierenden Substrats verbindet; lötbare erste Kontaktpads an der zweiten Hauptseite des isolierenden Substrats und die durch die ersten Durchkontaktierungen gebildet werden; und ein lötbares zweites Kontaktpad an der zweiten Hauptseite des isolierenden Substrats und das durch das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips gebildet wird.
  • Beispiel 2. Das Halbleiter-Package nach Beispiel 1, wobei das Steueranschluss-Bondpad an der zweiten Seite des Leistungshalbleiterchips ist, wobei das Halbleiter-Package ferner Folgendes aufweist: ein lötbares drittes Kontaktpad an der zweiten Hauptseite des isolierenden Substrats und das durch das Steueranschluss-Bondpad des Leistungshalbleiterchips gebildet wird.
  • Beispiel 3. Das Halbleiter-Package nach Beispiel 1, wobei das Steueranschluss-Bondpad an der ersten Seite des Leistungshalbleiterchips ist, wobei das Halbleiter-Package ferner Folgendes aufweist: eine elektrisch leitfähige zweite Durchkontaktierung, die sich durch das isolierende Substrat in dem Peripheriebereich erstreckt; eine zweite Metallisierung, die das Steueranschluss-Bondpad des Leistungshalbleiterchips mit der zweiten Durchkontaktierung an der ersten Hauptseite des isolierenden Substrats verbindet; und ein lötbares drittes Kontaktpad an der zweiten Hauptseite des isolierenden Substrats und das durch die zweite Durchkontaktierung gebildet wird.
  • Beispiel 4. Das Halbleiter-Package nach einem der Beispiele 1 bis 3, wobei das isolierende Substrat ein erstes Material, in das der Leistungshalbleiterchip eingebettet ist, und ein zweites Material, das sich von dem ersten Material unterscheidet und das den Peripheriebereich bildet, aufweist.
  • Beispiel 5. Das Halbleiter-Package nach einem der Beispiele 1 bis 4, wobei die ersten Durchkontaktierungen, die erste Metallisierung und das erste Lastanschluss-Bondpad des Leistungshalbleiterchips jeweils Kupfer umfassen.
  • Beispiel 6. Das Halbleiter-Package nach einem der Beispiele 1 bis 3, wobei das lötbare zweite Kontaktpad koplanar mit den lötbaren ersten Kontaktpads an der zweiten Hauptseite des isolierenden Substrats ist.
  • Beispiel 7. Das Halbleiter-Package nach einem der Beispiele 1 bis 3, das ferner Folgendes aufweist: eine Lötmaske, die die erste Metallisierung an der ersten Hauptseite des isolierenden Substrats zumindest teilweise bedeckt.
  • Beispiel 8. Das Halbleiter-Package nach Beispiel 7, wobei die Lötmaske die gesamte erste Hauptseite des isolierenden Substrats bedeckt.
  • Beispiel 9. Das Halbleiter-Package nach einem der Beispiele 1 bis 3, das ferner Folgendes aufweist: einen Kühlkörper, der an der ersten Metallisierung an der ersten Hauptseite des isolierenden Substrats befestigt ist.
  • Beispiel 10. Das Halbleiter-Package nach einem der Beispiele 1 bis 3, das ferner Folgendes aufweist: einen zusätzlichen Leistungshalbleiterchip, der in das isolierende Substrat eingebettet ist und dünner als oder gleich dick wie das isolierende Substrat ist, wobei der zusätzliche Leistungshalbleiterchip ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist; und ein lötbares zusätzliches Kontaktpad an der zweiten Hauptseite des isolierenden Substrats und das durch das erste Lastanschluss-Bondpad des zusätzlichen Leistungshalbleiterchips gebildet wird, wobei die erste Metallisierung das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit dem zweiten Lastanschluss-Bondpad des zusätzlichen Leistungshalbleiterchips in einer Halbbrückenkonfiguration an der ersten Hauptseite des isolierenden Substrats verbindet.
  • Beispiel 11. Ein Verfahren zur Herstellung eines Halbleiter-Packages, wobei das Verfahren Folgendes aufweist: Einbetten eines Leistungshalbleiterchips in ein isolierendes Substrat, wobei das isolierende Substrat eine erste Hauptseite und eine zweite Hauptseite gegenüber der ersten Hauptseite aufweist, wobei der Leistungshalbleiterchip dünner als oder gleich dick wie das isolierende Substrat ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, und ein Steueranschluss Bondpad an der ersten Seite oder der zweiten Seite aufweist; und Bilden einer ersten Metallisierung an der ersten Hauptseite des isolierenden Substrats, wobei die erste Metallisierung das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit elektrisch leitfähigen ersten Durchkontaktierungen verbindet, die sich durch das isolierende Substrat in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip seitlich umgibt, wobei die ersten Durchkontaktierungen lötbare erste Kontaktpads an der zweiten Hauptseite des isolierenden Substrats bilden, wobei das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips ein lötbares zweites Kontaktpad an der zweiten Hauptseite des isolierenden Substrats bildet.
  • Beispiel 12. Das Verfahren nach Beispiel 11, wobei das Bilden der ersten Metallisierung Folgendes aufweist: Bilden einer Lötmaske auf der ersten Hauptseite des isolierenden Substrats, wobei die Lötmaske eine Öffnung aufweist, die zumindest einen Teil des ersten Lastanschluss-Bondpads des Leistungshalbleiterchips freilegt und zumindest einen Teil der ersten Durchkontaktierungen freilegt; und Abscheiden von Kupfer in der Öffnung der Lötmaske.
  • Beispiel 13. Das Verfahren nach Beispiel 12, wobei das Steueranschluss-Bondpad an der zweiten Seite des Leistungshalbleiterchips ist, und wobei das Steueranschluss-Bondpad des Leistungshalbleiterchips ein lötbares drittes Kontaktpad an der zweiten Hauptseite des isolierenden Substrats bildet.
  • Beispiel 14. Das Verfahren nach Beispiel 12, wobei das Steueranschluss-Bondpad an der ersten Seite des Leistungshalbleiterchips ist, wobei sich eine elektrisch leitfähige zweite Durchkontaktierung durch das isolierende Substrat in dem Peripheriebereich erstreckt und ein lötbares drittes Kontaktpad an der zweiten Hauptseite des isolierenden Substrats bildet, wobei das Verfahren ferner Folgendes aufweist: Bilden einer zweiten Metallisierung an der ersten Hauptseite des isolierenden Substrats, wobei die zweite Metallisierung das Steueranschluss-Bondpad des Leistungshalbleiterchips mit der zweiten Durchkontaktierung an der ersten Hauptseite des isolierenden Substrats verbindet.
  • Beispiel 15. Das Verfahren nach einem der Beispiele 11 bis 14, das ferner Folgendes aufweist: Einbetten eines zusätzlichen Leistungshalbleiterchips in das isolierende Substrat, wobei der zusätzliche Leistungshalbleiterchip dünner als oder gleich dick wie das isolierende Substrat ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist, wobei das erste Lastanschluss-Bondpad des zusätzlichen Leistungshalbleiterchips ein lötbares zusätzliches Kontaktpad an der zweiten Hauptseite des isolierenden Substrats bildet, wobei die erste Metallisierung das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit dem zweiten Lastanschluss-Bondpad des zusätzlichen Leistungshalbleiterchips in einer Halbbrückenkonfiguration an der ersten Hauptseite des isolierenden Substrats verbindet.
  • Beispiel 16. Das Verfahren nach einem der Beispiele 11 bis 15, wobei das Einbetten des Leistungshalbleiterchips in das isolierende Substrat Folgendes aufweist: Anhaften des isolierenden Substrats an einem temporären Klebeband an der zweiten Hauptseite des isolierenden Substrats; Einsetzen des Leistungshalbleiterchips in eine Öffnung des isolierenden Substrats, so dass der Leistungshalbleiterchip an dem temporären Klebeband an der zweiten Seite des Leistungshalbleiterchips haftet; und nach dem Einsetzen des Leistungshalbleiterchips in die Öffnung des isolierenden Substrats, Füllen der Öffnung und Bedecken des Leistungshalbleiterchips mit einem Harzfilm.
  • Beispiel 17. Das Verfahren nach Beispiel 16, das ferner Folgendes aufweist: nach dem Füllen der Öffnung und dem Bedecken des Leistungshalbleiterchips mit dem Harzfilm, Entfernen des temporären Klebebandes; Planarisieren des Harzfilms an der ersten Hauptseite des isolierenden Substrats; und Entfernen des Harzfilms von mindestens einem Teil des ersten Lastanschluss-Bondpads an der ersten Seite des Leistungshalbleiterchips.
  • Beispiel 18. Das Verfahren nach Beispiel 17, wobei das Bilden der ersten Metallisierung an der ersten Hauptseite des isolierenden Substrats Folgendes aufweist: Bilden einer Impfschicht auf der ersten Hauptseite des isolierenden Substrats und auf dem Teil des ersten Lastanschluss-Bondpads des Leistungshalbleiterchips, der durch Entfernen des Harzfilms freigelegt wird; Plattieren von Kupfer auf die Impfschicht; und Strukturieren des plattierten Kupfers, um die erste Metallisierung zu definieren.
  • Beispiel 19. Das Verfahren nach einem der Beispiele 11 bis 18, das ferner Folgendes aufweist: Anhaften eines zusätzlichen isolierenden Substrats an eine dem isolierenden Substrat gegenüberliegende Seite des temporären Klebebands oder an einen temporären Träger, der zwischen dem isolierenden Substrat und dem zusätzlichen isolierenden Substrat angeordnet ist; Einsetzen eines zusätzlichen Leistungshalbleiterchips in eine Öffnung des zusätzlichen isolierenden Substrats, so dass der zusätzliche Leistungshalbleiterchip an dem temporären Klebeband oder an dem temporären Träger haftet; und nach dem Einsetzen des zusätzlichen Leistungshalbleiterchips in die Öffnung des zusätzlichen isolierenden Substrats, Füllen der Öffnung des zusätzlichen isolierenden Substrats und Bedecken des zusätzlichen Leistungshalbleiterchips mit einem zusätzlichen Harzfilm.
  • Beispiel 20. Ein Verfahren zur Herstellung einer Mehrzahl von Halbleiter-Packages, wobei das Verfahren Folgendes aufweist: Anhaften eines Kern isolierenden Panels mit einer Mehrzahl von Öffnungen an einem temporären Klebeband an einer zweiten Hauptseite des Kern isolierenden Panels gegenüber einer ersten Hauptseite; Einsetzen eines Leistungshalbleiterchips in jede Öffnung des Kern isolierenden Panels, wobei jeder Leistungshalbleiterchip dünner als oder gleich dick wie das Kern isolierenden Panel ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des Kern isolierenden Panels weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des Kern isolierenden Panels weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist, wobei jeder Leistungshalbleiterchip an dem temporären Klebeband an der zweiten Seite des Leistungshalbleiterchips haftet; Bilden einer ersten Metallisierungsschicht an der ersten Hauptseite des Kern isolierenden Panels, wobei die erste Metallisierungsschicht in eine Mehrzahl von ersten Metallisierungen gemustert ist, wobei jede erste Metallisierung einem der Leistungshalbleiterchips zugeordnet ist und das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit jeweiligen elektrisch leitfähigen ersten Durchkontaktierungen verbindet, die sich durch das Kern isolierende Panel in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip seitlich umgibt; und Vereinzeln des Kern isolierenden Panels in eine Mehrzahl von Packages, wobei für jedes Package die in dem Package enthaltenen ersten Durchkontaktierungen lötbare erste Kontaktpads an der zweiten Hauptseite des vereinzelten Kern isolierenden Panels bilden und das zweite Lastanschluss-Bondpad des in dem Package enthaltenen Leistungshalbleiterchips ein lötbares zweites Kontaktpad an der zweiten Hauptseite des vereinzelten Kern isolierenden Panels bildet.
  • Beispiel 21. Ein Halbleiter-Package, das Folgendes aufweist: ein Substrat mit einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche, einem elektrisch isolierenden Kern zwischen der ersten und der zweiten Hauptoberfläche und einer elektrisch leitfähigen ersten Durchkontaktierung, die sich durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert; einen Leistungshalbleiterchip, der in die Öffnung in dem Kern eingebettet ist, wobei der Leistungshalbleiterchip dünner als oder gleich dick wie der Kern ist, wobei der Leistungshalbleiterchip ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche des Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche des Substrats weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist; ein plattiertes erstes Kontaktpad an der zweiten Hauptoberfläche des Substrats und das von der ersten Durchkontaktierung bereitgestellt wird; ein plattiertes zweites Kontaktpad an der zweiten Hauptoberfläche des Substrats und das von dem zweiten Lastanschluss-Bondpad des Leistungshalbleiterchips bereitgestellt wird; und einen thermischen Kondensator, der an der ersten Hauptoberfläche des Substrats befestigt ist, wobei der thermische Kondensator so ausgelegt ist, dass er transiente Wärmeimpulse von dem Leistungshalbleiterchip absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt.
  • Beispiel 22. Das Halbleiter-Package nach Beispiel 21, wobei eine Dicke des thermischen Kondensators auf einer Größe der transienten Wärmeimpulse basiert.
  • Beispiel 23. Das Halbleiter-Package nach Beispiel 22, wobei die Größe der transienten Wärmeimpulse in einem Bereich von 5 bis 25 Joule liegt und wobei die Dicke des thermischen Kondensators in einem Bereich von 500 bis 2500 µm liegt.
  • Beispiel 24. Das Halbleiter-Package nach einem der Beispiele 21 bis 23, wobei eine erste Metallisierung an der ersten Hauptoberfläche des Substrats das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit der ersten Durchkontaktierung elektrisch verbindet, und wobei der thermische Kondensator an der ersten Metallisierung oder an einer plattierten Oberfläche der ersten Metallisierung befestigt ist.
  • Beispiel 25. Das Halbleiter-Package nach einem der Beispiele 21 bis 24, wobei der thermische Kondensator an der ersten Durchkontaktierung und an dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips befestigt ist und wobei der thermische Kondensator das erste Lastanschluss-Bondpad mit der ersten Durchkontaktierung elektrisch verbindet.
  • Beispiel 26 Das Halbleiter-Package nach einem der Beispiele 21 bis 25, wobei der thermische Kondensator seitliche Abmessungen hat, die kleiner sind als die seitlichen Abmessungen des Kerns, so dass ein Rand des thermischen Kondensators nach innen von einem Rand des Kerns beabstandet ist.
  • Beispiel 27 Das Halbleiter-Package nach einem der Beispiele 21 bis 26, wobei der thermische Kondensator an der ersten Hauptoberfläche des Substrats durch Lötmittel befestigt ist und wobei ein Rand des thermischen Kondensators einen Vorsprung aufweist, der verhindert, dass das Lötmittel eine Oberfläche des thermischen Kondensators erreicht, die von dem Substrat abgewandt ist.
  • Beispiel 28. Das Halbleiter-Package nach einem der Beispiele 21 bis 27, wobei eine Oberfläche des thermischen Kondensators, die von dem Substrat abgewandt ist, strukturiert ist, um den Oberflächenkontakt mit der Umgebung zu erhöhen.
  • Beispiel 29. Ein Verfahren zur Chargenfertigung einer Mehrzahl von Halbleiter-Packages, wobei das Verfahren Folgendes aufweist: Ausrichten eines ersten Panels mit einem zweiten Panel, wobei das erste Panel eine Mehrzahl von miteinander verbundenen Substraten mit Öffnungen und einen in jeder Öffnung eingebetteten Leistungshalbleiterchip aufweist, wobei das zweite Panel eine Mehrzahl von miteinander verbundenen thermischen Kondensatoren aufweist, die mit entsprechenden der Substrate ausgerichtet sind; Befestigen jedes thermischen Kondensators an dem entsprechenden Substrat, das mit dem thermischen Kondensator ausgerichtet ist, durch ein Befestigungsmaterial, das auf die Substrate des ersten Panels und/oder die thermischen Kondensatoren des zweiten Panels aufgetragen ist; und nach dem Befestigen, Schneiden durch Bereiche des ersten Panels, die die Substrate miteinander verbinden, und durch Bereiche des zweiten Panels, die die thermischen Kondensatoren miteinander verbinden, um einzelne Packages zu bilden, wobei jedes einzelne Package ein Substrat, einen in das Substrat eingebetteten Leistungshalbleiterchip und einen an dem Substrat befestigten thermischen Kondensator aufweist, wobei der thermische Kondensator so ausgelegt ist, dass er transiente Wärmeimpulse von dem in demselben Package wie der thermische Kondensator enthaltenen Leistungshalbleiterchip absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt.
  • Beispiel 30. Ein Halbleiter-Package, das Folgendes aufweist: einen elektrisch isolierenden Kern mit einer ersten Seite, einer zweiten Seite, die der ersten Seite gegenüberliegt und zur Montage an einem anderen Substrat konfiguriert ist, und einer elektrisch leitfähigen ersten Durchkontaktierung, die sich durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst, wobei der Kern einen oder mehrere Bereiche an der zweiten Seite aufweist, wo die Glasfasern von dem Epoxidmaterial freigelegt sind; einen Leistungshalbleiterchip, der in die Öffnung in dem Kern eingebettet ist, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Seite des Kerns weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Seite des Kerns weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite des Leistungshalbleiterchips aufweist; ein Harz, das die Öffnung in dem Kern füllt und den Leistungshalbleiterchip umgibt; ein plattiertes erstes Kontaktpad an der ersten Seite des Kerns und das von der ersten Durchkontaktierung bereitgestellt wird; ein plattiertes zweites Kontaktpad an der zweiten Seite des Kerns und das von dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips bereitgestellt wird; und eine Lötmaske, die den einen oder die mehreren Bereiche an der zweiten Seite des Kerns teilweise bedeckt, wo die Glasfasern von dem Epoxidmaterial freigelegt sind.
  • Beispiel 31. Ein Verfahren zur Herstellung eines Halbleiter-Packages, wobei das Verfahren Folgendes aufweist: Positionieren eines elektrisch isolierenden Kerns mit einer ersten Seite des Kerns, die nach unten weist, und einer zweiten Seite des Kerns, die nach oben weist, wobei die zweite Seite zur Montage an einem anderen Substrat konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst; Platzieren eines Leistungshalbleiterchips in der Öffnung in dem Kern, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad, das nach unten in die gleiche Richtung wie die erste Seite des Kerns weist, und ein zweites Lastanschluss-Bondpad, das nach oben in die gleiche Richtung wie die zweite Seite des Kerns weist, aufweist; an der zweiten Seite des Kerns: Füllen der Öffnung in dem Kern mit einem Harz, das den Leistungshalbleiterchip umgibt; Reduzieren einer Dicke des Harzes in einem Bereich, der über dem zweiten Lastanschluss-Bondpad des Leistungshalbleiterchips liegt; und nach dem Reduzieren, Dünnermachen des Harzes, um die erste Durchkontaktierung und das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips freizulegen, wobei das Dünnermachen die Glasfasern von dem Epoxidmaterial in einem oder mehreren Bereichen an der zweiten Seite des Kerns freilegt; und teilweises Bedecken des einen oder der mehreren Bereiche an der zweiten Seite des Kerns, wo die Glasfasern von dem Epoxidmaterial freigelegt sind, mit einer Lötmaske.
  • Beispiel 32. Das Verfahren nach Beispiel 31, wobei das Reduzieren der Dicke des Harzes in dem Bereich, der über dem zweiten Lastanschluss-Bondpad des Leistungshalbleiterchips liegt, Folgendes aufweist: Laserätzen des Bereichs des Harzes, der über dem zweiten Lastanschluss-Bondpad des Leistungshalbleiterchips an der zweiten Seite des Kerns liegt.
  • Beispiel 33. Das Verfahren nach Beispiel 31 oder 32, wobei das Dünnermachen des Harzes an der zweiten Seite des Kerns, um die erste Durchkontaktierung und das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips freizulegen, Folgendes aufweist: Plasmaätzen des Harzes an der zweiten Seite des Kerns.
  • Beispiel 34. Das Verfahren nach einem der Beispiele 31 bis 33, das ferner Folgendes aufweist: Plattieren der ersten Durchkontaktierung an der zweiten Seite des Kerns, um ein plattiertes erstes Kontaktpad an der zweiten Seite des Kerns zu bilden.
  • Beispiel 35. Das Verfahren nach Beispiel 34, das ferner Folgendes aufweist: Plattieren des zweiten Lastanschluss-Bondpads des Leistungshalbleiterchips, um ein plattiertes zweites Kontaktpad an der zweiten Seite des Kerns zu bilden.
  • Beispiel 36. Das Verfahren nach einem der Beispiele 31 bis 35, das ferner Folgendes aufweist: Plattieren eines unmaskierten Bereichs an der ersten Seite des Kerns, um eine Metallisierung zu bilden, die das erste Lastanschluss-Bondpad des Leistungshalbleiterchips elektrisch mit der Durchkontaktierung an der ersten Seite des Kerns verbindet.
  • Beispiel 37. Ein Verfahren zur Herstellung eines Halbleiter-Packages, wobei das Verfahren Folgendes aufweist: Positionieren eines elektrisch isolierenden Kerns mit einer ersten Seite des Kerns, die nach oben weist, und einer zweiten Seite des Kerns, die nach unten weist, wobei die zweite Seite zur Montage an einem anderen Substrat konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung durch einen Peripheriebereich des Kerns erstreckt, wobei der Peripheriebereich eine Öffnung in dem Kern definiert, wobei der Kern mit Epoxidmaterial verwobene Glasfasern umfasst; Platzieren eines Leistungshalbleiterchips in der Öffnung in dem Kern, wobei der Leistungshalbleiterchip dünner als der Kern ist und ein erstes Lastanschluss-Bondpad, das nach oben in die gleiche Richtung wie die erste Seite des Kerns weist, und ein zweites Lastanschluss-Bondpad, das nach unten in die gleiche Richtung wie die zweite Seite des Kerns weist, aufweist; und an der ersten Seite des Kerns: Füllen der Öffnung in dem Kern mit einem Harz, das den Leistungshalbleiterchip umgibt; Dünnermachen des Harzes; Bilden einer Maske auf dem verdünnten Harz, wobei die Maske eine erste Öffnung, die mit der ersten Durchkontaktierung ausgerichtet ist, und eine zweite Öffnung, die mit dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips ausgerichtet ist, aufweist; Ätzen des Harzes durch die erste Öffnung, um die erste Durchkontaktierung freizulegen, und durch die zweite Öffnung, um das erste Lastanschluss-Bondpad des Leistungshalbleiterchips freizulegen.
  • Beispiel 38. Das Verfahren nach Beispiel 37, wobei das Bilden der Maske auf dem verdünnten Harz Folgendes aufweist: Sputtern einer Schicht auf dem verdünnten Harz; und Bilden eines Photoresists auf der gesputterten Schicht, wobei der Photoresist die erste Öffnung und die zweite Öffnung aufweist.
  • Beispiel 39. Das Verfahren nach Beispiel 38, das ferner Folgendes aufweist: nach dem Ätzen des Harzes, Entfernen der gesputterten Schicht von dem verdünnten Harz.
  • Beispiel 40. Das Verfahren nach einem der Beispiele 37 bis 39, wobei das Dünnermachen des Harzes Folgendes aufweist: vollständiges Entfernen des Harzes von der ersten Seite des Kerns, so dass nur ein verdünnter Bereich an Harz über dem ersten Lastanschluss-Bondpad des Leistungshalbleiterchips verbleibt.
  • Beispiel 41. Gemäß einer Ausführungsform eines Halbleiter-Packages (semiconductor package) weist das Halbleiter-Package Folgendes auf: ein isolierendes Substrat mit einer ersten Hauptseite und einer zweiten Hauptseite gegenüber der ersten Hauptseite; einen Leistungshalbleiterchip (power semiconductor die), der in das isolierende Substrat eingebettet ist und dünner als oder gleich dick wie das isolierende Substrat ist, wobei der Leistungshalbleiterchip ein erstes Lastanschluss-Bondpad (load terminal bond pad) an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, und ein Steueranschluss-Bondpad (control terminal bond pad) an der ersten Seite oder der zweiten Seite aufweist; elektrisch leitfähige erste Durchkontaktierungen (Durchgangslöcher, Vias), die sich durch das isolierende Substrat in einem Peripheriebereich (Randbereich, Umfangsbereich) erstrecken, der den Leistungshalbleiterchip seitlich (lateral) umgibt; eine erste Metallisierung, die das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit den ersten Durchkontaktierungen an der ersten Hauptseite des isolierenden Substrats verbindet; lötbare erste Kontaktpads an der zweiten Hauptseite des isolierenden Substrats und die durch die ersten Durchkontaktierungen gebildet werden; und ein lötbares zweites Kontaktpad an der zweiten Hauptseite des isolierenden Substrats und das durch das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips gebildet wird.
  • Beispiel 42. Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiter-Packages weist das Verfahren Folgendes auf: Einbetten eines Leistungshalbleiterchips in ein isolierendes Substrat, wobei das isolierende Substrat eine erste Hauptseite und eine zweite Hauptseite gegenüber der ersten Hauptseite aufweist, wobei der Leistungshalbleiterchip dünner als oder gleich dick wie das isolierende Substrat ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des isolierenden Substrats weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des isolierenden Substrats weist, und ein Steueranschluss Bondpad an der ersten Seite oder der zweiten Seite aufweist; und Bilden einer ersten Metallisierung an der ersten Hauptseite des isolierenden Substrats, wobei die erste Metallisierung das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit elektrisch leitfähigen ersten Durchkontaktierungen verbindet, die sich durch das isolierende Substrat in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip seitlich umgibt, wobei die ersten Durchkontaktierungen lötbare erste Kontaktpads an der zweiten Hauptseite des isolierenden Substrats bilden, wobei das zweite Lastanschluss-Bondpad des Leistungshalbleiterchips ein lötbares zweites Kontaktpad an der zweiten Hauptseite des isolierenden Substrats bildet.
  • Beispiel 43. Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Mehrzahl von Halbleiter-Packages weist das Verfahren Folgendes auf: Anhaften (Kleben) eines Kern isolierenden Panels (core insulating panel) mit einer Mehrzahl von Öffnungen an einem temporären Klebeband an einer zweiten Hauptseite des Kern isolierenden Panels gegenüber einer ersten Hauptseite; Einsetzen eines Leistungshalbleiterchips in jede Öffnung des Kern isolierenden Panels, wobei jeder Leistungshalbleiterchip dünner als oder gleich dick wie das Kern isolierenden Panel ist und ein erstes Lastanschluss-Bondpad an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptseite des Kern isolierenden Panels weist, ein zweites Lastanschluss-Bondpad an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptseite des Kern isolierenden Panels weist, und ein Steueranschluss-Bondpad an der ersten Seite oder der zweiten Seite aufweist, wobei jeder Leistungshalbleiterchip an dem temporären Klebeband an der zweiten Seite des Leistungshalbleiterchips haftet; Bilden einer ersten Metallisierungsschicht an der ersten Hauptseite des Kern isolierenden Panels, wobei die erste Metallisierungsschicht in eine Mehrzahl von ersten Metallisierungen gemustert (strukturiert) ist, wobei jede erste Metallisierung einem der Leistungshalbleiterchips zugeordnet ist und das erste Lastanschluss-Bondpad des Leistungshalbleiterchips mit jeweiligen elektrisch leitfähigen ersten Durchkontaktierungen verbindet, die sich durch das Kern isolierende Panel in einem Peripheriebereich erstrecken, der den Leistungshalbleiterchip seitlich umgibt; und Vereinzeln (Singularisieren) des Kern isolierenden Panels in eine Mehrzahl von Packages, wobei für jedes Package die in dem Package enthaltenen ersten Durchkontaktierungen lötbare erste Kontaktpads an der zweiten Hauptseite des vereinzelten Kern isolierenden Panels bilden und das zweite Lastanschluss-Bondpad des in dem Package enthaltenen Leistungshalbleiterchips ein lötbares zweites Kontaktpad an der zweiten Hauptseite des vereinzelten Kern isolierenden Panels bildet.
  • Begriffe, wie zum Beispiel „erste“, „zweite“ und dergleichen, werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „mit“, „aufweisend“, „enthaltend“, „einschließend“, „umfassend“ und dergleichen Begriffe mit offenem Ende, die das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“, „einer“, „eines“ und „der“, „die“, „das“ sollen sowohl den Plural als auch den Singular einschließen, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben
  • Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen anstelle der abgebildeten und beschriebenen spezifischen Ausführungsformen verwendet werden können, ohne dass der Umfang der vorliegenden Erfindung verlassen wird. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hier beschriebenen spezifischen Ausführungsformen abdecken. Daher soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (19)

  1. Ein Halbleiter-Package (100), das Folgendes aufweist: ein Substrat (102) mit einer ersten Hauptoberfläche (904), einer zweiten Hauptoberfläche (906) gegenüber der ersten Hauptoberfläche (904), einem elektrisch isolierenden Kern (908) zwischen der ersten und der zweiten Hauptoberfläche (906) und einer elektrisch leitfähigen ersten Durchkontaktierung (910), die sich durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert; einen Leistungshalbleiterchip (108), der in die Öffnung (110) in dem Kern (908) eingebettet ist, wobei der Leistungshalbleiterchip (108) dünner als oder gleich dick wie der Kern (908) ist, wobei der Leistungshalbleiterchip (108) ein erstes Lastanschluss-Bondpad (114) an einer ersten Seite, die in die gleiche Richtung wie die erste Hauptoberfläche (904) des Substrats (102) weist, ein zweites Lastanschluss-Bondpad (118) an einer zweiten Seite, die in die gleiche Richtung wie die zweite Hauptoberfläche (906) des Substrats (102) weist, und ein Steueranschluss-Bondpad (122) an der ersten Seite oder der zweiten Seite aufweist; ein plattiertes erstes Kontaktpad (128) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von der ersten Durchkontaktierung (910) bereitgestellt wird; ein plattiertes zweites Kontaktpad (130) an der zweiten Hauptoberfläche (906) des Substrats (102) und das von dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) bereitgestellt wird; und einen thermischen Kondensator (932), der an der ersten Hauptoberfläche (904) des Substrats (102) befestigt ist, wobei der thermische Kondensator (932) so ausgelegt ist, dass er transiente Wärmeimpulse von dem Leistungshalbleiterchip (108) absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt; wobei eine erste Metallisierung (126) an der ersten Hauptoberfläche (904) des Substrats (102) das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) elektrisch verbindet, und wobei der thermische Kondensator (932) an der ersten Metallisierung (126) oder an einer plattierten Oberfläche der ersten Metallisierung (126) befestigt ist.
  2. Das Halbleiter-Package (100) nach Anspruch 1, wobei eine Dicke des thermischen Kondensators (932) auf einer Größe der transienten Wärmeimpulse basiert.
  3. Das Halbleiter-Package (100) nach Anspruch 2, wobei die Größe der transienten Wärmeimpulse in einem Bereich von 5 bis 25 Joule liegt und wobei die Dicke des thermischen Kondensators (932) in einem Bereich von 500 bis 2500 µm liegt.
  4. Das Halbleiter-Package (100) nach einem der Ansprüche 1 bis 3, wobei der thermische Kondensator (932) an der ersten Durchkontaktierung (910) und an dem ersten Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) befestigt ist und wobei der thermische Kondensator (932) das erste Lastanschluss-Bondpad (114) mit der ersten Durchkontaktierung (910) elektrisch verbindet.
  5. Das Halbleiter-Package (100) nach einem der Ansprüche 1 bis 4, wobei der thermische Kondensator (932) seitliche Abmessungen hat, die kleiner sind als die seitlichen Abmessungen des Kerns (908), so dass ein Rand (940) des thermischen Kondensators (932) nach innen von einem Rand des Kerns (908) beabstandet ist.
  6. Das Halbleiter-Package (100) nach einem der Ansprüche 1 bis 5, wobei der thermische Kondensator (932) an der ersten Hauptoberfläche (904) des Substrats (102) durch Lötmittel befestigt ist und wobei ein Rand (940) des thermischen Kondensators (932) einen Vorsprung (1202) aufweist, der verhindert, dass das Lötmittel eine Oberfläche des thermischen Kondensators (932) erreicht, die von dem Substrat (102) abgewandt ist.
  7. Das Halbleiter-Package (100) nach einem der Ansprüche 1 bis 6, wobei eine Oberfläche des thermischen Kondensators (932), die von dem Substrat (102) abgewandt ist, strukturiert ist, um den Oberflächenkontakt mit der Umgebung zu erhöhen.
  8. Ein Verfahren zur Chargenfertigung einer Mehrzahl von Halbleiter-Packages (100), wobei das Verfahren Folgendes aufweist: Ausrichten eines ersten Panels (1300) mit einem zweiten Panel (1302), wobei das erste Panel (1300) eine Mehrzahl von miteinander verbundenen Substraten (902) mit Öffnungen (110) und einen in jeder Öffnung (110) eingebetteten Leistungshalbleiterchip (108) aufweist, wobei das zweite Panel (1302) eine Mehrzahl von miteinander verbundenen thermischen Kondensatoren (932) aufweist, die mit entsprechenden der Substrate (902) ausgerichtet sind; Befestigen jedes thermischen Kondensators (932) an dem entsprechenden Substrat (902), das mit dem thermischen Kondensator (932) ausgerichtet ist, durch ein Befestigungsmaterial, das auf die Substrate (902) des ersten Panels (1300) und/oder die thermischen Kondensatoren (932) des zweiten Panels (1302) aufgetragen ist; und nach dem Befestigen, Schneiden durch Bereiche des ersten Panels (1300), die die Substrate (902) miteinander verbinden, und durch Bereiche des zweiten Panels (1302), die die thermischen Kondensatoren (932) miteinander verbinden, um einzelne Packages (100) zu bilden, wobei jedes einzelne Package (100) ein Substrat (902), einen in das Substrat (902) eingebetteten Leistungshalbleiterchip (108) und einen an dem Substrat (902) befestigten thermischen Kondensator (932) aufweist, wobei der thermische Kondensator (932) so ausgelegt ist, dass er transiente Wärmeimpulse von dem in demselben Package (100) wie der thermische Kondensator (932) enthaltenen Leistungshalbleiterchip (108) absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt.
  9. Ein Halbleiter-Package (100), das Folgendes aufweist: einen elektrisch isolierenden Kern (908) mit einer ersten Seite, einer zweiten Seite, die der ersten Seite gegenüberliegt und zur Montage an einem anderen Substrat (102) konfiguriert ist, und einer elektrisch leitfähigen ersten Durchkontaktierung (910), die sich durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert, wobei der Kern (908) mit Epoxidmaterial (1716) verwobene Glasfasern (1714) umfasst, wobei der Kern (908) einen oder mehrere Bereiche an der zweiten Seite aufweist, wo die Glasfasern (1714) von dem Epoxidmaterial (1716) freigelegt sind; einen Leistungshalbleiterchip (108), der in die Öffnung (110) in dem Kern (908) eingebettet ist, wobei der Leistungshalbleiterchip (108) dünner als der Kern (908) ist und ein erstes Lastanschluss-Bondpad (114) an einer ersten Seite, die in die gleiche Richtung wie die erste Seite des Kerns (908) weist, ein zweites Lastanschluss-Bondpad (118) an einer zweiten Seite, die in die gleiche Richtung wie die zweite Seite des Kerns (908) weist, und ein Steueranschluss-Bondpad (122) an der ersten Seite oder der zweiten Seite des Leistungshalbleiterchips (108) aufweist; ein Harz, das die Öffnung (110) in dem Kern (908) füllt und den Leistungshalbleiterchip (108) umgibt; ein plattiertes erstes Kontaktpad (128) an der ersten Seite des Kerns (908) und das von der ersten Durchkontaktierung (910) bereitgestellt wird; ein plattiertes zweites Kontaktpad (130) an der zweiten Seite des Kerns (908) und das von dem ersten Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) bereitgestellt wird; und eine Lötmaske, die den einen oder die mehreren Bereiche an der zweiten Seite des Kerns (908) teilweise bedeckt, wo die Glasfasern (1714) von dem Epoxidmaterial (1716) freigelegt sind; wobei eine erste Metallisierung (126) an der ersten Seite des Kerns (908) das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) elektrisch verbindet, und wobei ein thermischer Kondensator (932) an der ersten Metallisierung (126) oder an einer plattierten Oberfläche der ersten Metallisierung (126) befestigt ist.
  10. Ein Verfahren zur Herstellung eines Halbleiter-Packages (100), wobei das Verfahren Folgendes aufweist: Positionieren eines elektrisch isolierenden Kerns (908) mit einer ersten Seite des Kerns (908), die nach unten weist, und einer zweiten Seite des Kerns (908), die nach oben weist, wobei die zweite Seite zur Montage an einem anderen Substrat (102) konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung (910) durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert, wobei der Kern (908) mit Epoxidmaterial (1716) verwobene Glasfasern (1714) umfasst; Platzieren eines Leistungshalbleiterchips (108) in der Öffnung (110) in dem Kern (908), wobei der Leistungshalbleiterchip (108) dünner als der Kern (908) ist und ein erstes Lastanschluss-Bondpad (114), das nach unten in die gleiche Richtung wie die erste Seite des Kerns (908) weist, und ein zweites Lastanschluss-Bondpad (118), das nach oben in die gleiche Richtung wie die zweite Seite des Kerns (908) weist, aufweist; an der zweiten Seite des Kerns (908): Füllen der Öffnung (110) in dem Kern (908) mit einem Harz, das den Leistungshalbleiterchip (108) umgibt; Reduzieren einer Dicke des Harzes in einem Bereich, der über dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) liegt; und nach dem Reduzieren, Dünnermachen des Harzes, um die erste Durchkontaktierung (910) und das zweite Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) freizulegen, wobei das Dünnermachen die Glasfasern (1714) von dem Epoxidmaterial (1716) in einem oder mehreren Bereichen an der zweiten Seite des Kerns (908) freilegt; und teilweises Bedecken des einen oder der mehreren Bereiche an der zweiten Seite des Kerns (908), wo die Glasfasern (1714) von dem Epoxidmaterial (1716) freigelegt sind, mit einer Lötmaske; Plattieren eines unmaskierten Bereichs an der ersten Seite des Kerns (908) beinhalten, um eine Metallisierung (126) zu bilden, die das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) an der ersten Seite des Kerns (908) elektrisch verbindet.
  11. Das Verfahren nach Anspruch 10, wobei das Reduzieren der Dicke des Harzes in dem Bereich, der über dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) liegt, Folgendes aufweist: Laserätzen des Bereichs des Harzes, der über dem zweiten Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) an der zweiten Seite des Kerns (908) liegt.
  12. Das Verfahren nach Anspruch 10 oder 11, wobei das Dünnermachen des Harzes an der zweiten Seite des Kerns (908), um die erste Durchkontaktierung (910) und das zweite Lastanschluss-Bondpad (118) des Leistungshalbleiterchips (108) freizulegen, Folgendes aufweist: Plasmaätzen des Harzes an der zweiten Seite des Kerns (908).
  13. Das Verfahren nach einem der Ansprüche 10 bis 12, das ferner Folgendes aufweist: Plattieren der ersten Durchkontaktierung (910) an der zweiten Seite des Kerns (908), um ein plattiertes erstes Kontaktpad (128) an der zweiten Seite des Kerns (908) zu bilden.
  14. Das Verfahren nach Anspruch 13, das ferner Folgendes aufweist: Plattieren des zweiten Lastanschluss-Bondpads (118) des Leistungshalbleiterchips (108), um ein plattiertes zweites Kontaktpad (130) an der zweiten Seite des Kerns (908) zu bilden.
  15. Das Verfahren nach einem der Ansprüche 10 bis 14, das ferner Folgendes aufweist: Plattieren eines unmaskierten Bereichs an der ersten Seite des Kerns (908), um eine Metallisierung (126) zu bilden, die das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) elektrisch mit der Durchkontaktierung (910) an der ersten Seite des Kerns (908) verbindet.
  16. Ein Verfahren zur Herstellung eines Halbleiter-Packages (100), wobei das Verfahren Folgendes aufweist: Positionieren eines elektrisch isolierenden Kerns (908) mit einer ersten Seite des Kerns (908), die nach oben weist, und einer zweiten Seite des Kerns (908), die nach unten weist, wobei die zweite Seite zur Montage an einem anderen Substrat (102) konfiguriert ist, wobei sich eine elektrisch leitfähige erste Durchkontaktierung (910) durch einen Peripheriebereich (912) des Kerns (908) erstreckt, wobei der Peripheriebereich (912) eine Öffnung (110) in dem Kern (908) definiert, wobei der Kern (908) mit Epoxidmaterial (1716) verwobene Glasfasern (1714) umfasst; Platzieren eines Leistungshalbleiterchips (108) in der Öffnung (110) in dem Kern (908), wobei der Leistungshalbleiterchip (108) dünner als der Kern (908) ist und ein erstes Lastanschluss-Bondpad (114), das nach oben in die gleiche Richtung wie die erste Seite des Kerns (908) weist, und ein zweites Lastanschluss-Bondpad (118), das nach unten in die gleiche Richtung wie die zweite Seite des Kerns (908) weist, aufweist; und an der ersten Seite des Kerns (908): Füllen der Öffnung (110) in dem Kern (908) mit einem Harz, das den Leistungshalbleiterchip (108) umgibt; Dünnermachen des Harzes; Bilden einer Maske auf dem verdünnten Harz, wobei die Maske eine erste Öffnung (1904), die mit der ersten Durchkontaktierung ausgerichtet ist, und eine zweite Öffnung (1906), die mit dem ersten Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) ausgerichtet ist, aufweist; Ätzen des Harzes durch die erste Öffnung (1904), um die erste Durchkontaktierung (910) freizulegen, und durch die zweite Öffnung (1906), um das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) freizulegen; Plattieren der freiliegenden ersten Durchkontaktierung (910) und des freiliegenden ersten Lastanschluss-Bondpads (114) des Leistungshalbleiterchips (108), um das erste Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) mit der ersten Durchkontaktierung (910) an der ersten Seite des Kerns (908) zu verbinden.
  17. Das Verfahren nach Anspruch 16, wobei das Bilden der Maske auf dem verdünnten Harz Folgendes aufweist: Sputtern einer Schicht auf dem verdünnten Harz; und Bilden eines Photoresists (1902) auf der gesputterten Schicht (1900), wobei der Photoresist (1902) die erste Öffnung (1904) und die zweite Öffnung (1906) aufweist.
  18. Das Verfahren nach Anspruch 17, das ferner Folgendes aufweist: nach dem Ätzen des Harzes, Entfernen der gesputterten Schicht (1900) von dem verdünnten Harz.
  19. Das Verfahren nach einem der Ansprüche 16 bis 18, wobei das Dünnermachen des Harzes Folgendes aufweist: vollständiges Entfernen des Harzes von der ersten Seite des Kerns (908), so dass nur ein verdünnter Bereich an Harz über dem ersten Lastanschluss-Bondpad (114) des Leistungshalbleiterchips (108) verbleibt.
DE102021101747.5A 2020-01-28 2021-01-27 Halbleiter - Packages und Verfahren zu deren Herstellung Active DE102021101747B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/774,357 US11532541B2 (en) 2020-01-28 2020-01-28 Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US16/774,357 2020-01-28
US17/082,643 2020-10-28
US17/082,643 US11502012B2 (en) 2020-01-28 2020-10-28 Semiconductor packages and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
DE102021101747A1 DE102021101747A1 (de) 2021-07-29
DE102021101747B4 true DE102021101747B4 (de) 2023-02-16

Family

ID=76753890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021101747.5A Active DE102021101747B4 (de) 2020-01-28 2021-01-27 Halbleiter - Packages und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US11502012B2 (de)
CN (1) CN113257678A (de)
DE (1) DE102021101747B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220131635A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104337A1 (de) 2012-05-03 2013-11-07 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu seiner Herstellung
US20150255380A1 (en) 2014-03-05 2015-09-10 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
EP3376539A1 (de) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stapelbares leistungsmodul

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
JP3467454B2 (ja) 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP1465250A1 (de) 2003-04-02 2004-10-06 Abb Research Ltd. Isolierter Leistungshalbleitermodul mit verringerter Teilentladung und Verfahren zu seiner Herstellung
US7315081B2 (en) 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7271470B1 (en) 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7982292B2 (en) 2008-08-25 2011-07-19 Infineon Technologies Ag Semiconductor device
US20120235293A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Semiconductor device including a base plate
US9397212B2 (en) 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
KR102104919B1 (ko) * 2013-02-05 2020-04-27 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP6147588B2 (ja) 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
US9653386B2 (en) 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
JP2017005153A (ja) 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置
EP3206229B1 (de) 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung von flexiblen elektronischen vorrichtungen
US11069667B2 (en) 2016-03-31 2021-07-20 Stmicroelectronics Pte Ltd Wafer level proximity sensor
US10170428B2 (en) 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
US10666140B2 (en) 2016-08-22 2020-05-26 Infineon Technologies Americas Corp. Power converter with at least five electrical connections on a side
US10262920B1 (en) * 2016-12-05 2019-04-16 Xilinx, Inc. Stacked silicon package having a thermal capacitance element
DE102017105330B4 (de) 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
US11043409B2 (en) * 2018-03-05 2021-06-22 Infineon Technologies Ag Method of forming contacts to an embedded semiconductor die and related semiconductor packages
EP3648159B1 (de) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
CN109727969A (zh) 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104337A1 (de) 2012-05-03 2013-11-07 Infineon Technologies Ag Halbleitergehäuse und Verfahren zu seiner Herstellung
US20150255380A1 (en) 2014-03-05 2015-09-10 Delta Electronics Int'l (Singapore) Pte Ltd Package structure
EP3376539A1 (de) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stapelbares leistungsmodul

Also Published As

Publication number Publication date
US11502012B2 (en) 2022-11-15
DE102021101747A1 (de) 2021-07-29
US20230077139A1 (en) 2023-03-09
US20210233823A1 (en) 2021-07-29
CN113257678A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
DE102009038702B4 (de) Halbleiteranordnung und Herstellungsverfahren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102015101843B4 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102015115999B4 (de) Elektronische Komponente
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102021101747B4 (de) Halbleiter - Packages und Verfahren zu deren Herstellung
DE102021101742A1 (de) Halbleiter-package mit einem lötbaren kontaktpad, das durch ein lastanschluss-bondpad eines leistungshalbleiterchips gebildet wird, und verfahren zu dessen herstellung
DE102020103456A1 (de) Leistungsstufenvorrichtung mit Trägerrahmen für ein Leistungsstufenmodul und einen integrierten Induktor
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102013108813B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020126647A1 (de) Leistungselektronikeinheit und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102021006667

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative