DE102020123336A1

DE102020123336A1 - Verstärker-biasing -techniken

Info

Publication number: DE102020123336A1
Application number: DE102020123336.1A
Authority: DE
Inventors: Lawrence Howard Edelson
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2019-09-06
Filing date: 2020-09-07
Publication date: 2021-03-11
Also published as: US20210075370A1; CN112468091A; US11545936B2

Abstract

Techniken zum Biasing eines Ausgangstransistors einer Gegentaktverstärkerausgangsstufe sind bereitgestellt. Bei gewissen Anmeldungen können die Techniken die Effizienz des Verstärkers verbessern. Bei einem Beispiel kann ein Schaltkreis Folgendes aufweisen: eine Ausgangsstufe, die einen ersten und zweiten Ausgangstransistor aufweist, einen ersten skalierten Replikattransistor, der dem ersten Ausgangstransistor entspricht, und einen Verstärkerschaltkreis in einer Rückkopplungsanordnung zum Biasing eines Gates des ersten Ausgangstransistors auf einem Pegel, der bei einem vorgegebenen Standby-Strom-Pegel des ersten Ausgangstransistors eine Spannungsdifferenz zwischen dem Drain- und Source-Anschluss des ersten Ausgangstransistors über den Drain- und Source-Anschluss des ersten Replikattransistors hinweg reproduziert.

Description

TECHNISCHES GEBIET DER OFFENBARUNG
Die vorliegende Offenbarung betrifft Verstärker und insbesondere Techniken zum Bereitstellen eines verbesserten Biasing (Vorspannen, Vorbeaufschlagen) von Ausgangstransistoren eines Verstärkers, um Leistung einzusparen.
HINTERGRUND
Die Ausgangsstufen gewisser AB-Verstärker bestehen oft aus komplementären NMOS- und PMOS-Leistungstransistoren mit großer Breite und minimaler Kanallänge. Diodenverbundene Feldeffekttransistoren (FETs) werden oft als Verhältnisreplikatvorrichtungen (ratio replica devices) verwendet, um Pegelverschiebungen zu produzieren, die verwendet werden, um die Gate-Spannung der Ausgangsvorrichtungen und die Klasse-AB-Offset-Gate-Spannung einzustellen. Die Replikatvorrichtungen (replica devices) modellieren die tatsächliche Drain-Source-Spannung der Leistungstransistoren nicht adäquat und führen folglich zu einem höher als erwartetem Standby-Strom der Ausgangsstufe und einer übermäßigen Abhängigkeit des Standby-Stroms von der Versorgungsspannung.
Figurenliste
In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Ziffern ähnliche Komponenten in unterschiedlichen Ansichten beschreiben. Gleiche Ziffern mit unterschiedlichen Buchstabenzusätzen können unterschiedliche Fälle von ähnlichen Komponenten repräsentieren. Die Zeichnungen veranschaulichen allgemein verschiedene in dem vorliegenden Dokument besprochene Ausführungsformen als Beispiele und nicht als Beschränkungen.

1 veranschaulicht allgemein einen Verstärker, der eine beispielhafte Bias-Konfiguration für eine Ausgangsstufe aufweist.
2 veranschaulicht allgemein einen beispielhaften Bias-Schaltkreis für den p-Kanal-Ausgangstransistor aus 1 und stellt ein Steuersignal (BIAS_P) für den entsprechenden Offset-Transistor bereit.
3 veranschaulicht allgemein einen beispielhaften Bias-Schaltkreis für den n-Kanal-Ausgangstransistor aus 1 und stellt ein Steuersignal (BIAS_N) für den entsprechenden Offset-Transistor bereit.
4 veranschaulicht allgemein ein beispielhaftes Verfahren zum Betreiben eines Verstärker-Bias-Schaltkreises und zum Biasing von Ausgangstransistoren einer Gegentaktausgangsstufe (push-pull output stage) gemäß dem vorliegenden Gegenstand.

AUSFÜHRLICHE BESCHREIBUNG
Die vorliegenden Erfinder haben verbesserte Techniken zum Bereitstellen eines gewünschten Bias für einen oder mehrere Transistoren einer Verstärkerstufe, wie etwa die Ausgangsstufen eines Verstärkers, erkannt. Bei gewissen Beispielen können die Techniken unter anderem auf einen AB-Typ-Verstärker oder andere Verstärkertypen, die eine Gegentaktstufe einsetzen, angewandt werden. Die bereitgestellten Techniken sind eine Verbesserung gegenüber herkömmlichen Biasing-Techniken, wie etwa einer grundlegenden Monticelli-Bias-Technik, weil das Biasing besser für die Spannung abgestimmt wird, die über einen entsprechenden Ausgangstransistor hinweg zu finden ist. Solche herkömmlichen Techniken können das Verwenden eines Paares komplementärer Offset-Transistoren einschließen, die parallel gekoppelt sind und mit den Steuerknoten der Ausgangstransistoren gekoppelt sind. Der Steuerknoten jedes Offset-Transistors kann mit einem unabhängigen Bias-Schaltkreis gekoppelt sein, der eine Stromquelle, die in Reihe mit diodenverbundenen Replikattransistoren gekoppelt ist, zwischen den Versorgungsschienen (Vdd, Vcc) der Ausgangstransistoren aufweist. Ein erster Replikattransistor kann ein skaliertes Replikat des entsprechenden Offset-Transistors sein und ein zweiter Replikattransistor kann ein skaliertes Replikat des entsprechenden Ausgangstransistors sein. Für viele Anwendungen ermöglichen herkömmliche Bias-Techniken einen Standby-Strom in den Ausgangstransistoren, selbst wenn die Last eine hohe Impedanz aufweist, wobei dementsprechend jeder Verstärker aktiv sein kann, selbst wenn die Last wenn überhaupt nur einen schwachen Strom empfängt. Die Ausgangstransistoren in dem aktiven Zustand zu halten, kann eine bessere Bandbreite der Ausgangsstufe bereitstellen. Jedoch kann der Standby-Strom, der durch den Bias-Schaltkreis bereitgestellt wird, für gewisse Konfigurationen viel höher als erwünscht sein und kann eine Effizienz insbesondere dann negativ beeinflussen, wenn die Stromaufnahme von der Last sehr niedrig ist. Zum Beispiel stellt die oben beschriebene grundlegende Monticelli-Technik eine Bias-Spannung von näherungsweise zwei Schwellenspannungen bereit, wobei die Spannung über den Replikatausgangstransistor etwa eine Schwellenspannung beträgt. Allgemein ist es wünschenswert, dass die Spannung über den Replikatausgangstransistor hinweg mit der Spannung über den tatsächlichen Ausgangstransistor hinweg während des Standby-Zustands übereinstimmt.
Zum Beispiel kann die Ausgangsstufe eines Leistungsverstärkers oft aus komplementären NMOS- und PMOS-Feldeffekttransistoren (FETs) mit großer Breite und minimaler Kanallänge bestehen. Bei herkömmlichen Bias-Schemata werden diodenverbundene FETs als Verhältnisreplikatvorrichtungen verwendet, um die Pegelverschiebungen zu produzieren, die verwendet werden, um die Gate-Spannung der Ausgangsvorrichtungen und die Offset-Gate-Spannung einzustellen. Unglücklicherweise modellieren die Replikat-FETs die tatsächliche Drain-Source-Spannung der Leistungs-FETs nicht adäquat und berücksichtigen folglich die Auswirkung der begrenzten Ausgangsimpedanz der FETs auf den Standby-Strom nicht. Die unten beschriebenen Techniken betten die Replikattransistoren in eine Verstärkerschleife ein, die die angemessene Drain-Source-Spannung sowie das Verhältnis des Standby-Stroms aufzwingt, um die korrekte Gate-Spannung für den gewünschten Standby-Strom zu erhalten. Außerdem ist eine zweite diodenverbundene Vorrichtung in dem Verstärkerlastpfad enthalten, um den notwendigen Offset von der Replikat-Gate-Spannung zu produzieren, um die Offset-Gate-Spannung einzustellen. Komplementäre Verstärkerschaltkreise werden für das NMOS- und PMOS-Biasing verwendet.
1 veranschaulicht allgemein einen Verstärker 100, der eine beispielhafte Bias-Konfiguration für eine Ausgangsstufe aufweist. Der Verstärker 100 kann eine Eingangsstufe 101, die Ausgangsstufe 102 und beispielhafte Bias-Schaltkreise 103, 104 aufweisen. Bei gewissen Beispielen kann die Eingangsstufe 101 ein Eingangssignal (IN) empfangen und kann die Ausgangsstufe 102 eine verstärkte Version als ein Ausgangssignal (OUT) bereitstellen. Die Ausgangsstufe 102 kann einen ersten Ausgangstransistor 105 und einen zweiten Ausgangstransistor 106 aufweisen, die zwischen zwei Versorgungsschienen (Vdd, Vcc) in Reihe gekoppelt sind. Bei gewissen Beispielen kann die Ausgangsstufe 102 eine Gegentaktausgangsstufe sein, so dass der erste Ausgangstransistor 105 ein p-Kanal-Transistor ist und der zweite Ausgangstransistor 106 ein n-Kanal-Transistor ist. Die Steuerknoten des ersten und zweiten Ausgangstransistors 105, 106 können mit einem jeweiligen Offset-Transistor 107, 108 gekoppelt sein. Die Ausgangsstufe 102 kann eine Gefaltete-Kaskode-Stufe 109 mit einem Stromspiegel 110 aufweisen. Die Gefaltete-Kaskode-Stufe 109 kann das Ausgangssignal der Eingangsstufe 101 empfangen und kann mit den Offset-Transistoren 107, 108 gekoppelt sein. Die Steuerknoten der Offset-Transistoren 107, 108 können mit entsprechenden Bias-Schaltkreisen 103, 104 gekoppelt sein, die zum Beibehalten der Ausgangstransistoren 105, 106 in einem aktiven Leitungszustand ausgebildet sind, während der Strom während eines Standby-Zustands minimiert wird, wenn die Stromaufnahme einer Last, die mit einem Ausgangsknoten der Ausgangsstufe gekoppelt ist, recht klein ist. Ein solches Biasing kann die Ausgangstransistoren immer im aktiven Zustand (z. B. Strom leitend) halten, selbst wenn es einen geringen oder keinen Laststrom gibt.
2 und 3 veranschaulichen allgemein komplementäre beispielhafte Bias-Schaltkreise 203, 204 zum Biasing der Ausgangstransistoren 105, 106 aus 1. 2 veranschaulicht allgemein einen beispielhaften Bias-Schaltkreis 203 für den p-Kanal-Ausgangstransistor 105 und stellt ein Steuersignal (BIAS_P) für den entsprechenden Offset-Transistor 107 bereit. Der Bias-Schaltkreis 203 kann einen Bias-Verstärker 220 und einen Rückkopplungspfad 221 aufweisen. Der Bias-Schaltkreis kann zwei Replikattransistoren 222, 223 aufweisen. Der erste Replikattransistor 222 kann eine skalierte Version des entsprechenden Offset-Transistors (1, 107) sein und der zweite Replikattransistor 223 kann eine skalierte Version des entsprechenden Ausgangstransistors (1, 105) sein. Der Bias-Verstärker 220 kann ein Paar differentieller Eingangstransistoren 224, 225, einen Stromspiegel 226 und eine erste Stromquelle 227 aufweisen. Der erste Replikattransistor 222 kann sich in einer diodengekoppelten Anordnung befinden und in Reihe mit einem ersten der Eingangstransistoren 224 und dem Spiegeltransistor des Stromspiegels 226 verbunden sein. Bei gewissen Beispielen kann die erste Stromquelle 227 eine skalierte Version des Stroms des entsprechenden Offset-Transistors (z. B. 1, 107) sein. Falls zum Beispiel der erste Replikattransistor 222 1/10 des entsprechenden Offset-Transistors ist, dann kann der Strom in dem ersten Replikattransistor 222 1/10 des Stroms des entsprechenden Offset-Transistors sein, um bei der gleichen Stromdichte zu arbeiten. Das bedeutet (da der Strom sich durch die Diff-Paar-Zweige gleichmäßig aufteilt), dass die Stromquelle 227 1/5 des Stroms in dem entsprechenden Offset-Transistor bereitstellen kann.
Der Rückkopplungspfad 221 kann den zweiten Replikattransistor 223 aufweisen, der mit einer zweiten Stromquelle 228 in Reihe gekoppelt ist. Ein Steuerknoten des zweiten Eingangstransistors 225 kann mit einem Knoten des Rückkopplungspfades 221 gekoppelt sein, der den zweiten Replikattransistor 223 mit der zweiten Stromquelle 228 koppelt. Ein Steuerknoten des zweiten Replikattransistors 223 kann mit einem Knoten gekoppelt sein, der den ersten Replikattransistor 222 mit einem Spiegeltransistor des Stromspiegels 226 koppelt. Bei gewissen Beispielen kann die zweite Stromquelle 228 einen skalierten Strom des Standby-Stroms des entsprechenden Ausgangstransistors (z. B. 1, 105) bereitstellen. Falls zum Beispiel der zweite Replikattransistor 223 1/1000 des entsprechenden Ausgangstransistors ist, kann der durch die zweite Stromquelle 228 bereitgestellte Strom etwa 1/1000 des Standby-Stroms sein.
Ein Steuerknoten des ersten Eingangstransistors 224 des Bias-Verstärkers kann zum Empfangen einer Sollwertspannung (V_SP) ausgebildet sein, die eine Spannung über den entsprechenden Ausgangstransistor (z. B. 1, 105) hinweg repräsentiert. Der erste Replikattransistor 222 und der zweite Replikattransistor 223 können eine Rückkopplung bereitstellen, um die Spannung an dem Steuerknoten des zweiten Eingangstransistors 225 des Bias-Verstärkers 220 auszugleichen. Das Ausgangssignal des Bias-Verstärkers 220 kann ein Bias-Befehlssignal (BIAS_P) für den entsprechenden Offset-Transistor (z. B. 1, 107) bereitstellen, das den entsprechenden Ausgangstransistor (z. B. 1, 105) aktiv (z. B. Strom leitend) halten kann. Durch das Arbeiten in der oben beschriebenen Rückkopplungsanordnung kann der zweite Replikattransistor 223 bei der gewünschten Drain-Source-Spannung (z. B. näherungsweise die Drain-Source-Spannung des entsprechenden Ausgangstransistors) arbeiten, die mit der Verstärkerausgangsspannung (OUT) unter Ruhebedingungen übereinstimmt. Die Gate-Spannung des zweiten Replikattransistors 223 kann durch den Drain der aktiven Last für das Eingangspaar (z. B. den diodenverbundenen ersten Replikattransistor 222) eingestellt werden und kann die gewünschte Gate-Spannung für den entsprechenden Ausgangstransistor (z. B. 1, 105) repräsentieren. Von daher kann die gewünschte Gate-Spannung die nichtidealen Effekte einer endlichen Ausgangsimpedanz berücksichtigen. Es wird angemerkt, dass das Einfügen des diodenverbundenen ersten Replikattransistors 222 in den Zweig des Bias-Verstärkers 220, der mit dem Steuerknoten des zweiten Replikattransistors 223 gekoppelt ist, sicherstellen kann, dass die angemessene Offset-Spannung zum Steuern des entsprechenden Offset-Transistors (z. B. 1, 107) erzeugt wird.
3 veranschaulicht allgemein einen beispielhaften Bias-Schaltkreis 304 für den n-Kanal-Ausgangstransistor (1; 106) und stellt ein Steuersignal (BIAS_N) für den entsprechenden Offset-Transistor bereit (1, 108). Der Bias-Schaltkreis 304 kann einen Bias-Verstärker 320 und einen Rückkopplungspfad 321 aufweisen. Der Bias-Schaltkreis 304 kann zwei Replikattransistoren 322, 323 aufweisen. Der erste Replikattransistor 322 kann eine skalierte Version des entsprechenden Versatztransistors (1, 108) sein und der zweite Replikattransistor 323 kann eine skalierte Version des entsprechenden Ausgangstransistors (1, 106) sein. Der Bias-Verstärker 320 kann ein Paar differentieller Eingangstransistoren 324, 325, einen Stromspiegel 326 und eine erste Stromquelle 327 aufweisen. Der erste Replikattransistor 322 kann sich in einer diodengekoppelten Anordnung befinden und in Reihe mit einem ersten der Eingangstransistoren 324 und dem Spiegeltransistor des Stromspiegels 326 verbunden sein. Bei gewissen Beispielen kann die erste Stromquelle 327 eine skalierte Version des Stroms des entsprechenden Offset-Transistors (z. B. 1, 108) sein. Falls zum Beispiel der erste Replikattransistor 322 1/10 des entsprechenden Offset-Transistors ist, dann kann der Strom in dem ersten Replikattransistor 322 1/10 des Stroms des entsprechenden Offset-Transistors sein, um bei der gleichen Stromdichte zu arbeiten. Das bedeutet (da der Strom sich durch die Diff-Paar-Zweige gleichmäßig aufteilt), dass die Stromquelle 327 1/5 des Stroms in dem entsprechenden Offset-Transistor bereitstellen kann.
Der Rückkopplungspfad 321 kann den zweiten Replikattransistor 323 aufweisen, der mit einer zweiten Stromquelle 328 in Reihe gekoppelt ist. Ein Steuerknoten des zweiten Eingangstransistors 325 kann mit einem Knoten des Rückkopplungspfades 321 gekoppelt sein, der den zweiten Replikattransistor 323 mit der zweiten Stromquelle 328 koppelt. Ein Steuerknoten des zweiten Replikattransistors 323 kann mit einem Knoten gekoppelt sein, der den ersten Replikattransistor 322 mit einem Spiegeltransistor des Stromspiegels 326 koppelt. Bei gewissen Beispielen kann die zweite Stromquelle 228 einen skalierten Strom des Standby-Stroms des entsprechenden Offset-Transistors (z. B. 1, 105) bereitstellen. Falls zum Beispiel der zweite Replikattransistor 223 1/1000 des entsprechenden Ausgangstransistors ist, kann der durch die zweite Stromquelle 228 bereitgestellte Strom etwa 1/1000 des Standby-Stroms sein.
Ein Steuerknoten des ersten Eingangstransistors 324 des Bias-Verstärkers kann zum Empfangen einer Sollwertspannung (V_SP) ausgebildet sein, die eine Spannung über den entsprechenden Ausgangstransistor (z.B. 1, 106) hinweg repräsentiert. Der erste Replikattransistor 322 und der zweite Replikattransistor 323 können eine Rückkopplung bereitstellen, um die Spannung an dem Steuerknoten des zweiten Eingangstransistors 325 des Bias-Verstärkers 320 auszugleichen. Das Ausgangssignal des Bias-Verstärkers 320 kann ein Bias-Befehlssignal (BIAS_N) für den entsprechenden Offset-Transistor (z. B. 1, 108) bereitstellen, das den entsprechenden Ausgangstransistor (z. B. 1, 106) aktiv (z. B. Strom leitend) halten kann. Durch das Arbeiten in der oben beschriebenen Rückkopplungsanordnung kann der zweite Replikattransistor 323 bei der gewünschten Drain-Source-Spannung (z. B. näherungsweise die Drain-Source-Spannung des entsprechenden Ausgangstransistors) arbeiten, die mit der Verstärkerausgangsspannung (OUT) unter Ruhebedingungen übereinstimmt. Die Gate-Spannung des zweiten Replikattransistors 323 kann durch den Drain der aktiven Last für das Eingangspaar (z. B. den diodenverbundenen ersten Replikattransistor 322) eingestellt werden und kann die gewünschte Gate-Spannung für den entsprechenden Ausgangstransistor (z. B. 1, 106) repräsentieren. Von daher kann die gewünschte Gate-Spannung die nichtidealen Effekte einer endlichen Ausgangsimpedanz berücksichtigen. Es wird angemerkt, dass das Einfügen des diodenverbundenen ersten Replikattransistors 322 in den Zweig des Bias-Verstärkers 320, der mit dem Steuerknoten des zweiten Replikattransistors 323 gekoppelt ist, sicherstellen kann, dass die angemessene Offset-Spannung zum Steuern des entsprechenden Offset-Transistors (z. B. 1, 108) erzeugt wird.
Mit Bezug auf die Beispiele aus 2 und 3 können die skalierten Stromquellen (z. B. 227, 228, 327, 328) unabhängig sein, was eine größere Flexibilität gegenüber herkömmlichen Monticello-Biasing-Schemata ermöglichen kann. Bei gewissen Beispielen kann jeder der zweiten Replikattransistor 223, 323 einen Kompensationsschaltkreis aufweisen, der zwischen dem jeweiligen Drain und Gate gekoppelt ist, um die Stabilität zu unterstützen.
4 veranschaulicht allgemein ein beispielhaftes Verfahren 400 zum Betreiben eines Verstärker-Bias-Schaltkreises und zum Biasing von Ausgangstransistoren einer Gegentaktausgangsstufe gemäß dem vorliegenden Gegenstand. Bei 401 kann eine Sollwertspannung an einem differentiellen Eingang einer ersten Stufe eines Bias-Verstärkers empfangen werden. Bei 403 kann ein erster Ausgang der ersten Stufe mit einem Eingang einer zweiten Stufe des ersten Bias-Verstärkers gekoppelt werden. Bei 405 kann eine Rückkopplung von der zweiten Stufe an einem zweiten differentiellen Eingang der ersten Stufe empfangen werden. Bei 407 kann ein zweites Ausgangssignal der ersten Stufe an einem Steuerknoten eines ersten Offset-Transistors empfangen werden. Bei 409 kann ein zweiter Knoten des Offset-Transistors mit einem Steuerknoten eines ersten Ausgangstransistors einer Gegentaktausgangsstufe eines Verstärkers gekoppelt sein, der den Verstärker-Bias-Schaltkreis aufweist.
Verschiedene Anmerkungen & Beispiele
Die obige ausführliche Beschreibung weist Bezugnahmen auf die begleitenden Zeichnungen auf, die einen Teil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen spezielle Ausführungsformen, in denen die Erfindung umgesetzt werden kann, als Veranschaulichung. Diese Ausführungsformen werden hier auch als „Beispiele“ bezeichnet. Derartige Beispiele können Elemente zusätzlich zu jenen gezeigten oder beschriebenen aufweisen. Jedoch beabsichtigen die Erfinder der vorliegenden Erfindung auch Beispiele, bei denen lediglich jene gezeigten oder beschriebenen Elemente bereitgestellt sind. Zudem beabsichtigen die Erfinder der vorliegenden Erfindung auch Beispiele, die eine beliebige Kombination oder Permutation jener gezeigten oder beschriebenen Elemente (oder eines oder mehrerer Aspekte davon) verwenden, entweder mit Bezug auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte davon) oder mit Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hier gezeigt oder beschrieben sind.
In dem Fall inkonsistenter Verwendungen zwischen diesem Dokument und beliebigen anderen Dokumenten, die durch Bezugnahme aufgenommen sind, gilt die Verwendung in diesem Dokument.
In diesem Dokument werden die Ausdrücke „ein“, „eine“ oder „einer“ so verwendet, wie in Patentdokumenten üblich, dass sie ein/eine/einen oder mehr als eines/eine/einen einschließen, unabhängig von beliebigen anderen Instanzen oder Verwendungen von „wenigstens einem/einer“ oder „einem/einer oder mehr“. In diesem Dokument wird der Ausdruck „oder“ verwendet, um auf ein nicht ausschließendes „oder“ zu verweisen, so dass „A oder B“, „A, aber nicht B“, „B, aber nicht A“ und „A und B“ einschließt, sofern nichts anderes angegeben ist. In diesem Dokument werden die Ausdrücke „einschließlich“ und „bei dem“ als die Äquivalente der jeweiligen Ausdrücke „aufweisend“ und „wobei“ in einfachem Deutsch verwendet. Außerdem sind die Ausdrücke „einschließlich“ und „aufweisend“ offene Ausdrücke, das heißt, ein System, eine Vorrichtung, ein Artikel, eine Zusammensetzung, eine Formulierung oder ein Prozess, der/die/das Elemente zusätzlich zu jenen aufgelisteten nach einem solchen Begriff aufweist, wird immer noch als in den Schutzumfang dieses Gegenstands der Erfindung fallend erachtet. Zudem werden die Begriffe „erster“, „zweiter“ und „dritter“ usw., wie sie in einem Anspruch auftreten können, lediglich als Kennzeichnungen verwendet, und sollen keine numerischen Anforderungen hinsichtlich ihrer Objekte auferlegen.
Die obige Beschreibung soll veranschaulichend und nicht beschränkend sein. Zum Beispiel können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können, wie etwa von einem Durchschnittsfachmann, bei der Durchsicht der obigen Beschreibung verwendet werden. Die Zusammenfassung wird bereitgestellt, um dem Leser zu ermöglichen, die Art der technischen Offenbarung schnell festzustellen. Sie ist mit dem Verständnis vorgelegt, dass sie nicht verwendet wird, um den Schutzumfang oder die Bedeutung eines Anspruchs zu interpretieren oder zu beschränken. Auch können bei der obigen ausführlichen Beschreibung verschiedene Merkmale zusammen gruppiert werden, um die Offenbarung zu straffen. Dies sollte nicht als die Absicht interpretiert werden, dass ein nichtbeanspruchtes offenbartes Merkmal für einen beliebigen Anspruch wesentlich ist. Vielmehr kann der Erfindungsgegenstand in weniger als allen Merkmalen einer speziellen offenbarten Ausführungsform liegen. Die folgenden Aspekte sind hiermit in die ausführliche Beschreibung als Beispiele oder Ausführungsformen aufgenommen, wobei jeder Aspekt für sich alleine als eine getrennte Ausführungsform steht, und es ist beabsichtigt, dass solche Ausführungsformen miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können.
Gemäß einem Aspekt sind Techniken zum Biasing eines Ausgangstransistors einer Gegentaktverstärkerausgangsstufe bereitgestellt. Bei gewissen Anmeldungen können die Techniken die Effizienz des Verstärkers verbessern. Bei einem Beispiel kann ein Schaltkreis Folgendes aufweisen: eine Ausgangsstufe, die einen ersten und zweiten Ausgangstransistor aufweist, einen ersten skalierten Replikattransistor, der dem ersten Ausgangstransistor entspricht, und einen Verstärkerschaltkreis in einer Rückkopplungsanordnung zum Biasing eines Gates des ersten Ausgangstransistors auf einem Pegel, der bei einem vorgegebenen Standby-Strom-Pegel des ersten Ausgangstransistors eine Spannungsdifferenz zwischen dem Drain- und Source-Anschluss des ersten Ausgangstransistors über den Drain- und Source-Anschluss des ersten Replikattransistors hinweg reproduziert.
Die folgenden Aspekte bilden auch einen Teil der Offenbarung:

Aspekt 1) Ein Schaltkreis zum Biasing eines Ausgangstransistors einer Verstärkerausgangsstufe, wobei der Schaltkreis Folgendes aufweist: einen ersten Offset-Transistor, der zum Liefern eines Steuersignals an einen Ausgangstransistor der Verstärkerausgangsstufe ausgebildet ist; und einen ersten Bias-Schaltkreis, der zum Liefern eines Steuersignals an den ersten Offset-Transistor ausgebildet ist, wobei der erste Bias-Schaltkreis Folgendes aufweist: eine erste Stromquelle; einen ersten Replikattransistor, der zwischen einer Eingangsversorgung und der ersten Stromquelle gekoppelt ist, wobei der erste Replikattransistor ein skaliertes Replikat des Ausgangstransistors ist; und einen Verstärker, der zum Empfangen einer Sollwertspannung und zum Ausgleichen eines Spannungspegels der ersten Stromquelle mit der Sollwertspannung ausgebildet ist.
Aspekt 2) Der Schaltkreis aus Aspekt 1, wobei der Verstärker einen zweiten Replikattransistor aufweist, der zum Liefern eines Steuersignals an den ersten Offset-Transistor ausgebildet ist, wobei der zweite Replikattransistor ein diodenverbundenes skaliertes Replikat des ersten Offset-Transistors ist.
Aspekt 3) Der Schaltkreis aus Aspekt 1 oder 2, wobei ein erster Eingangstransistor des Verstärkers zum Empfangen der Sollwertspannung ausgebildet ist und ein Steuerknoten eines zweiten Eingangstransistors zum Koppeln mit dem ersten Replikattransistor ausgebildet ist.
Aspekt 4) Ein Verfahren zum Biasing von Ausgangstransistoren einer Gegentaktausgangsstufe, wobei das Verfahren Folgendes aufweist: Empfangen einer Sollwertspannung an einem differentiellen Eingang eines ersten Biasing-Verstärkers; Koppeln eines ersten Ausgangs der ersten Stufe mit einem Eingang einer zweite Stufe des ersten Biasing-Verstärkers; Empfangen einer Rückkopplung von der zweiten Stufe an einem zweiten differentiellen Eingang der ersten Stufe; Empfangen eines zweiten Ausgangssignals der ersten Stufe an einem Steuerknoten eines ersten Offset-Transistors; und Koppeln eines zweiten Knotens des ersten Offset-Transistors mit einem Steuerknoten eines ersten Ausgangstransistors der Gegentaktausgangsstufe.
Aspekt 5) Das Verfahren aus Aspekt 4, wobei das Empfangen einer Rückkopplung von der zweiten Stufe Folgendes aufweist: Biasing eines ersten Replikattransistors mit einem Steuerknoten, der zum Empfangen des ersten Ausgangssignals der ersten Stufe ausgebildet ist; und Koppeln eines zweiten Knotens des ersten Replikattransistors an den zweiten differentiellen Eingang der ersten Stufe.
Aspekt 6) Das Verfahren aus Aspekt 5, wobei der erste Replikattransistor eine skalierte Repräsentation des ersten Ausgangstransistors ist.
Aspekt 7) Das Verfahren aus Aspekt 4, 5 oder 6, das ein Offsetting des ersten Ausgangssignals der ersten Stufe von dem zweiten Ausgangssignal der ersten Stufe unter Verwendung eines diodenverbundenen zweiten Replikattransistors aufweist.
Aspekt 8) Das Verfahren aus Aspekt 7, wobei der diodenverbundene zweite Replikattransistor eine skalierte Repräsentation des ersten Offset-Transistors ist.

Claims

Schaltung, die Folgendes aufweist: eine Gegentaktausgangsstufe, die einen ersten und zweiten Ausgangstransistor aufweist; einen ersten Replikattransistor, der dem ersten Ausgangstransistor entspricht; und einen Verstärkerschaltkreis in einer Rückkopplungsanordnung zum Biasing eines Gates des ersten Ausgangstransistors auf einem Pegel, der bei einem vorgegebenen Standby-Strom-Pegel des ersten Ausgangstransistors eine Spannungsdifferenz zwischen Drain- und Source-Anschluss des ersten Ausgangstransistors über den Drain- und Source-Anschluss des ersten Replikattransistors hinweg reproduziert.
Schaltkreis nach Anspruch 1, wobei der Verstärkerschaltkreis den ersten Replikattransistor aufweist.
Schaltkreis nach Anspruch 1 oder 2, der einen zweiten Replikattransistor aufweist, der dem zweiten Ausgangstransistor entspricht.
Schaltkreis nach einem der Ansprüche 1 bis 3, der einen zweiten Verstärkerschaltkreis in einer Rückkopplungsanordnung zum Biasing eines Gates des zweiten Ausgangstransistors auf einem Pegel aufweist, der bei einem vorgegebenen Standby-Strom-Pegel des zweiten Ausgangstransistors eine Spannungsdifferenz zwischen Drain- und Source-Anschluss des zweiten Ausgangstransistors über den Drain- und Source-Anschluss des zweiten Replikattransistors hinweg reproduziert.
Schaltkreis nach Anspruch 3 oder 4, wobei der erste Replikattransistor mit dem ersten Ausgangstransistor verschränkt ist; und wobei der zweite Replikattransistor mit dem zweiten Ausgangstransistor verschränkt ist.
Schaltkreis nach Ansprüchen 3 oder 4, wobei der zweite Verstärkerschaltkreis den zweiten Replikattransistor aufweist.
Schaltkreis nach einem vorhergehenden Anspruch, wobei der Verstärkerschaltkreis einen ersten Offset-Transistor aufweist, der zwischen einem Steuerknoten des ersten Ausgangstransistors und einem Steuerknoten des zweiten Ausgangstransistors gekoppelt ist.
Schaltkreis nach Anspruch 7, wobei der Verstärkerschaltkreis einen zweiten skalierten Replikattransistor aufweist, der dem ersten Offset-Transistor entspricht, wobei der zweite skalierte Replikattransistor diodenverbunden und mit einem Steuerknoten des ersten Offset-Transistors gekoppelt ist.
Schaltkreis nach Anspruch 7 oder 8, wobei der Verstärkerschaltkreis einen zweiten Offset-Transistor aufweist, der mit dem ersten Offset-Transistor parallel gekoppelt ist.
Schaltkreis nach einem vorhergehenden Anspruch, der einen dritten Replikattransistor aufweist, der dem zweiten Ausgangstransistor entspricht.
Schaltkreis nach Anspruch 10, der einen zweiten Verstärkerschaltkreis in einer Rückkopplungsanordnung zum Biasing eines Gates des zweiten Ausgangstransistors auf einem ersten Pegel aufweist, der bei einem vorgegebenen Standby-Strom-Pegel des zweiten Ausgangstransistors eine Spannungsdifferenz zwischen Drain- und Source-Anschluss des zweiten Ausgangstransistors über den Drain- und Source-Anschluss des dritten Replikattransistors hinweg reproduziert.
Schaltkreis nach einem vorhergehenden Anspruch, wobei der Verstärkerschaltkreis einen vierten skalierten Replikattransistor aufweist, der dem zweiten Offset-Transistor entspricht, wobei der vierte skalierte Replikattransistor diodenverbunden und mit einem Steuerknoten des zweiten Offset-Transistors gekoppelt ist.
Schaltkreis zum Biasing eines Ausgangstransistors einer Verstärkerausgangsstufe, wobei der Schaltkreis Folgendes aufweist: einen ersten Offset-Transistor, der zum Liefern eines Steuersignals an einen Ausgangstransistor der Verstärkerausgangsstufe ausgebildet ist; und einen ersten Bias-Schaltkreis, der zum Liefern eines Steuersignals an den ersten Offset-Transistor ausgebildet ist, wobei der erste Bias-Schaltkreis einen ersten Replikattransistor aufweist, der zwischen einer Eingangsversorgung und einer ersten Stromquelle in Reihe gekoppelt ist, wobei der erste Replikattransistor ein skaliertes Replikat des Ausgangstransistors ist.
Schaltkreis nach Anspruch 13, wobei der erste Bias-Schaltkreis einen Verstärker aufweist, der zum Ausgleichen eines Spannungspegels der ersten Stromquelle mit einer Sollwertspannung ausgebildet ist.
Schaltkreis nach Anspruch 13 oder 14, wobei der Verstärker einen zweiten Replikattransistor aufweist, der zum Liefern eines Steuersignals an den ersten Offset-Transistor ausgebildet ist, wobei der zweite Replikattransistor ein diodenverbundenes skaliertes Replikat des ersten Offset-Transistors ist.
Schaltkreis nach Anspruch 14 oder 15, wobei ein erster Eingangstransistor des Verstärkers zum Empfangen der Sollwertspannung ausgebildet ist und ein Steuerknoten eines zweiten Eingangstransistors zum Koppeln mit dem ersten Replikattransistor ausgebildet ist.
Verfahren zum Biasing von Ausgangstransistoren einer Gegentaktausgangsstufe, wobei das Verfahren Folgendes aufweist: Empfangen einer Sollwertspannung an einem differentiellen Eingang eines ersten Biasing-Verstärkers; Empfangen eines ersten Ausgangssignals der ersten Stufe an einem Eingang einer zweite Stufe des ersten Biasing-Verstärkers; Empfangen einer Rückkopplung von der zweiten Stufe an einem zweiten differentiellen Eingang der ersten Stufe; Empfangen eines zweiten Ausgangssignals der ersten Stufe an einem Steuerknoten eines ersten Offset-Transistors; und Koppeln eines zweiten Knotens des ersten Offset-Transistors mit einem Steuerknoten eines ersten Ausgangstransistors der Gegentaktausgangsstufe.
Verfahren nach Anspruch 17, wobei das Empfangen einer Rückkopplung von der zweiten Stufe Folgendes beinhaltet: Biasing eines ersten Replikattransistors mit einem Steuerknoten, der zum Empfangen des ersten Ausgangssignals der ersten Stufe ausgebildet ist; und Koppeln eines zweiten Knotens des ersten Replikattransistors an den zweiten differentiellen Eingang der ersten Stufe.
Verfahren nach Anspruch 18, wobei der erste Replikattransistor eine skalierte Repräsentation des ersten Ausgangstransistors ist.
Verfahren nach Anspruch 17, 18 oder 19, das ein Offsetting des ersten Ausgangssignals der ersten Stufe von dem zweiten Ausgangssignal der ersten Stufe unter Verwendung eines diodenverbundenen zweiten Replikattransistors aufweist, wobei optional der diodenverbundene zweite Replikattransistor eine skalierte Repräsentation des ersten Offset-Transistors ist.