DE102020119781A1 - Bipolartransistor mit segmentierten emitterkontakten - Google Patents

Bipolartransistor mit segmentierten emitterkontakten Download PDF

Info

Publication number
DE102020119781A1
DE102020119781A1 DE102020119781.0A DE102020119781A DE102020119781A1 DE 102020119781 A1 DE102020119781 A1 DE 102020119781A1 DE 102020119781 A DE102020119781 A DE 102020119781A DE 102020119781 A1 DE102020119781 A1 DE 102020119781A1
Authority
DE
Germany
Prior art keywords
emitter
segmented
contacts
integrated circuit
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119781.0A
Other languages
English (en)
Inventor
Hiroshi Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE102020119781A1 publication Critical patent/DE102020119781A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Abstract

Ein integrierter Schaltkreis beinhaltet einen Transistor mit einem Kollektorgebiet, einem Basisgebiet und einem Emitterstreifen. Das Kollektorgebiet beinhaltet eine Schicht eines Halbleitersubstrats, die mit einem Dotierungsstoff eines ersten Leitfähigkeitstyps dotiert ist. Das Basisgebiet beinhaltet eine Halbleiterschicht über dem Halbleitersubstrat, die mit einem Dotierungsstoff eines zweiten Leitfähigkeitstyps dotiert ist. Ein Emitterstreifen innerhalb des Basisgebiets weist eine erste Breite auf und ist mit einem ersten Dotierungsstoff des ersten Leitfähigkeitstyps dotiert. Mehrere Emitterkontakte befinden sich innerhalb des Emitterstreifens. Jeder Emitterkontakt weist eine zweite Breite auf, die geringer als die erste Breite ist, und beinhaltet einen zweiten Dotierungsstoff des ersten Leitfähigkeitstyps. Jeder Emitterkontakt ist durch einen Teil des Emitterstreifens von einem nächsten benachbarten Emitterkontakt beabstandet. Bei manchen Abständen weist der Transistor eine Emitterschaltungsstromverstärkung von mehr als 3500 auf.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen Anmeldung mit der Serien-Nr. 62/878,768, eingereicht am 26. Juli 2019, welche hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • TECHNISCHES GEBIET
  • Die beschriebene Erfindung betrifft das Gebiet mikroelektronischer Vorrichtungen. Insbesondere, aber nicht ausschließlich, betrifft diese Erfindung hochverstärkende Bipolartransistoren mit stabilem Beta (β) über verschiedene Vorrichtungsgrößen hinweg.
  • HINTERGRUND
  • Super-Beta-Bipolartransistoren können eine Emitterschaltungsstromverstärkung, ß, von über 1000 aufweisen. Manche solche Transistoren beinhalten eine Basis, die aus einem SiGe-Verbindungshalbleiter gebildet ist. Aspekte solcher Vorrichtungen sind in dem US-Patent Nr. 8,450,179 beschrieben, das hiermit in seiner Gesamtheit aufgenommen ist.
  • KURZDARSTELLUNG
  • Nachfolgendes stellt eine Kurzdarstellung beschriebener Beispiele bereit. Diese Kurzdarstellung ist keine ausführliche Übersicht der offenbarten Beispiele und soll weder zentrale oder kritische Elemente der Erfindung identifizieren noch den Schutzumfang von dieser abgrenzen. Stattdessen ist der primäre Zweck der Kurzdarstellung das Präsentieren mancher Konzepte der Erfindung in einer vereinfachten Form als eine Einleitung für eine ausführlichere Beschreibung, die später präsentiert wird.
  • Ein Transistor beinhaltet ein Emittergebiet, ein Basisgebiet und ein Kollektorgebiet. Das Kollektorgebiet beinhaltet einen Halbleiter mit einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat. Das Basisgebiet beinhaltet einen Halbleiter mit einem zweiten Leitfähigkeitstyp, der Silicium-Germanium (SiGe) beinhalten kann, über dem Halbleitersubstrat. Ein Emitterstreifen mit dem ersten Leitfähigkeitstyp befindet sich innerhalb des Basisgebiets, wobei der Emitterstreifen eine erste Breite aufweist und einen Dotierungsstoff des ersten Leitfähigkeitstyps beinhaltet. Mehrere Emitterkontakte befinden sich innerhalb des Emitterstreifens. Jeder Emitterkontakt weist eine zweite Breite auf, die kleiner als die erste Breite ist, und beinhaltet einen Dotierungsstoff des ersten Leitfähigkeitstyps, so dass die Ladungsträgerkonzentration in den Emitterkontakten größer als die Ladungsträgerkonzentration in dem Emitterstreifen ist. Jeder Emitterkontakt ist durch einen Teil des Emitterstreifens von einem nächsten benachbarten Emittersegment beabstandet. Der Transistor kann ein Teil eines integrierten Schaltkreises sein, der andere Schaltkreiskomponenten, z. B. MOS-Transistoren, Widerstände und/oder Kondensatoren, beinhaltet.
  • Bei einem anderen Aspekt beinhaltet ein integrierter Schaltkreis einen ersten npn-Bipolartransistor mit einem ersten Beta, z. B. einer Emitterschaltungsstromverstärkung, größer als 3500 und einem zweiten npn-Bipolartransistor mit einem zweiten Beta größer als 3500. Der erste Transistor beinhaltet einen Emitterstreifen mit einer ersten Länge und der zweiten Transistor beinhaltet einen Emitterstreifen mit einer zweiten Länge, die wenigstens zweimal die erste Länge ist. Das zweite Beta weicht von dem ersten Beta um nicht mehr als 10 % des ersten Beta ab.
  • Figurenliste
    • 1A und 1B präsentieren eine Draufsicht und Schnittansicht eines Bipolartransistors nach dem Stand der Technik, der einen nichtsegmentierten Emitter beinhaltet;
    • 2A-2C veranschaulichen eine Draufsicht und Schnittansicht eines Beispiels für einen Bipolartransistor der Offenbarung, der acht Emittersegmente beinhaltet;
    • 3 veranschaulicht ein Beispiel für einen Bipolartransistor der Offenbarung, der vier Emittersegmente beinhaltet;
    • 4 veranschaulicht ein Beispiel für einen Bipolartransistor der Offenbarung, der zwei Emittersegmente beinhaltet;
    • 5 veranschaulicht ein Beispiel für einen Bipolartransistor der ein einziges Emittersegment beinhaltet;
    • 6 präsentiert ein Beispiel für acht Emittersegmente, wobei verschiedene physische Ausmaße für die Erörterung beschriftet sind; und
    • 7A-7J präsentieren eine Vorrichtung der Offenbarung in verschiedenen Herstellungsstufen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung ist unter Bezugnahme auf die angehängten Figuren beschrieben. Die Figuren sind möglicherweise nicht maßstabsgetreu gezeichnet und sie sind lediglich zur Veranschaulichung der Offenbarung bereitgestellt. Einige Aspekte der Offenbarung sind zur Veranschaulichung unten unter Bezugnahme auf Beispielanwendungen beschrieben, in denen gleiche Merkmale gleichen Bezugsziffern entsprechen. Es versteht sich, dass zahlreiche spezielle Einzelheiten, Beziehungen und Verfahren dargelegt sind, um ein Verständnis der Offenbarung bereitzustellen. Die vorliegende Offenbarung ist nicht durch die veranschaulichte Reihenfolge von Handlungen oder Ereignissen beschränkt, da manche Handlungen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen auftreten können. Des Weiteren sind möglicherweise nicht alle veranschaulichten Handlungen oder Ereignisse notwendig, um eine Methodologie gemäß der vorliegenden Offenbarung zu implementieren.
  • 1A und 1B veranschaulichen eine Draufsicht bzw. eine Schnittansicht eines repräsentativen Bipolartransistors 100, der ein Hohes-ß-Transistor mit einer Emitterschaltungsstromverstärkung größer als 1000 sein kann. Die folgende Erörterung verweist auf beide Figuren gleichzeitig. Manche in 1A gezeigten Merkmale sind in einem Rennbahnlayout konfiguriert so dass, obwohl 1B mehrere Instanzen mancher solcher Merkmale in einer Schnittansicht zeigen kann, solche Instanzen zwei unterschiedliche stellen desselben Rennbahnmerkmals sein können.
  • Der Transistor 100 ist über einem Bearbeitungssubstrat, wie etwa einem Siliciumwafer, gebildet, auf dem eine Vergrabenes-Oxid(BOX)-Schicht 105 gebildet ist. Eine n-Typ-Siliciumschicht 110 über der BOX-Schicht 105 beinhaltet eine vergrabene n-Schicht (NBL) 115 mit einer höheren Dotierungsstoffkonzentration als die Siliciumschicht 110. Optional kann die Siliciumschicht 110 eine epitaktische Schicht sein. Dielektrische Isolationsstrukturen 120 erstrecken sich von der Oberfläche der epitaktischen Schicht zu der BOX-Schicht 105 hin. Eine Kollektorelektrode 150, z. B. ein n-Typ-Sinker, erstreckt sich von der Waferoberfläche zu der vergrabenen n-Schicht 115. Ein Teil 110a der Siliciumschicht 110 ist lateral durch die dielektrischen Isolationsstrukturen 120 umgeben. Die vergrabene n-Schicht 115 und der Siliciumschichtteil 110a können als ein Kollektorgebiet des Transistors 100 arbeiten.
  • Ein Basisgebiet 125 befindet sich über dem Siliciumschichtteil 110a und beinhaltet eine SiGe-Schicht, die sandwichartig zwischen einer oberen Silicium(Si)-Schicht und einer unteren Si-Schicht eingeschlossen ist. Das Basisgebiet 125 ist vom p-Typ und kann mit Bor (B) dotiert sein. Eine Polysiliciumbasiselektrode 130 umgibt das Basisgebiet 125 und stellt eine leitfähige elektrische Verbindung zu diesem bereit. Eine dielektrische Schicht 155 bedeckt die Oberfläche der Siliciumschicht 110, der Basiselektrode 130 und des Basisgebiets 125. Bei manchen Beispielen kann die dielektrische Schicht 155 ein Verbund aus einer Siliciumnitridschicht und einer Siliciumoxidschicht sein. Eine Polysiliciumemitterelektrode 160, die nachfolgend als Emitterpoly 160 bezeichnet wird, ist elektrisch z. B. über einen p-n-Übergang, mit dem Basisgebiet 125 verbunden. Eine dielektrische Schicht 165, zum Beispiel mit Phosphor dotiertes Siliciumdioxid, bedeckt das Emitterpoly 160 und die dielektrische Schicht 155. Die Vias 170, 175 und 180 stellen vertikale leitfähige Pfade von einer (nicht gezeigten) Zwischenverbindungsschicht zu der Kollektorelektrode (150), der Basiselektrode (130) bzw. dem Emitterpoly 160 bereit.
  • Das Emitterpoly 160 kontaktiert das obere Basisgebiet 125 durch eine Öffnung in der dielektrischen Schicht 155. Die Öffnung stellt eine Verbindung zu einem Emittergebiet bereit, das ein SBEMIT-Gebiet 140a und ein NSIC-Gebiet 140b beinhaltet. Das SBEMIT-Gebiet 140a und das NSIC-Gebiet 140b können gemeinsam als Emittergebiet 140 bezeichnet werden. Das SBEMIT-Gebiet 140a kann durch Implantieren und Diffundieren eines n-Typ-Dotierungsstoffs, wie etwa Phosphor (P), Arsen (As) oder Antimon (Sb), in das Basisgebiet 125 gebildet werden. Das NSIC-Gebiet 140b wird durch Dotieren einer Polysiliciumschicht, aus der das Emitterpoly 160 gebildet werden kann, mit einem n-Typ-Dotierungsstoff, wie etwa P, As oder Sb, und dann Diffundieren des n-Typ-Dotierungsstoffs von der Polysiliciumschicht in das bereits gebildete SBEMIT-Gebiet 140a gebildet. Dementsprechend erstreckt sich das SBEMIT-Gebiet 140a tiefer und lateral (parallel zu der Oberfläche des darunterliegenden Substrats) weiter als das NSIC-Gebiet 140b, während das NSIC-Gebiet 140b eine größere Konzentration des n-Typ-Dotierungsstoffs aufweist. Zusammen dienen das SBEMIT-Gebiet 140a und das NSIC-Gebiet 140b als der Emitter des Transistors 100. Zusätzliche Einzelheiten sind in dem US-Patent 8,450,179 (nachfolgend „das '179-Patent“) zu finden.
  • Die Länge (entlang der langen Achse des NSIC-Gebiets 140a) des Transistors 100 kann in Abhängigkeit von Gestaltungsanforderungen, z. B. der Stromkapazität, gewählt werden. Jedoch wurde herausgefunden, dass das β des Transistors 100 als eine Funktion der Länge variiert. Bei einem Beispiel kann eine Variante mit einer Länge von 4,2 µm einen β-Wert von 1875 aufweisen, während eine Variante mit einer Länge von 26 µm (wobei alle anderen Faktoren konstant sind) einen β-Wert von etwa 1285 aufweisen kann, was eine Reduzierung von etwa 30 % ist. Diese Charakteristik wird als Ergebnis von der Änderung des Flächenverhältnisses des SBEMIT-Gebiets 140a zu dem NSIC-Gebiet 140b angesehen. Bei einem nichtbeschränkenden Beispiel beträgt dieses Verhältnis etwa 5,9 für die Variante mit 4,2 µm und etwa 4,7 für die Variante mit 26 µm, was wieder eine Reduzierung von etwa 30 % ist. Diese Charakteristik ist von einer Gestaltungsperspektive aus nicht wünschenswert, da sie einen Gestalter zum Kompensieren der Reduzierung von β zwingen kann.
  • 2A-2C veranschaulichen eine Draufsicht und Schnittansichten eines npn-Transistors 200 bei einem Beispiel der Offenbarung, welcher den unerwünschten Effekt einer Transistorskalierung auf β reduziert. Bei manchen Beispielen kann der Transistor 200 ein Super-Beta-Transistor sein, z. B. mit einer Verstärkung von mehr als 1000. Dieses Beispiel ist ohne implizierte Beschränkung auf die spezielle Konfiguration von Merkmalen bereitgestellt und beschrieben. Die folgende Erörterung verweist auf 2A-2C gleichzeitig. Merkmale des Transistors 200, die analog zu jenen des Transistors 100 sind, sind ähnlich als „2XX“ beschriftet. Dementsprechend beinhaltet der Transistor 200 eine BOX-Schicht 205, eine Siliciumschicht 210, einen Siliciumschichtteil 210a, eine vergrabene n-Schicht 215, Isolationsstrukturen 220, ein Basisgebiet 225, eine extrinsische Polysiliciumbasis 230, einen Emitter 240, eine Kollektorelektrode 250, eine dielektrische Schicht 255, eine Polysiliciumemitterelektrode (oder Emitterpoly) 260, eine dielektrische Schicht 265 und Metall-Vias 270, 275 und 280. Optional kann die BOX-Schicht 205 weggelassen werden. Der Emitter 240 beinhaltet einen Emitterstreifen 240a und segmentierte Emitterkontakte 240b. (Eine einzige Instanz eines segmentierten Emitterkontakts kann als ein Emitterkontakt 240b bezeichnet werden) Mit Bezug auf das Basisgebiet 225 beinhalten unten beschriebene Beispiele eine heterogene Schicht einschließlich einer SiGe-Schicht zwischen zwei Si-Schichten. Jedoch ist der Schutzumfang der Offenbarung nicht derart beschränkt und kann Transistoren beinhalten, die eine homogene Basisschicht einschließlich nur eines elementaren Halbleiters, wie etwa Silicium, beinhalten. Das Basisgebiet 225 kann bei einem Beispiel in situ mit 1E18 cm-3 Bor dotiert werden. Obwohl der Transistor 200 als ein Beispiel für einen npn-Transistor gezeigt ist, versteht es sich für einen Fachmann, dass ein ähnlicher pnp-Transistor unter Verwendung angemessener Dotierungsstoffe und Prozesse gebildet werden kann.
  • Der Emitterstreifen 240a ist analog zu dem SBEMIT-Gebiet 140a, aber für den Transistor 200 sind die segmentierten Emitterkontakte 240b nicht zusammenhängende Gebiete, die jeweils ansonsten analog zu dem NSIC-Gebiet 140b sind. Die Dotierungsstoffkonzentration in dem Emitterstreifen 240a und den segmentierten Emitterkontakten 240b kann ähnlich zu jenen sein, die in dem '179-Patent mit Bezug auf das SBEMIT-Gebiet 140a und das NSIC-Gebiet 140b beschrieben sind. Zum Beispiel und ohne implizierte Beschränkung kann der Emitterstreifen 240a so dotiert werden, dass er eine Majoritätsladungsträgerkonzentration von etwa 1E19 cm-3 aufweist, und die segmentierten Emitterkontakte 240b können so dotiert werden, dass sie eine Majoritätsladungsträgerkonzentration von etwa 1E20 cm-3 aufweisen. Eine solche Dotierung kann mit einer oder mehreren Dotierungsstoffspezies des angemessenen Leitfähigkeitstyps (n-Typ oder p-Typ) implementiert werden. Zum Beispiel kann eine n-Typ-Dotierung mit P, As und/oder Sb implementiert werden und kann eine p-Typ-Dotierung mit Bor implementiert werden.
  • Der Erfinder hat herausgefunden, dass die Variation von β mit der Transistorlänge wesentlich reduziert werden kann, indem das NSIC-Gebiet in mehrere segmentierte Emitterkontakte 240b segmentiert wird, wobei jedes Emittersegment von einem nächsten benachbarten Emittersegment um einen nichtmodifizierten Teil des Emitterstreifens (SBEMIT-Gebiet) 240 separiert ist. Dadurch können die Gesamtfläche des Emitterstreifens 240a und des segmentierten Emitterkontakts 240b unabhängig bestimmt werden, wodurch es ermöglicht wird, einen gewünschten Wert von β für den Transistor 200 anzuvisieren. Obwohl die Prinzipien der Offenbarung besonders für Super-Beta-Transistoren mit einer Verstärkung von wenigstens 1000 oder wenigstens 3500 geeignet sind, können solche Prinzipien vorteilhafterweise auf Bipolartransistoren mit geringerer Verstärkung angewandt werden, die ansonsten in den Schutzumfang der Offenbarung fallen. Wie in 2A offensichtlich ist, sind die segmentierten Emitterkontakte 240b voneinander entlang der langen Achse des Emitterstreifens 240a beabstandet. Die Länge (entlang ihrer langen Achse) und Breite (entlang ihrer kurzen Achse) der segmentierten Emitterkontakte 240b können unabhängig bestimmt werden, genauso wie die Beabstandung zwischen den segmentierten Emitterkontakten. Zudem können die segmentierten Emitterkontakte 240b jeweils eine unterschiedliche Länge und Breite aufweisen und können innerhalb des Emitterstreifens 240a auf eine Weise platziert werden, die für verschiedene Transistorlängen unterschiedlich ist, wobei die Fähigkeit zum Reduzieren einer Variation von β für die unterschiedlich dimensionierten Transistoren bereitgestellt wird. Dieser Aspekt wird unten ausführlicher behandelt.
  • 2B zeigt eine Schnittansicht entlang der kurzen Achse eines segmentierten Emitterkontakts 240b. Diese Schnittansicht ist oberflächlich jener aus 1B ähnlich. Jedoch zeigt 2C eine Schnittansicht entlang der langen Achsen eines Paares von nächsten benachbarten segmentierten Emitterkontakten 240b. Zwei Merkmale sind angemerkt: zuerst sind die nächsten benachbarten segmentierten Emitterkontakte 240b durch einen nichtmodifizierten Teil des Emitterstreifens 240a separiert; zweitens befindet sich ein Teil der dielektrischen Schicht 255 zwischen dem nächsten benachbarten segmentierten Emitterkontakten 240b. Das Polysiliciumemitterpoly 260 kontaktiert den Emitter 240 nur durch die Öffnungen durch die dielektrische Schicht 255, die jedem segmentierten Emitterkontakt 240b entsprechen. Bei manchen nicht gezeigten Beispielen kann das Emitterpoly 260 weggelassen werden und können die Metall-Vias 280 die segmentierten Emitterkontakte 240b direkt kontaktieren. Bei solchen Beispielen können die Metall-Vias Graben-Vias einer angemessenen Größe sein und können die segmentierten Emitterkontakte 240b dotiert werden, indem ein Dotierstoff durch Öffnungen in dem Dielektrikum 265 vor dem Füllen der Öffnungen mit Metall implantiert wird.
  • Der Erfinder hat herausgefunden, dass der durch die segmentierten Emitterkontakte 240b bereitgestellte zusätzliche Freiheitsgrad ermöglicht, dass Varianten des Transistors 200 gestaltet werden, die eine erheblich reduzierte Abhängigkeit von β von der Transistorlänge haben. Zudem kann der Wert von β relativ zu einem nichtsegmentierten Emitter, wie etwa in dem Transistor 100, erhöht werden, indem die Gesamtfläche des Kontakts zwischen dem NSIC-Gebiet und dem SBEMIT-Gebiet reduziert wird.
  • Der Transistor 200, der acht segmentierte Emitterkontakte 240b beinhaltet, kann ohne implizierte Beschränkung repräsentativ für einen Transistor mit einer Länge von 26 µm sein. Ein Transistor 300 in 3, der vier segmentierte Emitterkontakte 240b beinhaltet, kann repräsentativ für einen Transistor mit einer Länge von 13,5 µm sein. Ein Transistor 400 in 4, der zwei segmentierte Emitterkontakte 240b beinhaltet, kann repräsentativ für einen Transistor mit einer Länge von 7,4 µm sein. Ein Transistor 500 in 5, der einen einzigen Emitterkontakt 240b beinhaltet, kann repräsentativ für einen Transistor mit einer Länge von 4,2 µm sein.
  • 6 veranschaulicht eine Art des Berücksichtigens der Abmessungen und Platzierung der segmentierten Emitterkontakte 240b. Acht segmentierte Emitterkontakte 240b sind gezeigt, aber Varianten mit einer geringeren Anzahl an Emittersegmenten können in diesem Schema interpretiert werden. Die acht segmentierten Emitterkontakte 240b sind als 240b-1...240b-8 bezeichnet. Bei dem veranschaulichten Beispiel sind alle der segmentierten Emitterkontakte 240b-1...240b-8 als gleiche Längen aufweisend gezeigt, aber Variationen innerhalb des Schutzumfangs der Offenbarung können Emittersegmente mit ungleichen Längen beinhalten. Der Emitterkontakt 240b-1 ist um eine erste Entfernung SP1 von einem ersten Ende des Emitterstreifens 240a beabstandet. Der Emitterkontakt 240b-2 ist um eine Entfernung SP2 von dem Emitterkontakt 240b-1 beabstandet. Gleichermaßen sind die Emitterkontakte 240b-3...240b-8 jeweils um SP3, SP4, SP5, SP6, SP7 und SP8 beabstandet. Der Emitterkontakt 240b-8 ist um eine Entfernung SP9 von einem zweiten Ende des Emitterstreifens 240a beabstandet. Jeder der segmentierten Emitterkontakte 240b-1...240b-8 weist eine Länge L auf, obwohl, wie zuvor angegeben, Optionen, bei denen die Emittersegmente unterschiedliche Längen aufweisen, innerhalb des Schutzumfangs der Offenbarung liegen. Bei dem veranschaulichten Beispiel weist jedes Emittersegment eine lange Achse auf und sind die Emittersegmente entlang ihrer langen Achsen ausgerichtet. Jedoch beinhaltet der Schutzumfang der Offenbarung Beispiele, bei denen die Emittersegmente auf andere Arte angeordnet sind, so dass die lange Achse eines oder mehrerer Emittersegmente von der langen Achse eines oder mehrerer anderer Emittersegmente versetzt ist.
  • Tabelle I präsentiert Beispielwerte für die Längen der segmentierten Emitterkontakte 240b und die Beabstandung zwischen angrenzenden Emitterkontakten 240b für vier beispielhafte Transistorlängen, die durch 2A, 3, 4 und 5 exemplarisch gezeigt sind. Diese Werte sind ohne implizierte Beschränkung präsentiert und ein Fachmann auf dem zugehörigen Gebiet versteht, dass unterschiedliche Konfigurationen von Längen und Beabstandung innerhalb des Schutzumfangs der Offenbarung verwendet werden können. Faktoren, die beim Bestimmen dieser Werte relevant sein können, beinalten zum Beispiel Ziel-β-Wert, Zielansteuerstrom und technologische Gestaltungsregeleinschränkungen.
  • Für die in Tabelle I gezeigten Transistorkonfigurationen reicht β von etwa 3940 bis etwa 4000, ein Bereich von etwa 2 % über einige Produktionschargen. Es wird angenommen, dass dieser relativ kleine Bereich aus der Fähigkeit zum Auswählen eines unterschiedlichen Verhältnisses der Fläche des Emitterstreifens 240a (SBEMIT) zu der Gesamt(NSIC)-Fläche der segmentierten Emitterkontakte 240b resultiert. Zum Beispiel sind Flächenverhältnisse, die Tabelle I entsprechen, 9,6, 9,6, 9,3 und 9,0 für Transistorlängen von 26,4 µm, 13,9 µm, 7,8 µm bzw. 4,6 µm. Tabelle I
    SBEMIT (µm) NSIC (µm) L SP1 SP2 SP3 SP4 SP5 SP6 SP7 SP8 β ß/ß26
    2,2×26,4 0,4×24,6 1,9 0,7 1,3 1,3 1,4 1,4 1,4 1,3 1,3 3972 1,00
    2,2×13,9 0,4×12,1 2,0 0,7 1,35 1,4 1,35 4001 1,01
    2,2×7,8 0,4×6,0 2,3 0,7 1,4 3986 1,00
    2,2×4,6 0,4×2,8 2,8 0,7 3936 0,99
  • Bei diesen Beispielen ist der Raum zwischen angrenzenden Emittersegmenten größer als der Raum zwischen jedem Anschlusskontakt (z. B. 240b-1, 2240b-8) und dem entsprechenden Ende des Emitterstreifen 240a, aber der Schutzumfang der Offenbarung schließt Beispiele ein, bei denen der Raum zwischen angrenzenden Emittersegmenten gleich oder kleiner als Räume zwischen dem ersten/letzten Emittersegment und dem entsprechenden Ende des Emitterstreifens ist. Die Räume zwischen den Segmenten, z. B. SP2...SP7, können in manchen Fällen gleich sein oder können unterschiedlich sein. Bei dem Beispiel mit 26,4 µm und 13,9 µm in Tabelle I sind einer oder mehrere der Räume näher zur Mitte des Emitterstreifens 240a größer als ein oder mehrere Räume zu den Enden des Emitterstreifens 140a hin. In manchen Fällen kann eine solche Konfiguration eine verbesserte Stromgleichförmigkeit und/oder eine bessere Übereinstimmung von β zwischen Transistoren unterschiedlicher Größe bereitstellen. In diesem Zusammenhang wird die Transistorgröße durch die Länge des Emitterstreifens 240a (SBEMIT) bestimmt. Relativ zu dem ß für den 26,4µm- Transistor (ß26), liegt das ß des Transistors innerhalb von etwa ±1 %. Des Weiteren ist das β der Transistoren, die den segmentierten Emitter verwenden, höher als die vorherige Grundlinie, z. B. um wenigstens etwa 100 %. Für das höhere β kann ein größeres Verhältnis der Fläche des Emitterstreifens 240a zu der Gesamtfläche der segmentierten Emitterkontakte 240b verantwortlich sein. Bei einem nicht beschränkenden Beispiel reicht dieses Flächenverhältnis bei der vorherigen Grundlinie von etwa 5,9 für einen 4,2µm-Transistor bis etwa 4,7 für einen 26µm Transistor, wohingegen dieses Verhältnis für Transistoren mit den segmentierten Emitterkontakten 240b bei einem Beispiel von 9,0 für den 4,6µm-Transistor bis 9,6 für den 26,4µm-Transistor reicht. Diese Fähigkeit zum Erhöhen des β, während eine kleine Differenz zwischen dem β unter Transistoren unterschiedlicher Größe beibehalten wird, ist eine Widerspiegelung der unabhängigen Steuerung des Verhältnisses der SBEMIT-Fläche zu der NSIC-Fläche, die durch die offenbarten Strukturen bereitgestellt werden.
  • Beim Vergleich des 26,4µm-Transistors mit dem 13,9µm-Transistor ist die Länge des Ersteren etwa zweimal die Länge des Letzteren, während die zwei Transistoren ein β innerhalb von etwa ±1 % haben. Beim Vergleich des 26,4µm-Transistors mit dem 7,8µm-Transistor ist die Länge des Ersteren etwa dreimal die Länge des Letzteren, während die zwei Transistoren auch ein β innerhalb von etwa ±1 % haben. Beim Vergleich des 26,4µm-Transistors mit dem 4,6µm-Transistor ist die Länge des Ersteren etwa sechsmal die Länge des Letzteren, während die zwei Transistoren auch ein β innerhalb von etwa ±1 % haben. Dementsprechend ist zu sehen, dass die β-Werte der durch Tabelle I exemplarisch gezeigten Transistoren sehr stabile Werte für ß über einen Bereich von Größen aufweisen und einem Gestalter, der solche Transistoren in einem gleichen Schaltkreislayout geben, einen eindeutigen Vorteil geben.
  • Nun unter Zuwendung zu 7A-7J ist ein Beispiel für eine Prozessabfolge bereitgestellt, die einen npn-Transistor der Offenbarung produzieren kann. Ein Fachmann kann die offenbarte Prozesssequenz leicht modifizieren, um einen pnp-Transistor innerhalb des Schutzumfangs der Offenbarung zu produzieren. 7A präsentiert eine Schnittansicht des Transistors 200 nach einigen Herstellungsstufen. Merkmalsreferenzen aus 2B sind zur Kontinuität der Beschreibung ohne implizierte Beschränkung beibehalten. Eine Oxidschicht 705 und eine Polysiliciumschicht 710 wurden, möglicherweise durch herkömmliche Verfahren, über der Siliciumschicht 210, der Kollektorelektrode 250 (z. B. einem n-Typ-Sinker) und Isolationsstrukturen 220 gebildet. Optional wird die Polysiliciumschicht 710 gleichzeitig mit der Bildung einer Gate-Elektrodenschicht für MOS-Transistoren auf anderen Bereichen des Substrats, die den Transistor 200 stützen, gebildet. Gleichermaßen kann die Oxidschicht 705 während einer Bildung einer Gate-Dielektrikum-Schicht für die MOS-Transistoren gebildet werden. Optional kann der n-Typ-Sinker in einer Rennbahnkonfiguration gebildet werden, die einen Siliciumschichtteil 210a umgibt.
  • In 7B wurden die Polysiliciumschicht 710 und die Oxidschicht 705 strukturiert, z. B. mittels herkömmlicher Maskierungs- und Ätzverarbeitung, um einen Teil des Siliciumschichtteils 210a und der Isolationsstrukturen 220 freizulegen.
  • In 7C wurde ein nichtselektiver epitaktischer Wachstumsprozess durchgeführt, um das Basisgebiet 225 zu produzieren. Der Wachstumsprozess bewirkt, dass die Polysiliciumschicht 710 eine dickere Polysiliciumschicht 715 über der Oxidschicht 705 und den Isolationsstrukturen 220 wird. Über dem Siliciumschichtteil 210a führt der epitaktische Wachstumsprozess zu einem kristallinen Materialwachstum. Durch Steuerung des Quellenrohmaterials während des Wachstumsprozesses wird eine untere Schicht aus Si gebildet, gefolgt von einer Schicht aus SiGe und dann gefolgt von einer oberen Schicht aus Si. Bei einem Beispiel kann die untere Si-Schicht etwa 40 nm dick sein, kann die SiGe-Schicht etwa 140 nm dick sein und kann die obere Si-Schicht etwa 30 nm dick sein. Die SiGe-Schicht kann in situ mit B p-dotiert werden, was auch manche Dotierungsstoffe an die Polysiliciumschicht 710 liefert. Die Materialschichten in dem Basisgebiet 225 sind in anschließenden Figuren nicht beschriftet, um eine Unübersichtlichkeit zu reduzieren.
  • In 7D wurde die Polysiliciumschicht 710 z. B. durch Plasmaätzen teilweise entfernt. Die dielektrische Schicht 705 und das Basisgebiet 225 werden durch die Entfernung freigelegt. Polysiliciumteile 720 verbleiben über den Isolationsstrukturen 220.
  • In 7E wurde der Emitterstreifen 240a z. B. durch herkömmliche Fotolackstrukturierung, gefolgt von Implantieren von As in die Polysiliciumschicht 710 gebildet. Optional kann P oder Sb als der Dotierungsstoff verwendet werden. Der Emitterstreifen 240a erstreckt sich durch die obere Si-Schicht des Basisgebiets 225 in die SiGe-Schicht.
  • In 7F wurde die dielektrische Schicht 255 über dem Basisgebiet 225 und dem Emitterstreifen 240a gebildet. Die dielektrische Schicht 255 kann z. B. eine 50nm-Schicht aus Siliciumoxid über einer 50nm-Schicht aus Siliciumnitrid beinhalten, die beide optional durch herkömmliche Verarbeitung gebildet wurden. Die dielektrische Schicht 705 ist in die dielektrische Schicht 255 eingebunden. Eine Öffnung 725 wurde durch Fotolackstrukturierung, gefolgt von Dielektrikumätzen gebildet. Die Öffnung 725 ist eine einer Reihe von Öffnungen in der dielektrischen Schicht 255, die jeweils einem der segmentierten Emitterkontakte 240b entsprechen. Dieser Aspekt ist unten vollständiger beschrieben.
  • In 7G wurde eine Polysiliciumschicht 730 in situ über dem Emitterstreifen 240a und der dielektrischen Schicht 255 gebildet. Bei dem veranschaulichten Beispiel wurde die Polysiliciumschicht 730 über Ionenimplantation mit einem n-Typ-Dotierungsstoff, z. B. As, auf eine Konzentration von etwa 1E20 cm-3 dotiert. Alternativ dazu kann die Polysiliciumschicht 730 in situ dotiert werden. Bei einer anderen Alternative kann die Polysiliciumschicht 730 durch einen in situ dotierten Epitaxieprozess gebildet werden, von dem erwartet würde, dass er zu kristallinen Teilen über den segmentierten Emitterkontakten 240b führt. Bei solchen Beispielen kann die resultierende Schicht als Polysiliciumschicht 730 bezeichnet werden, obwohl anerkannt wird, dass manche epitaktische kristalline Teile in der Schicht vorhanden sein können. Die Polysiliciumschicht 730 wird dann getempert, was bewirkt, dass die Dotierungsstoffe durch die Öffnung 725 in den Emitterstreifen 240a diffundieren. Bei verschiedenen Beispielen diffundiert der Dotierungsstoff wenigstens bis zu der Tiefe der SiGe-Schicht, aber erstreckt sich nicht zu der Unterseite des Emitterstreifens 240a. Das resultierende veranschaulichte dotierte Gebiet innerhalb des Emitterstreifens 240a ist eine einzige Instanz der segmentierten Emitterkontakte 240b.
  • 7H stellt eine Ansicht orthogonal zu jener aus 7G bereit, einschließlich zwei angrenzender Instanzen der segmentierten Emitterkontakte 240b. Ein Teil der dielektrischen Schicht 255 verbleibt zwischen den segmentierten Emitterkontakten 240b, der im Wesentlichen n-Typ-Dotierungsstoffe von dem Emitterstreifen 240a zwischen den segmentierten Emitterkontakten 240b ausschließt.
  • 7I kehrt zu dem vorherigen Schnittsichtpunkt zurück und zeigt den Transistor 200, nachdem die Polysiliciumschicht 730 strukturiert wurde, um das Emitterpoly 260 zu strukturieren und die dielektrische Schicht 255 freizulegen. Ein p-Typ-Dotierungsstoff wird unter Verwendung einer strukturierten Fotolackschicht in die Polysiliciumteile 720 implantiert, um einen ersten implantierten Bereich zu definieren, wodurch die extrinsische Basis 230 erzeugt wird. Gleichermaßen wird ein n-Typ-Dotierungsstoff unter Verwendung einer strukturierten Fotolackschicht in den Siliciumschichtteil 210a implantiert, um einen zweiten implantierten Bereich zu definieren, wodurch die Kollektorelektrode 250 erzeugt wird. Optional kann der p-Typ-Dotierungsstoff durch einen PSD(p-Typ-Source/Drain)-Prozess implantiert werden, der verwendet wird, um PMOS-Transistoren anderswo auf dem den Transistor 200 stützenden Substrat zu bilden. Gleichermaßen kann optional der n-Typ-Dotierungsstoff durch einen NSD(n-Typ-Source/Drain)-Prozess implantiert werden, der verwendet wird, um einen NMOS auf dem Substrat zu bilden. Ohne Einschränkung kann der p-Typ-Dotierungsstoff B sein und kann der n-Typ-Dotierungsstoff P sein.
  • Schließlich veranschaulicht 7J den Transistor 200 nach der Bildung der dielektrischen Schicht 265 und der Vias 270, 275 und 280. In vereinfachter Form sind auch ein repräsentativer planarer NMOS-Transistor 735 und ein repräsentativer planarer PMOS-Transistor 740 gezeigt. Der NMOS-Transistor 735 beinhaltet eine p-Typ-Wanne 745 und nicht referenzierte NSD-Gebiete, die gleichzeitig mit der Kollektorelektrode 250 gebildet werden können. Gleichermaßen beinhaltet der PMOS-Transistor 740 eine n-Typ-Wanne 750 und nicht referenzierte PSD-Gebiete, die gleichzeitig mit der extrinsischen Basis 230 gebildet werden können. Die Wannen 745 und 750 sind voneinander und anderen Vorrichtungen durch Isolationsstrukturen 755 isoliert. Andere Strukturen, die manchmal zum Bilden solcher Transistoren verwendet werden, sind wohlbekannt und der Klarheit halber weggelassen. Die Transistoren 200, 735 und 740 befinden sich in einem integrierten Schaltkreis 700, mit dem die Transistoren durch Zwischenverbindungsschichten oberhalb der dielektrischen Schicht 265 verbunden sind. Der Transistor 200 und einer oder beide der Transistoren 735 und 740 sind dazu ausgebildet, zum Durchführen einer Funktion des integrierten Schaltkreises 700 zusammenzuwirken.
  • Obwohl oben verschiedene Ausführungsformen der vorliegenden Erfindung beschrieben wurden, versteht es sich, dass sie lediglich als Beispiel und nicht als Beschränkung präsentiert wurden. Zahlreiche Änderungen an den offenbarten Ausführungsformen können gemäß der Offenbarung hier vorgenommen werden, ohne von dem Wesen oder Schutzumfang der Erfindung abzuweichen. Dementsprechend sollten die Bedeutung und der Schutzumfang der vorliegenden Erfindung durch keinerlei der oben beschriebenen Ausführungsformen beschränkt werden. Vielmehr soll der Schutzumfang der Erfindung gemäß den folgenden Ansprüchen und ihren Äquivalenten definiert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 8450179 [0003, 0011]

Claims (23)

  1. Integrierter Schaltkreis, der Folgendes umfasst: ein Kollektorgebiet, das ein Halbleitersubstrat mit einem ersten Leitfähigkeitstyp umfasst; ein Basisgebiet, das sich über dem Halbleitersubstrat befindet und einen zweiten, verschiedenen Leitfähigkeitstyp aufweist; einen Emitterstreifen innerhalb des Basisgebiets, wobei der Emitterstreifen eine erste Breite aufweist und einen Dotierungsstoff mit dem ersten Leitfähigkeitstyp umfasst; mehrere segmentierte Emitterkontakte innerhalb des Emitterstreifens, wobei jeder segmentierte Emitterkontakt eine zweite Breite aufweist, die kleiner als die erste Breite ist, und einen zweiten Dotierungsstoff mit dem ersten Leitfähigkeitstyp umfasst, wobei jeder segmentierte Emitterkontakt von einem nächsten benachbarten segmentierten Emitterkontakt durch einen Teil des Emitterstreifens beabstandet ist.
  2. Integrierter Schaltkreis nach Anspruch 1, wobei jeder segmentierte Emitterkontakt eine lange Achse aufweist und die Emittersegmente entlang ihrer langen Achsen ausgerichtet sind.
  3. Integrierter Schaltkreis nach Anspruch 1, wobei der erste Dotierungsstoff As ist und der zweite Dotierungsstoff As ist.
  4. Integrierter Schaltkreis nach Anspruch 1, wobei die mehreren segmentierten Emitterkontakte wenigstens einen ersten, zweiten und dritten segmentierten Emitterkontakt beinhalten und ein erster Raum zwischen dem ersten und zweiten segmentierten Emitterkontakt größer als ein zweiter Raum zwischen dem zweiten und dritten segmentierten Emitterkontakt ist.
  5. Integrierter Schaltkreis nach Anspruch 1, wobei der Emitter, die Basis und der Kollektor einen Super-Beta-Bipolartransistor mit einem Beta größer als 3500 definieren.
  6. Integrierter Schaltkreis nach Anspruch 1, wobei der Emitter, die Basis und der Kollektor einen Bipolartransistor definieren und ferner einen planaren MOS-Transistor umfassen, der über dem Substrat gebildet ist, wobei der Bipolartransistor und der planare MOS-Transistor dazu ausgebildet sind, zum Durchführen einer Schaltkreisfunktion zusammenzuwirken.
  7. Integrierter Schaltkreis nach Anspruch 1, wobei die mehreren segmentierten Emitterkontakte acht Emittersegmente beinhalten.
  8. Integrierter Schaltkreis nach Anspruch 1, der ferner eine As-dotierte Emitterelektrode umfasst, die jeden segmentierten Emitterkontakt durch eine entsprechende Öffnung in einer dielektrischen Schicht über dem Emitterstreifen kontaktiert.
  9. Integrierter Schaltkreis nach Anspruch 1, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  10. Integrierter Schaltkreis nach Anspruch 1, der ferner eine dielektrische Schicht umfasst, die den Emitterstreifen zwischen jedem Paar nächster benachbarter Emittersegmente berührt.
  11. Integrierter Schaltkreis nach Anspruch 1, wobei das Basisgebiet eine heterogene Schicht einschließlich einer SiGe-Schicht zwischen zwei Si-Schichten beinhaltet.
  12. Integrierter Schaltkreis, der Folgendes umfasst: einen ersten Bipolartransistor mit einem ersten Beta größer als 1000 und einem ersten Emitterstreifen mit einer ersten Länge; und einen zweiten Bipolartransistor mit einem zweiten Beta größer als 1000 und einem zweiten Emitterstreifen mit einer zweiten Länge, wobei die zweite Länge mehr als zweimal die erste Länge ist und das zweite Beta innerhalb von 5 % des ersten Beta liegt.
  13. Integrierter Schaltkreis nach Anspruch 12, wobei der erste Bipolartransistor erste mehrere segmentierte Emitterkontakte beinhaltet und der zweite Bipolartransistor zweite mehrere segmentierte Emitterkontakte beinhaltet und die zweiten mehreren wenigstens das Zweifache der ersten mehreren beträgt.
  14. Integrierter Schaltkreis nach Anspruch 12, wobei der erste Bipolartransistor ein erstes Verhältnis einer ersten Emitterstreifenfläche zu einer Gesamtfläche erster mehrerer segmentierter Emitterkontakte aufweist und der zweite Bipolartransistor ein zweites Verhältnis der zweiten Emitterstreifenfläche zu einer Gesamtfläche zweiter mehrerer segmentierter Emitterkontakte aufweist und das zweite Verhältnis größer als das erste Verhältnis ist.
  15. Integrierter Schaltkreis nach Anspruch 13, wobei die segmentierten Emitterkontakte des zweiten Bipolartransistors derart voneinander beabstandet sind, dass ein erstes nächstes benachbartes Paar von segmentierten Emitterkontakten um eine erste Entfernung beabstandet ist und ein zweites nächstes benachbartes Paar von segmentierten Emitterkontakten um eine zweite Entfernung größer als die erste Entfernung beabstandet sind.
  16. Integrierter Schaltkreis nach Anspruch 12, wobei der erste und zweite Bipolartransistor npn-Transistoren sind.
  17. Verfahren zum Bilden eines integrierten Schaltkreises, das Folgendes umfasst: Bilden eines Kollektorgebiets in einem Halbleitersubstrat, wobei das Kollektorgebiet einen ersten Leitfähigkeitstyp aufweist; Bilden eines Basisgebiets über dem Kollektorgebiet, wobei das Gebiet einen zweiten, unterschiedlichen Leitfähigkeitstyp aufweist; und Bilden eines Emitterstreifens innerhalb des Basisgebiets, wobei der Emitterstreifen mit einem ersten Dotierungsstoff des ersten Leitfähigkeitstyps dotiert ist; Bilden mehrerer segmentierter Emitterkontakte innerhalb des Emitterstreifens, wobei jeder segmentierte Emitterkontakt mit einem zweiten Dotierungsstoff des ersten Leitfähigkeitstyps dotiert ist und von einem nächsten benachbarten segmentierten Emitterkontakt durch einen Teil des Emitterstreifens beabstandet ist.
  18. Verfahren nach Anspruch 17, wobei die mehreren segmentierten Emitterkontakte wenigstens einen ersten, zweiten und dritten segmentierten Emitterkontakt beinhalten und ein erster Raum zwischen dem ersten und zweiten segmentierten Emitterkontakt größer als ein zweiter Raum zwischen dem zweiten und dritten segmentierten Emitterkontakt ist.
  19. Verfahren nach Anspruch 17, wobei das Kollektorgebiet, das Basisgebiet, der Emitterstreifen und die segmentierten Emitterkontakte einen Bipolartransistor implementieren, und das ferner Bilden eines planaren MOS-Transistors über dem Substrat umfasst, welcher dazu ausgebildet ist, mit dem Bipolartransistor zum Implementieren einer Schaltkreisfunktion zusammenzuwirken.
  20. Verfahren nach Anspruch 17, das ferner Bilden einer Siliciumelektrode über dem Emitterstreifen umfasst, wobei die Siliciumelektrode mit dem zweiten Dotierungsstoff dotiert ist und erste und zweite Instanzen der segmentierten Emitterkontakte und eine dielektrische Schicht zwischen dem ersten und zweiten segmentierten Emitterkontakt berührt.
  21. Verfahren nach Anspruch 17, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  22. Verfahren nach Anspruch 17, wobei der erste Dotierungsstoff As ist und der zweite Dotierungsstoff As ist.
  23. Verfahren nach Anspruch 17, wobei das Kollektorgebiet, das Basisgebiet, der Emitterstreifen und die segmentierten Emitterkontakte einen Bipolartransistor mit einer Emitterschaltungsstromverstärkung größer als 3500 implementieren.
DE102020119781.0A 2019-07-26 2020-07-27 Bipolartransistor mit segmentierten emitterkontakten Pending DE102020119781A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962878768P 2019-07-26 2019-07-26
US62/878,768 2019-07-26

Publications (1)

Publication Number Publication Date
DE102020119781A1 true DE102020119781A1 (de) 2021-01-28

Family

ID=74098972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119781.0A Pending DE102020119781A1 (de) 2019-07-26 2020-07-27 Bipolartransistor mit segmentierten emitterkontakten

Country Status (2)

Country Link
US (1) US11923442B2 (de)
DE (1) DE102020119781A1 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450179B2 (en) 2006-02-02 2013-05-28 Texas Instruments Deutschland Gmbh Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
US8866263B2 (en) * 2006-09-26 2014-10-21 Texas Instruments Incorporated Emitter ballasting by contact area segmentation in ESD bipolar based semiconductor component
JP2010080925A (ja) * 2008-08-26 2010-04-08 Sanyo Electric Co Ltd 半導体装置
KR102146871B1 (ko) * 2014-02-10 2020-08-21 에스케이하이닉스 주식회사 다이오드 연결형 바이폴라 접합 트랜지스터 및 이를 이용한 전자회로
US9153569B1 (en) * 2014-03-21 2015-10-06 Texas Instruments Incorporated Segmented NPN vertical bipolar transistor

Also Published As

Publication number Publication date
US11923442B2 (en) 2024-03-05
US20210028300A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
DE102009049775B4 (de) Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE2823967C2 (de)
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE102020119781A1 (de) Bipolartransistor mit segmentierten emitterkontakten
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69534105T2 (de) Herstellungsverfahren eines integrierten Schaltkreises mit komplementären isolierten Bipolartransistoren
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed