DE102019219688A1

DE102019219688A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben

Info

Publication number: DE102019219688A1
Application number: DE102019219688.8A
Authority: DE
Inventors: Tomohide Terashima; Yasuhiro Kagawa; Kensuke TAGUCHI
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-12-21
Filing date: 2019-12-16
Publication date: 2020-06-25
Also published as: CN111354779A; US11217449B2; JP2020102519A; US20200203166A1; JP7080166B2; CN111354779B

Abstract

Es wird eine Technik geschaffen zum Unterdrücken des Betriebs eines parasitären Transistors in einer Halbleitervorrichtung mit einer Spannungs-Abfühlstruktur. Die Halbleitervorrichtung umfasst: eine Halbleiterschicht (2); einen ersten Störstellenbereich (3A); einen zweiten Störstellenbereich (3B); einen ersten Halbleiterbereich (4A); einen zweiten Halbleiterbereich (4B); eine erste Elektrode (6); eine zweite Elektrode (S1); und eine dritte Elektrode (S2). Der zweite Störstellenbereich enthält einen Bereich (1000) mit geringer Lebensdauer zumindest unter dem zweiten Halbleiterbereich. Der Bereich mit geringer Lebensdauer ist ein Bereich, der eine höhere Defektdichte als diejenige in einer Oberflächenschicht des zweiten Störstellenbereichs aufweist, oder ein Bereich, in welchem ein schweres Metall diffundiert ist.

Description

HINTERGRUND
GEBIET
Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben.
Beschreibung des allgemeinen Standes der Technik
Bislang wurde eine Halbleitervorrichtung mit einer Spannungs-Sense- bzw. Spannungs-Abfühlstruktur, die eine Durchlass- bzw. Vorwärtsspannung V eines pn-Übergangs misst, vorgesehen. Die Spannungs-Abfühlstruktur der Halbleitervorrichtung ist zum Beispiel so konfiguriert, dass ein Störstellenbereich vom p-Typ in der Oberflächenschicht einer Halbleiterschicht vom n-Typ ausgebildet ist und ein Halbleiterbereich vom n-Typ ferner in der Oberflächenschicht des Störstellenbereichs vom p-Typ ausgebildet ist.
Sense- bzw. Abfühlelektroden sind mit jeweiligen oberen Oberflächen des Störstellenbereichs vom p-Typ und des Halbleiterbereichs vom n-Typ verbunden, wie beispielsweise in der offengelegten japanischen Patentanmeldung Nr. 8-316471 (1996) offenbart ist.
Die Halbleiterschicht vom n-Typ, der Störstellenbereich vom p-Typ und die Halbleiterbereich vom n-Typ bilden in der oben erwähnten Struktur einen vertikalen parasitären NPN-Transistor. Ein zwischen den Abfühlelektroden fließender konstanter Strom dient als Basisstrom des parasitären NPN-Transistors. Aus diesem Grund erreicht ein Elektronenfluss von dem Halbleiterbereich vom n-Typ eine Drainelektrode.
Eine Zunahme im Strom des parasitären NPN-Transistors reduziert nicht nur die Genauigkeit einer auf Abfühlpotentialen basierenden Messung einer Temperatur und dergleichen, sondern hat auch eine Wahrscheinlichkeit, dass die Halbleitervorrichtung thermisch beschädigt wird, zur Folge hat.
ZUSAMMENFASSUNG
Es ist daher eine Aufgabe der vorliegenden Offenbarung, eine Technik vorzusehen, um den Betrieb eines parasitären Transistors in einer Halbleitervorrichtung mit einer Spannungs-Abfühlstruktur zu unterdrücken.
Gemäß einem ersten Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung auf: eine Halbleiterschicht eines ersten Leitfähigkeitstyps; ein ersten Störstellenbereich eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht der Halbleiterschicht teilweise ausgebildet ist; zumindest einen zweiten Störstellenbereich des zweiten Leitfähigkeitstyps, der in der Oberflächenschicht der Halbleiterschicht teilweise ausgebildet und von dem ersten Störstellenbereich beabstandet ist; einen ersten Halbleiterbereich des ersten Leitfähigkeitstyps, der in einer Oberflächenschicht des ersten Störstellenbereichs teilweise ausgebildet ist; einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, der in einer Oberflächenschicht des zweiten Störstellenbereichs teilweise ausgebildet ist; eine erste Elektrode, die in Kontakt mit einer oberen Oberfläche des ersten Störstellenbereichs und einer oberen Oberfläche des ersten Halbleiterbereichs ausgebildet ist; eine zweite Elektrode, die in Kontakt mit einer oberen Oberfläche des zweiten Störstellenbereichs ausgebildet ist; eine dritte Elektrode, die in Kontakt mit einer oberen Oberfläche des zweiten Halbleiterbereichs ausgebildet ist; und eine Gateelektrode, die auf der oberen Oberfläche des ersten Störstellenbereichs, der zwischen der Halbleiterschicht und dem ersten Halbleiterbereich liegt, mit einem Isolierungsfilm dazwischen vorgesehen ist, wobei der zweite Störstellenbereich einen Bereich mit geringer Lebensdauer zumindest unter dem zweiten Halbleiterbereich enthält, wobei der Bereich mit geringer Lebensdauer ein Bereich ist, der eine höhere Defektdichte als diejenige in der Oberflächenschicht des zweiten Störstellenbereichs aufweist, oder ein Bereich, in welchem ein schweres Metall diffundiert ist.
Gemäß einem zweiten Aspekt der vorliegenden Offenbarung weist ein Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte auf: teilweises Ausbilden eines ersten Störstellenbereichs eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht einer Halbleiterschicht eines ersten Leitfähigkeitstyps; teilweises Ausbilden eines zweiten Störstellenbereichs des zweiten Leitfähigkeitstyps in der Oberflächenschicht der Halbleiterschicht so, dass er in beabstandeter Beziehung zum ersten Störstellenbereich positioniert ist; Anwenden einer Elektronenstrahlbestrahlung, einer Protonenbestrahlung oder einer Heliumbestrahlung auf zumindest einen unteren Teilbereich des zweiten Störstellenbereichs oder Diffundieren eines schweren Metalls darin, um einen Bereich mit geringer Lebensdauer auszubilden, wobei der Bereich mit geringer Lebensdauer ein Bereich ist, der eine höhere Defektdichte als diejenige in einer Oberflächenschicht des zweiten Störstellenbereichs aufweist, oder ein Bereich, in welchem das schwere Metall diffundiert ist; teilweises Ausbilden eines ersten Halbleiterbereichs des ersten Leitfähigkeitstyps in einer Oberflächenschicht des ersten Störstellenbereichs; teilweises Ausbilden eines zweiten Halbleiterbereichs des ersten Leitfähigkeitstyps in der Oberflächenschicht des zweiten Störstellenbereichs; Ausbilden einer ersten Elektrode in Kontakt mit einer oberen Oberfläche des ersten Störstellenbereichs und einer oberen Oberfläche des ersten Halbleiterbereichs; Ausbilden einer zweiten Elektrode in Kontakt mit einer oberen Oberfläche des zweiten Störstellenbereichs; Ausbilden einer dritten Elektrode in Kontakt mit einer oberen Oberfläche des zweiten Halbleiterbereichs; und Ausbilden einer Gateelektrode auf der oberen Oberfläche des ersten Störstellenbereichs, der zwischen der Halbleiterschicht und dem ersten Halbleiterbereich liegt, mit einem Isolierungsfilm dazwischen.
Der erste Aspekt der vorliegenden Offenbarung ist imstande, den Betrieb eines parasitären Transistors zu unterdrücken, um dadurch die Abnahme der Genauigkeit einer auf Abfühlpotentialen basierenden Messung einer Temperatur und dergleichen zu unterdrücken.
Der zweite Aspekt der vorliegenden Offenbarung ist imstande, den Bereich mit geringer Lebensdauer im unteren Teilbereich des zweiten Störstellenbereichs auszubilden. Dies unterdrückt den Betrieb eines parasitären Transistors, um dadurch die Abnahme der Genauigkeit einer auf Abfühlpotentialen basierenden Messung einer Temperatur und dergleichen zu unterdrücken.
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
Figurenliste

1 bis 6 sind schematische Schnittansichten von Konfigurationen einer Halbleitervorrichtung gemäß bevorzugten Ausführungsformen;
7 ist eine schematische Draufsicht einer Konfiguration der Halbleitervorrichtung gemäß einer anderen bevorzugten Ausführungsform;
8 und 9 sind schematische Schnittansichten von Konfigurationen der Halbleitervorrichtung gemäß anderen bevorzugten Ausführungsformen;
10 ist eine schematische Schnittansicht einer Konfiguration einer Halbleitervorrichtung in Bezug auf die bevorzugten Ausführungsformen; und
11 ist eine schematische Schnittansicht einer anderen Konfiguration der Halbleitervorrichtung in Bezug auf die bevorzugten Ausführungsformen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Unter Bezugnahme auf die beiliegenden Zeichnungen werden bevorzugte Ausführungsformen beschrieben. Beispiele von durch die jeweiligen bevorzugten Ausführungsformen erzeugten Effekten werden zusammengefasst, nachdem alle der bevorzugten Ausführungsformen beschrieben sind.
In den Zeichnungen zeigen Figuren schematische Darstellungen, und Komponenten sind zur zweckmäßigen Veranschaulichung in vereinfachter Form dargestellt oder gegebenenfalls nicht dargestellt. Die Größen und Positionen von in verschiedenen Figuren dargestellten Komponenten liegen nicht notwendigerweise in einer korrekten Korrelation vor, sondern können gegebenenfalls geändert werden. In einer Figur, die statt eine Schnittansicht eine Draufsicht ist, sind Komponenten in einigen Fällen schraffiert oder schattiert, um das Verständnis der Details der bevorzugten Ausführungsformen zu erleichtern.
In der folgenden Beschreibung werden ähnliche Komponenten mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und sollen ähnliche Bezeichnungen und Funktionen aufweisen. Folglich werden diese Komponenten in einigen Fällen nicht im Detail beschrieben, um eine Wiederholung der Beschreibung zu vermeiden.
Begriffe, die sich auf spezifische Positionen und Richtungen beziehen, wie etwa „oberer“, „unterer“, „links“, „rechts“, „seitlich“, „Boden“, „vorne“ und „rückwärtig“ in der folgenden Beschreibung sollen, wenn überhaupt, der Zweckmäßigkeit halber verwendet werden, und um das Verständnis der Details der bevorzugten Ausführungsformen zu erleichtern, und sollen nicht auf Richtungen bezogen sein, die genutzt werden, wenn die bevorzugten Ausführungsformen tatsächlich in die Praxis umgesetzt werden.
Der Begriff „obere Oberfläche von“ oder „untere Oberfläche von“ einer ersten Komponente, der in der folgenden Beschreibung verwendet wird, ist dahingehend zu interpretieren, dass er zusätzlich dazu, dass er die obere oder untere Oberfläche selbst der ersten Ausführungsform meint, eine Situation einschließt, in der eine zweite Komponente auf der oberen oder unteren Oberfläche der ersten Komponente ausgebildet ist. Das heißt, der Ausdruck „eine erste Komponente, die auf einer oberen Oberfläche einer zweiten Komponente vorgesehen ist“, der als ein Beispiel verwendet wird, soll nicht das Vorhandensein einer zwischen den ersten und zweiten Komponenten angeordneten dritten Komponente ausschließen.
In dem Fall, in dem Ordnungszahlen wie etwa „erster“ und „zweiter“ in der folgenden Beschreibung verwendet werden, sollen diese Begriffe der Zweckmäßigkeit halber verwendet werden, und um das Verständnis der Details der bevorzugten Ausführungsformen zu erleichtern, und sollen nicht auf die durch die Ordnungszahlen vorgegebene Reihenfolge beschränkt sein.
<Erste bevorzugte Ausführungsform>
Es wird eine Beschreibung einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform und eines Verfahrens zum Herstellen derselben gegeben. Zu Zwecken der Diskussion wird eine Konfiguration einer mit der vorliegenden bevorzugten Ausführungsform verwandten Halbleitervorrichtung beschrieben.
10 ist eine schematische Schnittansicht einer Konfiguration einer mit der vorliegenden bevorzugten Ausführungsform verwandten Halbleitervorrichtung.
Wie in 10 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: ein Halbleitersubstrat 1 vom n⁺-Typ; eine Halbleiterschicht 2 vom n^--Typ, die auf einer oberen Oberfläche des Halbleitersubstrats 1 vom n⁺-Typ ausgebildet ist; eine Vielzahl von Störstellenbereichen 3 vom p-Typ, die in der Oberflächenschicht der Halbleiterschicht 2 vom n -Typ ausgebildet sind; Halbleiterbereiche 4 vom n⁺-Typ, die in der oberen Oberflächenschicht der Störstellenbereiche 3 vom p-Typ teilweise ausgebildet sind; eine Gateelektrode 5 in Kontakt mit einer oberen Oberfläche der Störstellenbereiche 3 vom p-Typ, die zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 4 vom n⁺-Typ liegen; mit einem (in 10 nicht dargestellten) Oxidfilm dazwischen; eine Sourceelektrode 6, die in Kontakt mit der oberen Oberfläche der Störstellenbereiche 3 vom p-Typ und einer oberen Oberfläche der Halbleiterbereiche 4 vom n⁺-Typ ausgebildet ist; und eine Drainelektrode 7, die in Kontakt mit einer unteren Oberfläche des Halbleitersubstrats 1 vom n⁺-Typ ausgebildet ist.
Eine Elektrode, die in Kontakt mit der oberen Oberfläche eines der Störstellenbereiche 3 vom p-Typ ausgebildet ist, der von dem anderen Störstellenbereich 3 vom p-Typ in Kontakt mit der Sourceelektrode 6 beabstandet ist, ist eine Abfühlelektrode S1, und eine Elektrode, die in Kontakt mit der oberen Oberfläche eines der Halbleiterbereiche 4 vom n⁺-Typ ausgebildet ist, welcher in der Oberflächenschicht des einen Störstellenbereichs 3 vom p-Typ ausgebildet ist, ist eine Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist ein Potential Vd, und das Potential der Sourceelektrode 6 ist ein Potential Vs. Das Potential der Abfühlelektrode S1 ist ein Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist ein Abfühlpotential Vs2.
Die Gateelektrode 5 ist in Kontakt mit der oberen Oberfläche der Störstellenbereiche 3 vom p-Typ, die zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 4 vom n⁺-Typ liegen, mit dem (in 10 nicht dargestellten) Oxidfilm dazwischen, wodurch ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ausgebildet ist.
Dioden, die die Abfühlelektrode S1 und die Abfühlelektrode S2 enthalten, sind ebenfalls ausgebildet. Wenn ein konstanter Strom durch diese Dioden in Durchlassrichtung durchgeleitet wird, wird zwischen dem Abfühlpotential Vs2 und dem Abfühlpotential Vs1 eine Vorwärtsspannung V entwickelt. Typischerweise wird eine Temperaturmessung mittels Detektieren der Vorwärtsspannung V vorgenommen.
In einem Beispiel einer tatsächlichen Nutzung wird ein Kurzschluss zwischen der Abfühlelektrode S1 und der Sourceelektrode 6 herbeigeführt, um das Abfühlpotential Vs1 minus das Abfühlpotential Vs2, das heißt, das Potential Vs minus das Abfühlpotential Vs2, zu messen.
Eine Beziehung zwischen einem Durchlass- bzw. Vorwärtsstrom I und der Vorwärtsspannung V eines pn-Übergangs wird im Wesentlichen ausgedrückt durch: $ln (I) \propto q (V/n - Ve) / kT + A$
wo Ve eine Bandlückenspannung ist, n ein bipolarer Koeffizient ist und A eine Konstante ist.
Wenn der Vorwärtsstrom I konstant ist, ist dV/dT ein konstanter negativer Wert, da die Bandlückenspannung Ve > V/n erfüllt. Dies erlaubt zum Beispiel die Detektion einer Temperatur T basierend auf dem Abfühlpotential Vs2 minus das Abfühlpotential Vs1.
11 ist eine schematische Schnittansicht einer anderen Konfiguration der mit der vorliegenden bevorzugten Ausführungsform verwandten Halbleitervorrichtung.
Wie in 11 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung das Halbleitersubstrat 1 vom n⁺-Typ, die Halbleiterschicht 2 vom n^--Typ, die Vielzahl von Störstellenbereichen 3 vom p-Typ, die Halbleiterbereiche 4 vom n⁺-Typ, die Gateelektrode 5, die Sourceelektrode 6 und die Drainelektrode 7.
Polysilizium 5b vom p-Typ ist auf der oberen Oberfläche eines der Störstellenbereiche 3 vom p-Typ, der von dem anderen Störstellenbereich 3 vom p-Typ in Kontakt mit der Sourceelektrode 6 beabstandet ist, mit einem (in 11 nicht dargestellten) eine Dicke im Bereich von 0,5 bis 1 µm aufweisenden Oxidfilm dazwischen ausgebildet. Die Abfühlelektrode S1 ist in Kontakt ist mit einer oberen Oberfläche des Polysiliziums 5b vom p-Typ ausgebildet.
Polysilizium 5a vom n-Typ ist ebenfalls auf der oberen Oberfläche des einen Störstellenbereichs 3 vom p-Typ, der von dem anderen Störstellenbereich 3 vom p-Typ in Kontakt mit der Sourceelektrode 6 beabstandet ist, mit einem (in 11 nicht dargestellten) eine Dicke im Bereich von 0,5 bis 1 µm aufweisenden Oxidfilm dazwischen ausgebildet. Die Abfühlelektrode S2 ist in Kontakt mit einer oberen Oberfläche des Polysiliziums 5a vom p-Typ ausgebildet.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
In solch einer Konfiguration wird auch angenommen, dass die Vorwärtsspannung V eines pn-Übergangs genutzt wird.
In der in 10 als ein Beispiel dargestellten Struktur bilden die Halbleiterschicht 2 vom n^--Typ, die Störstellenbereiche 3 vom p-Typ und die Halbleiterbereiche 4 vom n⁺-Typ einen vertikalen parasitären NPN-Transistor. Somit dient ein von der Abfühlelektrode S1 zur Abfühlelektrode S2 durchgeleiteter konstanter Strom als Basisstrom des parasitären NPN-Transistors. Infolgedessen erreicht ein Elektronenfluss von den Halbleiterbereichen 4 vom n⁺-Typ die Drainelektrode 7.
Eine Zunahme im Strom des parasitären NPN-Transistors ändert nicht nur das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 von einem dem Ausdruck (1) entsprechenden Wert, was die Genauigkeit einer Messung der Temperatur T und dergleichen reduziert, sondern führt auch zu einer Wahrscheinlichkeit, dass die Halbleitervorrichtung thermisch beschädigt wird.
Falls das Potential Vd als Antwort auf den Betrieb des MOSFET mit einem großen Wert von dV/dt geändert wird, fließt ein Verschiebungsstrom in den Störstellenbereichen 3 vom p-Typ. Das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 wird dann durch den internen Widerstand der Störstellenbereiche 3 vom p-Typ in Fluktuationen versetzt. Dieses Phänomen wird auch ein Faktor beim Ändern des Abfühlpotentials Vs1 minus das Abfühlpotential Vs2 von einem dem Ausdruck (1) entsprechenden Wert.
Falls das Potential Vd negativ vorgespannt ist, fließt ferner ein Lochstrom in den Störstellenbereichen 3 vom p-Typ. Dieses Phänomen wird ebenfalls ein Faktor beim Ändern des Abfühlpotentials Vs1 minus das Abfühlpotential Vs2 von einem dem Ausdruck (1) entsprechenden Wert.
Die in 11 als ein Beispiel gezeigte Struktur ruft diese Probleme nicht hervor, lässt aber befürchten, dass die Hinzufügung eines Prozesses für die Ausbildung eines pn-Übergangs aus Polysilizium eine Zunahme der Herstellungskosten zur Folge hat.
Falls eine Spannungserfassung (engl.: voltage sense) für eine Temperaturmessung genutzt wird, indem Polysilizium vom n-Typ und Polysilizium vom p-Typ auf einer oberen Oberfläche eines Oxidfilms mit einem Wärmewiderstand, der ungefähr 100-mal höher als derjenige von Silizium ist, gebildet wird, entsteht das Problem einer Zeitverzögerung in Bezug auf eine tatsächliche Temperaturänderung.
<Konfiguration einer Halbleitervorrichtung>
1 ist eine schematische Schnittansicht einer Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 1 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; einen Störstellenbereich 3A vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist; einen Störstellenbereich 3B vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet und von dem Störstellenbereich 3A vom p-Typ beabstandet ist; eine Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ, die in der Oberflächenschicht des Störstellenbereichs 3A vom p-Typ ausgebildet sind; einen Halbleiterbereich 4B vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3B von p-Typ teilweise ausgebildet ist; die Gateelektrode 5 in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt, mit einem (in 1 nicht dargestellten) Oxidfilm dazwischen; die Sourceelektrode 6, die in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ und einer oberen Oberfläche der Halbleiterbereiche 4A vom n⁺-Typ ausgebildet ist; und die Drainelektrode 7.
Eine in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3B vom p-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4B vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
In einem aus der Halbleiterschicht 2 vom n^--Typ, dem Störstellenbereich 3B vom p-Typ und dem Halbleiterbereich 4B vom n⁺-Typ bestehenden parasitären NPN-Transistor wird die Lebensdauer von Elektronen im Störstellenbereich 3B vom p-Typ, der als Basisbereich des parasitären NPN-Transistors dient, ausreichend verringert, wodurch der parasitäre NPN-Transistor im Wesentlichen funktionsunfähig gemacht wird.
Ein spezifisches Herstellungsverfahren umfasst ein Anwenden einer Elektronenstrahlbestrahlung, einer Protonenbestrahlung, einer Heliumbestrahlung oder dergleichen auf eine Spannungs-Abfühlstruktur, die den Störstellenbereich 3B vom p-Typ enthält, um in dem Störstellenbereich 3B vom p-Typ unmittelbar unter dem Halbleiterbereich 4B vom n⁺-Typ Defekte auszubilden. Auf diesen Bereich wird als Defektbereich 1000 verwiesen. Konkret wird der Defektbereich 1000 mit einer Kristalldefektdichte, die höher als diejenige seiner Umgebungen (zumindest höher als diejenige in der Oberflächenschicht des Störstellenbereichs 3B vom p-Typ) ist, zumindest in dem Störstellenbereich 3B vom p-Typ unmittelbar unter dem Halbleiterbereich 4B vom n⁺-Typ ausgebildet. Dies liefert ein Verfahren, welches die Lebensdauer von Elektronen in dem Störstellenbereich 3B vom p-Typ und besonders im Defektbereich 1000 verringert.
Ein Bereich, in welchem der Defektbereich 1000 ausgebildet wird, ist nicht auf das als ein Beispiel in 1 gezeigte Gebiet beschränkt.
Wie oben erwähnt wurde, ist der Defektbereich 1000 ein Bereich (Bereich mit geringer Lebensdauer) zum Verringern der Lebensdauer von Elektronen. Ein Bereich, in welchem ein schweres Metall wie etwa Gold oder Platin diffundiert wird, kann als der Bereich mit geringer Lebensdauer ausgebildet werden, solange der Bereich die Lebensdauer von Elektronen verringern kann.
Der Defektbereich 1000 wird oben als der Bereich zum Verringern der Lebensdauer von „Elektronen“ beschrieben. In einem p-Kanal-MOSFET entgegengesetzter Polarität dient jedoch der Defektbereich 1000 als Bereich zum Verringern der Lebensdauer von „Löchern“.
In einer Siliziumcarbid (SiC) nutzenden Halbleitervorrichtung kann der Störstellenbereich 3B vom p-Typ mittels Ionenimplantation gebildet werden, wodurch der Defektbereich 1000 im Störstellenbereich 3B vom p-Typ ausgebildet wird, um die Lebensdauer von Elektronen zu verringern.
Das Verhältnis des Stroms, der aus dem Störstellenbereich 3B vom p-Typ in die Halbleiterschicht 2 vom n^--Typ fließt, zum Vorwärtsstrom im pn-Übergang zwischen dem Halbleiterbereich 4B vom n⁺-Typ und dem Störstellenbereich 3B vom p-Typ entspricht dem Kollektorstrom/Emitterstrom (Ic/le) des parasitären NPN-Transistors. Der oben beschriebene Ausdruck (1) gilt jedoch, wenn Ic ≈ 0 gilt, da der Ausdruck (1) auf einem Diodenbetrieb basiert.
Dies bedeutet das gleiche wie das Folgende: eine Elektronenkonzentration, die sich aus den in den Störstellenbereich 3B vom p-Typ injizierten Elektronen ergibt, nimmt exponentiell ab und wird nahezu Null, wenn ein Abstand W zurückgelegt wird, wo W die Dicke des Störstellenbereichs 3B vom p-Typ unmittelbar unter dem Halbleiterbereich 4B vom n⁺-Typ, das heißt die Dicke des Defektbereichs 1000, ist.
Falls der Abstand W so kurz wie die Diffusionslänge der Elektronen ist, wird eine lineare Funktion, in der die Elektronenkonzentration mit dem Abstand W linear abnimmt, vorgesehen, und die Beziehung im oben beschriebenen Ausdruck (1) wird geändert. Im Allgemeinen ist es erforderlich, dass die Genauigkeit einer Messung einer Spannungserfassung in der Größenordnung von Prozent liegt. Es ist daher notwendig, dass im parasitären NPN-Transistor Ic/le ≤ 1/1000 gilt.
Das Verhältnis des aus dem Störstellenbereich 3B vom p-Typ in die Halbleiterschicht 2 vom n^--Typ fließenden Stroms zu dem in den Störstellenbereich 3B vom p-Typ injizierten Elektronenstrom wird im Wesentlichen ausgedrückt durch: $exp (- W/ \sqrt{(D_{n} τ_{n})})$
wo D_n der Diffusionskoeffizient von Elektronen im Störstellenbereich 3B vom p-Typ ist und τ_n die Lebensdauer der Elektronen im Störstellenbereich 3B vom p-Typ ist.
Falls der durch den Ausdruck (2) gegebene Wert nicht größer als 1/1000 ist, ist Ic/le ≤ 1/1000 erfüllt, da le die Summe des in den Störstellenbereich 3B vom p-Typ injizierten Elektronenstroms und des in den Halbleiterbereich 4B vom n⁺-Typ injizierten Lochstroms ist.
Da exp(-7) ≈ 1/1000 ist, wird diese Bedingung im Wesentlichen ausgedrückt durch: $W \geq 7 \sqrt{(D_{n} τ_{n})}$
Dies ist äquivalent dazu, den Abstand W sicherzustellen, der nicht geringer als das Siebenfache der Diffusionslänge der Elektronen ist.
Die Messung des Abfühlpotentials Vs1 in Bezug auf das Abfühlpotential Vs2 wird durch den im pn-Übergang zwischen dem Störstellenbereich 3B vom p-Typ und der Halbleiterschicht 2 vom n -Typ fließenden Verschiebungsstrom direkt beeinflusst. Es ist daher wünschenswert, dass ein Kurzschluss zwischen dem Abfühlpotential Vs1 und dem Potential Vs herbeigeführt wird und das Potential Vs minus das Abfühlpotential Vs2 gemessen wird.
<Zweite bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in der oben erwähnten ersten bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
In der ersten bevorzugten Ausführungsform wurde beschrieben, dass ein Kurzschluss zwischen dem Abfühlpotential Vs1 und dem Potential Vs herbeigeführt wird und das Potential Vs minus das Abfühlpotential Vs2 gemessen wird, wodurch der Einfluss des in den Störstellenbereichen vom p-Typ fließenden Verschiebungsstroms reduziert wird. Die zweite bevorzugte Ausführungsform ist ebenfalls dazu gedacht, die Verschiebung des im Störstellenbereich vom p-Typ fließenden Stroms zu unterdrücken.
2 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 2 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; den Störstellenbereich 3C vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; einen Halbleiterbereich 4C vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3C vom p-Typ teilweise ausgebildet ist; die Gateelektrode 5; die Sourceelektrode 6, die in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ und der oberen Oberfläche der Halbleiterbereiche 4A vom n⁺-Typ ausgebildet ist; und die Drainelektrode 7.
Eine Elektrode, die in Kontakt mit einer Vielzahl von Stellen (zwei Stellen wie in 2 ersichtlich) einer oberen Oberfläche des Störstellenbereichs 3C vom p-Typ ausgebildet ist, ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4C vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform wird ein Teil einer Struktur, die den Störstellenbereich 3C vom p-Typ enthält, der die Spannungs-Abfühlstruktur ist, mit der Sourceelektrode 6 kurzgeschlossen. Die Abfühlelektrode S1 ist in der Nähe des Halbleiterbereichs 4C vom n⁺-Typ vorgesehen. Idealerweise ist es wünschenswert, dass die Abfühlelektrode S1 so konfiguriert ist, dass sie die Abfühlelektrode S2 auf der oberen Oberfläche des Halbleiterbereichs 4C vom n⁺-Typ, wie in Draufsicht ersichtlich, umgibt.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform wird der im Störstellenbereich 3C vom p-Typ in der Spannungs-Abfühlstruktur fließende Verschiebungsstrom durch die Abfühlelektrode S1 ganz umgeleitet. Somit wird das Abfühlpotential Vs1 minus das Potential Vs durch den Verschiebungsstrom beeinflusst; der Einfluss auf das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 wird aber stark reduziert. Die Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform ist daher imstande, den aus Fluktuationen im Potential Vd resultierenden Einfluss stark zu reduzieren.
<Dritte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und Zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
3 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 3 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; einen Störstellenbereich 3D vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist; einen Störstellenbereich 3E vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und einen anderen Defektbereich 1000 aufweist; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; einen Halbleiterbereich 4D vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3D vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 4E vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3E vom p-Typ teilweise ausgebildet ist; die Gateelektrode 5; die Sourceelektrode 6; und die Drainelektrode 7.
Eine in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3D vom p-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4D vom n⁺-Typ ausgebildet Elektrode ist die Abfühlelektrode S2.
Eine in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3E vom p-Typ ausgebildete Elektrode ist eine Abfühlelektrode S1a, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4E von n⁺-Typ ausgebildete Elektrode ist eine Abfühlelektrode S2a.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2. Das Potential der Abfühlelektrode S1a ist ein Abfühlpotential Vs1a, und das Potential der Abfühlelektrode S2a ist ein Abfühlpotential Vs2a.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform sind zwei Spannungs-Abfühlstrukturen ausgebildet und in der Form zueinander möglichst symmetrisch. Idealerweise ist es wünschenswert, dass die Spannungs-Abfühlstrukturen auf dem gesamten Halbleiterchip in symmetrischer Beziehung zueinander angeordnet sind.
Mit Verweis auf 3 sind die den Störstellenbereich 3D vom p-Typ enthaltende Spannungs-Abfühlstruktur und die den Störstellenbereich 3E vom p-Typ enthaltende Spannungs-Abfühlstruktur in axialsymmetrischer Beziehung zueinander angeordnet.
Aufgrund solch einer Anordnung der Spannungs-Abfühlstrukturen stimmen Verschiebungsströme, die in den beiden jeweiligen, in zueinander symmetrischer Beziehung angeordneten Spannungs-Abfühlstrukturen erzeugt werden, miteinander im Wesentlichen überein. Eine durch den zum Widerstand des Störstellenbereichs 3D vom p-Typ fließenden Verschiebungsstrom entwickelte Spannung stimmt im Wesentlichen überein mit einer Spannung, die durch den zum Widerstand des Störstellenbereichs 3E vom p-Typ fließenden Verschiebungsstrom entwickelt wird.
In diesem Zustand wird die folgende Beziehung erhalten: $nkT / q \cdot ln (Ia/I) \propto (Vs1a - Vs2a) - (Vs1 - Vs2)$
wo Ia und I die Verschiebungsströme in den beiden jeweiligen Spannungs-Abfühlstrukturen sind, wenn die Verschiebungsströme Ia und I auf verschiedene Werte eingestellt sind.
Die aus den Verschiebungsströmen resultierenden Spannungen werden auf der linken Seite des Ausdrucks (4) aufgehoben. Dies reduziert in hohem Maße den Einfluss von Fluktuationen im Potential Vd.
Die linke Seite des Ausdrucks (4) repräsentiert auch ein Stromverhältnis. Somit wird eine präzisere Spannungserfassung erzielt, falls die Genauigkeit des Stromverhältnisses höher als diejenige der Stromwerte ist.
<Vierte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
4 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 4 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; einen Störstellenbereich 3F vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; einen Halbleiterbereich 4F vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3F vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 4G vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3F vom p-Typ teilweise ausgebildet ist; die Gateelektrode 5; die Sourceelektrode 6; und die Drainelektrode 7.
Eine in Kontakt mit einer Vielzahl von Stellen (drei Stellen, wie in 4 ersichtlich) einer oberen Oberfläche des Störstellenbereichs 3F vom p-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4F vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2. Eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4G vom n⁺-Typ ist die Abfühlelektrode S2a.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2. Das Potential der Abfühlelektrode S2a ist das Abfühlpotential Vs2a.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform wird ein Teil einer Struktur, der den Störstellenbereich 3F vom p-Typ enthält, der die Spannungs-Abfühlstruktur ist, mit der Sourceelektrode 6 kurzgeschlossen. Die Abfühlelektrode S1 ist in der Nähe des Halbleiterbereichs F4 vom n⁺-Typ und in der Nähe des Halbleiterbereichs 4G vom n⁺-Typ vorgesehen. Idealerweise ist es wünschenswert, dass die Abfühlelektrode S1 so konfiguriert ist, dass sie die Abfühlelektrode S2 auf der oberen Oberfläche des Halbleiterbereichs F4 vom n⁺-Typ und die Abfühlelektrode S2a auf der oberen Oberfläche des Halbleiterbereichs 4G vom n⁺-Typ, wie in Draufsicht ersichtlich, umgibt.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform wird der im Störstellenbereich 3F vom p-Typ in der Spannungs-Abfühlstruktur fließende Verschiebungsstrom durch die Abfühlelektrode S1 ganz umgeleitet. Somit wird das Abfühlpotential Vs1 minus das Potential Vs durch den Verschiebungsstrom beeinflusst; aber der Einfluss auf das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 und der Einfluss auf das Abfühlpotential Vs1 minus das Abfühlpotential Vs2a werden in hohem Maße reduziert.
Wie in dem in der dritten Ausführungsform veranschaulichten Fall werden die aus den Verschiebungsströmen resultierenden Spannungen aufgehoben. Dies reduziert in hohem Maße den Einfluss von Fluktuationen im Potential Vd.
Im Fall der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform gilt die folgende Beziehung. $nkT / q \cdot ln (Ia/I) \propto Vs2 - Vs2a$
<Fünfte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
5 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 5 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; einen Störstellenbereich 3H vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist, einen Störstellenbereich 31 vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und einen anderen Defektbereich 1000 aufweist; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; einen Halbleiterbereich 4H vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3H vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 41 vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 31 vom p-Typ teilweise ausgebildet ist; die Gateelektrode 5; die Sourceelektrode 6; und die Drainelektrode 7.
Eine in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3H vom p-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 41 vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
Der Halbleiterbereich 4H vom n⁺-Typ ist mit dem Störstellenbereich 31 vom p-Typ verbunden.
Die pn-Übergänge in den beiden Spannungs-Abfühlstrukturen sind elektrisch überlagert. Das heißt, die Spannungs-Abfühlstrukturen sind elektrisch in Reihe geschaltet. Folglich wird die Ausgangsspannung des Abfühlpotentials Vs1 minus das Abfühlpotential Vs2 annähernd verdoppelt. Die Anzahl von miteinander verbundenen Spannungs-Abfühlstrukturen ist nicht, wie in 5 veranschaulicht, auf Zwei beschränkt. Indem man die pn-Übergänge in m Spannungs-Abfühlstrukturen elektrisch überlagert, wird eine um einen Faktor m erhöhte Ausgangsspannung erhalten.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform ist die Ausgangsspannung gemäß dem Design einer Schaltungsanordnung einstellbar, die das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 empfängt.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform ist es auch wünschenswert, dass ein Kurzschluss zwischen dem Potential Vs und dem Abfühlpotential Vs1 herbeigeführt wird. Das Potential eines dazwischenliegenden der p-Störstellenbereiche in einer Vielzahl von in Reihe verbundenen pn-Übergängen ist jedoch nicht direkt fixiert. Folglich ist die Spannungserfassung zu der Zeit wünschenswert, zu der das Potential Vd stabil ist, mit der Halbleitervorrichtung im Ein- oder Auszustand.
Der Einfluss von Fluktuationen im Potential Vd wird unterdrückt, indem die in der dritten bevorzugten Ausführungsform veranschaulichte symmetrische Anordnung verwendet wird und ferner eine Spannung, die eine Differenz ist, detektiert wird. Eine Genauigkeit einer Spannungsfassung wird ebenfalls erhöht, falls die Genauigkeit des Stromverhältnisses höher als diejenige der Stromwerte selbst ist.
<Sechste bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
6 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 6 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; einen Störstellenbereich 3J vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; einen Halbleiterbereich 4J vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3J vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 4K vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3J vom p-Typ teilweise ausgebildet ist; eine Gateelektrode 5A in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt, mit einem (in 6 nicht dargestellten) Oxidfilm dazwischen; die Sourceelektrode 6; und die Drainelektrode 7.
Die Gateelektrode 5A ist auch in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3J vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und dem Halbleiterbereich 4J vom n⁺-Typ liegt, mit einem (in 6 nicht dargestellten) Oxidfilm dazwischen.
Die Breite der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt (d.h. die Breite, wo ein Kanal ausgebildet wird) ist geringer als die Breite der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und dem Halbleiterbereich 4J vom n⁺-Typ liegt (d.h. die Breite, wo ein Kanal ausgebildet wird).
Eine in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ und einer oberen Oberfläche der Halbleiterbereiche vom 4J vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4K vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
In der oben erwähnten Konfiguration wird das Potential Vs minus das Abfühlpotential Vs2 gemessen, während ein konstanter Strom bereitgestellt wird, indem die Stromsättigungseigenschaften eines MOSFET mit einem verhältnismäßig breiten Kanal der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ genutzt werden.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform ist daher auf dem Halbleiterchip eine Konstantspannungsquelle montiert, die zur Spannungsmessung genutzt wird.
In diesem Fall kann zwischen dem Potential Vs und dem Abfühlpotential Vs1 kein Kurzschluss herbeigeführt werden. Folglich ist die Spannungserfassung zu der Zeit wünschenswert, zu der das Potential Vd stabil ist, mit der Halbleitervorrichtung in einem Ein- oder Aus-Zustand.
<Siebte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
7 ist eine schematische Draufsicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform. Es sollte besonders erwähnt werden, dass die Schnittansicht dieser Konfiguration derjenigen der in 6 gezeigten sechsten bevorzugten Ausführungsform ähnlich ist.
Wie in 7 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: eine Vielzahl von Störstellenbereichen 3J vom p-Typ, die in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet sind; einen Halbleiterbereich 401J vom n⁺-Typ, der in der Oberflächenschicht eines der Störstellenbereiche 3J vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 402J vom n⁺-Typ, der in der Oberflächenschicht des anderen der Störstellenbereiche 3J vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 4K vom n⁺-Typ, der in der Oberflächenschicht jedes der Störstellenbereiche 3J vom p-Typ teilweise ausgebildet ist; und die Gateelektrode 5A in Kontakt mit einer oberen Oberfläche eines der Störstellenbereiche 3J vom p-Typ, der zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 401J vom n⁺-Typ liegt, und einer oberen Oberfläche des anderen der Störstellenbereiche 3J vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und den Halbleiterbereichen 402J vom n⁺-Typ liegt, mit einem (in 7 nicht dargestellten) Oxidfilm dazwischen. Die Gateelektrode 5A ist so ausgebildet, dass sie sich über die beiden Störstellenbereiche 3J vom p-Typ erstreckt.
Die Breite der Halbleiterbereiche 401J vom n⁺-Typ, die eine Kanalrichtung schneidet, ist geringer als die Breite der Halbleiterbereiche 402J vom n⁺-Typ, die die Kanalrichtung schneidet.
Eine Elektrode, die in Kontakt mit der oberen Oberfläche eines der Störstellenbereiche 3J vom p-Typ und einer oberen Oberfläche der Halbleiterbereiche 401J vom n⁺-Typ ausgebildet ist, ist die Abfühlelektrode S1, und eine Elektrode, die in Kontakt mit der oberen Oberfläche des anderen der Störstellenbereiche 3J vom p-Typ und einer oberen Oberfläche des Halbleiterbereichs 402J vom n⁺-Typ ausgebildet ist, ist die Abfühlelektrode S1a. In Kontakt mit der oberen Oberfläche des Halbleiterbereichs 4K vom n⁺-Typ ausgebildete Elektroden sind die Abfühlelektroden S2 und S2a.
Zumindest zwei MOSFETs mit verhältnismäßig breiten Kanälen in der oberen Oberfläche der Störstellenbereiche 3J vom p-Typ sind in der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform montiert. Diese beiden MOSFETs sind bezüglich einer Symmetrieachse entlang der Kanalrichtung in im Wesentlichen axialsymmetrischer Beziehung zueinander angeordnet.
Das Verhältnis zwischen den Breiten der in der oberen Oberfläche der Störstellenbereiche 3J vom p-Typ ausgebildeten Kanäle ist gleich dem Verhältnis zwischen den in den beiden MOSFETs fließenden Strömen.
Auf der anderen Seite hängt der Verschiebungsstrom, der sich aus den Fluktuationen im Potential Vd ergibt, im Wesentlichen von der Form der Störstellenbereiche 3J vom p-Typ ab. Folglich sollten die Störstellenbereiche 3J vom p-Typ, wo die beiden MOSFETs ausgebildet sind, in der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform in der Form miteinander identisch sein.
Unter der Annahme, dass das Verhältnis zwischen den in den beiden MOSFETs fließenden Strömen Ia/I ist, wird eine Situation erreicht, die den in der dritten bevorzugten Ausführungsform diskutierten Ausdruck (4) erfüllt. Dies reduziert in hohem Maße den Einfluss der Fluktuation im Potential Vd im Prozess einer Spannungserfassung.
Die Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform nutzt nur das Verhältnis zwischen den in den beiden MOSFETs fließenden Strömen. Es ist daher nicht wesentlich, dass die Breite des in der oberen Oberfläche der Störstellenbereiche J3 vom p-Typ ausgebildeten Kanals größer als die Breite des in der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ ausgebildeten Kanals ist.
Auch wird die Genauigkeit einer Spannungserfassung erhöht, falls die Genauigkeit des Stromverhältnisses höher als diejenige der Stromwerte selbst ist.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform kann zwischen dem Potential Vs und dem Abfühlpotential Vs1 kein Kurzschluss herbeigeführt werden. Somit ist die Spannungserfassung zu der Zeit wünschenswert, zu der das Potential Vd stabil ist, mit der Halbleitervorrichtung in einem Ein- oder Aus-Zustand.
<Achte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
8 ist eine schematische Schnittansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform.
Wie in 8 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1 vom n⁺-Typ; die Halbleiterschicht 2 vom n^--Typ; den Störstellenbereich 3A vom p-Typ; den Störstellenbereich 3J vom p-Typ; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; den Halbleiterbereich 4J vom n⁺-Typ; den Halbleiterbereich 4K vom n⁺-Typ; die Gateelektrode 5A; den Störstellenbereich 3L vom p-Typ, der in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ teilweise ausgebildet ist und den Defektbereich 1000 aufweist; einen Halbleiterbereich 4L vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3L vom p-Typ teilweise ausgebildet ist; einen Halbleiterbereich 4M vom n⁺-Typ, der in der Oberflächenschicht des Störstellenbereichs 3L vom p-Typ teilweise ausgebildet ist; eine Gateelektrode 5B in Kontakt mit einer oberen Oberfläche des Störstellenbereichs 3L vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und dem Halbleiterbereich 4L vom n⁺-Typ liegt, mit einem (in 8 nicht dargestellten) Oxidfilm dazwischen; die Sourceelektrode 6; und die Drainelektrode 7.
Eine Elektrode, die in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ und der oberen Oberfläche des Halbleiterbereichs 4J vom n⁺-Typ ausgebildet ist, ist die Abfühlelektrode S1, und eine in Kontakt mit der oberen Oberfläche des Halbleiterbereichs 4K vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Eine Elektrode, die in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3L vom p-Typ und einer oberen Oberfläche des Halbleiterbereichs 4L vom n⁺-Typ ausgebildet ist, ist die Abfühlelektrode S1a, und eine in Kontakt mit einer oberen Oberfläche des Halbleiterbereichs 4M vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2a.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S1a ist das Abfühlpotential Vs1a. Das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2, und das Potential der Abfühlelektrode S2a ist das Abfühlpotential Vs2a.
Eine Spannungs-Abfühlstruktur, die den Störstellenbereich 3J vom p-Typ enthält, und eine Spannungs-Abfühlstruktur, die den Störstellenbereich 3L vom p-Typ enthält, sind in Bezug auf eine Symmetrieachse in axialsymmetrischer Beziehung zueinander angeordnet.
Die Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform ist nicht imstande, Fluktuationen in einer Kanallänge aufgrund einer Maskenfehlausrichtung auszugleichen. Falls die Kanallänge ausreichend groß ist, besteht jedoch eine Wahrscheinlichkeit, dass die oben erwähnte symmetrische Anordnung im Hinblick auf Fluktuationen einen Vorteil hat.
Die Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform kann zwei, in einer Richtung senkrecht zur Ebene der Figur angeordnete MOSFETs enthalten, wie in der siebten bevorzugten Ausführungsform veranschaulicht ist.
<Neunte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
In der in den oben erwähnten bevorzugten Ausführungsformen diskutierten Halbleitervorrichtung nimmt eine Drainspannung ab, wenn eine Spannung an die Gateelektrode angelegt wird, um die Halbleitervorrichtung einzuschalten. Die Drainspannung nimmt dann auf eine Durchlassspannung ab, die statischen Strom-Spannungs-Charakteristiken im Wesentlichen entspricht.
Falls die Spannungsmessung in diesem Zustand vorgenommen wird, sind Fluktuationen im Drainpotential extrem klein. Dies verbessert die Genauigkeit einer Spannungserfassung.
<Zehnte bevorzugte Ausführungsform>
Die Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform wird beschrieben. In der folgenden Beschreibung werden Komponenten ähnlich jenen, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern und -zeichen bezeichnet und unter deren Verwendung dargestellt und werden gegebenenfalls nicht im Detail beschrieben.
<Konfiguration einer Halbleitervorrichtung>
9 ist eine schematische Querschnittsansicht einer Konfiguration der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform. Die in 9 gezeigte Konfiguration ist ein Bipolartransistor mit isoliertem Gate (IGBT).
Wie in 9 als ein Beispiel dargestellt ist, umfasst die Halbleitervorrichtung: ein Halbleitersubstrat 1a vom p⁺-Typ; die Halbleiterschicht 2 vom n^--Typ, die auf einer oberen Oberfläche des Halbleitersubstrats 1a vom p⁺-Typ ausgebildet ist; den Störstellenbereich 3A vom p-Typ; den Störstellenbereich 3B vom p-Typ; die Vielzahl von Halbleiterbereichen 4A vom n⁺-Typ; den Halbleiterbereich 4B von n⁺-Typ; die Gateelektrode 5; die Sourceelektrode 6 (d.h. eine Emitterelektrode); und die Drainelektrode 7 (d.h. eine Kollektorelektrode), die in Kontakt mit einer unteren Oberfläche des Halbleitersubstrats 1a vom p⁺-Typ ausgebildet ist.
Eine in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3B vom p-Typ ausgebildete Elektrode ist die Abfühlelektrode S1, und eine in Kontakt mit der oberen Oberfläche des Halbleiterbereichs 4B vom n⁺-Typ ausgebildete Elektrode ist die Abfühlelektrode S2.
Das Potential der Drainelektrode 7 ist das Potential Vd, und das Potential der Sourceelektrode 6 ist das Potential Vs. Das Potential der Abfühlelektrode S1 ist das Abfühlpotential Vs1, und das Potential der Abfühlelektrode S2 ist das Abfühlpotential Vs2.
In der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform, die der IGBT ist, fließen Löcher von der Drainelektrode 7 in den Störstellenbereich 3B vom p-Typ. Der Einfluss des im Störstellenbereich 3B vom p-Typ fließenden Stroms wird jedoch, wie in der ersten bevorzugten Ausführungsform diskutiert, unterdrückt. Folglich ist, wenn auch der IGBT vorliegt, die Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform imstande, Effekte ähnlich jenen der ersten bevorzugten Ausführungsform zu erzeugen.
Die Konfigurationen in den zweiten, dritten, vierten, fünften, sechsten, siebten, achten und neuen bevorzugten Ausführungsformen werden für den IGBT verwendet, um ähnliche Effekte zu erzeugen.
<Durch oben erwähnte bevorzugte Ausführungsformen erzeugte Effekte>
Als Nächstes werden Beispiele der durch die oben erwähnten bevorzugten Ausführungsformen erzeugten Effekte beschrieben. In der folgenden Beschreibung werden die Effekte basierend auf spezifischen Konfigurationen beschrieben, die als Beispiele in den oben erwähnten bevorzugten Ausführungsformen veranschaulicht wurden. Die spezifischen Konfigurationen können jedoch durch andere, als Beispiele in der vorliegenden Offenbarung veranschaulichte spezifische Konfigurationen ersetzt werden, solange ähnlich Effekte erzeugt werden.
Der Austausch kann über zumindest zwei der bevorzugten Ausführungsformen vorgenommen werden. Das heißt, die als Beispiele in verschiedenen der bevorzugten Ausführungsformen veranschaulichten Konfigurationen können miteinander kombiniert werden, um ähnliche Effekte zu erzeugen.
Gemäß den oben erwähnten bevorzugten Ausführungsformen umfasst die Halbleitervorrichtung: eine Halbleiterschicht eines ersten Leitfähigkeitstyps (n-Typ); einen ersten Störstellenbereich eines zweiten Leitfähigkeitstyps (p-Typ); einen zweiten Störstellenbereich vom p-Typ; einen ersten Halbleiterbereich vom n-Typ; einen zweiten Halbleiterbereich vom n-Typ; eine erste Elektrode; eine zweite Elektrode; eine dritte Elektrode; und die Gateelektrode 5 (oder die Gateelektrode 5A). Die Halbleiterschicht vom n-Typ entspricht zum Beispiel der Halbleiterschicht 2 vom n^--Typ. Der erste Störstellenbereich vom p-Typ entspricht beispielsweise dem Störstellenbereich 3A vom p-Typ. Der zweite Störstellenbereich vom p-Typ entspricht beispielsweise zumindest einem des Störstellenbereichs 3B vom p-Typ, des Störstellenbereichs 3C vom p-Typ, des Störstellenbereichs 3D vom p-Typ, des Störstellenbereichs 3E vom p-Typ, des Störstellenbereichs 3F vom p-Typ, des Störstellenbereichs 3H vom p-Typ, des Störstellenbereichs 31 vom p-Typ, des (der) Störstellenbereichs (Störstellenbereiche) 3J vom p-Typ und des Störstellenbereichs 3L vom p-Typ. Der erste Halbleiterbereich vom n-Typ entspricht beispielsweise den Halbleiterbereichen 4A vom n⁺-Typ. Der zweite Halbleiterbereich vom n-Typ entspricht beispielsweise zumindest einem des Halbleiterbereichs 4B vom n⁺-Typ, des Halbleiterbereichs 4C vom n⁺-Typ, des Halbleiterbereichs 4D vom n⁺-Typ, des Halbleiterbereichs 4E vom n⁺-Typ, des Halbleiterbereichs 4F vom n⁺-Typ, des Halbleiterbereichs 4G vom n⁺-Typ, des Halbleiterbereichs 4H vom n⁺-Typ, des Halbleiterbereichs 41 vom n⁺-Typ, des Halbleiterbereichs 4J vom n⁺-Typ, des Halbleiterbereichs 4K vom n⁺-Typ, des Halbleiterbereichs 4L vom n⁺-Typ und des Halbleiterbereichs 4M vom n⁺-Typ. Die erste Elektrode entspricht beispielsweise der Sourceelektrode 6. Die zweite Elektrode entspricht beispielsweise zumindest einer der Abfühlelektrode S1 und der Abfühlelektrode S1a. Die dritte Elektrode entspricht beispielsweise zumindest einer der Abfühlelektrode S2 und der Abfühlelektrode S2a. Der Störstellenbereich 3A vom p-Typ ist teilweise in der Oberflächenschicht der Halbleiterschicht 2 vom n-Typ ausgebildet. Der Störstellenbereich 3B vom p-Typ ist teilweise in der Oberflächenschicht der Halbleiterschicht 2 vom n-Typ ausgebildet. Der Störstellenbereich 3B vom p-Typ ist vom Störstellenbereich 3A vom p-Typ beabstandet. Die Halbleiterbereiche 4A vom n⁺-Typ sind in der Oberflächenschicht des Störstellenbereichs 3A vom p-Typ teilweise ausgebildet. Der Halbleiterbereich 4B vom n⁺-Typ ist in der Oberflächenschicht des Störstellenbereichs 3B vom p-Typ teilweise ausgebildet. Die Sourceelektrode 6 ist in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ und der oberen Oberfläche der Halbleiterbereiche 4A vom n⁺-Typ ausgebildet. Die Abfühlelektrode S1 ist in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3B vom p-Typ ausgebildet. Die Abfühlelektrode S2 ist in Kontakt mit der oberen Oberfläche des Halbleiterbereichs 4B vom n⁺-Typ ausgebildet. Die Gateelektrode 5 ist auf der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt, mit einem Isolierungsfilm dazwischen vorgesehen. Der Störstellenbereich 3B vom p-Typ enthält den Defektbereich 1000, der zumindest unter dem Halbleiterbereich 4B vom n⁺-Typ vorgesehen ist und eine höhere Defektdichte als diejenige in der Oberflächenschicht des Störstellenbereichs 3B vom p-Typ aufweist.
Solch eine Konfiguration verringert die Lebensdauer von Elektronen in dem Störstellenbereich 3B vom p-Typ und insbesondere im Defektbereich 1000, um dadurch den Betrieb eines parasitären Transistors zu unterdrücken. Dies unterdrückt die Abnahme der Genauigkeit einer auf den Abfühlpotentialen basierenden Messung einer Temperatur und dergleichen.
Ähnliche Effekte werden erzeugt, wenn zumindest eine der als Beispiele in der vorliegenden Offenbarung veranschaulichten anderen Konfigurationen gegebenenfalls zu der oben beschriebenen Konfiguration hinzugefügt wird, das heißt, wenn die als Beispiele in der vorliegenden Offenbarung veranschaulichten anderen Konfigurationen, auf die aber als die vorher erwähnte Konfiguration nicht verwiesen wurde, gegebenenfalls hinzugefügt werden.
Gemäß den oben erwähnten bevorzugten Ausführungsformen wird im Defektbereich 1000 zumindest einer der folgenden Ausdrücke erfüllt. $Ic / Ie \leq 1/1000$
$W \geq 7 \sqrt{(D_{n} τ_{n})}$
wo Ic der Vorwärtsstrom in dem pn-Übergang zwischen dem Halbleiterbereich 4B vom n⁺-Typ und dem Störstellenbereich 3B vom p-Typ ist; le der vom Störstellenbereich 3B vom p-Typ in die Halbleiterschicht 2 vom n^--Typ fließende Strom ist, W die Dicke des Defektbereichs ist; D_n der Diffusionskoeffizient von Elektronen im Störstellenbereich 3B vom p-Typ ist; und τ_n die Lebensdauer der Elektronen im Störstellenbereich 3B vom p-Typ ist.
In solch einer Konfiguration nimmt die Elektronenkonzentration, die sich aus den in den Störstellenbereich 3B vom p-Typ injizierten Elektronen ergibt, exponentiell ab und wird nahezu Null, wenn der Abstand W zurückgelegt wird. Dies verringert die Lebensdauer der Elektronen im Störstellenbereich 3B vom p-Typ und insbesondere im Defektbereich 1000.
In den oben erwähnten bevorzugten Ausführungsformen ist die Sourceelektrode 6 mit dem Störstellenbereich 3C vom p-Typ (oder dem Störstellenbereich 3F vom p-Typ) elektrisch verbunden. In solch einer Konfiguration wird der im Störstellenbereich 3C vom p-Typ in der Spannungs-Abfühlstruktur fließende Verschiebungsstrom durch die Abfühlelektrode S1 ganz umgeleitet. Dies reduziert den Einfluss auf das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 in hohem Maße.
In den oben erwähnten bevorzugten Ausführungsformen ist die Abfühlelektrode S1 so angeordnet, dass sie wie in Draufsicht ersichtlich die Abfühlelektrode S2 umgibt. In solch einer Konfiguration wird der im Störstellenbereich 3C vom p-Typ in der Spannungs-Abfühlstruktur fließende Verschiebungsstrom durch die Abfühlelektrode S1 ganz umgeleitet. Dies reduziert in hohem Maße den Einfluss auf das Abfühlpotential Vs1 minus das Abfühlpotential Vs2.
In den oben erwähnten bevorzugten Ausführungsformen enthält die Halbleitervorrichtung eine Vielzahl von Spannungs-Abfühlstrukturen, wenn als Spannungs-Abfühlstruktur eine Struktur definiert wird, die den Störstellenbereich 3D vom p-Typ (oder den Störstellenbereich 3E vom p-Typ), den Halbleiterbereich 4D vom n⁺-Typ (oder den Halbleiterbereich 4E vom n⁺-Typ), die Abfühlelektrode S1 (oder die Abfühlelektrode S1a) und die Abfühlelektrode S2 (oder die Abfühlelektrode S2a) enthält. In solch einer Konfiguration wird die Genauigkeit einer Spannungserfassung durch die Verwendung des Stromverhältnisses erhöht, falls die Genauigkeit des Stromverhältnisses höher als diejenige der Stromwerte selbst ist.
In den oben erwähnten bevorzugten Ausführungsformen sind der Störstellenbereich 3D vom p-Typ (und der Störstellenbereich 3E vom p-Typ), der Halbleiterbereich 4D vom n⁺-Typ (und der Halbleiterbereich 4E vom n⁺-Typ), die Abfühlelektrode S1 (und die Abfühlelektrode S1a) und die Abfühlelektrode S2 (und die Abfühlelektrode S2a) in der Vielzahl von Spannungs-Abfühlstrukturen in axialsymmetrischer Beziehung zueinander angeordnet. In solch einer Konfiguration stimmen die Verschiebungsströme im Wesentlichen miteinander überein, die in den beiden jeweiligen Spannungs-Abfühlstrukturen erzeugt werden, die in symmetrischer Beziehung zueinander angeordnet sind. Die Spannung, die durch den Verschiebungsstrom entwickelt wird, der zum Widerstand des Störstellenbereichs 3D vom p-Typ fließt, stimmt im Wesentlichen mit der Spannung überein, die durch den Verschiebungsstrom entwickelt wird, der zum Widerstand des Störstellenbereichs 3E vom p-Typ fließt. Folglich werden aus den Verschiebungsströmen resultierende Spannungen aufgehoben. Dies reduziert in hohem Maße den Einfluss von Fluktuationen im Potential Vd.
In den oben erwähnten bevorzugten Ausführungsformen sind die Spannungs-Abfühlstrukturen elektrisch in Reihe geschaltet. In solch einer Konfiguration ist die Ausgangsspannung gemäß dem Design einer Schaltungsanordnung, die das Abfühlpotential Vs1 minus das Abfühlpotential Vs2 empfängt, einstellbar.
In den oben erwähnten bevorzugten Ausführungsformen ist die Gateelektrode 5A auch auf der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ, der zwischen der Halbleiterschicht 2 vom n^--Typ und dem Halbleiterbereich 4J vom n⁺-Typ liegt, mit einem Isolierungsfilm dazwischen vorgesehen. In solch einer Konfiguration wird auf dem Halbleiterchip eine für die Spannungserfassung verwendete Konstantspannungsquelle montiert.
In den oben erwähnten bevorzugten Ausführungsformen ist die Breite der oberen Oberfläche der Störstellenbereiche 3J vom p-Typ, die zwischen der Halbleiterschicht 2 vom n^--Typ und dem Halbleiterbereich 4J vom n⁺-Typ liegen, größer als die Breite der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt. In solch einer Konfiguration wird das Potential Vs minus das Abfühlpotential Vs2 gemessen, während ein stabiler konstanter Strom bereitgestellt wird, indem die Stromsättigungseigenschaften des MOSFET mit einem verhältnismäßig breiten Kanal der oberen Oberfläche des Störstellenbereichs 3J vom p-Typ genutzt werden.
In den oben erwähnten bevorzugten Ausführungsformen ist die Vielzahl von Störstellenbereichen 3J vom p-Typ ausgebildet. Die Gateelektrode 5A ist so ausgebildet, dass sie sich über die Vielzahl von Störstellenbereichen 3J vom p-Typ erstreckt. In solch einer Konfiguration ist auf dem Halbleiterchip eine für die Spannungserfassung verwendete Konstantspannungsquelle montiert. Die Genauigkeit einer Spannungserfassung wird auch durch die Verwendung des Stromverhältnisses erhöht, falls die Genauigkeit des Stromverhältnisses höher als diejenige der Stromwerte selbst ist.
In den oben erwähnten bevorzugten Ausführungsformen wird die Spannung zwischen der Abfühlelektrode S1 und der Abfühlelektrode S2 gemessen, wenn die Halbleitervorrichtung durch die an die Gateelektrode 5A angelegte Spannung im Ein- oder Aus-Zustand fixiert ist. Solch eine Konfiguration macht die Fluktuationen im Drainpotential (Potential Vd) extrem klein, um die Genauigkeit einer Spannungserfassung sehr zu verbessern.
In den oben erwähnten bevorzugten Ausführungsformen umfasst die Halbleitervorrichtung: das Halbleitersubstrat 1a vom p⁺-Typ, das auf einer unteren Oberfläche der Halbleiterschicht 2 vom n -Typ ausgebildet ist; und eine vierte Elektrode, die auf der unteren Oberfläche des Halbleitersubstrats 1a vom p⁺-Typ ausgebildet ist. Die vierte Elektrode entspricht beispielsweise der Drainelektrode 7. Wenn auch der IGBT vorliegt, ist solch eine Konfiguration imstande, die Lebensdauer von Elektronen im Störstellenbereich 3B vom p-Typ und insbesondere im Defektbereich 1000 zu verringern, um den Betrieb eines parasitären Transistors zu unterdrücken. Dies unterdrückt die Abnahme der Genauigkeit einer auf den Abfühlpotentialen basierenden Messung einer Temperatur und dergleichen.
In einem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der oben erwähnten bevorzugten Ausführungsformen wird der Störstellenbereich 3A vom p-Typ teilweise in der Oberflächenschicht der Halbleiterschicht 2 vom n^--Typ ausgebildet. Der Störstellenbereich 3B vom p-Typ wird dann teilweise in der Oberflächenschicht der Halbleiterschicht 2 vom n -Typ so ausgebildet, dass er in beabstandeter Beziehung zum Störstellenbereich 3A vom p-Typ positioniert ist. Danach wird eine Elektronenstrahlbestrahlung, eine Protonenbestrahlung, eine Heliumbestrahlung oder dergleichen auf einen unteren Teilbereich des Störstellenbereichs 3B vom p-Typ angewendet, um den Defektbereich 1000 mit einer höheren Defektdichte als derjenigen in der Oberflächenschicht des Störstellenbereichs 3B vom p-Typ auszubilden. Die Halbleiterbereiche 4A vom n⁺-Typ des ersten Leitfähigkeitstyps werden dann teilweise in der Oberflächenschicht des Störstellenbereichs 3A vom p-Typ ausgebildet. Danach wird der Halbleiterbereich 4B vom n⁺-Typ des ersten Leitfähigkeitstyps in der Oberflächenschicht des Störstellenbereichs 3B vom p-Typ teilweise ausgebildet. Die Sourceelektrode 6 in Kontakt mit der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ und der oberen Oberfläche der Halbleiterbereiche 4A vom n⁺-Typ wird danach ausgebildet. Dann wird die Abfühlelektrode S1 in Kontakt mit der oberen Oberfläche des Störstellenbereichs vom 3B vom p-Typ gebildet. Die Abfühlelektrode S2 in Kontakt mit der oberen Oberfläche des Halbleiterbereichs 4B vom n⁺-Typ wird dann gebildet. Die Gateelektrode 5 wird danach auf der oberen Oberfläche des Störstellenbereichs 3A vom p-Typ, der zwischen der Halbleiterschicht 2 vom n -Typ und den Halbleiterbereichen 4A vom n⁺-Typ liegt, mit dem Isolierungsfilm dazwischen ausgebildet.
Solch eine Konfiguration erlaubt, dass der Defektbereich 1000 im unteren Teilbereich des Störstellenbereichs 3B vom p-Typ ausgebildet wird. Dies verringert die Lebensdauer von Elektronen im Störstellenbereich 3B vom p-Typ und insbesondere im Defektbereich 1000, um dadurch den Betrieb eines parasitären Transistors zu unterdrücken.
Ähnliche Effekte werden erzeugt, wenn zumindest eine der anderen, in der vorliegenden Offenbarung als Beispiele veranschaulichten Konfigurationen gegebenenfalls zu der oben beschriebenen Konfiguration hinzugefügt wird, das heißt, wenn die in der vorliegenden Offenbarung als Beispiele veranschaulichten anderen Konfigurationen, auf die aber nicht als die oben erwähnte Konfiguration verwiesen wurde, gegebenenfalls hinzugefügt werden.
Sofern nicht anderweitig beschränkt, kann die Reihenfolge, in der die Prozesse durchgeführt werden, geändert werden.
<Modifikationen oben erwähnter bevorzugter Ausführungsformen>
Die Materialeigenschaften, Materialien, Abmessungen, Formen und relative Lagebeziehung der Komponenten oder Bedingungen zur Implementierung sind in einigen Fällen in den oben erwähnten bevorzugten Ausführungsformen beschrieben. Diese sind jedoch in allen Aspekten nur Beispiele und sollen nicht auf jene beschränkt werden, die in der vorliegenden Offenbarung beschrieben wurden.
Somit können zahlreiche, nicht veranschaulichte Modifikationen und Äquivalente innerhalb des in der vorliegenden Offenbarung offenbarten technischen Umfangs konzipiert werden. Beispiele dieser sollen einen Fall einschließen, in dem zumindest eine Komponente modifiziert, hinzugefügt oder weggelassen wird, und einen Fall, in dem zumindest eine Komponente in zumindest einer bevorzugten Ausführungsform extrahiert und mit einer Komponente in einer anderen bevorzugten Ausführungsform kombiniert wird.
Solange keine Widersprüchen auftreten, kann „eine“ Komponente, die in den oben erwähnten bevorzugten Ausführungsformen beschrieben wurde, „mindestens eine“ Komponente einschließen.
Ferner ist jede der Komponenten in den oben erwähnten bevorzugten Ausführungsformen eine konzeptionelle Einheit. Ein Fall, in dem eine Komponente eine Vielzahl von Strukturen enthält, ein Fall, in dem eine Komponente einem Teil einer Struktur entspricht, und ein Fall, in dem Komponenten in einer Struktur vorgesehen sind, sollen in dem in der vorliegenden Offenbarung offenbarten technischen Umfang eingeschlossen sein.
Auch soll jede der Komponenten in den oben erwähnten bevorzugten Ausführungsformen Strukturen einschließen, die andere Konfigurationen oder Formen aufweisen, solange die gleiche Funktion erfüllt wird.
Für alle mit der vorliegenden Technik verbundenen Zwecke wird auf die in der vorliegenden Offenbarung gegebene Beschreibung verwiesen, und sie wird nicht als Stand der Technik erkannt.
Wenn in den oben erwähnten bevorzugten Ausführungsformen ohne besondere Spezifizierung Bezug genommen wird, soll ein Material einen anderen Zusatzstoff, z.B. eine Legierung, enthalten, solange keine Widersprüche auftreten.
Obgleich die Offenbarung im Detail beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich, dass zahlreiche andere Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Offenbarung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 8316471 [0003]

Claims

Halbleitervorrichtung aufweisend: eine Halbleiterschicht (2) eines ersten Leitfähigkeitstyps; einen ersten Störstellenbereich (3A) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht der Halbleiterschicht (2) teilweise ausgebildet ist; zumindest einen zweiten Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) des zweiten Leitfähigkeitstyps, der in der Oberflächenschicht der Halbleiterschicht (2) teilweise ausgebildet und von dem ersten Störstellenbereich (3A) beabstandet ist; einen ersten Halbleiterbereich (4A) des ersten Leitfähigkeitstyps, der in einer Oberflächenschicht des ersten Störstellenbereichs (3A) teilweise ausgebildet ist; einen zweiten Halbleiterbereich (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L) des ersten Leitfähigkeitstyps, der in einer Oberflächenschicht des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) teilweise ausgebildet ist; eine erste Elektrode (6), die in Kontakt mit einer oberen Oberfläche des ersten Störstellenbereichs (3A) und einer oberen Oberfläche des ersten Halbleiterbereichs (4A) ausgebildet ist; eine zweite Elektrode (S1 und S1a), die in Kontakt mit einer oberen Oberfläche des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) ausgebildet ist; eine dritte Elektrode (S2 und S2a), die in Kontakt mit einer oberen Oberfläche des zweiten Halbleiterbereichs (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L) ausgebildet ist; und eine Gateelektrode (5 und 5A), die auf der oberen Oberfläche des ersten Störstellenbereichs (3A), der zwischen der Halbleiterschicht (2) und dem ersten Halbleiterbereich (4A) liegt, mit einem Isolierungsfilm dazwischen vorgesehen ist; wobei der zweite Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) einen Bereich mit geringer Lebensdauer in zumindest einem unteren Teilbereich des zweiten Halbleiterbereichs (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L) enthält, wobei der Bereich mit geringer Lebensdauer ein Bereich ist, der eine höhere Defektdichte als diejenige in der Oberflächenschicht des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) aufweist, oder ein Bereich, in dem ein schweres Metall diffundiert ist.
Halbleitervorrichtung nach Anspruch 1, wobei in dem Bereich mit geringer Lebensdauer zumindest einer der folgenden Ausdrücke erfüllt ist: $Ic/Ie \leq 1/1000$
$W \geq 7 \sqrt{(D_{n} τ_{n})}$
wo Ic ein Vorwärtsstrom in einem pn-Übergang zwischen dem zweiten Halbleiterbereich (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L) und dem zweiten Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) ist; le ein Strom ist, der aus dem zweiten Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) in die Halbleiterschicht (2) fließt; W die Dicke des Bereichs mit geringer Lebensdauer ist; D_n ein Diffusionskoeffizient von Elektronen im zweiten Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) ist; und τ_n die Lebensdauer der Elektronen im zweiten Störstellenbereich (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) ist.
Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Elektrode (6) mit dem zweiten Störstellenbereich (3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) elektrisch verbunden ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die zweite Elektrode (S1 und S1a) so angeordnet ist, dass sie die dritte Elektrode (S2 und S2a), wie in einer Draufsicht ersichtlich, umgibt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend: eine Vielzahl von Spannungs-Abfühlstrukturen; wobei jede der Spannungs-Abfühlstrukturen den zweiten Störstellenbereich (3D, 3E, 3F, 3H, 31, 3J und 3L), den zweiten Halbleiterbereich (4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L), die zweite Elektrode (S1 und S1a) und die dritte Elektrode (S2 und S2a) enthält.
Halbleitervorrichtung nach Anspruch 5, wobei die zweiten Störstellenbereiche (3D, 3E, 3F, 3J und 3L), die zweiten Halbleiterbereiche (4D, 4E, 4F, 4G, 4J, 4K, 4M und 4L), die zweiten Elektroden (S1 und S1a) und die dritten Elektroden (S2 und S2a) in den Spannungs-Abfühlstrukturen in axialsymmetrischer Beziehung zueinander angeordnet sind.
Halbleitervorrichtung nach Anspruch 5, wobei die Spannungs-Abfühlstrukturen elektrisch in Reihe geschaltet sind.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Gateelektrode (5A) auch auf der oberen Oberfläche des zweiten Störstellenbereichs (3J und 3L), der zwischen der Halbleiterschicht (2) und dem zweiten Halbleiterbereich (4J, 4K, 4M und 4L) liegt, mit einem Isolierungsfilm dazwischen vorgesehen ist.
Halbleitervorrichtung nach Anspruch 8, wobei die obere Oberfläche des zweiten Störstellenbereichs (3J und 3L), der zwischen der Halbleiterschicht (2) und dem zweiten Halbleiterbereich (4J, 4K, 4M und 4L) liegt, eine größere Breite als diejenige der oberen Oberfläche des ersten Störstellenbereichs (3A) aufweist, der zwischen der Halbleiterschicht (2) und dem ersten Halbleiterbereich (4A) liegt.
Halbleitervorrichtung nach Anspruch 8 oder 9, wobei zumindest ein zweiter Störstellenbereich (3J) eine Vielzahl zweiter Störstellenbereiche (3J) umfasst und wobei die Gateelektrode (5A) so ausgebildet ist, dass sie sich über die zweiten Störstellenbereiche (3J) erstreckt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei eine Spannung zwischen der zweiten Elektrode (S1 und S1a) und der dritten Elektrode (S2 und S2a) gemessen wird, wenn die Halbleitervorrichtung durch eine an die Gateelektrode (5A) angelegte Spannung in einem Ein- oder Aus-Zustand fixiert ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, ferner aufweisend: ein Halbleitersubstrat (1a) des zweiten Leitfähigkeitstyps, das auf einer unteren Oberfläche der Halbleiterschicht (2) ausgebildet ist; und eine vierte Elektrode (7), die auf einer unteren Oberfläche des Halbleitersubstrats (1a) ausgebildet ist.
Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend die Schritte: teilweises Ausbilden eines ersten Störstellenbereichs (3A) eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht einer Halbleiterschicht (2) eines ersten Leitfähigkeitstyps; teilweises Ausbilden eines zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) des zweiten Leitfähigkeitstyps in der Oberflächenschicht der Halbleiterschicht (2), so dass er in beabstandeter Beziehung zum ersten Störstellenbereich (3A) positioniert ist; Anwenden einer Elektronenstrahlbestrahlung, einer Protonenbestrahlung oder einer Heliumbestrahlung auf zumindest einen unteren Teilbereich des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) oder Diffundieren eines schweren Metalls darin, um einen Bereich mit geringer Lebensdauer auszubilden, wobei der Bereich mit geringer Lebensdauer ein Bereich ist, der eine höhere Defektdichte als diejenige in einer Oberflächenschicht des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L) aufweist, oder ein Bereich, in dem das schwere Metall diffundiert ist; teilweises Ausbilden eines ersten Halbleiterbereichs (4A) des ersten Leitfähigkeitstyps in einer Oberflächenschicht des ersten Störstellenbereichs (3A); teilweises Ausbilden eines zweiten Halbleiterbereichs (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L) des ersten Leitfähigkeitstyps in der Oberflächenschicht des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L); Ausbilden einer ersten Elektrode (6) in Kontakt mit einer oberen Oberfläche des ersten Störstellenbereichs (3A) und einer oberen Oberfläche des ersten Halbleiterbereichs (4A); Ausbilden einer zweiten Elektrode (S1 und S1a) in Kontakt mit einer oberen Oberfläche des zweiten Störstellenbereichs (3B, 3C, 3D, 3E, 3F, 3H, 31, 3J und 3L); Ausbilden einer dritten Elektrode (S2 und S2a) in Kontakt mit einer oberen Oberfläche des zweiten Halbleiterbereichs (4B, 4C, 4D, 4E, 4F, 4G, 4H, 41, 4J, 4K, 4M und 4L); und Ausbilden einer Gateelektrode (5 und 5A) auf der oberen Oberfläche des ersten Störstellenbereichs (3A), der zwischen der Halbleiterschicht (2) und dem ersten Halbleiterbereich (4A) liegt, mit einem Isolierungsfilm dazwischen.